(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023046389
(43)【公開日】2023-04-04
(54)【発明の名称】吸収層を含む半導体層の形成方法
(51)【国際特許分類】
H01L 21/02 20060101AFI20230328BHJP
H01L 29/12 20060101ALI20230328BHJP
H01L 29/78 20060101ALI20230328BHJP
H01L 29/739 20060101ALI20230328BHJP
H01L 29/861 20060101ALI20230328BHJP
H01L 21/329 20060101ALI20230328BHJP
【ＦＩ】
H01L21/02 C
H01L29/78 652T
H01L29/78 652G
H01L29/78 655C
H01L29/91 F
H01L29/91 A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2022146923
(22)【出願日】2022-09-15
(31)【優先権主張番号】10 2021 124 636.9
(32)【優先日】2021-09-23
(33)【優先権主張国・地域又は機関】DE
(71)【出願人】
【識別番号】501209070
【氏名又は名称】インフィネオン テクノロジーズ アーゲー
【氏名又は名称原語表記】ＩＮＦＩＮＥＯＮ ＴＥＣＨＮＯＬＯＧＩＥＳ ＡＧ
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】シュルツェ， ハンス－ヨアヒム
(72)【発明者】
【氏名】ドラギチ， ミハイ
(72)【発明者】
【氏名】ピッチン， マテオ
(72)【発明者】
【氏名】スワボダ， マルコ デーヴィッド
(57)【要約】
【課題】 吸収層を含む半導体装置の形成方法を提供する。
【解決手段】 半導体装置（１００）の製造方法が提案される。この方法は、第一の導電型の基板部分を含む母材基板（１０２）を提供することを含む。方法は、母材基板（１０２）の第一の表面を介した元素のイオン注入プロセスによって、母材基板（１０２）内に吸収層（１０６）を形成することをさらに含む。方法は、母材基板（１０２）の第一の表面（１０８）の上に半導体層構造（１１０）を形成することをさらに含む。方法は、分離層（１１４）を通る剥離区間（１１２）に沿って母材基板（１０２）を剥離することをさらに含む。分離層（１１４）は、吸収層（１０６）と母材基板（１０２）の第二の表面（１１６）との間の、吸収層まで縦方向の距離（ｄ）の位置に配置される。
【選択図】 図１Ｄ
【解決手段】 半導体装置（１００）の製造方法が提案される。この方法は、第一の導電型の基板部分を含む母材基板（１０２）を提供することを含む。方法は、母材基板（１０２）の第一の表面を介した元素のイオン注入プロセスによって、母材基板（１０２）内に吸収層（１０６）を形成することをさらに含む。方法は、母材基板（１０２）の第一の表面（１０８）の上に半導体層構造（１１０）を形成することをさらに含む。方法は、分離層（１１４）を通る剥離区間（１１２）に沿って母材基板（１０２）を剥離することをさらに含む。分離層（１１４）は、吸収層（１０６）と母材基板（１０２）の第二の表面（１１６）との間の、吸収層まで縦方向の距離（ｄ）の位置に配置される。
【選択図】 図１Ｄ
【特許請求の範囲】
【請求項1】
半導体装置の製造方法において、
第一の導電型の基板部分（１０４）を含む母材基板（１０２）を提供することと、
前記母材基板（１０２）の第一の表面（１０８）を介した元素のイオン注入プロセス（ＩＩ）により、前記母材基板（１０２）内に吸収層（１０６）を形成することと、
前記母材基板（１０２）の前記第一の表面（１０８）上に半導体層構造（１１０）を形成することと、
分離層（１１４）を通る剥離区間（１１２）に沿って前記母材基板（１０２）を剥離することと、を含み、前記分離層（１１４）は、前記吸収層（１０６）と前記母材基板（１０２）の第二の表面（１１６）との間の、前記吸収層（１０６）まで縦方向の距離（ｄ）の位置に配置される方法。
第一の導電型の基板部分（１０４）を含む母材基板（１０２）を提供することと、
前記母材基板（１０２）の第一の表面（１０８）を介した元素のイオン注入プロセス（ＩＩ）により、前記母材基板（１０２）内に吸収層（１０６）を形成することと、
前記母材基板（１０２）の前記第一の表面（１０８）上に半導体層構造（１１０）を形成することと、
分離層（１１４）を通る剥離区間（１１２）に沿って前記母材基板（１０２）を剥離することと、を含み、前記分離層（１１４）は、前記吸収層（１０６）と前記母材基板（１０２）の第二の表面（１１６）との間の、前記吸収層（１０６）まで縦方向の距離（ｄ）の位置に配置される方法。
【請求項2】
前記分離層（１１４）は、前記母材基板（１０２）の基板材料を改質することによって形成される、請求項１に記載の方法。
【請求項3】
前記母材基板（１０２）の前記基板材料を改質することは、前記母材基板（１０２）に、前記母材基板（１０２）の材料により吸収されるように構成された電磁放射を照射することを含む、請求項２に記載の方法。
【請求項4】
前記吸収層（１０６）は前記電磁放射を吸収するように構成される、請求項３に記載の方法。
【請求項5】
前記縦方向の距離（ｄ）は３０ｎｍ～１μｍである、請求項１～４のいずれか一項に記載の方法。
【請求項6】
前記吸収層（１０６）を形成することは、前記第一の導電型のドーパントを前記元素として前記母材基板（１０２）の中に注入することを含む、請求項１～５のいずれか一項に記載の方法。
【請求項7】
前記吸収層（１０６）を形成することは、深準位欠陥を前記元素として前記母材基板（１０２）に注入することを含む、請求項１～６のいずれか一項に記載の方法。
【請求項8】
前記元素の縦方向の濃度の半値全幅ＦＷＨＭは０．０５μｍ～１μｍである、請求項１～７のいずれか一項に記載の方法。
【請求項9】
前記半導体層構造（１１０）を形成することは、前記母材基板（１０２）の上に前記第一の導電型のバッファ層（１１０１）を形成することと、前記バッファ層（１１０１）の上に前記第一の導電型のドリフト層（１１０２）を形成することと、を含み、前記バッファ層（１１０１）の最大ドーピング濃度は前記ドリフト層（１１０２）の最大ドーピング濃度より高い、請求項１～８のいずれか一項に記載の方法。
【請求項10】
前記吸収層（１０６）は、前記バッファ層（１１０１）を形成した後且つ前記ドリフト層（１１０２）を形成する前に形成される、請求項９に記載の方法。
【請求項11】
前記吸収層（１０６）は、前記バッファ層（１１０１）を形成する前に形成される、請求項９に記載の方法。
【請求項12】
前記吸収層は、前記バッファ層の第一の部分を形成した後且つ前記バッファ層の第二の部分を形成する前に形成される、請求項９に記載の方法。
【請求項13】
前記半導体層構造（１１０）を形成することは、前記母材基板上に前記第一の導電型のドリフト層を形成することを含み、前記吸収層は前記バッファ層を形成する前に形成される、請求項１～１２のいずれか一項に記載の方法。
【請求項14】
前記イオン注入プロセスのイオン注入深さは３０ｎｍ～１μｍの範囲である、請求項１～１３のいずれか一項に記載の方法。
【請求項15】
前記元素のイオン注入量は非晶質化量の１０％～１２０％の範囲である、請求項１～１４のいずれか一項に記載の方法。
【請求項16】
前記イオン注入プロセスは、前記母材基板（１０２）を最低でも３００℃の温度に加熱して実行される、請求項１～１５のいずれか一項に記載の方法。
【請求項17】
前記母材基板（１０２）を剥離する前に、前記半導体層構造の上に配線エリアを形成することをさらに含む、請求項１～１６のいずれか一項に記載の方法。
【請求項18】
半導体装置（１００）において、
第一の導電型の基板部分（１０２１）と、
前記基板部分（１０２１）の上の前記第一の導電型のバッファ層（１１０１）と、
前記バッファ層（１１０１）の上の前記第一の導電型のドリフト層（１１０２）であって、前記ドリフト層（１１０２）内の最大ドーピング濃度は、前記バッファ層（１１０１）内の最大ドーピング濃度より低く、前記バッファ層（１１０１）内の最大ドーピング濃度は前記基板部分（１０２１）内の最大ドーピング濃度より低い、ドリフト層（１１０２）と、
前記バッファ層（１１０１）内、又は前記バッファ層までの縦方向の距離（ｄ）が３０ｎｍ～１μｍである前記基板部分（１０２１）内の吸収層（１０６）であって、前記第一の導電型のドーパント又は深準位欠陥の少なくとも一方を含む吸収層（１０６）と、
を含む半導体装置（１００）。
第一の導電型の基板部分（１０２１）と、
前記基板部分（１０２１）の上の前記第一の導電型のバッファ層（１１０１）と、
前記バッファ層（１１０１）の上の前記第一の導電型のドリフト層（１１０２）であって、前記ドリフト層（１１０２）内の最大ドーピング濃度は、前記バッファ層（１１０１）内の最大ドーピング濃度より低く、前記バッファ層（１１０１）内の最大ドーピング濃度は前記基板部分（１０２１）内の最大ドーピング濃度より低い、ドリフト層（１１０２）と、
前記バッファ層（１１０１）内、又は前記バッファ層までの縦方向の距離（ｄ）が３０ｎｍ～１μｍである前記基板部分（１０２１）内の吸収層（１０６）であって、前記第一の導電型のドーパント又は深準位欠陥の少なくとも一方を含む吸収層（１０６）と、
を含む半導体装置（１００）。
【請求項19】
ＳｉＣパワー半導体装置であり、前記吸収層（１０６）と前記基板部分（１０２１）の表面のコンタクトとの間の縦方向の距離（ｄ２）が１μｍ～１５０μｍである、請求項１８に記載の半導体装置（１００）。
【請求項20】
前記吸収層（１０６）を構成する元素の縦方向の濃度の半値全幅ＦＷＨＭは０．０５μｍ～１μｍである、請求項１９に記載の半導体装置（１００）。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は半導体装置の形成方法、特にイオン注入プロセスにより母材基板中に吸収層を形成することを含む方法に関する。
【背景技術】
【0002】
新世代の半導体装置、例えば金属酸化膜半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）等の絶縁ゲート電界効果型トランジスタ（ＩＧＦＥＴ）又は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）又はダイオードの技術開発は、電気装置の特性、例えば単位面積当たりのオン抵抗を改善することを目指している。結晶質半導体基板は典型的に、標準サイズで入手可能であり、規格により直径と厚さが規定されている。薄型半導体装置の最終的な厚さを縮小して、装置の特性を高める試みがなされてきた。例えば、前面と後面との間に縦の負荷電流フローが生じるパワー半導体装置の場合、より薄い半導体ダイを用いるとオン抵抗がより低くなり得る。他の試みは、薄い半導体スライスをエピタキシャル成長の基礎として使用することにより、基板コストの削減を目指している。例えば、剥離方式は、半導体母材基板から薄いスライス又は部分を水平方向に剥がすか、又は標準的ウェハを水平に剥がす（ウェハツインニング）。
【発明の概要】
【発明が解決しようとする課題】
【0003】
半導体装置の形成を改良することに対するニーズが常にある。
【課題を解決するための手段】
【0004】
本開示のある例は、半導体装置の製造方法に関する。この方法は、第一の導電型の基板部分を含む母材基板を提供することを含む。方法は、母材基板の第一の表面を介した元素のイオン注入プロセスにより、母材基板内に吸収層を形成することをさらに含む。方法は、母材基板の第一の表面上に半導体層構造を形成することをさらに含む。方法は、分離層を通る剥離区間に沿って母材基板を剥離することをさらに含む。分離層は、吸収層と母材基板の第二の表面との間の、吸収層まで縦方向のある距離の位置に配置される。
【0005】
本開示の他の例は、第一の導電型の基板部分を含む半導体装置に関する。この半導体装置は、基板部分の上に第一の導電型のバッファ層をさらに含む。半導体装置は、バッファ層の上の第一の導電型のドリフト層をさらに含む。ドリフト層内の最大ドーピング濃度は、バッファ層内の最大ドーピング濃度より低く、バッファ層内の最大ドーピング濃度は基板部分内の最大ドーピング濃度より低い。半導体装置は、バッファ層内又は、バッファ層までの縦方向の距離が３０ｎｍ～１μｍである基板部分内に吸収層をさらに含み、吸収層は第一の導電型のドーパント又は深準位欠陥の少なくとも一方を含む。
【0006】
当業者であれば、以下の詳細な説明を読み、添付の図面を参照すれば、その他の特徴及び利点がわかるであろう。
【0007】
添付の図面は実施形態をよりよく理解できるようにするために含められており、本明細書に組み込まれ、その一部をなす。図面は半導体装置によるプロセスの特徴の例を図解しており、説明文と共にこれらの例の原理を解説する役割を果たす。その他の例は以下の詳細な説明及び特許請求の範囲の中に記載されている。
【図面の簡単な説明】
【0008】
【図1A】母材基板の剥離を含む半導体装置の製造方法のプロセスの特徴を例示する概略断面図である。
【図1B】母材基板の剥離を含む半導体装置の製造方法のプロセスの特徴を例示する概略断面図である。
【図1C】母材基板の剥離を含む半導体装置の製造方法のプロセスの特徴を例示する概略断面図である。
【図1D】母材基板の剥離を含む半導体装置の製造方法のプロセスの特徴を例示する概略断面図である。
【図2A】母材基板の剥離を含む半導体装置の製造方法のプロセスの特徴を例示する概略断面図である。
【図2B】母材基板の剥離を含む半導体装置の製造方法のプロセスの特徴を例示する概略断面図である。
【図2C】母材基板の剥離を含む半導体装置の製造方法のプロセスの特徴を例示する概略断面図である。
【図3】母材基板を剥離する前の前面加工を例示する概略断面図である。
【図4】母材基板を剥離した後の後面加工を例示する概略断面図である。
【発明を実施するための形態】
【0009】
以下の詳細な説明の中で添付の図面を参照するが、これらは本明細書の一部を構成し、その中には半導体基板が加工され得る特定の例が図解のために示されている。他の例も利用でき、本願の範囲から逸脱することなく構造的又は論理的変更を加え得ると理解されたい。例えば、１つの例について図解又は説明された特徴を他の例について、又はそれに関連して使用することにより、また別の例を得ることができる。本開示はこのような改変や変更も含むものとする。例は具体的な文言を使って説明されているが、これらは付属の特許請求の範囲を限定しないと解釈すべきである。図面は正確な縮尺によらず、図解を目的としているにすぎない。特にことわりがないかぎり、異なる図面中の対応する要素は同じ参照符号で示されている。
【0010】
「～を有する（ｈａｖｉｎｇ）」、「～を含む（ｃｏｎｔａｉｎｉｎｇ、ｉｎｃｌｕｄｉｎｇ、ｃｏｍｐｒｉｓｉｎｇ）」等の用語は非限定的であり、これらの用語は、明記された構造、要素、又は特徴の存在を示すが、追加の要素又は特徴の存在を排除しない。冠詞（「ａ」、「ａｎ」、及び「ｔｈｅ」）は、文脈上明らかに他の解釈が必要な場合を除き、単数だけでなく複数も含む。
【0011】
「電気的に接続される」という用語は、電気的に接続された要素間の永久的な低抵抗接続、例えば関係する要素間の直接接触又は金属合金及び／若しくは高濃度にドープされた半導体材料を介した低抵抗接続を説明する。「電気的に連結された」という用語は、信号及び／又は電源伝送用に構成された１つ又は複数の介在要素が、電気的に連結された要素間、例えば第一の状態で低抵抗接続、第二の状態で高抵抗電気分離を一時的に提供するように制御可能な要素間に接続され得ることを含む。
【0012】
２つの要素ＡとＢが「又は」で組み合わされている場合、これは、明示的又は黙示的に別の定義がなされていないかぎり、あらゆるあり得る組合せ、すなわちＡのみ、Ｂのみ、並びにＡ及びＢを開示していると理解されたい。同じ組合せを言い換えたものは、「Ａ及びＢのうちの少なくとも１つ」又は「Ａ及び／又はＢ」である。同じことが３つ以上の要素の組合せにも準用される。
【0013】
物理的寸法について示された範囲は両端の値を含む。例えば、パラメータｙのａ～ｂの範囲は、ａ≦ｙ≦ｂと解釈する。同じことが、「最高でも」及び「最低でも」のように一方の端の値のみが示された範囲についても当てはまる。
【0014】
化学化合物又は合金から作られる層又は構造の主成分は、その原子がその化学化合物又は合金を形成する元素である。例えば、ケイ素（Ｓｉ）と炭素（Ｃ）は、炭化ケイ素（ＳｉＣ）層の主成分である。
【0015】
「上（ｏｎ）」という用語は、「直接～の上」しか意味しないとは解釈されないものとする。そうではなく、１つの要素が他の要素の「上」に位置付けられている（例えば、ある層が他の層の「上」又は基板の「上」にある）場合、また別の構成要素（例えば、また別の層）が２つの要素間に位置付けられ得る（例えば、ある層が基板の「上」にある場合、また別の層がその層と前記基板との間に位置付けられ得る）。
【0016】
半導体装置の製造方法の例は、第一の導電型の基板部分を含む母材基板を提供することを含み得る。方法は、例えば母材基板を提供した後に、母材基板の第一の表面を通じた元素のイオン注入プロセスによって母材基板中に吸収層を形成することをさらに含み得る。方法は、例えば吸収層を形成した後に、母材基板の第一の表面上に半導体層構造を形成することをさらに含み得る。方法は、例えば半導体層構造を形成した後に、母材基板を分離層を通じて剥離区間に沿って剥離することをさらに含み得る。分離層は、吸収層と母材基板の第二の表面との間の、吸収層までの縦方向のある距離の位置に配置され得る。
【0017】
半導体装置は、例えば集積回路、又はディスクリート半導体装置若しくは半導体モジュールであり得る。半導体装置は、パワー半導体装置、例えば第一の表面と第二の表面との間に負荷電流フローを有する縦型パワー半導体装置であり得るか、又はそれを含み得る。半導体装置は、パワー半導体ＩＧＦＥＴ、例えば、パワー半導体ＭＯＳＦＥＴ、又はパワー半導体ＩＧＢＴ、又はダイオードであるか、それを含み得る。パワー半導体装置は、１Ａより大きい、又は３０Ａより大きい、又は５０Ａより大きい、又は７５Ａより大きい、又はさらには１００Ａより大きい電流を伝導するように構成され得て、負荷電極間、例えばＩＧＢＴのエミッタとコレクタとの間、又はＭＯＳＦＥＴのドレインとソースとの間に、数百～数千ボルトの範囲、例えば４００Ｖ、６５０Ｖ、１．２ｋＶ、１．７ｋＶ、３．３ｋＶ、４．５ｋＶ、５．５ｋＶ、６ｋＶ、６．５ｋＶ、１０ｋＶの電圧を阻止するようにさらに構成され得る。阻止電圧は、例えばパワー半導体のデータシート中に明示された電圧クラスに対応し得る。
【0018】
例えば、母材基板は結晶質ＳｉＣ半導体基板であり得るか、又はそれを含み得る。例えば、結晶質ＳｉＣ半導体基板は六方晶系積層多形、例えば４Ｈ又は６Ｈを有し得る。母材基板は、例えば最低でも２×１０１７ｃｍ－３、且つ最高でも５×１０１９ｃｍ－３の、例えば最低でも５×１０１７ｃｍ－３、且つ最高でも１×１０１９ｃｍ－３のドーピング濃度で均一にドープされ得るか、若しくは不均質にドープされたＳｉＣ層部分を有し得るか、又は名目上ドープされていなくてもよい（例えば、最高でも１×１０１７ｃｍ－３又は最高でも１×１０１５ｃｍ－３のドーピング濃度の、いわゆる「意図せずドープされた炭化ケイ素」）。例えば、母材基板は実質的に均質にドープされたＳｉＣ半導体基板と、ＳｉＣ半導体基板上のエピタキシャルバッファ層を含み得、すなわち異なる濃度でドープされたＳｉＣ層部分として含み得る。例えば、母材基板は、結晶質炭化ケイ素に近いか、若しくはこれより高い融点を有する、又は最低でもＳｉＣウェハ若しくは基板の加工に使用される典型的な温度より高い融点を有する他の材料による１つ又は複数の層を含み得る。例えば、他の材料による層は、結晶質ＳｉＣ半導体基板内に埋め込まれ得る。結晶質ＳｉＣ半導体基板は、同じ形状及びサイズの基本的に平行な２つの主表面と、２つの主表面の縁部を接続する横方向表面領域を有し得る。例えば、炭化ケイ素半導体基板は、縁が丸められた、若しくは丸められていない直角プリズム又は外周に沿って１つ又は複数の平坦部かノッチを有するか、若しくは持たない直円柱若しくはわずかに傾斜した円柱（例えば、側面が最高でも８°又は最高でも５°又は最高でも３°度の角度で傾いている場合）であり得る。
【0019】
例えば、第一の表面は母材基板の前面又は上面であり得、第二の表面は母材基板の裏面又は後面であり得る。
【0020】
吸収層を形成するためのイオン注入プロセスは、イオン注入エネルギ、イオン注入量、イオン注入チルト角（例えば、０°又は０°～９０度の何れかのチルト角）、イオン注入元素のうちの少なくとも１つに関して異なり得る１回又は複数のイオン注入を含み得るか、又はそれによって実行され得る。例えば、吸収層は結晶質ＳｉＣ半導体基板内又は、母材基板の、ＳｉＣ半導体基板上に配置されたバッファ層の中に形成され得る。
【0021】
母材基板の第一の表面上に半導体層構造を形成することは、母材基板の上に化学気相成長法（ＣＶＤ）等の積層プロセスによって少なくとも１つの半導体層、例えばエピタキシャル半導体層を形成することを含み得る。例えば、少なくとも１つのエピタキシャル層の厚さは、その半導体装置の標的阻止電圧能力に応じて設定され得る。例えば、その少なくとも１つの半導体層の厚さは、最低でも３μｍ（又は、最低でも５μｍ、最低でも１０μｍ、又は最低でも２０μｍ）、最高でも１００μｍ（又は、最高でも８０μｍ、又は最高でも６０μｍ、又は最高でも５０μｍ、又は最高でも３０μｍ）であり得る。例えば、その少なくとも１つの半導体層は、その半導体装置のドレイン領域、バッファ領域、裏面エミッタ及びドリフト領域のうちの少なくとも１つを画定し得る。
【0022】
半導体層構造を形成することは、また別のプロセスの特徴を含み得て、これは例えば、絶縁層、又は半導体層若しくは導電層を形成するための積層プロセス、構造をパターニングするための、例えばリソグラフィエッチマスクを介したエッチングプロセス、及び少なくとも１つの半導体層の中にドープ領域を形成するためのドーピングプロセスである。例示的なドープ領域としては、ソース及びドレイン領域若しくはエミッタ及びコレクタ領域、ボディ領域、ボディコンタクト領域、電流波及領域、高電界からゲート誘電体を遮蔽するように構成されたシールド領域、フィールドストップ領域が含まれる。例示的な絶縁層としては、ゲート絶縁体、半導体層構造の上の配線領域内の層間絶縁誘電体が含まれる。例示的な半導体層としては、ゲート電極、フィールド電極、高濃度にドープされた半導体材料により形成される浮遊電極が含まれる。例示的な導電層としては、パターニングされた配線レベル、例えばパターニングされた金属配線層、ビア、コンタクトプラグ、ボンドパッドが含まれる。トレンチゲート電界効果トランジスタの場合、ドリフト領域内のドーピング濃度はほぼ均一であり得る。ドリフト領域は、ボディ領域に直接結合する電流波及小領域を含み得て、ドリフト領域の他の小領域より高いドーピング濃度を含み得る。電流波及領域には、チャネル電流がドリフト領域に入る際の電流波及を改善し得る。これによって、例えばオン抵抗をさらに改善することができ得る。ドリフト領域内の平均不純物濃度は、５×１０１４ｃｍ－３～１×１０１７ｃｍ－３、例えば１×１０１５ｃｍ－３～２×１０１６ｃｍ－３の範囲であり得る。ドリフト領域の縦方向の範囲は、縦型パワー半導体装置の電圧阻止需要、例えば明示された電圧クラスに依存し得る。半導体装置を電圧阻止モードで動作させるとき、空間電荷領域は、縦型パワー半導体装置に印加される阻止電圧に応じて、ドリフト領域の一部又は全体にわたり縦方向に延び得る。
【0023】
母材基板の分離層は、例えば吸収層の前に、母材基板中にイオンを注入することによって形成され得る。イオンは、母材基板の、母材基板上に横方向に延びる領域内に注入され得る。それに加えて、イオンが注入された母材基板ウェハに、例えばアニーリングを行って分離層を形成し得る。分離層は、横方向の分離層及び／又は埋込み分離層であり得る。分離層は、母材基板の全体にわたるか、又は母材基板面積の最低でも９５％にわたって横方向に延び得る。例えば、イオンは母材基板の前面を通じて注入され得る。例えば、分離層は、分離層と母材基板の第二の表面との間に配置された母材基板部分の吸収率より高い吸収率を有し得る。すなわち、分離層は、最低でも標的波長について、炭化ケイ素材料より高い屈折率（例えば、より高い虚部）を有し得る。母材基板内の分離層はまた、母材に集束レーザビームを照射することによっても形成され得て、例えば分離層を形成するために母材基板にイオンを注入する必要がない。例えば裏面から母材基板を貫通する集束レーザビームにより、例えば機械的な力が加わると剥離されることになり得る小さい亀裂を含めることによる分離層が得られ得る。別の例として、分離層はまた、例えば陽極酸化等の多孔質化によって母材基板内の多孔質層としても形成され得る。
【0024】
以下、層及び／又は材料の吸収率は、それぞれ前記層及び／又は前記材料の平均吸収率であり得、層及び／又は材料のうち、吸収率が平均吸収率から２標準偏差を超える領域は平均を含み得ない。例えば、標的波長の光について、分離層の吸収率はその分離層の周囲の母材基板の吸収率の最低でも５倍（又は最低でも１０倍、最低でも２０倍、最低でも３０倍、若しくは最低でも５０倍）であり得るか、分離層の吸収率は分離層の周囲の母材基板の吸収率の最低でも１００倍（又は、最低でも２００倍、最低でも５００倍、最低でも８５０倍、若しくは最低でも１０００倍）であり得る。分離層の外側の母材基板材料の吸収率の例えば１００倍より高い分離層の吸収率を実現することは、以下に提案する概念を用いることにより実現され得る。標的波長は、母材基板を剥離するために使用される光の固有波長（例えば、レーザの波長又はスペクトル内の最大値）であり得る。例えば、「標的波長の光」という用語は、標的波長で極大、特に最大値を有する波長分布の光を指し得る。それに加えて、又は代替的に、「標的波長の光」という用語は、標的波長に対応する周波数との差が最高でも１ＧＨｚ（又は最高でも０．５ＧＨｚ若しくは最高でも１００ＭＨｚ）の極大、特に最大値を有する周波数分布の光を指し得る。しかしながら、周波数分布の極大又は最大値の周波数偏差がそれより大きいことも、例えば標的波長の光のエネルギが分離層の化学分解に必要なエネルギを超える場合、可能であり得る。以下、「光」という用語は可視波長のみを含むと理解しないものとし、例えば可視光、ＵＶ光、及び赤外光等の電磁放射を指す。
【0025】
母材基板に注入されるイオンは、分離層内の吸収率を、イオンが注入されていない母材基板材料に比して高め得る。例えば、より高い吸収率を実現するため、及び／又は吸収層の吸収率の値を制御するために、注入量を調整し得て、及び／又は注入されるイオンの種を母材基板材料に応じて選択し得る。分離層と同様に、半導体層構造のより近くに配置される吸収層もまた、分離層内で吸収されず、吸収層に向かって透過した電子放射に関する吸収率より高い吸収率を有し得る。例えば、剥離プロセス中に分離層を透過する電磁放射は標的波長を有し得るか、又は標的波長と分離層との相互作用に起因するその他の波長を有し得る。吸収層は、前述のような分離層と同様の方法で形成され得る。
【0026】
例えば、分離層は、母材基板の規定された剥離領域、例えば剥離平面を提供するために形成され得る。剥離は、少なくとも標的波長の光を母材基板に照射することにより実現され得る。例えば、母材基板は、母材基板に照射することのみにより剥離され得る。しかしながら、母材基板の分離プロセスを支援するために、加熱、機械的応力及び／若しくは力の付与、及び／又は超音波処理等の追加のプロセスも実行され得る。
【0027】
母材基板を剥離するために、標的波長の光のエネルギは、例えば母材基板を剥離するのに必要なエネルギに基づいて、分離層の吸収率に基づいて、母材基板の厚さに基づいて、分離層の厚さに基づいて、及び／又は母材基板中の分離層の位置に基づいて（例えば、母材基板による追加の吸収を考慮に入れるため）、選択され得る。標的波長の光は、母材基板の第二の表面を通じて照射され得る。分離層の吸収率がより高いことから、標的波長の光のうち、分離層には分離層の外の母材基板中より多くの部分が吸収され得る。例えば、分離層内に吸収される標的波長の光により、分離層の少なくとも一部、例えば横方向に接続されるエリアの分解又は破壊が起こり得て、それにより母材基板が分離層内の剥離区間、例えば剥離平面に沿って剥離され得る。分離層内に吸収された標的波長の光の放出エネルギにより、母材基板の剥離が生じ得る。分離層と吸収層を組み合わせ、吸収層を分離層より配線エリアに近付けて配置することにより、母材基板を剥離するための電磁放射は母材基板内により大きく吸収され得る。これによって多数の利益が提供され得るが、これは例えば、配線エリア内のエネルギ吸収の低減、ゲート酸化膜の界面状態の変化の原因となり得る放射エネルギの吸収の低減、又は動作中に装置の前面から注入される正孔の再結合の増加によるバイポーラ劣化の軽減である。例えば、吸収層により、剥離プロセス中の母材基板の前面、例えば半導体装置の配線エリアのある表面の温度を７００℃未満、又は６００℃未満、又はさらには５００℃未満の温度に制約することを可能にし得る。
【0028】
例えば、炭化ケイ素装置用ウェハと残留炭化ケイ素ウェハが母材基板を剥離することによって取得され得る。残留炭化ケイ素ウェハと炭化ケイ素装置用ウェハのどちらも、主要材料として分離層の外の炭化ケイ素ウェハの炭化ケイ素材料を含み得るか、又は前記炭化ケイ素材料からなり得る。
【0029】
例は、炭化ケイ素母材基板又はウェハに関連して説明されている。代替的に、例えば炭化ケイ素とは異なるワイドバンドギャップ半導体材料を含むワイドバンドギャップ半導体ウェハも加工され得る。ワイドバンドギャップ半導体ウェハは、ケイ素のバンドギャップ（１．１ｅＶ）より大きいバンドギャップを有し得る。例えば、ワイドバンドギャップ半導体ウェハは、炭化ケイ素は（ＳｉＣ）ウェハ又はガリウムひ素（ＧａＡｓ）ウェハ又は窒化ガリウム（ＧａＮ）ウェハであり得る。ＳｉＣ及びワイドバンドギャップ材料の代替案として、ケイ素母材基板も使用され得る。
【0030】
例えば、分離層は、例えば前述の例の中で説明したように、母材基板の基板材料を改質することにより形成され得る。例えば、分離層は、母材基板に集束レーザビームを照射することにより、又はイオン注入プロセスにより、又は多孔質層を形成するための多孔質化プロセスにより形成され得る。
【0031】
例えば、母材基板の基板材料を改質することは、母材基板に母材基板の材料によって吸収されるように構成された電磁放射を照射することを含み得る。前述のように、電磁放射は、周囲の母材基板中より分離層においてより多く吸収され得る。これは、母材基板の分離層内部の結晶結合にダメージを与え、剥離プロセスを開始し、及び／又はそれに寄与し得る。
【0032】
例えば、吸収層は電磁放射を吸収するように構成される。例えば、剥離プロセスに使用される電磁放射の吸収は、吸収層内のドーパントにより行われ得る。これによって、半導体装置の電流フローの特性、例えばオン抵抗の低下を回避することが可能となり得る。例えば、窒素若しくはリンはＳｉＣ母材基板中への、又は窒素若しくはリンはケイ素母材基板中へのイオン注入加工のための元素として使用され得る。吸収層内の上記のドーパントの代替案として、又はそれに加えて、剥離プロセスに使用される電磁放射の有効な吸収を可能にするその他のドーパントも使用され得て、これは例えば、母材基板の材料のエネルギバンドギャップに関して深エネルギ準位を有する、及び／又は有効なドーピンクレベルの低下を容認可能な程度又は小さくすることのできるドーパント又は欠陥（例えば、ＳｉＣ中のＴｉ、Ｔｉ－Ｎペア、Ｔａ、Ｍｇ）である。深エネルギ準位ドーパント又は欠陥により、剥離プロセスに使用され、分離層と相互作用する電磁放射から生じる電磁放射の幅広い吸収特性が得られ得る。例えば、剥離プロセスに使用される電磁放射、例えば標的波長のレーザ光と分離層内の結晶欠陥との相互作用の結果、標的波長とは別の波長の二次電磁放射が生じ得る。この二次電磁放射もまた、剥離プロセス中に分離層に吸収されていない標的波長の電磁放射と共に吸収層に吸収され得る。
【0033】
例えば、分離層と吸収層との間の縦方向の距離は３０ｎｍ～１μｍ、又は０．１μｍ～０．８μｍの範囲であり得る。吸収層は分離層の剥離区間の付近に配置され、半導体層の空間電荷領域はその半導体装置の明示された最大定格内の電圧阻止モードでは吸収層に到達し得ない。
【0034】
例えば、元素の縦方向の濃度の半値全幅ＦＷＨＭは０．０５μｍ～１μｍ、又は０．１μｍ～０．８μｍの範囲である。
【0035】
例えば、半導体層構造を形成することは、母材基板上に第一の導電型のバッファ層を形成することと、バッファ層の上に第一の導電型のドリフト層を形成することを含み得る。バッファ層の最大ドーピング濃度は、ドリフト層の最大ドーピング濃度より高濃度であり得る。
【0036】
例えば、吸収層はバッファ層の形成の後且つドリフト層の形成の前に形成され得る。例えば、分離層は、バッファ層を形成する前に少なくとも１回のイオン注入プロセスにより形成され得る。他の幾つかの例では、吸収層はバッファ層を形成する前、例えば分離層を形成した後に形成され得る。他の幾つかの例では、吸収層はバッファ層の第一の部分を形成した後且つバッファ層の第二の部分を形成する前に形成され得る。
【0037】
例えば、半導体層構造を形成することは、母材基板上に第一の導電型のドリフト層を形成することを含み得る。吸収層は、バッファ層を形成する前に形成され得る。ドリフト層内の不純物又はドーピング濃度は、その縦方向の範囲の少なくとも部分的に、母材基板までの距離の増大に伴って徐々に、又は段階的に増減し得る。他の例によれば、ドリフト層内の不純物濃度は、縦方向にほぼ均一であり得る。
【0038】
例えば、イオン注入プロセスのイオン注入深さは３０ｎｍ～１μｍであり得る。
【0039】
例えば、元素のイオン注入量は非晶質化量の１０％～１２０％であり得る。
【0040】
例えば、イオン注入プロセスは、母材基板を最低でも３００℃の温度に加熱して実行される。元素が母材基板の第一の表面を通じて注入されるとき、第一の表面に、及び／又は第一の表面付近の領域内に空乏等の欠陥が発生し得る。注入量が多くなると、欠陥密度も高くなり得る。例えば重大欠陥密度を超えるこのような欠陥により、例えば、第一の表面上に成長させられるエピタキシャル層の品質が限定され得る。第一の表面を通じて元素を注入する間に母材基板を加熱することによって、吸収率のより高い吸収層を形成するための注入量の増大を、母材基板の欠陥濃度、例えば最大空乏濃度を限界未満に保持しながら実現し得る。例えば、元素のイオン注入中の母材基板の温度は、最低でも３００℃（又は最低でも３５０℃、又は最低でも４００℃、又は最低でも４５０℃、又は最低でも５００℃、又は最低でも６００℃、又は最低でも７００℃、又は最低でも８００℃）及び／又は最高でも１０００℃（又は最高でも８００℃、又は最高でも７００℃、又は最高でも６００℃）であり得る。例えば、元素を母材基板中に注入して吸収層を形成する前に、母材基板は最低でも３００℃の温度に加熱され得て、母材基板の温度は元素のイオン注入中、３００℃より高い温度に保持され得る。例えば、元素のイオン注入は、１回、２回、又はそれより多い注入プセス及びそれらの合間の中間プロセス、例えばアニーリング又は層成長により実行され得る。したがって、元素は第一の注入量で注入され得る。元素を第一の注入量で注入した後に、別のプロセスを実行して、例えば表面付近の結晶欠陥が低減された、又は表面付近の結晶欠陥がより少ない（例えば、より低い欠陥密度）の母材基板表面を取得し得る。その結果、元素を注入することは、表面付近の結晶欠陥が低減された母材基板表面を取得した後に元素を第二の注入量で注入することを含み得る。元素はそれゆえ、欠陥密度が低減された、又は低下した表面を通じて第二の注入量で注入され得る。
【0041】
例えば、方法は、母材基板を剥離する前に半導体層構造の上に配線エリアを形成することをさらに含み得る。
【0042】
半導体装置の例は、第一の導電型の基板部分を含み得る。半導体装置は、基板部分の上の第一の導電型のバッファ層をさらに含み得る。半導体装置は、バッファ層の上の第一の導電型のドリフト層をさらに含み得る。ドリフト層内の最大ドーピング濃度はバッファ層内の最大ドーピング濃度より低くてよく、バッファ層内の最大ドーピング濃度は基板部分内の最大ドーピング濃度より低くてよい。半導体装置は、バッファ層内又は基板部分内の吸収層をさらに含み得る。吸収層のバッファ層までの縦方向の距離は、３０ｎｍ～１μｍであり得る。吸収層は、第一の導電型のドーパント又は深準位欠陥のうちの少なくとも１つを含み得る。例えば、吸収層は、半導体層の後面での電流波及を支持し得て、それゆえ、例えば半導体装置を極端な負荷条件下で動作させる際等の不要な電流フィラメント形成に対抗し得る。基板部分を母材基板から剥離するために使用される分離層は完成後の半導体装置内に存在し得ないが、剥離プロセスを支援する吸収層は完成後の半導体装置内に残り得る。
【0043】
例えば、半導装置はＳｉＣパワー半導体装置であり得、吸収層と基板部分の表面のコンタクトとの間の縦方向の距離は１μｍ～１５０μｍ、又は５μｍ～１００μｍ、又は１０μｍ～８０μｍであり得る。コンタクトは、後面構造、例えばコレクタ電極、又はドレイン電極を画定し得るか、又はその一部であり得る。
【0044】
例えば、ＳｉＣ内の吸収層を画定する元素の縦方向の濃度の半値全幅ＦＷＨＭは、０．０５μｍ～１μｍであり得る。元素は、例えばドーパント又は深準位欠陥であり得る。
【0045】
上述又は後述の例に関連してさらに多くの詳細及び態様が記載されている。母材基板及び半導体層構造を加工することは、提案される概念に関連して述べられている１つ又は複数の態様、又は上述若しくは後述の１つ若しくは複数の例に対応する１つ又は複数の任意選択的な追加の特徴を含み得る。
【0046】
前述の例及び図面のうちの１つ又は複数と共に述べられ、説明された態様と特徴は、他の例の１つ又は複数と組み合わせることによって他の例の同様の特徴と置き換えるか、又はそれらの特徴を他の例にさらに導入し得る。
【0047】
方法は一連のステップ又はイベントとして上述及び後述されているが、記載されているこのようなステップ又はイベントの順序は限定的な意味で解釈されるべきではないと理解されたい。そうではなく、幾つかのステップは異なる順序で、及び／又は上述及び後述のものとは別の他のステップ又はイベントと同時に行われてもよい。
【0048】
前述の例に関して説明された機能及び構造の詳細は、図面に示され、さらに後述される例にも同様に適用されるものとする。
【0049】
図１Ａ～１Ｄの概略断面図に関を参照すると、半導体装置を製造するための例示的なプロセスの特徴が示されている。
【0050】
図１Ａの概略断面図を参照すると、ｎ型母材基板１０２が提供されている。母材基板は、例えば半導体ウェハ上に半導体層、例えばバッファ層を含まなくても、１つ又は複数を含んでいてもよい。
【0051】
図１Ｂの概略断面図を参照すると、吸収層１０６は母材基板１０２の中に、母材基板１０２の第一の表面１０８を通じた元素のイオン注入プロセスＩＩにより形成される。吸収層１０６は、後の段階で母材基板を分離層において剥離するために使用される電磁放射を吸収するように構成される。
【0052】
図１Ｃの概略断面図を参照すると、半導体層構造１１０は母材基板１０２の第一の表面１０８上に形成される。さらに別のプロセスがそれに続き得て、例えばこれは半導体層構造１１０の中又は上に構造的装置素子を画定するためのプロセスである。例えば、全部又は複数の前面プロセスが実行され得て、これは例えば半導体層構造中にドーブ領域を形成すること、プレーナ若しくはトレンチ制御電極（例えば、ゲート電極）又はフィールド電極構造を形成すること、半導体層構造１１０上に配線エリアを形成することである。
【0053】
図１Ｄの概略断面図を参照すると、母材基板１０２は剥離区間１１２、例えば分離層１１４を通る平面に沿って剥離される。分離層１１４は、吸収層１０６と母材基板１０２の第二の表面１１６との間の、吸収層１０６までの縦方向のある距離ｄの位置に配置される。
【0054】
図２Ａ～２Ｃの概略断面図に示されているように、吸収層１０６は、分離層１１４をイオン注入プロセスＩＩ２により形成した後に、イオン注入プロセスＩＩにより形成され得る（図２Ａ参照）。吸収層１０６はまた、分離層１１４を形成する前にも形成され得る（図２Ｂ参照）。分離層１１４の形成と吸収層１０６の形成との間にまた別のプロセスが実行され得る。図２Ｃに示されるように、母材基板１０２の厚さは、第一の母材基板部分１０２１の上に第二の母材基板部分１０２２を例えば層堆積プロセスによって追加することにより増大される。分離層１１４は、第一の母材基板部分１０２１の中へのイオン注入プロセスＩＩ２により形成され得て、吸収層１０６は第二の母材基板部分１０２２の中へのイオン注入プロセスＩＩにより形成され得る。第二の母材基板部分１０２２の少なくとも一部は半導体装置の中に残るため、第二の母材基板部分のパラメータ、例えばドーピング濃度、厚さ、結晶構造は完成後の半導体装置内のこの部分の機能的目的に応じて設定されうる。例えば、機能的目的は、バッファ層、フィールドストップ層、後面電荷キャリア注入層、ドレイン又はコレクタ層、カソード層に関係し得る。
【0055】
図３の概略断面図を参照すると、母材基板１０２及び半導体層構造１１０の前面加工は、母材基板１０２の剥離の前に実行され得る。形成され得る半導体装置の種類の多さに鑑み、母材基板１０２と半導体層構造１１０の前面加工は、結果として得られる前面構造１１８により簡素化される。前面構造１１８の構造的特徴は、形成される特定の半導体装置に依存する。例えば、半導体層構造１１０は、バッファ層１１０１、ドリフト層１１０２及び、ドープ領域、例えばソース領域、ボディ領域、電流波及領域、シールド領域、アノード領域、トレンチゲート電極構造等の半導体装置素子を含む第一の前面構造部分１１８１を含み得る。前面構造１１８はまた、第二の前面構造部分１１８２も含み得る。第二の前面構造部分１１８２は、半導体層構造１１０の上の配線エリアであり得るか、又はそれを含み得る。配線エリアは、１つ又は複数の、例えば２、３、４、又はさらにそれより多い配線レベルを含み得る。各配線レベルは、１層又は導電層のスタック、例えば金属層により形成され得る。配線レベルは、例えばリソグラフィによりパターニングされ得る。配線レベルスタック間に、層間誘電体が配置され得る。コンタクトプラグ又はコンタクトラインを層間誘電体の中の開口部に形成して、異なる配線レベルの部品、例えば金属ライン又はコンタクトエリアを相互に電気的に接続し得る。
【0056】
図４の概略断面図を参照すると、母材基板１０２を剥離して半導体層構造１１０と他の基板部分を結合する基板部分１０２１を形成した後、基板部分１０２１の後面加工が実行され得る。基板部分１０２１の後面加工は、結果として得られる後面構造１２０により簡素化される。後面構造１２０の構造的特徴は、形成される特定の半導体装置に依存する。例えば、後面構造は後面電極、例えば金属コンタクトを含み得る。基板部分１０２１から剥離されたその他の基板部分は、例えばさらなる剥離プロセスのために再使用され得る。
【0057】
説明文と図面は本開示の原理を例示しているにすぎない。さらに、本明細書で挙げた全ての例は原則として、本開示の原理及び技術を発展させるために本発明者が寄与する概念を読者が理解するのを助けるための例示のみを目的することが明確に意図されている。本明細書中の開示の原理、態様、及び例を引用した全ての言及は、その具体的な例と共に、それらの等価物を包含することが意図されている。第一の導電型はｎ型であり得、第二の導電型はｐ型であり得る。代替案として、第一の導電型はｐ型であり得、第二の導電型はｎ型であり得る。
【0058】
具体的な実施形態が図示され、明細書中に記載されているが、当業者であれば、図示され、記載された具体的な実施形態のために様々な代替的及び／又は等価的な実施例に置き換え得て、それも本発明の範囲から逸脱しないことがわかるであろう。本願は、本明細書に記載の特定の実施形態の改良又は変形の全てをカバーすることが意図される。したがって、本発明は特許請求の範囲及びその等価物によってのみ限定されることが意図される。
【符号の説明】
【0059】
１００ 半導体装置
１０２ 母材基板
１０４ 基板部分
１０６ 吸収層
１０８ 母材基板の第一の表面
１１０ 半導体層構造
１１２ 剥離区間
１１４ 分離層
１１６ 母材基板の第二の表面
１１８ 前面構造
１２０ 後面構造
１０２１ 基板部分
１０２２ 基板部分
１１０１ バッファ層
１１０２ ドリフト層
ｄ 分離層の吸収層までの縦方向の距離
ｄ２ 吸収層と基板部分表面のコンタクトとの間の縦方向の距離
１０２ 母材基板
１０４ 基板部分
１０６ 吸収層
１０８ 母材基板の第一の表面
１１０ 半導体層構造
１１２ 剥離区間
１１４ 分離層
１１６ 母材基板の第二の表面
１１８ 前面構造
１２０ 後面構造
１０２１ 基板部分
１０２２ 基板部分
１１０１ バッファ層
１１０２ ドリフト層
ｄ 分離層の吸収層までの縦方向の距離
ｄ２ 吸収層と基板部分表面のコンタクトとの間の縦方向の距離
【図1A】
【図1B】
【図1C】
【図1D】
【図2A】
【図2B】
【図2C】
【図3】
【図4】
【手続補正書】
【提出日】2023-01-20
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
半導体装置の製造方法において、
第一の導電型の基板部分（１０４）を含む母材基板（１０２）を提供することと、
前記母材基板（１０２）の第一の表面（１０８）を介した元素のイオン注入プロセス（ＩＩ）により、前記母材基板（１０２）内に吸収層（１０６）を形成することと、
前記母材基板（１０２）の前記第一の表面（１０８）上に半導体層構造（１１０）を形成することと、
分離層（１１４）を通る剥離区間（１１２）に沿って前記母材基板（１０２）を剥離することと、を含み、前記分離層（１１４）は、前記吸収層（１０６）と前記母材基板（１０２）の第二の表面（１１６）との間の、前記吸収層（１０６）まで縦方向の距離（ｄ）の位置に配置される方法。
第一の導電型の基板部分（１０４）を含む母材基板（１０２）を提供することと、
前記母材基板（１０２）の第一の表面（１０８）を介した元素のイオン注入プロセス（ＩＩ）により、前記母材基板（１０２）内に吸収層（１０６）を形成することと、
前記母材基板（１０２）の前記第一の表面（１０８）上に半導体層構造（１１０）を形成することと、
分離層（１１４）を通る剥離区間（１１２）に沿って前記母材基板（１０２）を剥離することと、を含み、前記分離層（１１４）は、前記吸収層（１０６）と前記母材基板（１０２）の第二の表面（１１６）との間の、前記吸収層（１０６）まで縦方向の距離（ｄ）の位置に配置される方法。
【請求項2】
前記分離層（１１４）は、前記母材基板（１０２）の基板材料を改質することによって形成される、請求項１に記載の方法。
【請求項3】
前記母材基板（１０２）の前記基板材料を改質することは、前記母材基板（１０２）に、前記母材基板（１０２）の材料により吸収されるように構成された電磁放射を照射することを含む、請求項２に記載の方法。
【請求項4】
前記吸収層（１０６）は前記電磁放射を吸収するように構成される、請求項３に記載の方法。
【請求項5】
前記縦方向の距離（ｄ）は３０ｎｍ～１μｍである、請求項１～４のいずれか一項に記載の方法。
【請求項6】
前記吸収層（１０６）を形成することは、前記第一の導電型のドーパントを前記元素として前記母材基板（１０２）の中に注入することを含む、請求項１～４のいずれか一項に記載の方法。
【請求項7】
前記吸収層（１０６）を形成することは、深準位欠陥を前記元素として前記母材基板（１０２）に注入することを含む、請求項１～４のいずれか一項に記載の方法。
【請求項8】
前記元素の縦方向の濃度の半値全幅ＦＷＨＭは０．０５μｍ～１μｍである、請求項１～４のいずれか一項に記載の方法。
【請求項9】
前記半導体層構造（１１０）を形成することは、前記母材基板（１０２）の上に前記第一の導電型のバッファ層（１１０１）を形成することと、前記バッファ層（１１０１）の上に前記第一の導電型のドリフト層（１１０２）を形成することと、を含み、前記バッファ層（１１０１）の最大ドーピング濃度は前記ドリフト層（１１０２）の最大ドーピング濃度より高い、請求項１～４のいずれか一項に記載の方法。
【請求項10】
前記吸収層（１０６）は、前記バッファ層（１１０１）を形成した後且つ前記ドリフト層（１１０２）を形成する前に形成される、請求項９に記載の方法。
【請求項11】
前記吸収層（１０６）は、前記バッファ層（１１０１）を形成する前に形成される、請求項９に記載の方法。
【請求項12】
前記吸収層は、前記バッファ層の第一の部分を形成した後且つ前記バッファ層の第二の部分を形成する前に形成される、請求項９に記載の方法。
【請求項13】
前記半導体層構造（１１０）を形成することは、前記母材基板上に前記第一の導電型のドリフト層を形成することを含み、前記吸収層は前記バッファ層を形成する前に形成される、請求項９に記載の方法。
【請求項14】
前記イオン注入プロセスのイオン注入深さは３０ｎｍ～１μｍの範囲である、請求項１～４のいずれか一項に記載の方法。
【請求項15】
前記元素のイオン注入量は非晶質化量の１０％～１２０％の範囲である、請求項１～４のいずれか一項に記載の方法。
【請求項16】
前記イオン注入プロセスは、前記母材基板（１０２）を最低でも３００℃の温度に加熱して実行される、請求項１～４のいずれか一項に記載の方法。
【請求項17】
前記母材基板（１０２）を剥離する前に、前記半導体層構造の上に配線エリアを形成することをさらに含む、請求項１～４のいずれか一項に記載の方法。
【請求項18】
半導体装置（１００）において、
第一の導電型の基板部分（１０２１）と、
前記基板部分（１０２１）の上の前記第一の導電型のバッファ層（１１０１）と、
前記バッファ層（１１０１）の上の前記第一の導電型のドリフト層（１１０２）であって、前記ドリフト層（１１０２）内の最大ドーピング濃度は、前記バッファ層（１１０１）内の最大ドーピング濃度より低く、前記バッファ層（１１０１）内の最大ドーピング濃度は前記基板部分（１０２１）内の最大ドーピング濃度より低い、ドリフト層（１１０２）と、
前記バッファ層（１１０１）内、又は前記バッファ層までの縦方向の距離（ｄ）が３０ｎｍ～１μｍである前記基板部分（１０２１）内の吸収層（１０６）であって、前記第一の導電型のドーパント又は深準位欠陥の少なくとも一方を含む吸収層（１０６）と、
を含む半導体装置（１００）。
第一の導電型の基板部分（１０２１）と、
前記基板部分（１０２１）の上の前記第一の導電型のバッファ層（１１０１）と、
前記バッファ層（１１０１）の上の前記第一の導電型のドリフト層（１１０２）であって、前記ドリフト層（１１０２）内の最大ドーピング濃度は、前記バッファ層（１１０１）内の最大ドーピング濃度より低く、前記バッファ層（１１０１）内の最大ドーピング濃度は前記基板部分（１０２１）内の最大ドーピング濃度より低い、ドリフト層（１１０２）と、
前記バッファ層（１１０１）内、又は前記バッファ層までの縦方向の距離（ｄ）が３０ｎｍ～１μｍである前記基板部分（１０２１）内の吸収層（１０６）であって、前記第一の導電型のドーパント又は深準位欠陥の少なくとも一方を含む吸収層（１０６）と、
を含む半導体装置（１００）。
【請求項19】
ＳｉＣパワー半導体装置であり、前記吸収層（１０６）と前記基板部分（１０２１）の表面のコンタクトとの間の縦方向の距離（ｄ２）が１μｍ～１５０μｍである、請求項１８に記載の半導体装置（１００）。
【請求項20】
前記吸収層（１０６）を構成する元素の縦方向の濃度の半値全幅ＦＷＨＭは０．０５μｍ～１μｍである、請求項１９に記載の半導体装置（１００）。
【外国語明細書】