特開 2023-54515 積層構造体、及び積層構造体の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023054515

(43)【公開日】2023-04-14

(54)【発明の名称】積層構造体、及び積層構造体の製造方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20230407BHJP

   H01L 21/20 20060101ALI20230407BHJP

【ＦＩ】

H01L21/02 B

H01L21/20

H01L27/12 B

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2021163411

(22)【出願日】2021-10-04

(71)【出願人】

【識別番号】515277942

【氏名又は名称】株式会社ノベルクリスタルテクノロジー

(71)【出願人】

【識別番号】308035117

【氏名又は名称】株式会社イオンテクノセンター

(71)【出願人】

【識別番号】301021533

【氏名又は名称】国立研究開発法人産業技術総合研究所

(74)【代理人】

【識別番号】110002583

【氏名又は名称】弁理士法人平田国際特許事務所

(72)【発明者】

【氏名】佐々木 公平

(72)【発明者】

【氏名】名倉 宙志

(72)【発明者】

【氏名】松前 貴司

(72)【発明者】

【氏名】高木 秀樹

(72)【発明者】

【氏名】日暮 栄治

(72)【発明者】

【氏名】倉島 優一

(72)【発明者】

【氏名】三井田 高

【テーマコード（参考）】

5F152

【Ｆターム（参考）】

5F152LP07

5F152MM03

5F152NN12

5F152NQ03

(57)【要約】

【課題】酸化ガリウム系半導体基板にＳｉ膜が積層された積層構造体の製造方法であって、スマートカットによりＳｉ基板からＳｉ膜を精度よく分離することができる積層構造体の製造方法、及びその製造方法により製造された積層構造体を提供する。
【解決手段】一実施の形態として、Ｓｉ基板１２の一方の主面１２１から所定の深さの位置に水素イオンをイオン注入して、面状のイオン注入領域１２２を形成する、イオン注入工程と、Ｓｉ基板１２の一方の主面１２１と、（００１）面を主面とする酸化ガリウム系半導体基板１０の一方の主面１０１とを接合する、基板接合工程と、３５０℃以上、４５０℃以下の温度の熱処理を施すことにより、イオン注入領域１２２において水素脆化を生じさせて、Ｓｉ基板１２を分割し、酸化ガリウム系半導体基板１０の一方の主面１０１上にＳｉ膜１１を残す、Ｓｉ膜形成工程と、を含む、積層構造体１の製造方法を提供する。
【選択図】図２

【特許請求の範囲】

【請求項1】

Ｓｉ基板の一方の主面から所定の深さの位置に水素イオンをイオン注入して、面状のイオン注入領域を形成する、イオン注入工程と、
前記Ｓｉ基板の前記一方の主面と、（００１）面を主面とする酸化ガリウム系半導体基板の一方の主面とを接合する、基板接合工程と、
３５０℃以上、４５０℃以下の温度の熱処理を施すことにより、前記イオン注入領域において水素脆化を生じさせて、前記Ｓｉ基板を分割し、前記酸化ガリウム系半導体基板の前記一方の主面上にＳｉ膜を残す、Ｓｉ膜形成工程と、
を含む、積層構造体の製造方法。

【請求項2】

前記Ｓｉ膜形成工程の後に、４５０℃以上、６３０℃以下の温度の熱処理を施すことにより、前記Ｓｉ膜のダメージを回復させる回復工程を含む、
請求項１に記載の積層構造体の製造方法。

【請求項3】

（００１）面を主面とする酸化ガリウム系半導体基板と、
前記酸化ガリウム系半導体基板に積層されたＳｉ膜と、
を備え、
前記Ｓｉ膜の（１１１）面のＸ線ロッキングカーブの半値幅が１５０ａｒｃｓｅｃ以下である、
積層構造体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層構造体、及び積層構造体の製造方法に関する。

【背景技術】

【0002】

従来、Ｇａ_２Ｏ_３基板に直接接合されたＳｉ基板を薄膜化し、Ｇａ_２Ｏ_３基板と薄膜化されたＳｉ基板をそれぞれドリフト層とチャネル層として用いた縦型のパワートランジスタが知られている（特許文献１参照）。特許文献１のパワートランジスタによれば、絶縁破壊電界強度が大きい酸化ガリウムを用いることによりドリフト層を薄くして、オン状態やスイッチング時の電力損失を低減することができる。また、チャネル層にＳｉを用いることにより、チャネル層に酸化ガリウムを用いる場合と比較してチャネル抵抗を低減し、デバイスのオン抵抗を低減することができる。

【0003】

一般的に、異種基板上にエピタキシャル膜を成長させる場合には、基板とエピタキシャル膜の結晶構造の違いに起因する結晶欠陥がエピタキシャル膜中に発生する。特に、Ｇａ_２Ｏ_３とＳｉでは結晶構造が著しく異なるため、酸化ガリウム基板上にＳｉ膜をエピタキシャル成長させる場合、単結晶膜を得ることすら極めて難しい。

【0004】

特許文献１に記載された、Ｇａ_２Ｏ_３基板に直接接合されたＳｉ基板を薄膜化してＳｉ膜を形成する技術によれば、Ｇａ_２Ｏ_３とＳｉの結晶構造の違いに起因する結晶欠陥がＳｉ膜中に発生するおそれがなく、積層されたＧａ_２Ｏ_３基板とＳｉ膜を高い信頼性が要求されるパワーデバイスに適用することができる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特許第６８７３５１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献１には、酸化ガリウム基板に接合されたＳｉ基板を薄膜化する方法の１つとしてスマートカット（登録商標）が挙げられている。スマートカットでは、水素をイオン注入して熱を加えることにより水素脆化を生じさせて、イオン注入面で基板を分割する。スマートカットにおいて基板を分割するにはある程度の温度での加熱が必要とされるが、温度が高いほど水素イオンがイオン注入面から拡散移動しやすくなり、分割の精度が低下するおそれがある。

【0007】

本発明の目的は、酸化ガリウム系半導体基板にＳｉ膜が積層された積層構造体の製造方法であって、スマートカットによりＳｉ基板からＳｉ膜を精度よく分離することができる積層構造体の製造方法、及びその製造方法により製造された積層構造体を提供することにある。

【課題を解決するための手段】

【0008】

本発明の一態様は、上記目的を達成するために、下記［１］、［２］の積層構造体の製造方法、及び［３］の積層構造体を提供する。

【0009】

［１］Ｓｉ基板の一方の主面から所定の深さの位置に水素イオンをイオン注入して、面状のイオン注入領域を形成する、イオン注入工程と、前記Ｓｉ基板の前記一方の主面と、（００１）面を主面とする酸化ガリウム系半導体基板の一方の主面とを接合する、基板接合工程と、３５０℃以上、４５０℃以下の温度の熱処理を施すことにより、前記イオン注入領域において水素脆化を生じさせて、前記Ｓｉ基板を分割し、前記酸化ガリウム系半導体基板の前記一方の主面上にＳｉ膜を残す、Ｓｉ膜形成工程と、を含む、積層構造体の製造方法。
［２］前記Ｓｉ膜形成工程の後に、４５０℃以上、６３０℃以下の温度の熱処理を施すことにより、前記Ｓｉ膜のダメージを回復させる回復工程を含む、上記［１］に記載の積層構造体の製造方法。
［３］（００１）面を主面とする酸化ガリウム系半導体基板と、前記酸化ガリウム系半導体基板に積層されたＳｉ膜と、を備え、前記Ｓｉ膜の（１１１）面のＸ線ロッキングカーブの半値幅が１５０ａｒｃｓｅｃ以下である、積層構造体。

【発明の効果】

【0010】

本発明によれば、酸化ガリウム系半導体基板にＳｉ膜が積層された積層構造体の製造方法であって、スマートカットによりＳｉ基板からＳｉ膜を精度よく分離することができる積層構造体の製造方法、及びその製造方法により製造された積層構造体を提供することができる。

【図面の簡単な説明】

【0011】

【図1】図１は、本発明の実施の形態に係る積層構造体の垂直断面図である。

【図2】図２（ａ）～（ｃ）は、本発明の実施の形態に係る、スマートカットを用いる積層構造体の製造工程を示す垂直断面図である。

【図3】図３は、図２（ａ）に示されるイオン注入工程の直後のＳｉ基板の断面の透過電子顕微鏡（ＴＥＭ）観察像の一例である。

【図4】図４は、回復工程における熱処理の温度と、Ｓｉ膜の（１１１）面のＸ線ロッキングカーブの半値幅との関係を示すグラフである。

【図5】図５は、Ｓｉ膜形成工程の直後（回復工程の直前）のＳｉ膜の表面（剥離面）の原子間力顕微鏡（ＡＦＭ）観察像である。

【図6】図６は、本発明の実施の形態に係る積層構造体を用いて形成される半導体デバイスの例である縦型パワートランジスタの垂直断面図である。

【図7】図７（ａ）は、実施例に係る試料の順方向、逆方向の電流－電圧特性（対数表示）であり、図７（ｂ）は、順方向の電流－電圧特性（線形表示）である。

【発明を実施するための形態】

【0012】

〔実施の形態〕
（積層構造体の構成）
図１は、本発明の実施の形態に係る積層構造体１の垂直断面図である。積層構造体１は、（００１）面を主面とする酸化ガリウム系半導体基板１０と、酸化ガリウム系半導体基板１０に積層されたＳｉ膜１１とを備える。

【0013】

酸化ガリウム系半導体基板１０は、酸化ガリウム系半導体の単結晶からなる。ここで、酸化ガリウム系半導体とは、Ｇａ_２Ｏ_３、又は、Ａｌ、Ｉｎなどの元素が添加されたＧａ_２Ｏ_３をいう。例えば、酸化ガリウム系半導体は、（Ｇａ_ｘＡｌ_ｙＩｎ_{（１－ｘ－ｙ）}）_２Ｏ_３（０＜ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）で表される組成を有する。Ｇａ_２Ｏ_３にＡｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。

【0014】

酸化ガリウム系半導体基板１０を構成する酸化ガリウム系半導体の単結晶は、β型の結晶構造を有する。また、酸化ガリウム系半導体基板１０は、Ｓｉ、Ｓｎなどのドーパントを含んでいてもよい。酸化ガリウム系半導体基板１０は、例えば、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growth）法等の融液成長法により育成したＧａ_２Ｏ_３系単結晶のバルク結晶をスライスし、表面を研磨することにより形成される。

【0015】

なお、酸化ガリウム系半導体基板１０は、単一の基板であってもよく、また、酸化ガリウム系半導体の単結晶からなる下地基板と、その上に設けられた、酸化ガリウム系半導体の単結晶からなるエピタキシャル膜から構成されるものであってもよい。酸化ガリウム系半導体基板１０が下地基板とエピタキシャル膜から構成される場合は、エピタキシャル膜の表面が後述する接合面１０１となる。

【0016】

Ｓｉ膜１１は、Ｓｉの単結晶からなる膜であり、基板から薄膜を分割するスマートカットにより形成される。スマートカットによる成膜では、エピタキシャル成長による成膜における、基板とエピタキシャル膜の結晶構造の違いに起因する結晶欠陥の発生や、基板を研磨して薄膜化する成膜における、研磨量の面内ばらつきによる膜厚の不均一性などの問題を回避し、結晶欠陥が少なく、かつ膜厚の均一性の高い薄膜を得ることができる。スマートカットによれば、１μｍ以下の均一な厚さの薄膜を得ることができる。例えば、厚さ数１００μｍの基板に研削、研磨加工を施し、１μｍ以下の均一な厚さの薄膜を得ることはできない。

【0017】

また、基板から分割された後のＳｉ膜１１のダメージを回復する回復工程（後述する）における熱処理温度を４５０℃以上、６３０℃以下とすることにより、より効果的にダメージを回復し、Ｓｉ膜１１の（１１１）面のＸ線ロッキングカーブの半値幅を１５０ａｒｃｓｅｃ以下とすることができる。（１１１）面のＸ線ロッキングカーブの半値幅が１５０ａｒｃｓｅｃ以下となる高い結晶性をＳｉ膜１１が有することにより、低損失な半導体デバイス、例えばチャネル移動度の劣化が抑制された、低損失なパワートランジスタを製造することができる。

【0018】

（積層構造体の製造方法）
図２（ａ）～（ｃ）は、本発明の実施の形態に係る、スマートカットを用いる積層構造体１の製造工程を示す垂直断面図である。

【0019】

まず、酸化ガリウム系半導体基板１０及びＳｉ基板１２を準備し、それぞれの一方の主面（以下、接合面と呼ぶ）１０１、１２１にＣＭＰ（chemical mechanical polishing）、機械研磨等による平坦化処理を施す。酸化ガリウム系半導体基板１０とＳｉ基板１２は、典型的には、４～８インチの直径を有するが、それ以上の直径を有する場合であっても積層構造体１の製造は可能であると考えられる。また、酸化ガリウム系半導体基板１０とＳｉ基板１２は、例えば、ともに１００～６００μｍの厚さを有する。

【0020】

次に、図２（ａ）に示されるように、Ｓｉ基板１２の接合面１２１から所定の深さの位置に水素イオンをイオン注入し、面状のイオン注入領域１２２を形成する（以下、イオン注入工程と呼ぶ）。

【0021】

後述するように、イオン注入領域１２２を分割面としてＳｉ基板１２を分割し、Ｓｉ基板１２から分離される膜が積層構造体１のＳｉ膜１１となるため、Ｓｉ基板１２の接合面１２１からのイオン注入領域１２２の深さは、目的とするＳｉ膜１１の厚さに応じて決定される。

【0022】

イオン注入される水素イオンのドーズ量は、例えば、２×１０^１６～８×１０^１６／ｃｍ^２である。また、イオン注入の注入エネルギーは、イオン注入領域１２２の接合面１２１からの深さによって決定され、例えば、接合面１２１から９５０ｎｍ程度の深さにイオン注入領域１２２を形成する場合には、およそ１１０ｋｅＶのエネルギーで水素イオンをイオン注入する。

【0023】

次に、図２（ｂ）に示されるように、表面活性化接合法により、酸化ガリウム系半導体基板１０の接合面１０１と、Ｓｉ基板１２の接合面１２１とを真空中で接触させ接合する（以下、基板接合工程と呼ぶ）。例えば、５×１０^－６Ｐａ程度の圧力下の超高真空中チャンバー内において、１．５ｋｅＶのエネルギーで加速したＡｒ原子ビームを照射することにより、接合面１０１と接合面１２１の最表面を除去して、露出したそれらの新生面同士を接触させることにより、接合面１０１と接合面１２１を接合する。接合面１０１と接合面１２１を接合させた後、剥がれを防ぐために酸化ガリウム系半導体基板１０とＳｉ基板１２をジグ等により固定してもよい。

【0024】

次に、図２（ｃ）に示されるように、基板接合工程を経て接合面１０１と接合面１２１とが接合された状態の酸化ガリウム系半導体基板１０とＳｉ基板１２に熱処理を施し、Ｓｉ基板１２のイオン注入領域１２２において水素脆化を生じさせて、Ｓｉ基板１２を分割し、酸化ガリウム系半導体基板１０の接合面１０１上にＳｉ膜１１を残す（以下、Ｓｉ膜形成工程と呼ぶ）。

【0025】

Ｓｉ膜形成工程における熱処理の温度は、３５０℃以上、４５０℃以下の範囲にあり、また、３５０℃以上、４００℃以下の範囲にあることが好ましい。また、Ｓｉ膜形成工程における熱処理は、例えば、Ｎ_２又はＡｒ雰囲気下で１～１０分間行われる。なお、熱処理は、減圧下の真空チャンバー内で行われてもよいし、真空チャンバー以外の他の炉内で行われてもよい。

【0026】

図３は、図２（ａ）に示されるイオン注入工程の直後のＳｉ基板１２の断面の透過電子顕微鏡（ＴＥＭ）観察像の一例である。図３に示される例では、Ｓｉ基板１２の接合面１２１から深さおよそ９５０ｎｍの位置に厚さおよそ１７０ｎｍのイオン注入領域１２２が形成されている。図３に示されるＳｉ基板１２は、ＣＺ（Czochralski）法により製造された、直径１００ｍｍ、厚さ５１０～５４０μｍ、抵抗率０．００７～０．００９Ωｍのｐ型のＳｉ基板であり、イオン注入領域１２２は、１１０ｋｅＶのエネルギーで５×１０^１６ｃｍ^－２のドーズ量になるように水素イオンを注入することにより形成されたものである。

【0027】

図２（ｃ）に示されるＳｉ膜形成工程における熱処理の温度を３５０℃以上、４５０℃以下とすることにより、イオン注入領域１２２において十分に水素脆化を生じさせ、かつイオン注入領域１２２からの水素イオンの拡散移動を抑えることにより水素脆化が生じる領域の広がりを抑え、精度よくＳｉ基板１２を分割することができる。また、Ｓｉ膜形成工程における熱処理の温度を４００℃以下とすることにより、より効果的にイオン注入領域１２２からのＳｉの拡散移動を抑えることができる。また、Ｓｉ膜形成工程における熱処理の温度を低く抑えることにより、積層構造体１の製造に必要なコストやエネルギーを低減することができる。

【0028】

Ｓｉ膜形成工程において４５０℃以下という比較的低い温度の熱処理でＳｉ基板１２を分割することができるのは、酸化ガリウム系半導体基板１０の（００１）面である接合面１０１の［０１０］方向とＳｉ基板１２の接合面１２１の線膨張係数差（例えば、酸化ガリウム系半導体基板１０の典型例であるＧａ_２Ｏ_３基板の［０１０］方向の線膨張係数とＳｉ基板１２の線膨張係数は、それぞれ７.８と２.６）が特に大きく、接合面のＳｉ基板１２側近傍に大きな応力が発生するためと考えられる。なお、Ｓｉの結晶系が立方晶系であるため、Ｓｉ基板１２の接合面１２１の面方位に依らず、上記の温度の熱処理でＳｉ基板１２を分割することができる。

【0029】

Ｓｉ膜形成工程の後には、再度の熱処理を施すことにより、イオン注入工程やＳｉ膜形成工程において生じたＳｉ膜１１のダメージを回復する（以下、回復工程と呼ぶ）。

【0030】

図４は、回復工程における熱処理の温度と、Ｓｉ膜１１の（１１１）面のＸ線ロッキングカーブの半値幅との関係を示すグラフである。Ｓｉ膜１１を半導体デバイスのチャネル層として用いる場合には、Ｓｉ膜１１が、（１１１）面のＸ線ロッキングカーブの半値幅が１５０ａｒｃｓｅｃ以下程度の結晶性を有することが好ましい。

【0031】

図４によれば、回復工程における熱処理の温度がおよそ４５０℃以上、６３０℃以下のときに、Ｓｉ膜１１の（１１１）面のＸ線ロッキングカーブの半値幅がおよそ１５０ａｒｃｓｅｃ以下となる。また、回復工程における熱処理の温度がおよそ４９０℃以上、６２０℃以下のときに、Ｓｉ膜１１の（１１１）面のＸ線ロッキングカーブの半値幅がおよそ１４０ａｒｃｓｅｃ以下となり、熱処理の温度がおよそ５３０℃以上、６１０℃以下のときに、Ｓｉ膜１１の（１１１）面のＸ線ロッキングカーブの半値幅がおよそ１３０ａｒｃｓｅｃ以下となり、さらにＳｉ膜１１の結晶性が改善する。このため、回復工程における熱処理の温度は、４５０℃以上、６３０℃以下の範囲にあることが好ましく、４９０℃以上、６２０℃以下の範囲にあることがより好ましく、５３０℃以上、６１０℃以下の範囲にあることがさらに好ましい。なお、回復工程における熱処理は、例えば、Ｎ_２又はＡｒ雰囲気下で１～１０分間行われる。また、熱処理は、減圧下の真空チャンバー内で行われてもよいし、真空チャンバー以外の他の炉内で行われてもよい。

【0032】

回復工程の後には、Ｓｉ膜１１の表面に化学機械研磨（ＣＭＰ）などの研磨処理を施して、平坦化させてもよい。

【0033】

図５は、Ｓｉ膜形成工程の直後（回復工程の直前）のＳｉ膜１１の表面（剥離面）の原子間力顕微鏡（ＡＦＭ）観察像である。図５の観察像に係る測定データから算出された平均面粗さ（Ｒａ）は４．３ｎｍ、自乗平均面粗さ（ＲＭＳ）は６ｎｍと十分に小さく、Ｓｉ膜形成工程において、Ｓｉ基板１２が精度よく分割されたことが確認された。例えば、積層構造体１を用いた半導体デバイスの製造工程において、Ｓｉ膜１１の表面のＲａ、ＲＭＳがともに１０ｎｍ以下であれば、フォトリソグラフィを適切に実施することができる。

【0034】

その後、酸化ガリウム系半導体基板１０から分離したＳｉ基板１２を図２（ａ）に示されるＳｉ基板１２として、上記の工程を繰り返すことにより、１枚のＳｉ基板１２から複数の積層構造体１のＳｉ膜１１を形成することができる。

【0035】

（積層構造体の適用例）
図６は、積層構造体１を用いて形成される半導体デバイスの例である縦型パワートランジスタ２の垂直断面図である。縦型パワートランジスタ２は、トレンチゲート構造を有する縦型のＭＯＳＦＥＴであり、半導体層として積層構造体１を用いている。

【0036】

積層構造体１の酸化ガリウム系半導体基板１０は、ｎ^＋型ドレイン層１０ａ及びドリフト層１０ｂを含み、Ｓｉ膜１１は、ｎ^＋型ソース領域１１ａ、ｐ型Ｓｉバルク層１１ｂ、及びｐ型ブロック層１１ｃを含む。

【0037】

また、積層構造体１には、ｎ^＋型ソース領域１１ａ側からドリフト層１０ｂにまで達するトレンチ２１が設けられ、トレンチ２１内にはトレンチゲート電極２２及びゲート酸化膜２３が設けられ、トレンチ２１の下には窒素イオンが注入された電流分離層２４が設けられ、トレンチ２１の上には被覆絶縁膜２５が設けられている。そして、ｎ^＋型ソース領域１１ａとｎ^＋型ドレイン層１０ａには、それぞれソース電極２６とドレイン電極２７が接続されている。

【0038】

スマートカットにより形成されるＳｉ膜１１には、酸化ガリウム系半導体基板１０とＳｉ膜１１の結晶構造の違いに起因する結晶欠陥が含まれないため、縦型パワートランジスタ２は高い信頼性を有する。

【0039】

（実施の形態の効果）
上記本発明の実施の形態によれば、酸化ガリウム系半導体基板１０に接合されたＳｉ基板１２をスマートカットにより分割する際に、４５０℃以下という比較的低い温度の熱処理を施してＳｉ基板１２を分割するために、イオン注入面からの水素イオンの拡散移動を抑え、Ｓｉ基板１２からＳｉ膜１１を精度よく分離することができる。

【0040】

また、４５０℃以上、６３０℃以下の温度の熱処理を施して、スマートカットによるＳｉ膜１１のダメージを回復させることにより、特に優れた結晶性を有するＳｉ膜１１を得ることができる。

【実施例0041】

上記実施の形態に係る酸化ガリウム系半導体基板１０とＳｉ膜１１の積層体の接合部分の整流性を確認するため、ｎ型のＧａ_２Ｏ_３基板とｐ型のＳｉ基板を直接接合し、接合部分の電気特性を評価した。以下、その方法と結果について説明する。

【0042】

まず、本実施例に係る評価に用いるｎ型のＧａ_２Ｏ_３基板とｐ型のＳｉ基板を用意した。ここで、Ｇａ_２Ｏ_３基板は、（００１）面を主面とする１０ｍｍ×１５ｍｍの長方形の基板であり、１～５×１０^１７ｃｍ^－３程度のドナー濃度と、５００μｍ程度の厚さを有する。また、Ｓｉ基板は、ＣＺ法を用いて製造された、２２ｍｍ×２２ｍｍの正方形の基板であり、０．０８～０．１２Ωｃｍ程度の抵抗率と、２９５～３４５μｍ程度の厚さを有する。

【0043】

次に、Ｓｉ基板の表面にメサパターンを形成した。このメサパターンは、２．２ｍｍ間隔でマトリクス状に並んだ、上面が２．２ｍｍ×２．２ｍｍの正方形であり、高さが１０μｍ程度である四角錐台により構成される。

【0044】

次に、表面活性化接合法により、Ｓｉ基板のメサパターンが形成された表面をＧａ_２Ｏ_３基板に直接接合した。５×１０^－６Ｐａ程度の圧力下の超高真空中チャンバー内において、１．５ｋｅＶのエネルギーで加速したＡｒ原子ビームを照射することにより、Ｇａ_２Ｏ_３基板の接合面とＳｉ基板の接合面（メサパターンが形成された表面）の最表面を除去して、露出したそれらの新生面同士を接触させることにより、接合面同士を接合した。

【0045】

次に、Ｓｉ基板のＧａ_２Ｏ_３基板と反対側の表面に、Ｓｉ基板とオーミック接触するＡｌ電極を形成し、また、Ｇａ_２Ｏ_３基板のＳｉ基板と反対側の表面に、Ｇａ_２Ｏ_３基板とオーミック接触するＴｉ／Ａｕ電極を形成した。

【0046】

次に、上記のＡｌ電極とＴｉ／Ａｕ電極の間に電圧を印加し、電流－電圧特性を測定した。

【0047】

図７（ａ）は、測定された順方向、逆方向の電流－電圧特性（対数表示）であり、図７（ｂ）は、測定された順方向の電流－電圧特性（線形表示）である。図７（ａ）、（ｂ）に示される電流－電圧特性から、整流性が得られたことが確認できる。

【0048】

以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記実施の形態及び実施例の構成要素を任意に組み合わせることができる。

【0049】

また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

【符号の説明】

【0050】

１…積層構造体、 １０…酸化ガリウム系半導体基板、 １０１…接合面、 １１…Ｓｉ膜、 １２…Ｓｉ基板、 １２１…接合面、 １２２…イオン注入領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】