特開 2023-54631 電圧レギュレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023054631

(43)【公開日】2023-04-14

(54)【発明の名称】電圧レギュレータ

(51)【国際特許分類】

   G05F 1/56 20060101AFI20230407BHJP

   G05F 1/10 20060101ALI20230407BHJP

【ＦＩ】

G05F1/56 310D

G05F1/10 J

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2021163601

(22)【出願日】2021-10-04

(71)【出願人】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】下本 晃平

(72)【発明者】

【氏名】松尾 裕介

【テーマコード（参考）】

5H410

5H430

【Ｆターム（参考）】

5H410BB04

5H410CC02

5H410DD02

5H410EA11

5H410EA34

5H410EB37

5H410FF03

5H410FF25

5H410HH01

5H430BB03

5H430BB09

5H430BB11

5H430EE06

5H430EE14

5H430FF04

5H430FF13

5H430GG04

5H430HH03

(57)【要約】

【課題】電圧レギュレータにおける配線抵抗に起因する電圧降下を補償すること。
【解決手段】実施形態に係る電圧レギュレータは、エラーアンプと、基準電圧源と、位相補償回路と、オフセット電圧調整回路とを備える。前記エラーアンプは、反転入力端子に出力電圧のフィードバックが入力される。前記基準電圧源は、前記エラーアンプの非反転入力端子に基準電圧を供給する。前記位相補償回路は、前記基準電圧源の前記基準電圧の出力端子と、前記エラーアンプの非反転入力端子との間に接続され、負荷端からの正帰還に位相余裕を発生する。前記オフセット電圧調整回路は、前記基準電圧源の接地端子と、グランド電位の接地線との間に接続され、前記基準電圧源の接地端子にオフセット電圧を印加する。
【選択図】図１

【特許請求の範囲】

【請求項1】

反転入力端子に出力電圧のフィードバックが入力されるエラーアンプと、
前記エラーアンプの非反転入力端子に基準電圧を供給する基準電圧源と、
前記基準電圧源の前記基準電圧の出力端子と、前記エラーアンプの非反転入力端子との間に接続され、負荷端からの正帰還に位相余裕を発生する位相補償回路と、
前記基準電圧源の接地端子と、グランド電位の接地線との間に接続され、前記基準電圧源の接地端子にオフセット電圧を印加するオフセット電圧調整回路と
を具備する電圧レギュレータ。

【請求項2】

前記オフセット電圧調整回路は、負荷端の負側とグランド電位の接地線との間に直列に接続される複数の抵抗を有し、
前記基準電圧源の接地端子は、オフセット電圧が発生する前記複数の抵抗の接続点に接続される、
請求項１に記載の電圧レギュレータ。

【請求項3】

前記オフセット電圧調整回路は、電圧レギュレータの出力電流又は入力電流に応じた電流を生成する電流源と、前記電流源の一端とグランド電位の接地線との間に接続される抵抗とを有し、
前記基準電圧源の接地端子は、オフセット電圧が発生する前記抵抗と前記電流源の一端との接続点に接続される、
請求項１に記載の電圧レギュレータ。

【請求項4】

前記エラーアンプの前記反転入力端子は、負荷端の正側の電圧に応じた電圧が入力する、請求項１から請求項３のいずれか一項に記載の電圧レギュレータ。

【請求項5】

前記エラーアンプの前記反転入力端子は、前記エラーアンプの出力端子の電圧に応じた電圧が入力する、請求項１から請求項３のいずれか一項に記載の電圧レギュレータ。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書の実施形態は、電圧レギュレータに関する。

【背景技術】

【0002】

従来、種々の電子機器などにおいて、要求される電源電圧を安定的に負荷に供給するために電圧レギュレータが使用されている。例えば、電圧レギュレータは、誤差増幅器により検出された出力電圧と基準電圧との差に基づいて、出力電圧が所望の電圧となるようにパワートランジスタを制御するように構成されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１４－０１０５６３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、電圧レギュレータにおいては、配線が有する抵抗成分、すなわち配線抵抗に起因して負荷端の電圧が低下するという問題があった。

【0005】

本発明の目的は、上記に鑑みてなされたものであって、電圧レギュレータにおける配線抵抗に起因する電圧降下を補償することである。

【課題を解決するための手段】

【0006】

上述した課題を解決し、目的を達成するために、実施形態に係る電圧レギュレータは、エラーアンプと、基準電圧源と、位相補償回路と、オフセット電圧調整回路とを備える。前記エラーアンプは、反転入力端子に出力電圧のフィードバックが入力される。前記基準電圧源は、前記エラーアンプの非反転入力端子に基準電圧を供給する。前記位相補償回路は、前記基準電圧源の前記基準電圧の出力端子と、前記エラーアンプの非反転入力端子との間に接続され、負荷端からの正帰還に位相余裕を発生する。前記オフセット電圧調整回路は、前記基準電圧源の接地端子と、グランド電位の接地線との間に接続され、前記基準電圧源の接地端子にオフセット電圧を印加する。

【発明の効果】

【0007】

本発明によれば、電圧レギュレータにおける配線抵抗に起因する電圧降下を補償することができる。

【図面の簡単な説明】

【0008】

【図1】図１は、実施形態に係る電圧レギュレータの構成の一例を示す図である。

【図2】図２は、実施形態に係る電圧レギュレータにおける位相補償回路の構成の一例を示す図である。

【図3】図３は、実施形態に係る電圧レギュレータにおける位相補償回路の構成の別の一例を示す図である。

【図4】図４は、実施形態に係る電圧レギュレータにおける位相補償回路の構成の別の一例を示す図である。

【図5】図５は、実施形態に係る電圧レギュレータにおける位相補償回路の構成の別の一例を示す図である。

【図6】図６は、実施形態に係る電圧レギュレータにおける位相補償回路の構成の別の一例を示す図である。

【図7】図７は、実施形態に係る電圧レギュレータの構成の別の一例を示す図である。

【図8】図８は、実施形態に係る電圧レギュレータとは異なり、オフセット電圧調整回路が搭載されていない電圧レギュレータの構成の一例を示す図である。

【発明を実施するための形態】

【0009】

以下、図面を参照しながら、電圧レギュレータの実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。なお、以下の実施形態において、「接続」とは、「電気的な接続」を意味するとする。

【0010】

図１は、実施形態に係る電圧レギュレータ１の構成の一例を示す図である。電圧レギュレータ１は、外部電源１０から供給される入力電圧を用いて、負荷４０に必要な電圧を供給するように構成される電源装置である。なお、図１は、電圧レギュレータ１の負荷端の正側の配線抵抗Ｒｗ１と、負側の配線抵抗Ｒｗ２とを模式的に例示している。

【0011】

外部電源１０は、電圧レギュレータ１に電源電圧を供給するための電源である。外部電源１０は、一端が電源回路２０の外部入力端子ＶＳＵＰに接続され、他端がグランド電位となるノード（以下、接地線と記載する。）に接続される。負荷４０は、電圧レギュレータ１から供給される電源電圧を用いて動作する負荷である。負荷４０は、消費電力を削減する要求や使用用途に応じて、必要とする電源電圧が変化する負荷であってもよいし、定電圧で動作する負荷であってもよい。負荷４０は、＋端子が電圧レギュレータ１の負荷端の正側に接続され、－端子が電圧レギュレータ１の負荷端の負側、すなわち接地線に接続される。

【0012】

電圧レギュレータ１は、図１に示すように、電源回路２０、オフセット電圧調整回路３０、コンデンサＣ１、コンデンサＣ２、抵抗Ｒ１及び抵抗Ｒ２を有する。

【0013】

抵抗Ｒ１及び抵抗Ｒ２は、電圧レギュレータ１の負荷端の正側と接地線との間に直列に接続される。つまり、抵抗Ｒ１及び抵抗Ｒ２は、負荷４０に並列である。図１に示す例では、抵抗Ｒ１は、抵抗Ｒ２と負荷端との正側の間に接続される。抵抗Ｒ２は、抵抗Ｒ１と接地線との間に接続される。抵抗Ｒ１及び抵抗Ｒ２の各抵抗値は、例えば負荷端の正側の配線抵抗Ｒｗ１や負荷４０の要求する電圧値などに応じた分圧を発生するように決定されればよい。

【0014】

電源回路２０は、負荷４０が必要とする電圧を供給する電源回路である。電源回路２０は、外部入力端子ＶＳＵＰから供給される入力電圧を用いて外部出力端子ＯＵＴへ所定の電圧を出力する。外部入力端子ＶＳＵＰは、外部電源１０の一端に接続される。外部出力端子ＯＵＴは、コンデンサＣ２を介して、接地線に接続される。また、外部出力端子ＯＵＴは、負荷４０の＋端子に接続される。換言すれば、負荷４０は、コンデンサＣ２に並列に、外部出力端子ＯＵＴに接続される。

【0015】

電源回路２０は、図１に示すように、基準電圧源２１、インピーダンス素子２３及びエラーアンプ２５を有する。

【0016】

基準電圧源２１は、外部入力端子ＶＳＵＰからの入力電圧を用いて電源回路２０における基準電圧を生成する。具体的には、基準電圧源２１は、インピーダンス素子２３を介してエラーアンプ２５の非反転入力端子（＋）に入力される基準電圧を発生する電圧源である。つまり、基準電圧源２１は、エラーアンプ２５の非反転入力端子（＋）に出力端子ＢＧＲ－ＯＵＴからの基準電圧を供給する。基準電圧源２１としては、例えばＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ）回路が利用される。基準電圧源２１は、外部入力端子ＶＳＵＰと接地端子ＢＧＲ－ＧＮＤとの間に接続される。

【0017】

エラーアンプ２５は、非反転入力端子（＋）と反転入力端子（－）との間の電位差に応じた増幅結果を出力する演算増幅器である。エラーアンプ２５の非反転入力端子（＋）は、インピーダンス素子２３を介して基準電圧源２１の出力端子ＢＧＲ－ＯＵＴに接続される。また、エラーアンプ２５の非反転入力端子（＋）は、電源回路２０の入力端子ＩＮＰに接続される。エラーアンプ２５の反転入力端子（－）は、電源回路２０の入力端子ＩＮＮに接続される。入力端子ＩＮＮは、抵抗Ｒ１と抵抗Ｒ２との接続点に接続される。上述したように、抵抗Ｒ１及び抵抗Ｒ２は、外部出力端子ＯＵＴと接地線との間に直列に接続される。つまり、エラーアンプ２５の反転入力端子（－）には、出力電圧の分圧電圧（フィードバック）が入力される。また、エラーアンプの反転入力端子（－）は、入力端子ＩＮＮ及び抵抗Ｒ１を介して、負荷端の正側に接続される。

【0018】

また、図１は、エラーアンプ２５の出力段としてのＰＭＯＳトランジスタ２５１及びＮＭＯＳトランジスタ２５３を例示する。なお、図１に示す例では、説明の簡単のために、エラーアンプ２５の入力段及び利得段を省略している。

【0019】

ＰＭＯＳトランジスタ２５１は、ドレイン及びソースのいずれか一方が外部入力端子ＶＳＵＰに接続され、他方がＮＭＯＳトランジスタ２５３のドレイン及びソースのいずれか一方に接続される。ＮＭＯＳトランジスタ２５３のドレイン及びソースの他方は、接地端子ＧＮＤを介して、接地線に接続される。ＰＭＯＳトランジスタ２５１及びＮＭＯＳトランジスタ２５３の各ドレイン間、あるいは各ソース間は、電源回路２０の外部出力端子ＯＵＴに接続される。

【0020】

インピーダンス素子２３及びコンデンサＣ１は、位相補償回路３５を構成する。位相補償回路３５は、負荷４０に接続される電圧レギュレータ１の負荷端の負側からの正帰還に例えば遅延を与え、位相余裕を発生する回路である。図２は、実施形態に係る電圧レギュレータ１における位相補償回路３５の構成の一例を示す図である。図２は、インピーダンス素子２３としての抵抗Ｒ５を例示する。すなわち、抵抗Ｒ５は、基準電圧源２１の出力端子ＢＧＲ－ＯＵＴとエラーアンプ２５の非反転入力端子（＋）との間に接続される抵抗素子である。また、抵抗Ｒ５及びエラーアンプ２５の非反転入力端子（＋）は、それぞれ電源回路２０の入力端子ＩＮＰに接続される。入力端子ＩＮＰは、コンデンサＣ１を介して接地線に接続される。換言すれば、コンデンサＣ１は、エラーアンプ２５の非反転入力端子（＋）と、グランド電位の接地線との間に接続される。

【0021】

オフセット電圧調整回路３０は、基準電圧源２１の接地端子にオフセット電圧を印加する回路である。具体的には、オフセット電圧調整回路３０は、電圧レギュレータ１の負荷端の負側の電位、すなわち負荷４０の－端子の電位を基準電圧源２１の接地端子ＢＧＲ－ＧＮＤに帰還する回路である。つまり、オフセット電圧調整回路３０は、負荷４０の－端子の電位に応じて基準電圧源２１の接地端子ＢＧＲ－ＧＮＤの電位をオフセット電圧の印加により持ち上げる回路である。

【0022】

オフセット電圧調整回路３０は、図１に示すように、抵抗Ｒ３及び抵抗Ｒ４を有する。抵抗Ｒ３及び抵抗Ｒ４は、負荷端の負側とグランド電位の接地線との間に直列に接続される複数の抵抗の一例である。抵抗Ｒ３及び抵抗Ｒ４の各抵抗値は、負荷端の負側の配線抵抗Ｒｗ２に応じた分圧（オフセット電圧）を発生するように決定されればよい。例えば、負荷端の正側の配線抵抗Ｒｗ１と、負側の配線抵抗Ｒｗ２の抵抗値とが等しい場合は、抵抗Ｒ１，Ｒ２及び抵抗Ｒ３，Ｒ４の抵抗値がＲ１：Ｒ２＝Ｒ３：Ｒ４となるように設定すればよい。図１に示す例では、抵抗Ｒ３及び抵抗Ｒ４は、電圧レギュレータ１の負荷端の負側と接地線との間に直列に接続される。抵抗Ｒ３は、負荷端の負側と抵抗Ｒ４との間に接続される。抵抗Ｒ４は、抵抗Ｒ３と接地線との間に接続される。また、抵抗Ｒ３と抵抗Ｒ４との接続点は、基準電圧源２１の接地端子ＢＧＲ－ＧＮＤに接続される。つまり、基準電圧源２１の接地端子ＢＧＲ－ＧＮＤは、オフセット電圧が発生する複数の抵抗Ｒ３，Ｒ４の接続点に接続される。

【0023】

図８は、実施形態に係る電圧レギュレータ１とは異なり、オフセット電圧調整回路３０が搭載されていない電圧レギュレータ５の構成の一例を示す図である。図８に示すように、電圧レギュレータ５において、基準電圧源２１の接地端子は、接地端子ＧＮＤを介して接地線に接続される。つまり、電圧レギュレータ５は、本実施形態に係るオフセット電圧調整回路３０を有していない。

【0024】

従来、外部出力端子ＯＵＴが所望の電圧であっても、配線抵抗Ｒｗ１による電圧降下に伴い、負荷の＋端子では所望の電圧より低い電圧となる場合があった。同様に、配線抵抗Ｒｗ２による電圧降下に伴い、負荷の－端子の電位が上がり、負荷端において、負荷が要求する電位差が得られない場合があった。

【0025】

このような中、図８に例示するような一般的なリニアレギュレータとしての電圧レギュレータ５においては、配線抵抗に起因する負荷端の電圧降下を抑制するために、例えば負荷の＋端子近くから帰還を行うことで、配線抵抗に起因する電圧降下が加味された出力電圧を出力することができる。一方で、オフセット電圧調整回路３０を有していない電圧レギュレータ５では、負荷端の負側の配線抵抗を検出できないため、負荷端の負側の配線抵抗に起因する電圧降下を抑制することはできなかった。

【0026】

また、負荷端の負側の配線抵抗を検出するためには、センス回路など補正用のための回路を搭載する必要があり、回路構成の小型化やコスト低減が困難であった。

【0027】

一方で、本実施形態に係る電圧レギュレータ１は、基準電圧源２１の接地端子と、グランド電位の接地線との間に接続され、基準電圧源２１の接地端子にオフセット電圧を印加するオフセット電圧調整回路３０を有する。つまり、本実施形態に係る電圧レギュレータ１には、負荷端の電圧を帰還するオフセット電圧調整回路３０が、基準電圧源２１の接地端子に接続された接地端子ＢＧＲ－ＧＮＤ及び接地線に接続するように設けられている。

【0028】

したがって、本実施形態に係る電圧レギュレータ１によれば、基準電圧源２１の接地側に対して負荷端の電圧を帰還することによりオフセット電圧を印加し、配線抵抗により低下した電圧に応じて基準電圧源２１の接地側の電位を持ち上げることができる。つまり、本実施形態に係る電圧レギュレータ１によれば、センス回路など補正用のための回路を搭載することなく、負荷端の電圧補正が可能となる。換言すれば、本実施形態に係る電圧レギュレータ１によれば、配線抵抗による電圧降下を補償することができる。これにより、電圧レギュレータ１の内部回路の規模を増やすことなく、負荷端に供給する電圧を安定化することができる。

【0029】

また、本実施形態に係る電圧レギュレータ１は、基準電圧源２１の基準電圧の出力端子ＢＧＲ－ＯＵＴと、エラーアンプ２５の非反転入力端子（＋）との間に接続され、負荷端からの正帰還に位相余裕を発生する位相補償回路３５を有する。図８に例示するように、一般的なリニアレギュレータにおいても、位相補償回路３５のコンデンサＣ１と同様に、基準電圧源２１からの基準電圧のホワイトノイズを低減する目的でコンデンサＣ１が設けられる場合があった。

【0030】

一方で、本実施形態に係る電圧レギュレータ１では、基準電圧源２１が接地端子ＧＮＤを介して接地線に接続された電圧レギュレータ５とは異なり、基準電圧源２１の接地端子ＢＧＲ－ＧＮＤは、オフセット電圧調整回路３０を介して接地線に接続される。つまり、本実施形態に係る電圧レギュレータ１によれば、ホワイトノイズ低減に加えて、正帰還のスピードを落として電圧上昇を緩やかにし、正帰還での発振を抑制する効果を得ることができる。

【0031】

なお、位相補償回路３５のインピーダンス素子２３としては、抵抗Ｒ５に限らず、他の回路構成を利用することもできる。

【0032】

例えば、インピーダンス素子２３として出力電流が制限されたアンプ２３１，２３３を利用することができる。

【0033】

図３は、実施形態に係る電圧レギュレータ１における位相補償回路３５の構成の別の一例を示す図である。図３の位相補償回路３５は、インピーダンス素子２３としてのトランスコンダクタンスアンプ（相互コンダクタンス（ｇｍ）アンプ）２３１を有する。

【0034】

トランスコンダクタンスアンプ２３１は、図３に示すように、基準電圧源２１の基準電圧の出力端子ＢＧＲ－ＯＵＴと、エラーアンプ２５の非反転入力端子（＋）との間に接続される。具体的には、トランスコンダクタンスアンプ２３１の非反転入力端子（＋）は、基準電圧源２１の基準電圧の出力端子ＢＧＲ－ＯＵＴに接続される。トランスコンダクタンスアンプ２３１の反転入力端子（－）は、トランスコンダクタンスアンプ２３１の出力端に接続される。トランスコンダクタンスアンプ２３１の出力端は、エラーアンプ２５の非反転入力端子（＋）に接続されるとともに、入力端子ＩＮＰ及びコンデンサＣ１を介して接地線に接続される。この構成であっても、上述の実施形態と同様の効果が得られる。

【0035】

図４は、実施形態に係る電圧レギュレータ１における位相補償回路３５の構成の別の一例を示す図である。図４の位相補償回路３５は、インピーダンス素子２３としての２段アンプ２３３を有する。

【0036】

２段アンプ２３３は、例えば差動段と、当該差動段の後段に設けられ、当該差動段に比してソース能力が弱い出力段とを有する。つまり、２段アンプ２３３は、２段目の電流能力が制限されたアンプであると表現することができる。２段アンプ２３３は、図４に示すように、基準電圧源２１の基準電圧の出力端子ＢＧＲ－ＯＵＴと、エラーアンプ２５の非反転入力端子（＋）との間に接続される。具体的には、２段アンプ２３３の非反転入力端子（＋）は、基準電圧源２１の基準電圧の出力端子ＢＧＲ－ＯＵＴに接続される。２段アンプ２３３の反転入力端子（－）は、２段アンプ２３３の出力端に接続される。２段アンプ２３３の出力端は、エラーアンプ２５の非反転入力端子（＋）に接続されるとともに、入力端子ＩＮＰ及びコンデンサＣ１を介して接地線に接続される。この構成であっても、上述の実施形態と同様の効果が得られる。

【0037】

また、例えば、インピーダンス素子２３としてコンデンサＣ３又はダイオードＤ１を抵抗Ｒ５に並列に接続した回路構成を利用することができる。

【0038】

図５は、実施形態に係る電圧レギュレータ１における位相補償回路３５の構成の別の一例を示す図である。図５の位相補償回路３５は、インピーダンス素子２３として、抵抗Ｒ５と、抵抗Ｒ５に並列に接続されたコンデンサＣ３とを有する。この構成であっても、上述の実施形態と同様の効果が得られる。

【0039】

図６は、実施形態に係る電圧レギュレータ１における位相補償回路３５の構成の別の一例を示す図である。図６の位相補償回路３５は、インピーダンス素子２３として、抵抗Ｒ５と、抵抗Ｒ５に並列に接続されたダイオードＤ１とを有する。

【0040】

ダイオードＤ１は、入力端子ＩＮＰ又はエラーアンプ２５の非反転入力端子（＋）から基準電圧源２１の出力端子ＢＧＲ－ＯＵＴへの電流の逆流を遮断する回路素子である。ダイオードＤ１としては、順方向電圧による損失やスイッチング損失が低減された高速充電用ダイオードが利用されてもよい。ダイオードＤ１は、アノードが基準電圧源２１の出力端子ＢＧＲ－ＯＵＴに接続され、カソードが入力端子ＩＮＰ及びエラーアンプ２５の非反転入力端子（＋）に接続される。この構成であっても、上述の実施形態と同様の効果が得られる。

【0041】

なお、上述の各実施形態に係る電圧レギュレータ１において、負荷端の正側の配線抵抗Ｒｗ１が既知の場合もあり得る。図７は、実施形態に係る電圧レギュレータ１の構成の別の一例を示す図である。

【0042】

図７の電圧レギュレータ１において、抵抗Ｒ１の抵抗Ｒ２との接続点の反対側の一端は、外部出力端子ＯＵＴに接続される。つまり、エラーアンプ２５の反転入力端子（－）は、負荷端の正側に代えて、エラーアンプ２５の出力端子に接続される。

【0043】

また、図７の電圧レギュレータ１において、オフセット電圧調整回路３０は、複数の抵抗Ｒ３，Ｒ４に代えて、複数の抵抗Ｒ６，Ｒ７を有する。つまり、図７の電圧レギュレータ１において、基準電圧源２１の接地端子ＢＧＲ－ＧＮＤは、オフセット電圧が発生する複数の抵抗Ｒ６，Ｒ７の接続点に接続される。抵抗Ｒ６及び抵抗Ｒ７の各抵抗値は、負荷端の各配線抵抗Ｒｗ１，Ｒｗ２に応じた分圧（オフセット電圧）を発生するように決定されればよい。ここで、負荷端の正側の配線抵抗Ｒｗ１の抵抗値は既知であるとする。

【0044】

このように、図７の電圧レギュレータ１によれば、負荷端の負側の配線抵抗Ｒｗ２に起因する電圧降下に加えて、抵抗値が既知の負荷端の正側の配線抵抗Ｒｗ１に起因する電圧降下を、オフセット電圧調整回路３０により補償することができる。したがって、図７の電圧レギュレータ１によれば、上述の実施形態と同様の効果に加えて、負荷端の正側のセンス配線、すなわち抵抗Ｒ１と負荷端の正側との間の配線を不要とすることができるという効果が得られる。

【0045】

なお、上述の各実施形態に係る電圧レギュレータ１において、オフセット電圧調整回路３０は、電圧レギュレータ１の出力電流又は入力電流に比例した電流を生成する電流源と抵抗とを有していてもよい。

【0046】

例えば、図１の電圧レギュレータ１において、オフセット電圧調整回路３０は、負荷端の負側の配線抵抗Ｒｗ２に応じた分圧（オフセット電圧）を発生するように、抵抗Ｒ３に代えて電流源を設けてもよい。具体的には、電流源の出力端は、抵抗Ｒ３の一端と同様に、抵抗Ｒ４との接続点において基準電圧源２１の接地端子ＢＧＲ－ＧＮＤに接続される。電流源の入力端は、抵抗Ｒ３の他端とは異なり、例えば、出力端子ＢＧＲ－ＯＵＴや外部入力端子ＶＳＵＰなどの電源回路２０内のノードに接続される。なお、電流源の入力端は、電源回路２０内のノードに限らず、電源回路２０の外部のノードに接続されても構わない。電流源は、電圧レギュレータ１の外部出力端子ＯＵＴからの出力電流又は外部入力端子ＶＳＵＰへの入力電流に応じた電流を抵抗Ｒ４に供給する。抵抗Ｒ４は、電流源からの電流に応じてオフセット電圧を発生する。なお、電流源は電圧レギュレータ１の出力電流又は入力電流に応じた電流を生成すればよく、電源回路２０の内部に設けても電源回路２０の外部に設けても構わない。この構成であっても、上述の実施形態と同様の効果が得られる。さらに、負荷４０に供給する電流が一定ではない場合においても、負荷４０へ供給する電流の増減に応じたオフセット電圧が発生するため、配線抵抗に起因する電圧降下を高精度に補償することができる。

【0047】

例えば、図１の電圧レギュレータ１において、オフセット電圧調整回路３０は、予め決定された抵抗値の配線抵抗に応じた分圧（オフセット電圧）を発生するように、上述の電流源からの電流を抵抗Ｒ４に供給する。ここで、予め決定された配線抵抗の抵抗値とは、例えば、配線抵抗Ｒｗ２の抵抗値以上の大きさである。この構成であれば、上述の実施形態と同様の効果に加えて、抵抗Ｒ３と、負荷端の負側のセンス配線、すなわち抵抗Ｒ４と負荷端の負側との間の配線を不要とすることができるという効果が得られる。

【0048】

例えば、図７の電圧レギュレータ１において、オフセット電圧調整回路３０は、負荷端の各配線抵抗Ｒｗ１，Ｒｗ２に応じた分圧（オフセット電圧）を発生するように、抵抗Ｒ６に代えて電流源を設けてもよい。具体的には、電流源の出力端は、抵抗Ｒ６の一端と同様に、抵抗Ｒ７との接続点において基準電圧源２１の接地端子ＢＧＲ－ＧＮＤに接続される。電流源の入力端は、抵抗Ｒ６の他端とは異なり、例えば、出力端子ＢＧＲ－ＯＵＴや外部入力端子ＶＳＵＰなどの電源回路２０内のノードに接続される。なお、電流源の入力端は、電源回路２０内のノードに限らず、電源回路２０の外部のノードに接続されても構わない。電流源は、電圧レギュレータ１の外部出力端子ＯＵＴからの出力電流又は外部入力端子ＶＳＵＰへの入力電流に応じた電流を抵抗Ｒ７に供給する。抵抗Ｒ７は、電流源からの電流に応じてオフセット電圧を発生する。なお、電流源は電圧レギュレータ１の出力電流又は入力電流に応じた電流を生成すればよく、電源回路２０の内部に設けても電源回路２０の外部に設けても構わない。この構成であっても、上述の実施形態と同様の効果が得られる。さらに、負荷に供給する電流が一定ではない場合においても、負荷へ供給する電流の増減に応じたオフセット電圧が発生するため、配線抵抗に起因する電圧降下を高精度に補償することができる。

【0049】

例えば、図７の電圧レギュレータ１において、オフセット電圧調整回路３０は、予め決定された抵抗値の配線抵抗に応じた分圧（オフセット電圧）を発生するように、上述の電流源からの電流を抵抗Ｒ７に供給する。ここで、予め決定された配線抵抗の抵抗値とは、例えば、配線抵抗Ｒｗ１及び配線抵抗Ｒｗ２の合計値以上の大きさである。この構成であれば、上述の実施形態と同様の効果に加えて、抵抗Ｒ３と、負荷端の各センス配線を不要とすることができるという効果が得られる。

【0050】

なお、上述の各実施形態に係る電圧レギュレータ１において、複数の抵抗Ｒ３，Ｒ４及び複数の抵抗Ｒ６，Ｒ７が、それぞれ２つの抵抗素子である場合を例示したが、これに限らない。複数の抵抗Ｒ３，Ｒ４及び複数の抵抗Ｒ６，Ｒ７は、それぞれ３以上の複数の抵抗素子であっても構わない。また、上述したように、抵抗Ｒ３に代えて電流源を設ける場合や抵抗Ｒ６に代えて電流源を設ける場合には、抵抗Ｒ４及び抵抗Ｒ７は、それぞれ２以上の複数の抵抗素子であっても構わない。さらに、上述の各実施形態では図示していないが、コンデンサを抵抗Ｒ４または抵抗Ｒ７に並列接続して追加してもよい。このようにコンデンサを付加することにより、発生させるオフセット電圧の電圧変化を緩やかにすることができ、上述の位相補償回路３５と同様に位相余裕を発生させるため、電圧レギュレータ１における発振耐性が向上する構成として好適である。

【0051】

なお、上述の各実施形態に係る電圧レギュレータ１において、複数の抵抗Ｒ３，Ｒ４又は複数の抵抗Ｒ６，Ｒ７の各抵抗値は、負荷端の各配線抵抗Ｒｗ１，Ｒｗ２及び負荷４０が必要とする電圧に応じた分圧（オフセット電圧）を発生するように決定されればよい。また、各抵抗Ｒ３，Ｒ４，Ｒ６，Ｒ７は、それぞれ、負荷４０が必要とする電圧の変化に応じて抵抗値が可変に設定できるように構成されていても構わない。

【0052】

以上説明したように、実施形態に係る電圧レギュレータ１によれば、配線抵抗Ｒｗ１，Ｒｗ２に起因する電圧降下を補償することができる。

【0053】

以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0054】

１，５ 電圧レギュレータ
１０ 外部電源
２０ 電源回路
２１ 基準電圧源（ＢＧＲ）
２３ インピーダンス素子
２３１ トランスコンダクタンスアンプ
２３３ ２段アンプ
２５ エラーアンプ
２５１ ＰＭＯＳトランジスタ
２５３ ＮＭＯＳトランジスタ
３０ オフセット電圧調整回路
３５ 位相補償回路
４０ 負荷
ＢＧＲ－ＧＮＤ，ＧＮＤ 接地端子
ＢＧＲ－ＯＵＴ 出力端子
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｄ１ ダイオード
ＩＮＮ，ＩＮＰ 入力端子
ＯＵＴ 外部出力端子
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７ 抵抗（抵抗素子）
Ｒｗ１，Ｒｗ２ 配線抵抗
ＶＳＵＰ 外部入力端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】