特開 2023-60555 パッシベーション膜の製造方法、パッシベーション膜付半導体基板、及び半導体素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023060555

(43)【公開日】2023-04-28

(54)【発明の名称】パッシベーション膜の製造方法、パッシベーション膜付半導体基板、及び半導体素子

(51)【国際特許分類】

   H01L 31/18 20060101AFI20230421BHJP

   H01L 31/0747 20120101ALN20230421BHJP

【ＦＩ】

H01L31/04 420

H01L31/06 455

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2021170213

(22)【出願日】2021-10-18

(71)【出願人】

【識別番号】301021533

【氏名又は名称】国立研究開発法人産業技術総合研究所

(72)【発明者】

【氏名】布村 正太

【テーマコード（参考）】

5F151

5F251

【Ｆターム（参考）】

5F151BA11

5F151CA03

5F151CA15

5F151CA36

5F151CA40

5F151DA07

5F151FA02

5F151FA04

5F151GA04

5F151GA14

5F251BA11

5F251CA03

5F251CA15

5F251CA36

5F251CA40

5F251DA07

5F251FA02

5F251FA04

5F251GA04

5F251GA14

(57)【要約】      （修正有）

【課題】成膜温度の調整によらず、パッシベーション性能を向上させるパッシベーション膜の製造方法、パッシベーション膜付半導体基板、及び半導体素子を提供すること。
【解決手段】半導体基板２０の一方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜を成膜する前駆体膜成長工程を有するパッシベーション膜１０ａ、１０ｂの製造方法。製造方法は、前駆体膜成長工程の後処理として、前駆体膜が成膜された半導体基板２０に対してアルゴンを用いたプラズマ処理を施すプラズマ処理工程を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体基板の一方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜を成膜する前駆体膜成長工程と、
前記前駆体膜が成膜された半導体基板に対してアルゴンを用いたプラズマ処理を施すプラズマ処理工程と、を有する、パッシベーション膜の製造方法。

【請求項2】

半導体基板の一方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜を成膜する前駆体膜成長工程と、
前記前駆体膜が成膜された半導体基板に対し、アルゴンと他の１又は複数の希ガスとを混合したガスを用いたプラズマ処理を施すプラズマ処理工程と、を有する、パッシベーション膜の製造方法。

【請求項3】

半導体基板の一方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜を成膜する前駆体膜成長工程と、
前記前駆体膜が成膜された半導体基板に対し、１又は複数の希ガスを用いたプラズマ処理を施すプラズマ処理工程と、を有する、パッシベーション膜の製造方法。

【請求項4】

前記前駆体膜成長工程での前記前駆体膜の成膜温度は、６０度以上１００度以下である、請求項１～３の何れか一項に記載のパッシベーション膜の製造方法。

【請求項5】

前記プラズマ処理工程では、
前記プラズマ処理における供給電力が５０Ｗとされ、前記プラズマ処理の処理時間が１秒とされている、請求項１～４の何れか一項に記載のパッシベーション膜の製造方法。

【請求項6】

前記設定膜厚は、５ｎｍ～２０ｎｍである、請求項１～５の何れか一項に記載のパッシベーション膜の製造方法。

【請求項7】

半導体基板と、
請求項１～６の何れか一項に記載の方法を用いて前記半導体基板の一方の面もしくは両方の面に形成されたパッシベーション膜と、を有する、パッシベーション膜付半導体基板。

【請求項8】

半導体基板と、
請求項１～６の何れか一項に記載の方法を用いて前記半導体基板の一方の面もしくは両方の面に形成されたパッシベーション膜と、を有する、半導体素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子の表面を保護するためのパッシベーション膜の製造方法、パッシベーション膜付半導体基板、及び半導体素子に関する。

【背景技術】

【0002】

太陽電池、イメージセンサ、ＯＬＥＤ（organic light emitting diode）などに用いられる半導体素子は、表面にパッシベーション膜が形成されて使用される（例えば特許文献１参照）。特許文献１には、ｎ型単結晶シリコンウエハの両方の面にパッシベーション膜が形成された太陽電池セルが開示されている。

【0003】

結晶シリコン等からなる半導体素子は、表面の一部に欠陥が存在するため、半導体デバイスにとっては、半導体素子表面の欠陥をいかに不活性化（終端）させるかが重要となる。半導体素子表面の欠陥を不活性化させることは、パッシベーション（passivation）ともいわれる。すなわち、パッシベーション膜は、半導体素子のパッシベーション性能を高めるため、その表面に形成される保護膜のことである。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－５７４３６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１のような従来の手法を用いて半導体基板にパッシベーション膜を成膜させる場合、結晶シリコン表面を不活性化させるためには１６０度以上の成膜温度が必要となる。つまり、従来から、パッシベーション膜の性能の良し悪しは、成膜温度に依拠するとされており、最適な成膜温度の設定以外にパッシベーション性能を高める手法が存在しないのが実情である。

【0006】

本発明は、上述のような課題を解決するためになされたもので、成膜温度の調整によらず、パッシベーション性能を向上させるパッシベーション膜の製造方法、パッシベーション膜付半導体基板、及び半導体素子を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の一態様に係るパッシベーション膜の製造方法は、半導体基板の一方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜を成膜する前駆体膜成長工程と、前駆体膜が成膜された半導体基板に対してアルゴンを用いたプラズマ処理を施すプラズマ処理工程と、を有している。

【0008】

本発明の一態様に係るパッシベーション膜付半導体基板は、半導体基板と、上記の方法を用いて半導体基板の一方の面もしくは両方の面に形成されたパッシベーション膜と、を有するものである。
本発明の一態様に係る半導体素子は、半導体基板と、上記の方法を用いて半導体基板の一方の面もしくは両方の面に形成されたパッシベーション膜と、を有するものである。

【発明の効果】

【0009】

本発明によれば、水素化アモルファスシリコンにより形成された前駆体膜を有する半導体基板に対してプラズマ処理を施すため、成膜温度の調整によらず、パッシベーション性能を向上させることができる。

【図面の簡単な説明】

【0010】

【図1】本発明の実施の形態に係る半導体素子の構成例を示す概略断面図である。

【図2】本発明の実施の形態に係るパッシベーション膜及びパッシベーション膜付半導体基板の製造工程のうち、前駆体膜成長工程の様子を例示した説明図である。

【図3】本発明の実施の形態に係るパッシベーション膜及びパッシベーション膜付半導体基板の製造工程のうち、プラズマ処理工程の様子を例示した説明図である。

【図4】図３のプラズマ処理に用いるプラズマ処理装置を例示した構成図である。

【図5】本発明の実施の形態に係るパッシベーション膜及びパッシベーション膜付半導体基板を例示した概略断面図である。

【図6】本発明の実施の形態に係るパッシベーション膜の性能を検証するためのパッシベーション膜付半導体基板の製造工程のうち、前駆体膜成長工程の様子を例示した説明図である。

【図7】本発明の実施の形態に係るパッシベーション膜の性能を検証するためのパッシベーション膜付半導体基板の製造工程のうち、プラズマ処理工程の様子を例示した説明図である。

【図8】図６の前駆体膜成長工程及び図７のプラズマ処理工程を経て製造されたパッシベーション膜及びパッシベーション膜付半導体基板を例示した概略断面図である。

【図9】本発明の実施の形態に係るパッシベーション膜及びパッシベーション膜付半導体基板の製造工程に関し、プラズマ処理の前後における光電流の違いを示すグラフである。

【図10】プラズマ処理における供給電力と光電流との関係を示すグラフである。

【図11】プラズマ処理の処理時間と光電流との関係を示すグラフである。

【発明を実施するための形態】

【0011】

実施の形態．
図１を参照して、本発明の実施の形態における半導体素子１００、パッシベーション膜付半導体基板２１、及びパッシベーション膜１０の構成例について説明する。図１では、半導体素子１００として、ヘテロ接合型の太陽電池素子を例示し、パッシベーション膜１０として、第１パッシベーション膜１０ａと第２パッシベーション膜１０ｂとを例示する。

【0012】

図１に示すように、半導体素子１００は、パッシベーション膜付半導体基板２１を有している。パッシベーション膜付半導体基板２１は、半導体基板２０と、半導体基板２０の一方の面に形成された第１パッシベーション膜１０ａと、半導体基板２０の他方の面に形成された第２パッシベーション膜１０ｂと、を有している。半導体素子１００は、第２パッシベーション膜１０ｂ上に形成されたｐ型非晶質シリコン層３０を有している。半導体素子１００は、第１パッシベーション膜１０ａ上に形成されたｎ型非晶質シリコン層４０を有している。

【0013】

半導体素子１００は、ｎ型非晶質シリコン層４０上に形成された透明導電層５１と、ｐ型非晶質シリコン層３０上に形成された透明導電層５２と、を有している。半導体素子１００は、透明導電層５１上に形成された複数の集電極６１ａからなる電極群６１と、透明導電層５２上に形成された複数の集電極６２からなる電極群６２と、を有している。集電極６１ａ及び集電極６２ａは、細線状に形成されたフィンガー電極により構成されている。ここで、太陽電池素子である半導体素子１００には、主として透明導電層５１側の面から光が入射するため、この面を「受光面」とし、透明導電層５２側の面を「背面」とする。

【0014】

半導体基板２０は、例えばｎ型単結晶シリコンウエハにより構成される。半導体素子１００が太陽電池素子の場合、半導体基板２０は、例えば５０μｍ～３００μｍ程度の厚みとなるように形成される。半導体基板２０は、表面及び背面のうちの少なくとも一方にテクスチャ構造（凹凸構造）を形成し、光の反射を抑制して光の吸収量を増大させるようにするとよい。

【0015】

第１パッシベーション膜１０ａ及び第２パッシベーション膜１０ｂは、水素化アモルファスシリコン（ａ－Ｓｉ：Ｈ）により構成される。パッシベーションとは、半導体素子表面の欠陥を終端し、欠陥を電気的に不活性化することである。半導体素子のパッシベーション性能を高める技術は、太陽電池、イメージセンサ、ＯＬＥＤなどの各種デバイスの性能向上を図る上で必要不可欠な要素技術である。つまり、パッシベーション膜におけるパッシベーション性能の向上は、各種デバイスの性能向上に直結する。

【0016】

第１パッシベーション膜１０ａ及び第２パッシベーション膜１０ｂの材料としては、ｉ型の水素化アモルファスシリコン（ｉ ａ－Ｓｉ：Ｈ）を好適に用いることができる。ここで、ｉ型（intrinsic）とは、ｎ型又はｐ型のドーパントをドープしていない材料であることを意味する。なお、ｉ型半導体とは、ドーパントを添加していない真性半導体を意味する。

【0017】

第１パッシベーション膜１０ａは、半導体素子１００の受光面側におけるキャリアの再結合を抑制する。第１パッシベーション膜１０ａの厚みは、光の透過性、パッシベーション性能、及び抵抗低減などの観点から、１ｎｍ～２５ｎｍ程度にするとよく、５ｎｍ～１０ｎｍ程度にするとより好ましい。第２パッシベーション膜１０ｂは、半導体素子１００の背面側におけるキャリアの再結合を抑制する。第２パッシベーション膜１０ｂの厚みは、パッシベーション性能及び抵抗低減などの観点から、１ｎｍ～２５ｎｍ程度にするとよく、５ｎｍ～１０ｎｍ程度にするとより好ましい。

【0018】

ｐ型非晶質シリコン層３０の厚みは、キャリアの分離性や抵抗低減などの観点から、１ｎｍ～２５ｎｍ程度にするとよく、５ｎｍ～１０ｎｍ程度にするとより好ましい。ｎ型非晶質シリコン層４０の厚みは、５ｎｍ以下にするとよく、３ｎｍ以下にするとより好ましく、１ｎｍ以下としてもよい。ｎ型非晶質シリコン層４０は、第１パッシベーション膜１０ａの表面における酸化を抑制するよう作用する。よって、第１パッシベーション膜１０ａ上にｎ型非晶質シリコン層４０を形成することにより、半導体素子１００の出力特性の向上を図ることができる。

【0019】

透明導電層５１及び透明導電層５２は、例えば酸化インジウム（Ｉｎ２０３）、酸化亜鉛（ＺｎＯ）等の金属酸化物に、タングステン（Ｗ）、錫（Ｓｎ）、アンチモン（Ｓｂ）等がドーピングされた透明導電性酸化物（ＩＷＯ、ＩＴＯ等）で構成される。透明導電層５１及び透明導電層５２は、例えば３０ｎｍ～５００ｎｍ程度の厚みにするとよく、５０ｎｍ～２００ｎｍ程度の厚みにすると、より好ましい特性が得られる。

【0020】

電極群６１において、複数の集電極６１ａは、所定の間隔をあけ、互いに平行となるように設けられている。図１では、３つの集電極６１ａを有する電極群６１を例示しているが、集電極６１ａの数は、この例に限定されない。電極群６２においても、複数の集電極６２ａは、所定の間隔をあけ、互いに平行となるように設けられている。図１では、７つの集電極６２ａを有する電極群６２を例示しているが、集電極６２ａの数はこの例に限定されない。

【0021】

次に、図２～図５を参照して、本実施の形態におけるパッシベーション膜１０及びパッシベーション膜付半導体基板２１の製造方法について具体的に説明する。なお、図１の半導体素子１００における第１パッシベーション膜１０ａ及び第２パッシベーション膜１０ｂは、パッシベーション膜１０と同等の構成であり、パッシベーション膜１０と同様に製造される。

【0022】

〔前駆体膜成長工程〕
まず、図２に示すように、半導体基板２０の一方の面に、プラズマ化学気相成長法により水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜１０ｋを成膜する。前駆体膜１０ｋの材料としては、ｉ型の水素化アモルファスシリコン（ｉ ａ－Ｓｉ：Ｈ）を好適に用いることができる。設定膜厚は、５ｎｍ～２０ｎｍの範囲内で予め設定された厚みであり、例えば１７ｎｍに設定される。これにより、半導体基板２０の一方の面に、水素化アモルファスシリコンの単層膜である前駆体膜１０ｋが形成される。図２では、半導体基板２０と前駆体膜１０ｋとの界面の欠陥を×印で示している。界面の欠陥が多くなると、パッシベーション性能は低下する。

【0023】

パッシベーション膜の材料として水素化アモルファスシリコンを用いる場合、従来の手法では、パッシベーション膜の成膜温度を１６０度以上にする必要がある。これに対し、本製造方法は、後述するプラズマ処理工程を有するため、前駆体膜１０ｋを１００度以下で成膜しても、後処理としてのプラズマ処理により、良好なパッシベーション性能をもつパッシベーション膜１０を製造することができる。本実施の形態における前駆体膜成長工程では、６０℃以上１００℃以下、もしくは１６０℃以上２４０℃以下の成膜温度で、半導体基板２０上に前駆体膜１０ｋを形成する。前駆体膜１０ｋの成膜温度については、７０℃以上９０℃以下にすると、後のプラズマ処理でより優れたパッシベーション性能を引き出すことができ、８０℃程度にすると、後のプラズマ処理でさらに優れたパッシベーション性能を引き出すことができる。

【0024】

〔プラズマ処理工程〕
次に、図３に示すように、前駆体膜１０ｋが成膜された半導体基板２０である膜付基板２１ｋに対し、例えばアルゴン（Ａｒ）を用いたプラズマ処理（いわゆるアルゴンプラズマ処理）を施す。プラズマ処理は、図４に例示するようなプラズマ処理装置８０によって実行する。アルゴンプラズマ処理の場合、前駆体膜１０ｋの表面に、プラズマ処理装置８０を用いてアルゴンイオンを衝突させる。

【0025】

図４のプラズマ処理装置８０は、平行平板型のプラズマ処理装置である。図４に示すように、プラズマ処理装置８０は、チャンバ８１と、チャンバ８１内に配置され、かつ、互いに対向する下部電極８２及び上部電極８３とを有している。チャンバ８１は、真空気密が可能な処理室である。下部電極８２は、上側にプラズマ処理の被処理物を配置することができる。図４では、被処理物として膜付基板２１ｋを例示している。下部電極８２は、内部にヒータなどの加熱手段を備えた構成であってよい。また、下部電極８２と上部電極８３との間には、チャンバ８１の外部に設けられた高周波電源８４などにより高周波電力を供給（印加）することができる。図４では、下部電極８２に接地電位（グランド電位）が接続され、上部電極８３に高周波電源８４が接続された例を示している。高周波電源８４から供給される高周波電力の周波数は、例えば、１３．５６ＭＨｚである。高周波電源８４から供給される高周波電力の周波数は、２７ＭＨｚなどであってもよい。

【0026】

チャンバ８１には、ガス供給口８５及びガス排気口８６が設けられている。ガス供給口８５からは、チャンバ８１内に所望のガス（プラズマ処理用のガス）を導入することができる。ガス排気口８６からは、チャンバ８１内のガス等が排気される。チャンバ８１は、ガス排気口８６を介して真空ポンプなどのガス排気部（図示せず）に接続されている。プラズマ処理装置８０は、圧力センサ（図示せず）などが検出したチャンバ８１内の圧力に応じて、ガス排気口８６からの排気速度などを調節し、チャンバ８１内を所望の圧力に維持する制御部（図示せず）を有していてもよい。以下、プラズマ処理装置８０において被処理物に供給される高周波電力のことを供給電力ともいう。

【0027】

続いて、図６～図８を参照して、本実施の形態に係るパッシベーション膜の性能を検証するためのパッシベーション膜付半導体基板の構成及び製造方法について説明する。まず、図６のように、半導体基板２０としての厚さ７２５ｕｍのシリコンウエハの一方の面に、膜厚５００ｎｍの埋め込み酸化膜（ＢＯＸ：buried oxide）９１を作製し、次いで膜厚３００ｎｍのシリコン活性層（ＳＯＩ：silicon on insulator）９２を作製した。そして、水素化アモルファスシリコンをプラズマ化学気相成長法により１５ｎｍまで成長させ、前駆体膜１０ｋを成膜した。ここで、図６のように、半導体基板２０上に、埋め込み酸化膜９１、シリコン活性層９２、前駆体膜１０ｋがこの順で積層された素子を、膜付半導体基板２１０ｋという。前駆体膜１０ｋ及び膜付半導体基板２１０ｋについては、プラズマ処理が終了するまで同一の名称を用い、同一の符号を付すものとする。

【0028】

図６では、シリコン活性層９２と前駆体膜１０ｋとの界面の欠陥を×印で示している。前駆体膜１０ｋは、成膜温度を６０℃～２８０℃の範囲で段階的に変化させて形成し、各温度に対応する膜付半導体基板２１０ｋにおける光電流を計測した。この計測結果は、図９に白丸で示している。図９では、これら白丸をプロットした折れ線を「growth」と表記している。なお、膜付半導体基板２１０ｋは、パッシベーション膜１０の性能検証のための比較例として試作品である。

【0029】

次に、上記のように成膜した前駆体膜１０ｋに対し、プラズマ処理装置８０を用いてアルゴンプラズマ処理を実施した。処理条件は以下の通りである。すなわち、６０ＭＨｚの高周波放電を用い、供給電力（処理パワー）を５Ｗ～５０Ｗの範囲で段階的に変化させた（図１０参照）。また、処理時間は、１ｓ～１００ｓの範囲で段階的に変化させた（図１１参照）。プラズマ処理装置８０の電極間距離（下部電極８２と上部電極８３との距離）は、２２ｍｍに設定した。下部電極８２と上部電極８３としては、直径１２８ｍｍの電極を用いた。処理温度は、前駆体膜１０ｋの成膜温度に合わせ、６０℃～２８０℃の範囲で段階的に変化させた。以下、プラズマ処理の処理温度のことを「プラズマ処理温度」ともいう。

【0030】

プラズマ処理の実施中は、図７に例示するように、シリコン活性層９２と前駆体膜１０ｋとの界面の欠陥が増加する。一方、プラズマ処理を終えると、図８に例示するように、シリコン活性層９２と前駆体膜１０ｋとの界面の欠陥が減少し、シリコン活性層９２の表面のパッシベーション性能が向上する。これは、プラズマ処理で刺激を受けた前駆体膜１０ｋ中の水素化アモルファスシリコンが欠陥に作用したものと思われる。すなわち、プラズマ処理が水素化アモルファスシリコンの自己修復機能を活性化させたものと推察される。

【0031】

プラズマ処理は、６０℃～２８０℃の各成膜温度により形成した前駆体膜１０ｋをもつ全ての膜付基板２１０ｋに対して行った。本実施の形態では、前駆体膜１０ｋの成膜温度と等しい温度で、膜付基板２１０ｋに対するプラズマ処理を実行し、パッシベーション膜の性能検証のための試作品として、図８に例示するような構成のパッシベーション膜付半導体基板２１０を複数製造した。そして、各パッシベーション膜付半導体基板２１０における光電流を計測した。この計測結果は、図９に菱形（黒塗り）で示している。図９では、これら菱形をプロットした折れ線を「Ａｒ」と表記している。

【0032】

なお、図１のパッシベーション膜付半導体基板２１及び半導体素子１００の場合、前駆体膜成長工程は、半導体基板２０の一方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜１０ｋを成膜する第１膜成長工程と、半導体基板２０の他方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜１０ｋを成膜する第２膜成長工程と、を有することになる。そして、プラズマ処理工程では、両面に前駆体膜１０ｋが成膜された半導体基板２０に対し、各面側からプラズマ処理を施すことになる。

【0033】

次に、図９～図１１を参照して、プラズマ処理工程によるパッシベーション性能の変化について説明する。光電流値が大きいことは、シリコン活性層９２表面の欠陥が少なく、表層の膜のパッシベーション性能が高いことを示す。そこで、図９～図１１のように、縦軸に光電流（Ｉｐ）をとり、成膜温度、プラズマ処理における供給電力、及びプラズマ処理の処理時間のそれぞれと、光電流との関係を検証した。図９では、横軸に成膜温度をとり、縦軸に光電流をとっている。図１０では、横軸にプラズマ処理における供給電力をとり、縦軸に光電流をとっている。図１１では、横軸にプラズマ処理の処理時間をとり、縦軸に光電流をとっている。

【0034】

図９には、膜付基板２１０ｋ及びパッシベーション膜付半導体基板２１０における光電流の、成膜温度及びプラズマ処理温度に対する依存性が現れている。まず、膜付基板２１０ｋのグラフから、アルゴンプラズマ処理を施さなければ、成膜温度が約１６０℃～２１０℃の範囲内でしか光電流が１μＡを超えず、該範囲外ではシリコン活性層９２のパッシベーション性能を確保できないことが確認できる。なお、アルゴンプラズマ処理前の光電流値（白丸）は、１８０度付近で最大となり、このことから、１８０度付近で前駆体膜１０ｋのパッシベーション性能が最高になることがわかる。一方、成膜温度が１００℃以下の低温の範囲（特に８０℃近傍）では、前駆体膜１０ｋのパッシベーション性能が著しく低いことを確認できる。

【0035】

一方、パッシベーション膜付半導体基板２１０のグラフからは、アルゴンプラズマ処理により、全温度範囲で光電流が増加したこと、つまり全温度範囲でパッシベーション性能が向上したことが確認できる。すなわち、アルゴンプラズマ処理の作用により、新たにパッシベーション性能が付加されたと推察される。

【0036】

さらに、パッシベーション膜付半導体基板２１０の場合、成膜温度が約６０℃～１００℃の範囲では、光電流が２μＡを超えている。つまり、成膜温度を約６０℃～１００℃としたパッシベーション膜付半導体基板２１０は、パッシベーション性能において、約１８０℃で前駆体膜１０ｋを成膜した膜付基板２１０ｋに匹敵し、或いはこれを大きく上回る。より具体的に、パッシベーション膜付半導体基板２１０は、成膜温度が約７０℃～９０℃の範囲内であれば、パッシベーション膜１０のパッシベーション性能が、膜付基板２１０ｋにおける前駆体膜１０ｋのパッシベーション性能を大きく上回る。特に成膜温度が８０℃の場合は、パッシベーション膜１０のパッシベーション性能が、前駆体膜１０ｋと比べて飛躍的に高まっていることが確認できる。

【0037】

本実施の形態では、アルゴンプラズマ処理における供給電力を５Ｗ～５０Ｗの範囲で変化させた。図１０から、上記の範囲内では、処理電力の増加に伴い、光電流が増加することが確認できる。なお、図１０は、アルゴンプラズマ処理を、各供給電力により１ｓ間（１秒間）行ったときのデータである。図１０の範囲では、アルゴンプラズマ処理における供給電力が５０Ｗのときの光電流が最大となっており、つまり、このときのパッシベーション性能が最良であることが確認できる。

【0038】

そこで、アルゴンプラズマ処理における供給電力を５０Ｗに定め、アルゴンプラズマ処理の処理時間を１ｓから段階的に増やして光電流を計測した。その結果が図１１に示すグラフである。図１１からは、アルゴンプラズマ処理の処理時間を増やしていくと、光電流が低下していくことが確認できる。これは、アルゴンプラズマ処理の処理時間が増加すると、アルゴンイオンが前駆体膜１０ｋに過度に注入され、前駆体膜１０ｋの欠陥が増大し、前駆体膜１０ｋのパッシベーション性能が低下するためと推察される。

【0039】

以上のように、本実施の形態におけるパッシベーション膜１０の製造方法は、半導体基板２０の一方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜１０ｋを成膜する前駆体膜成長工程と、前駆体膜１０ｋが成膜された半導体基板２０に対してプラズマ処理を施すプラズマ処理工程と、を有している。よって、前駆体膜成長工程で成膜された前駆体膜１０ｋ中の水素化アモルファスシリコンが、プラズマ処理で用いられるガスにより刺激を受け、前駆体膜１０ｋの自己修復機能が活性化されるため、成膜温度の如何によらず、パッシベーション性能を向上させることができる。すなわち、プラズマ処理によって、例えば結晶シリコンからなる半導体基板２０の表面を不活性化することができる。

【0040】

ところで、上記の説明ではアルゴンプラズマ処理を例示したが、これに限定されない。例えば、プラズマ処理工程では、前駆体膜１０ｋが成膜された半導体基板２０に対し、アルゴンと他の１又は複数の希ガス（１８族の元素）とを混合したガスを用いたプラズマ処理を施してもよい。希ガスとしては、Ａｒ（アルゴン／原子番号１８／質量数≒３９．９４８）の他に、Ｈｅ（ヘリウム／原子番号２／質量数≒４．００２６）、Ｋｒ（クリプトン／原子番号３６／質量数≒８３．７９８）、Ｘｎ（キセノン／原子番号５４／質量数≒１３１．２９３）などがある。また、プラズマ処理工程では、前駆体膜１０ｋが成膜された半導体基板２０に対し、アルゴン以外の１又は複数の希ガスを用いたプラズマ処理を施してもよい。

【0041】

ただし、上記のように、半導体基板２０がシリコンにより形成される場合、プラズマ処理に用いる希ガスとしては、シリコン（原子番号１４／質量数≒２８．０８５）と最も近い質量数をもち、かつシリコンと同周期（周期３）であるアルゴンがより好ましい。もっとも、プラズマ処理工程では、前駆体膜１０ｋが成膜された半導体基板２０に対し、１又は複数の希ガスにＨ（水素／原子番号１／質量数≒１．００７９８）を混合したガスを用いたプラズマ処理を施してもよい。

【0042】

本実施の形態におけるパッシベーション膜１０の製造方法は、前駆体膜成長工程の後処理としてプラズマ処理を有することから、図９にも示すように、前駆体膜１０ｋの成膜温度を６０度以上１００度以下としても、十分なパッシベーション性能を得ることができる。前駆体膜１０ｋの成膜温度を７０度以上９０度以下とすれば、さらにパッシベーション性能を高めることができ、前駆体膜１０ｋの成膜温度を８０度程度にすれば、パッシベーション性能の飛躍的な向上を図ることができる。このように、パッシベーション膜１０は、低温の成膜温度で形成することができるため、比較的薄く形成されたフレキシブル基板や樹脂など、耐熱性の低い素子にも好適に採用することができる。

【0043】

さらに、図１０及び図１１から、プラズマ処理における供給電力を５０Ｗとし、プラズマ処理の処理時間を１秒とすれば、パッシベーション性能を迅速に且つ精度よく高めることができるとわかる。もっとも、供給電力を５０Ｗ未満に設定しても、処理時間を長くすれば、同様のパッシベーション性能が得られると推察される。

【0044】

前駆体膜１０ｋの設定膜厚は、５ｎｍ～２０ｎｍにするとよい。設定膜厚の下限値を５ｎｍとしたのは、５ｎｍ未満の薄膜では、膜の特性上の観点から多くの欠陥を有するため、パッシベーション性能が著しく低下するからである。設定膜厚の上限値を２０ｎｍとしたのは、２０ｎｍを超える膜厚では、前駆体膜１０ｋに基づくパッシベーション膜１０の寄生吸収が増大し、半導体基板２０へ光が届かなくなるからである。すなわち、パッシベーション膜１０の透過率が低下するからである。そのため、前駆体膜１０ｋは、膜厚が５ｎｍ以上２０ｎｍ以下の薄い膜にする方が望ましい。

【0045】

ここで、上述した実施の形態は、パッシベーション膜、パッシベーション膜付半導体基板、太陽電池素子、及びパッシベーション膜の成膜方法の具体例であり、本発明の技術的範囲は、これらの態様に限定されるものではない。例えば、上記実施の形態では、パッシベーション膜１０（１０ａ、１０ｂ）の材料として、ｉ型の水素化アモルファスシリコンが好適である旨記載したが、これに限定されない。パッシベーション膜１０（１０ａ、１０ｂ）の材料としては、ｎ型の水素化アモルファスシリコン（ｎ ａ－Ｓｉ：Ｈ）又はｐ型の水素化アモルファスシリコン（ｎ ａ－Ｓｉ：Ｈ）を採用することもできる。ただし、パッシベーション性能の観点からは、ｎ型及びｐ型の水素化アモルファスシリコンよりも、ｉ型の水素化アモルファスシリコンの方が好ましい。なお、図１の半導体素子１００において、パッシベーション膜１０ａ及び１０ｂの材料として、ｎ型の水素化アモルファスシリコンを採用した場合は、ｎ型非晶質シリコン層４０が不要となり、ｐ型の水素化アモルファスシリコンを採用した場合は、ｐ型非晶質シリコン層３０が不要となる。

【0046】

図１の半導体素子１００の各層の構成・構造は、適宜変更することができる。パッシベーション膜１０及びパッシベーション膜付半導体基板２１は、バックコンタクト型太陽電池にも適用することができ、イメージセンサ、ＯＬＥＤなどの半導体装置にも適用可能である。すなわち、パッシベーション膜１０の製造方法は、バックコンタクト型の太陽電池素子など、他の型の太陽電池素子の製造工程に採用してもよく、裏面入射型のイメージセンサの製造工程、及びＯＬＥＤの光出射表面の製造工程などに採用してもよい。

【符号の説明】

【0047】

１０、１０ａ、１０ｂ パッシベーション膜、１０ｋ 前駆体膜、２０ 半導体基板、２１、２１０ パッシベーション膜付半導体基板、２１ｋ、２１０ｋ 膜付基板、３０ ｐ型非晶質シリコン層、４０ ｎ型非晶質シリコン層、５１、５２ 透明電極層、６１、６２ 電極群、６１ａ、６２ａ 集電極、８０ プラズマ処理装置、８１ チャンバ、８２ 下部電極、８３ 上部電極、８４ 高周波電源、８５ ガス供給口、８６ ガス排気口。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】