特開 2023-61728 基板処理方法、および基板処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023061728

(43)【公開日】2023-05-02

(54)【発明の名称】基板処理方法、および基板処理装置

(51)【国際特許分類】

   G01R 29/12 20060101AFI20230425BHJP

   H01L 21/677 20060101ALI20230425BHJP

【ＦＩ】

G01R29/12 Z

H01L21/68 A

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2021171835

(22)【出願日】2021-10-20

(71)【出願人】

【識別番号】000219967

【氏名又は名称】東京エレクトロン株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】三浦 知久

(72)【発明者】

【氏名】菅原 武

(72)【発明者】

【氏名】安倍 雅俊

(72)【発明者】

【氏名】植松 治志

(72)【発明者】

【氏名】宇賀神 肇

【テーマコード（参考）】

5F131

【Ｆターム（参考）】

5F131AA03

5F131AA32

5F131AA33

5F131BA04

5F131BA15

5F131BA19

5F131BB04

5F131CA05

5F131DA02

5F131DA22

5F131DA42

5F131DB02

5F131DB54

5F131EB12

5F131EB13

5F131EB31

5F131KA40

5F131KA55

5F131KB30

5F131KB60

(57)【要約】

【課題】基板の処理における除電処理を最適化させることができる技術を提供する。
【解決手段】基板処理装置の基板処理方法であって、プラズマ処理および除電処理を基板に施すプロセスモジュールから前記基板を搬出して、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部に当該基板を搬送する工程と、前記ロードロック部にて前記基板の帯電状態を測定する工程と、前記基板の帯電状態の測定結果を解析して前記除電処理を最適化する工程と、を有する、基板処理方法が提供される。
【選択図】図５

【特許請求の範囲】

【請求項1】

基板処理装置の基板処理方法であって、
プラズマ処理および除電処理を基板に施すプロセスモジュールから前記基板を搬出して、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部に当該基板を搬送する工程と、
前記ロードロック部にて前記基板の帯電状態を測定する工程と、
前記基板の帯電状態の測定結果を解析して前記除電処理を最適化する工程と、を有する、
基板処理方法。

【請求項2】

前記基板の帯電状態を測定する工程では、前記ロードロック部の内部を真空雰囲気とする、
請求項１に記載の基板処理方法。

【請求項3】

前記ロードロック部は、搬送された前記基板を支持する支持部を有し、
前記基板の帯電状態を測定する工程では、前記ロードロック部に設置された帯電測定部により、前記支持部に支持された前記基板の表面電位を測定する、
請求項１または２に記載の基板処理方法。

【請求項4】

前記プロセスモジュールと前記ロードロック部との間で前記基板を搬送する搬送装置を備え、
前記搬送装置において前記基板に接触する接触子と、前記支持部において前記基板に接触する支持子は、それぞれ導電性を有し、
前記除電処理を最適化する工程では、前記支持部に支持された前記基板の帯電状態と、前記ロードロック部の内部で前記搬送装置により搬送している前記基板の帯電状態と、の測定結果に基づき、前記接触子および前記支持子の前記導電性についての劣化を推定する、
請求項３に記載の基板処理方法。

【請求項5】

前記接触子または前記支持子の前記導電性についての劣化を推定した場合に、前記除電処理の時間を最適化する、
請求項４に記載の基板処理方法。

【請求項6】

前記除電処理を最適化する工程では、先に設定された前記除電処理の時間で除電処理された前記基板の帯電状態と、目標の帯電状態とを比較し、当該比較に基づき次の前記除電処理の時間を調整する、
請求項１乃至５のいずれか１項に記載の基板処理方法。

【請求項7】

前記除電処理を最適化する工程では、先に設定された前記除電処理の時間で除電処理された前記基板の帯電状態と、目標の帯電状態との帯電差を算出し、前記帯電差に基づき前記除電処理の時間を設定し直す、
請求項６に記載の基板処理方法。

【請求項8】

前記基板の帯電状態を測定する工程では、前記ロードロック部の内部で搬送している前記基板の帯電状態を継続して測定し、
前記除電処理を最適化する工程では、前記基板の帯電状態の分布を抽出する、
請求項１乃至７のいずれか１項に記載の基板処理方法。

【請求項9】

前記プロセスモジュールによる処理前の前記基板を前記ロードロック部に搬送する工程と、
前記ロードロック部にて前記処理前の前記基板の帯電状態を測定する工程と、をさらに有し、
前記除電処理を最適化する工程では、前記プロセスモジュールで処理された処理後の前記基板の帯電状態と、前記処理前の前記基板の帯電状態とに基づき、前記除電処理を最適化する、
請求項１乃至８のいずれか１項に記載の基板処理方法。

【請求項10】

前記除電処理を最適化する工程は、前記ロードロック部に搬送された前記処理後の前記基板の帯電状態と、前記ロードロック部に搬送された前記処理前の前記基板の帯電状態との差分を算出して、前記差分と予め設定された閾値とを比較し、
前記差分が前記閾値以上の場合に、前記除電処理の時間を長くする、
請求項９に記載の基板処理方法。

【請求項11】

前記差分が前記閾値未満の場合に、前記除電処理の時間を短くする、
請求項１０に記載の基板処理方法。

【請求項12】

基板処理装置であって、
プラズマ処理および除電処理を基板に施すプロセスモジュールと、
大気雰囲気と真空雰囲気とに切り替え可能なロードロック部と、
前記プロセスモジュールが処理した前記基板を、前記プロセスモジュールから前記ロードロック部に搬送する真空搬送モジュールと、
前記ロードロック部に設けられ、前記基板の帯電状態を測定する帯電測定部と、
前記帯電測定部の測定結果を処理する制御部と、を有し、
前記制御部は、前記基板の帯電状態の測定結果を解析して前記除電処理を最適化する、
基板処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、基板処理方法、および基板処理装置に関する。

【背景技術】

【0002】

基板は、電荷が多く帯電していると、当該基板のデバイスに損傷（静電破壊）が生じたり、静電力により基板をステージから脱離するときに破損したりする場合がある。このため、従来から、基板の電荷を低減する除電処理が行われている。例えば、特許文献１には、基板処理システムに基板を搬入する際に帯電している基板について除電処理を行い、基板の帯電状態を低減する技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８－１０７０７７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本開示は、基板の除電処理を最適化させることができる技術を提供する。

【課題を解決するための手段】

【0005】

本開示の一態様によれば、基板処理装置の基板処理方法であって、プラズマ処理および除電処理を基板に施すプロセスモジュールから前記基板を搬出して、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部に当該基板を搬送する工程と、前記ロードロック部にて前記基板の帯電状態を測定する工程と、前記基板の帯電状態の測定結果を解析して前記除電処理を最適化する工程と、を有する、基板処理方法が提供される。

【発明の効果】

【0006】

一態様によれば、基板の除電処理を最適化させることができる。

【図面の簡単な説明】

【0007】

【図1】一実施形態に係る基板処理装置を概略的に示す平面図である。

【図2】ロードロック部および搬送装置の一部を模式的に示す側面断面図である。

【図3】ロードロック部での基板の搬送過程に伴う帯電状態の変化を示すグラフである。

【図4】除電処理を示すレシピの一部を例示する表である。

【図5】第１実施形態に係る基板処理方法のフローチャートである。

【図6】第２実施形態に係る基板処理方法のフローチャートである。

【図7】第４実施形態に係る基板処理方法にフローチャートである。

【発明を実施するための形態】

【0008】

以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

【0009】

図１は、一実施形態に係る基板処理装置１を概略的に示す平面図である。図１に示すように、基板処理装置１は、プラズマ処理を基板Ｓに施す複数（本実施形態では３つ）のプロセスモジュール１０、１１、１２を有するマルチチャンバシステムに構成されている。基板処理装置１は、平面視で、方形状の真空搬送モジュール２０を中央位置に配置している。そして、基板処理装置１は、真空搬送モジュール２０の三方の側面の各々にプロセスモジュール１０、１１、１２を配置しており、真空搬送モジュール２０の残りの一側面にロードロック部３０を配置している。プロセスモジュール１０、１１、１２、真空搬送モジュール２０およびロードロック部３０は、いずれも減圧雰囲気（真空雰囲気）において動作可能なチャンバ容器である。また、基板処理装置１は、各部の動作を制御する制御部６０を備える。

【0010】

基板処理装置１が処理する基板Ｓとしては、例えば、液晶ディスプレイ、有機ＥＬディスプレイなどのＦＰＤ（Flat Panel Display）用基板があげられる。この場合、基板Ｓの材料としては、ガラスまたは合成樹脂等が適用される。基板Ｓは、表面に回路がパターニングされたもの、あるいは回路を備えない支持基板などを含み得る。基板Ｓの平面寸法は、特に限定されないが、例えば、長辺が１８００ｍｍ～３４００ｍｍ程度の範囲であり、短辺が１５００ｍｍ～３０００ｍｍ程度の範囲であり、あるいは他の寸法の矩形の基板が挙げられる。

【0011】

真空搬送モジュール２０と各プロセスモジュール１０、１１、１２との間には、基板Ｓが通過可能な開口部１０ａ、１１ａ、１２ａがそれぞれ設けられる。また、基板処理装置１は、各開口部１０ａ、１１ａ、１２ａを開閉するゲートバルブ１３、１４、１５をそれぞれ備える。各ゲートバルブ１３、１４、１５は、閉状態で真空搬送モジュール２０と各プロセスモジュール１０、１１、１２の間を気密にシールし、開状態で真空搬送モジュール２０と各プロセスモジュール１０、１１、１２の間を連通させて基板Ｓの搬送を可能とする。

【0012】

各プロセスモジュール１０、１１、１２は、各々の内部空間１０ｓ、１１ｓ、１２ｓ（基板処理室：プロセスチャンバ）を所定の減圧雰囲気（真空雰囲気）に保持可能な容器であり、内部空間１０ｓ、１１ｓ、１２ｓに搬送された基板Ｓにプラズマ処理を実施する。各プロセスモジュール１０、１１、１２内には、基板Ｓを載置するための載置台１６が設けられている。載置台１６は、例えば、静電力により基板Ｓを保持する静電チャック（不図示）を有する。各プロセスモジュール１０、１１、１２は、載置台１６に固定した基板Ｓに対して、エッチング処理、アッシング処理、成膜処理などのプラズマ処理を行う。なお、載置台１６による基板の固定方法は、特には静電チャックに限定されず、メカニカルクランプなどを適用してもよい。基板処理装置１における各プロセスモジュール１０、１１、１２は、同種のプラズマ処理を行ってもよく、プロセスモジュール１０、１１、１２毎に異なる種類のプラズマ処理を行ってもよい。

【0013】

また、各プロセスモジュール１０、１１、１２は、プラズマ処理などにより帯電した基板Ｓに対して除電処理を行う。例えば、除電処理として、各プロセスモジュール１０、１１、１２は、静電チャックに埋設された吸着電極（不図示）に印加していた電圧とは正負が逆で同じ大きさの直流電圧を吸着電極に印加して、基板Ｓの電荷を取り除く方法を採ることができる。あるいは、各プロセスモジュール１０、１１、１２は、除電処理用のプラズマを生起して基板Ｓの電荷を取り除く方法を採ってもよい。

【0014】

真空搬送モジュール２０は、所定の真空雰囲気に保持できる容器に構成される。真空搬送モジュール２０は、容器の内部空間（搬送室）に搬送装置２１を有する。搬送装置２１は、真空搬送モジュール２０と各プロセスモジュール１０、１１、１２の間、および当該真空搬送モジュール２０とロードロック部３０との間で基板Ｓを搬送する。

【0015】

搬送装置２１は、台座部２２と、この台座部２２に支持されて基板Ｓの下面を保持可能なフォーク２５をエンドエフェクタに有する搬送アーム２３と、搬送アーム２３を回転、上下動および進退させる動作部２４と、を含む。動作部２４は、制御部６０に接続され、制御部６０の動作指令に基づき搬送アーム２３を動作させる。フォーク２５は、搬送アーム２３の動作において、各プロセスモジュール１０、１１、１２の内部またはロードロック部３０の内部に進出して、基板Ｓの受け渡しまたは受け取りを行う。さらに、フォーク２５は、基板Ｓを受け渡した状態または基板Ｓを受け取った状態で、各プロセスモジュール１０、１１、１２またはロードロック部３０から後退することが可能である。

【0016】

図２は、ロードロック部３０および搬送装置２１の一部を模式的に示す側面断面図である。図１および図２に示すように、フォーク２５は、複数の支持ピック２６と、各支持ピック２６の上面に設けられて基板Ｓに直接接触する複数の接触子２７と、を有する。各接触子２７は、支持ピック２６よりも軟質で摩擦力を持っており、また導電性を有する材料により形成されている。この接触子２７としては、例えば、導電性ゴムからなるリング状部材を適用し得る。また接触子２７は、突起状部材であってもよい。搬送装置２１は、接地電位に接続されており、基板Ｓの搬送時に、各接触子２７、支持ピック２６および搬送アーム２３を介して、基板Ｓに帯電している電荷を移動させることが可能である。接触子２７に劣化が生じておらず十分に導電性を保っている状態であれば、各プロセスモジュール１０、１１、１２の内部での除電処理において除電しきれずに基板Ｓに残留した電荷も、基板Ｓの搬送時に十分低い帯電量まで補足的に除電することができる。

【0017】

図１に戻り、基板処理装置１は、真空搬送モジュール２０とロードロック部３０との間に、基板Ｓが通過する開口部３０ａを有するとともに、この開口部３０ａを開閉するゲートバルブ３１を備える。ゲートバルブ３１は、閉状態で真空搬送モジュール２０とロードロック部３０との間を気密にシールし、開状態で真空搬送モジュール２０とロードロック部３０との間を連通させて基板Ｓの搬送を可能とする。さらに、基板処理装置１は、ロードロック部３０と当該ロードロック部３０の外側との間に、開口部３０ｂ、ゲートバルブ３２を備える。ゲートバルブ３２は、閉状態でロードロック部３０の気密性を維持し、開状態でロードロック部３０と外側との間を連通させて基板Ｓの搬送を可能とする。

【0018】

ロードロック部３０の外側には、当該ロードロック部３０との間で基板Ｓを搬入および搬出するために、基板処理装置１とは別に設けられたロードモジュール５０が接続されている。ロードモジュール５０は、大気雰囲気で基板Ｓの待機、搬送などを行う。ロードモジュール５０は、特に限定されず、例えば、複数の基板Ｓを収容したキャリアと、空のキャリアと（共に不図示）、各キャリアに対して基板Ｓを出し入れ可能な搬送機構５１と、を含む構成を適用し得る。あるいは、ロードモジュール５０は、基板処理装置１の周辺に設置された他の処理装置から基板Ｓを受け取り、また他の処理装置に基板Ｓを送り出す機構（不図示）であってもよい。

【0019】

基板処理装置１のロードロック部３０（ロードロックモジュール）は、大気雰囲気にあるロードモジュール５０と真空雰囲気の真空搬送モジュール２０との間で基板Ｓの受渡しを行う。このため、ロードロック部３０は、所定の真空雰囲気に保持できる容器に構成される。このロードロック部３０は、大気雰囲気と真空雰囲気とに繰り返し切り替えるために、小さな容積に形成される。

【0020】

図１および図２に示すように、ロードロック部３０の容器は、矢印Ａ方向に設けられた複数の側壁部３３と、矢印Ｂ方向に設けられた開口部３０ａおよび開口部３０ｂと、各側壁部３３が連結する床部３４と、各側壁部３３により支持される天井部３５と、を含み、接地電位に接続されている。矢印Ｂ方向に沿って対向し合う一対の開口部３０ａおよび開口部３０ｂは、開口部３０ａにおいてはゲートバルブ３１と、開口部３０ｂにおいてはゲートバルブ３２と、を別々に有している。

【0021】

ロードロック部３０の床部３４には、当該ロードロック部３０の空間部３０ｓ（ロードロック室）において基板Ｓを支持する基板支持部３６が設けられている。基板支持部３６の上面は、矢印Ａ方向に沿ってバッファ３７（支持部）と、凹溝３８とが交互に設けられた凹凸に形成されている。複数の凹溝３８は、搬送装置２１（フォーク２５）の各支持ピック２６を入り込み可能とするため直線状を呈している。

【0022】

また、複数のバッファ３７の上面には、フォーク２５が下降した際に、基板Ｓに接触して基板Ｓを支持する複数の支持ピン３９（支持子）が設けられている。支持ピン３９は、導電性を有する材料により形成されている。これにより、ロードロック部３０は、基板Ｓに残留して帯電している電荷を、支持ピン３９、基板支持部３６および床部３４を介してロードロック部３０の外部に移動させることができる。

【0023】

そして、ロードロック部３０は、基板Ｓの帯電状態を測定する帯電測定部４０を天井部３５に備える。本実施形態において基板Ｓの「帯電状態」とは、基板Ｓに生じる静電力の電圧（表面電位）として測定される。なお、帯電測定部４０が測定する「帯電状態」は、表面電位に限定されず、例えば、基板Ｓの電荷量、電位差、電界、他の物理的な応力（圧電など）を測定してもよい。

【0024】

帯電測定部４０は、矢印Ｂ方向中間位置よりも真空搬送モジュール２０側（ゲートバルブ３１の近傍位置）に設けられている。なお図２中では、１つの帯電測定部４０を図示しているが、ロードロック部３０は複数の帯電測定部４０を備えた構成でもよい。例えば、基板処理装置１は、図１に示す矢印Ａ方向に沿って、複数の帯電測定部４０を並べて配置することで、基板Ｓの矢印Ｂ方向に沿った搬送に伴って全面の帯電状態の分布を得ることができる。

【0025】

帯電測定部４０は、空間部３０ｓを真空雰囲気にした状態で、基板Ｓの帯電状態を測定可能なセンサが適用される。空間部３０ｓを大気雰囲気にした状態では基板Ｓの帯電状態が変わるためである。この帯電測定部４０は、静電誘導現象を利用し、帯電物体にセンサを近づけたときに、帯電物体により形成された電界によってセンサ上に誘起される誘導電荷を測定することにより、表面電位を取得する。例えば、帯電測定部４０は、天井部３５に固定された増幅回路を有する測定本体４１と、測定本体４１から配線４２を介して垂下されロードロック部３０の内部に配置されるプローブ４３と、を有する。測定本体４１は、制御部６０に通信可能に接続され、測定結果（帯電状態の情報）を制御部６０に送信する。プローブ４３は、天井部３５内また天井部３５よりも下側に配置され、搬送される基板Ｓに接近している。これにより、帯電測定部４０は、基板Ｓの表面電位の検出精度が高められる。

【0026】

図３は、ロードロック部３０での基板Ｓの搬送過程に伴う帯電状態の変化を示すグラフである。このグラフにおいて、横軸は時間であり、縦軸は基板Ｓについて測定された表面電位である。図３に示すように、帯電測定部４０は、真空搬送モジュール２０からロードロック部３０に基板Ｓを搬入して基板支持部３６により基板Ｓを支持した搬送過程全体にわたって、基板Ｓの表面電位を測定することが可能である。

【0027】

詳細には、基板Ｓの搬送過程は、フォーク２５により基板Ｓを搬入する搬入ステップと、フォーク２５を下降する下降ステップと、フォーク２５からバッファ３７に基板Ｓを受け渡した受渡ステップと、フォーク２５が離脱してバッファ３７にて基板Ｓを支持した支持ステップと、を有する。この基板Ｓの搬送過程では、ロードロック部３０の内部は、各プロセスモジュール１０、１１、１２および真空搬送モジュール２０の真空雰囲気と同等の真空雰囲気に減圧されている。帯電測定部４０は、搬送過程の各ステップ（搬入ステップ、下降ステップ、受渡ステップ、支持ステップ）毎に、変動する基板Ｓの帯電状態を測定する。

【0028】

特に、基板支持部３６で基板Ｓを支持した支持ステップにて測定した基板Ｓの帯電状態は、基板処理装置１における処理後の基板Ｓが各ステップにおける除電を経た結果としての最終的な帯電状態が示される。すなわち、基板Ｓに対して次の処理を施す際、この帯電状態を伴っていることとなる。ただし、支持ステップの初期は、帯電状態が安定しない可能性があるため、制御部６０は、支持ステップの開始後に所定時間経過した後の測定結果を使用するとよい。なお、図３中に示すように、帯電測定部４０により測定された表面電位（基板Ｓの帯電状態）は時間経過に伴って微小な振幅を繰り返している。このため、制御部６０は、帯電状態の測定波形について、振幅の平均値（移動平均など）や中間値を算出して帯電状態の値とすることが好ましい。

【0029】

また、制御部６０は、搬入ステップにおける基板Ｓの搬送時に帯電測定部４０による測定を継続して行うことで、基板Ｓの搬送方向に沿った帯電状態の分布を認識できる。このことから、制御部６０は、搬送過程の各ステップにおける帯電測定部４０の測定結果（基板Ｓの帯電状態）を用いることで、各プロセスモジュール１０、１１、１２の除電処理の状態、基板Ｓの搬送時の接触子２７による除電の状態および基板支持部３６で基板Ｓを支持した際の支持ピン３９による除電の状態による除電の結果を適切に認識することができ、除電処理の最適化を図ることが可能となる。

【0030】

なお、ロードロック部３０は、ロードモジュール５０から未処理の基板Ｓを搬入する空間部と、真空搬送モジュール２０から処理後の基板Ｓを搬入する空間部と、を別に備えた構成（例えば、上下二段の空間部を有する構成）でもよい。この場合、帯電測定部４０は、それぞれの空間部を囲う壁部に適宜設けられればよい。

【0031】

図１に戻り、基板処理装置１の制御部６０は、コントローラ本体６１と、コントローラ本体６１に接続されるユーザインタフェース６５と、を有する。コントローラ本体６１は、１以上のプロセッサ６２、メモリ６３、図示しない入出力インタフェースおよび電子回路を有する制御用コンピュータを適用し得る。プロセッサ６２は、ＣＰＵ、ＡＳＩＣ、ＦＰＧＡ、複数のディスクリート半導体からなる回路などのうち１つまたは複数を組み合わせたものである。メモリ６３は、揮発性メモリ、不揮発性メモリ（例えば、コンパクトディスク、ＤＶＤ、ハードディスク、フラッシュメモリなど）を含み、基板処理装置１を動作させるプログラム、プラズマ処理のプロセス条件などのレシピＲ（図４も参照）を記憶している。

【0032】

ユーザインタフェース６５は、ユーザが基板処理装置１を管理するためにコマンドの入力操作等を行うキーボード、基板処理装置１の稼働状況を可視化して表示するディスプレイ、または表示および入力の両機能の有するタッチパネルなどを適用し得る。

【0033】

本実施形態に係る基板処理装置１は、基本的には以上のように構成され、以下、その動作（基板処理方法）について説明する。

【0034】

基板処理装置１は、ロードロック部３０に帯電測定部４０を備えることで、帯電測定部４０の測定結果（基板Ｓの帯電状態）に基づき、各プロセスモジュール１０、１１、１２の除電処理の最適化を図る。なお、以下では、各プロセスモジュール１０、１１、１２のうち代表的にプロセスモジュール１０で処理を行うケースについて説明するが、他のプロセスモジュール１１、１２でも同じ処理を実施可能なことは勿論である。

【0035】

具体的には、制御部６０は、以下の（ａ）～（ｄ）の処理内容を実行することで、除電処理の最適化を図る。
（ａ）プロセスモジュール１０からロードロック部３０に搬入した後の基板Ｓの帯電状態に基づいて、除電処理の時間（以下、除電期間ともいう。）を設定し直す。
（ｂ）ロードロック部３０の内部での基板Ｓの搬送過程における基板Ｓの帯電状態に基づいて、搬送装置２１の接触子２７またはロードロック部３０の支持ピン３９の劣化を推定し、劣化を推定した場合に除電期間を長くする。
（ｃ）ロードロック部３０の内部での基板Ｓの搬送過程における基板Ｓの帯電状態に基づいて、基板Ｓの帯電状態の分布を認識する。
（ｄ）ロードモジュール５０からロードロック部３０に搬入された未処理の基板Ｓの帯電状態と、プロセスモジュールの処理後にプロセスモジュールからロードロック部３０に搬入された処理後の基板Ｓの帯電状態とに基づいて、除電期間を設定し直す。

【0036】

以下、基板処理方法の（ａ）～（ｄ）の処理内容について、第１～第４実施形態に分けて説明する。なお、基板処理装置１は、（ａ）～（ｄ）の処理内容のうちいずれか１つを実施する構成でもよく、（ａ）～（ｄ）の処理内容のうち複数または全部を組み合わせて実施する構成でもよい。

【0037】

〔第１実施形態〕
（ａ）の処理内容は、プロセスモジュール１０でプラズマ処理および除電処理された処理後の基板Ｓの帯電状態に応じて、そのプロセスモジュール１０で除電処理を行う除電期間を短くする、または長くするものである。例えば、プロセスモジュール１０で処理した基板Ｓの帯電極性がプラス（表面電位が正の値）の場合について、以下に説明する。

【0038】

基板Ｓがプラスに帯電した際に、基板処理装置１は、除電処理によって表面電位をマイナス側に低下させる。そして、除電処理した基板Ｓの帯電状態が目標の帯電状態よりも小さい場合には、除電期間が長いと言える。よって、制御部６０は、次に処理する基板Ｓの除電期間を短くする。逆に、除電処理した基板Ｓの帯電状態が目標の帯電状態よりも大きい場合には、除電期間が短いと言える。よって、制御部６０は、次に処理する基板Ｓの除電期間を長くする。なお、簡略化のため、接触子２７および支持ピン３９に導電性についての劣化が無いものとして、基板支持部３６上における最終的な基板Ｓの帯電状態について説明したが、後述のように、接触子２７および支持ピン３９に劣化が生じていたとしても、結果的には同様の処理を行うこととなる。

【0039】

図４は、除電処理を示すレシピＲの一部を例示する表である。簡略にするため、除電処理以外の処理ステップは省略した。そのため、空欄部は非該当として数値が記載されていない。図４に示すように、基板Ｓのプロセス条件を記載したレシピＲには、プロセスモジュール１０の除電処理における、目標の表面電位（帯電状態）および初期の除電期間が記述されている。制御部６０は、ロードモジュール５０から搬送した１枚目の基板Ｓをプロセスモジュール１０で最初に除電処理する場合に、レシピＲに沿った目標の帯電状態および除電期間で処理を行う。なお、目標の帯電状態や初期の除電期間は、ユーザインタフェース６５を介してユーザが設定する構成でもよい。

【0040】

そして図２に示すように、制御部６０は、除電処理した基板Ｓをプロセスモジュール１０からロードロック部３０に搬送して、ロードロック部３０の帯電測定部４０により基板Ｓの帯電状態を測定し、その測定結果に基づき除電期間を変更する。（ａ）の処理内容において、制御部６０は、基板支持部３６により基板Ｓが支持された支持ステップの帯電測定部４０の測定結果を用いることが好ましい（図３も参照）。これにより、基板Ｓの最終的な帯電状態の測定結果を取り扱うことができる。

【0041】

例えば、レシピＲにおいて、目標の帯電状態が１００Ｖでありかつ除電期間が４０秒である一方で、除電処理後の基板Ｓの帯電状態（測定結果）が８０Ｖである場合、除電期間が長いと言える。このため、制御部６０は除電期間を短くする。

【0042】

除電期間の短縮は、測定した基板Ｓの帯電状態と、目標の帯電状態との差分（帯電差）を算出し、帯電差に応じて短縮する期間を設定するとよい。一例として、制御部６０は、帯電差が１Ｖ増えるごとに１秒短縮するように除電期間を設定し直すことがあげられる。つまり、上記の例では帯電差が２０Ｖであることに基づき、制御部６０は４０秒の除電期間を２０秒短くする。あるいは、除電期間の短縮は、基板Ｓの処理を１回行う毎に、所定期間ずつ短縮する方法を採ってもよい。

【0043】

逆に、目標の帯電状態が１００Ｖでありかつ除電期間が２０秒である一方で、除電処理後の基板Ｓの帯電状態（測定結果）が１１０Ｖである場合、除電期間が短いと言える。このため、制御部６０は除電期間を長くする。除電期間の延長も、測定した基板Ｓの帯電状態と、目標の帯電状態との差分（帯電差）を算出し、帯電差に応じて延長する期間を設定するとよい。あるいは、除電期間の延長でも、基板Ｓの処理を１回行う毎に、所定期間ずつ延長する方法を採ってもよい。

【0044】

なお、帯電差が所定範囲（例えば、数Ｖ）以内の場合、制御部６０は、除電期間の設定し直しを行わないようにしてもよい。これにより、制御部６０は、プロセスモジュール１０による処理の度に除電期間が変化することを抑制でき、帯電測定部４０による測定誤差などの影響による変動を回避できる。

【0045】

また逆に、プロセスモジュール１０で処理した基板Ｓの帯電極性がマイナス（表面電位が負の値）の場合、基板処理装置１は、除電処理によって表面電位をプラス側に低下させる。そして、除電処理した基板Ｓの帯電状態が目標の帯電状態よりも大きい（ゼロに近い）場合には、除電期間が長いと言える。よって、制御部６０は、次に処理する基板Ｓの除電期間を短くする。逆に、除電処理した基板Ｓの帯電状態が目標の帯電状態よりも小さい（マイナス側にある）場合には、除電期間が短いと言える。よって、制御部６０は、次に処理する基板Ｓの除電期間を長くする。

【0046】

図５は、第１実施形態に係る（（ａ）の処理内容に応じた）基板処理方法のフローチャートである。図５に示すように、制御部６０は、基板処理装置１による基板Ｓの処理開始時に、各プロセスモジュール１０、１１、１２のうち基板Ｓを処理するプロセスモジュール１０を選択する（ステップＳ１）。その後、制御部６０は、選択したプロセスモジュール１０によるプラズマ処理および除電処理についてレシピＲに基づくプロセス条件を設定する（ステップＳ２）。これにより、除電処理の条件である目標の帯電状態および初期の除電期間が設定される。

【0047】

そして、制御部６０は、ロードモジュール５０からロードロック部３０に基板Ｓを搬入し（ステップＳ３）、さらに搬送装置２１を制御して、ロードロック部３０の基板Ｓを選択したプロセスモジュール１０に搬送する（ステップＳ４）。基板Ｓの搬送後、制御部６０は、プラズマ処理および除電処理を基板Ｓに対して実施する（ステップＳ５）。この際、制御部６０は、設定した目標の帯電状態および除電期間に従って除電処理を実行する。例えば、プロセスモジュール１０で最初に除電処理を行う場合は、レシピＲの除電期間だけ除電処理を行う。

【0048】

基板Ｓの処理後、制御部６０は、処理した基板Ｓをプロセスモジュール１０から搬出して、ロードロック部３０に当該基板Ｓを搬送する（ステップＳ６）。そして、制御部６０は、基板支持部３６に支持された基板Ｓの帯電状態を、ロードロック部３０の帯電測定部４０により測定する（ステップＳ７）。これにより、制御部６０は、帯電測定部４０から測定結果を受信する。

【0049】

その後、制御部６０は、帯電状態の測定結果を解析することで、除電処理の最適化を行う（ステップＳ８）。すなわち、制御部６０は、測定結果の解析において、先に設定された除電期間で除電処理された基板Ｓの帯電状態と、目標の帯電状態とを比較する。この比較の結果、基板Ｓの帯電状態の絶対値が目標の帯電状態の絶対値よりも大きい場合には、次の除電処理の時間を長くし、基板Ｓの帯電状態の絶対値が目標の帯電状態の絶対値よりも小さい場合には、次の除電処理の時間を短くする。また上記したように、除電処理の最適化において、制御部６０は、先に設定された除電期間で除電処理された基板Ｓの帯電状態と、目標の帯電状態との帯電差を算出し、帯電差に基づき除電期間を設定し直してもよい。

【0050】

基板Ｓの帯電状態の測定後、制御部６０は、ロードロック部３０の基板Ｓを、ロードロック部３０からロードモジュール５０に搬出する（ステップＳ９）。これにより、基板処理装置１は、先に処理を行ったプロセスモジュール１０に対して、未処理の基板Ｓを新たに搬送できる。その後、プロセスモジュール１０は、基板Ｓの処理を終了するか否かを判定し（ステップＳ１０）、基板Ｓの処理を継続する場合（ステップＳ１０：ＮＯ）には、ステップＳ３に戻って以下同様の処理フローを繰り返す。

【0051】

上記したようにステップＳ８において、制御部６０は、次の基板Ｓを除電処理する際の除電期間を設定し直している。このため、ステップＳ５において、制御部６０は、設定し直した除電期間に従って除電処理を行う。その結果、除電期間が過剰な場合には、除電期間を削減して処理全体としての時間を短縮化するとともに、除電処理により生じるパーティクルを抑制できる。逆に、除電期間が不足している場合には、除電期間を延長して帯電状態を低下させ、基板Ｓ上に形成されるデバイスが受ける損傷を低減させる。

【0052】

一方、基板Ｓの処理を終了する場合（ステップＳ１０：ＹＥＳ）、制御部６０は、ステップＳ１１に進み、終了処理を行う。この終了処理において、制御部６０は、ステップＳ８で最適化した除電処理の情報を記憶することが好ましい。これにより、制御部６０は、基板Ｓの処理の再開時に、記憶した除電処理の情報（最適化した情報）を用いて最初から除電処理を行うことができる。

【0053】

以上のように、第１実施形態に係る基板処理方法は、プロセスモジュール１０の処理後の基板Ｓについて、ロードロック部３０にて帯電状態を測定し、除電処理の最適化を図る。このため、基板処理方法は、基板Ｓの帯電状態を所望の帯電状態としつつ、プロセスモジュール１０の処理期間を適切な長さに調整することが可能となる。また、基板処理装置１は、各プロセスモジュール１０に帯電測定部４０を設置せずに済み、製造コストを低廉化できる。

【0054】

〔第２実施形態〕
（ｂ）の処理内容は、ロードロック部３０の内部での基板Ｓの搬送過程における基板Ｓの帯電状態の変化を用いて、基板Ｓに接触する導電性の部材（搬送装置２１の接触子２７、基板支持部３６の支持ピン３９）の劣化を推定するものである。なお、第２実施形態では、プロセスモジュール１０で処理した基板Ｓの帯電極性がプラス（表面電位が正の値）の場合について説明するが、帯電極性がマイナスの場合でもプラスの場合と同様に、導電性の部材の劣化を抑制し得ることは勿論である。

【0055】

図３に示すように、ロードロック部３０の内部では、基板Ｓの搬送時に、基板Ｓの帯電状態も変化していることが分かる。これは、帯電測定部４０が静電誘導を利用したものであるため、対象物とセンサとの距離が変わればセンサに誘起される電荷が変化し、測定結果が変わることによる。従って、搬送アーム２３の下降に伴う帯電状態の変化は、見掛け上のものとなる。それゆえ、他の搬送処理との間における搬入ステップ同士の帯電状態の比較、および支持ステップ同士の帯電状態の比較において、それぞれ、接触子２７の（導電性についての）劣化、支持ピン３９の（導電性についての）劣化が判断されることとなる。

【0056】

ここで、支持ステップにおいて、基板支持部３６の導電性を有する各支持ピン３９が基板Ｓを支持した状態では、基板Ｓに帯電している電子が、各支持ピン３９を介して接地電位に放出される。したがって、基板Ｓの帯電状態は、支持ステップの実施に伴って低下する。長期間の使用などにより支持ピン３９が劣化した場合には、支持ステップにおいて、基板Ｓの帯電状態の低下が弱まる（または変化しなくなる）。

【0057】

このことから、制御部６０は、支持ステップにおける基板Ｓの帯電状態に基づき、支持ピン３９の劣化を推定することができる。例えば、制御部６０は、支持ステップにおける過去に同じプロセス条件（目標の帯電状態、除電期間など）の除電処理を実施した際の基板Ｓの帯電状態（複数の場合は平均値をとってもよい）と、現在の基板Ｓの帯電状態とを比較する。そして、基板Ｓの帯電状態の低下が所定以上小さくなった場合に、支持ピン３９が劣化していると判定する。あるいは、制御部６０は、支持ステップにより基板Ｓを支持している際の帯電状態の時間経過に伴う低下率を算出し、算出した低下率が所定の低下率閾値（不図示）未満となった場合に、支持ピン３９の劣化を判定してもよい。

【0058】

そして、制御部６０は、支持ピン３９の劣化を判定すると、除電処理の最適化として、各プロセスモジュール１０、１１、１２における除電期間を長く設定し直す。例えば、制御部６０は、支持ピン３９の劣化の判定に基づき、予め設定された期間だけ除電期間を長くする。なお、制御部６０は、支持ピン３９の劣化度合いを算出し、劣化度合いが大きくなるにしたがって除電期間を長く設定する構成でもよい。

【0059】

また、搬入ステップにおいて、搬送装置２１（フォーク２５）の導電性を有する各接触子２７が基板Ｓを支持した状態でも、基板Ｓに帯電している電荷は、各接触子２７を介して接地電位に放出される。したがって、基板Ｓの帯電状態は、搬入ステップの実施中に低下する。長期間の使用などにより接触子２７が劣化した場合には、搬入ステップにおいて、基板Ｓの帯電状態の低下が弱まる（または変化しなくなる）。ただし、搬入ステップにおいて帯電測定部４０が検出する電位には、基板Ｓの帯電状態の他に、基板支持部３６に帯電している電荷が含まれる。

【0060】

このため、制御部６０は、搬入ステップにおける基板Ｓの帯電状態と、支持ステップにおける基板Ｓの帯電状態とを両方用いることで、接触子２７の劣化を推定する。例えば、制御部６０は、現在の搬入ステップにおける基板Ｓの帯電状態から、現在の支持ステップにおける基板Ｓの帯電状態を減算して、基板支持部３６の帯電の影響を除く。そして、現在の減算結果と、過去に同じプロセス条件（目標の帯電状態、除電期間など）の除電処理を実施した際の減算結果とを比較して、減算結果が所定以上小さくなった場合に、接触子２７が劣化していると判定する。

【0061】

制御部６０は、接触子２７の劣化を判定すると、支持ピン３９と同様に、各プロセスモジュール１０、１１、１２における除電処理の時間を長く設定し直す。例えば、制御部６０は、接触子２７の劣化の判定に基づき、予め設定された期間だけ除電期間を長くする。接触子２７が劣化した際の除電期間の延長量と、支持ピン３９が劣化した際の除電期間の延長量とは、同じでもよく、互いに異なっていてもよい。なお、制御部６０は、接触子２７の劣化度合いを算出し、劣化度合いが大きくなるにしたがって除電期間を長く設定する構成でもよい。

【0062】

図６は、第２実施形態に係る（（ｂ）の処理内容に応じた）基板処理方法のフローチャートである。図６に示すように、制御部６０は、ステップＳ２１～Ｓ２６までは、上記の（ａ）の処理内容に応じた基板処理方法のステップＳ１～Ｓ６と同じ処理を行う。そして、制御部６０は、ロードロック部３０の内部で基板Ｓを搬送する搬送過程において、帯電測定部４０により基板Ｓの帯電状態を継続的に測定する（ステップＳ２７）。制御部６０は、この基板Ｓの帯電状態の測定結果を受信し、メモリ６３に記憶していく。

【0063】

その後、制御部６０は、帯電状態の測定結果を解析することで、除電処理の最適化を行う（ステップＳ２８）。すなわち、制御部６０は、測定結果の解析において、上記したように搬入ステップ、支持ステップにおける基板Ｓの帯電状態から接触子２７の状態を示す指標、および支持ピン３９の劣化を示す指標を抽出する。

【0064】

さらに、制御部６０は、抽出した各指標に基づき、接触子２７の劣化および支持ピン３９の劣化の各々を判定する（ステップＳ２９）。接触子２７または支持ピン３９が劣化していないと判定した場合（ステップＳ２９：ＮＯ）、制御部６０は、劣化に応じた除電期間の補正を非実施とする（ステップＳ３０）。このため、制御部６０は、他の判定による除電期間の設定し直しを行わない場合、現行の除電期間を維持する。

【0065】

一方、接触子２７または支持ピン３９が劣化していると判定した場合（ステップＳ２９：ＹＥＳ）、制御部６０は、次の除電処理の時間を長くする補正を行う（ステップＳ３１）。

【0066】

また、基板Ｓの帯電状態の測定後、制御部６０は、ロードロック部３０の基板Ｓを、ロードロック部３０からロードモジュール５０に搬出する（ステップＳ３２）。これにより、基板処理装置１は、先に処理を行ったプロセスモジュール１０に対して、未処理の基板Ｓを新たに搬送可能となる。その後、プロセスモジュール１０は、基板Ｓの処理を終了するか否かを判定し（ステップＳ３３）、基板Ｓの処理を継続する場合（ステップＳ３３：ＮＯ）には、ステップＳ２３に戻って以下同様の処理フローを繰り返す。

【0067】

接触子２７または支持ピン３９が劣化している場合、制御部６０は、除電期間を長く設定し直している。このため、ステップＳ２５では、制御部６０は、延長した除電期間に従って除電処理を行う。基板処理装置１は、接触子２７または支持ピン３９の劣化に伴い除電期間を長くすることで、処理全体としての基板Ｓの帯電状態を一定に保ち、直ちにメンテナンスやパーツ交換を行わなくても、同様の品質で基板Ｓを処理できる。

【0068】

一方、基板Ｓの処理を終了する場合（ステップＳ３３：ＹＥＳ）、制御部６０は、ステップＳ３４に進み、終了処理を行う。この終了処理において、制御部６０は、最適化した除電処理の情報を記憶することが好ましい。これにより、制御部６０は、基板Ｓの処理の再開時に、最適化した情報を用いて最初から除電処理を行うことができる。

【0069】

以上のように、第２実施形態に係る基板処理方法は、接触子２７の劣化および支持ピン３９の劣化を推定する。基板処理装置１は、ユーザインタフェース６５を介してこの劣化の情報をユーザに報知することで、基板処理装置１のメンテナンスを促すことができる。また、基板処理方法は、直ちにメンテナンスを行わなくても除電期間を長くするので、プロセスモジュール１０で基板Ｓの帯電状態を低下させる。よって、基板処理方法は、搬送装置２１またはロードロック部３０のメンテナンスを先延ばしして、次回の定期メンテナンスのタイミングで一緒にメンテナンスやパーツ交換を行うことを可能とし、装置のダウンタイムを抑制できる。

【0070】

〔第３実施形態〕
（ｃ）の処理内容は、プロセスモジュール１０でプラズマ処理および除電処理された基板Ｓの帯電状態の分布を認識し、帯電状態の均一性を監視するものである。なお、第３実施形態でも、プロセスモジュール１０で処理した基板Ｓの帯電極性がプラス（表面電位が正の値）の場合について説明するが、帯電極性がマイナスの場合でもプラスの場合と同様に、帯電状態の分布を監視可能なことは勿論である。

【0071】

この場合、制御部６０は、基板Ｓの搬送過程の搬入ステップにおいて測定した基板Ｓの帯電状態を使用して、基板Ｓの搬送速度と帯電測定部４０の位置とに基づき、基板Ｓの延在方向に沿った帯電状態の分布を抽出する。そして例えば、制御部６０は、基板Ｓの帯電状態が基板Ｓの面方向に沿って所定の許容差内（均一とみなせる範囲）である場合に、処理後の基板Ｓの品質が確保されていると判定する。逆に、制御部６０は、基板Ｓの帯電状態が基板Ｓの面方向に沿って所定の許容差を超えている場合に、処理後の基板Ｓの帯電状態にムラがある（品質が低下している）と判定する。

【0072】

また、制御部６０は、帯電状態にムラがあると判定した基板Ｓに対し、再び除電処理を行うとよい。この際、基板処理装置１は、プロセスモジュール１０に基板Ｓを再搬送してプロセスモジュール１０で除電処理を行ってもよく、ロードロック部３０に基板Ｓを長く待機させて、支持ピン３９を介して電荷を移動させる除電処理を採ってもよい。あるいは、制御部６０は、ロードモジュール５０において、品質が確保されている基板Ｓと、品質が低下している基板Ｓとに選別してもよい。

【0073】

〔第４実施形態〕
（ｄ）の処理内容は、ロードモジュール５０からロードロック部３０に搬入した基板Ｓの帯電状態を測定し、この測定結果（以下、未処理帯電状態という）を用いてプロセスモジュール１０で処理した後の基板Ｓの帯電状態を監視するものである。つまり、基板処理装置１に供給される基板Ｓは、既に帯電している（持ち込み帯電を有している）場合がある。持ち込み帯電がある場合についてそのまま解析を行った結果に基づく除電期間の調整を、次の除電処理に適用すると、正しく除電処理が行えなくなる可能性があるため、第４実施形態に係る基板処理方法は、この持ち込み帯電の影響を除外して、各プロセスモジュール１０、１１、１２の処理後の基板Ｓの帯電状態を正確に捉えることを可能とする。ここでは、持ち込み帯電がプラスであってプラズマ処理でプラスに帯電する場合、持ち込み帯電がプラスであってプラズマ処理でマイナスに帯電する場合、持ち込み帯電がマイナスであってプラズマ処理でプラスに帯電する場合、および持ち込み帯電がマイナスであってプラズマ処理でマイナスに帯電する場合が考えられる。

【0074】

詳細には、制御部６０は、処理後の基板Ｓの帯電状態から未処理帯電状態を減算した差（以下、処理前後差という）を算出する。制御部６０は、この処理前後差と、予め保有している閾値とを比較する。閾値は、持ち込み帯電の無い場合の基板Ｓにおいて正しく除電期間の調整が行われるように設定される。処理前後差および閾値は、絶対値にて比較されることが好ましい。ここで、処理前後差が閾値よりも小さい場合とは、基板Ｓの表面電位がプラスに帯電している状況および基板Ｓの表面電位がマイナスに帯電している状況を含めて、除電処理が長いと言える。よって、制御部６０は、次に処理する基板Ｓの除電期間を短くする。逆に、処理前後差が閾値よりも大きい場合とは、基板Ｓの表面電位がプラスに帯電している状況および基板Ｓの表面電位がマイナスに帯電している状況を含めて、除電処理が短いと言える。よって、制御部６０は、次に処理する基板Ｓの除電期間を長くする。

【0075】

図７は、第４実施形態に係る（（ｄ）の処理内容に応じた）基板処理方法のフローチャートである。図７に示すように、制御部６０は、ステップＳ４１～Ｓ４３までは、上記の（ａ）の処理内容に応じた基板処理方法のステップＳ１～Ｓ３と同じ処理を行う。

【0076】

そして、制御部６０は、ロードロック部３０に搬入された基板Ｓについて、帯電測定部４０により帯電状態（未処理帯電状態）を測定する（ステップＳ４４）。そして、制御部６０は、帯電測定部４０が測定した測定結果（未処理帯電状態）を受信してメモリ６３に記憶する。

【0077】

その後、制御部６０は、搬送装置２１を制御して、ロードロック部３０の基板Ｓを選択したプロセスモジュール１０に搬送する（ステップＳ４５）。基板Ｓの搬送後、制御部６０は、プラズマ処理および除電処理を基板Ｓに対して実施する（ステップＳ４６）。この際、制御部６０は、設定した目標の帯電状態および除電期間に沿って除電処理を実行する。

【0078】

基板Ｓの処理後、制御部６０は、処理した基板Ｓをプロセスモジュール１０から搬出して、ロードロック部３０に当該基板Ｓを搬送する（ステップＳ４７）。そして、制御部６０は、搬送された処理後の基板Ｓの帯電状態をロードロック部３０の帯電測定部４０により測定する（ステップＳ４８）。これにより、制御部６０は、帯電測定部４０が測定した測定結果を受信してメモリ６３に記憶する。

【0079】

そして、制御部６０は、処理後の基板Ｓの帯電状態と未処理帯電状態とを解析して、除電処理の最適化を行う（ステップＳ４９）。制御部６０は、測定結果の解析において、処理後の基板Ｓの帯電状態から未処理帯電状態を減算し、処理前後差を算出する。制御部６０は、この処理前後差の絶対値が予め保有している閾値よりも小さい場合には、最適化において次の除電処理の時間を短くし、処理前後差の絶対値が閾値よりも大きい場合には、最適化において次の除電処理の時間を長くする。

【0080】

また、基板Ｓの帯電状態の測定後、制御部６０は、ロードロック部３０の基板Ｓを、ロードロック部３０からロードモジュール５０に搬出する（ステップＳ５０）。これにより、基板処理装置１は、先に処理を行ったプロセスモジュール１０に対して、未処理の基板Ｓを新たに搬送可能となる。このため、プロセスモジュール１０は、基板Ｓの処理を終了するか否かを判定し（ステップＳ５１）、基板Ｓの処理を継続する場合（ステップＳ５１：ＮＯ）には、ステップＳ４３に戻って以下同様の処理フローを繰り返す。

【0081】

上記したようにステップＳ４９において、制御部６０は、次の基板Ｓを除電処理する際の除電期間を設定し直している。このため、ステップＳ４６では、制御部６０は、設定し直した除電期間に従って除電処理を行う。その結果、過剰な除電期間を削減して処理全体としての時間を短縮化するとともに、除電処理により生じるパーティクルを抑制でき、除電期間が不足している場合には、除電期間を延長して帯電状態を低下させ、基板Ｓ上に形成されるデバイスが受ける損傷を低減させる。

【0082】

一方、基板Ｓの処理を終了する場合（ステップＳ５１：ＹＥＳ）、制御部６０は、ステップＳ５２に進み、終了処理を行う。この終了処理において、制御部６０は、ステップＳ４９で最適化した除電処理の情報を記憶することが好ましい。これにより、制御部６０は、基板Ｓの処理の再開時に、記憶した除電処理の情報（最適化した情報）を用いて最初から除電処理を行うことができる。

【0083】

以上のように、第４実施形態に係る基板処理方法は、未処理帯電状態を加味して処理後の基板Ｓの帯電状態を認識することで、プロセスモジュール１０における除電処理能力を一層精度よく監視でき、除電期間を適切に調整できる。なお、基板処理方法は、ロードモジュール５０から基板Ｓを搬入した際の未処理帯電状態について、導電性を有する部材の劣化を推定する際（つまり（ｂ）の処理内容）に利用してもよい。さらに、基板処理方法は、ロードモジュール５０から基板Ｓを搬入した際の未処理帯電状態について、基板Ｓの帯電状態の分布を監視する際（つまり（ｃ）の処理内容）に利用してもよい。

【0084】

また、基板処理方法は、ロードモジュール５０からロードロック部３０に基板Ｓを搬入した際の未処理帯電状態がそもそも所定以上の場合には、プロセスモジュール１０への搬送を止めてもよい。あるいは、基板処理方法は、未処理帯電状態がそもそも所定以上の場合に、プロセスモジュール１０への搬送後に除電処理を直ちに実施してもよい。

【0085】

以上の実施形態で説明した本開示の技術的思想および効果について以下に記載する。

【0086】

本開示の第１の態様は、基板処理装置１の基板処理方法であって、プラズマ処理および除電処理を基板Ｓに施すプロセスモジュール１０、１１、１２から基板Ｓを搬出して、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部３０に当該基板Ｓを搬送する工程と、ロードロック部３０にて基板Ｓの帯電状態を測定する工程と、基板Ｓの帯電状態の測定結果を解析して除電処理を最適化する工程と、を有する。

【0087】

上記によれば、基板処理方法は、ロードロック部３０において基板Ｓの帯電状態を安定して測定することが可能となり、この測定結果を用いることで、基板Ｓの除電処理を最適化させることができる。例えば、基板処理方法は、基板Ｓの帯電状態に応じて除電処理の時間を調整することで、基板Ｓの処理全体の時間短縮化を促し、またパーティクルを抑制することが可能となる。なお、除電処理の最適化は、除電期間の調整に限定されず、除電処理で供給する電力の調整を行ってもよい。例えば、帯電状態の絶対値が大きい場合に電力の供給量を増やして除電能力を高める一方で、帯電状態の絶対値が小さい場合に電力の供給量を減らして除電能力を低くすることがあげられる。

【0088】

また、基板Ｓの帯電状態を測定する工程では、ロードロック部３０の内部を真空雰囲気とする。これにより、基板処理方法は、大気雰囲気によって基板Ｓの帯電状態が変化することを抑制して、基板Ｓの帯電状態をより精度よく測定できる。

【0089】

また、ロードロック部３０は、搬送された基板Ｓを支持する支持部（バッファ３７）を有し、基板Ｓの帯電状態を測定する工程では、ロードロック部３０に設置された帯電測定部４０により、支持部に支持された基板Ｓの表面電位を測定する。これにより、基板処理方法は、基板Ｓの帯電状態である表面電位を簡単に測定することが可能となる。

【0090】

また、プロセスモジュール１０、１１、１２とロードロック部３０との間で基板Ｓを搬送する搬送装置２１を備え、搬送装置２１において基板Ｓに接触する接触子２７と、支持部（バッファ３７）において基板Ｓに接触する支持子（支持ピン３９）は、それぞれ導電性を有し、除電処理を最適化する工程では、支持部に支持された基板Ｓの帯電状態と、ロードロック部３０の内部で搬送装置２１により搬送している基板Ｓの帯電状態と、の測定結果に基づき、接触子２７および支持子の導電性についての劣化を推定する。これにより、基板処理方法は、搬送装置２１の接触子２７およびロードロック部３０（バッファ３７）の支持子の導電性についての劣化を安定的に推定することができる。

【0091】

また、接触子２７または支持子（支持ピン３９）の導電性についての劣化を推定した場合に、除電処理の時間を最適化する。これにより、基板処理方法は、接触子２７または支持子が導電性について劣化しても、除電処理を長く行うことで、基板Ｓの品質を確保して、基板処理装置１のメンテナンスを先延ばしすることが可能となる。

【0092】

また、除電処理を最適化する工程では、先に設定された除電処理の時間で除電処理された基板Ｓの帯電状態と、目標の帯電状態とを比較し、当該比較に基づき次の除電処理の時間を調整する。これにより、基板処理方法は、除電処理の時間を適切に調整することが可能となる。

【0093】

また、除電処理を最適化する工程では、先に設定された除電期間で除電処理された基板Ｓの帯電状態と、目標の帯電状態との帯電差を算出し、帯電差に基づき除電処理の時間を設定し直す。これにより、基板処理方法は、除電処理の時間を一層スムーズに調整できる。

【0094】

また、基板Ｓの帯電状態を測定する工程では、ロードロック部３０の内部で搬送している基板Ｓの帯電状態を継続して測定し、除電処理を最適化する工程では、基板の帯電状態の分布を抽出する。これにより、基板処理方法は、基板Ｓ全体の帯電状態の分布を認識して、帯電状態のムラの抑制などを図ることができる。

【0095】

また、プロセスモジュール１０、１１、１２による処理前の基板Ｓをロードロック部３０に搬送する工程と、ロードロック部３０にて処理前の基板Ｓの帯電状態を測定する工程と、をさらに有し、除電処理を最適化する工程では、プロセスモジュール１０、１１、１２で処理された処理後の基板Ｓの帯電状態と、処理前の基板Ｓの帯電状態とに基づき、除電処理を最適化する。これにより、基板処理方法は、より精度よく除電処理を最適化できる。

【0096】

また、除電処理を最適化する工程は、ロードロック部３０に搬送された処理後の基板Ｓの帯電状態と、ロードロック部に搬送された処理前の帯電状態との差分を算出して、差分と予め設定された閾値とを比較し、差分が閾値以上の場合に、除電処理の時間を長くする。これにより、基板処理方法は、差分が大きいことに基づき、除電処理の時間を長くして、基板Ｓの除電不足を抑制できる。

【0097】

また、差分が閾値未満の場合に、除電処理の時間を短くする。これにより、基板処理方法は、差分が小さいことに基づき、除電処理の時間を短くして、基板処理の作業効率を一層高めることができる。

【0098】

また、本開示の第２の態様は、基板処理装置１であって、プラズマ処理および除電処理を基板Ｓに施すプロセスモジュール１０、１１、１２と、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部３０と、プロセスモジュール１０、１１、１２が処理した基板Ｓを、プロセスモジュール１０、１１、１２からロードロック部３０に搬送する真空搬送モジュール２０と、ロードロック部３０に設けられ、基板Ｓの帯電状態を測定する帯電測定部４０と、帯電測定部４０の測定結果を処理する制御部６０と、を有し、制御部６０は、基板Ｓの帯電状態の測定結果を解析して除電処理を最適化する。これにより、基板処理装置１は、基板Ｓの処理における除電処理を最適化させることができる。

【0099】

今回開示された実施形態に係る基板処理方法、および基板処理装置１は、すべての点において例示であって制限的なものではない。実施形態は、添付の請求の範囲およびその主旨を逸脱することなく、様々な形態で変形および改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。例えば、基板処理方法および基板処理装置１が処理する基板Ｓの種類は、ＦＰＤ用基板に限定されず、円盤形状のウエハなどの種々の部材を対象とし得る。

【0100】

本開示の基板処理装置１は、Atomic Layer Deposition(ALD)装置、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のいずれのタイプの装置でも適用可能である。

【符号の説明】

【0101】

１ 基板処理装置
１０、１１、１２ プロセスモジュール
２０ 真空搬送モジュール
２１ 搬送装置
２７ 接触子
３０ ロードロック部
３７ バッファ
３９ 支持ピン
４０ 帯電測定部
６０ 制御部
Ｓ 基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】