特開 2023-64346 配線基板、半導体装置及び配線基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023064346

(43)【公開日】2023-05-11

(54)【発明の名称】配線基板、半導体装置及び配線基板の製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20230501BHJP

   H05K 1/11 20060101ALI20230501BHJP

   H05K 3/40 20060101ALI20230501BHJP

【ＦＩ】

H01L23/12 Q

H05K1/11 H

H05K3/40 E

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2021174579

(22)【出願日】2021-10-26

(71)【出願人】

【識別番号】000190688

【氏名又は名称】新光電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】竹内 明宏

【テーマコード（参考）】

5E317

【Ｆターム（参考）】

5E317AA24

5E317BB02

5E317BB03

5E317BB12

5E317BB13

5E317BB15

5E317CC32

5E317CC33

5E317CC52

5E317CD32

5E317GG20

(57)【要約】

【課題】パッドを微細化することができる配線基板、半導体装置及び配線基板の製造方法を提供する。
【解決手段】配線基板は、第１面を備えた絶縁層と、前記絶縁層を貫通する第１ビアホールと、前記第１ビアホール内に設けられ、前記第１面から露出する第１パッドと、前記第１ビアホール内に設けられた第１ビア導体を介して前記第１パッドに接続された第１配線部と、を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１面を備えた絶縁層と、
前記絶縁層を貫通する第１ビアホールと、
前記第１ビアホール内に設けられ、前記第１面から露出する第１パッドと、
前記第１ビアホール内に設けられた第１ビア導体を介して前記第１パッドに接続された第１配線部と、
を有することを特徴とする配線基板。

【請求項2】

前記第１パッドと前記第１ビア導体との界面において、前記第１パッドの直径、前記第１ビア導体の直径及び前記第１ビアホールの直径が互いに等しいことを特徴とする請求項１に記載の配線基板。

【請求項3】

前記第１パッドの前記第１配線部側の面の全体が前記第１ビア導体に接触することを特徴とする請求項１又は２に記載の配線基板。

【請求項4】

前記第１面から露出する第２パッドを有し、
前記絶縁層に前記第２パッドの前記第１面とは反対側の面に到達する第２ビアホールが形成されており、
前記第２ビアホール内に設けられた第２ビア導体を介して前記第２パッドに接続された第２配線部を有することを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。

【請求項5】

前記第１パッドの前記第１面から露出する部分の材料と、前記第２パッドの前記第１面から露出する部分の材料とが相違することを特徴とする請求項４に記載の配線基板。

【請求項6】

前記第１パッドの前記第１面から露出する部分の材料が金であり、
前記第２パッドの前記第１面から露出する部分の材料が銅であることを特徴とする請求項５に記載の配線基板。

【請求項7】

前記第２パッドの直径は前記第１パッドの直径よりも大きいことを特徴とする請求項４乃至６のいずれか１項に記載の配線基板。

【請求項8】

前記第２パッドは前記第１パッドよりも厚いことを特徴とする請求項４乃至７のいずれか１項に記載の配線基板。

【請求項9】

前記第２パッドと前記第２ビア導体との界面において、前記第２ビア導体の直径及び前記第２ビアホールの直径が互いに等しいことを特徴とする請求項４乃至８のいずれか１項に記載の配線基板。

【請求項10】

前記第２パッドの前記第２配線部側の面の一部が前記第２ビア導体に接触し、残部が前記絶縁層に接触することを特徴とする請求項４乃至９のいずれか１項に記載の配線基板。

【請求項11】

前記第１ビアホールの直径が前記第２ビアホールの直径よりも小さいことを特徴とする請求項４乃至１０のいずれか１項に記載の配線基板。

【請求項12】

請求項１乃至１１のいずれか１項に記載の配線基板と、
前記配線基板にフリップチップ実装され、前記第１パッドに接続された半導体素子と、
を有することを特徴とする半導体装置。

【請求項13】

支持基板の上に絶縁層を形成する工程と、
前記絶縁層に、前記支持基板に到達する第１ビアホールを形成する工程と、
無電解めっき法により、前記第１ビアホール内に露出する前記支持基板の上に第１パッドを形成する工程と、
前記第１ビアホール内の第１ビア導体を介して前記第１パッドに接続される第１配線部を形成する工程と、
を有することを特徴とする配線基板の製造方法。

【請求項14】

前記絶縁層を形成する工程の前に、電解めっき法により、前記支持基板の上に第２パッドを形成する工程を有し、
前記第１パッドを形成する工程と前記第１配線部を形成する工程との間に、前記絶縁層に前記第２パッドに到達する第２ビアホールを形成する工程を有し、
更に、前記第２ビアホール内の第２ビア導体を介して前記第２パッドに接続される第２配線部を形成する工程を有することを特徴とする請求項１３に記載の配線基板の製造方法。

【請求項15】

前記第１配線部と前記第２配線部とが同時に形成されることを特徴とする請求項１４に記載の配線基板の製造方法。

【請求項16】

前記第１パッドの前記支持基板側の面を構成する材料と、前記第２パッドの前記支持基板側の面を構成する材料とが相違することを特徴とする請求項１４又は１５に記載の配線基板の製造方法。

【請求項17】

前記第１パッドの前記支持基板側の面を構成する材料が金であり、
前記第２パッドの前記支持基板側の面を構成する材料が銅であることを特徴とする請求項１６に記載の配線基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、配線基板、半導体装置及び配線基板の製造方法に関する。

【背景技術】

【0002】

半導体素子がフリップチップ実装される配線基板には、複数のフリップチップ実装用のパッドが設けられている。従来、フリップチップ実装用のパッドは、電解めっき法により形成されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１０－２８７７４２号公報

【特許文献2】特開２０１６－１７８２４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体素子の高集積化に伴って、配線基板に設けられるパッドの微細化が望まれる。

【0005】

本開示は、パッドを微細化することができる配線基板、半導体装置及び配線基板の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の一形態によれば、第１面を備えた絶縁層と、前記絶縁層を貫通する第１ビアホールと、前記第１ビアホール内に設けられ、前記第１面から露出する第１パッドと、前記第１ビアホール内に設けられた第１ビア導体を介して前記第１パッドに接続された第１配線部と、を有する配線基板が提供される。

【発明の効果】

【0007】

開示の技術によれば、パッドを微細化することができる。

【図面の簡単な説明】

【0008】

【図1】第１実施形態に係る配線基板の構造を示す断面図である。

【図2】第１実施形態に係る配線基板の製造方法を示す断面図（その１）である。

【図3】第１実施形態に係る配線基板の製造方法を示す断面図（その２）である。

【図4】第１実施形態に係る配線基板の製造方法を示す断面図（その３）である。

【図5】第１実施形態に係る配線基板の製造方法を示す断面図（その４）である。

【図6】第１実施形態に係る配線基板の製造方法を示す断面図（その５）である。

【図7】第２実施形態に係る半導体装置を示す断面図である。

【発明を実施するための形態】

【0009】

以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。本開示では、便宜上、配線基板の半導体素子が搭載される側を一方の側又は下側、その反対側を他方の側又は上側とする。また、配線基板の半導体素子が搭載される面を一方の面又は下面、その反対側の面を他方の面又は上面とする。但し、配線基板及び半導体装置は天地逆の状態で用いることができ、又は任意の角度で配置することができる。また、平面視とは対象物を配線基板及び半導体装置の一方の面の法線方向から視ることを指し、平面形状とは対象物を配線基板及び半導体装置の一方の面の法線方向から視た形状を指すものとする。

【0010】

（第１実施形態）
まず、第１実施形態について説明する。第１実施形態は配線基板に関する。

【0011】

［配線基板の構造］
まず、配線基板の構造について説明する。図１は、第１実施形態に係る配線基板の構造を示す断面図である。

【0012】

図１に示すように、第１実施形態に係る配線基板１００は、一方の第１面１０Ａと、他方の第２面１０Ｂとを備えた第１絶縁層１０を有する。第１面１０Ａは下面であり、第２面１０Ｂは上面である。第１絶縁層１０に、複数の第１ビアホール１１と、複数の第２ビアホール１２とが形成されている。例えば、第１ビアホール１１及び第２ビアホール１２の平面形状は円形状である。第１ビアホール１１は第１絶縁層１０を貫通し、第１面１０Ａ及び第２面１０Ｂに端部を有する。第２ビアホール１２は第１絶縁層１０を貫通しておらず、後述の第２パッド２２の上面（第２面１０Ｂ側の面）と第２面１０Ｂとに端部を有する。例えば、第１ビアホール１１及び第２ビアホール１２の直径は５０μｍ～８０μｍ程度である。例えば、平面視で、複数の第２ビアホール１２は、複数の第１ビアホール１１の周囲に形成されている。

【0013】

配線基板１００は、複数の第１パッド２１を有する。第１ビアホール１１の内側に１個ずつ第１パッド２１が設けられている。第１パッド２１は第１面１０Ａから露出している。第１パッド２１は第１面１０Ａと面一の下面を有する。第１パッド２１の側面は第１ビアホール１１の内壁面に接しており、第１パッド２１の直径は実質的に第１ビアホール１１の直径に等しい。例えば、第１パッド２１の直径は５０μｍ～８０μｍ程度である。第１パッド２１は、例えば、第１面１０Ａ側から第２面１０Ｂ側に向かって順に積層された、金膜と、パラジウム膜と、ニッケル膜とを含む。この場合、金膜が第１面１０Ａから露出する。例えば、第１パッド２１の厚さは合計で３μｍ～５μｍ程度である。

【0014】

配線基板１００は、複数の第２パッド２２を有する。第２パッド２２は、第１面１０Ａから露出している。第２パッド２２は第１面１０Ａと面一の下面を有する。例えば、平面視で、複数の第２パッド２２は、複数の第１パッド２１の周囲に形成されている。第２ビアホール１２は、第２パッド２２の接続部に到達するように形成されている。第２パッド２２の直径は第２ビアホール１２の直径よりも大きい。また、第２パッド２２の直径は第１パッド２１の直径よりも大きい。例えば、第２パッド２２の直径は１００μｍ～１５０μｍ程度である。第２パッド２２は、例えば、電解銅めっき膜である。第２パッド２２は第１パッド２１よりも厚い。例えば、第２パッド２２の厚さは５μｍ～１５μｍ程度である。

【0015】

配線基板１００は、第１絶縁層１０上に形成された第１配線層３０を有する。第１配線層３０は、第１ビアホール１１内の第１ビア導体３１Ｖを介して第１パッド２１に接続された第１配線部３１と、第２ビアホール１２内の第２ビア導体３２Ｖを介して第２パッド２２に接続された第２配線部３２とを含む。第１パッド２１の上面の全体が第１ビア導体３１Ｖに接触する。例えば、第１パッド２１に含まれるニッケル膜の上面の全体が第１ビア導体３１Ｖに接触する。一方、第２パッド２２の上面の一部が第２ビア導体３２Ｖに接触し、第２パッド２２の上面の残部は第１絶縁層１０に接触する。

【0016】

第１パッド２１と第１ビア導体３１Ｖとの界面において、第１パッド２１の直径、第１ビア導体３１Ｖの直径及び第１ビアホール１１の直径が互いに等しい。また、第２パッド２２と第２ビア導体３２Ｖとの界面において、第２ビア導体３２Ｖの直径及び第２ビアホール１２の直径が互いに等しく、第２ビア導体３２Ｖの第２パッド２２に接する面の直径は、第２パッド２２の上面の直径よりも小さい。

【0017】

第１絶縁層１０上に第２絶縁層４０が形成されている。第２絶縁層４０には、第１配線層３０の接続部に到達する第３ビアホール４３が形成されており、第２絶縁層４０上に、第３ビアホール４３内のビア導体を介して第１配線層３０に接続される第２配線層５０が形成されている。

【0018】

第１絶縁層１０の下面にソルダレジスト層６０が形成され、第２絶縁層４０の上面にソルダレジスト層７０が形成されている。ソルダレジスト層６０に、第１パッド２１に達する第１開口部６１と、第２パッド２２に達する第２開口部６２とが形成され、ソルダレジスト層７０に第２配線層５０の接続部に達する第３開口部７３が形成されている。

【0019】

このように構成された配線基板１００は、例えば、バンプを介して第１パッド２１に電極が接続されるようにして半導体素子がフリップチップ実装されて使用される。

【0020】

［配線基板の製造方法］
次に、第１実施形態に係る配線基板の製造方法について説明する。図２～図６は、第１実施形態に係る配線基板の製造方法を示す断面図である。

【0021】

まず、図２（ａ）に示すように、支持基板９０を準備する。支持基板９０としては、例えば、プリプレグの基体９１と、キャリア銅箔９２と、銅箔９３とを有する。キャリア銅箔９２が基体９１の上に設けられ、銅箔９３が剥離層（図示せず）を介してキャリア銅箔９２の上に設けられている。基体９１は、例えば、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等を予めガラス繊維やアラミド繊維等の織布や不織布に含浸させたものである。例えば、キャリア銅箔９２の厚さは１０μｍ～５０μｍ程度であり、銅箔９３の厚さは１．５μｍ～５μｍ程度である。

【0022】

支持基板９０としては、配線基板１００が複数個取れる大判の支持基板が使用される。つまり、支持基板９０は、配線基板１００に対応する構造体が形成される複数の領域を有している。そして、複数の配線基板１００となる部材を一括して作製した後、切断線ＣＬに沿った切断により、当該部材が個々の配線基板１００に個片化される。なお、説明の便宜上、最終的に配線基板１００の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。

【0023】

次いで、図２（ｂ）に示すように、銅箔９３の上面の全体に感光性のめっきレジスト層８０を形成する。めっきレジスト層８０としては、例えば、ドライフィルムレジスト等を用いることができる。

【0024】

その後、図２（ｃ）に示すように、めっきレジスト層８０を露光及び現像し、第２パッド２２を形成する部分を露出する開口部８１をめっきレジスト層８０に形成する。開口部８１の直径は１００μｍ～１５０μｍ程度である。

【0025】

続いて、図２（ｄ）に示すように、銅箔９３をめっき給電経路に利用する電解めっき法により、開口部８１内に露出する銅箔９３の上面に第２パッド２２として電解銅めっき膜を形成する。第２パッド２２の形成に用いる電解めっき液の温度は、例えば４０℃～５０℃程度である。めっきレジスト層８０は４０℃～５０℃程度の電解めっき液に対して十分な耐性を有する。例えば、第２パッド２２の厚さは５μｍ～１５μｍ程度である。第２パッド２２の直径は開口部８１の直径と等しい。

【0026】

次いで、図３（ａ）に示すように、めっきレジスト層８０を除去する。

【0027】

その後、図３（ｂ）に示すように、銅箔９３の上面上に第２パッド２２を覆うように未硬化の樹脂フィルムを貼付する。その後、この樹脂フィルムを加熱処理して硬化させることにより、第１絶縁層１０を形成する。第１絶縁層１０は、第１面１０Ａ（下面）と第２面１０Ｂ（上面）とを有する。第１絶縁層１０は、エポキシ樹脂又はポリイミド樹脂等の絶縁樹脂から形成される。液状樹脂を塗布することにより、第１絶縁層１０を形成してもよい。

【0028】

続いて、図３（ｃ）に示すように、第１絶縁層１０をレーザで加工することにより、銅箔９３に到達する第１ビアホール１１を第１絶縁層１０に形成する。例えば、第１ビアホール１１の直径は５０μｍ～８０μｍ程度である。

【0029】

次いで、図３（ｄ）に示すように、第１ビアホール１１内に露出する銅箔９３の上面に第１パッド２１を形成する。第１パッド２１の形成では、銅箔９３の上に金膜を形成し、金膜の上にパラジウム膜を形成し、パラジウム膜の上にニッケル膜を形成する。第１パッド２１の形成に用いる無電解めっき液の温度は、例えば７０℃～９０℃程度である。一般に、めっきレジスト層は７０℃～９０℃程度の無電解めっき液に溶出しやすいが、本実施形態では、無電解めっきの際にめっきレジスト層が存在しない。このため、本実施形態では、めっきレジスト層の溶出に伴う歩留まりの低下等を回避できる。例えば、第１パッド２１の厚さは合計で３μｍ～５μｍ程度である。第１パッド２１の直径は第１ビアホール１１の直径と等しい。

【0030】

その後、図４（ａ）に示すように、第１絶縁層１０をレーザで加工することにより、第２パッド２２に到達する第２ビアホール１２を第１絶縁層１０に形成する。例えば、第２ビアホール１２の直径は５０μｍ～８０μｍ程度である。

【0031】

続いて、図４（ｂ）に示すように、第１配線層３０を第１絶縁層１０上に形成する。第１配線層３０は、第１ビアホール１１内の第１ビア導体３１Ｖを介して第１パッド２１に接続される第１配線部３１と、第２ビアホール１２内の第２ビア導体３２Ｖを介して第２パッド２２に接続される第２配線部３２とを含む。第１パッド２１の上面の全体が第１配線部３１に接触する。一方、第２パッド２２の上面の一部が第２配線部３２に接触する。

【0032】

第１配線層３０はセミアディティブ法によって形成することができる。ここで、第１配線層３０の形成方法について詳しく説明する。まず、第１絶縁層１０の上面と、第１ビアホール１１の内面と、第２ビアホール１２の内面とに無電解めっき法又はスパッタ法により、銅等からなるシード層（不図示）を形成する。次いで、シード層上に、第１配線層３０を形成する部分に開口部が設けられためっきレジスト層（不図示）を形成する。続いて、シード層をめっき給電経路に利用する電解めっき法により、めっきレジスト層の開口部に銅等からなる金属めっき層を形成する。その後、めっきレジスト層を除去する。次いで、金属めっき層をマスクにしてシード層をウェットエッチングにより除去する。このようにして、シード層及び金属めっき層を含む第１配線層３０を形成することができる。なお、図の簡略化の為、シード層と金属めっき層を一体のものとして第１配線層３０を図示している。

【0033】

第１配線層３０の形成の後、図４（ｃ）に示すように、第１絶縁層１０上に第１配線層３０を覆うように第２絶縁層４０を形成する。第２絶縁層４０は、第１絶縁層１０と同様の方法で形成することができる。

【0034】

次いで、図５（ａ）に示すように、第２絶縁層４０をレーザで加工することにより、第１配線層３０の接続部に到達する第３ビアホール４３を第２絶縁層４０に形成する。第３ビアホール４３は、第１ビアホール１１と同様の方法で形成することができる。

【0035】

その後、図５（ｂ）に示すように、第３ビアホール４３内のビア導体を介して第１配線層３０に接続される第２配線層５０を第２絶縁層４０上に形成する。第２配線層５０は、第１配線層３０と同様の方法で形成することができる。

【0036】

続いて、図５（ｃ）に示すように、銅箔９３とキャリア銅箔９２とを互いに分離し、キャリア銅箔９２及び基体９１を剥離する。

【0037】

次いで、図６（ａ）に示すように、銅箔９３を除去する。銅箔９３は、例えばウェットエッチングにより除去することができる。この結果、第１絶縁層１０の下面（第１面１０Ａ）と、第１パッド２１の下面と、第２パッド２２の下面とが露出する。

【0038】

その後、図６（ｂ）に示すように、第１絶縁層１０の下面にソルダレジスト層６０を形成し、第２絶縁層４０の上面にソルダレジスト層７０を形成する。次いで、ソルダレジスト層６０に、第１パッド２１に達する第１開口部６１と、第２パッド２２に達する第２開口部６２とを形成し、ソルダレジスト層７０に第２配線層５０の接続部に達する第３開口部７３を形成する。

【0039】

ソルダレジスト層６０及び７０は、感光性のエポキシ樹脂又はアクリル樹脂等の絶縁樹脂から形成される。樹脂フィルムの貼り付け又は液状樹脂の塗布により、ソルダレジスト層６０及び７０を形成してもよい。第１開口部６１、第２開口部６２及び第３開口部７３は、露光及び現像により形成することができる。ソルダレジスト層６０及び７０に非感光性のエポキシ樹脂又はポリイミド樹脂等の絶縁樹脂を用いてもよい。この場合、第１開口部６１、第２開口部６２及び第３開口部７３は、レーザ加工又はブラスト処理により形成することができる。

【0040】

その後、図６（ｃ）に示すように、図６（ｂ）に示す構造体を切断線ＣＬに沿ってスライサー等により切断する。これにより、配線基板１００に対応する構造体が個片化され、第１実施形態に係る配線基板１００が複数得られる。このようにして、第１実施形態に係る配線基板１００を製造することができる。

【0041】

第１実施形態では、レーザを用いた第１絶縁層１０の加工により形成した第１ビアホール１１内に第１パッド２１を自己整合的に設けることができる。仮に、第１パッド２１を形成した後に、第１パッド２１に到達するようにレーザを用いてビアホーを形成する場合には、レーザ光の位置ずれを考慮したマージンを設けた大きさに第１パッド２１を形成する必要がある。これに対し、本実施形態では、このようなマージンが不要であるため、第１パッド２１を微細に高精度で形成することができる。

【0042】

また、第１パッド２１の第１面１０Ａから露出する部分の材料と、第２パッド２２の第１面１０Ａから露出する部分の材料とを異ならせることができる。このため、これらの材料を第１パッド２１及び第２パッド２２の用途に応じて選択することができる。例えば、第１パッド２１が半導体素子のフリップチップ実装に使用され、第２パッド２２がワイヤボンディングに使用される場合、第１パッド２１の下面を構成する材料を金とし、第２パッド２２の下面を構成する材料を銅とすることができる。また、第２パッド２２の下面に水溶性プリフラックス（organic solderability preservative：ＯＳＰ）処理等の酸化防止処理を施してもよい。

【0043】

更に、めっきレジスト層を用いずに第１パッド２１を無電解めっき法により形成することができる。めっきレジスト層を用いて、パターン化された無電解めっき膜を形成しようとする場合、めっき液へのめっきレジスト層の溶出に伴う歩留まりの低下等が生じてしまう。これに対し、本実施形態では、第１絶縁層１０に形成した第１ビアホール１１内に第１パッド２１を形成するため、歩留まりの低下等を回避しながら、第１パッド２１を微細に高精度で形成することができる。

【0044】

また、図３（ｄ）に示すように、複数の第１パッド２１の形成に際し、これら複数の第１パッド２１は銅箔９３を介して電気的に同一の電位にある。このため、複数の第１パッド２１は互いに同程度の速度で形成され、複数の第１パッド２１の間に優れた厚さの均一性を得ることができる。

【0045】

なお、第１ビアホール１１の直径が第２ビアホール１２の直径よりも小さくてもよい。また、第１ビアホール１１及び第２ビアホール１２が、第２面１０Ｂ側より第１面１０Ａ側で直径が小さくなるテーパ状の断面形状を有していてもよい。この場合、第１ビアホール１１の直径は、第１ビアホール１１の第１面１０Ａでの直径であり、第２ビアホール１２の直径は、第２ビアホール１２の第１面１０Ａ側の端部での直径である。

【0046】

また、各パッド及びビアホールの平面形状は円形状である必要はない。平面形状が真円ではないパッド及びビアホールの直径は、円相当径で代用することができる。

【0047】

また、上述の製造方法では、基体９１の一方の側のみにキャリア銅箔９２及び銅箔９３が形成された支持基板９０を使用し、一方の側のみに配線基板１００を形成しているが、基体９１の他方の側にもキャリア銅箔９２及び銅箔９３を形成しておき、他方の側にも配線基板１００を形成してもよい。

【0048】

（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は半導体装置に関する。図７は、第２実施形態に係る半導体装置を示す断面図である。第２実施形態では、図１とは、配線基板１００が天地逆の状態で配置される。このため、第２実施形態については、第１実施形態とは、上下方向を逆向きにして説明する。

【0049】

図７に示すように、第２実施形態に係る半導体装置２００は、第１実施形態に係る配線基板１００と、積層半導体素子２１０と、バンプ２２０と、ボンディングワイヤ２３０と、封止樹脂２４０とを有する。

【0050】

積層半導体素子２１０は、第１半導体素子２１１と、第２半導体素子２１２とを有する。第１半導体素子２１１はバンプ２２０を介して第１パッド２１に接続されている。つまり、第１半導体素子２１１は配線基板１００にフリップチップ実装されている。バンプ２２０には、例えば、はんだバンプが用いられる。はんだバンプの材料としては、錫銀（ＳｎＡｇ）系合金、錫亜鉛（ＳｎＺｎ）系合金及び錫銅（ＳｎＣｕ）系合金等の無鉛はんだ、並びに鉛錫（ＰｂＳｎ）系合金の有鉛はんだが例示される。

【0051】

第２半導体素子２１２は第１半導体素子２１１の上に積層されている。第２半導体素子２１２の上面には外部接続用のパッドが形成されており、ボンディングワイヤ２３０がこのパッドと第２パッド２２とを接続している。そして、ソルダレジスト層６０の上面側において、第２パッド２２、バンプ２２０、積層半導体素子２１０及びボンディングワイヤ２３０が封止樹脂２４０により封止されている。

【0052】

以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。

【符号の説明】

【0053】

１０ 第１絶縁層
１０Ａ 第１面
１０Ｂ 第２面
１１ 第１ビアホール
１２ 第２ビアホール
２１ 第１パッド
２２ 第２パッド
３０ 第１配線層
３１ 第１配線部
３１Ｖ 第１ビア導体
３２ 第２配線部
３２Ｖ 第２ビア導体
８０ めっきレジスト層
１００ 配線基板
２００ 半導体装置
２２０ バンプ
２３０ ボンディングワイヤ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】