知財求人 - 知財ポータルサイト「IP Force」
▶ 新日本無線株式会社の特許一覧 ▶ 国立大学法人東京工業大学の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023077686
(43)【公開日】2023-06-06
(54)【発明の名称】センサインターフェース回路
(51)【国際特許分類】
G01R 27/26 20060101AFI20230530BHJP
G01R 19/252 20060101ALI20230530BHJP
G01R 27/02 20060101ALI20230530BHJP
【ＦＩ】
G01R27/26 C
G01R19/252
G01R27/02 R
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2021191053
(22)【出願日】2021-11-25
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(71)【出願人】
【識別番号】304021417
【氏名又は名称】国立大学法人東京工業大学
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】西舘 凌矢
(72)【発明者】
【氏名】白川 貴啓
(72)【発明者】
【氏名】佐藤 裕樹
(72)【発明者】
【氏名】佐藤 征幸
(72)【発明者】
【氏名】石原 昇
【テーマコード（参考）】
2G028
2G035
【Ｆターム（参考）】
2G028AA01
2G028BB02
2G028BB06
2G028CG02
2G028CG07
2G028EJ02
2G028FK03
2G028GL01
2G035AA01
2G035AD03
2G035AD10
2G035AD11
2G035AD12
2G035AD13
2G035AD20
2G035AD25
2G035AD27
2G035AD28
2G035AD29
2G035AD47
2G035AD51
2G035AD53
2G035AD55
2G035AD56
2G035AD57
(57)【要約】 （修正有）
【課題】センサの信号レベルを周波数変化に変換し、その変換精度を向上する。
【解決手段】センサインターフェース回路において、周波数同期回路は、電圧を生成する電圧源と、参照周波数を第１のインピーダンスに変換する第１の周波数インピーダンス変換回路と、生成される電圧と第１のインピーダンスとを用いて電流を生成する電流源と、電圧源に接続された第１の入力ノードと電流源に接続された第２の入力ノードと出力ノードとを有し、第１の入力ノードで受ける電圧と第２の入力ノードで受ける第２の電圧との少なくとも一方がセンサの信号レベルに対応し、第１の入力ノードで受ける電圧と第２の入力ノードで受ける電圧との差分に応じて制御電圧を生成する電圧差検出回路と、制御電圧に応じて発振信号を生成する電圧制御発振回路と発振信号に応じた信号の周波数を第２のインピーダンスに変換する第２の周波数インピーダンス変換回路とを有する。
【選択図】図２
【解決手段】センサインターフェース回路において、周波数同期回路は、電圧を生成する電圧源と、参照周波数を第１のインピーダンスに変換する第１の周波数インピーダンス変換回路と、生成される電圧と第１のインピーダンスとを用いて電流を生成する電流源と、電圧源に接続された第１の入力ノードと電流源に接続された第２の入力ノードと出力ノードとを有し、第１の入力ノードで受ける電圧と第２の入力ノードで受ける第２の電圧との少なくとも一方がセンサの信号レベルに対応し、第１の入力ノードで受ける電圧と第２の入力ノードで受ける電圧との差分に応じて制御電圧を生成する電圧差検出回路と、制御電圧に応じて発振信号を生成する電圧制御発振回路と発振信号に応じた信号の周波数を第２のインピーダンスに変換する第２の周波数インピーダンス変換回路とを有する。
【選択図】図２
【特許請求の範囲】
【請求項1】
センサに接続可能である周波数同期回路を備え、
前記周波数同期回路は、
電圧を生成する電圧源と、
参照周波数を第１のインピーダンスに変換する第１の周波数インピーダンス変換回路と、
前記電圧源と前記第１の周波数インピーダンス変換回路とに接続され、前記生成される電圧と前記第１のインピーダンスとを用いて電流を生成する電流源と、
前記電圧源に接続された第１の入力ノードと前記電流源に接続された第２の入力ノードと出力ノードとを有し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける第２の電圧との少なくとも一方が前記センサの信号レベルに対応し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける電圧との差分に応じて制御電圧を生成する電圧差検出回路と、
前記電圧差検出回路の出力ノードに接続され、前記制御電圧に応じて発振信号を生成する電圧制御発振回路と、
前記電圧制御発振回路と前記電圧差検出回路の第２の入力ノードとの間に接続され、前記発振信号に応じた信号の周波数を第２のインピーダンスに変換する第２の周波数インピーダンス変換回路と、
を有する
センサインターフェース回路。
前記周波数同期回路は、
電圧を生成する電圧源と、
参照周波数を第１のインピーダンスに変換する第１の周波数インピーダンス変換回路と、
前記電圧源と前記第１の周波数インピーダンス変換回路とに接続され、前記生成される電圧と前記第１のインピーダンスとを用いて電流を生成する電流源と、
前記電圧源に接続された第１の入力ノードと前記電流源に接続された第２の入力ノードと出力ノードとを有し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける第２の電圧との少なくとも一方が前記センサの信号レベルに対応し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける電圧との差分に応じて制御電圧を生成する電圧差検出回路と、
前記電圧差検出回路の出力ノードに接続され、前記制御電圧に応じて発振信号を生成する電圧制御発振回路と、
前記電圧制御発振回路と前記電圧差検出回路の第２の入力ノードとの間に接続され、前記発振信号に応じた信号の周波数を第２のインピーダンスに変換する第２の周波数インピーダンス変換回路と、
を有する
センサインターフェース回路。
【請求項2】
前記第１の周波数インピーダンス変換回路は、前記センサに接続され、前記センサの信号レベルに応じて前記参照周波数を前記第１のインピーダンスに変換し、
前記電圧差検出回路は、前記第２の入力ノードで受ける電圧が前記センサの信号レベルと前記信号の周波数とに対応する
請求項１に記載のセンサインターフェース回路。
前記電圧差検出回路は、前記第２の入力ノードで受ける電圧が前記センサの信号レベルと前記信号の周波数とに対応する
請求項１に記載のセンサインターフェース回路。
【請求項3】
前記電圧源は、前記センサに接続され、前記センサの信号レベルに応じて電圧を生成し、
前記電圧差検出回路は、前記第１の入力ノードで受ける電圧が前記センサの信号レベルと前記参照周波数とに対応する
請求項１に記載のセンサインターフェース回路。
前記電圧差検出回路は、前記第１の入力ノードで受ける電圧が前記センサの信号レベルと前記参照周波数とに対応する
請求項１に記載のセンサインターフェース回路。
【請求項4】
前記第１の周波数インピーダンス変換回路及び前記第２の周波数インピーダンス変換回路は、それぞれ、互いに対応するスイッチトキャパシタ回路で構成される
請求項１に記載のセンサインターフェース回路。
請求項１に記載のセンサインターフェース回路。
【請求項5】
前記第２の周波数インピーダンス変換回路は、
一端が第１の電位に接続された第１の容量素子と、
一端が前記第１の電位に接続され、他端が前記電圧差検出回路の第２の入力ノードに接続された第２の容量素子と、
一端が前記電圧差検出回路の第２の入力ノードに接続され、他端が前記第１の容量素子の他端に接続され、制御端が前記電圧制御発振回路に接続された第１のスイッチと、
前記電圧制御発振回路に接続された第１のインバータと、
一端が前記第１の容量素子の他端に接続され、他端が前記第１の電位に接続され、制御端が前記第１のインバータに接続された第２のスイッチと、
を有し、
前記第１の周波数インピーダンス変換回路は、
一端が前記第１の電位に接続され、他端が前記電流源に接続された第３の容量素子と、
一端が前記電流源に接続され、他端が前記センサに接続され、制御端で前記参照周波数を受ける第３のスイッチと、
前記参照周波数が入力される第２のインバータと、
一端が前記センサに接続され、他端が前記第１の電位に接続され、制御端が前記第２のインバータに接続された第４のスイッチと、
を有する
請求項２に記載のセンサインターフェース回路。
一端が第１の電位に接続された第１の容量素子と、
一端が前記第１の電位に接続され、他端が前記電圧差検出回路の第２の入力ノードに接続された第２の容量素子と、
一端が前記電圧差検出回路の第２の入力ノードに接続され、他端が前記第１の容量素子の他端に接続され、制御端が前記電圧制御発振回路に接続された第１のスイッチと、
前記電圧制御発振回路に接続された第１のインバータと、
一端が前記第１の容量素子の他端に接続され、他端が前記第１の電位に接続され、制御端が前記第１のインバータに接続された第２のスイッチと、
を有し、
前記第１の周波数インピーダンス変換回路は、
一端が前記第１の電位に接続され、他端が前記電流源に接続された第３の容量素子と、
一端が前記電流源に接続され、他端が前記センサに接続され、制御端で前記参照周波数を受ける第３のスイッチと、
前記参照周波数が入力される第２のインバータと、
一端が前記センサに接続され、他端が前記第１の電位に接続され、制御端が前記第２のインバータに接続された第４のスイッチと、
を有する
請求項２に記載のセンサインターフェース回路。
【請求項6】
前記第２の周波数インピーダンス変換回路は、
一端が第１の電位に接続された第１の容量素子と、
一端が前記第１の電位に接続され、他端が前記電圧差検出回路の第２の入力ノードに接続された第２の容量素子と、
一端が前記電圧差検出回路の第２の入力ノードに接続され、他端が前記第１の容量素子の他端に接続され、制御端が前記電圧制御発振回路に接続された第１のスイッチと、
前記電圧制御発振回路に接続された第１のインバータと、
一端が前記第１の容量素子の他端に接続され、他端が前記第１の電位に接続され、制御端が前記第１のインバータに接続された第２のスイッチと、
を有し、
前記第１の周波数インピーダンス変換回路は、
一端が前記第１の電位に接続され、他端が前記電流源に接続された第３の容量素子と、
一端が前記第１の電位に接続された第４の容量素子と、
一端が前記電流源に接続され、他端が前記第４の容量素子の他端に接続され、制御端で前記参照周波数を受ける第３のスイッチと、
前記参照周波数が入力される第２のインバータと、
一端が前記第４の容量素子の他端に接続され、他端が前記第１の電位に接続され、制御端が前記第２のインバータに接続された第４のスイッチと、
を有する
請求項３に記載のセンサインターフェース回路。
一端が第１の電位に接続された第１の容量素子と、
一端が前記第１の電位に接続され、他端が前記電圧差検出回路の第２の入力ノードに接続された第２の容量素子と、
一端が前記電圧差検出回路の第２の入力ノードに接続され、他端が前記第１の容量素子の他端に接続され、制御端が前記電圧制御発振回路に接続された第１のスイッチと、
前記電圧制御発振回路に接続された第１のインバータと、
一端が前記第１の容量素子の他端に接続され、他端が前記第１の電位に接続され、制御端が前記第１のインバータに接続された第２のスイッチと、
を有し、
前記第１の周波数インピーダンス変換回路は、
一端が前記第１の電位に接続され、他端が前記電流源に接続された第３の容量素子と、
一端が前記第１の電位に接続された第４の容量素子と、
一端が前記電流源に接続され、他端が前記第４の容量素子の他端に接続され、制御端で前記参照周波数を受ける第３のスイッチと、
前記参照周波数が入力される第２のインバータと、
一端が前記第４の容量素子の他端に接続され、他端が前記第１の電位に接続され、制御端が前記第２のインバータに接続された第４のスイッチと、
を有する
請求項３に記載のセンサインターフェース回路。
【請求項7】
前記電圧源は、
電源電位と基準電位との間で前記基準電位の側で前記センサに直列接続される第１の抵抗素子と、
電源電位と基準電位との間で前記電源電位の側で前記センサに直列接続される第２の抵抗素子と、
を有し、
前記センサ及び前記第１の抵抗素子の間のノードが前記電圧差検出回路の第１の入力ノードに電気的に接続され、
前記センサ及び前記第２の抵抗素子の間のノードが前記電流源に電気的に接続される
請求項３に記載のセンサインターフェース回路。
電源電位と基準電位との間で前記基準電位の側で前記センサに直列接続される第１の抵抗素子と、
電源電位と基準電位との間で前記電源電位の側で前記センサに直列接続される第２の抵抗素子と、
を有し、
前記センサ及び前記第１の抵抗素子の間のノードが前記電圧差検出回路の第１の入力ノードに電気的に接続され、
前記センサ及び前記第２の抵抗素子の間のノードが前記電流源に電気的に接続される
請求項３に記載のセンサインターフェース回路。
【請求項8】
前記第１の周波数インピーダンス変換回路に接続された分周回路と、
前記電圧制御発振回路に接続された第１の入力ノードと前記分周回路に接続された第２の入力ノードと出力ノードとを有する論理ゲートと、
前記論理ゲートの出力ノードに接続されたカウンタと、
をさらに備えた
請求項１に記載のセンサインターフェース回路。
前記電圧制御発振回路に接続された第１の入力ノードと前記分周回路に接続された第２の入力ノードと出力ノードとを有する論理ゲートと、
前記論理ゲートの出力ノードに接続されたカウンタと、
をさらに備えた
請求項１に記載のセンサインターフェース回路。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書の実施形態は、センサインターフェース回路に関する。
【背景技術】
【0002】
発振回路を有するセンサインターフェース回路は、センサの信号レベルに応じて発振回路を発振させ、センサの信号レベルに応じた周波数を有する発振信号を生成して出力する。センサインターフェース回路は、センサの信号レベルを高精度に周波数に変換することが要求される。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】宮内 楓， 田口 泰地， 石川 洋介， 伊藤 浩之， 道正 志郎， 益 一哉， 石原 昇， 「ＲＦバックスキャッタリングによる低電力ワイヤレスセンサ端末モジュールの試作評価結果」， ２０１８年 電子情報通信学会総合大会， 日本， ２０１８年３月２０日－２３日， Ｂ－１８－１７， ｐ．３６１
【発明の概要】
【発明が解決しようとする課題】
【0004】
例えば、センサインターフェース回路では、センサの信号レベルに応じた発振信号の周波数が、センサの特性とセンサインターフェース回路内の素子の特性に依存して変化するように構成されることがある。この場合、発振信号の周波数の精度は、センサの特性の絶対精度と素子の特性の絶対精度とに依存するため、製造プロセス、電源電圧、及び／又は温度などの変動要因の影響を受けてばらつきやすい。これにより、センサの信号レベルの周波数への変換精度が低下しやすい。
【0005】
本発明の目的は、センサの信号レベルを周波数変化に変換し、その変換精度を向上できるセンサインターフェース回路を提供することである。
【課題を解決するための手段】
【0006】
上述した課題を解決し、目的を達成するために、本発明の１つの側面にかかるセンサインターフェース回路は、センサに接続可能である周波数同期回路を有し、前記周波数同期回路は、電圧を生成する電圧源と、参照周波数を第１のインピーダンスに変換する第１の周波数インピーダンス変換回路と、前記電圧源と前記第１のインピーダンス変換回路とに接続され、前記生成される電圧と前記第１のインピーダンスとを用いて電流を生成する電流源と、前記電圧源に接続された第１の入力ノードと前記電流源に接続された第２の入力ノードと出力ノードとを有し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける第２の電圧との少なくとも一方が前記センサの信号レベルに対応し、前記第１の入力ノードで受ける電圧と前記第２の入力ノードで受ける電圧との差分に応じて制御電圧を生成する電圧差検出回路と、前記電圧差検出回路の出力ノードに接続され、前記制御電圧に応じて発振信号を生成する電圧制御発振回路と、前記電圧制御発振回路と前記電圧差検出回路の第２の入力ノードとの間に接続され、前記発振信号に応じた信号の周波数を第２のインピーダンスに変換する第２の周波数インピーダンス変換回路とを有する。
【発明の効果】
【0007】
本発明によれば、センサの信号レベルの周波数への変換精度を向上できる。
【図面の簡単な説明】
【0008】
【図1】実施形態に係るセンサインターフェース回路を含むシステムの構成を示すブロック図。
【図2】実施形態に係るセンサインターフェース回路の概略構成を示す回路図。
【図3】実施形態に係る周波数同期回路の構成を示す回路図。
【図4】実施形態における周波数インピーダンス変換回路の動作を示す図。
【図5】実施形態の第１の変形例に係るセンサインターフェース回路の概略構成を示す回路図。
【図6】実施形態の第１の変形例に係る周波数同期回路の構成を示す回路図。
【図7】実施形態の第２の変形例に係るセンサインターフェース回路の概略構成を示すブロック図。
【図8】実施形態の第２の変形例に係る周波数同期回路の構成を示す回路図。
【図9】実施形態の第３の変形例に係るセンサインターフェース回路を含むシステムの構成を示すブロック図。
【図10】実施形態の第３の変形例に係るセンサインターフェース回路の概略構成を示すブロック図。
【図11】実施形態の第４の変形例に係るセンサインターフェース回路を含むシステムの構成を示す回路図。
【図12】実施形態の第４の変形例に係るセンサインターフェース回路の概略構成を示す回路図。
【図13】実施形態の第４の変形例に係るセンサインターフェース回路の詳細構成を示す回路図。
【図14】実施形態の第４の変形例に係るセンサインターフェース回路の動作を示す図。
【発明を実施するための形態】
【0009】
以下、図面を参照しながら、センサインターフェース回路の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。
【0010】
（実施形態）
実施形態に係るセンサインターフェース回路は、センサの信号レベルを周波数に変換する回路である。センサインターフェース回路で変換された周波数は、後段でセンサの信号レベルに対応するデジタル値に変換されて利用される。センサインターフェース回路には、センサの信号レベルの周波数への変換精度を向上するための工夫が施される。
実施形態に係るセンサインターフェース回路は、センサの信号レベルを周波数に変換する回路である。センサインターフェース回路で変換された周波数は、後段でセンサの信号レベルに対応するデジタル値に変換されて利用される。センサインターフェース回路には、センサの信号レベルの周波数への変換精度を向上するための工夫が施される。
【0011】
例えば、センサインターフェース回路１は、図１に示すようなシステムに適用される。図１は、センサインターフェース回路１を含むシステム１００の構成を示すブロック図である。システム１００は、センサ２、センサインターフェース回路１及びコントローラ３を有する。
【0012】
センサインターフェース回路１は、センサ２及びコントローラ３の間に接続される。センサ２は、所定の物理量を検出し、その信号をセンサインターフェース回路１へ供給する。コントローラ３は、参照周波数ＦＲＥＦを有する周期信号ＦＲＥＦを生成してセンサインターフェース回路１へ供給する。センサインターフェース回路１は、発振回路を有し、周期信号ＦＲＥＦを用いながら、センサ２の信号レベルに応じて発振回路で発振動作を行う。これにより、センサインターフェース回路１は、センサ２の信号レベルに応じた周波数ＦＯＵＴを有する発振信号ＦＯＵＴを生成してコントローラ３へ出力する。コントローラ３は、発振信号ＦＯＵＴに応じたデジタル値ＣＮＴＯＵＴを生成し、デジタル値ＣＮＴＯＵＴを用いて所定の処理を行う。
【0013】
コントローラ３は、クロック生成回路４、周期信号生成回路５、カウンタ６、及び処理回路７を有する。クロック生成回路４は、システムクロックＣＬＫを生成して周期信号生成回路５、カウンタ６、処理回路７へそれぞれ供給する。周期信号生成回路５は、システムクロックＣＬＫを分周して周期信号ＦＲＥＦを生成してもよいし、システムクロックＣＬＫに同期して発振動作を行って周期信号ＦＲＥＦを生成してもよい。周期信号生成回路５は、周期信号ＦＲＥＦをセンサインターフェース回路１へ供給する。カウンタ６は、システムクロックＣＬＫに同期してカウント動作を行い、発振信号ＦＯＵＴのパルス数をカウントし、カウント値をデジタル値ＣＮＴＯＵＴとして生成する。処理回路７は、システムクロックＣＬＫ及びデジタル値ＣＮＴＯＵＴを用いて所定の処理を行う。例えば、処理回路７は、デジタル値ＣＮＴＯＵＴを所定の物理量の値（センサ素子換算値）に換算する。処理回路７は、センサ素子換算値を用いて所定の統計処理を行ってもよい。
【0014】
なお、図１の構成では、周期信号生成回路５とカウンタ６とが同じシステムクロックＣＬＫに同期して動作している。仮に、動作中にシステムクロックＣＬＫの発振周波数が＋１０％変動し、周期信号生成回路５で生成する周期信号ＦＲＥＦの参照周波数ＦＲＥＦが＋１０％変動した場合でも、同じくシステムクロックＣＬＫで動作しているカウンタ６の計測時間は－１０％変動し打ち消されるため、システムクロックＣＬＫの変動は影響しにくい。よって、システムクロックＣＬＫに精度の低いものを利用できるため、システム１００全体のコストダウンを図ることができる。
【0015】
図１の構成において、高精度なデジタル値ＣＮＴＯＵＴを得るためには、センサインターフェース回路１におけるセンサ２の信号レベルの周波数への変換精度の向上が望まれる。センサインターフェース回路１において、変換精度を向上するために、発振回路を周波数同期回路で実現することが考えられる。周波数同期回路は、周波数比較回路、電圧制御発振回路（ＶＣＯ）などで構成される周波数負帰還回路であってもよい。電圧制御発振回路の発振周波数と参照周波数との周波数差を検出し、周波数差がゼロに近づくように電圧制御発振回路を電圧制御する。この周波数同期回路を周波数ドメインに代えて電圧ドメインで周波数同期ループのフィードバック動作を行うよう構成することで周波数同期回路を高精度化できる。
【0016】
例えば、周波数同期回路１０を含むセンサインターフェース回路１は、図２に示すように構成され得る。図２は、センサインターフェース回路１の概略構成を示す回路図である。センサインターフェース回路１は、センサ２及びコントローラ３の間に接続される。
【0017】
センサ２は、例えば容量性のセンサであり、その信号レベルに応じて、等価的に、容量値が変化する可変容量素子ＣＳＥＮＳを含む。可変容量素子ＣＳＥＮＳは、一端がセンサインターフェース回路１の端子１ａに接続され、他端がグランド電位に接続される。
【0018】
センサインターフェース回路１は、周波数同期回路１０、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）２７、ＲＦスイッチ２６を有する。
【0019】
周波数同期回路１０は、入力ノード１０ａが端子１ａを介してセンサ２の一端に電気的に接続され、入力ノード１０ｂが端子１ｂを介してコントローラ３に電気的に接続され、出力ノード１０ｃがＬＰＦ２７、ＲＦスイッチ２６及び端子１ｃを介してコントローラ３に電気的に接続される。ＬＰＦ２７は、入力ノードが周波数同期回路１０に接続され、出力ノードがＲＦスイッチ２６に接続される。ＲＦスイッチ２６は、例えばＮＭＯＳトランジスタであり、ゲートがＬＰＦ２７に接続され、ソースがグランド電位に接続され、ドレインがセンサインターフェース回路１の端子１ｃを介してコントローラ３に接続される。
【0020】
周波数同期回路１０は、センサ２の信号レベル（例えば、可変容量素子ＣＳＥＮＳの容量値）に応じて発振動作を行う。周波数同期回路１０からＬＰＦ２７経由で受けた発振信号に応じてＲＦスイッチ２６がオン・オフすることで、周波数ＦＯＵＴを有する発振信号ＦＯＵＴが端子１ｃから出力される。このとき、周波数同期回路１０は、電圧ドメインで周波数同期ループのフィードバック動作を行う。
【0021】
図３は、周波数同期回路１０の構成を示す図である。図３では、簡略化のため、ＬＰＦ２７及びＲＦスイッチ２６の図示が省略されている。周波数同期回路１０は、参照電圧ＶＲＥＦ１を生成する。周波数同期回路１０は、周期信号ＦＲＥＦを受ける。周期信号ＦＲＥＦは、参照周波数ＦＲＥＦで周期的にレベルが変化する信号である。周波数同期回路１０は、センサ２の信号レベル（例えば、可変容量素子ＣＳＥＮＳの容量値）に応じて、参照周波数ＦＲＥＦをインピーダンスＺＳＥＮＳ１に変換する。参照周波数ＦＲＥＦが略一定に維持される場合、インピーダンスＺＳＥＮＳ１の変化は、センサ２の信号レベル（例えば、可変容量素子ＣＳＥＮＳの容量値）の変化に対応する。周波数同期回路１０は、インピーダンスＺＳＥＮＳ１に応じた電流ＩＳＥＮＳ１を生成し、電流ＩＳＥＮＳ１に比例する電流ＩＳＥＮＳ２をさらに生成する。電流ＩＳＥＮＳ２は、センサ２の信号レベルに応じた電流である。それとともに、周波数同期回路１０は、発振動作を行って生成した発振信号の周波数ＦＯＵＴをインピーダンスＺ２に変換する。周波数同期回路１０は、変換されたインピーダンスＺ２を、センサ２の信号レベルに応じた電流ＩＳＥＮＳ２を用いてさらに電圧ＶＳＥＮＳ２に変換する。変換された電圧ＶＳＥＮＳ２は、センサ２の信号レベルに応じた電圧である。周波数同期回路１０は、周波数同期ループのフィードバック動作を、センサ２の信号レベルに応じた電圧ＶＳＥＮＳ２と参照電圧ＶＲＥＦ１との差分がゼロに近づくように行う。
【0022】
周波数同期回路１０では、電圧ドメインでの周波数同期機能を高精度に実現するために、発振信号の周波数ＦＯＵＴをインピーダンスＺ２に変換する周波数インピーダンス変換回路１３（第２の周波数インピーダンス変換回路）と、参照周波数ＦＲＥＦをインピーダンスＺＳＥＮＳ１に変換する周波数インピーダンス変換回路１８（第１の周波数インピーダンス変換回路）とが、電流源１５を介して接続される。周波数インピーダンス変換回路１３及び周波数インピーダンス変換回路１８は、それぞれ、互いに対応するスイッチトキャパシタ回路で構成される。これにより、周波数同期回路１０は、センサの信号レベルに応じた発振信号の周波数が、センサの特性とセンサインターフェース回路１内の素子の特性との相対比に依存して変化するように構成される。
【0023】
例えば、周波数同期回路１０は、図２に示すように、電圧制御発振回路１１、分周回路１２、周波数インピーダンス変換回路１３、分周回路１９、周波数インピーダンス変換回路１８、電圧源１４、電流源１５、電圧差検出回路１６、及びフィルタ１７を有する。電圧差検出回路１６、フィルタ１７、電圧制御発振回路１１、分周回路１２、周波数インピーダンス変換回路１３は、ループ状に接続される。このループ状の接続が周波数同期ループを構成する。また、周波数同期回路１０は、センサ２が周波数インピーダンス変換回路１８経由で電流源１５に接続され、センサ２の信号レベルに応じて電流源１５が流す電流ＩＳＥＮＳ２が変化する。周波数同期回路１０は、電流変化型の周波数同期回路と呼ぶことができる。
【0024】
電圧源１４は、電流源１５及び電圧差検出回路１６に並列に接続されている。電圧源１４は、出力ノード１４ａが電流源１５の制御ノード１５ｃと電圧差検出回路１６の入力ノード１６ａとに接続されている。電圧源１４は、参照電圧を生成する。
【0025】
例えば、電圧源１４は、図３に示すように抵抗分圧で参照電圧ＶＲＥＦ１を生成する。電圧源１４は、複数の抵抗素子Ｒ１，Ｒ２を有する。抵抗素子Ｒ２は、一端がグランド電位に接続され、他端が抵抗素子Ｒ１に接続される。抵抗素子Ｒ１は、一端が抵抗素子Ｒ２に接続され、他端が電源電位Ｖｄｄに接続される。抵抗素子Ｒ１の抵抗値をＲ１とし、抵抗素子Ｒ２の抵抗値をＲ２とすると、電圧源１４は、次の数式１に示す参照電圧ＶＲＥＦ１を生成し得る。
ＶＲＥＦ１＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖｄｄ・・・数式１
ＶＲＥＦ１＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖｄｄ・・・数式１
【0026】
分周回路１９は、端子１ｂ及び周波数インピーダンス変換回路１８の間に電気的に接続される。分周回路１９は、入力ノード１９ａが端子１ｂに電気的に接続され、出力ノード１９ｂが周波数インピーダンス変換回路１８に電気的に接続される。分周回路１９は、入力ノード１９ａで受けた周期信号ＦＲＥＦを分周し、周期信号ＦＲＥＦ’を生成して周波数インピーダンス変換回路１８へ供給する。周期信号ＦＲＥＦは、参照周波数ＦＲＥＦを有する。周期信号ＦＲＥＦ’は、参照周波数ＦＲＥＦ’を有する。参照周波数ＦＲＥＦ’は、参照周波数ＦＲＥＦの２分の１の周波数であってもよい。このとき、分周回路１９は、周期信号ＦＲＥＦ’のデューティー比を例えば５０％近傍に調整することができる。
【0027】
例えば、図３に示す分周回路１９は、２分周するように構成される。分周回路１９は、フリップフロップ１９１及びインバータ１９２を有する。フリップフロップ１９１は、データ入力ノードＤがインバータ１９２の出力ノードに接続され、クロックノードＣＫが端子１ｂに接続され、データ出力ノードＱがインバータ１９２の入力ノード及び周波数インピーダンス変換回路１８に接続される。フリップフロップ１９１は、周期信号ＦＲＥＦの波形の立ち上がりエッジに同期して、その出力信号が論理反転された信号を保持するとともに、その出力信号をトグルさせる。これにより、分周回路１９は、入力ノード１９ａで受けた周期信号ＦＲＥＦを２分周し、参照周波数ＦＲＥＦ’（＝ＦＲＥＦ／２）を有する周期信号ＦＲＥＦ’を生成する。また、分周回路１９は、受けた周期信号ＦＲＥＦの周期で出力される信号をトグルさせることで、周期信号ＦＲＥＦ’のデューティー比を５０％近傍に調整し得る。
【0028】
図２に示す分周回路１９は、参照周波数ＦＲＥＦ’を有する周期信号ＦＲＥＦ’を周波数インピーダンス変換回路１８に出力する。
【0029】
周波数インピーダンス変換回路１８は、端子１ａと端子１ｂと電流源１５との間に電気的に接続され、センサ２と分周回路１９と電流源１５との間に電気的に接続される。周波数インピーダンス変換回路１８は、入力ノード１８ａがセンサ２に接続され、入力ノード１８ｂが分周回路１９の出力ノード１９ｂに接続され、出力ノード１８ｃが電流源１５の入力ノード１５ｄに接続される。周波数インピーダンス変換回路１８は、分周回路１９から周期信号ＦＲＥＦ’を受け、周期信号ＦＲＥＦ’の参照周波数ＦＲＥＦ’をインピーダンスＺ１に変換する。
【0030】
例えば、周波数インピーダンス変換回路１８は、図３に示すように、スイッチトキャパシタ回路で構成され得る。スイッチトキャパシタ回路とは、スイッチと容量素子とを組み合わせることで抵抗器のように電流又は電圧を制限する回路である。周波数インピーダンス変換回路１８は、周期信号ＦＲＥＦ’に応じて容量素子を充放電させることで、センサ２の検出値と参照周波数ＦＲＥＦ’とに応じたインピーダンスＺＳＥＮＳ１を発生させることができる。
【0031】
周波数インピーダンス変換回路１８は、容量素子（第３の容量素子）１８２、スイッチ（第３のスイッチ）１８３、スイッチ（第４のスイッチ）１８４、及びインバータ（第２のインバータ）１８５を有する。センサ２の可変容量素子ＣＳＥＮＳは、一端がグランド電位に接続され、他端がスイッチ１８３及びスイッチ１８４の間のノード１８６に接続される。容量素子１８２は、一端がグランド電位に接続され、他端が電流源１５の入力ノード１５ｄに接続される。スイッチ１８３は、一端が電流源１５の入力ノード１５ｄに接続され、他端がノード１８６に接続され、制御端が分周回路１９を介して端子１ｂに接続される。スイッチ１８４は、一端がノード１８６に接続され、他端がグランド電位に接続され、制御端がインバータ１８５に接続される。インバータ１８５は、入力ノードが分周回路１９を介して端子１ｂに接続され、出力ノードがスイッチ１８４に接続される。
【0032】
周波数インピーダンス変換回路１８では、スイッチ１８３及びスイッチ１８４が、周期信号ＦＲＥＦ’のレベルに応じて相補的にオン・オフする。これにより、可変容量素子ＣＳＥＮＳが充放電される。周期信号ＦＲＥＦ’がＨレベルである場合、スイッチ１８３がオフ状態に維持されるとともにスイッチ１８４がオン状態に維持され、可変容量素子ＣＳＥＮＳの電荷がグランド電位に排出され、可変容量素子ＣＳＥＮＳが放電される。周期信号ＦＲＥＦ’がＬレベルである場合、スイッチ１８３がオン状態に維持されるとともにスイッチ１８４がオフ状態に維持され、電流ＩＳＥＮＳ１に応じた電荷が可変容量素子ＣＳＥＮＳに蓄積され、可変容量素子ＣＳＥＮＳが充電される。このとき、容量素子１８２は、周期信号ＦＲＥＦ’のレベルに関わらず、電流ＩＳＥＮＳ１に応じた電荷を蓄積した状態を維持している。
【0033】
すなわち、周波数インピーダンス変換回路１８は、参照周波数ＦＲＥＦ’を有する周期信号ＦＲＥＦ’によって可変容量素子ＣＳＥＮＳに対して周期的に充電と放電とを繰り返すことで等価的に参照周波数ＦＲＥＦ’及び可変容量素子ＣＳＥＮＳに対応するインピーダンスＺＳＥＮＳ１を発生できる。このとき、周波数インピーダンス変換回路１８の出力ノード１８ｃの電圧は、可変容量素子ＣＳＥＮＳの充電時において、時定数的に変化するが、電荷の蓄積を維持する容量素子１８２によって平均化されながら安定点に収束する。この安定点における出力ノード１８ｃの電圧は、電流源１５により参照電圧ＶＲＥＦ１に等しくなるように制御される。このため、安定点に収束する時における電流源１５の入力ノード１５ｄに発生される電流ＩＳＥＮＳ１は、周波数インピーダンス変換回路１８で発生するインピーダンスＺＳＥＮＳ１を用いて、次の数式２のように表せる。
ＩＳＥＮＳ１＝ＶＲＥＦ１／ＺＳＥＮＳ１・・・数式２
ＩＳＥＮＳ１＝ＶＲＥＦ１／ＺＳＥＮＳ１・・・数式２
【0034】
すなわち、容量素子１８２の容量値をＣＡＶＥ１、可変容量素子ＣＳＥＮＳの容量値をＣＳＥＮＳとすると、安定点に収束する時における電流源１５の入力ノード１５ｄに発生される電流ＩＳＥＮＳ１は、次の数式３のようになる。
ＩＳＥＮＳ１＝ＶＲＥＦ１・ＦＲＥＦ’・ＣＳＥＮＳ＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ／２・・・数式３
ＩＳＥＮＳ１＝ＶＲＥＦ１・ＦＲＥＦ’・ＣＳＥＮＳ＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ／２・・・数式３
【0035】
数式２，３に示されるように、安定点に収束する状態において、参照周波数ＦＲＥＦが周波数インピーダンス変換回路１８でインピーダンスＺＳＥＮＳ１＝２／（ＦＲＥＦ・ＣＳＥＮＳ）に変換される。等価的には、インピーダンスＺＳＥＮＳ１＝２／（ＦＲＥＦ・ＣＳＥＮＳ）の一端が電流源１５の入力ノード１５ｄに接続され、その他端がグランド電位に接続された状態になる。このため、電流源１５の入力ノード１５ｄでは、印加される電圧ＶＲＥＦ１に応じて、数式３で示す電流ＩＳＥＮＳ１が発生される。電流ＩＳＥＮＳ１は、インピーダンスＺＳＥＮＳ１を含み、センサ２の検出値に対応している。また、電流ＩＳＥＮＳ１は、参照周波数ＦＲＥＦ’を含み、端子１ｂで受ける周期信号ＦＲＥＦの参照周波数ＦＲＥＦに対応している。
【0036】
図２に示す電圧源１４は、参照電圧ＶＲＥＦ１を電流源１５及び電圧差検出回路１６へそれぞれ供給する。
【0037】
電流源１５は、電圧源１４、電圧差検出回路１６、周波数インピーダンス変換回路１８、周波数インピーダンス変換回路１３に電気的に接続される。電流源１５は、入力ノード１５ａが電源電位Ｖｄｄに接続され、制御ノード１５ｃが電圧源１４に接続され、入力ノード１５ｄが周波数インピーダンス変換回路１８に接続され、出力ノード１５ｂが電圧差検出回路１６の入力ノード１６ｂと周波数インピーダンス変換回路１３とに接続されている。電流源１５は、センサ２の検出値に応じた電流ＩＳＥＮＳ２を発生させて電圧差検出回路１６の入力ノード１６ｂに流す。
【0038】
例えば、電流源１５は、図３に示すように構成され得る。電流源１５は、トランジスタ１５１、トランジスタ１５２、及び差動増幅回路１５３を有する。トランジスタ１５１は、電源電位Ｖｄｄと電圧差検出回路１６の入力ノード１６ｂとの間に電気的に接続される。トランジスタ１５１は、例えばＰＭＯＳトランジスタであり、ソースが電源電位Ｖｄｄに接続され、ドレインが電圧差検出回路１６の入力ノード１６ｂに接続され、ゲートが差動増幅回路１５３の出力ノード１５３ｃに接続される。トランジスタ１５２は、電源電位Ｖｄｄと周波数インピーダンス変換回路１８との間に電気的に接続可能である。トランジスタ１５２は、例えばＰＭＯＳトランジスタであり、ソースが電源電位Ｖｄｄに接続され、ドレインが周波数インピーダンス変換回路１８に接続され、ゲートが差動増幅回路１５３の出力ノード１５３ｃとトランジスタ１５１のゲートとに接続される。差動増幅回路１５３は、入力ノード１５３ａ、入力ノード１５３ｂ及び出力ノード１５３ｃを有する。入力ノード１５３ａは、電圧源１４に電気的に接続され、電圧源１４から参照電圧ＶＲＥＦ１を受ける。入力ノード１５３ｂは、トランジスタ１５２及び周波数インピーダンス変換回路１８の間のノード１５４に電気的に接続される。出力ノード１５３ｃは、トランジスタ１５１のゲート及びトランジスタ１５２のゲートに共通接続される。
【0039】
すなわち、トランジスタ１５１及びトランジスタ１５２は、差動増幅回路１５３を介してカレントミラー回路を構成する。差動増幅回路１５３→トランジスタ１５２→ノード１５４→差動増幅回路１５３のフィードバックループを用いて、差動増幅回路１５３は、ノード１５４の電位が参照電圧ＶＲＥＦ１に等しくなるようにトランジスタ１５１のゲート電圧及びトランジスタ１５２のゲート電圧を制御する。これにより、周波数インピーダンス変換回路１８のインピーダンスＺＳＥＮＳ１に流れる電流ＩＳＥＮＳ１は、上記の数式２，３のようになる。
【0040】
カレントミラー回路のミラー比を１とすると、電流源１５から電圧差検出回路１６の入力ノード１６ｂに流れる電流ＩＳＥＮＳ２は、次の数式４のようになる。
ＩＳＥＮＳ２＝ＩＳＥＮＳ１＝ＶＲＥＦ１／ＺＳＥＮＳ１＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ／２・・・数式４
ＩＳＥＮＳ２＝ＩＳＥＮＳ１＝ＶＲＥＦ１／ＺＳＥＮＳ１＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ／２・・・数式４
【0041】
数式４に示されるように、電流源１５の電流ＩＳＥＮＳ２は、センサ２の容量値ＣＳＥＮＳに応じたインピーダンスＺＳＥＮＳ１に依存し、センサ２の容量値ＣＳＥＮＳの変化に応じて変化する。参照電圧ＶＲＥＦ１及び参照周波数ＦＲＥＦが略一定であれば、電流ＩＳＥＮＳ２の変化は、センサ２の容量値ＣＳＥＮＳの変化を示す。
【0042】
図２に示す電圧制御発振回路１１は、電圧差検出回路１６及び出力ノード１０ｃの間に電気的に接続され、フィルタ１７及び分周回路１２の間に電気的に接続される。電圧制御発振回路１１は、入力ノード１１ａがフィルタ１７を介して電圧差検出回路１６の出力ノード１６ｃに電気的に接続され、出力ノード１１ｂが分周回路１２を介して出力ノード１０ｃに電気的に接続される。電圧制御発振回路１１は、電圧差検出回路１６からフィルタ１７を介して受けた制御電圧ＶＣＴＲＬに応じて発振動作を行い、制御電圧ＶＣＴＲＬに応じた周波数ＦＳＥＮＳを有する発振信号ＦＳＥＮＳを生成する。
【0043】
例えば、電圧制御発振回路１１は、図３に示すように弛張型の発振回路で構成され得る。電圧制御発振回路１１は、インバータチェーン１１１、可変抵抗素子１１２、及び容量素子１１３を有する。インバータチェーン１１１は、リング状に接続された複数段のインバータＩｎｖ１～Ｉｎｖ３とリング外で出力側に設けられたインバータＩｎｖ４とを含む。各インバータＩｎｖは、例えばＮＭＯＳトランジスタとＰＭＯＳトランジスタとをインバータ接続することで構成される。リング状に接続されたインバータＩｎｖの段数は、奇数段であり、例えば３段である。初段のインバータＩｎｖ１の出力ノードは、次段のインバータＩｎｖ２の入力ノードに電気的に接続されている。最終段のインバータＩｎｖ３の出力ノードは、インバータＩｎｖ４の入力ノードと初段のインバータＩｎｖ１の入力ノードとにそれぞれ電気的に接続されている。インバータＩｎｖ４の出力ノードは、電圧制御発振回路１１の出力ノード１１ｂに接続されている。可変抵抗素子１１２は、インバータチェーン１１１における複数段のインバータＩｎｖ１～Ｉｎｖ３に直列に電気的に接続される。可変抵抗素子１１２はインバータＩｎｖ２の出力ノードとインバータＩｎｖ３の入力ノードとの間に電気的に接続される。容量素子１１３は、インバータチェーン１１１におけるインバータＩｎｖ及び可変抵抗素子１１２と並列に接続される。図３では、容量素子１１３が２段目のインバータＩｎｖ２及び可変抵抗素子１１２の直列接続に対して並列に接続された構成が例示されている。
【0044】
電圧制御発振回路１１では、可変抵抗素子１１２が制御ノードで制御電圧ＶＣＴＲＬを受ける。可変抵抗素子１１２は、制御電圧ＶＣＴＲＬに応じてその抵抗値ＲＶＣＯが変化する。容量素子１１３の容量値をＣＶＣＯとすると、可変抵抗素子１１２の抵抗値ＲＶＣＯが変化することで、可変抵抗素子１１２と容量素子１１３との時定数ＲＶＣＯ×ＣＶＣＯが変化する。電圧制御発振回路１１の発振周波数ＦＳＥＮＳは、時定数ＲＶＣＯ×ＣＶＣＯに応じて決まる。すなわち、電圧制御発振回路１１は、制御電圧ＶＣＴＲＬに応じて時定数ＲＶＣＯ×ＣＶＣＯが変化し、変化後の時定数ＲＶＣＯ×ＣＶＣＯに応じた周波数ＦＳＥＮＳを有する発振信号を生成する。なお、可変抵抗素子１１２は、図３に例示したように、ドレインをインバータＩｎｖ２の出力ノードに接続し、ソースをインバータＩｎｖ３の入力ノードに接続し、ゲートに制御電圧ＶＣＴＲＬが印加されるＮＭＯＳトランジスタで構成してもよい。
【0045】
図２に示す電圧制御発振回路１１は、周波数ＦＳＥＮＳを有する発振信号ＦＳＥＮＳを分周回路１２へ供給する。
【0046】
分周回路１２は、電圧制御発振回路１１及び出力ノード１０ｃの間に電気的に接続される。分周回路１２は、入力ノード１２ａが電圧制御発振回路１１の出力ノード１１ｂに電気的に接続され、出力ノード１２ｂが出力ノード１０ｃに電気的に接続される。分周回路１２は、入力ノード１２ａで受けた発振信号ＦＳＥＮＳを分周し、周波数ＦＯＵＴを有する発振信号ＦＯＵＴを生成してＬＰＦ２７及び周波数インピーダンス変換回路１３へそれぞれ供給する。周波数ＦＯＵＴは、周波数ＦＳＥＮＳの２分の１の周波数であってもよい。このとき、分周回路１２は、発振信号のデューティー比を例えば５０％近傍に調整することができる。
【0047】
例えば、図３に示す分周回路１２は、２分周するように構成される。分周回路１２は、フリップフロップ１２１及びインバータ１２２を有する。フリップフロップ１２１は、データ入力ノードＤがインバータ１２２の出力ノードに接続され、クロックノードＣＫが電圧制御発振回路１１の出力ノード１１ｂに接続され、データ出力ノードＱがインバータ１２２の入力ノード、ＬＰＦ２７、及び周波数インピーダンス変換回路１３にそれぞれ接続される。フリップフロップ１２１は、発振信号ＦＳＥＮＳの波形の立ち上がりエッジに同期して、その出力信号が論理反転された信号を保持するとともに、その出力信号をトグルさせる。これにより、分周回路１２は、入力ノード１２ａで受けた発振信号ＦＳＥＮＳを２分周し、周波数ＦＯＵＴ（＝ＦＳＥＮＳ／２）を有する発振信号ＦＯＵＴを生成する。また、分周回路１２は、受けた発振信号ＦＳＥＮＳの周期で出力される信号をトグルさせることで、発振信号ＦＯＵＴのデューティー比を５０％近傍に調整し得る。
【0048】
図２に示す分周回路１２は、周波数ＦＯＵＴを有する発振信号ＦＯＵＴを、ＬＰＦ２７に出力するとともに、周波数インピーダンス変換回路１３へフィードバックする。
【0049】
周波数インピーダンス変換回路１３は、電圧制御発振回路１１と電圧差検出回路１６の入力ノード１６ｂとの間に電気的に接続され、分周回路１２と電圧差検出回路１６の入力ノード１６ｂとの間に電気的に接続される。周波数インピーダンス変換回路１３は、分周回路１２の出力ノード１２ｂから電圧差検出回路１６の入力ノード１６ｂに至るフィードバックライン上に配される。周波数インピーダンス変換回路１３は、入力ノード１３ａが分周回路１２に接続され、出力ノード１３ｂが電圧差検出回路１６の入力ノード１６ｂに接続される。周波数インピーダンス変換回路１３は、分周回路１２から発振信号ＦＯＵＴを受け、発振信号ＦＯＵＴの周波数ＦＯＵＴをインピーダンスＺ２に変換する。
【0050】
例えば、周波数インピーダンス変換回路１３は、図３に示すように、スイッチトキャパシタ回路で構成され得る。周波数インピーダンス変換回路１３は、発振信号ＦＯＵＴに応じて容量素子を充放電させることで、その回路インピーダンスを発振信号ＦＯＵＴの周波数ＦＯＵＴに応じた値Ｚ２にすることができる。
【0051】
周波数インピーダンス変換回路１３は、容量素子（第１の容量素子）１３１、容量素子（第２の容量素子）１３２、スイッチ（第１のスイッチ）１３３、スイッチ（第２のスイッチ）１３４、及びインバータ１３５を有する。容量素子１３１は、一端がグランド電位に接続され、他端がスイッチ１３３及びスイッチ１３４の間のノード１３６に接続される。容量素子１３２は、一端がグランド電位に接続され、他端が電圧差検出回路１６の入力ノード１６ｂに接続される。スイッチ１３３は、一端が電圧差検出回路１６の入力ノード１６ｂに接続され、他端がノード１３６に接続され、制御端が分周回路１２を介して電圧制御発振回路１１に接続される。スイッチ１３４は、一端がノード１３６に接続され、他端がグランド電位に接続され、制御端がインバータ１３５に接続される。インバータ１３５は、入力ノードが分周回路１２を介して電圧制御発振回路１１に接続され、出力ノードがスイッチ１３４に接続される。
【0052】
周波数インピーダンス変換回路１３では、スイッチ１３３及びスイッチ１３４が、発振信号ＦＯＵＴのレベルに応じて相補的にオン・オフする。これにより、容量素子１３１が充放電される。発振信号ＦＯＵＴがＨレベルである場合、スイッチ１３３がオフ状態に維持されるとともにスイッチ１３４がオン状態に維持され、容量素子１３１の電荷がグランド電位に排出され、容量素子１３１が放電される。発振信号ＦＯＵＴがＬレベルである場合、スイッチ１３３がオン状態に維持されるとともにスイッチ１３４がオフ状態に維持され、電流ＩＳＥＮＳ２に応じた電荷が容量素子１３１に蓄積され、容量素子１３１が充電される。このとき、容量素子１３２は、発振信号ＦＯＵＴのレベルに関わらず、電流ＩＳＥＮＳ２に応じた電荷を蓄積した状態を維持している。
【0053】
すなわち、周波数インピーダンス変換回路１３は、周波数ＦＯＵＴを有する発振信号ＦＯＵＴによって容量素子１３１に対して周期的に充電と放電とを繰り返すことで等価的に周波数ＦＯＵＴに対応するインピーダンスＺ２を発生できる。周波数インピーダンス変換回路１３の出力電圧は、電圧差検出回路１６の入力ノード１６ｂの電圧ＶＳＥＮＳ２として現れる。電圧ＶＳＥＮＳ２は、容量素子１３１の充電時において、時定数的に変化するが、電流ＩＳＥＮＳ２に応じた電荷の蓄積を維持する容量素子１３２によって平均化されながら安定点に収束する。安定点に収束する時における電圧差検出回路１６の入力ノード１６ｂの電圧ＶＳＥＮＳ２は、周波数インピーダンス変換回路１３で発生するインピーダンスＺ２を用いて、次の数式５のように表せる。
ＶＳＥＮＳ２＝ＩＳＥＮＳ２／Ｚ２・・・数式５
ＶＳＥＮＳ２＝ＩＳＥＮＳ２／Ｚ２・・・数式５
【0054】
例えば、図４に示すように、電流ＩＳＥＮＳ２＝Ｉ１のとき、安定点に収束する時における電圧ＶＳＥＮＳ２＝Ｖ１になる。電流ＩＳＥＮＳ２＝Ｉ２のとき、安定点に収束する時における電圧ＶＳＥＮＳ２＝Ｖ２になる。電流ＩＳＥＮＳ２＝Ｉ１０のとき、安定点に収束する時における電圧ＶＳＥＮＳ２＝Ｖ１０になる。図４は、周波数インピーダンス変換回路１３の動作を示す図であり、縦軸が電圧の大きさを示し、横軸が時間を示す。周波数インピーダンス変換回路１３では、流れ込む電流ＩＳＥＮＳ２が増えると、安定点に収束する時における電圧ＶＳＥＮＳ２がそれにほぼ比例して上昇することが分かる。すなわち、容量素子１３２の容量値をＣＡＶＥ２、容量素子１３１の容量値をＣＳＣ２とすると、安定点に収束する時における電圧差検出回路１６の入力ノード１６ｂの電圧ＶＳＥＮＳ２は、次の数式６のようになる。
ＶＳＥＮＳ２＝ＩＳＥＮＳ２／（ＦＯＵＴ・ＣＳＣ２）・・・数式６
ＶＳＥＮＳ２＝ＩＳＥＮＳ２／（ＦＯＵＴ・ＣＳＣ２）・・・数式６
【0055】
数式５，６に示されるように、安定点に収束する状態において、発振信号の周波数ＦＯＵＴが周波数インピーダンス変換回路１３でインピーダンスＺ２＝１／（ＦＯＵＴ・ＣＳＣ２）に変換される。等価的には、インピーダンスＺ２＝１／（ＦＯＵＴ・ＣＳＣ２）の一端が電圧差検出回路１６の入力ノード１６ｂに接続され、その他端がグランド電位に接続された状態になる。このため、電圧差検出回路１６の入力ノード１６ｂでは、電流源１５からの電流ＩＳＥＮＳ２が等価インピーダンスＺ２＝１／（ＦＯＵＴ・ＣＳＣ２）に流れ込むことで、等価インピーダンスＺ２＝１／（ＦＯＵＴ・ＣＳＣ２）により電流ＩＳＥＮＳ２が電圧ＶＳＥＮＳ２に変換される。電圧ＶＳＥＮＳ２は、電流ＩＳＥＮＳ２を含み、センサ２の検出値に対応している。また、電圧ＶＳＥＮＳ２は、周波数ＦＯＵＴを含み、電圧制御発振回路１１の発振周波数ＦＳＥＮＳに対応している。
【0056】
図２に示す電圧差検出回路１６の入力端子には、電圧源１４、電流源１５、周波数インピーダンス変換回路１３、が接続され、フィルタ１７は出力端子に電気的に接続される。電圧差検出回路１６は、入力ノード１６ａが電圧源１４に接続され、入力ノード１６ｂが電流源１５及び周波数インピーダンス変換回路１３に接続され、出力ノード１６ｃがフィルタ１７に接続される。電圧差検出回路１６は、入力ノード１６ａで参照電圧ＶＲＥＦ１を受け、入力ノード１６ｂで電流源１５及び周波数インピーダンス変換回路１３により電圧ＶＳＥＮＳ２が生成される。電圧差検出回路１６は、参照電圧ＶＲＥＦ１及び電圧ＶＳＥＮＳ２の差分に応じて、差分が小さくなるように制御するための制御電圧ＶＣＴＲＬ’を生成する。
【0057】
例えば、電圧差検出回路１６は、図３に示すように、差動増幅回路１６１を有する。差動増幅回路１６１は、反転入力端子（－）が電圧源１４に接続され、非反転入力端子（＋）が電流源１５及び周波数インピーダンス変換回路１３に接続され、出力端子がフィルタ１７に接続される。差動増幅回路１６１は、参照電圧ＶＲＥＦ１及び電圧ＶＳＥＮＳ２の差分を増幅して制御電圧ＶＣＴＲＬ’を生成する。
【0058】
図２に示すフィルタ１７は、電圧差検出回路１６及び電圧制御発振回路１１の間に電気的に接続される。フィルタ１７は、入力ノード１７ａが電圧差検出回路１６に接続され、出力ノード１７ｂが電圧制御発振回路１１に接続される。フィルタ１７は、電圧差検出回路１６から制御電圧ＶＣＴＲＬ’を受け、制御電圧ＶＣＴＲＬ’にフィルタ処理を施す。フィルタ１７は、フィルタ処理後の制御電圧ＶＣＴＲＬを電圧制御発振回路１１へ供給する。
【0059】
例えば、フィルタ１７は、図３に示すように、ローパスフィルタで構成され得る。フィルタ１７は、抵抗素子１７１及び容量素子１７２を有する。抵抗素子１７１は、一端が差動増幅回路１６１の出力端子に接続され、他端が容量素子１７２の一端及び電圧制御発振回路１１に接続される。容量素子１７２の他端は、グランド電位に接続される。この構成により、フィルタ１７は、制御電圧ＶＣＴＲＬ’にローパスフィルタ処理を施して平滑化し、平滑化された制御電圧ＶＣＴＲＬを電圧制御発振回路１１へ供給できる。
【0060】
周波数同期回路１０において、電圧差検出回路１６→フィルタ１７→電圧制御発振回路１１→分周回路１２→周波数インピーダンス変換回路１３→電圧差検出回路１６の周波数同期ループを用いて、電圧差検出回路１６は、電圧ＶＳＥＮＳ２が参照電圧ＶＲＥＦ１に等しくなるように、制御電圧ＶＣＴＲＬをフィードバック制御する。すなわち、フィードバック制御が正常に機能した場合、次の数式７が成り立つ。
ＶＲＥＦ１＝ＶＳＥＮＳ２・・・数式７
ＶＲＥＦ１＝ＶＳＥＮＳ２・・・数式７
【0061】
数式７に数式６を代入すると、次の数式８が得られる。
ＶＲＥＦ１＝ＩＳＥＮＳ２／（ＦＯＵＴ・ＣＳＣ２）・・・数式８
ＶＲＥＦ１＝ＩＳＥＮＳ２／（ＦＯＵＴ・ＣＳＣ２）・・・数式８
【0062】
数式８に数式４をさらに代入すると、次の数式９が得られる。
ＶＲＥＦ１＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ／（２・ＦＯＵＴ・ＣＳＣ２）・・・数式９
ＶＲＥＦ１＝ＶＲＥＦ１・ＦＲＥＦ・ＣＳＥＮＳ／（２・ＦＯＵＴ・ＣＳＣ２）・・・数式９
【0063】
数式９を周波数ＦＯＵＴについて解くと、次の数式１０が得られる。
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）／２・・・数式１０
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）／２・・・数式１０
【0064】
数式１０に示されるように、発振信号ＦＯＵＴの周波数ＦＯＵＴは、センサ２の容量値ＣＳＥＮＳとセンサインターフェース回路１内の容量素子１３１の容量値ＣＳＣ２との比に応じて得られる。すなわち、発振信号の周波数の精度が、容量値ＣＳＥＮＳと容量値ＣＳＣ２との相対精度に依存する。例えば、製造プロセス、電源電圧、及び／又は温度などの変動要因の影響を受けて可変容量素子ＣＳＥＮＳと容量素子１３１とがほぼ同じように変動すれば、相対比（ＣＳＥＮＳ／ＣＳＣ２）としてはほぼ変動しないことになる。
【0065】
以上のように、本実施形態では、センサインターフェース回路１は、発振信号の周波数ＦＯＵＴがセンサ２の特性とセンサインターフェース回路１内の素子（容量素子１３１）の特性との比に応じて得られるように構成される。これにより、センサ２とセンサインターフェース回路１内の素子とに変動要因の変化に応じた変動がほぼ同じになるものを用いれば、変動要因の変化に応じた発振信号の周波数の変動を抑制できる。すなわち、変動要因の影響を抑制できるので、センサ２の信号レベルの周波数への変換精度を容易に向上できる。
【0066】
なお、周波数同期回路１０において、電圧制御発振回路１１から出力される発振信号のデューティー比が５０％に近い場合、分周回路１２は、省略されてもよい。コントローラ３から受ける周期信号ＦＲＥＦのデューティー比が５０％に近い場合、分周回路１９は、省略されてもよい。また、電圧差検出回路１６から出力される制御電圧がほぼ平滑であれば、フィルタ１７は、省略されてもよい。
【0067】
（実施形態の第１の変形例）
システム１００ｉにおけるセンサインターフェース回路１ｉに接続されるセンサは、図５に示すように、容量性のセンサ２（図２参照）に代えて、抵抗性のセンサ２ｉであってもよい。図５は、実施形態の第１の変形例に係るセンサインターフェース回路１ｉの概略構成を示す回路図である。
システム１００ｉにおけるセンサインターフェース回路１ｉに接続されるセンサは、図５に示すように、容量性のセンサ２（図２参照）に代えて、抵抗性のセンサ２ｉであってもよい。図５は、実施形態の第１の変形例に係るセンサインターフェース回路１ｉの概略構成を示す回路図である。
【0068】
センサインターフェース回路１ｉは、センサ２ｉ及びコントローラ３（図１参照）の間に接続される。
【0069】
センサ２ｉは、例えば抵抗性のセンサであり、その信号レベルに応じて、等価的に、抵抗値が変化する可変抵抗素子ＲＳＥＮＳを含む。可変抵抗素子ＲＳＥＮＳは、一端がセンサインターフェース回路１ｉの端子１ｄに接続され、他端がセンサインターフェース回路１ｉの端子１ｅに接続される。
【0070】
センサインターフェース回路１ｉは、周波数同期回路１０（図２参照）に代えて、周波数同期回路１０ｉを有する。周波数同期回路１０ｉは、入力ノード１０ｄが端子１ｄを介してセンサ２ｉの一端に電気的に接続され、入力ノード１０ｅが端子１ｅを介してセンサ２ｉの他端に電気的に接続される。
【0071】
周波数同期回路１０ｉは、センサ２ｉの信号レベル（例えば、可変抵抗素子ＲＳＥＮＳの抵抗値）に応じて発振動作を行う。このとき、周波数同期回路１０ｉは、電圧ドメインで周波数同期ループのフィードバック動作を行う。
【0072】
図６は、実施形態の第１の変形例に係る周波数同期回路１０ｉの構成を示す回路図である。図６では、簡略化のため、ＬＰＦ２７及びＲＦスイッチ２６の図示が省略されている。周波数同期回路１０ｉは、センサ２ｉの信号レベル（例えば、可変抵抗素子ＲＳＥＮＳの抵抗値）に応じて、電圧ＶＳＥＮＳ１１及び電圧ＶＳＥＮＳ１２を生成する。周波数同期回路１０ｉは、周期信号ＦＲＥＦを受ける。周波数同期回路１０ｉは、参照周波数ＦＲＥＦをインピーダンスＺ１に変換する。周波数同期回路１０ｉは、電圧ＶＳＥＮＳ１２とインピーダンスＺ１とに応じた電流ＩＳＥＮＳ１を生成し、電流ＩＳＥＮＳ１に比例する電流ＩＳＥＮＳ２をさらに生成する。それとともに、周波数同期回路１０ｉは、発振動作を行って生成した発振信号の発振周波数ＦＯＵＴをインピーダンスＺ２に変換する。周波数同期回路１０ｉは、変換されたインピーダンスＺ２を、センサ２ｉの信号レベルに応じた電流ＩＳＥＮＳ２を用いてさらに電圧ＶＳＥＮＳ２に変換する。変換された電圧ＶＳＥＮＳ２は、センサ２ｉの信号レベルに応じた電圧である。周波数同期回路１０ｉは、周波数同期ループのフィードバック動作を、センサ２ｉの信号レベルに応じた電圧ＶＳＥＮＳ２とセンサ２ｉの信号レベルに応じた電圧ＶＳＥＮＳ１との差分がゼロに近づくように行う。これにより、電圧ドメインで周波数同期機能を高精度に実現できる。
【0073】
周波数同期回路１０ｉは、図５に示すように、電圧源１４及び周波数インピーダンス変換回路１８（図２参照）に代えて、電圧源１４ｉ及び周波数インピーダンス変換回路１８ｉを有する。周波数同期回路１０ｉは、センサ２ｉが電圧源１４ｉに接続されるとともに電圧源１４ｉを介して電流源１５に接続され、センサ２ｉの信号レベルに応じて電流源１５が流す電流ＩＳＥＮＳ２が変化するとともに電圧源１４ｉが発生する電圧ＶＳＥＮＳ１１が変化する。周波数同期回路１０ｉは、電流電圧変化型の周波数同期回路と呼ぶことができる。
【0074】
電圧源１４ｉは、端子１ｄと端子１ｅと電流源１５及び電圧差検出回路１６との間に電気的に接続され、センサ２ｉと電流源１５と電圧差検出回路１６との間に電気的に接続される。電圧源１４ｉは、入力ノード１４ｂがセンサ２ｉの一端に接続され、入力ノード１４ｃがセンサ２ｉの他端に接続され、出力ノード１４ａが電流源１５及び電圧差検出回路１６に接続される。電圧源１４ｉは、センサ２ｉの信号レベルに応じた電圧を生成する。
【0075】
例えば、電圧源１４ｉは、図６に示すようにそれぞれ抵抗分圧で２つの電圧ＶＳＥＮＳ１１，ＶＳＥＮＳ１２を生成する。電圧源１４ｉは、電圧源１４（図３参照）に対して抵抗素子Ｒ１を可変抵抗素子ＲＳＥＮＳに置き換えるとともに２つの素子の位置関係を反転させてブリッジ回路で構成した例である。センサ２ｉにおいて、略同じ特性を有する可変抵抗素子ＲＳＥＮＳが２本用意される。
【0076】
図６中左側のブリッジでは、可変抵抗素子ＲＳＥＮＳが電源電位Ｖｄｄ側に配され、抵抗素子（第１の抵抗素子）Ｒ２がグランド電位側に配される。可変抵抗素子ＲＳＥＮＳの一端が入力ノード１４ｄを介して電源電位Ｖｄｄに接続され、可変抵抗素子ＲＳＥＮＳの他端が入力ノード１４ｅ及び抵抗素子Ｒ２を介してグランド電位に接続される。可変抵抗素子ＲＳＥＮＳ及び抵抗素子（第１の抵抗素子）Ｒ２の中間ノードは、電圧差検出回路１６の入力ノード１６ａに電気的に接続される。中間ノードでは、次の数式１１に示す電圧ＶＳＥＮＳ１１が生成され、電圧差検出回路１６の入力ノード１６ａへ供給される。
ＶＳＥＮＳ１１＝｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・・・数式１１
ＶＳＥＮＳ１１＝｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・・・数式１１
【0077】
図６中右側のブリッジでは、抵抗素子（第２の抵抗素子）Ｒ２が電源電位Ｖｄｄ側に配され、可変抵抗素子ＲＳＥＮＳがグランド電位側に配される。可変抵抗素子ＲＳＥＮＳの一端が入力ノード１４ｆ及び抵抗素子Ｒ２を介して電源電位Ｖｄｄに接続され、可変抵抗素子ＲＳＥＮＳの他端が入力ノード１４ｇを介してグランド電位に接続される。抵抗素子（第２の抵抗素子）Ｒ２及び可変抵抗素子ＲＳＥＮＳの中間ノードは、電流源１５の差動増幅回路１５３の入力ノード１５３ａに電気的に接続される。中間ノードでは、次の数式１２に示す電圧ＶＳＥＮＳ１２が生成され、電流源１５の差動増幅回路１５３へ供給される。
ＶＳＥＮＳ１２＝｛ＲＳＥＮＳ／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・・・数式１２
ＶＳＥＮＳ１２＝｛ＲＳＥＮＳ／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・・・数式１２
【0078】
周波数インピーダンス変換回路１８ｉは、センサ２（図３参照）に接続されない。周波数インピーダンス変換回路１８ｉは、図６に示すように、スイッチトキャパシタ回路で構成され得る点は実施形態と同様である。周波数インピーダンス変換回路１８ｉは、周波数インピーダンス変換回路１８（図３参照）に対して可変容量素子ＣＳＥＮＳを容量素子（第４の容量素子）１８１に置き換えることで得られる。
【0079】
すなわち、周波数インピーダンス変換回路１８ｉは、参照周波数ＦＲＥＦ’を有する周期信号ＦＲＥＦ’によって容量素子１８１に対して周期的に充電と放電とを繰り返すことで等価的に参照周波数ＦＲＥＦ’に対応するインピーダンスＺ１を発生できる。このとき、周波数インピーダンス変換回路１８ｉの出力ノード１８ｃの電圧は、容量素子１８１の充電時において、時定数的に変化するが、電荷の蓄積を維持する容量素子１８２によって平均化されながら安定点に収束する。この安定点における出力ノード１８ｃの電圧は、電流源１５により参照電圧ＶＳＥＮＳ１２に等しくなるように制御される。このため、安定点に収束する時における電流源１５の入力ノード１５ｄに発生される電流ＩＳＥＮＳ１は、周波数インピーダンス変換回路１８ｉで発生するインピーダンスＺ１を用いて、次の数式１３のように表せる。
ＩＳＥＮＳ１＝ＶＳＥＮＳ１２／Ｚ１・・・数式１３
ＩＳＥＮＳ１＝ＶＳＥＮＳ１２／Ｚ１・・・数式１３
【0080】
すなわち、容量素子１８２の容量値をＣＡＶＥ１、容量素子１８１の容量値をＣＳＣ１とすると、安定点に収束する時における電流源１５の入力ノード１５ｄに発生される電流ＩＳＥＮＳ１は、次の数式１４のようになる。
ＩＳＥＮＳ１＝ＶＳＥＮＳ１２・ＦＲＥＦ’・ＣＳＣ１＝ＶＳＥＮＳ１２・ＦＲＥＦ・ＣＳＣ１／２・・・数式１４
ＩＳＥＮＳ１＝ＶＳＥＮＳ１２・ＦＲＥＦ’・ＣＳＣ１＝ＶＳＥＮＳ１２・ＦＲＥＦ・ＣＳＣ１／２・・・数式１４
【0081】
数式１３，１４に示されるように、安定点に収束する状態において、参照周波数ＦＲＥＦが周波数インピーダンス変換回路１８ｉでインピーダンスＺ１＝２／（ＦＲＥＦ・ＣＳＣ１）に変換される。
【0082】
電流源１５におけるカレントミラー回路のミラー比を１とすると、電流源１５から電圧差検出回路１６の入力ノード１６ｂに流れる電流ＩＳＥＮＳ２は、次の数式１５のようになる。
ＩＳＥＮＳ２＝ＩＳＥＮＳ１＝ＶＳＥＮＳ１２／Ｚ１＝ＶＳＥＮＳ１２・ＦＲＥＦ・ＣＳＣ１／２・・・数式１５
ＩＳＥＮＳ２＝ＩＳＥＮＳ１＝ＶＳＥＮＳ１２／Ｚ１＝ＶＳＥＮＳ１２・ＦＲＥＦ・ＣＳＣ１／２・・・数式１５
【0083】
一方、周波数インピーダンス変換回路１３は、周波数ＦＯＵＴを有する発振信号ＦＯＵＴによって容量素子１３１に対して周期的に充電と放電とを繰り返すことで等価的に周波数ＦＯＵＴに対応するインピーダンスＺ２を発生できる。安定点に収束する時における電圧差検出回路１６の入力ノード１６ｂの電圧ＶＳＥＮＳ２は、上記の数式５，６のように表せる。
【0084】
周波数同期回路１０ｉにおいて、電圧差検出回路１６→フィルタ１７→電圧制御発振回路１１→分周回路１２→周波数インピーダンス変換回路１３→電圧差検出回路１６の周波数同期ループを用いて、電圧差検出回路１６は、電圧ＶＳＥＮＳ２が電圧ＶＳＥＮＳ１１に等しくなるように、制御電圧ＶＣＴＲＬをフィードバック制御する。すなわち、フィードバック制御が正常に機能した場合、次の数式１６が成り立つ。
ＶＳＥＮＳ１１＝ＶＳＥＮＳ２・・・数式１６
ＶＳＥＮＳ１１＝ＶＳＥＮＳ２・・・数式１６
【0085】
数式１６に数式６を代入すると、次の数式１７が得られる。
ＶＳＥＮＳ１１＝ＩＳＥＮＳ２／（ＦＯＵＴ・ＣＳＣ２）・・・数式１７
ＶＳＥＮＳ１１＝ＩＳＥＮＳ２／（ＦＯＵＴ・ＣＳＣ２）・・・数式１７
【0086】
数式１７に数式１１，１２，１５をさらに代入すると、次の数式１８が得られる。
｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ＝｛ＲＳＥＮＳ／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・ＦＲＥＦ・ＣＳＣ１／（２・ＦＯＵＴ・ＣＳＣ２）・・・数式１８
｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ＝｛ＲＳＥＮＳ／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・ＦＲＥＦ・ＣＳＣ１／（２・ＦＯＵＴ・ＣＳＣ２）・・・数式１８
【0087】
数式１８を周波数ＦＯＵＴについて解くと、次の数式１９が得られる。
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）／２・・・数式１９
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）／２・・・数式１９
【0088】
数式１９に示されるように、発振信号ＦＯＵＴの周波数ＦＯＵＴは、センサインターフェース回路１ｉ内の容量素子１８１の容量値ＣＳＣ１と容量素子１３１の容量値ＣＳＣ２との比と、センサ２ｉの抵抗値ＲＳＥＮＳとセンサインターフェース回路１ｉ内の抵抗素子Ｒ２の抵抗値Ｒ２との比とに応じて得られる。すなわち、発振信号の周波数の精度が、容量値ＣＳＣ１と容量値ＣＳＣ２との相対精度と、抵抗値ＲＳＥＮＳと抵抗値Ｒ２との相対精度とに依存する。例えば、製造プロセス、電源電圧、及び／又は温度などの変動要因の影響を受けて容量素子１８１と容量素子１３１とがほぼ同じように変動し可変抵抗素子ＲＳＥＮＳと抵抗素子Ｒ２とがほぼ同じように変動すれば、相対比（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）としてはほぼ変動しないことになる。
【0089】
このように、センサインターフェース回路１ｉは、発振信号ＦＯＵＴの周波数ＦＯＵＴがセンサインターフェース回路１ｉ内の素子（容量素子１８１，１３１）の特性の比と、センサ２ｉの特性とセンサインターフェース回路１ｉ内の素子（抵抗素子Ｒ２）の特性との比とに応じて得られるように構成される。これにより、センサ２ｉとセンサインターフェース回路１ｉ内の素子とに変動要因の変化に応じた変動がほぼ同じになるものを用いれば、変動要因の変化に応じた発振信号の周波数の変動を抑制できる。すなわち、変動要因の影響を抑制できるので、センサ２ｉの信号レベルの周波数への変換精度を容易に向上できる。
【0090】
（実施形態の第２の変形例）
システム１００ｊにおけるセンサインターフェース回路１ｊに接続されるセンサは、図７に示すように、容量性のセンサ２に加えて、抵抗性のセンサ２ｉを設けてもよい。図７は、実施形態の第２の変形例に係るセンサインターフェース回路１ｊの概略構成を示す回路図である。
システム１００ｊにおけるセンサインターフェース回路１ｊに接続されるセンサは、図７に示すように、容量性のセンサ２に加えて、抵抗性のセンサ２ｉを設けてもよい。図７は、実施形態の第２の変形例に係るセンサインターフェース回路１ｊの概略構成を示す回路図である。
【0091】
センサインターフェース回路１ｊは、センサ２，２ｉ及びコントローラ３（図１参照）の間に接続される。
【0092】
センサ２は、例えば容量性のセンサであり、その信号レベルに応じて、等価的に、容量値が変化する可変容量素子ＣＳＥＮＳを含む。センサ２ｉは、例えば抵抗性のセンサであり、その信号レベルに応じて、等価的に、抵抗値が変化する可変抵抗素子ＲＳＥＮＳを含む。
【0093】
センサインターフェース回路１ｊは、周波数同期回路１０（図２参照）に代えて、周波数同期回路１０ｊを有する。周波数同期回路１０ｊは、入力ノード１０ｄが端子１ｄを介してセンサ２ｉの一端に電気的に接続され、入力ノード１０ｅが端子１ｅを介してセンサ２ｉの他端に電気的に接続される。
【0094】
周波数同期回路１０ｊは、センサ２の信号レベル（例えば、可変容量素子ＣＳＥＮＳの容量値）とセンサ２ｉの信号レベル（例えば、可変抵抗素子ＲＳＥＮＳの抵抗値）とに応じて発振動作を行う。このとき、周波数同期回路１０ｊは、電圧ドメインで周波数同期ループのフィードバック動作を行う。
【0095】
図８は、実施形態の第２の変形例に係る周波数同期回路１０ｊの構成を示す回路図である。図８では、簡略化のため、ＬＰＦ２７及びＲＦスイッチ２６の図示が省略されている。周波数同期回路１０ｊは、センサ２ｉの信号レベル（例えば、可変抵抗素子ＲＳＥＮＳの抵抗値）に応じて、電圧ＶＳＥＮＳ１１及び電圧ＶＳＥＮＳ１２を生成する。周波数同期回路１０ｊは、周期信号ＦＲＥＦを受ける。周波数同期回路１０ｊは、センサ２の信号レベル（例えば、可変容量素子ＣＳＥＮＳの容量値）に応じて、参照周波数ＦＲＥＦをインピーダンスＺＳＥＮＳ１に変換する。周波数同期回路１０ｊは、電圧ＶＳＥＮＳ１２とインピーダンスＺＳＥＮＳ１とに応じた電流ＩＳＥＮＳ１を生成し、電流ＩＳＥＮＳ１に比例する電流ＩＳＥＮＳ２をさらに生成する。それとともに、周波数同期回路１０ｊは、発振動作を行って生成した発振信号の発振周波数ＦＯＵＴをインピーダンスＺ２に変換する。周波数同期回路１０ｊは、変換されたインピーダンスＺ２を、センサ２ｉの信号レベルに応じた電流ＩＳＥＮＳ２を用いてさらに電圧ＶＳＥＮＳ２に変換する。変換された電圧ＶＳＥＮＳ２は、センサ２ｉの信号レベルに応じた電圧である。周波数同期回路１０ｊは、周波数同期ループのフィードバック動作を、センサ２ｉの信号レベルに応じた電圧ＶＳＥＮＳ２とセンサ２ｉの信号レベルに応じた電圧ＶＳＥＮＳ１１との差分がゼロに近づくように行う。これにより、電圧ドメインで周波数同期機能を高精度に実現できる。
【0096】
周波数同期回路１０ｊは、図７に示すように、電圧源１４（図２参照）に代えて、電圧源１４ｉを有する。周波数同期回路１０ｊは、センサ２ｉが電圧源１４ｉに接続されるとともに電圧源１４ｉを介して電流源１５に接続され、センサ２ｉの信号レベルに応じて電流源１５が流す電流ＩＳＥＮＳ２が変化するとともに電圧源１４ｉが発生する電圧ＶＳＥＮＳ１１が変化する。周波数同期回路１０ｊは、電流電圧変化型の周波数同期回路と呼ぶことができる。
【0097】
電圧源１４ｉは、端子１ｄと端子１ｅと電流源１５及び電圧差検出回路１６との間に電気的に接続され、センサ２ｉと電流源１５と電圧差検出回路１６との間に電気的に接続される。電圧源１４ｉは、入力ノード１４ｂがセンサ２ｉの一端に接続され、入力ノード１４ｃがセンサ２ｉの他端に接続され、出力ノード１４ａが電流源１５及び電圧差検出回路１６に接続される。電圧源１４ｉは、センサ２ｉの信号レベルに応じた電圧を生成する。
【0098】
例えば、電圧源１４ｉは、図８に示すようにそれぞれ抵抗分圧で２つの電圧ＶＳＥＮＳ１１，ＶＳＥＮＳ１２を生成する。電圧源１４ｉは、電圧源１４（図３参照）に対して抵抗素子Ｒ１をセンサ２ｉの可変抵抗素子ＲＳＥＮＳに置き換えるとともに２つの素子の位置関係を反転させてブリッジ回路で構成した例である。センサ２ｉにおいて、略同じ特性を有する可変抵抗素子ＲＳＥＮＳが２本用意される。
【0099】
図８中左側のブリッジでは、可変抵抗素子ＲＳＥＮＳが電源電位Ｖｄｄ側に配され、抵抗素子Ｒ２がグランド電位側に配される。可変抵抗素子ＲＳＥＮＳの一端が入力ノード１４ｄを介して電源電位Ｖｄｄに接続され、可変抵抗素子ＲＳＥＮＳの他端が入力ノード１４ｅ及び抵抗素子Ｒ２を介してグランド電位に接続され、その中間ノードで上記の数式１１に示す電圧ＶＳＥＮＳ１１が生成される。
【0100】
図８中右側のブリッジでは、抵抗素子Ｒ２が電源電位Ｖｄｄ側に配され、可変抵抗素子ＲＳＥＮＳがグランド電位側に配される。可変抵抗素子ＲＳＥＮＳの一端が入力ノード１４ｆ及び抵抗素子Ｒ２を介して電源電位Ｖｄｄに接続され、可変抵抗素子ＲＳＥＮＳの他端が入力ノード１４ｇを介してグランド電位に接続され、その中間ノードで上記の数式１２に示す電圧ＶＳＥＮＳ１２が生成される。
【0101】
周波数インピーダンス変換回路１８は、参照周波数ＦＲＥＦ’を有する周期信号ＦＲＥＦ’によって可変容量素子ＣＳＥＮＳに対して周期的に充電と放電とを繰り返すことで等価的に参照周波数ＦＲＥＦ’及び可変容量素子ＣＳＥＮＳに対応するインピーダンスＺＳＥＮＳ１を発生できる。このとき、周波数インピーダンス変換回路１８の出力ノード１８ｃの電圧は、可変容量素子ＣＳＥＮＳの充電時において、時定数的に変化するが、電荷の蓄積を維持する容量素子１８２によって平均化されながら安定点に収束する。この安定点における出力ノード１８ｃの電圧は、電流源１５により参照電圧ＶＳＥＮＳ１２に等しくなるように制御される。このため、安定点に収束する時における電流源１５の入力ノード１５ｄに発生される電流ＩＳＥＮＳ１は、周波数インピーダンス変換回路１８で発生するインピーダンスＺＳＥＮＳ１を用いて、次の数式２０のように表せる。
ＩＳＥＮＳ１＝ＶＳＥＮＳ１２／ＺＳＥＮＳ１・・・数式２０
ＩＳＥＮＳ１＝ＶＳＥＮＳ１２／ＺＳＥＮＳ１・・・数式２０
【0102】
すなわち、容量素子１８２の容量値をＣＡＶＥ１、可変容量素子ＣＳＥＮＳの容量値をＣＳＥＮＳとすると、安定点に収束する時における電流源１５の入力ノード１５ｄに発生される電流ＩＳＥＮＳ１は、次の数式２１のようになる。
ＩＳＥＮＳ１＝ＶＳＥＮＳ１２・ＦＲＥＦ’・ＣＳＥＮＳ＝ＶＳＥＮＳ１２・ＦＲＥＦ・ＣＳＥＮＳ／２・・・数式２１
ＩＳＥＮＳ１＝ＶＳＥＮＳ１２・ＦＲＥＦ’・ＣＳＥＮＳ＝ＶＳＥＮＳ１２・ＦＲＥＦ・ＣＳＥＮＳ／２・・・数式２１
【0103】
数式２０，２１に示されるように、安定点に収束する状態において、参照周波数ＦＲＥＦが周波数インピーダンス変換回路１８でインピーダンスＺＳＥＮＳ１＝２／（ＦＲＥＦ・ＣＳＥＮＳ）に変換される。
【0104】
電流源１５におけるカレントミラー回路のミラー比を１とすると、電流源１５から電圧差検出回路１６の入力ノード１６ｂに流れる電流ＩＳＥＮＳ２は、次の数式２２のようになる。
ＩＳＥＮＳ２＝ＩＳＥＮＳ１＝ＶＳＥＮＳ１２／ＺＳＥＮＳ１＝ＶＳＥＮＳ１２・ＦＲＥＦ・ＣＳＥＮＳ／２・・・数式２２
ＩＳＥＮＳ２＝ＩＳＥＮＳ１＝ＶＳＥＮＳ１２／ＺＳＥＮＳ１＝ＶＳＥＮＳ１２・ＦＲＥＦ・ＣＳＥＮＳ／２・・・数式２２
【0105】
一方、周波数インピーダンス変換回路１３は、周波数ＦＯＵＴを有する発振信号ＦＯＵＴによって容量素子１３１に対して周期的に充電と放電とを繰り返すことで等価的に周波数ＦＯＵＴに対応するインピーダンスＺ２を発生できる。安定点に収束する時における電圧差検出回路１６の入力ノード１６ｂの電圧ＶＳＥＮＳ２は、上記の数式５，６のように表せる。
【0106】
周波数同期回路１０ｊにおいて、電圧差検出回路１６→フィルタ１７→電圧制御発振回路１１→分周回路１２→周波数インピーダンス変換回路１３→電圧差検出回路１６の周波数同期ループを用いて、電圧差検出回路１６は、電圧ＶＳＥＮＳ２が電圧ＶＳＥＮＳ１１に等しくなるように、制御電圧ＶＣＴＲＬをフィードバック制御する。すなわち、フィードバック制御が正常に機能した場合、上記の数式１６が成り立つ。
【0107】
数式１６に数式６を代入すると、上記の数式１７が得られる。数式１７に数式１１，１２，２２をさらに代入すると、次の数式２３が得られる。
｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ＝｛ＲＳＥＮＳ／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・ＦＲＥＦ・ＣＳＥＮＳ／（２・ＦＯＵＴ・ＣＳＣ２）・・・数式２３
｛Ｒ２／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ＝｛ＲＳＥＮＳ／（ＲＳＥＮＳ＋Ｒ２）｝×Ｖｄｄ・ＦＲＥＦ・ＣＳＥＮＳ／（２・ＦＯＵＴ・ＣＳＣ２）・・・数式２３
【0108】
数式２３を周波数ＦＯＵＴについて解くと、次の数式２４が得られる。
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）／２・・・数式２４
ＦＯＵＴ＝ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）／２・・・数式２４
【0109】
数式２４に示されるように、発振信号ＦＯＵＴの周波数ＦＯＵＴは、センサ２の容量値ＣＳＥＮＳとセンサインターフェース回路１ｊ内の容量素子１３１の容量値ＣＳＣ２との比と、センサ２ｉの抵抗値ＲＳＥＮＳとセンサインターフェース回路１ｊ内の抵抗素子Ｒ２の抵抗値Ｒ２との比とに応じて得られる。すなわち、発振信号の周波数の精度が、容量値ＣＳＥＮＳと容量値ＣＳＣ２との相対精度と、抵抗値ＲＳＥＮＳと抵抗値Ｒ２との相対精度とに依存する。例えば、製造プロセス、電源電圧、及び／又は温度などの変動要因の変化に応じて可変容量素子ＣＳＥＮＳと容量素子１３１とがほぼ同じように変動し可変抵抗素子ＲＳＥＮＳと抵抗素子Ｒ２とがほぼ同じように変動すれば、相対比（ＣＳＥＮＳ／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）としてはほぼ変動しないことになる。
【0110】
このように、センサインターフェース回路１ｊは、発振信号ＦＯＵＴの周波数ＦＯＵＴがセンサ２の特性とセンサインターフェース回路１ｊ内の素子（容量素子１３１）の特性との比と、センサ２ｉの特性とセンサインターフェース回路１ｊ内の素子（抵抗素子Ｒ２）の特性との比とに応じて得られるように構成される。これにより、センサ２，２ｉとセンサインターフェース回路１ｊ内の素子とに変動要因の変化に応じた変動がほぼ同じになるものを用いれば、変動要因の変化に応じた発振信号の周波数の変動を抑制できる。すなわち、変動要因の影響を抑制できるので、センサ２，２ｉの信号レベルの周波数への変換精度を容易に向上できる。
【0111】
（実施形態の第３の変形例）
システム１００ｋにおける周期信号ＦＯＵＴを発生する回路は、図９に示すように、センサインターフェース回路１ｋ内に設けられてもよい。図９は、実施形態の第３の変形例に係るセンサインターフェース回路１ｋを含むシステム１００ｋの構成を示すブロック図である。
システム１００ｋにおける周期信号ＦＯＵＴを発生する回路は、図９に示すように、センサインターフェース回路１ｋ内に設けられてもよい。図９は、実施形態の第３の変形例に係るセンサインターフェース回路１ｋを含むシステム１００ｋの構成を示すブロック図である。
【0112】
システム１００ｋは、センサインターフェース回路１及びコントローラ３（図１参照）に代えて、センサインターフェース回路１ｋ及びコントローラ３ｋを有する。コントローラ３ｋは、周期信号生成回路５（図１参照）が省略される。これに応じて、コントローラ３ｋ及びセンサインターフェース回路１ｋ間において、周期信号ＦＲＥＦを伝送するためのラインを省略できる。また、コントローラ３ｋ内の構成も簡略化できる。
【0113】
センサインターフェース回路１ｋは、図１０に示すように、発振回路２１ｋをさらに有する。発振回路２１ｋは、分周回路１９に電気的に接続される。図１０は、実施形態の第３の変形例に係るセンサインターフェース回路１ｋの概略構成を示すブロック図である。発振回路２１ｋは、出力ノード２１ａが分周回路１９の入力ノード１９ａに接続される。発振回路２１ｋは、電圧制御発振回路１１と同様に構成されてもよい（図１３参照）。この場合、発振回路２１ｋは、例えば固定レベルのバイアス電圧Ｖｂが供給され、バイアス電圧Ｖｂに応じて、参照周波数ＦＲＥＦを有する周期信号ＦＲＥＦを生成して分周回路１９へ供給してもよい。
【0114】
このように、周期信号ＦＯＵＴを発生する回路がセンサインターフェース回路１ｋ内に設けられることで、コントローラ３ｋ及びセンサインターフェース回路１ｋ間のラインの本数を低減でき、コントローラ３ｋ内の構成も簡略化できる。したがって、システム１００ｋのコストを低減できる。
【0115】
（実施形態の第４の変形例）
システム１００ｎにおけるデジタル値ＣＮＴｏｕｔの生成は、図１１に示すように、センサインターフェース回路１ｎ内で行われてもよい。図１１は、実施形態の第４の変形例に係るセンサインターフェース回路１ｎを含むシステム１００ｎの構成を示すブロック図である。
システム１００ｎにおけるデジタル値ＣＮＴｏｕｔの生成は、図１１に示すように、センサインターフェース回路１ｎ内で行われてもよい。図１１は、実施形態の第４の変形例に係るセンサインターフェース回路１ｎを含むシステム１００ｎの構成を示すブロック図である。
【0116】
システム１００ｎは、センサインターフェース回路１ｋ及びコントローラ３ｋ（図９参照）に代えて、センサインターフェース回路１ｎ及びコントローラ３ｎを有する。コントローラ３ｎは、カウンタ６（図９参照）が省略される。これに応じて、コントローラ３ｎ内の構成がさらに簡略化できる。デジタル値ＣＮＴｏｕｔが複数ビットを有する場合、センサインターフェース回路１ｎ及びコントローラ３ｎ間は、複数ビット幅のバスで接続される。
【0117】
センサインターフェース回路１ｎでは、図１２に示すように、デジタル値ＣＮＴｏｕｔを高精度に生成するために、参照周波数ＦＲＥＦの周期信号を生成する発振回路２１ｋと、周波数ＦＯＵＴの発振信号を生成する周波数同期回路１０ｎとが、論理ゲート２３ｎを介してカウンタ２４ｎに接続される。これにより、形式的には、センサインターフェース回路１ｎは、デジタル値ＣＮＴｏｕｔが、周波数ＦＯＵＴと参照周波数ＦＲＥＦとの相対比に応じて変化するように構成される。実質的には、センサインターフェース回路１ｎは、デジタル値ＣＮＴｏｕｔが、参照周波数ＦＲＥＦに依存せずに変化するように構成される。
【0118】
例えば、図１２に示すセンサインターフェース回路１ｎは、センサインターフェース回路１ｋ（図１０参照）に対して、分周回路２２ｎ、論理ゲート２３ｎ、カウンタ２４ｎをさらに有する。図１２は、実施形態の第４の変形例に係るセンサインターフェース回路１ｎの概略構成を示す回路図である。なお、発振回路２１ｋで生成される周期信号ＦＲＥＦのデューティー比が５０％に近い場合、分周回路１９は、省略されてもよい。図１２では、分周回路１９が省略された構成が例示されている。
【0119】
分周回路２２ｎは、発振回路２１ｋ及び論理ゲート２３ｎの間に電気的に接続される。分周回路２２ｎは、入力ノード２２ａが発振回路２１ｋの出力ノード２１ａに接続され、出力ノード２２ｂが論理ゲート２３ｎの入力ノード２３ｂに接続される。分周回路２２ｎは、その分周比が可変であってもよい。
【0120】
分周回路２２ｎは、図１３に示すように、分周比Ｎを有する。Ｎは、例えば２以上の任意の整数である。図１３は、実施形態の第４の変形例に係るセンサインターフェース回路１ｎの詳細構成を示す回路図である。図１３では、簡略化のため、ＬＰＦ２７及びＲＦスイッチ２６の図示が省略されている。
【0121】
分周比Ｎは、固定値であってもよいし、可変であってもよい。分周比Ｎが可変である場合、センサインターフェース回路１ｎは、外部（例えば、コントローラ３）からの制御信号に応じて、分周比を決定し、決定された分周比を示す分周制御信号を分周回路２２ｎへ供給する。分周回路２２ｎは、分周制御信号に応じて分周比Ｎの値を変更可能である。
【0122】
例えば、図示しないが、フリップフロップを多段で直列接続し、分周制御信号に応じて入力ノード２２ａと出力ノード２２ｂとの間に経由させるフリップフロップ数を変更するように回路接続することで、分周比が可変な構成を実現可能である。
【0123】
分周回路２２ｎは、発振回路２１ｋで生成された周期信号ＦＲＥＦをＮ分周し、分周信号ＦＲＥＦ’を生成する。分周回路２２ｎは、分周信号ＦＲＥＦ’を論理ゲートへ供給する。分周信号ＦＲＥＦ’の周波数ＦＲＥＦ’は、周期信号ＦＲＥＦの参照周波数ＦＲＥＦを用いて、次の数式２５のように表せる。
ＦＲＥＦ’＝ＦＲＥＦ／Ｎ・・・数式２５
ＦＲＥＦ’＝ＦＲＥＦ／Ｎ・・・数式２５
【0124】
なお、発振回路２１ｋは、図１３に示すように弛張型の発振回路で構成され得る。発振回路２１ｋは、インバータチェーン２１１、可変抵抗素子２１２、及び容量素子２１３を有する。インバータチェーン２１１は、リング状に接続された複数段のインバータＩｎｖ１１～Ｉｎｖ１３とリング外で出力側に設けられたインバータＩｎｖ１４とを含む。各インバータＩｎｖは、例えばＮＭＯＳトランジスタとＰＭＯＳトランジスタとをインバータ接続することで構成される。リング状に接続されたインバータＩｎｖの段数は、奇数段であり、例えば３段である。初段のインバータＩｎｖ１１の出力ノードは、次段のインバータＩｎｖ１２の入力ノードに電気的に接続されている。最終段のインバータＩｎｖ１３の出力ノードは、インバータＩｎｖ１４の入力ノードと初段のインバータＩｎｖ１１の入力ノードとにそれぞれ電気的に接続されている。インバータＩｎｖ１４の出力ノードは、発振回路２１ｋの出力ノード２１ａに接続されている。可変抵抗素子２１２は、インバータチェーン２１１における複数段のインバータＩｎｖ１１～Ｉｎｖ１３に直列に電気的に接続される。可変抵抗素子２１２はインバータＩｎｖ１２の出力ノードとインバータＩｎｖ１３の入力ノードとの間に電気的に接続される。容量素子２１３は、インバータチェーン２１１におけるインバータＩｎｖ及び抵抗素子２１２と並列に接続される。図１３では、容量素子２１３が２段目のインバータＩｎｖ１２及び可変抵抗素子２１２の直列接続に対して並列に接続された構成が例示されている。
【0125】
可変抵抗素子２１２は、図１３に例示したように、ドレインをインバータＩｎｖ１２の出力ノードに接続し、ソースをインバータＩｎｖ１３の入力ノードに接続し、ゲートに例えば固定レベルのバイアス電圧Ｖｂが印加されるＮＭＯＳトランジスタで構成してもよい。
【0126】
図１２に示す論理ゲート２３ｎは、周波数同期回路１０ｎ及び発振回路２１ｋとカウンタ２４ｎとの間に電気的に接続される。論理ゲート２３ｎは、入力ノード２３ａがＲＦスイッチ２６及びＬＰＦ２７を介して周波数同期回路１０ｎに接続され、入力ノード２３ｂが分周回路２２ｎを介して発振回路２１ｋに接続され、出力ノード２３ｃがカウンタ２４ｎの入力ノード２４ａに接続される。カウンタ２４ｎの出力ノード２４ｂは、センサインターフェース回路１ｎの端子１ｃに接続される。
【0127】
論理ゲート２３ｎは、図１３に示すように、ＡＮＤゲート２３１であってもよい。ＡＮＤゲート２３１は、発振信号ＦＯＵＴを入力ノード２３ａで受け、分周信号ＦＲＥＦ’を入力ノード２３ａで受け、発振信号ＦＯＵＴ及び分周信号ＦＲＥＦ’の論理積を演算し、演算結果をカウンタ２４ｎへ供給する。カウンタ２４ｎは、演算結果におけるパルス数をカウントし、カウント値をデジタル値ＣＮＴｏｕｔとして端子１ｃからコントローラ３ｎへ出力する。
【0128】
センサインターフェース回路１ｎでは、参照周波数ＦＲＥＦで第１のアナログ信号（センサ２の信号）から変換された電圧ＶＳＥＮＳ２と第２のアナログ信号（センス２ｉの信号）から変換された電圧ＶＳＥＮＳ１１とで周波数同期ループを回して生成した発振信号ＦＯＵＴを、参照周波数ＦＲＥＦ又は分周されたＦＲＥＦ’で間引いてカウントすることでデジタル値ＣＮＴｏｕｔを得ることができる。すなわち、センサインターフェース回路１ｎの構成によれば、新規な方式のＡＤ変換回路が実現可能である。
【0129】
すなわち、論理ゲート２３ｎは、周波数同期回路１０ｎからの発振信号ＦＯＵＴを分周信号ＦＲＥＦ’の周期で間引いて切り出しカウンタ２４ｎへ供給する。このため、カウンタ２４ｎのカウント値としてのデジタル値ＣＮＴｏｕｔは、形式的には周波数ＦＯＵＴと参照周波数ＦＲＥＦ’との相対比に応じて変化するため、次の数式２６のように表せる。
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ’／２｝・・・数式２６
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ’／２｝・・・数式２６
【0130】
数式２６に数式２５を代入すると、次の数式２７が得られる。
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ／（２・Ｎ）｝・・・数式２７
ＣＮＴＯＵＴ＝ＦＯＵＴ／｛ＦＲＥＦ／（２・Ｎ）｝・・・数式２７
【0131】
数式２７に数式２４でＦＲＥＦを２ＦＲＥＦに置き換えた式を代入すると、次の数式２８が得られる。
ＣＮＴＯＵＴ＝｛ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）｝／｛ＦＲＥＦ／（２・Ｎ）｝
＝（ＣＳＥＮＳ／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）・２・Ｎ・・・数式２８
ＣＮＴＯＵＴ＝｛ＦＲＥＦ・（ＣＳＥＮＳ／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）｝／｛ＦＲＥＦ／（２・Ｎ）｝
＝（ＣＳＥＮＳ／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）・２・Ｎ・・・数式２８
【0132】
数式２８の右辺では、分子・分母にＦＲＥＦがあるため、ＦＲＥＦが約分されて消える。数式２８に示されるように、デジタル値ＣＮＴｏｕｔは、参照周波数ＦＲＥＦに依存せずに、相対比（ＣＳＥＮＳ／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）に応じて変化する。すなわち、発振信号の周波数の精度が、実質的に周期信号ＦＲＥＦの絶対精度に依存せず、容量値ＣＳＥＮＳと容量値ＣＳＣ２との相対精度と、抵抗値ＲＳＥＮＳと抵抗値Ｒ２との相対精度とに依存する。例えば、製造プロセス、電源電圧、及び／又は温度などの変動要因の影響を受けて容量素子１８１と容量素子１３１とがほぼ同じように変動し可変抵抗素子ＲＳＥＮＳと抵抗素子Ｒ２とがほぼ同じように変動すれば、相対比（ＣＳＣ１／ＣＳＣ２）・（ＲＳＥＮＳ／Ｒ２）としてはほぼ変動しないことになる。
【0133】
また、数式２８に示されるように、分周回路２２ｎの分周比Ｎを増加することで、センサ２，２ｉの信号レベルに対するデジタル値ＣＮＴｏｕｔのゲインを増加できる。これにより、センサ２，２ｉの信号に対するセンサインターフェース回路１ｎの感度を容易に上げることができる。
【0134】
このように、センサインターフェース回路１ｎは、発振信号ＦＯＵＴの周波数ＦＯＵＴが参照周波数ＦＲＥＦに依存せずに得られるように構成される。これにより、参照周波数ＦＲＥＦのばらつきの影響を抑制できるので、センサ２，２ｉの信号レベルの周波数への変換精度を容易に向上できる。
【0135】
また、センサインターフェース回路１ｎは、発振信号ＦＯＵＴの周波数ＦＯＵＴがセンサ２の特性とセンサインターフェース回路１ｎ内の素子（容量素子１３１）の特性との比と、センサ２ｉの特性とセンサインターフェース回路１ｎ内の素子（抵抗素子Ｒ２）の特性との比とに応じて得られるように構成される。これにより、センサ２，２ｉとセンサインターフェース回路１ｎ内の素子とに変動要因の変化に応じた変動がほぼ同じになるものを用いれば、変動要因の変化に応じた発振信号の周波数の変動を抑制できる。すなわち、変動要因の影響を抑制できるので、センサ２，２ｉの信号レベルの周波数への変換精度を容易に向上できる。
【0136】
例えば、図１４に示すように、変動要因の変化に応じてデジタル値ＣＮＴｏｕｔについてシミュレーションした結果、ほぼ同じデジタル値ＣＮＴｏｕｔが得られることが確認された。図１４は、０．１３μｍＣＭＯＳプロセスによる集積回路化を想定した実施形態の第４の変形例に係るセンサインターフェース回路１ｎのシミュレーション結果を示す図である。
【0137】
図１４（ａ）に示すように、分周比Ｎ＝Ｎ１であり、（ＲＳＥＮＳ／Ｒ２）＝１である場合、図１４（ｂ）に示すように、製造プロセスと電源電圧との少なくとも一方を異ならせた条件１～条件９に対して、温度を３種類（５０℃、２５℃、１２５℃）変えても、ほぼ同じカウント値としてのデジタル値ＣＮＴｏｕｔが得られることが示されている。条件１～条件９は、例えば次のような条件とすることができる。
条件１：「トランジスタの閾値電圧が低くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１１」
条件２：「トランジスタの閾値電圧が低くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１２（＞Ｖ１１）」
条件３：「トランジスタの閾値電圧が低くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１３（＞Ｖ１２）」
条件４：「トランジスタの閾値電圧が標準値になるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１１」
条件５：「トランジスタの閾値電圧が標準値になるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１２」
条件６：「トランジスタの閾値電圧が標準値になるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１３」
条件７：「トランジスタの閾値電圧が高くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１１」
条件８：「トランジスタの閾値電圧が高くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１２」
条件９：「トランジスタの閾値電圧が高くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１３」
条件１：「トランジスタの閾値電圧が低くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１１」
条件２：「トランジスタの閾値電圧が低くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１２（＞Ｖ１１）」
条件３：「トランジスタの閾値電圧が低くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１３（＞Ｖ１２）」
条件４：「トランジスタの閾値電圧が標準値になるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１１」
条件５：「トランジスタの閾値電圧が標準値になるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１２」
条件６：「トランジスタの閾値電圧が標準値になるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１３」
条件７：「トランジスタの閾値電圧が高くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１１」
条件８：「トランジスタの閾値電圧が高くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１２」
条件９：「トランジスタの閾値電圧が高くなるプロセス条件」＋「電源電圧Ｖｄｄ＝Ｖ１３」
【0138】
図１４（ａ）に示すように、分周比Ｎ＝Ｎ１であり、（ＲＳＥＮＳ／Ｒ２）＝１．５である場合、図１４（ｃ）に示すように、製造プロセスと電源電圧との少なくとも一方を異ならせた条件１～条件９に対して、温度を３種類（５０℃、２５℃、１２５℃）変えても、ほぼ同じカウント値としてのデジタル値ＣＮＴｏｕｔが得られることが示されている。
【0139】
図１４（ｄ）に示すように、分周比Ｎ＝Ｎ２（＞Ｎ１）であり、（ＲＳＥＮＳ／Ｒ２）＝１である場合、図１４（ｅ）に示すように、製造プロセスと電源電圧との少なくとも一方を異ならせた条件１～条件９に対して、温度を３種類（５０℃、２５℃、１２５℃）変えても、ほぼ同じカウント値としてのデジタル値ＣＮＴｏｕｔが得られることが示されている。
【0140】
図１４（ｄ）に示すように、分周比Ｎ＝Ｎ２であり、（ＲＳＥＮＳ／Ｒ２）＝１．５である場合、図１４（ｆ）に示すように、製造プロセスと電源電圧との少なくとも一方を異ならせた条件１～条件９に対して、温度を３種類（５０℃、２５℃、１２５℃）変えても、ほぼ同じカウント値としてのデジタル値ＣＮＴｏｕｔが得られることが示されている。
【0141】
以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0142】
１，１ｉ，１ｊ，１ｋ，１ｎ センサインターフェース回路
２，２ｉ センサ
３，３ｎ コントローラ
１０，１０ｉ，１０ｊ，１０ｎ 周波数同期回路
１２ 分周回路
１３ 周波数インピーダンス変換回路
１４，１４ｉ 電圧源
１５ 電流源
１６ 電圧差検出回路
１７ フィルタ
１８，１８ｉ 周波数インピーダンス変換回路
１９ 分周回路
２１ｋ 発振回路
２２ｎ 分周回路
２３ｎ 論理ゲート
２４ｎ カウンタ
２６ ＲＦスイッチ
２７ ＬＰＦ
１００，１００ｉ，１００ｊ，１００ｋ，１００ｎ システム
２，２ｉ センサ
３，３ｎ コントローラ
１０，１０ｉ，１０ｊ，１０ｎ 周波数同期回路
１２ 分周回路
１３ 周波数インピーダンス変換回路
１４，１４ｉ 電圧源
１５ 電流源
１６ 電圧差検出回路
１７ フィルタ
１８，１８ｉ 周波数インピーダンス変換回路
１９ 分周回路
２１ｋ 発振回路
２２ｎ 分周回路
２３ｎ 論理ゲート
２４ｎ カウンタ
２６ ＲＦスイッチ
２７ ＬＰＦ
１００，１００ｉ，１００ｊ，１００ｋ，１００ｎ システム
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】