知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023079773
(43)【公開日】2023-06-08
(54)【発明の名称】電圧源回路
(51)【国際特許分類】
G05F 3/30 20060101AFI20230601BHJP
【ＦＩ】
G05F3/30
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2021193398
(22)【出願日】2021-11-29
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110000785
【氏名又は名称】ＳＳＩＰ弁理士法人
(72)【発明者】
【氏名】小金 伴弘
【テーマコード（参考）】
5H420
【Ｆターム（参考）】
5H420NA12
5H420NA24
5H420NA25
5H420NA35
5H420NB02
5H420NB12
5H420NC02
5H420NC03
5H420NC12
(57)【要約】
【課題】温度変化に対して安定的な電源電圧を出力可能な電圧源回路を提供する。
【解決手段】電圧源回路は、バンドギャップリファレンス回路、基準温度設定回路、及び、バイアス電流供給回路を備える。バンドギャップリファレンス回路は、ベースが互いに接続され、且つ、それぞれのコレクタが接地された第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタを含み、電源電圧を出力する。基準温度設定回路は基準温度を設定する。バイアス電流供給回路は、バンドギャップリファレンス回路の温度と基準温度との比較結果に基づいて、第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタのベースに対してバイアス電流を供給する。バイアス電流の供給は、第１ＰＮＰバイポーラトランジスタのエミッタ－ベース間電圧の温度に対する非線形成分を減少するように行われる。
【選択図】図１
【解決手段】電圧源回路は、バンドギャップリファレンス回路、基準温度設定回路、及び、バイアス電流供給回路を備える。バンドギャップリファレンス回路は、ベースが互いに接続され、且つ、それぞれのコレクタが接地された第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタを含み、電源電圧を出力する。基準温度設定回路は基準温度を設定する。バイアス電流供給回路は、バンドギャップリファレンス回路の温度と基準温度との比較結果に基づいて、第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタのベースに対してバイアス電流を供給する。バイアス電流の供給は、第１ＰＮＰバイポーラトランジスタのエミッタ－ベース間電圧の温度に対する非線形成分を減少するように行われる。
【選択図】図１
【特許請求の範囲】
【請求項1】
ベースが互いに接続され、且つ、それぞれのコレクタが接地された第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタを含み、前記第１ＰＮＰバイポーラトランジスタと前記第２ＰＮＰバイポーラトランジスタの正規化エミッタ面積比が、第１ＰＮＰバイポーラトランジスタ：第２ＰＮＰバイポーラトランジスタ＝ｍ：１（ｍは正の数）に設定され、電源電圧を出力可能なバンドギャップリファレンス回路と、
基準温度を設定するための基準温度設定回路と、
前記バンドギャップリファレンス回路の温度と前記基準温度との比較結果に基づいて、第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタのベースに対してバイアス電流を供給可能なバイアス電流供給回路と
を備え、
前記バイアス電流供給回路は、前記第１ＰＮＰバイポーラトランジスタのエミッタ－ベース間電圧の前記温度に対する非線形成分を減少するように前記バイアス電流を供給する、電圧源回路。
基準温度を設定するための基準温度設定回路と、
前記バンドギャップリファレンス回路の温度と前記基準温度との比較結果に基づいて、第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタのベースに対してバイアス電流を供給可能なバイアス電流供給回路と
を備え、
前記バイアス電流供給回路は、前記第１ＰＮＰバイポーラトランジスタのエミッタ－ベース間電圧の前記温度に対する非線形成分を減少するように前記バイアス電流を供給する、電圧源回路。
【請求項2】
前記バイアス電流供給回路は、前記温度と前記基準温度との温度差が大きくなるに従って前記バイアス電流が高くなるように構成される、請求項１に記載の電圧源回路。
【請求項3】
前記バイアス電流供給回路は、前記温度差に基づいて異なるバイアス電流を生成するための複数のバイアス電流生成回路を含む、請求項２に記載の電圧源回路。
【請求項4】
前記バイアス電流供給回路は、前記温度と基準温度との温度差が閾値以上になった場合に、前記バイアス電流を有効にするための切替回路を含む、請求項１から３のいずれか一項に記載の電圧源回路。
【請求項5】
前記バイアス電流供給回路は、
前記温度が前記基準温度より高い場合に前記バイアス電流を生成するための高温側バイアス電流供給回路と、
前記温度が前記基準温度より低い場合に前記バイアス電流を生成するための低温側バイアス電流供給回路と、
を含む、請求項１から４のいずれか一項に記載の電圧源回路。
前記温度が前記基準温度より高い場合に前記バイアス電流を生成するための高温側バイアス電流供給回路と、
前記温度が前記基準温度より低い場合に前記バイアス電流を生成するための低温側バイアス電流供給回路と、
を含む、請求項１から４のいずれか一項に記載の電圧源回路。
【請求項6】
前記基準温度は、前記非線形成分が基準値未満になる温度として設定される、請求項１から５のいずれか一項に記載の電圧源回路。
【請求項7】
前記バイアス電流供給回路は、前記温度と基準温度とを比較するためのコンパレータを含み、
前記コンパレータはヒステリシス特性を有する、請求項１から６のいずれか一項に記載の電圧源回路。
前記コンパレータはヒステリシス特性を有する、請求項１から６のいずれか一項に記載の電圧源回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電圧源回路に関する。
【背景技術】
【0002】
例えばリニアレギュレータやＤＣＤＣコンバータ等の電源ＩＣに搭載される集積回路で用いられるアナログ回路の一種として、基準電圧を負荷に供給するための電圧源回路が知られている（例えば非特許文献１～３）。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】浅田邦博・永田穣 監訳、Ｐ．Ｒ．グレイ／Ｐ．Ｊ．フルスト／Ｓ．Ｈ．レビス／Ｒ．Ｇ．メイヤー 共著、「システムＬＳＩのためのアナログ集積回路設計技術（基礎編）（応用編）」培風館、２００４年
【非特許文献2】ＫＡＲＥＬ Ｅ． ＫＵＩＪＫ， “Ａ ｐｒｅｃｉｓｉｏｎ ｒｅｆｅｒｅｎｃｅ ｖｏｌｔａｇｅ ｓｏｕｒｃｅ，” ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ－Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， ｖｏｌ． ８， ｎｏ． ３， ｐｐ．２２２－２２６， Ｊｕｎｅ． １９７３．
【非特許文献3】Ｍｅｉｊｅｒ， Ｇ．Ｃ．Ｍｅｉｊｅｒ， “Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ ａｎｄ ｃｏｍｐｏｎｅｎｔｓ ｆｏｒ ｂａｎｄｇａｐ ｒｅｆｅｒｅｎｃｅｓ ａｎｄ ｔｅｍｐｅｒａｔｕｒｅ ｔｒａｎｓｄｕｃｅｒｓ，” ＴＵ Ｄｅｌｆｔ Ｒｅｐｏｓｉｔｏｒｉｅｓ， Ｍａｒ． １９８２．
【発明の概要】
【発明が解決しようとする課題】
【0004】
ここで図８は参考技術に係る電圧源回路１´の一例である。電圧源回路１´はバンドギャップリファレンス回路を含み、具体的には、コレクタ及びベースがそれぞれ接地された第１ＰＮＰバイポーラトランジスタＱｐ１ｐ、及び、第２ＰＮＰバイポーラトランジスタＱｐ２ｐを備える。電源電圧ＶＲＥＦｐを出力するための出力端子Ｔｏｕｔには、第１抵抗Ｒ１ｐの一端が接続される。出力端子Ｔｏｕｔと第２ＰＮＰバイポーラトランジスタＱｐ２ｐのエミッタとの間には第２抵抗Ｒ２ｐが接続される。第１抵抗Ｒ１ｐの他端と第１ＰＮＰバイポーラトランジスタＱｐ１ｐのエミッタとの間には第３抵抗Ｒ３ｐが接続される。差動増幅回路Ａ１ｐは、非反転入力端子が第１抵抗Ｒ１ｐ及び第３抵抗Ｒ３ｐの間にあるノードに接続され、反転入力端子が第２ＰＮＰバイポーラトランジスタＱｐ２ｐのエミッタに接続される。差動増幅器Ａ１ｐの出力端子と出力端子Ｔｏｕｔとの間には第１容量Ｃ１ｐが接続される。また差動増幅器Ａ１ｐの出力端子にはＰＭＯＳトランジスタＭｐ１ｐのゲートが接続される。ＰＭＯＳトランジスタＭｐ１ｐのソースは電源ＶＤＤｐに接続され、ドレーンは出力端子Ｔｏｕｔに接続される。
【0005】
このような回路構成を有する電圧源回路１´においてＲ１ｐ＝Ｒ２ｐが成立する場合、出力端子Ｔｏｕｔの電源電圧ＶＲＥＦｐ、並びに、第１抵抗Ｒ１ｐ及び第２抵抗Ｒ２ｐに流れるバイアス電流ＩＲ１ｐ及びＩＲ２ｐは、次式で表される。
尚、ＶＥＢＱｐ１ｐは第１ＰＮＰバイポーラトランジスタＱｐ１ｐのエミッタ－ベース間電圧であり、ｑは電荷素量であり、ｋはボルツマン定数であり、Ｔは絶対温度であり、ＶＴ（＝ｋＴ／ｑ）は熱電圧である。
【0006】
ここで非特許文献３によれば、ＰＮＰバイポーラトランジスタのエミッタ－ベース間電圧ＶＥＢは、基準温度Ｔｒ、移動度μ、移動度μの温度特性を表す指数部ｎ、０［Ｋ］におけるバンドギャップ電圧の１次近似挿入値Ｖｇ０を用いて、次式で表される。
【0007】
上記（３－１）式において、第１項ＶＥＢ０は温度Ｔに依存しない定数項（約１．２Ｖ）であり、第２項λＴは温度Ｔに対して負の傾きλを有する線形項であり、第３項ｃ（Ｔ）は温度Ｔに依存する非線形項である。電圧源回路１´では、上記（１）式の第２項が温度Ｔに対して正の傾きを有する線形項であるため、当該傾き（正の値）と、上記（３－１）式の第２項λＴの傾き（負の値）とが互いに符号が逆で等しい値になるように調整することで、（３－１）式の第２項を打ち消すことができる。このとき、上記（１）式は次式に変形することができる。
【0008】
上記（４）式では、前述のように温度Ｔに対する線形項を打ち消すことができているが、温度Ｔに依存する非線形成分ｃ（Ｔ）が残っている。そのため電圧源回路１´では、出力端子Ｔｏｕｔから出力される電源電圧ＶＲＥＦｐは温度Ｔに対して少なからず非線形的な振る舞いを有し、温度Ｔに対する平坦性が損なわれている。
【0009】
本開示の少なくとも一実施形態は上述の事情に鑑みなされたものであり、温度変化に対して安定的な電源電圧を出力可能な電圧源回路を提供することを目的とする。
【課題を解決するための手段】
【0010】
（１）本開示の少なくとも一態様に係る電圧源回路は、上記課題を解決するために、
ベースが互いに接続され、且つ、それぞれのコレクタが接地された第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタを含み、前記第１ＰＮＰバイポーラトランジスタと前記第２ＰＮＰバイポーラトランジスタの正規化エミッタ面積比が、第１ＰＮＰバイポーラトランジスタ：第２ＰＮＰバイポーラトランジスタ＝ｍ：１（ｍは正の数）に設定され、電源電圧を出力可能なバンドギャップリファレンス回路と、
基準温度を設定するための基準温度設定回路と、
前記バンドギャップリファレンス回路の温度と前記基準温度との比較結果に基づいて、第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタのベースに対してバイアス電流を供給可能なバイアス電流供給回路と
を備え、
前記バイアス電流供給回路は、前記第１ＰＮＰバイポーラトランジスタのエミッタ－ベース間電圧の前記温度に対する非線形成分を減少するように前記バイアス電流を供給する。
ベースが互いに接続され、且つ、それぞれのコレクタが接地された第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタを含み、前記第１ＰＮＰバイポーラトランジスタと前記第２ＰＮＰバイポーラトランジスタの正規化エミッタ面積比が、第１ＰＮＰバイポーラトランジスタ：第２ＰＮＰバイポーラトランジスタ＝ｍ：１（ｍは正の数）に設定され、電源電圧を出力可能なバンドギャップリファレンス回路と、
基準温度を設定するための基準温度設定回路と、
前記バンドギャップリファレンス回路の温度と前記基準温度との比較結果に基づいて、第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタのベースに対してバイアス電流を供給可能なバイアス電流供給回路と
を備え、
前記バイアス電流供給回路は、前記第１ＰＮＰバイポーラトランジスタのエミッタ－ベース間電圧の前記温度に対する非線形成分を減少するように前記バイアス電流を供給する。
【0011】
上記（１）の態様によれば、温度と基準温度との比較結果に基づいて、第１ＰＮＰバイポーラトランジスタ及び第２ＰＮＰバイポーラトランジスタの互いに接続されたベースに対してバイアス電流が供給される。バイアス電流は、第１ＰＮＰバイポーラトランジスタのエミッタ－ベース間電圧の温度に対する非線形成分を減少するように印加される。これにより、バンドギャップリファレンス回路から出力される電源電圧がバイアス電流によって調整され、温度による影響を抑制できる。
【0012】
（２）他の態様では、上記（１）の態様において、
前記バイアス電流供給回路は、前記温度と前記基準温度との温度差が大きくなるに従って前記バイアス電流が高くなるように構成される。
前記バイアス電流供給回路は、前記温度と前記基準温度との温度差が大きくなるに従って前記バイアス電流が高くなるように構成される。
【0013】
上記（２）の態様によれば、温度と基準温度との温度差が大きくなると非線形成分が増加するが、バイアス電流を高く調整することで非線形成分を減少させ、温度による影響を効果的に抑制できる。
【0014】
（３）他の態様では、上記（２）の態様において、
前記バイアス電流供給回路は、前記温度差に基づいて異なるバイアス電流を生成するための複数のバイアス電流生成回路を含む。
前記バイアス電流供給回路は、前記温度差に基づいて異なるバイアス電流を生成するための複数のバイアス電流生成回路を含む。
【0015】
上記（３）の態様によれば、バイアス電流を供給するためのバイアス電流供給回路が、異なるバイアス電流を生成するための複数のバイアス電流生成回路を含んで構成される。これにより、温度と基準温度との温度差に基づいて各バイアス電流生成回路を動作させることで、第１ＰＮＰバイポーラトランジスタのエミッタ－ベース間電圧の温度に対する非線形成分が減少するようなバイアス電流の供給が可能となる。
【0016】
（４）他の態様では、上記（１）から（３）のいずれか一態様において、
前記バイアス電流供給回路は、前記温度と基準温度との温度差が閾値以上になった場合に、前記バイアス電流を有効にするための切替回路を含む。
前記バイアス電流供給回路は、前記温度と基準温度との温度差が閾値以上になった場合に、前記バイアス電流を有効にするための切替回路を含む。
【0017】
上記（４）の態様によれば、温度と基準温度との温度差が閾値以上になることで非線形成分による影響がある程度大きくなった場合に、切替回路によってバイアス電流が有効にされる。これにより、温度と基準温度との温度差が閾値未満であることで非線形成分による影響が小さい場合にはバイアス電流の供給が不要となり、余分なエネルギー消費を回避できる。
【0018】
（５）他の態様では、上記（１）から（４）のいずれか一態様において、
前記バイアス電流供給回路は、
前記温度が前記基準温度より高い場合に前記バイアス電流を生成するための高温側バイアス電流供給回路と、
前記温度が前記基準温度より低い場合に前記バイアス電流を生成するための低温側バイアス電流供給回路と、
を含む。
前記バイアス電流供給回路は、
前記温度が前記基準温度より高い場合に前記バイアス電流を生成するための高温側バイアス電流供給回路と、
前記温度が前記基準温度より低い場合に前記バイアス電流を生成するための低温側バイアス電流供給回路と、
を含む。
【0019】
上記（５）の態様によれば、バイアス電流供給回路は、基準温度に対して温度が高温側にある場合に動作可能な高温側バイアス電流供給回路と、基準温度に対して温度が低温側にある場合に動作可能な低温側バイアス電流供給回路とを含んで構成される。これにより、高温側から低温側に至るまで広い温度範囲において非線形成分による影響を減少させ、安定的な出力が可能な電圧源回路を実現できる。
【0020】
（６）他の態様では、上記（１）から（５）のいずれか一態様において、
前記基準温度は、前記非線形成分が基準値未満になる温度として設定される。
前記基準温度は、前記非線形成分が基準値未満になる温度として設定される。
【0021】
上記（６）の態様によれば、非線形成分が基準値以上となった場合にバイアス電流を供給することで、非線形成分による影響を減少させ、安定的な出力が可能となる。
【0022】
（７）他の態様では、上記（１）から（６）のいずれか一態様において、
前記バイアス電流供給回路は、前記温度と基準温度とを比較するためのコンパレータを含み、
前記コンパレータはヒステリシス特性を有する。
前記バイアス電流供給回路は、前記温度と基準温度とを比較するためのコンパレータを含み、
前記コンパレータはヒステリシス特性を有する。
【0023】
上記（７）の態様によれば、バイアス電流の供給を比較判断するためのコンパレータにヒステリシス特性が与えられる。これにより、例えば温度が基準温度に近い場合にコンパレータの大小判定結果が繰り返し切り替わるような不安定な挙動を防止し、出力される電源電圧を安定化できる。
【発明の効果】
【0024】
本開示の少なくとも一実施形態によれば、温度変化に対して安定的な電源電圧を出力可能な電圧源回路を提供できる。
【図面の簡単な説明】
【0025】
【図1】第１実施形態に係る電圧源回路を示す回路図である。
【図4】第２実施形態に係る電圧源回路を示す回路図である。
【図6】第３実施形態に係る電圧源回路を示す回路図である。
【図8】参考技術に係る電圧源回路の一例である。
【発明を実施するための形態】
【0026】
以下、添付図面を参照して幾つかの実施形態について説明する。ただし、実施形態として記載されている又は図面に示されている構成部品の寸法、材質、形状、その相対的配置等は、発明の範囲をこれに限定する趣旨ではなく、単なる説明例にすぎない。
【0027】
（第１実施形態）
図１は第１実施形態に係る電圧源回路１Ａを示す回路図である。電圧源回路１Ａは、バンドギャップリファレンス回路２と、基準温度設定回路４と、バイアス電流供給回路６とを備える。
図１は第１実施形態に係る電圧源回路１Ａを示す回路図である。電圧源回路１Ａは、バンドギャップリファレンス回路２と、基準温度設定回路４と、バイアス電流供給回路６とを備える。
【0028】
バンドギャップリファレンス回路２は、出力端子Ｔｏｕｔから電源電圧ＶＲＥＦを出力するための回路であり、正規化エミッタ面積比がｍ：１に設定された第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２を含む。第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２は、ベースが互いに接続され、且つ、それぞれのコレクタが接地される。
【0029】
電源電圧ＶＲＥＦを出力するための出力端子Ｔｏｕｔには、第１抵抗Ｒ１の一端が接続される。出力端子Ｔｏｕｔと第２ＰＮＰバイポーラトランジスタＱｐ２のエミッタとの間には第２抵抗Ｒ２が接続される。第１抵抗Ｒ１の他端と第１ＰＮＰバイポーラトランジスタＱｐ１のエミッタとの間には第３抵抗Ｒ３が接続される。差動増幅回路Ａ１は、非反転入力端子が第１抵抗Ｒ１及び第３抵抗Ｒ３の間にあるノードに接続され、反転入力端子が第２ＰＮＰバイポーラトランジスタＱｐ２のエミッタに接続される。差動増幅器Ａ１の出力端子と出力端子Ｔｏｕｔとの間には第１容量Ｃ１が接続される。また差動増幅器Ａ１の出力端子にはＰＭＯＳトランジスタＭｐ１のゲートが接続される。ＰＭＯＳトランジスタＭｐ１のソースは電源ＶＤＤに接続され、ドレーンは出力端子Ｔｏｕｔに接続される。
【0030】
基準温度設定回路４は基準温度ＴＲＥＦを設定するための回路である。基準温度ＴＲＥＦは、電圧源回路１Ａの温度Ｔ（例えば電圧源回路１Ａが曝される外気等の雰囲気の温度）に対して基準となる温度設定値である。基準温度設定回路４は、このような基準温度ＴＲＥＦに対応する基準電圧ＶＴＥＭを生成するように構成される。図１では、基準温度設定回路４の一構成例として、ソースが電源電圧ＶＤＤに接続され、ゲートが第１ＰＭＯＳトランジスタＭｐ１のゲートに接続され、ドレーンが第３ＰＮＰバイポーラトランジスタＱｐ３のエミッタに接続された第２ＰＭＯＳトランジスタＭｐ２と、ベース及びコレクタが接地され、基準温度に対応する基準温度電圧をドレーンから供給する第３ＰＮＰバイポーラトランジスタＱｐ３とを備える。
【0031】
バイアス電流供給回路６は、バンドギャップリファレンス回路２を構成する第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２のベースに対してバイアス電流を供給するための回路である。バイアス電流供給回路６によるバイアス電流の供給は、図８を参照して前述した電圧源回路１´（本実施形態のバンドギャップリファレンス回路２と同様の構成を有する電圧源回路）で出力される電源電圧ＶＲＥＦｐの非線形成分ｃ（Ｔ）を減少するように行われる（上記（４）式を参照）。これにより、電圧源回路１Ａでは、バンドギャップリファレンス回路２から出力される電源電圧ＶＲＥＦにおいて非線形成分ｃ（Ｔ）が低減され、温度Ｔに対して安定な出力が得られる。
【0032】
典型的に、非線形成分ｃ（Ｔ）は、電圧源回路１Ａの温度Ｔが基準温度ＴＲＥＦから離れるに従って大きくなる傾向にある。そのため、バイアス電流供給回路６は、温度Ｔと基準温度ＴＲＥＦとの温度差が大きくなるに従ってバイアス電流が高くなるように構成されてもよい。これにより、温度Ｔと基準温度ＴＲＥＦとの温度差に基づいて非線形成分ｃ（Ｔ）をより的確に減少させ、電源電圧ＶＲＥＦの温度Ｔに対する平坦性を高めることができる。
【0033】
図１では、このようなバイアス電流供給回路６の一構成例が示されている。この例では、バイアス電流供給回路６は、温度Ｔと基準温度ＴＲＥＦとの温度差が閾値以上になった場合に、バイアス電流を有効にするための切替回路８を含む。切替回路８は、温度Ｔと基準温度ＴＲＥＦとの温度差が閾値以上になることで非線形成分ｃ（Ｔ）による影響がある程度大きくなった場合に、バイアス電流を有効にするように構成される。
【0034】
具体的には、切替回路８は、ソースが電源電圧ＶＤＤに接続され、ゲートが第１ＰＭＯＳトランジスタＭｐ１のゲートに接続された第３ＰＭＯＳトランジスタＭｐ３と、第１ＮＭＯＳトランジスタＭｎ１のドレーンに一端が接続され、他端が接地された第４抵抗Ｒ４と、第３ＰＭＯＳトランジスタＭｐ３のドレーンに一端が接続され、他端が接地された第５抵抗Ｒ５と、第２ＰＭＯＳトランジスタＭｐ２のドレーンに接続された正入力端子と、第３ＰＭＯＳトランジスタＭｐ３のドレーンに接続された負入力端子とを有する第１コンパレータＣｏｍｐ１と、ゲートが第１コンパレータＣｏｍｐ１の出力端子に接続され、ソースが接地され、ドレーンが第１ＰＮＰバイポーラトランジスタＱｐ１のベースに接続された第１ＮＭＯＳトランジスタＭｎ１と、を備える。
【0035】
このような構成を有する切替回路８では、温度Ｔと基準温度ＴＲＥＦとの温度差が閾値未満である場合には、第１コンパレータＣｏｍｐ１によって第１ＮＭＯＳトランジスタＭｎ１がオンされることで、第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２のベースが接地され、バイアス電流が供給されない（すなわちバイアス電流が無効となる）。一方、温度Ｔと基準温度ＴＲＥＦとの温度差が閾値以上である場合には、第１コンパレータＣｏｍｐ１によって第１ＮＭＯＳトランジスタＭｎ１がオフされることで、第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２のベースには、接地点との間にある第４抵抗Ｒ４に対応するバイアス電流が供給される（すなわちバイアス電流が有効となる）。
【0036】
このようにバイアス電流供給回路６は切替回路８を備えることで、温度Ｔと基準温度ＴＲＥＦとの温度差が閾値以上になった場合に、電源電圧ＶＲＥＦにおける非線形成分ｃ（Ｔ）の影響を低減するようにバイアス電流が有効となる。一方で、温度Ｔと基準温度ＴＲＥＦとの温度差が閾値未満である場合には、バイアス電流を無効にすることで、余分なエネルギー消費を回避できる。
【0037】
またバイアス電流供給回路６は、温度差に基づいて異なるバイアス電流を生成するための複数のバイアス電流生成回路１０を含んでもよい。バイアス電流供給回路６が有するバイアス電流生成回路１０の数は任意でよく、図１では、複数のバイアス電流生成回路１０のうち、第１バイアス電流生成回路１０Ａ、及び、第２バイアス電流生成回路１０Ｂが代表的に示されている。
【0038】
第１バイアス電流生成回路１０Ａは、ソースが電源電圧ＶＤＤに接続され、ゲートが第１ＰＭＯＳトランジスタＭｐ１のゲートに接続された第４ＰＭＯＳトランジスタＭｐ４と、第４ＰＭＯＳトランジスタＭｐ４のドレーンに一端が接続され、他端が接地された第６抵抗Ｒ６と、第４ＰＭＯＳトランジスタＭｐ４のドレーンに接続された正入力端子と、第２ＰＭＯＳトランジスタＭｐ２のドレーンに接続された負入力端子とを有する第２コンパレータＣｏｍｐ２と、ゲートが第２コンパレータＣｏｍｐ２の出力端子に接続され、ソースが第１ＰＮＰバイポーラトランジスタＱｐ１のベースに接続される第２ＮＭＯＳトランジスタＭｎ２と、ソースが電源電圧ＶＤＤに接続され、ゲートが第１ＰＭＯＳトランジスタＭｐ１のゲートに接続され、ドレーンが第２ＮＭＯＳトランジスタＭｎ２のドレーンに接続された第５ＰＭＯＳトランジスタＭｐ５と、を備える。
【0039】
第２バイアス電流生成回路１０Ｂは、ソースが電源電圧ＶＤＤに接続され、ゲートが第１ＰＭＯＳトランジスタＭｐ１のゲートに接続された第６ＰＭＯＳトランジスタＭｐ６と、第６ＰＭＯＳトランジスタＭｐ６のドレーンに一端が接続され、他端が接地された第７抵抗Ｒ７と、第６ＰＭＯＳトランジスタＭｐ６のドレーンに接続された正入力端子と、第２ＰＭＯＳトランジスタＭｐ２のドレーンに接続された負入力端子とを有する第３コンパレータＣｏｍｐ３と、ゲートが第３コンパレータＣｏｍｐ３の出力端子に接続され、ソースが第１ＰＮＰバイポーラトランジスタＱｐ１のベースに接続される第３ＮＭＯＳトランジスタＭｎ３と、ソースが電源電圧ＶＤＤに接続され、ゲートが第１ＰＭＯＳトランジスタＭｐ１のゲートに接続され、ドレーンが第３ＮＭＯＳトランジスタＭｎ３のドレーンに接続された第７ＰＭＯＳトランジスタＭｐ７と、を備える。
【0040】
このようにバイアス電流供給回路６が備える複数のバイアス電流生成回路１０はそれぞれ同等の構成を有しており、各回路では、コンパレータにおいて基準温度設定回路４で設定された基準温度ＴＲＥＦに対応する基準電圧ＶＴＥＭとの比較結果に基づいて、バイアス電流の供給が行われる。ここで複数のバイアス電流生成回路１０は、それぞれにおいてバイアス電流の供給動作が行われる温度閾値が異なるように構成される。尚、このような閾値を設定するための構成は、各バイアス電流生成回路１０を構成する前述の各素子を調整することで実現される。
【0041】
本実施形態では、電圧源回路１Ａの温度Ｔが基準温度ＴＲＥＦを超えて上昇した場合に、第１バイアス電流生成回路１０Ａから順にバイアス電流の供給が行われるように構成される。具体的に説明すると、電圧源回路１Ａの温度Ｔが第１バイアス電流生成回路１０Ａの閾値Ｔ１以上になると、第１バイアス電流生成回路１０Ａでは、第２コンパレータＣｏｍｐ２の出力がＨｉｇｈとなり、第２ＮＭＯＳトランジスタＭｎ２がオンされる。すると、第５ＰＭＯＳトランジスタＭｐ５を介して電源電圧ＶＤＤからのバイアス電流が、第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２のベースに供給されることで、非線形成分ｃ（Ｔ）が抑制される。
【0042】
電圧源回路１Ａの温度Ｔが更に上昇して第２バイアス電流生成回路１０Ｂの閾値Ｔ２（＞Ｔ１）以上になると、第２バイアス電流生成回路１０Ｂでは、第３コンパレータＣｏｍｐ３の出力がＨｉｇｈとなり、第３ＮＭＯＳトランジスタＭｎ３がオンされる。すると、第７ＰＭＯＳトランジスタＭｐ７を介して電源電圧ＶＤＤからのバイアス電流が、第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２のベースに供給されることで、非線形成分ｃ（Ｔ）が抑制される。
【0043】
更に詳しく説明すると、図１の構成では、第１ＰＭＯＳトランジスタＭｐ１、第２ＰＭＯＳトランジスタＭｐ２、第３ＰＭＯＳトランジスタＭｐ３、第４ＰＭＯＳトランジスタＭｐ４、第５ＰＭＯＳトランジスタＭｐ５、第６ＰＭＯＳトランジスタＭｐ６、及び、第７ＰＭＯＳトランジスタＭｐ７のソース及びゲートがそれぞれ共通に接続されることで、７つのＰＭＯＳトランジスタを用いたカレントミラー回路が構成されている。これは、７つのＰＭＯＳトランジスタのバイアス電流が上記（２）式のＩＰＴＡＴの実数倍になることを意味している。
【0044】
また第１ＰＮＰバイポーラトランジスタＱｐ１、第２ＰＮＰバイポーラトランジスタＱｐ２、及び、第３ＰＮＰバイポーラトランジスタＱｐ３の正規化エミッタ面積比をｍ：１：１（ｍは１より大きい正の実数）とするとともに、第１ＰＭＯＳトランジスタＭｐ１、第２ＰＭＯＳトランジスタＭｐ２、第３ＰＭＯＳトランジスタＭｐ３、第４ＰＭＯＳトランジスタＭｐ４、第６ＰＭＯＳトランジスタＭｐ６のゲート幅Ｗ／ゲート長Ｌの形状比を２：１：ｎ３：ｎ４：ｎ６（ｎ３、ｎ４、ｎ６はそれぞれ０より大きい正の実数）とすると、第３ＰＮＰバイポーラトランジスタＱｐ３のエミッタ－ベース間電圧ＶＥＢＱｐ３を用いて、第２ＰＭＯＳトランジスタＭｐ２のドレーンと第３ＰＮＰバイポーラトランジスタＱｐ３のエミッタとの間のノード電圧（基準温度設定回路４で設定される基準温度ＴＲＥＦに対応する電圧）ＶＴＥＭ、第５抵抗Ｒ５の電位Ｖ５、第６抵抗Ｒ６の電位Ｖ６、及び、第７抵抗Ｒ７の電位Ｖ７は、それぞれ以下のように表される。
【0045】
第１ＰＭＯＳトランジスタＭｐ１及び第２ＰＭＯＳトランジスタＭｐ２の形状比が２：１であり、第２ＰＮＰバイポーラトランジスタＱｐ２及び第３ＰＮＰバイポーラトランジスタＱｐ３の正規化エミッタ面積比が１：１であり、且つ、参考技術（図８を参照）と同様にＲ１＝Ｒ２とすると、第２ＰＮＰバイポーラトランジスタＱｐ２と第３ＰＮＰバイポーラトランジスタＱｐ３に流れるバイアス電流は等しくなるので、発生するエミッタ－ベース間電圧が等しくなる。つまり、前述の（３－１）～（３－６）式と同じになる。
【0046】
そして（５－１）～（５－４）式、及び、（３－１）～（３－６）式から、ＶＴＥＭは温度Ｔの増加に対して減少し、第５抵抗Ｒ５の電位Ｖ５、第６抵抗Ｒ６の電位Ｖ６、第７抵抗Ｒ７の電位Ｖ７は温度Ｔの増加に対して増加する性質を有すると言える。また第１コンパレータＣｏｍｐ１の２つの入力端子にはＶＴＥＭ及びＶ５がそれぞれ入力され、第２コンパレータＣｏｍｐ２の２つの入力端子にはＶＴＥＭ及びＶ６がそれぞれ入力され、第３コンパレータＣｏｍｐ３の２つの入力端子にはＶＴＥＭ及びＶ７がそれぞれ入力されるため、これら３つのコンパレータの出力は温度Ｔに応じたものとなる。
【0047】
例えばＶＴＥＭ＞Ｖ５である場合、第１コンパレータＣｏｍｐ１はＨｉｇｈ（Ｈｉｇｈに対応する電圧は電気的に電源電圧ＶＤＤと等しい）となり、第１ＮＭＯＳトランジスタＭｎ１がオン状態となり、第２ＰＮＰバイポーラトランジスタＱｐ２のベースが接地される。この場合、切替回路８はバイアス電流を無効とする。
【0048】
一方でＶＴＥＭ＜Ｖ５である場合、第１コンパレータＣｏｍｐ１の出力はＬｏｗ（Ｌｏｗに対応する電圧は電気的に接地点に等しい）となり、第１ＮＭＯＳトランジスタＭｎ１がオフ状態となり、第２ＰＮＰバイポーラトランジスタＱｐ２のベースには、第４抵抗Ｒ４と第２ＮＭＯＳトランジスタＭｎ２のソースと第３ＮＭＯＳトランジスタＭｎ３のソースが接続された状態となる。このとき、ｎ３Ｒ５＞ｎ４Ｒ６＞ｎ６Ｒ７としておくことで、第１ＮＭＯＳトランジスタＭｎ１はオフ状態、第２ＮＭＯＳトランジスタＭｎ２はオフ状態、第３ＮＭＯＳトランジスタＭｎ３はオフ状態となり、第２ＰＮＰバイポーラトランジスタＱｐ２のベースには第４抵抗Ｒ４のみが接続されている状態となる。これにより切替回路８はバイアス電流を有効とし、バイアス電流が第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２のベースに供給されることとなる。
【0049】
このとき図８を参照して前述した電圧源回路１´と比べて、第２ＰＮＰバイポーラトランジスタＱｐ２のベースがＧＮＤであったのが、第４抵抗Ｒ４がＧＮＤとの間に挿入された形となるので、第４抵抗Ｒ４には第１ＰＮＰバイポーラトランジスタＱｐ１と第２ＰＮＰバイポーラトランジスタＱｐ２のベース電流が流れる。このとき第４抵抗Ｒ４に発生す
される。
これにより出力端子Ｔｏｕｔから出力される電源電圧ＶＲＥＦは、第２ＰＮＰバイポーラトランジスタＱｐ２のベースがＧＮＤにショートされていた時に対して、（６）式で表わされる電圧だけ増加することになる。
【0050】
そしてＶＴＥＭ＜Ｖ６となると、第２コンパレータＣｏｍｐ２の出力はＨｉｇｈとなり、第２ＮＭＯＳトランジスタＭｎ２はオン状態となる。このとき第５ＰＭＯＳトランジスタＭｐ５のドレーン電流が第４抵抗Ｒ４に流れる。第２ＰＭＯＳトランジスタＭｐ２及び第５ＰＭＯＳトランジスタＭｐ５の形状比を１：ｎ５とすると、第４抵抗Ｒ４に発生する電圧は、以下のＶ４－２へと変化する。
【0051】
そしてＶＴＥＭ＜Ｖ７となると、第３コンパレータＣｏｍｐ３の出力はＨｉｇｈとなり第３ＮＭＯＳトランジスタＭｎ３はオン状態となる。このとき第７ＰＭＯＳトランジスタＭｐ７のドレーン電流が第４抵抗Ｒ４に流れる。第２ＰＭＯＳトランジスタＭｐ２及び第７ＰＭＯＳトランジスタＭｐ７の形状比を１：ｎ７とすると、第４抵抗Ｒ４に発生する電圧は以下のＶ４－３へと変化する。
【0052】
図２は図１の電圧源回路１Ａが出力する電源電圧ＶＲＥＦの温度特性を示すシミュレーション結果である。図２では、第２コンパレータＣｏｍｐ２の温度変化点を５０℃、第３コンパレータＣｏｍｐ３の温度変化点を８０℃に設定した場合において、比較例（図８を参照）とともに示されている。
【0053】
図２に示すように、電圧源回路１Ａの電源電圧ＶＲＥＦは、電圧源回路１Ａの温度Ｔが上昇するに従って、温度Ｔが切替回路８の動作閾値温度に対応する温度Ｔ０（９℃）、第１バイアス電流生成回路１０Ａの動作閾値温度に対応する温度Ｔ１（５０℃）、第２バイアス電流生成回路１０Ｂの動作閾値温度に対応する温度Ｔ２（８０℃）になったタイミングで増加している。これは、温度Ｔ０，Ｔ１，Ｔ２においてバイアス電流が第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２のベースにバイアス電流が供給されることにより、非線形成分ｃ（Ｔ）が好適に打ち消されることで、比較例に比べて電源電圧ＶＲＥＦの温度Ｔに対する平坦性が向上していることを示している（具体的には、比較例では温度Ｔに対して約９．２ｍＶの変化が生じているのに対して、本実施形態では約３．１ｍＶに減少しており、平坦性の向上が確認された）。
【0054】
このようにバイアス電流供給回路６は、電圧源回路１Ａの温度Ｔが上昇するに従って、異なる閾値Ｔ１、Ｔ２、・・・を有する複数のバイアス電流生成回路１０Ａ、１０Ｂ、・・・が順次動作することで、非線形成分ｃ（Ｔ）を減少するためのバイアス電流を供給する。これにより、温度Ｔと基準温度ＴＲＥＦとの温度差が大きくなるに従って（すなわち、温度Ｔが高くなるに従って）増加する非線形成分ｃ（Ｔ）に対応するように、供給されるバイアス電流も増加させることで、非線形成分ｃ（Ｔ）を効果的に打ち消し、電源電圧ＶＲＥＦを温度に対して平坦化できる。
【0055】
尚、バイアス電流供給回路６に含まれるコンパレータ（前述のコンパレータＣｏｍｐ１、Ｃｏｍｐ２、Ｃｏｍｐ３、・・・）として、ヒステリシス特性を有するヒステリシスコンパレータを用いてもよい。図３は図１のバイアス電流供給回路６にヒステリシスコンパレータを用いる際の内部回路の一例である。
【0056】
図３に示すヒステリシスコンパレータの内部回路では、４つのＮＭＯＳトランジスタＭｃ３、Ｍｃ５、Ｍｃ６、Ｍｃ４のＷ／Ｌ比を１：ｎ：ｎ：１とすることで、ヒステリシス特性を与えることができる。ヒステリシスコンパレータで構成しても平坦性は、図２を参照して前述したシミュレーション結果とほぼ同様である。これにより、各コンパレータ（前述のコンパレータＣｏｍｐ１、Ｃｏｍｐ２、Ｃｏｍｐ３、・・・）の出力がＨｉｇｈ／Ｌｏｗにチャタリングすることが防止され、安定的で平坦性が改善された電圧源回路１Ａを実現できる。
【0057】
（第２実施形態）
図４は第２実施形態に係る電圧源回路１Ｂを示す回路図であり、図５は図４の電圧源回路１Ｂが出力する電源電圧ＶＲＥＦの温度特性を示すシミュレーション結果である。電圧源回路１Ｂでは、前述の第１実施形態に係る電圧源回路１Ａとバイアス電流供給回路６の構成を除いて共通回路を有する。電圧源回路１Ｂのバイアス電流供給回路６は、複数のバイアス電流生成回路１０Ａ、１０Ｂ、・・・を有する点で共通するが、これらの複数のバイアス電流生成回路１０Ａ、１０Ｂ、・・・が有する各コンパレータ（第１コンパレータＣｏｍｐ１、第２コンパレータＣｏｍｐ２、・・・）の２つの入力端子が、電圧源回路１Ａと比べて反転している点で異なる。
図４は第２実施形態に係る電圧源回路１Ｂを示す回路図であり、図５は図４の電圧源回路１Ｂが出力する電源電圧ＶＲＥＦの温度特性を示すシミュレーション結果である。電圧源回路１Ｂでは、前述の第１実施形態に係る電圧源回路１Ａとバイアス電流供給回路６の構成を除いて共通回路を有する。電圧源回路１Ｂのバイアス電流供給回路６は、複数のバイアス電流生成回路１０Ａ、１０Ｂ、・・・を有する点で共通するが、これらの複数のバイアス電流生成回路１０Ａ、１０Ｂ、・・・が有する各コンパレータ（第１コンパレータＣｏｍｐ１、第２コンパレータＣｏｍｐ２、・・・）の２つの入力端子が、電圧源回路１Ａと比べて反転している点で異なる。
【0058】
これにより電圧源回路１Ｂのバイアス電流供給回路６では、電圧源回路１の温度Ｔが下降するに従って、異なる閾値Ｔ１´、Ｔ２´、・・・を有する複数のバイアス電流生成回路１０Ａ、１０Ｂ、・・・が順次動作することで、非線形成分ｃ（Ｔ）を減少するためのバイアス電流を供給する。これにより、温度Ｔと基準温度ＴＲＥＦとの温度差が大きくなるに従って（すなわち、温度Ｔが低くなるに従って）増加する非線形成分ｃ（Ｔ）に対応するように、供給されるバイアス電流も増加させることで、非線形成分ｃ（Ｔ）を効果的に打ち消し、電源電圧ＶＲＥＦを温度に対して平坦化できる。
【0059】
図５に示すように、電圧源回路１Ｂの電源電圧ＶＲＥＦは、電圧源回路１の温度Ｔが下降するに従って、温度Ｔが切替回路８の動作閾値温度に対応する温度Ｔ０´、第１バイアス電流生成回路１０Ａの動作閾値温度に対応する温度Ｔ１´、第２バイアス電流生成回路１０Ｂの動作閾値温度に対応する温度Ｔ２´になったタイミングで増加している。これは、温度Ｔ０´，Ｔ１´，Ｔ２´においてバイアス電流が第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２のベースにバイアス電流が供給されることにより、非線形成分ｃ（Ｔ）が好適に打ち消されることで、比較例に比べて電源電圧ＶＲＥＦの温度Ｔに対する平坦性が向上していることを示している。
【0060】
（第３実施形態）
図６は第３実施形態に係る電圧源回路１Ｃの回路図であり、図７は図６の電圧源回路１Ｃの電源電圧ＶＲＥＦの温度特性を示すシミュレーション結果である。電圧源回路１Ｃでは、バイアス電流供給回路６が、前述の第１実施形態に係る電圧源回路１Ａにおけるバイアス電流供給回路６の回路構成（高温側バイアス電流供給回路６－１）と、前述の第２実施形態に係る電圧源回路１Ｂにおけるバイアス電流供給回路６の回路構成（低温側バイアス電流供給回路６－２）とを含んで構成される。
尚、図６では前述の各実施形態との対応関係をわかりやすく示すために、高温側バイアス電流供給回路６－１及び低温側バイアス電流供給回路６－２において互いに対応する構成素子に共通の符号を付しているが、素子に関する各種パラメータは独立的に調整されてもよい。
図６は第３実施形態に係る電圧源回路１Ｃの回路図であり、図７は図６の電圧源回路１Ｃの電源電圧ＶＲＥＦの温度特性を示すシミュレーション結果である。電圧源回路１Ｃでは、バイアス電流供給回路６が、前述の第１実施形態に係る電圧源回路１Ａにおけるバイアス電流供給回路６の回路構成（高温側バイアス電流供給回路６－１）と、前述の第２実施形態に係る電圧源回路１Ｂにおけるバイアス電流供給回路６の回路構成（低温側バイアス電流供給回路６－２）とを含んで構成される。
尚、図６では前述の各実施形態との対応関係をわかりやすく示すために、高温側バイアス電流供給回路６－１及び低温側バイアス電流供給回路６－２において互いに対応する構成素子に共通の符号を付しているが、素子に関する各種パラメータは独立的に調整されてもよい。
【0061】
高温側バイアス電流供給回路６－１は、第１実施形態に係る電圧源回路１Ａのバイアス電流供給回路６と同様に、電圧源回路１の温度Ｔが上昇するに従って、異なる閾値Ｔ１、Ｔ２、・・・を有する複数のバイアス電流生成回路１０Ａ、１０Ｂ、・・・が順次動作することで、非線形成分ｃ（Ｔ）を減少するためのバイアス電流を供給する。これにより、温度Ｔと基準温度ＴＲＥＦとの温度差が大きくなるに従って（すなわち、温度Ｔが高くなるに従って）増加する非線形成分ｃ（Ｔ）に対応するように、供給されるバイアス電流も増加させることで、非線形成分ｃ（Ｔ）を効果的に打ち消し、電源電圧ＶＲＥＦを温度に対して平坦化できる。
【0062】
一方の低温側バイアス電流供給回路６－２は、第２実施形態に係る電圧源回路１Ｂのバイアス電流供給回路６と同様に、電圧源回路１の温度Ｔが下降するに従って、異なる閾値Ｔ１´、Ｔ２´、・・・を有する複数のバイアス電流生成回路１０Ａ、１０Ｂ、・・・が順次動作することで、非線形成分ｃ（Ｔ）を減少するためのバイアス電流を供給する。これにより、温度Ｔと基準温度ＴＲＥＦとの温度差が大きくなるに従って（すなわち、温度Ｔが低くなるに従って）増加する非線形成分ｃ（Ｔ）に対応するように、供給されるバイアス電流も増加させることで、非線形成分ｃ（Ｔ）を効果的に打ち消し、電源電圧ＶＲＥＦを温度に対して平坦化できる。
【0063】
図７に示すように、電圧源回路１Ｃの電源電圧ＶＲＥＦは、基準温度（例えば常温）より高温側では、電圧源回路１の温度Ｔが上昇するに従って、温度Ｔが高温側バイアス電流供給回路６－１における切替回路８の動作閾値温度に対応する温度Ｔ０、高温側バイアス電流供給回路６－１における第１バイアス電流生成回路１０Ａの動作閾値温度に対応する温度Ｔ１、高温側バイアス電流供給回路６－１における第２バイアス電流生成回路１０Ｂの動作閾値温度に対応する温度Ｔ２になったタイミングで増加している。これは、温度Ｔ０，Ｔ１，Ｔ２においてバイアス電流が第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２のベースにバイアス電流が供給されることにより、非線形成分ｃ（Ｔ）が好適に打ち消されることで、比較例に比べて高温側における電源電圧ＶＲＥＦの温度Ｔに対する平坦性が向上していることを示している。
【0064】
一方で基準温度（例えば常温）より低温側では、電圧源回路１の温度Ｔが下降するに従って、温度Ｔが低温側バイアス電流供給回路６－２における切替回路８の動作閾値温度に対応する温度Ｔ０´、低温側バイアス電流供給回路６－２における第１バイアス電流生成回路１０Ａの動作閾値温度に対応する温度Ｔ１´、低温側バイアス電流供給回路６－２における第２バイアス電流生成回路１０Ｂの動作閾値温度に対応する温度Ｔ２´になったタイミングで増加している。これは、温度Ｔ０´，Ｔ１´，Ｔ２´においてバイアス電流が第１ＰＮＰバイポーラトランジスタＱｐ１及び第２ＰＮＰバイポーラトランジスタＱｐ２のベースにバイアス電流が供給されることにより、非線形成分ｃ（Ｔ）が好適に打ち消されることで、比較例に比べて低温側における電源電圧ＶＲＥＦの温度Ｔに対する平坦性が向上していることを示している。
【0065】
このように第３実施形態に係る電圧源回路１Ｃでは、バイアス電流供給回路６として、高温側バイアス電流供給回路６－１と、低温側バイアス電流供給回路６－２とを含むことにより、高温側から低温側に至るまで広い温度範囲において非線形成分ｃ（Ｔ）による影響を減少させ、温度Ｔに対する電源電圧ＶＲＥＦの平坦性を向上できる。
【符号の説明】
【0066】
１（１Ａ、１Ｂ、１Ｃ） 電圧源回路
２ バンドギャップリファレンス回路
４ 基準温度設定回路
６ バイアス電流供給回路
８ 切替回路
１０ バイアス電流生成回路
１０Ａ 第１バイアス電流生成回路
１０Ｂ 第２バイアス電流生成回路
２ バンドギャップリファレンス回路
４ 基準温度設定回路
６ バイアス電流供給回路
８ 切替回路
１０ バイアス電流生成回路
１０Ａ 第１バイアス電流生成回路
１０Ｂ 第２バイアス電流生成回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】