知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023083889
(43)【公開日】2023-06-16
(54)【発明の名称】コンパレータ
(51)【国際特許分類】
H03K 5/08 20060101AFI20230609BHJP
H03F 1/22 20060101ALI20230609BHJP
H03F 3/45 20060101ALN20230609BHJP
【ＦＩ】
H03K5/08 E
H03F1/22
H03F3/45 110
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2021197856
(22)【出願日】2021-12-06
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】弁理士法人栄光事務所
(72)【発明者】
【氏名】吉田 晴彦
【テーマコード（参考）】
5J039
5J500
【Ｆターム（参考）】
5J039DA09
5J039KK16
5J039KK18
5J039MM04
5J500AA01
5J500AA12
5J500AC62
5J500AF11
5J500AH09
5J500AH25
5J500AK05
5J500AK47
5J500AM02
5J500AM17
5J500AM21
5J500DN01
5J500DN22
5J500DN23
5J500DP01
(57)【要約】
【課題】回路電流を増加させることなく、応答特性を改善したコンパレータを提供する。
【解決手段】分流回路４が、負荷抵抗器Ｒ１に流れる電流よりも負荷抵抗器Ｒ２に流れる電流が多い場合、トランジスタＭ４に流れる電流を分流して負荷抵抗器Ｒ１に流すと共に、負荷抵抗器Ｒ２に流れる電流よりも負荷抵抗器Ｒ１に流れる電流が多い場合、トランジスタＭ３に流れ込む電流を分流して負荷抵抗器Ｒ２に流す。
【選択図】図１
【解決手段】分流回路４が、負荷抵抗器Ｒ１に流れる電流よりも負荷抵抗器Ｒ２に流れる電流が多い場合、トランジスタＭ４に流れる電流を分流して負荷抵抗器Ｒ１に流すと共に、負荷抵抗器Ｒ２に流れる電流よりも負荷抵抗器Ｒ１に流れる電流が多い場合、トランジスタＭ３に流れ込む電流を分流して負荷抵抗器Ｒ２に流す。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１の入力電位及び第２の入力電位に応じた電流比の電流が各々流れる第１の差動トランジスタ及び第２の差動トランジスタと、
前記第１の差動トランジスタに直列接続された第１の負荷抵抗器と、
前記第２の差動トランジスタに直列接続された第２の負荷抵抗器とを有する差動入力部と、
前記第１の差動トランジスタにフォールデッドカスコード接続された第３のトランジスタと、前記第２の差動トランジスタにフォールデッドカスコード接続された第４のトランジスタとを有し、前記第３のトランジスタが第１の出力段を構成し、前記第４のトランジスタが第２の出力段を構成するフォールデッドカスコード部と、
前記第１の出力段及び前記第２の出力段の出力に接続されて出力信号を出力する出力回路とを備えたコンパレータであって、
前記第１の負荷抵抗器に流れる電流よりも前記第２の負荷抵抗器に流れる電流が多い場合、前記第４のトランジスタに流れる電流を分流して前記第１の負荷抵抗器に流すと共に、前記第２の負荷抵抗器に流れる電流よりも前記第１の負荷抵抗器に流れる電流が多い場合、前記第３のトランジスタに流れる電流を分流して前記第２の負荷抵抗器に流す分流回路を有する、
コンパレータ。
前記第１の差動トランジスタに直列接続された第１の負荷抵抗器と、
前記第２の差動トランジスタに直列接続された第２の負荷抵抗器とを有する差動入力部と、
前記第１の差動トランジスタにフォールデッドカスコード接続された第３のトランジスタと、前記第２の差動トランジスタにフォールデッドカスコード接続された第４のトランジスタとを有し、前記第３のトランジスタが第１の出力段を構成し、前記第４のトランジスタが第２の出力段を構成するフォールデッドカスコード部と、
前記第１の出力段及び前記第２の出力段の出力に接続されて出力信号を出力する出力回路とを備えたコンパレータであって、
前記第１の負荷抵抗器に流れる電流よりも前記第２の負荷抵抗器に流れる電流が多い場合、前記第４のトランジスタに流れる電流を分流して前記第１の負荷抵抗器に流すと共に、前記第２の負荷抵抗器に流れる電流よりも前記第１の負荷抵抗器に流れる電流が多い場合、前記第３のトランジスタに流れる電流を分流して前記第２の負荷抵抗器に流す分流回路を有する、
コンパレータ。
【請求項2】
請求項１に記載のコンパレータであって、
前記分流回路は、
前記第１の出力段の出力と前記第２の出力段の出力との間に接続され、ゲート又はベースが前記第３のトランジスタ及び前記第４のトランジスタのゲートに接続された第５のトランジスタを有する、
コンパレータ。
前記分流回路は、
前記第１の出力段の出力と前記第２の出力段の出力との間に接続され、ゲート又はベースが前記第３のトランジスタ及び前記第４のトランジスタのゲートに接続された第５のトランジスタを有する、
コンパレータ。
【請求項3】
請求項２に記載のコンパレータであって、
前記分流回路は、
前記第１の出力段の出力と前記第２の出力段の出力との間に接続され、ゲート又はベースが前記第３のトランジスタ及び前記第４のトランジスタのゲートに接続された第６のトランジスタを有し、
前記第１の出力段の出力には、前記第５のトランジスタのドレイン又はコレクタと、前記第６のトランジスタのソース又はエミッタとが接続され、
前記第２の出力段の出力には、前記第５のトランジスタのソース又はエミッタと、前記第６のトランジスタのドレイン又はコレクタとが接続された、
コンパレータ。
前記分流回路は、
前記第１の出力段の出力と前記第２の出力段の出力との間に接続され、ゲート又はベースが前記第３のトランジスタ及び前記第４のトランジスタのゲートに接続された第６のトランジスタを有し、
前記第１の出力段の出力には、前記第５のトランジスタのドレイン又はコレクタと、前記第６のトランジスタのソース又はエミッタとが接続され、
前記第２の出力段の出力には、前記第５のトランジスタのソース又はエミッタと、前記第６のトランジスタのドレイン又はコレクタとが接続された、
コンパレータ。
【請求項4】
請求項１～３の何れか１項に記載のコンパレータであって、
前記フォールデッドカスコード部は、前記第３のトランジスタ及び前記第４のトランジスタの共通接続されたゲート又はベースと、電源電圧との間に接続された第３の抵抗器を有する、
コンパレータ。
前記フォールデッドカスコード部は、前記第３のトランジスタ及び前記第４のトランジスタの共通接続されたゲート又はベースと、電源電圧との間に接続された第３の抵抗器を有する、
コンパレータ。
【請求項5】
請求項１～４の何れか１項に記載のコンパレータであって、
前記出力回路は、
前記第１の出力段の出力がゲート又はベースに接続された第７のトランジスタと、
前記第２の出力段の出力がゲート又はベースに接続された第８のトランジスタと、
前記第８のトランジスタと直列接続され、ゲート又はベースが前記第７のトランジスタのドレイン又はコレクタに接続された第９のトランジスタとを有し、
前記第８のトランジスタと前記第９のトランジスタの接続点から前記出力信号を出力する、
コンパレータ。
前記出力回路は、
前記第１の出力段の出力がゲート又はベースに接続された第７のトランジスタと、
前記第２の出力段の出力がゲート又はベースに接続された第８のトランジスタと、
前記第８のトランジスタと直列接続され、ゲート又はベースが前記第７のトランジスタのドレイン又はコレクタに接続された第９のトランジスタとを有し、
前記第８のトランジスタと前記第９のトランジスタの接続点から前記出力信号を出力する、
コンパレータ。
【請求項6】
請求項５に記載のコンパレータであって、
前記出力回路は、
前記第７のトランジスタと直列接続され、ゲートが前記第８のトランジスタと前記第９のトランジスタの接続点に接続された第１０のトランジスタを有する、
コンパレータ。
前記出力回路は、
前記第７のトランジスタと直列接続され、ゲートが前記第８のトランジスタと前記第９のトランジスタの接続点に接続された第１０のトランジスタを有する、
コンパレータ。
【請求項7】
請求項５又は６に記載のコンパレータであって、
前記第７のトランジスタ及び前記第８のトランジスタの閾値電圧が、前記第３のトランジスタ、前記第４のトランジスタの閾値電圧よりも低い、
コンパレータ。
前記第７のトランジスタ及び前記第８のトランジスタの閾値電圧が、前記第３のトランジスタ、前記第４のトランジスタの閾値電圧よりも低い、
コンパレータ。
【請求項8】
請求項１～７の何れか１項に記載のコンパレータであって、
前記トランジスタの少なくとも１つが、電界効果トランジスタから構成されている、
コンパレータ。
前記トランジスタの少なくとも１つが、電界効果トランジスタから構成されている、
コンパレータ。
【請求項9】
請求項１～８の何れか１項に記載のコンパレータであって、
前記トランジスタの少なくとも１つが、バイポーラトランジスタから構成されている、
コンパレータ。
前記トランジスタの少なくとも１つが、バイポーラトランジスタから構成されている、
コンパレータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、コンパレータに関する。
【背景技術】
【0002】
地球温暖化の原因は、ＣＯ２のような温暖効果ガスの濃度上昇により、大気の温室効果が強まったことによると考えられており、通信情報化社会の急速な進展に伴い、電子機器の低消費電力化も大きな課題になってきている。電子機器には多くの半導体集積回路が使用されており、半導体集積回路に幅広く使われるコンパレータは、応答速度と消費電流が主要な性能として挙げられる。コンパレータの応答速度と消費電流は反比例の関係にあることから、消費電流を増加させずに入力信号に対する応答特性を改善し、地球温暖化の抑制に貢献しようとするものである。
【0003】
半導体集積回路に用いられるコンパレータとして、図６に示すような回路が知られている（例えば特許文献１など参照）。図６に示されているコンパレータ１００は、差動入力部１０２と、フォールデッドカスコード部１０３と、出力回路１０５を主たる構成要素として構成される。
【0004】
差動入力部１０２は、ソースが共通接続された差動トランジスタＭ１，Ｍ２と、そのドレインに各々接続された負荷抵抗器Ｒ１，Ｒ２と、トランジスタＭ１，Ｍ２の共通ソースと正電源電圧ＶＤＤとの間に接続された定電流源２１とにより構成されている。
【0005】
フォールデッドカスコード部１０３は、負荷抵抗器Ｒ１，Ｒ２と各々ソースが接続されたトランジスタＭ３，Ｍ４と、そのドレインと正電源電圧ＶＤＤとの間に各々接続された定電流源３１，３２と、ゲート及びドレインがトランジスタＭ４のドレインに接続され、ソースがトランジスタＭ４のゲートに接続されたトランジスタＭ５とを有している。フォールデッドカスコード部１０３においては、トランジスタＭ３とトランジスタＭ４とをカレントミラー接続して、トランジスタＭ４のドレインと定電流源３２との接続ノードより、出力を取り出すように構成されている。
【0006】
また、トランジスタＭ５は、トランジスタＭ６のゲート電位の上昇を抑制し、伝搬遅延時間が短縮されると共に、伝搬遅延時間の電源電圧依存性を改善させている（例えば、非特許文献１など参照）。
【0007】
出力回路１０５は、ゲートがフォールデッドカスコード部１０３の出力に接続され、ソースが負電源電圧ＶＳＳに接続されたトランジスタＭ６と、そのドレインと正電源電圧ＶＤＤとの間に接続された定電流源５１とからなり、トランジスタＭ６と定電流源５１との接続ノードより、出力信号ＶＯＵＴを取り出すように構成されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特許第４６７７２８４号公報
【非特許文献】
【0009】
【非特許文献1】吉田晴彦著 ＣＭＯＳアナログＩＣ回路の実務設計 ＣＱ出版社 ２０１０年 （ｐ１４４、図４．１０）
【発明の概要】
【発明が解決しようとする課題】
【0010】
上述の構成を有する従来のコンパレータは、応答特性を改善するためには、回路電流を増加させないといけないという課題があった。
【0011】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、回路電流を増加させることなく、応答特性を改善したコンパレータを提供することにある。
【課題を解決するための手段】
【0012】
前述した目的を達成するために、本発明に係るコンパレータは、下記［１］～［９］を特徴としている。
［１］
第１の入力電位及び第２の入力電位に応じた電流比の電流が各々流れる第１の差動トランジスタ及び第２の差動トランジスタと、
前記第１の差動トランジスタに直列接続された第１の負荷抵抗器と、
前記第２の差動トランジスタに直列接続された第２の負荷抵抗器とを有する差動入力部と、
前記第１の差動トランジスタにフォールデッドカスコード接続された第３のトランジスタと、前記第２の差動トランジスタにフォールデッドカスコード接続された第４のトランジスタとを有し、前記第３のトランジスタが第１の出力段を構成し、前記第４のトランジスタが第２の出力段を構成するフォールデッドカスコード部と、
前記第１の出力段及び前記第２の出力段の出力に接続されて出力信号を出力する出力回路とを備えたコンパレータであって、
前記第１の負荷抵抗器に流れる電流よりも前記第２の負荷抵抗器に流れる電流が多い場合、前記第４のトランジスタに流れる電流を分流して前記第１の負荷抵抗器に流すと共に、前記第２の負荷抵抗器に流れる電流よりも前記第１の負荷抵抗器に流れる電流が多い場合、前記第３のトランジスタに流れる電流を分流して前記第２の負荷抵抗器に流す分流回路を有する、
コンパレータであること。
［２］
［１］に記載のコンパレータであって、
前記分流回路は、
前記第１の出力段の出力と前記第２の出力段の出力との間に接続され、ゲート又はベースが前記第３のトランジスタ及び前記第４のトランジスタのゲートに接続された第５のトランジスタを有する、
コンパレータであること。
［３］
［２］に記載のコンパレータであって、
前記分流回路は、
前記第１の出力段の出力と前記第２の出力段の出力との間に接続され、ゲート又はベースが前記第３のトランジスタ及び前記第４のトランジスタのゲートに接続された第６のトランジスタを有し、
前記第１の出力段の出力には、前記第５のトランジスタのドレイン又はコレクタと、前記第６のトランジスタのソース又はエミッタとが接続され、
前記第２の出力段の出力には、前記第５のトランジスタのソース又はエミッタと、前記第６のトランジスタのドレイン又はコレクタとが接続された、
コンパレータであること。
［４］
［１］～［３］の何れか１項に記載のコンパレータであって、
前記フォールデッドカスコード部は、前記第３のトランジスタ及び前記第４のトランジスタの共通接続されたゲート又はベースと、電源電圧との間に接続された第３の抵抗器を有する、
コンパレータであること。
［５］
［１］～［４］の何れか１項に記載のコンパレータであって、
前記出力回路は、
前記第１の出力段の出力がゲート又はベースに接続された第７のトランジスタと、
前記第２の出力段の出力がゲート又はベースに接続された第８のトランジスタと、
前記第８のトランジスタと直列接続され、ゲート又はベースが前記第７のトランジスタのドレイン又はコレクタに接続された第９のトランジスタとを有し、
前記第８のトランジスタと前記第９のトランジスタの接続点から前記出力信号を出力する、
コンパレータであること。
［６］
［５］に記載のコンパレータであって、
前記出力回路は、
前記第７のトランジスタと直列接続され、ゲートが前記第８のトランジスタと前記第９のトランジスタの接続点に接続された第１０のトランジスタを有する、
コンパレータであること。
［７］
［５］又は［６］に記載のコンパレータであって、
前記第７のトランジスタ及び前記第８のトランジスタの閾値電圧が、前記第３のトランジスタ、前記第４のトランジスタの閾値電圧よりも低い、
コンパレータであること。
［８］
［１］～［７］の何れか１項に記載のコンパレータであって、
前記トランジスタの少なくとも１つが、電界効果トランジスタから構成されている、
コンパレータであること。
［９］
［１］～［８］の何れか１項に記載のコンパレータであって、
前記トランジスタの少なくとも１つが、バイポーラトランジスタから構成されている、
コンパレータであること。
［１］
第１の入力電位及び第２の入力電位に応じた電流比の電流が各々流れる第１の差動トランジスタ及び第２の差動トランジスタと、
前記第１の差動トランジスタに直列接続された第１の負荷抵抗器と、
前記第２の差動トランジスタに直列接続された第２の負荷抵抗器とを有する差動入力部と、
前記第１の差動トランジスタにフォールデッドカスコード接続された第３のトランジスタと、前記第２の差動トランジスタにフォールデッドカスコード接続された第４のトランジスタとを有し、前記第３のトランジスタが第１の出力段を構成し、前記第４のトランジスタが第２の出力段を構成するフォールデッドカスコード部と、
前記第１の出力段及び前記第２の出力段の出力に接続されて出力信号を出力する出力回路とを備えたコンパレータであって、
前記第１の負荷抵抗器に流れる電流よりも前記第２の負荷抵抗器に流れる電流が多い場合、前記第４のトランジスタに流れる電流を分流して前記第１の負荷抵抗器に流すと共に、前記第２の負荷抵抗器に流れる電流よりも前記第１の負荷抵抗器に流れる電流が多い場合、前記第３のトランジスタに流れる電流を分流して前記第２の負荷抵抗器に流す分流回路を有する、
コンパレータであること。
［２］
［１］に記載のコンパレータであって、
前記分流回路は、
前記第１の出力段の出力と前記第２の出力段の出力との間に接続され、ゲート又はベースが前記第３のトランジスタ及び前記第４のトランジスタのゲートに接続された第５のトランジスタを有する、
コンパレータであること。
［３］
［２］に記載のコンパレータであって、
前記分流回路は、
前記第１の出力段の出力と前記第２の出力段の出力との間に接続され、ゲート又はベースが前記第３のトランジスタ及び前記第４のトランジスタのゲートに接続された第６のトランジスタを有し、
前記第１の出力段の出力には、前記第５のトランジスタのドレイン又はコレクタと、前記第６のトランジスタのソース又はエミッタとが接続され、
前記第２の出力段の出力には、前記第５のトランジスタのソース又はエミッタと、前記第６のトランジスタのドレイン又はコレクタとが接続された、
コンパレータであること。
［４］
［１］～［３］の何れか１項に記載のコンパレータであって、
前記フォールデッドカスコード部は、前記第３のトランジスタ及び前記第４のトランジスタの共通接続されたゲート又はベースと、電源電圧との間に接続された第３の抵抗器を有する、
コンパレータであること。
［５］
［１］～［４］の何れか１項に記載のコンパレータであって、
前記出力回路は、
前記第１の出力段の出力がゲート又はベースに接続された第７のトランジスタと、
前記第２の出力段の出力がゲート又はベースに接続された第８のトランジスタと、
前記第８のトランジスタと直列接続され、ゲート又はベースが前記第７のトランジスタのドレイン又はコレクタに接続された第９のトランジスタとを有し、
前記第８のトランジスタと前記第９のトランジスタの接続点から前記出力信号を出力する、
コンパレータであること。
［６］
［５］に記載のコンパレータであって、
前記出力回路は、
前記第７のトランジスタと直列接続され、ゲートが前記第８のトランジスタと前記第９のトランジスタの接続点に接続された第１０のトランジスタを有する、
コンパレータであること。
［７］
［５］又は［６］に記載のコンパレータであって、
前記第７のトランジスタ及び前記第８のトランジスタの閾値電圧が、前記第３のトランジスタ、前記第４のトランジスタの閾値電圧よりも低い、
コンパレータであること。
［８］
［１］～［７］の何れか１項に記載のコンパレータであって、
前記トランジスタの少なくとも１つが、電界効果トランジスタから構成されている、
コンパレータであること。
［９］
［１］～［８］の何れか１項に記載のコンパレータであって、
前記トランジスタの少なくとも１つが、バイポーラトランジスタから構成されている、
コンパレータであること。
【発明の効果】
【0013】
本発明によれば、回路電流を増加させることなく、応答特性を改善したコンパレータを提供できる。
【0014】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【0015】
【発明を実施するための形態】
【0016】
本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。
【0017】
（第１実施形態）
まず、第１実施形態のコンパレータ１について図１を参照して説明する。同図に示すように、コンパレータ１は、反転入力端子Ｔ１１に入力された反転入力電位ＩＮＭ（＝第１の入力電位）と非反転入力端子Ｔ１２に入力された非反転入力電位ＩＮＰ（＝第２の入力電位）とを比較し、その比較結果を出力端子Ｔ３から出力する。コンパレータ１は、差動入力部２と、フォールデッドカスコード部３と、分流回路４と、出力回路５とを備えている。
まず、第１実施形態のコンパレータ１について図１を参照して説明する。同図に示すように、コンパレータ１は、反転入力端子Ｔ１１に入力された反転入力電位ＩＮＭ（＝第１の入力電位）と非反転入力端子Ｔ１２に入力された非反転入力電位ＩＮＰ（＝第２の入力電位）とを比較し、その比較結果を出力端子Ｔ３から出力する。コンパレータ１は、差動入力部２と、フォールデッドカスコード部３と、分流回路４と、出力回路５とを備えている。
【0018】
差動入力部２は、ソースが共通接続された差動トランジスタＭ１（＝第１の差動トランジスタ）、差動トランジスタＭ２（＝第２の差動トランジスタ）と、そのドレインに各々接続された負荷抵抗器Ｒ１（＝第１の負荷抵抗器）、負荷抵抗器Ｒ２（＝第２の負荷抵抗器）と、定電流源２１とを備える。
【0019】
差動トランジスタＭ１，Ｍ２は、Ｐチャンネルの電界効果トランジスタから構成されている。差動トランジスタＭ１のゲートは、反転入力端子Ｔ１１に接続され、差動トランジスタＭ２のゲートは、非反転入力端子Ｔ１２に接続されている。差動トランジスタＭ１，Ｍ２のソースは共通接続され、定電流源２１に接続されている。
【0020】
負荷抵抗器Ｒ１は、差動トランジスタＭ１に直列接続されている。詳しく説明すると、負荷抵抗器Ｒ１は、差動トランジスタＭ１のドレインと負電源端子Ｔ２２との間に接続されている。負電源端子Ｔ２２には負電源電圧ＶＳＳが供給されている。負荷抵抗器Ｒ２は、差動トランジスタＭ２に直列接続されている。詳しく説明すると、負荷抵抗器Ｒ２は、差動トランジスタＭ２のドレインと負電源端子Ｔ２２との間に接続されている。
【0021】
定電流源２１は、正電源端子Ｔ２１と共通接続された差動トランジスタＭ１，Ｍ２のソースとの間に接続される。正電源端子Ｔ２１には、正電源電圧ＶＤＤが供給されている。差動入力部２は、定電流源２１が供給する定電流Ｉ１を差動トランジスタＭ１，Ｍ２に分流する。差動トランジスタＭ１，Ｍ２に流れる電流の電流比（分流比）は、反転入力端子Ｔ１１に入力される反転入力電位ＩＮＭ、非反転入力端子Ｔ１２に入力される非反転入力電位ＩＮＰに応じた値となる。
【0022】
フォールデッドカスコード部３は、差動トランジスタＭ１にフォールデッドカスコード接続されたトランジスタＭ３（＝第３のトランジスタ）と、差動トランジスタＭ２にフォールデッドカスコード接続されたトランジスタＭ４（＝第４のトランジスタ）と、抵抗器Ｒ３，Ｒ４と、定電流源３１，３２とを備えている。トランジスタＭ３，Ｍ４は、Ｎチャンネルの電界効果トランジスタから構成されている。
【0023】
トランジスタＭ３は、ゲート・ドレイン間に抵抗器Ｒ３が接続されている。トランジスタＭ３は、ソースが負荷抵抗器Ｒ１と差動トランジスタＭ１のドレインとの接続点に接続され、ドレインが定電流源３１に接続されている。トランジスタＭ４は、ゲートがトランジスタＭ３のゲートに接続され、ゲート・ドレイン間に抵抗器Ｒ４が接続されている。トランジスタＭ４は、ソースが負荷抵抗器Ｒ２と差動トランジスタＭ２のドレインとの接続点に接続され、ドレインが定電流源３２に接続されている。
【0024】
定電流源３１は、トランジスタＭ３のドレインと正電源端子Ｔ２１との間に接続されている。定電流源３２は、トランジスタＭ４のドレインと正電源端子Ｔ２１との間に接続されている。
【0025】
フォールデッドカスコード部３は、第１の出力段を構成するトランジスタＭ３のドレインと定電流源３１との接続ノードＡ、及び第２の出力段を構成するトランジスタＭ４のドレインと定電流源３２との接続ノードＢより、出力を取り出すように構成されている。
【0026】
分流回路４は、負荷抵抗器Ｒ１に流れる電流よりも負荷抵抗器Ｒ２に流れる電流が多い場合、トランジスタＭ４に流れる電流を分流して負荷抵抗器Ｒ１に流す回路である。また、分流回路４は、負荷抵抗器Ｒ２に流れる電流よりも負荷抵抗器Ｒ１に流れる電流が多い場合、トランジスタＭ３に流れる電流を分流して負荷抵抗器Ｒ２に流す回路である。
【0027】
分流回路４は、トランジスタＭ９１（＝第５のトランジスタ），トランジスタＭ９２（＝第６のトランジスタ）を有している。トランジスタＭ９１，Ｍ９２は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ９１は、ソースが接続ノードＢに接続され、ドレインが接続ノードＡに接続され、ゲートがトランジスタＭ３，Ｍ４のゲートに接続されている。トランジスタＭ９２は、ソースが接続ノードＡに接続され、ドレインが接続ノードＢに接続され、ゲートがトランジスタＭ３，Ｍ４のゲートに接続されている。
【0028】
出力回路５は、トランジスタＭ５～Ｍ７と、定電流源５１とを備えている。トランジスタＭ５，Ｍ６は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ５（＝第８のトランジスタ）は、ゲートが接続ノードＢに接続され、ソースが負電源端子Ｔ２２に接続され、ドレインがトランジスタＭ７のドレイン及び出力端子Ｔ３に接続されている。トランジスタＭ６（＝第７のトランジスタ）は、ゲートが接続ノードＡに接続され、ソースが負電源端子Ｔ２２に接続され、ドレインが定電流源５１に接続されている。
【0029】
トランジスタＭ７（＝第９のトランジスタ）は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ７は、トランジスタＭ５に直列接続されている。詳しく説明すると、トランジスタＭ７は、ゲートがトランジスタＭ６のドレインと定電流源５１との接続点に接続され、ソースが正電源端子Ｔ２１に接続され、ドレインがトランジスタＭ５のドレイン及び出力端子Ｔ３に接続されている。定電流源５１は、正電源端子Ｔ２１とトランジスタＭ６のドレインとの間に接続されている。
【0030】
次に、上述した構成のコンパレータ１の動作について説明する。最初に、反転入力電位ＩＮＭが非反転入力電位ＩＮＰよりも高く、出力端子Ｔ３の出力信号ＶＯＵＴがＬｏｗ状態、すなわち、出力信号ＶＯＵＴがほぼ負電源電圧ＶＳＳとなっている場合の動作について説明する。
【0031】
反転入力電位ＩＮＭが非反転入力電位ＩＮＰよりも高い場合、差動トランジスタＭ１よりも差動トランジスタＭ２の方に定電流源２１からの電流Ｉ１がより多く流れる。このため、負荷抵抗器Ｒ１での電圧降下が減少し、負荷抵抗器Ｒ２での電圧降下が増加する。
【0032】
そして、トランジスタＭ４のゲート・ソース電位差が、トランジスタＭ３のゲート・ソース電位差よりも小さくなり、トランジスタＭ３がオン状態となり、トランジスタＭ４がオフ状態となる。トランジスタＭ３がオン状態となると、接続ノードＡの電位は低下する。接続ノードＡの電位が低下して、トランジスタＭ６のゲート・ソース電位差が閾値電圧を下回ると、トランジスタＭ６がオフする。一方、トランジスタＭ４がオフ状態となると、接続ノードＢの電位は上昇する。接続ノードＢの電位が上昇して、トランジスタＭ５のゲート・ソース電位差が閾値電圧に達すると、トランジスタＭ５がオンする。
【0033】
トランジスタＭ６がオフすると、トランジスタＭ６のドレイン電位が上昇する。トランジスタＭ６のドレイン電位が上昇すると、それに伴いトランジスタＭ７のゲート電位が上昇し、トランジスタＭ７がオフする。この結果、出力端子Ｔ３の出力信号ＶＯＵＴはＬｏｗ状態となる。
【0034】
また、接続ノードＡの電位が低下し、接続ノードＢの電位が上昇すると、トランジスタＭ９１がオン状態となる。これにより、定電流源３２からの電流の一部がトランジスタＭ９１のソースからドレインに流れ、トランジスタＭ３に流れ込み、負荷抵抗器Ｒ１に流れる電流を増加させる。また、定電流源３２からの電流の一部がトランジスタＭ９２の逆方向での動作によりドレインからソースに流れ、トランジスタＭ３に流れ込み、負荷抵抗器Ｒ１に流れる電流を増加させる。これにより、接続ノードＡの電位が、トランジスタＭ９１，Ｍ９２が接続されていない場合に比べて高くなり、負電源電圧ＶＳＳ近くまで低下するのを抑制することができる。
【0035】
また、出力信号ＶＯＵＴがＬｏｗ状態のとき、トランジスタＭ９１は、接続ノードＢの電位をトランジスタＭ３，Ｍ４のゲート電位にトランジスタＭ９１のゲート・ソース電位差を加えた電圧でクランプさせる。これにより、接続ノードＢの電位は正電源電圧ＶＤＤ付近まで上昇しない。なお、トランジスタＭ３，Ｍ４のゲート電位は、抵抗器Ｒ３，Ｒ４の働きにより、接合ノードＡの電位と接合ノードＢの電位の中間電圧となる。
【0036】
次に、非反転入力電位ＩＮＰが反転入力電位ＩＮＭよりも高く、出力端子Ｔ３の出力信号ＶＯＵＴがＨｉｇｈ状態、すなわち、出力信号ＶＯＵＴがほぼ正電源電圧ＶＤＤとなっている場合の動作について説明する。
【0037】
非反転入力電位ＩＮＰが反転入力電位ＩＮＭよりも高い場合、差動トランジスタＭ２よりも差動トランジスタＭ１の方に定電流源２１からの電流Ｉ１がより多く流れる。このため、負荷抵抗器Ｒ２での電圧降下が減少し、負荷抵抗器Ｒ１での電圧降下が増加する。
【0038】
そして、トランジスタＭ３のゲート・ソース電位差が、トランジスタＭ４のゲート・ソース電位差よりも小さくなり、トランジスタＭ４がオン状態となり、トランジスタＭ３がオフ状態となる。トランジスタＭ４がオン状態となると、接続ノードＢの電位は低下する。接続ノードＢの電位が低下して、トランジスタＭ５のゲート・ソース電位差が閾値電圧を下回ると、トランジスタＭ５がオフする。上述したように出力信号ＶＯＵＴがＬｏｗ状態のとき、接続ノードＢの電位は、トランジスタＭ９１のクランプにより、上昇が抑制されているため、トランジスタＭ５がオンからオフするまでの時間を短くすることができる。
【0039】
また、トランジスタＭ３がオフ状態となると、接続ノードＡの電位は上昇する。接続ノードＡの電位が上昇して、トランジスタＭ６のゲート・ソース電位差が閾値電圧に達すると、トランジスタＭ６がオンする。上述したように出力信号ＶＯＵＴがＬｏｗ状態のとき、トランジスタＭ６のゲート電位は、定電流源３２からの電流の一部が負荷抵抗器Ｒ１に流れ込むことにより、低下が抑制されているため、トランジスタＭ６がオフからオンするまでの時間を短くすることができる。
【0040】
トランジスタＭ６がオンすると、トランジスタＭ６のドレイン電位が低下する。トランジスタＭ６のドレイン電位が低下すると、それに伴いトランジスタＭ７のゲート電位が低下し、トランジスタＭ７がオンする。この結果、出力端子Ｔ３の出力信号ＶＯＵＴはＨｉｇｈ状態となる。上述したようにトランジスタＭ５がオンからオフ、トランジスタＭ６がオフからオンするまでの時間を短くすることができるため、出力信号ＶＯＵＴがＬｏｗ状態からＨｉｇｈ状態に反転するまでの応答速度を早くすることができる。
【0041】
上述したように接続ノードＡの電位が上昇し、接続ノードＢの電位が低下すると、トランジスタＭ９２がオン状態となる。これにより、定電流源３１からの電流の一部がトランジスタＭ９２のソースからドレインに流れ、トランジスタＭ４に流れ込み、負荷抵抗器Ｒ２に流れる電流を増加させる。また、定電流源３１からの電流の一部がトランジスタＭ９１の逆方向での動作によりドレインからソースに流れ、トランジスタＭ４に流れ込み、負荷抵抗器Ｒ２に流れる電流を増加させる。これにより、接続ノードＢの電位は、トランジスタＭ９１，Ｍ９２がない場合に比べて高くなり、負電源電圧ＶＳＳ近くまで低下するのを抑制することができる。
【0042】
また、出力信号ＶＯＵＴがＨｉｇｈ状態のとき、トランジスタＭ９２は、接続ノードＡの電位をトランジスタＭ３，Ｍ４のゲート電位にトランジスタＭ９２のゲート・ソース電位差を加えた電圧でクランプさせる。これにより、接続ノードＡの電位は正電源電圧ＶＤＤ近くまで上昇しない。
【0043】
上述したように出力信号ＶＯＵＴがＨｉｇｈ状態の間、トランジスタＭ５のゲート電位の低下、トランジスタＭ６のゲート電位の上昇を抑制することができる。このため、出力信号がＬｏｗ状態に反転する際、トランジスタＭ５がオフからオン、トランジスタＭ６がオンからオフとなる時間を短くすることができ、出力信号ＶＯＵＴがＨｉｇｈ状態からＬｏｗ状態に反転する応答速度を早くすることができる。
【0044】
なお、トランジスタＭ５，Ｍ６として、閾値電圧をトランジスタＭ３、Ｍ４の閾値電圧よりも低くすることで、トランジスタＭ５，Ｍ６がオフ状態からオン状態に変化する時間をより一層短縮することができる。これにより、出力回路５の応答特性をさらに改善することができる。
【0045】
しかして、第１実施形態におけるコンパレータ１は、回路電流を増加させることなく、応答特性を改善するという効果が得られるものとなっている。
【0046】
（第２実施形態）
次に、第２実施形態のコンパレータ１Ｂについて図２を参照して説明する。なお、図２において、図１に示された回路における構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略する。
次に、第２実施形態のコンパレータ１Ｂについて図２を参照して説明する。なお、図２において、図１に示された回路における構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略する。
【0047】
コンパレータ１Ｂは、差動入力部２と、フォールデッドカスコード部３と、分流回路４と、出力回路５Ｂとを備えている。差動入力部２、フォールデッドカスコード部３、分流回路４は、上述した第１実施形態で既に説明したので、ここでは詳細な説明を省略する。
【0048】
出力回路５Ｂは、トランジスタＭ５～Ｍ８を有している。第２実施形態の出力回路５Ｂは、第１実施形態の定電流源５１をトランジスタＭ８（＝第１０のトランジスタ）に置き換えている。トランジスタＭ８は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ８は、ゲートが出力端子Ｔ３に接続され、ソースが正電源端子Ｔ２１に接続され、ドレインがトランジスタＭ６のドレインに接続される。
【0049】
第２実施形態のコンパレータ１Ｂは、後述する点を除けば、基本的には第１の実施形態と同様である。
【0050】
すなわち、第１実施形態においては、トランジスタＭ６がオン状態のときに、トランジスタＭ６のドレイン電流が定常電流として流れ続ける。これに対して、第２の実施形態においては、トランジスタＭ６がオン状態のときにトランジスタＭ７がオン状態となり、トランジスタＭ８のゲート電位が上昇する。トランジスタＭ８のゲート電位が上昇すると、トランジスタＭ８がオフ状態になるため、トランジスタＭ６がオン状態のときにドレイン電流が定常電流として流れない。
【0051】
したがって、この第２実施形態におけるコンパレータ１Ｂは、消費電流が低減されると共に、応答特性を改善するという効果が得られるものとなっている。
【0052】
（第３実施形態）
次に、第３実施形態のコンパレータ１Ｃについて図３を参照して説明する。なお、図３において、図１及び図２に示された回路における構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略する。
次に、第３実施形態のコンパレータ１Ｃについて図３を参照して説明する。なお、図３において、図１及び図２に示された回路における構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略する。
【0053】
コンパレータ１Ｃは、差動入力部２と、フォールデッドカスコード部３Ｃと、分流回路４と、出力回路５Ｂとを備えている。差動入力部２、分流回路４は、上述した第１実施形態で既に説明したので、ここでは詳細な説明を省略する。出力回路５Ｂは、上述した第２実施形態で既に説明したので、ここでは詳細な説明を省略する。
【0054】
第１実施形態のフォールデッドカスコード部３と第３実施形態のフォールデッドカスコード部３Ｃとで異なる点は、抵抗器Ｒ５（＝第３の抵抗器）が設けられている点である。抵抗器Ｒ５は、トランジスタＭ３，Ｍ４のゲートと負電源端子Ｔ２２との間に接続されている。
【0055】
第３実施形態のコンパレータ１Ｃは、後述する点を除けば、基本的には第２の実施形態と同様である。
【0056】
第１実施形態においては、トランジスタＭ３，Ｍ４のドレイン電位の変化がトランジスタＭ３，Ｍ４のゲート・ドレイン間寄生容量を介して、ノイズとしてトランジスタＭ３，Ｍ４のゲートに伝搬する。第３実施形態において、抵抗器Ｒ５を接続することで、トランジスタＭ３，Ｍ４のゲート電位の変動が抑制され、回路動作が安定し伝番遅延時間も改善される。
【0057】
従って、第３実施形態のコンパレータ１Ｃは、回路電流を増加させることなく、応答特性を改善するという効果が得られるものになっている。
【0058】
（第４実施形態）
次に、第４実施形態のコンパレータ１Ｄについて図４を参照して説明する。なお、図４において、図１，図２及び図３に示された回路における構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略する。
次に、第４実施形態のコンパレータ１Ｄについて図４を参照して説明する。なお、図４において、図１，図２及び図３に示された回路における構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略する。
【0059】
コンパレータ１Ｄは、差動入力部２と、フォールデッドカスコード部３Ｃと、分流回路４Ｄと、出力回路５Ｂとを備えている。差動入力部２は、上述した第１実施形態で既に説明したので、ここでは詳細な説明を省略する。フォールデッドカスコード部３Ｃは、上述した第３実施形態で既に説明したので、ここでは詳細な説明を省略する。出力回路５Ｂは、上述した第２実施形態で既に説明したので、ここでは詳細な説明を省略する。
【0060】
第１実施形態の分流回路４と第４実施形態の分流回路４Ｄとで異なる点は、分流回路４Ｄが、トランジスタＭ９１のみから構成され、トランジスタＭ９２が設けられていない点である。
【0061】
第４実施形態においては、出力端子Ｔ３の出力信号ＶＯＵＴがＬｏｗ状態のときに、定電流源３２からの電流の一部がトランジスタＭ９１のソースからドレインに流れた後、トランジスタＭ３のドレインに流れ込み、負荷抵抗器Ｒ１に流れる電流を増加させる。また、出力端子Ｔ３の出力信号ＶＯＵＴがＨｉｇｈ状態のときに、定電流源３１からの電流の一部がトランジスタＭ９１のドレインからソースに流れた後、トランジスタＭ４のドレインに流れ込み、負荷抵抗器Ｒ２に流れる電流を増加させる。
【0062】
また、トランジスタＭ９１は、接続ノードＡの電位をトランジスタＭ３，Ｍ４のゲート電位にトランジスタＭ９１のゲート・ドレイン電位差を加えた電圧でクランプさせ、接続ノードＢの電位をトランジスタＭ３，Ｍ４のゲート電位にトランジスタＭ９１のゲート・ソース電位差を加えた電圧でクランプさせることで、正電源電圧ＶＤＤ付近まで上昇させない。
【0063】
（第５実施形態）
次に、第５実施形態のコンパレータ１Ｅについて図５を参照して説明する。なお、図５において、図１に示された回路における構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略する。
次に、第５実施形態のコンパレータ１Ｅについて図５を参照して説明する。なお、図５において、図１に示された回路における構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略する。
【0064】
同図に示すように、コンパレータ１Ｅは、第１実施形態と同様に、差動入力部２Ｅと、フォールデッドカスコード部３Ｅと、分流回路４Ｅと、出力回路５Ｅとを備えている。
【0065】
第１実施形態と第５実施形態とで異なる点は、トランジスタＭ１～Ｍ７、Ｍ９１、Ｍ９２に相当するトランジスタＭ１Ｅ～Ｍ７Ｅ、Ｍ９１Ｅ、Ｍ９２Ｅの導電型を逆にした点である。また、第１実施形態と第５実施形態とで異なる点は、正電源端子Ｔ２１と負電源端子Ｔ２２との関係を逆にした点である。
【0066】
第２～第４実施形態についても同様に、トランジスタの導電型を逆にし、正電源端子Ｔ２１と負電源端子Ｔ２２との関係を逆にしてもよい。
【0067】
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
【0068】
上述した第１～第５実施形態では、トランジスタが電界効果トランジスタから構成されていたが、これに限ったものではない。トランジスタの少なくとも１つ以上をバイポーラトランジスタに置き換えてもよい。この場合、トランジスタのゲートをベース、ソースをエミッタ、ドレインをコレクタに読み替えて説明することができる。
【符号の説明】
【0069】
１、１Ｂ、１Ｃ、１Ｄ、１Ｅ コンパレータ
２、２Ｅ 差動入力部
３、３Ｃ、３Ｅ フォールデッドカスコード部
４、４Ｄ、４Ｅ 分流回路
５、５Ｂ、５Ｅ 出力回路
Ａ 接続ノード（第１の出力段の出力）
Ｂ 接続ノード（第２の出力段の出力）
ＩＮＭ 反転入力電位（第１の入力電位）
ＩＮＰ 非反転入力電位（第２の入力電位）
Ｍ１、Ｍ１Ｅ 差動トランジスタ（第１の差動トランジスタ）
Ｍ２、Ｍ２Ｅ 差動トランジスタ（第２の差動トランジスタ）
Ｍ３、Ｍ３Ｅ トランジスタ（第３のトランジスタ）
Ｍ４、Ｍ４Ｅ トランジスタ（第４のトランジスタ）
Ｍ５、Ｍ５Ｅ トランジスタ（第８のトランジスタ）
Ｍ６、Ｍ６Ｅ トランジスタ（第７のトランジスタ）
Ｍ７、Ｍ７Ｅ トランジスタ（第９のトランジスタ）
Ｍ８ トランジスタ（第１０のトランジスタ）
Ｍ９１、Ｍ９１Ｅ トランジスタ（第５のトランジスタ）
Ｍ９２、Ｍ９２Ｅ トランジスタ（第６のトランジスタ）
Ｒ１、Ｒ１Ｅ 負荷抵抗器（第１の負荷抵抗器）
Ｒ２、Ｒ２Ｅ 負荷抵抗器（第２の負荷抵抗器）
Ｒ５ 負荷抵抗器（第３の抵抗器）
ＶＯＵＴ 出力信号
２、２Ｅ 差動入力部
３、３Ｃ、３Ｅ フォールデッドカスコード部
４、４Ｄ、４Ｅ 分流回路
５、５Ｂ、５Ｅ 出力回路
Ａ 接続ノード（第１の出力段の出力）
Ｂ 接続ノード（第２の出力段の出力）
ＩＮＭ 反転入力電位（第１の入力電位）
ＩＮＰ 非反転入力電位（第２の入力電位）
Ｍ１、Ｍ１Ｅ 差動トランジスタ（第１の差動トランジスタ）
Ｍ２、Ｍ２Ｅ 差動トランジスタ（第２の差動トランジスタ）
Ｍ３、Ｍ３Ｅ トランジスタ（第３のトランジスタ）
Ｍ４、Ｍ４Ｅ トランジスタ（第４のトランジスタ）
Ｍ５、Ｍ５Ｅ トランジスタ（第８のトランジスタ）
Ｍ６、Ｍ６Ｅ トランジスタ（第７のトランジスタ）
Ｍ７、Ｍ７Ｅ トランジスタ（第９のトランジスタ）
Ｍ８ トランジスタ（第１０のトランジスタ）
Ｍ９１、Ｍ９１Ｅ トランジスタ（第５のトランジスタ）
Ｍ９２、Ｍ９２Ｅ トランジスタ（第６のトランジスタ）
Ｒ１、Ｒ１Ｅ 負荷抵抗器（第１の負荷抵抗器）
Ｒ２、Ｒ２Ｅ 負荷抵抗器（第２の負荷抵抗器）
Ｒ５ 負荷抵抗器（第３の抵抗器）
ＶＯＵＴ 出力信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】