知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023087513
(43)【公開日】2023-06-23
(54)【発明の名称】コンパレータ
(51)【国際特許分類】
H03K 5/08 20060101AFI20230616BHJP
H03F 3/45 20060101ALI20230616BHJP
【ＦＩ】
H03K5/08
H03F3/45
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2021201933
(22)【出願日】2021-12-13
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】弁理士法人栄光事務所
(72)【発明者】
【氏名】吉田 晴彦
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA12
5J500AA51
5J500AC36
5J500AC65
5J500AC81
5J500AF10
5J500AF18
5J500AH10
5J500AH39
5J500AK02
5J500AK04
5J500AK05
5J500AK09
5J500AK17
5J500AM20
5J500AT01
5J500DN01
5J500DN12
5J500DN22
5J500DN23
(57)【要約】
【課題】回路電流を増加させることなく、応答特性を改善したコンパレータを提供する。
【解決手段】差動入力部２が、定電流源２１及び定電流源２２と、定電流源２１及び定電流源２２からの電流が供給される差動トランジスタＭ１及び差動トランジスタＭ２とを有する。出力部３が、トランジスタから構成され、差動トランジスタＭ１及び差動トランジスタＭ２に流れる電流の比較結果を出力する。電流制御部４が、出力部３の出力が反転する遷移期間にのみ定電流源２２から差動トランジスタＭ１及び差動トランジスタＭ２に電流を供給させる。
【選択図】図１
【解決手段】差動入力部２が、定電流源２１及び定電流源２２と、定電流源２１及び定電流源２２からの電流が供給される差動トランジスタＭ１及び差動トランジスタＭ２とを有する。出力部３が、トランジスタから構成され、差動トランジスタＭ１及び差動トランジスタＭ２に流れる電流の比較結果を出力する。電流制御部４が、出力部３の出力が反転する遷移期間にのみ定電流源２２から差動トランジスタＭ１及び差動トランジスタＭ２に電流を供給させる。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１の電流源及び第２の電流源と、前記第１の電流源及び前記第２の電流源からの電流が供給され、第１の入力電位及び第２の入力電位に応じた電流比の電流が各々流れる第１の差動トランジスタ及び第２の差動トランジスタとを有する差動入力部と、
トランジスタから構成され、前記第１の差動トランジスタ及び第２の差動トランジスタに流れる電流の比較結果を出力する出力部と、
前記出力部の出力が反転する遷移期間にのみ前記第２の電流源から前記第１の差動トランジスタ及び第２の差動トランジスタに電流を供給させる電流制御部とを備えた、
コンパレータ。
トランジスタから構成され、前記第１の差動トランジスタ及び第２の差動トランジスタに流れる電流の比較結果を出力する出力部と、
前記出力部の出力が反転する遷移期間にのみ前記第２の電流源から前記第１の差動トランジスタ及び第２の差動トランジスタに電流を供給させる電流制御部とを備えた、
コンパレータ。
【請求項2】
請求項１に記載のコンパレータにおいて、
前記出力部は、互いに反転した比較結果を出力する第１の出力回路及び第２の出力回路を有し、
前記電流制御部は、前記第２の電流源と前記第１の差動トランジスタ及び第２の差動トランジスタの間に直列接続された第３のトランジスタ及び第４のトランジスタを有し、
前記第３のトランジスタのゲート又はベースが前記第１の出力回路の出力に接続され、
前記第４のトランジスタのゲート又はベースが前記第２の出力回路の出力に接続された、
コンパレータ。
前記出力部は、互いに反転した比較結果を出力する第１の出力回路及び第２の出力回路を有し、
前記電流制御部は、前記第２の電流源と前記第１の差動トランジスタ及び第２の差動トランジスタの間に直列接続された第３のトランジスタ及び第４のトランジスタを有し、
前記第３のトランジスタのゲート又はベースが前記第１の出力回路の出力に接続され、
前記第４のトランジスタのゲート又はベースが前記第２の出力回路の出力に接続された、
コンパレータ。
【請求項3】
請求項２に記載のコンパレータにおいて、
前記第１の出力回路は、前記第１の差動トランジスタに流れる電流を折り返す第５のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第６のトランジスタとを有し、前記第６のトランジスタが出力段を構成し、
前記第２の出力回路は、前記第１の差動トランジスタに流れる電流を折り返す第７のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第８のトランジスタとを有し、前記第７のトランジスタが出力段を構成する、
コンパレータ。
前記第１の出力回路は、前記第１の差動トランジスタに流れる電流を折り返す第５のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第６のトランジスタとを有し、前記第６のトランジスタが出力段を構成し、
前記第２の出力回路は、前記第１の差動トランジスタに流れる電流を折り返す第７のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第８のトランジスタとを有し、前記第７のトランジスタが出力段を構成する、
コンパレータ。
【請求項4】
請求項３に記載のコンパレータにおいて、
前記差動入力部が、前記第１の差動トランジスタに直列接続された第９の負荷トランジスタと、前記第２の差動トランジスタに直列接続された第１０の負荷トランジスタとを有し、
前記第５のトランジスタ及び前記第７のトランジスタが、前記第９の負荷トランジスタにカレントミラー接続され、
前記第６のトランジスタ及び前記第８のトランジスタが、前記第１０の負荷トランジスタにカレントミラー接続され、
前記第１の出力回路が、前記第５のトランジスタに直列接続された第１１のトランジスタと、前記第１１のトランジスタにカレントミラー接続され、前記第１１のトランジスタに流れる電流を折り返す第１２のトランジスタとを有し、前記第６のトランジスタ及び前記第１２のトランジスタが直列接続され、その接続点が出力となり、
前記第２の出力回路が、前記第８のトランジスタに直列接続された第１３のトランジスタと、前記第１３のトランジスタにカレントミラー接続され、前記第１３のトランジスタに流れる電流を折り返す第１４のトランジスタとを有し、前記第７のトランジスタ及び前記第１４のトランジスタが直列接続され、その接続点が出力となる、
コンパレータ。
前記差動入力部が、前記第１の差動トランジスタに直列接続された第９の負荷トランジスタと、前記第２の差動トランジスタに直列接続された第１０の負荷トランジスタとを有し、
前記第５のトランジスタ及び前記第７のトランジスタが、前記第９の負荷トランジスタにカレントミラー接続され、
前記第６のトランジスタ及び前記第８のトランジスタが、前記第１０の負荷トランジスタにカレントミラー接続され、
前記第１の出力回路が、前記第５のトランジスタに直列接続された第１１のトランジスタと、前記第１１のトランジスタにカレントミラー接続され、前記第１１のトランジスタに流れる電流を折り返す第１２のトランジスタとを有し、前記第６のトランジスタ及び前記第１２のトランジスタが直列接続され、その接続点が出力となり、
前記第２の出力回路が、前記第８のトランジスタに直列接続された第１３のトランジスタと、前記第１３のトランジスタにカレントミラー接続され、前記第１３のトランジスタに流れる電流を折り返す第１４のトランジスタとを有し、前記第７のトランジスタ及び前記第１４のトランジスタが直列接続され、その接続点が出力となる、
コンパレータ。
【請求項5】
請求項４に記載のコンパレータにおいて、
前記電流制御部は、前記第６のトランジスタ及び前記第１２のトランジスタの間にダイオード接続された第１５のトランジスタと、前記第７のトランジスタ及び前記第１４のトランジスタの間にダイオード接続された第１６のトランジスタとを有し、
前記第３のトランジスタのゲート又はベースが、前記第１５のトランジスタのゲート又はベースに接続され、
前記第４のトランジスタのゲート又はベースが、前記第１６のトランジスタのゲート又はベースが接続された、
コンパレータ。
前記電流制御部は、前記第６のトランジスタ及び前記第１２のトランジスタの間にダイオード接続された第１５のトランジスタと、前記第７のトランジスタ及び前記第１４のトランジスタの間にダイオード接続された第１６のトランジスタとを有し、
前記第３のトランジスタのゲート又はベースが、前記第１５のトランジスタのゲート又はベースに接続され、
前記第４のトランジスタのゲート又はベースが、前記第１６のトランジスタのゲート又はベースが接続された、
コンパレータ。
【請求項6】
請求項２～５の何れか１項に記載のコンパレータにおいて、
前記第１の出力回路の出力及び前記第２の出力回路の出力が各々接続され、出力信号を出力する出力バッファ回路を有する
コンパレータ。
前記第１の出力回路の出力及び前記第２の出力回路の出力が各々接続され、出力信号を出力する出力バッファ回路を有する
コンパレータ。
【請求項7】
請求項６に記載のコンパレータにおいて、
前記出力バッファ回路は、前記第１の出力回路の出力がゲート又はベースに接続された第１７のトランジスタと、前記第２の出力回路の出力がゲート又はベースに接続された第１８のトランジスタとを有し、前記第１７のトランジスタ及び前記第１８のトランジスタの閾値電圧が、前記出力部を構成するトランジスタの少なくとも１つの閾値電圧よりも低い、
コンパレータ。
前記出力バッファ回路は、前記第１の出力回路の出力がゲート又はベースに接続された第１７のトランジスタと、前記第２の出力回路の出力がゲート又はベースに接続された第１８のトランジスタとを有し、前記第１７のトランジスタ及び前記第１８のトランジスタの閾値電圧が、前記出力部を構成するトランジスタの少なくとも１つの閾値電圧よりも低い、
コンパレータ。
【請求項8】
請求項１～７の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上が電界効果トランジスタから構成されている、
コンパレータ。
前記トランジスタの少なくとも１つ以上が電界効果トランジスタから構成されている、
コンパレータ。
【請求項9】
請求項１～８の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上がバイポーラトランジスタから構成されている、
コンパレータ。
前記トランジスタの少なくとも１つ以上がバイポーラトランジスタから構成されている、
コンパレータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、コンパレータに関する。
【背景技術】
【0002】
地球温暖化の原因は、ＣＯ２のような温暖効果ガスの濃度上昇により、大気の温室効果が強まったことによると考えられており、通信情報化社会の急速な進展に伴い、電子機器の低消費電力化も大きな課題になってきている。電子機器には多くの半導体集積回路が使用されており、半導体集積回路に幅広く使われるコンパレータは、応答速度と消費電流が主要な性能として挙げられる。コンパレータの応答速度と消費電流は反比例の関係にあることから、消費電流を増加させずに入力信号に対する応答特性を改善し、地球温暖化の抑制に貢献しようとするものである。
【0003】
半導体集積回路に用いられるコンパレータとして、図４に示すような回路が知られている（例えば特許文献１、２など参照）。図４に示されているコンパレータ１００は、差動入力部１０１と、出力部１０２と、出力バッファ回路１０３を主たる構成要素として構成される。
【0004】
差動入力部１０１は、ソースが共通接続された差動トランジスタＭ１，Ｍ２と、そのドレインに各々接続された負荷トランジスタＭ３，Ｍ４と、トランジスタＭ１，Ｍ２の共通ソースと正電源電圧ＶＤＤとの間に接続された定電流源２１とにより構成されている。
【0005】
出力部１０２は、負荷トランジスタＭ３，Ｍ４と各々カレントミラー接続されたトランジスタＭ５，Ｍ６と、そのドレインと正電源電圧ＶＤＤとの間に各々接続されたトランジスタＭ７，Ｍ８とから成る。トランジスタＭ７，Ｍ８をカレントミラー接続して、トランジスタＭ６のドレインとトランジスタＭ８のドレインとの接続ノードより、出力バッファ回路１０３を介して出力を取り出すように構成されている。
【0006】
上述した従来のコンパレータ１００は、応答特性を改善するためには、回路電流を増加させないといけないという課題があった。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特許第５１４１２８９号公報
【特許文献2】特開平７－２４５５５２号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、回路電流を増加させることなく、応答特性を改善したコンパレータを提供することにある。
【課題を解決するための手段】
【0009】
前述した目的を達成するために、本発明に係るコンパレータは、下記［１］～［９］を特徴としている。
［１］
第１の電流源及び第２の電流源と、前記第１の電流源及び前記第２の電流源からの電流が供給され、第１の入力電位及び第２の入力電位に応じた電流比の電流が各々流れる第１の差動トランジスタ及び第２の差動トランジスタとを有する差動入力部と、
トランジスタから構成され、前記第１の差動トランジスタ及び第２の差動トランジスタに流れる電流の比較結果を出力する出力部と、
前記出力部の出力が反転する遷移期間にのみ前記第２の電流源から前記第１の差動トランジスタ及び第２の差動トランジスタに電流を供給させる電流制御部とを備えた、
コンパレータであること。
［２］
［１］に記載のコンパレータにおいて、
前記出力部は、互いに反転した比較結果を出力する第１の出力回路及び第２の出力回路を有し、
前記電流制御部は、前記第２の電流源と前記第１の差動トランジスタ及び第２の差動トランジスタの間に直列接続された第３のトランジスタ及び第４のトランジスタを有し、
前記第３のトランジスタのゲート又はベースが前記第１の出力回路の出力に接続され、
前記第４のトランジスタのゲート又はベースが前記第２の出力回路の出力に接続された、
コンパレータであること。
［３］
［２］に記載のコンパレータにおいて、
前記第１の出力回路は、前記第１の差動トランジスタに流れる電流を折り返す第５のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第６のトランジスタとを有し、前記第６のトランジスタが出力段を構成し、
前記第２の出力回路は、前記第１の差動トランジスタに流れる電流を折り返す第７のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第８のトランジスタとを有し、前記第７のトランジスタが出力段を構成する、
コンパレータであること。
［４］
［３］に記載のコンパレータにおいて、
前記差動入力部が、前記第１の差動トランジスタに直列接続された第９の負荷トランジスタと、前記第２の差動トランジスタに直列接続された第１０の負荷トランジスタとを有し、
前記第５のトランジスタ及び前記第７のトランジスタが、前記第９の負荷トランジスタにカレントミラー接続され、
前記第６のトランジスタ及び前記第８のトランジスタが、前記第１０の負荷トランジスタにカレントミラー接続され、
前記第１の出力回路が、前記第５のトランジスタに直列接続された第１１のトランジスタと、前記第１１のトランジスタにカレントミラー接続され、前記第１１のトランジスタに流れる電流を折り返す第１２のトランジスタとを有し、前記第６のトランジスタ及び前記第１２のトランジスタが直列接続され、その接続点が出力となり、
前記第２の出力回路が、前記第８のトランジスタに直列接続された第１３のトランジスタと、前記第１３のトランジスタにカレントミラー接続され、前記第１３のトランジスタに流れる電流を折り返す第１４のトランジスタとを有し、前記第７のトランジスタ及び前記第１４のトランジスタが直列接続され、その接続点が出力となる、
コンパレータであること。
［５］
［４］に記載のコンパレータにおいて、
前記電流制御部は、前記第６のトランジスタ及び前記第１２のトランジスタの間にダイオード接続された第１５のトランジスタと、前記第７のトランジスタ及び前記第１４のトランジスタの間にダイオード接続された第１６のトランジスタとを有し、
前記第３のトランジスタのゲート又はベースが、前記第１５のトランジスタのゲート又はベースに接続され、
前記第４のトランジスタのゲート又はベースが、前記第１６のトランジスタのゲート又はベースが接続された、
コンパレータであること。
［６］
［２］～［５］の何れか１項に記載のコンパレータにおいて、
前記第１の出力回路の出力及び前記第２の出力回路の出力が各々接続され、出力信号を出力する出力バッファ回路を有する
コンパレータであること。
［７］
［６］に記載のコンパレータにおいて、
前記出力バッファ回路は、前記第１の出力回路の出力がゲート又はベースに接続された第１７のトランジスタと、前記第２の出力回路の出力がゲート又はベースに接続された第１８のトランジスタとを有し、前記第１７のトランジスタ及び前記第１８のトランジスタの閾値電圧が、前記出力部を構成するトランジスタの少なくとも１つの閾値電圧よりも低い、
コンパレータであること。
［８］
［１］～［７］の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上が電界効果トランジスタから構成されている、
コンパレータであること。
［９］
［１］～［８］の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上がバイポーラトランジスタから構成されている、
コンパレータであること。
［１］
第１の電流源及び第２の電流源と、前記第１の電流源及び前記第２の電流源からの電流が供給され、第１の入力電位及び第２の入力電位に応じた電流比の電流が各々流れる第１の差動トランジスタ及び第２の差動トランジスタとを有する差動入力部と、
トランジスタから構成され、前記第１の差動トランジスタ及び第２の差動トランジスタに流れる電流の比較結果を出力する出力部と、
前記出力部の出力が反転する遷移期間にのみ前記第２の電流源から前記第１の差動トランジスタ及び第２の差動トランジスタに電流を供給させる電流制御部とを備えた、
コンパレータであること。
［２］
［１］に記載のコンパレータにおいて、
前記出力部は、互いに反転した比較結果を出力する第１の出力回路及び第２の出力回路を有し、
前記電流制御部は、前記第２の電流源と前記第１の差動トランジスタ及び第２の差動トランジスタの間に直列接続された第３のトランジスタ及び第４のトランジスタを有し、
前記第３のトランジスタのゲート又はベースが前記第１の出力回路の出力に接続され、
前記第４のトランジスタのゲート又はベースが前記第２の出力回路の出力に接続された、
コンパレータであること。
［３］
［２］に記載のコンパレータにおいて、
前記第１の出力回路は、前記第１の差動トランジスタに流れる電流を折り返す第５のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第６のトランジスタとを有し、前記第６のトランジスタが出力段を構成し、
前記第２の出力回路は、前記第１の差動トランジスタに流れる電流を折り返す第７のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第８のトランジスタとを有し、前記第７のトランジスタが出力段を構成する、
コンパレータであること。
［４］
［３］に記載のコンパレータにおいて、
前記差動入力部が、前記第１の差動トランジスタに直列接続された第９の負荷トランジスタと、前記第２の差動トランジスタに直列接続された第１０の負荷トランジスタとを有し、
前記第５のトランジスタ及び前記第７のトランジスタが、前記第９の負荷トランジスタにカレントミラー接続され、
前記第６のトランジスタ及び前記第８のトランジスタが、前記第１０の負荷トランジスタにカレントミラー接続され、
前記第１の出力回路が、前記第５のトランジスタに直列接続された第１１のトランジスタと、前記第１１のトランジスタにカレントミラー接続され、前記第１１のトランジスタに流れる電流を折り返す第１２のトランジスタとを有し、前記第６のトランジスタ及び前記第１２のトランジスタが直列接続され、その接続点が出力となり、
前記第２の出力回路が、前記第８のトランジスタに直列接続された第１３のトランジスタと、前記第１３のトランジスタにカレントミラー接続され、前記第１３のトランジスタに流れる電流を折り返す第１４のトランジスタとを有し、前記第７のトランジスタ及び前記第１４のトランジスタが直列接続され、その接続点が出力となる、
コンパレータであること。
［５］
［４］に記載のコンパレータにおいて、
前記電流制御部は、前記第６のトランジスタ及び前記第１２のトランジスタの間にダイオード接続された第１５のトランジスタと、前記第７のトランジスタ及び前記第１４のトランジスタの間にダイオード接続された第１６のトランジスタとを有し、
前記第３のトランジスタのゲート又はベースが、前記第１５のトランジスタのゲート又はベースに接続され、
前記第４のトランジスタのゲート又はベースが、前記第１６のトランジスタのゲート又はベースが接続された、
コンパレータであること。
［６］
［２］～［５］の何れか１項に記載のコンパレータにおいて、
前記第１の出力回路の出力及び前記第２の出力回路の出力が各々接続され、出力信号を出力する出力バッファ回路を有する
コンパレータであること。
［７］
［６］に記載のコンパレータにおいて、
前記出力バッファ回路は、前記第１の出力回路の出力がゲート又はベースに接続された第１７のトランジスタと、前記第２の出力回路の出力がゲート又はベースに接続された第１８のトランジスタとを有し、前記第１７のトランジスタ及び前記第１８のトランジスタの閾値電圧が、前記出力部を構成するトランジスタの少なくとも１つの閾値電圧よりも低い、
コンパレータであること。
［８］
［１］～［７］の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上が電界効果トランジスタから構成されている、
コンパレータであること。
［９］
［１］～［８］の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上がバイポーラトランジスタから構成されている、
コンパレータであること。
【発明の効果】
【0010】
本発明によれば、回路電流を増加させることなく、応答特性を改善したコンパレータを提供できる。
【0011】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。
【0014】
（第１実施形態）
まず、第１実施形態のコンパレータ１について図１を参照して説明する。同図に示すように、コンパレータ１は、反転入力端子Ｔ１１に入力された反転入力電位（＝第１の入力電位）と非反転入力端子Ｔ１２に入力された非反転入力電位（＝第２の入力電位）とを比較し、その比較結果を出力端子Ｔ３から出力する。コンパレータ１は、差動入力部２と、出力部３と、電流制御部４と、出力バッファ回路５とを備えている。
まず、第１実施形態のコンパレータ１について図１を参照して説明する。同図に示すように、コンパレータ１は、反転入力端子Ｔ１１に入力された反転入力電位（＝第１の入力電位）と非反転入力端子Ｔ１２に入力された非反転入力電位（＝第２の入力電位）とを比較し、その比較結果を出力端子Ｔ３から出力する。コンパレータ１は、差動入力部２と、出力部３と、電流制御部４と、出力バッファ回路５とを備えている。
【0015】
差動入力部２は、ソースが共通接続された差動トランジスタＭ１（＝第１の差動トランジスタ）、差動トランジスタＭ２（＝第２の差動トランジスタ）と、負荷トランジスタＭ３（＝第９の負荷トランジスタ）、負荷トランジスタＭ４（＝第１０の負荷トランジスタ）と、定電流源２１（第１の電流源），定電流源２２（＝第２の電流源）とを備える。
【0016】
差動トランジスタＭ１，Ｍ２は、Ｐチャンネルの電界効果トランジスタから構成されている。差動トランジスタＭ１のゲートは、反転入力端子Ｔ１１に接続され、差動トランジスタＭ２のゲートは、非反転入力端子Ｔ１２に接続されている。差動トランジスタＭ１，Ｍ２のソースは共通接続され、定電流源２１，２２に接続されている。
【0017】
負荷トランジスタＭ３，Ｍ４は、Ｎチャンネルの電界効果トランジスタから構成されている。負荷トランジスタＭ３は、差動トランジスタＭ１に直列接続されている。詳しく説明すると、負荷トランジスタＭ３は、ドレインが差動トランジスタＭ１のドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。負電源端子Ｔ２２には負電源電圧ＶＳＳが供給されている。負荷トランジスタＭ４は、差動トランジスタＭ２に直列接続されている。詳しく説明すると、負荷トランジスタＭ４は、ドレインが差動トランジスタＭ２のドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。負荷トランジスタＭ３，Ｍ４は、それぞれのゲートとドレインが接続されている。
【0018】
定電流源２１，２２は、正電源端子Ｔ２１と共通接続された差動トランジスタＭ１，Ｍ２のソースとの間に並列接続される。正電源端子Ｔ２１には、正電源電圧ＶＤＤが供給されている。差動入力部２は、定電流源２１，２２が供給する電流（Ｉ１＋Ｉ２）を差動トランジスタＭ１，Ｍ２に分流する。差動トランジスタＭ１，Ｍ２に流れる電流の電流比（分流比）は、反転入力電位ＩＮＭ、非反転入力電位ＩＮＰに応じた値となる。
【0019】
出力部３は、差動トランジスタＭ１及び差動トランジスタＭ２に流れる電流の比較結果を出力する。本実施形態では、出力部３は、出力回路３１（＝第１の出力回路）と、出力回路３２（＝第２の出力回路）とを有している。出力回路３１及び出力回路３２は、互いに反転した比較結果を出力する。
【0020】
詳しく説明すると、差動トランジスタＭ２に流れる電流が差動トランジスタＭ１に流れる電流よりも大きい場合、出力回路３１はＬｏｗ状態（＝負電源電圧ＶＳＳ）を出力し、出力回路３２はＨｉｇｈ状態（＝正電源電圧ＶＤＤ）を出力する。一方、差動トランジスタＭ１に流れる電流が差動トランジスタＭ２に流れる電流よりも大きい場合、出力回路３１はＨｉｇｈ状態を出力し、出力回路３２はＬｏｗ状態を出力する。
【0021】
まず、出力回路３１について説明する。出力回路３１は、トランジスタＭ５１，トランジスタＭ６１と、トランジスタＭ７１，トランジスタＭ８１とを有している。トランジスタＭ５１，Ｍ６１は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ５１は、ゲートが負荷トランジスタＭ３のゲート、ドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ５１は、負荷トランジスタＭ３にカレントミラー接続され、負荷トランジスタＭ３に流れる電流をコピーして折り返す。トランジスタＭ６１は、ゲートが負荷トランジスタＭ４のゲート、ドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ６１は、負荷トランジスタＭ４にカレントミラー接続され、負荷トランジスタＭ４に流れる電流をコピーして折り返す。
【0022】
トランジスタＭ７１，Ｍ８１は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ７１，Ｍ８１は、ソースが共通接続され、正電源端子Ｔ２１に接続される。トランジスタＭ７１のドレインは、トランジスタＭ５１のドレインに接続され、トランジスタＭ７１とトランジスタＭ５１とは直列接続されている。また、トランジスタＭ８１は、ゲートがトランジスタＭ７１のゲート、ドレインに接続されている。すなわち、トランジスタＭ８１は、トランジスタＭ７１にカレントミラー接続され、トランジスタＭ７１に流れる電流をコピーして折り返す。
【0023】
トランジスタＭ８１のドレインが、トランジスタＭ６１のドレインに接続され、トランジスタＭ８１とトランジスタＭ６１とが直列接続され、出力段を構成する。このトランジスタＭ６１とトランジスタＭ８１との接続ノードＡが出力回路３１の出力となる。
【0024】
次に、出力回路３２について説明する。出力回路３２は、トランジスタＭ５２，トランジスタＭ６２と、トランジスタＭ７２，トランジスタＭ８２とを有している。トランジスタＭ５２，Ｍ６２は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ５２は、ゲートが負荷トランジスタＭ３のゲート、ドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ５２は、負荷トランジスタＭ３にカレントミラー接続され、負荷トランジスタＭ３に流れる電流をコピーして折り返す。トランジスタＭ６２は、ゲートが負荷トランジスタＭ４のゲート、ドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ６２は、負荷トランジスタＭ４にカレントミラー接続され、負荷トランジスタＭ４に流れる電流をコピーして折り返す。
【0025】
トランジスタＭ７２，Ｍ８２は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ７２，Ｍ８２は、ソースが共通接続され、正電源端子Ｔ２１に接続される。トランジスタＭ８２のドレインは、トランジスタＭ６２のドレインに接続され、トランジスタＭ８２とトランジスタＭ６２とは直列接続されている。また、トランジスタＭ７２は、ゲートがトランジスタＭ８２のゲート、ドレインに接続されている。すなわち、トランジスタＭ７２は、トランジスタＭ８２にカレントミラー接続され、トランジスタＭ８２に流れる電流をコピーして折り返す。
【0026】
トランジスタＭ７２のドレインが、トランジスタＭ５２のドレインに接続され、トランジスタＭ７２とトランジスタＭ５２とが直列接続される。このトランジスタＭ７２とトランジスタＭ５２との接続ノードＢが出力回路３２の出力となる。
【0027】
電流制御部４は、出力回路３１，３２の出力が反転する遷移期間のみに定電流源２２から差動トランジスタＭ１及び差動トランジスタＭ２に電流を供給させる。電流制御部４は、トランジスタＭ９１，Ｍ９２を有している。トランジスタＭ９１，Ｍ９２は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ９１，Ｍ９２は、定電流源２２と差動トランジスタＭ１，Ｍ２のソースとの間に直列接続されている。トランジスタＭ９１は、ソースが定電流源２２に接続され、ドレインがトランジスタＭ９２のソースに接続され、ゲートが接続ノードＡに接続されている。トランジスタＭ９２は、ソースがトランジスタＭ９１のドレインに接続され、ドレインが差動トランジスタＭ１，Ｍ２のソースに接続され、ゲートが接続ノードＢに接続されている。
【0028】
出力バッファ回路５は、接続ノードＡ、Ｂが各々接続され、出力信号ＶＯＵＴを出力する。出力バッファ回路５は、トランジスタＭ１１～Ｍ１６と、インバータ回路５１とを有している。トランジスタＭ１１，Ｍ１２は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１１は、ゲートが接続ノードＡに接続され、ソースが負電源端子Ｔ２２に接続されている。トランジスタＭ１２は、ゲートが接続ノードＢに接続され、ソースが負電源端子Ｔ２２に接続されている。
【0029】
トランジスタＭ１３～Ｍ１６は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１３は、ソースが正電源端子Ｔ２１に接続され、ドレインが後述するトランジスタＭ１５のソースに接続され、ゲートがトランジスタＭ１２のドレインに接続されている。トランジスタＭ１４は、ソースが正電源端子Ｔ２１に接続され、ドレインが後述するトランジスタＭ１６のソースに接続され、ゲートがトランジスタＭ１１のドレインに接続されている。
【0030】
トランジスタＭ１５は、ソースがトランジスタＭ１３のドレインに接続され、ゲート及びドレインがトランジスタＭ１１のドレインに接続されている。トランジスタＭ１６は、ソースがトランジスタＭ１４のドレインに接続され、ゲート及びドレインがトランジスタＭ１２のドレインに接続されている。
【0031】
インバータ回路５１は、入力にトランジスタＭ１５のドレインとトランジスタＭ１１のドレインの接続ノードが接続され、出力に出力端子Ｔ３が接続されている。
【0032】
次に、上述した構成のコンパレータ１の動作について説明する。最初に、反転入力電位ＩＮＭが、非反転入力電位ＩＮＰよりも高く、出力端子Ｔ３の出力がＬｏｗ状態、すなわち、出力信号がほぼ負電源電圧ＶＳＳとなっている場合の動作を説明する。
【0033】
反転入力電位ＩＮＭが、非反転入力電位ＩＮＰよりも高い場合、差動トランジスタＭ１よりも差動トランジスタＭ２の方に定電流源２１からの電流がより多く流れ、負荷トランジスタＭ３よりも負荷トランジスタＭ４の方に多くの電流が流れる。このため、負荷トランジスタＭ３にカレントミラー接続されているトランジスタＭ５１，Ｍ５２よりも負荷トランジスタＭ４にカレントミラー接続されているトランジスタＭ６１，Ｍ６２の方に多くの電流が流れる。
【0034】
トランジスタＭ５１に流れる小電流は、トランジスタＭ７１に流れ、トランジスタＭ８１のドレイン電流にコピーされる。トランジスタＭ８１は小電流が流れるように動作し、トランジスタＭ６１は大電流が流れるように動作するため、接続ノードＡは、Ｌｏｗ状態となる。接続ノードＡがＬｏｗ状態となると、トランジスタＭ１１がオフする。トランジスタＭ１１がオフすると、トランジスタＭ１１のドレイン電位が上昇するため、トランジスタＭ１４がオフする。
【0035】
また、トランジスタＭ６２に流れる大電流は、トランジスタＭ８２に流れ、トランジスタＭ７２のドレイン電流にコピーされる。トランジスタＭ７２は大電流が流れるように動作し、トランジスタＭ５２は小電流が流れるように動作するため、接続ノードＢは、Ｈｉｇｈ状態となる。接続ノードＢがＨｉｇｈ状態となると、トランジスタＭ１２がオンする。トランジスタＭ１２がオンすると、トランジスタＭ１２のドレイン電位が低下するため、トランジスタＭ１３がオンする。
【0036】
上述したようにトランジスタＭ１１がオフ、トランジスタＭ１３がオンすると、インバータ回路５１にＨｉｇｈ状態の電位が入力され、出力端子Ｔ３からＬｏｗ状態の出力信号ＶＯＵＴが出力される。
【0037】
なお、出力信号ＶＯＵＴがＬｏｗ状態のとき、上述したように接続ノードＡはＬｏｗ状態、接続ノードＢは、Ｈｉｇｈ状態であるため、トランジスタＭ９１がオン、トランジスタＭ９２がオフとなる。
【0038】
次に、非反転入力電位ＩＮＰが、反転入力電位ＩＮＭよりも高く、出力端子Ｔ３の出力がＨｉｇｈ状態、すなわち、出力信号ＶＯＵＴがほぼ正電源電圧ＶＤＤとなっている場合の動作を説明する。
【0039】
非反転入力電位ＩＮＰが、反転入力電位ＩＮＭよりも高い場合、差動トランジスタＭ２よりも差動トランジスタＭ１の方に定電流源２１からの電流がより多く流れ、負荷トランジスタＭ４よりも負荷トランジスタＭ３の方に多くの電流が流れる。このため、負荷トランジスタＭ４にカレントミラー接続されているトランジスタＭ６１，Ｍ６２よりも負荷トランジスタＭ３にカレントミラー接続されているトランジスタＭ５１，Ｍ５２の方に多くの電流が流れる。
【0040】
トランジスタＭ５１に流れる大電流は、トランジスタＭ７１に流れ、トランジスタＭ８１のドレイン電流にコピーされる。トランジスタＭ８１は大電流が流れるように動作し、トランジスタＭ６１は小電流が流れるように動作するため、接続ノードＡは、Ｈｉｇｈ状態となる。接続ノードＡがＨｉｇｈ状態となると、トランジスタＭ１１がオンする。トランジスタＭ１１がオンすると、トランジスタＭ１１のドレイン電位が低下するため、トランジスタＭ１４がオンする。
【0041】
また、トランジスタＭ６２に流れる小電流は、トランジスタＭ８２に流れ、トランジスタＭ７２のドレイン電流にコピーされる。トランジスタＭ７２は小電流が流れるように動作し、トランジスタＭ５２は大電流が流れるように動作するため、接続ノードＢは、Ｌｏｗ状態となる。接続ノードＢがＬｏｗ状態となると、トランジスタＭ１２がオフする。トランジスタＭ１２がオフすると、トランジスタＭ１２のドレイン電位が上昇するため、トランジスタＭ１３がオフする。
【0042】
上述したようにトランジスタＭ１１がオン、トランジスタＭ１３がオフすると、インバータ回路５１にＬｏｗ状態の電位が入力され、出力端子Ｔ３からＨｉｇｈ状態の出力信号ＶＯＵＴが出力される。
【0043】
なお、出力信号ＶＯＵＴがＨｉｇｈ状態のとき、上述したように接続ノードＡはＨｉｇｈ状態、接続ノードＢは、Ｌｏｗ状態であるため、トランジスタＭ９１がオフ、トランジスタＭ９２がオンとなる。
【0044】
次に、出力端子Ｔ３の出力信号ＶＯＵＴがＬｏｗ状態からＨｉｇｈ状態に変化する際の動作は、以下の通りとなる。
【0045】
このとき接続ノードＡの電位は、ＬｏｗからＨｉｇｈの状態に変化し、トランジスタＭ９１はオン状態からオフ状態に変化する。一方、接続ノードＢは、ＨｉｇｈからＬｏｗの状態に変化し、トランジスタＭ９２はオフ状態からオン状態に変化する。
【0046】
その結果、接続ノードＡと接続ノードＢの電位が変化する期間において、トランジスタＭ９１とトランジスタＭ９２が同時にオン状態となる期間が生じる。その期間、定電流源２１から供給される電流に加え、定電流源２２から供給される電流がトランジスタＭ９１，Ｍ９２を介して、差動トランジスタＭ１，Ｍ２のテール電流として流れる。
【0047】
次に、出力端子Ｔ３の出力信号ＶＯＵＴがＨｉｇｈ状態からＬｏｗ状態に変化する際の動作は、以下の通りとなる。
【0048】
このとき接続ノードＡの電位は、ＨｉｇｈからＬｏｗの状態に変化し、トランジスタＭ９１はオフ状態からオン状態に変化する。一方、接続ノードＢは、ＬｏｗからＨｉｇｈの状態に変化し、トランジスタＭ９２はオン状態からオフ状態に変化する。
【0049】
その結果、接続ノードＡと接続ノードＢの電位が変化する期間において、トランジスタＭ９１とトランジスタＭ９２が同時にオン状態となる期間が生じる。その期間、定電流源２１から供給される電流に加え、定電流源２２から供給される電流がトランジスタＭ９１，Ｍ９２を介して、差動トランジスタＭ１，Ｍ２のテール電流として流れる。
【0050】
上述した第１実施形態では、出力回路３１，３２の出力が反転する遷移期間に一時的にテール電流を電流（Ｉ１＋Ｉ２）に増加させ、出力回路３１，３２の出力が反転した後はテール電流を電流Ｉ１に戻している。これにより、消費電流を増加させることなく、出力信号ＶＯＵＴが変化する際の応答特性が改善されるという効果が得られるものとなっている。
【0051】
また、上述した第１実施形態では、出力回路３１，３２を設け、出力バッファ回路５を構成するトランジスタＭ１１のゲートとトランジスタＭ１２のゲートを接続ノードＡ，Ｂ間に生じる差動出力信号で制御することで、出力端子Ｔ３の出力信号ＶＯＵＴが変化する応答特性も改善している。
【0052】
なお、トランジスタＭ１１，Ｍ１２を、出力回路３１，３２を構成するトランジスタＭ５１、Ｍ６１、Ｍ５２、Ｍ６２、の少なくとも１つの閾値電圧よりも低くすることで、トランジスタＭ１１，Ｍ１２がオフ状態からオン状態に変化する時間が短縮され、出力バッファ回路５の応答特性がさらに改善される。
【0053】
（第２実施形態）
次に、第２実施形態のコンパレータ１Ｂについて図２を参照して説明する。なお、図２において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
次に、第２実施形態のコンパレータ１Ｂについて図２を参照して説明する。なお、図２において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
【0054】
同図に示すように、コンパレータ１Ｂは、第１実施形態と同様に、差動入力部２と、出力回路３１，３２を有する出力部３と、電流制御部４Ｂと、出力バッファ回路５とを備えている。差動入力部２、出力回路３１，３２、出力バッファ回路５については上述した第１実施形態と同様であるため、ここでは詳細な説明を省略する。
【0055】
第１実施形態と第２実施形態とで異なる点は、電流制御部４ＢがトランジスタＭ９１，Ｍ９２に加えてトランジスタＭ１０１，Ｍ１０２を有する点である。
【0056】
トランジスタＭ１０１，Ｍ１０２は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１０１は、ソースがトランジスタＭ８１のドレインに接続され、ゲート及びドレインがトランジスタＭ６１のドレインとトランジスタＭ９１のゲートに接続されている。トランジスタＭ１０２は、ソースがトランジスタＭ７２のドレインに接続され、ゲート及びドレインがトランジスタＭ５２のドレインとトランジスタＭ９２のゲートに接続されている。
【0057】
次に、上述した構成のコンパレータ１Ｂの動作について説明する。かかる構成におけるコンパレータ１Ｂは、後述する点を除けば、基本的には、第１実施形態と同様である。
【0058】
即ち、第１実施形態において、トランジスタＭ９１及びＭ９２のオフ状態時のゲート電位は正電源電圧ＶＤＤ付近となるが、第２実施形態では、ダイオード接続されたトランジスタＭ１０１及びＭ１０２のゲート・ソース電位差分、オフ状態時のゲート電位が低くなる。このため、トランジスタＭ９１及びＭ９２がオフ状態からオン状態に変化するタイミングの遅れを短縮するものとなっている。
【0059】
したがって、この第２実施形態におけるコンパレータ１Ｂは、消費電流を増加させることなく、応答特性をさらに改善するという効果が得られるものとなっている。
【0060】
（第３実施形態）
次に、第３実施形態のコンパレータ１Ｃについて図３を参照して説明する。なお、図３において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
次に、第３実施形態のコンパレータ１Ｃについて図３を参照して説明する。なお、図３において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。
【0061】
同図に示すように、コンパレータ１Ｃは、第１実施形態と同様に、差動入力部２Ｃと、出力回路３１Ｃ，３２Ｃと、電流制御部４Ｃと、出力バッファ回路５Ｃとを備えている。
【0062】
第１実施形態と第３実施形態とで異なる点は、トランジスタＭ１～Ｍ４、Ｍ５１，Ｍ５２、Ｍ６１，Ｍ６２、Ｍ７１，Ｍ７２、Ｍ８１，Ｍ８２、Ｍ９１，Ｍ９２、Ｍ１１～Ｍ１６に相当するトランジスタＭ１Ｃ～Ｍ４Ｃ、Ｍ５１Ｃ，Ｍ５２Ｃ、Ｍ６１Ｃ，Ｍ６２Ｃ、Ｍ７１Ｃ，Ｍ７２Ｃ、Ｍ８１Ｃ，Ｍ８２Ｃ、Ｍ９１Ｃ，Ｍ９２Ｃ、Ｍ１１Ｃ～Ｍ１６Ｃの導電型を逆にした点である。また、第１実施形態と第３実施形態とで異なる点は、正電源端子Ｔ２１と負電源端子Ｔ２２との関係を逆にした点である。
【0063】
第３実施形態も第１実施形態と同様に、消費電流を増加させることなく、応答特性をさらに改善するという効果が得られる。
【0064】
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
【0065】
例えば、上述した第１～第３実施形態では、トランジスタＭ１（Ｃ）～Ｍ４（Ｃ）、Ｍ５１（Ｃ），Ｍ５２（Ｃ）、Ｍ６１（Ｃ），Ｍ６２（Ｃ）、Ｍ７１（Ｃ），Ｍ７２（Ｃ）、Ｍ８１（Ｃ），Ｍ８２（Ｃ）、Ｍ９１（Ｃ），Ｍ９２（Ｃ）、Ｍ１０１，Ｍ１０２、Ｍ１１（Ｃ）～Ｍ１６（Ｃ）は、電界効果トランジスタから構成されていたが、これに限ったものではない。トランジスタＭ１（Ｃ）～Ｍ４（Ｃ）、Ｍ５１（Ｃ），Ｍ５２（Ｃ）、Ｍ６１（Ｃ），Ｍ６２（Ｃ）、Ｍ７１（Ｃ），Ｍ７２（Ｃ）、Ｍ８１（Ｃ），Ｍ８２（Ｃ）、Ｍ９１（Ｃ），Ｍ９２（Ｃ）、Ｍ１０１，Ｍ１０２、Ｍ１１（Ｃ）～Ｍ１６（Ｃ）の少なくとも一つ以上が、バイポーラトランジスタから構成されていてもよい。この場合、トランジスタのゲートをベースに、ソースをエミッタに、ドレインをコレクタに置き換えて説明することができる。
【0066】
また、上述した第１～第３施形態では、１つの負荷トランジスタＭ３（Ｃ）のゲートに２つのトランジスタＭ５１（Ｃ），Ｍ５２（Ｃ）が接続されていたが、これに限ったものではない。２つの負荷トランジスタＭ３（Ｃ）を設け、それぞれにトランジスタＭ５１（Ｃ），Ｍ５２（Ｃ）を接続してもよい。同様に、２つの負荷トランジスタＭ４（Ｃ）を設け、それぞれにトランジスタＭ６１（Ｃ），Ｍ６２（Ｃ）を接続してもよい。
【0067】
また、上述した第１～第３実施形態では、出力回路３１（Ｃ），３２（Ｃ）としては、負荷トランジスタＭ３（Ｃ）、Ｍ４（Ｃ）とカレントミラー接続されたトランジスタＭ５１（Ｃ），Ｍ５２（Ｃ）、Ｍ６１（Ｃ），Ｍ６２（Ｃ）から構成されていたが、これに限ったものではない。出力回路３１（Ｃ），３２（Ｃ）としては、差動トランジスタＭ１（Ｃ），Ｍ２（Ｃ）の比較結果を出力し、かつ、互いに反転した出力であればよい。例えば、出力回路３１（Ｃ），３２（Ｃ）としては、差動トランジスタＭ１（Ｃ），Ｍ２（Ｃ）にフォールデッドカスコード接続されたトランジスタから構成されていてもよい。
【符号の説明】
【0068】
１、１Ｂ、１Ｃ コンパレータ
２、２Ｃ 差動入力部
３、３Ｃ 出力部
４、４Ｂ、４Ｃ 電流制御部
５、５Ｃ 出力バッファ回路
２１、２１Ｃ 定電流源（第１の電流源）
２２、２２Ｃ 定電流源（第２の電流源）
３１、３１Ｃ 出力回路（第１の出力回路）
３２、３２Ｃ 出力回路（第２の出力回路）
ＩＮＭ 反転入力電位（第１の入力電位）
ＩＮＰ 非反転入力電位（第２の入力電位）
Ｍ１、Ｍ１Ｃ 差動トランジスタ（第１の差動トランジスタ）
Ｍ２、Ｍ２Ｃ 差動トランジスタ（第２の差動トランジスタ）
Ｍ３、Ｍ３Ｃ 負荷トランジスタ（第９の負荷トランジスタ）
Ｍ４、Ｍ４Ｃ 負荷トランジスタ（第１０の負荷トランジスタ）
Ｍ１１、Ｍ１１Ｃ トランジスタ（第１７のトランジスタ）
Ｍ１２、Ｍ１２Ｃ トランジスタ（第１８のトランジスタ）
Ｍ５１、Ｍ５１Ｃ トランジスタ（第５のトランジスタ）
Ｍ５２、Ｍ５２Ｃ トランジスタ（第７のトランジスタ）
Ｍ６１、Ｍ６１Ｃ トランジスタ（第６のトランジスタ）
Ｍ６２、Ｍ６２Ｃ トランジスタ（第８のトランジスタ）
Ｍ７１、７１Ｃ トランジスタ（第１１のトランジスタ）
Ｍ７２、Ｍ７２Ｃ トランジスタ（第１４のトランジスタ）
Ｍ８１、Ｍ８１Ｃ トランジスタ（第１２のトランジスタ）
Ｍ８２、Ｍ８２Ｃ トランジスタ（第１３のトランジスタ）
Ｍ９１、Ｍ９１Ｃ トランジスタ（第３のトランジスタ）
Ｍ９２、Ｍ９２Ｃ トランジスタ（第４のトランジスタ）
Ｍ１０１ トランジスタ（第１５のトランジスタ）
Ｍ１０２ トランジスタ（第１６のトランジスタ）
ＶＯＵＴ 出力信号
２、２Ｃ 差動入力部
３、３Ｃ 出力部
４、４Ｂ、４Ｃ 電流制御部
５、５Ｃ 出力バッファ回路
２１、２１Ｃ 定電流源（第１の電流源）
２２、２２Ｃ 定電流源（第２の電流源）
３１、３１Ｃ 出力回路（第１の出力回路）
３２、３２Ｃ 出力回路（第２の出力回路）
ＩＮＭ 反転入力電位（第１の入力電位）
ＩＮＰ 非反転入力電位（第２の入力電位）
Ｍ１、Ｍ１Ｃ 差動トランジスタ（第１の差動トランジスタ）
Ｍ２、Ｍ２Ｃ 差動トランジスタ（第２の差動トランジスタ）
Ｍ３、Ｍ３Ｃ 負荷トランジスタ（第９の負荷トランジスタ）
Ｍ４、Ｍ４Ｃ 負荷トランジスタ（第１０の負荷トランジスタ）
Ｍ１１、Ｍ１１Ｃ トランジスタ（第１７のトランジスタ）
Ｍ１２、Ｍ１２Ｃ トランジスタ（第１８のトランジスタ）
Ｍ５１、Ｍ５１Ｃ トランジスタ（第５のトランジスタ）
Ｍ５２、Ｍ５２Ｃ トランジスタ（第７のトランジスタ）
Ｍ６１、Ｍ６１Ｃ トランジスタ（第６のトランジスタ）
Ｍ６２、Ｍ６２Ｃ トランジスタ（第８のトランジスタ）
Ｍ７１、７１Ｃ トランジスタ（第１１のトランジスタ）
Ｍ７２、Ｍ７２Ｃ トランジスタ（第１４のトランジスタ）
Ｍ８１、Ｍ８１Ｃ トランジスタ（第１２のトランジスタ）
Ｍ８２、Ｍ８２Ｃ トランジスタ（第１３のトランジスタ）
Ｍ９１、Ｍ９１Ｃ トランジスタ（第３のトランジスタ）
Ｍ９２、Ｍ９２Ｃ トランジスタ（第４のトランジスタ）
Ｍ１０１ トランジスタ（第１５のトランジスタ）
Ｍ１０２ トランジスタ（第１６のトランジスタ）
ＶＯＵＴ 出力信号
【図1】
【図2】
【図3】
【図4】