知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024107834
(43)【公開日】2024-08-09
(54)【発明の名称】フライバック電源装置及びスイッチング制御回路
(51)【国際特許分類】
H02M 3/28 20060101AFI20240802BHJP
【ＦＩ】
H02M3/28 H
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023011964
(22)【出願日】2023-01-30
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】弁理士法人栄光事務所
(72)【発明者】
【氏名】三添 公義
(72)【発明者】
【氏名】宮島 一之
(72)【発明者】
【氏名】久保田 仁史輝
(72)【発明者】
【氏名】海瀬 兼介
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA15
5H730AS01
5H730AS04
5H730AS05
5H730BB43
5H730BB57
5H730DD04
5H730EE02
5H730EE07
5H730EE59
5H730FD01
5H730FD25
5H730FG04
5H730FG26
(57)【要約】
【課題】小型化を図ったフライバック電源装置及びスイッチング制御回路を提供する。
【解決手段】通電時間判定回路６が、補助巻線Ｌ３の誘起電圧Ｖ３に基づいてトランジスタＭＮ１がオフ期間中における補助巻線Ｌ３の通電時間Ｔ２を計測し、計測した通電時間Ｔ２が予め定めた時間幅内か、時間幅の下限値以下か、時間幅の上限値以上かを判定する。オン時間切替回路８が、判定結果保持回路７により保持された判定結果に基づいてトランジスタＭＮ１のオン時間を段階的に切り替える。
【選択図】図１
【解決手段】通電時間判定回路６が、補助巻線Ｌ３の誘起電圧Ｖ３に基づいてトランジスタＭＮ１がオフ期間中における補助巻線Ｌ３の通電時間Ｔ２を計測し、計測した通電時間Ｔ２が予め定めた時間幅内か、時間幅の下限値以下か、時間幅の上限値以上かを判定する。オン時間切替回路８が、判定結果保持回路７により保持された判定結果に基づいてトランジスタＭＮ１のオン時間を段階的に切り替える。
【選択図】図１
【特許請求の範囲】
【請求項1】
一次巻線及び二次巻線が磁気結合されたトランスと、
前記一次巻線に供給される入力電圧をオンオフする第１のスイッチ素子と、
前記第１のスイッチ素子のオンオフを制御して、前記二次巻線側から出力される、前記入力電圧を昇圧または降圧した出力電圧を制御するスイッチング制御回路とを備えた
フライバック電源装置であって、
前記トランスには、前記二次巻線の誘起電圧に比例した同極性の電圧を誘起する補助巻線が磁気結合され、
前記出力電圧に応じたフィードバック電圧が一定となるように前記第１のスイッチ素子のオフ時間を制御するオフ時間制御回路と、
前記補助巻線の誘起電圧に基づいて前記第１のスイッチ素子がオフ期間中における前記補助巻線の通電時間を計測し、計測した前記通電時間が予め定めた時間幅内か、前記時間幅の下限値以下か、前記時間幅の上限値以上かを判定する通電時間判定回路と、
前記第１のスイッチ素子の前記オフ期間中に前記通電時間判定回路から出力された判定結果を前記第１のスイッチ素子のオン期間中まで保持する判定結果保持回路と、
前記判定結果保持回路により保持された前記判定結果に基づいて前記第１のスイッチ素子のオン時間を段階的に切り替えるオン時間切替回路とを備え、
前記オン時間切替回路は、前記通電時間が前記時間幅の前記下限値以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、前記通電時間が前記時間幅の前記上限値以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、前記通電時間が前記時間幅内である場合、前記第１のスイッチ素子の前記オン時間を変化させない、
フライバック電源装置。
前記一次巻線に供給される入力電圧をオンオフする第１のスイッチ素子と、
前記第１のスイッチ素子のオンオフを制御して、前記二次巻線側から出力される、前記入力電圧を昇圧または降圧した出力電圧を制御するスイッチング制御回路とを備えた
フライバック電源装置であって、
前記トランスには、前記二次巻線の誘起電圧に比例した同極性の電圧を誘起する補助巻線が磁気結合され、
前記出力電圧に応じたフィードバック電圧が一定となるように前記第１のスイッチ素子のオフ時間を制御するオフ時間制御回路と、
前記補助巻線の誘起電圧に基づいて前記第１のスイッチ素子がオフ期間中における前記補助巻線の通電時間を計測し、計測した前記通電時間が予め定めた時間幅内か、前記時間幅の下限値以下か、前記時間幅の上限値以上かを判定する通電時間判定回路と、
前記第１のスイッチ素子の前記オフ期間中に前記通電時間判定回路から出力された判定結果を前記第１のスイッチ素子のオン期間中まで保持する判定結果保持回路と、
前記判定結果保持回路により保持された前記判定結果に基づいて前記第１のスイッチ素子のオン時間を段階的に切り替えるオン時間切替回路とを備え、
前記オン時間切替回路は、前記通電時間が前記時間幅の前記下限値以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、前記通電時間が前記時間幅の前記上限値以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、前記通電時間が前記時間幅内である場合、前記第１のスイッチ素子の前記オン時間を変化させない、
フライバック電源装置。
【請求項2】
請求項１に記載のフライバック電源装置において、
前記通電時間判定回路は、
前記補助巻線の前記誘起電圧とグランド電圧とを比較する第１のコンパレータと、
前記第１のコンパレータの比較結果が入力され、前記第１のスイッチ素子のオフ後に前記補助巻線の前記誘起電圧が正電圧から負電圧となったタイミングでワンショットパルスを出力するワンショットパルス回路と、
電流源と、
前記電流源から供給される電流により充電される第１のコンデンサと、
前記第１のコンデンサの両端電圧と前記時間幅の前記下限値に応じた下限電圧とを比較する第２のコンパレータと、
前記第１のコンデンサの両端電圧と前記時間幅の前記上限値に応じた上限電圧とを比較する第３のコンパレータと、
前記第２のコンパレータ及び前記第３のコンパレータの比較結果と前記ワンショットパルスが入力され、前記ワンショットパルスが出力されたタイミングで、前記第１のコンデンサの両端電圧が前記下限電圧以下の場合、または、前記第１のコンデンサの両端電圧が前記上限値以上の場合、トリガ信号を出力し、前記第１のコンデンサの両端電圧が前記下限値より大きくかつ前記上限値より小さい場合、前記トリガ信号を出力しない論理回路とを有する、
フライバック電源装置。
前記通電時間判定回路は、
前記補助巻線の前記誘起電圧とグランド電圧とを比較する第１のコンパレータと、
前記第１のコンパレータの比較結果が入力され、前記第１のスイッチ素子のオフ後に前記補助巻線の前記誘起電圧が正電圧から負電圧となったタイミングでワンショットパルスを出力するワンショットパルス回路と、
電流源と、
前記電流源から供給される電流により充電される第１のコンデンサと、
前記第１のコンデンサの両端電圧と前記時間幅の前記下限値に応じた下限電圧とを比較する第２のコンパレータと、
前記第１のコンデンサの両端電圧と前記時間幅の前記上限値に応じた上限電圧とを比較する第３のコンパレータと、
前記第２のコンパレータ及び前記第３のコンパレータの比較結果と前記ワンショットパルスが入力され、前記ワンショットパルスが出力されたタイミングで、前記第１のコンデンサの両端電圧が前記下限電圧以下の場合、または、前記第１のコンデンサの両端電圧が前記上限値以上の場合、トリガ信号を出力し、前記第１のコンデンサの両端電圧が前記下限値より大きくかつ前記上限値より小さい場合、前記トリガ信号を出力しない論理回路とを有する、
フライバック電源装置。
【請求項3】
請求項２に記載のフライバック電源装置において、
前記電流源は、前記出力電圧が低くなるに従って小さくなる前記電流を前記第１のコンデンサに供給する、
フライバック電源装置。
前記電流源は、前記出力電圧が低くなるに従って小さくなる前記電流を前記第１のコンデンサに供給する、
フライバック電源装置。
【請求項4】
請求項２に記載のフライバック電源装置において、
前記判定結果保持回路は、前記トリガ信号が出力される毎に前記第２のコンパレータまたは前記第３のコンパレータの比較結果に応じてカウント値をカウントアップまたはカウントダウンするアップ／ダウンカウンタを有し、
前記アップ／ダウンカウンタは、前記カウント値を前記判定結果として前記オン時間切替回路に対して出力する、
フライバック電源装置。
前記判定結果保持回路は、前記トリガ信号が出力される毎に前記第２のコンパレータまたは前記第３のコンパレータの比較結果に応じてカウント値をカウントアップまたはカウントダウンするアップ／ダウンカウンタを有し、
前記アップ／ダウンカウンタは、前記カウント値を前記判定結果として前記オン時間切替回路に対して出力する、
フライバック電源装置。
【請求項5】
請求項１に記載のフライバック電源装置において、
前記オン時間切替回路は、
所定電流が流れる第１のトランジスタと、
前記第１のトランジスタに流れる電流を折り返す複数の第２のトランジスタと、
複数の前記第２のトランジスタに各々直列接続される複数の第２のスイッチ素子と、
複数の前記第２のスイッチ素子にそれぞれ接続された第２のコンデンサと、
前記第２のコンデンサの両端電圧と閾値電圧とを比較し、前記第１のスイッチ素子をオフするターンオフ信号を出力する第４のコンパレータと、を有し、
前記判定結果保持回路から出力される判定結果に基づいて複数の前記第２のスイッチ素子のオンオフが制御される、
フライバック電源装置。
前記オン時間切替回路は、
所定電流が流れる第１のトランジスタと、
前記第１のトランジスタに流れる電流を折り返す複数の第２のトランジスタと、
複数の前記第２のトランジスタに各々直列接続される複数の第２のスイッチ素子と、
複数の前記第２のスイッチ素子にそれぞれ接続された第２のコンデンサと、
前記第２のコンデンサの両端電圧と閾値電圧とを比較し、前記第１のスイッチ素子をオフするターンオフ信号を出力する第４のコンパレータと、を有し、
前記判定結果保持回路から出力される判定結果に基づいて複数の前記第２のスイッチ素子のオンオフが制御される、
フライバック電源装置。
【請求項6】
請求項１に記載のフライバック電源装置において、
前記一次巻線に直列接続された前記一次巻線に流れる電流を検出するためのセンス抵抗と、
前記第１のスイッチ素子がオンからオフに切り替わるタイミングで、前記センス抵抗の両端電圧をサンプリングし、サンプリングした前記センス抵抗の前記両端電圧が予め定めた電圧幅内か、前記電圧幅の下限電圧以下か、前記電圧幅の上限電圧以上かを判定する電圧判定回路と、
前記判定結果保持回路に出力する前記判定結果を前記通電時間判定回路と前記電圧判定回路との間で切り替える切替回路と、を備え、
前記判定結果保持回路は、前記電圧判定回路に切り替えられている間、前記電圧判定回路からの前記判定結果を前記第１のスイッチ素子のオン期間中まで保持し、
前記オン時間切替回路は、前記電圧判定回路に切り替えられている間、前記判定結果保持回路により保持された前記判定結果が、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅の前記下限電圧以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅の前記上限電圧以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅内である場合、前記オン時間を変化させない、
フライバック電源装置。
前記一次巻線に直列接続された前記一次巻線に流れる電流を検出するためのセンス抵抗と、
前記第１のスイッチ素子がオンからオフに切り替わるタイミングで、前記センス抵抗の両端電圧をサンプリングし、サンプリングした前記センス抵抗の前記両端電圧が予め定めた電圧幅内か、前記電圧幅の下限電圧以下か、前記電圧幅の上限電圧以上かを判定する電圧判定回路と、
前記判定結果保持回路に出力する前記判定結果を前記通電時間判定回路と前記電圧判定回路との間で切り替える切替回路と、を備え、
前記判定結果保持回路は、前記電圧判定回路に切り替えられている間、前記電圧判定回路からの前記判定結果を前記第１のスイッチ素子のオン期間中まで保持し、
前記オン時間切替回路は、前記電圧判定回路に切り替えられている間、前記判定結果保持回路により保持された前記判定結果が、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅の前記下限電圧以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅の前記上限電圧以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅内である場合、前記オン時間を変化させない、
フライバック電源装置。
【請求項7】
フライバック電源装置が備えたトランスの一次巻線に供給される入力電圧をオンオフする第１のスイッチ素子を制御して、前記トランスの二次巻線側から出力される出力電圧を制御するスイッチング制御回路であって、
前記トランスには、前記二次巻線の誘起電圧に比例した同極性の電圧を誘起する補助巻線が磁気結合され、
前記出力電圧に応じたフィードバック電圧が一定となるように前記第１のスイッチ素子のオフ時間を制御するオフ時間制御回路と、
前記補助巻線の誘起電圧に基づいて前記第１のスイッチ素子がオフ期間中における前記補助巻線の通電時間を計測し、計測した前記通電時間が予め定めた時間幅内か、前記時間幅の下限値以下か、前記時間幅の上限値以上かを判定する通電時間判定回路と、
前記第１のスイッチ素子の前記オフ期間中に前記通電時間判定回路から出力された前記判定結果を前記第１のスイッチ素子のオン期間中まで保持する判定結果保持回路と、
前記判定結果保持回路により保持された前記判定結果に基づいて前記第１のスイッチ素子のオン時間を段階的に切り替えるオン時間切替回路とを備え、
前記オン時間切替回路は、前記通電時間が前記時間幅の前記下限値以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、前記通電時間が前記時間幅の前記上限値以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、前記通電時間が前記時間幅内である場合、前記オン時間を変化させない、
スイッチング制御回路。
前記トランスには、前記二次巻線の誘起電圧に比例した同極性の電圧を誘起する補助巻線が磁気結合され、
前記出力電圧に応じたフィードバック電圧が一定となるように前記第１のスイッチ素子のオフ時間を制御するオフ時間制御回路と、
前記補助巻線の誘起電圧に基づいて前記第１のスイッチ素子がオフ期間中における前記補助巻線の通電時間を計測し、計測した前記通電時間が予め定めた時間幅内か、前記時間幅の下限値以下か、前記時間幅の上限値以上かを判定する通電時間判定回路と、
前記第１のスイッチ素子の前記オフ期間中に前記通電時間判定回路から出力された前記判定結果を前記第１のスイッチ素子のオン期間中まで保持する判定結果保持回路と、
前記判定結果保持回路により保持された前記判定結果に基づいて前記第１のスイッチ素子のオン時間を段階的に切り替えるオン時間切替回路とを備え、
前記オン時間切替回路は、前記通電時間が前記時間幅の前記下限値以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、前記通電時間が前記時間幅の前記上限値以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、前記通電時間が前記時間幅内である場合、前記オン時間を変化させない、
スイッチング制御回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、フライバック電源装置及びスイッチング制御回路、に関する。
【背景技術】
【0002】
従来、フライバック電源装置として、出力電圧が一定になるようにトランスに磁気結合された一次巻線に直列接続されたトランジスタのオフ時間を制御するとともに、一次巻線のピーク電流が閾値以下となるようにトランジスタのオン時間を設定するものが提案されている（例えば特許文献１）。以上のように一次巻線に流れるピーク電流を閾値以下とすることにより、一次巻線に流れる電流を抑えることができ、トランスの小型化を図ることができる。
【0003】
しかしながら、上述した従来のフライバック電源装置では、入力電圧が高電圧の場合、トランジスタのオン時間が短くなり、一次巻線のピーク電流を正確に制御することが困難である、という課題があった。
【0004】
そこで、オン時間を予め設定された時間に固定するコンスタントオンタイム方式が提案されているが、コンスタントオンタイム方式では、入力電圧が低下すると十分な電力を出力できなくなる可能性がある。そこで、入力電圧を検出し、検出した入力電圧に応じてトランジスタのオン時間を制御することも考えられる。しかしながら、入力電圧が高電圧であった場合、これを分圧抵抗でセンスするには、高耐圧の抵抗を複数使用する必要があり電源モジュールのサイズが増大する、という虞があった。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開平９－１３１０５７号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、小型化を図ったフライバック電源装置及びスイッチング制御回路を提供することにある。
【課題を解決するための手段】
【0007】
前述した目的を達成するために、本発明に係るフライバック電源装置及びスイッチング制御回路は、下記の［１］～［７］を特徴としている。
［１］
一次巻線及び二次巻線が磁気結合されたトランスと、
前記一次巻線に供給される入力電圧をオンオフする第１のスイッチ素子と、
前記第１のスイッチ素子のオンオフを制御して、前記二次巻線側から出力される、前記入力電圧を昇圧または降圧した出力電圧を制御するスイッチング制御回路とを備えた
フライバック電源装置であって、
前記トランスには、前記二次巻線の誘起電圧に比例した同極性の電圧を誘起する補助巻線が磁気結合され、
前記出力電圧に応じたフィードバック電圧が一定となるように前記第１のスイッチ素子のオフ時間を制御するオフ時間制御回路と、
前記補助巻線の誘起電圧に基づいて前記第１のスイッチ素子がオフ期間中における前記補助巻線の通電時間を計測し、計測した前記通電時間が予め定めた時間幅内か、前記時間幅の下限値以下か、前記時間幅の上限値以上かを判定する通電時間判定回路と、
前記第１のスイッチ素子の前記オフ期間中に前記通電時間判定回路から出力された判定結果を前記第１のスイッチ素子のオン期間中まで保持する判定結果保持回路と、
前記判定結果保持回路により保持された前記判定結果に基づいて前記第１のスイッチ素子のオン時間を段階的に切り替えるオン時間切替回路とを備え、
前記オン時間切替回路は、前記通電時間が前記時間幅の前記下限値以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、前記通電時間が前記時間幅の前記上限値以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、前記通電時間が前記時間幅内である場合、前記第１のスイッチ素子の前記オン時間を変化させない、
フライバック電源装置であること。
［２］
［１］に記載のフライバック電源装置において、
前記通電時間判定回路は、
前記補助巻線の前記誘起電圧とグランド電圧とを比較する第１のコンパレータと、
前記第１のコンパレータの比較結果が入力され、前記第１のスイッチ素子のオフ後に前記補助巻線の前記誘起電圧が正電圧から負電圧となったタイミングでワンショットパルスを出力するワンショットパルス回路と、
電流源と、
前記電流源から供給される電流により充電される第１のコンデンサと、
前記第１のコンデンサの両端電圧と前記時間幅の前記下限値に応じた下限電圧とを比較する第２のコンパレータと、
前記第１のコンデンサの両端電圧と前記時間幅の前記上限値に応じた上限電圧とを比較する第３のコンパレータと、
前記第２のコンパレータ及び前記第３のコンパレータの比較結果と前記ワンショットパルスが入力され、前記ワンショットパルスが出力されたタイミングで、前記第１のコンデンサの両端電圧が前記下限電圧以下の場合、または、前記第１のコンデンサの両端電圧が前記上限値以上の場合、トリガ信号を出力し、前記第１のコンデンサの両端電圧が前記下限値より大きくかつ前記上限値より小さい場合、前記トリガ信号を出力しない論理回路とを有する、
フライバック電源装置であること。
［３］
［２］に記載のフライバック電源装置において、
前記電流源は、前記出力電圧が低くなるに従って小さくなる前記電流を前記第１のコンデンサに供給する、
フライバック電源装置であること。
［４］
［２］に記載のフライバック電源装置において、
前記判定結果保持回路は、前記トリガ信号が出力される毎に前記第２のコンパレータまたは前記第３のコンパレータの比較結果に応じてカウント値をカウントアップまたはカウントダウンするアップ／ダウンカウンタを有し、
前記アップ／ダウンカウンタは、前記カウント値を前記判定結果として前記オン時間切替回路に対して出力する、
フライバック電源装置であること。
［５］
［１］に記載のフライバック電源装置において、
前記オン時間切替回路は、
所定電流が流れる第１のトランジスタと、
前記第１のトランジスタに流れる電流を折り返す複数の第２のトランジスタと、
複数の前記第２のトランジスタに各々直列接続される複数の第２のスイッチ素子と、
複数の前記第２のスイッチ素子にそれぞれ接続された第２のコンデンサと、
前記第２のコンデンサの両端電圧と閾値電圧とを比較し、前記第１のスイッチ素子をオフするターンオフ信号を出力する第４のコンパレータと、を有し、
前記判定結果保持回路から出力される判定結果に基づいて複数の前記第２のスイッチ素子のオンオフが制御される、
フライバック電源装置であること。
［６］
［１］に記載のフライバック電源装置において、
前記一次巻線に直列接続された前記一次巻線に流れる電流を検出するためのセンス抵抗と、
前記第１のスイッチ素子がオンからオフに切り替わるタイミングで、前記センス抵抗の両端電圧をサンプリングし、サンプリングした前記センス抵抗の前記両端電圧が予め定めた電圧幅内か、前記電圧幅の下限電圧以下か、前記電圧幅の上限電圧以上かを判定する電圧判定回路と、
前記判定結果保持回路に出力する前記判定結果を前記通電時間判定回路と前記電圧判定回路との間で切り替える切替回路と、を備え、
前記判定結果保持回路は、前記電圧判定回路に切り替えられている間、前記電圧判定回路からの前記判定結果を前記第１のスイッチ素子のオン期間中まで保持し、
前記オン時間切替回路は、前記電圧判定回路に切り替えられている間、前記判定結果保持回路により保持された前記判定結果が、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅の前記下限電圧以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅の前記上限電圧以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅内である場合、前記オン時間を変化させない、
フライバック電源装置であること。
［７］
フライバック電源装置が備えたトランスの一次巻線に供給される入力電圧をオンオフする第１のスイッチ素子を制御して、前記トランスの二次巻線側から出力される出力電圧を制御するスイッチング制御回路であって、
前記トランスには、前記二次巻線の誘起電圧に比例した同極性の電圧を誘起する補助巻線が磁気結合され、
前記出力電圧に応じたフィードバック電圧が一定となるように前記第１のスイッチ素子のオフ時間を制御するオフ時間制御回路と、
前記補助巻線の誘起電圧に基づいて前記第１のスイッチ素子がオフ期間中における前記補助巻線の通電時間を計測し、計測した前記通電時間が予め定めた時間幅内か、前記時間幅の下限値以下か、前記時間幅の上限値以上かを判定する通電時間判定回路と、
前記第１のスイッチ素子の前記オフ期間中に前記通電時間判定回路から出力された前記判定結果を前記第１のスイッチ素子のオン期間中まで保持する判定結果保持回路と、
前記判定結果保持回路により保持された前記判定結果に基づいて前記第１のスイッチ素子のオン時間を段階的に切り替えるオン時間切替回路とを備え、
前記オン時間切替回路は、前記通電時間が前記時間幅の前記下限値以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、前記通電時間が前記時間幅の前記上限値以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、前記通電時間が前記時間幅内である場合、前記オン時間を変化させない、
スイッチング制御回路であること。
［１］
一次巻線及び二次巻線が磁気結合されたトランスと、
前記一次巻線に供給される入力電圧をオンオフする第１のスイッチ素子と、
前記第１のスイッチ素子のオンオフを制御して、前記二次巻線側から出力される、前記入力電圧を昇圧または降圧した出力電圧を制御するスイッチング制御回路とを備えた
フライバック電源装置であって、
前記トランスには、前記二次巻線の誘起電圧に比例した同極性の電圧を誘起する補助巻線が磁気結合され、
前記出力電圧に応じたフィードバック電圧が一定となるように前記第１のスイッチ素子のオフ時間を制御するオフ時間制御回路と、
前記補助巻線の誘起電圧に基づいて前記第１のスイッチ素子がオフ期間中における前記補助巻線の通電時間を計測し、計測した前記通電時間が予め定めた時間幅内か、前記時間幅の下限値以下か、前記時間幅の上限値以上かを判定する通電時間判定回路と、
前記第１のスイッチ素子の前記オフ期間中に前記通電時間判定回路から出力された判定結果を前記第１のスイッチ素子のオン期間中まで保持する判定結果保持回路と、
前記判定結果保持回路により保持された前記判定結果に基づいて前記第１のスイッチ素子のオン時間を段階的に切り替えるオン時間切替回路とを備え、
前記オン時間切替回路は、前記通電時間が前記時間幅の前記下限値以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、前記通電時間が前記時間幅の前記上限値以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、前記通電時間が前記時間幅内である場合、前記第１のスイッチ素子の前記オン時間を変化させない、
フライバック電源装置であること。
［２］
［１］に記載のフライバック電源装置において、
前記通電時間判定回路は、
前記補助巻線の前記誘起電圧とグランド電圧とを比較する第１のコンパレータと、
前記第１のコンパレータの比較結果が入力され、前記第１のスイッチ素子のオフ後に前記補助巻線の前記誘起電圧が正電圧から負電圧となったタイミングでワンショットパルスを出力するワンショットパルス回路と、
電流源と、
前記電流源から供給される電流により充電される第１のコンデンサと、
前記第１のコンデンサの両端電圧と前記時間幅の前記下限値に応じた下限電圧とを比較する第２のコンパレータと、
前記第１のコンデンサの両端電圧と前記時間幅の前記上限値に応じた上限電圧とを比較する第３のコンパレータと、
前記第２のコンパレータ及び前記第３のコンパレータの比較結果と前記ワンショットパルスが入力され、前記ワンショットパルスが出力されたタイミングで、前記第１のコンデンサの両端電圧が前記下限電圧以下の場合、または、前記第１のコンデンサの両端電圧が前記上限値以上の場合、トリガ信号を出力し、前記第１のコンデンサの両端電圧が前記下限値より大きくかつ前記上限値より小さい場合、前記トリガ信号を出力しない論理回路とを有する、
フライバック電源装置であること。
［３］
［２］に記載のフライバック電源装置において、
前記電流源は、前記出力電圧が低くなるに従って小さくなる前記電流を前記第１のコンデンサに供給する、
フライバック電源装置であること。
［４］
［２］に記載のフライバック電源装置において、
前記判定結果保持回路は、前記トリガ信号が出力される毎に前記第２のコンパレータまたは前記第３のコンパレータの比較結果に応じてカウント値をカウントアップまたはカウントダウンするアップ／ダウンカウンタを有し、
前記アップ／ダウンカウンタは、前記カウント値を前記判定結果として前記オン時間切替回路に対して出力する、
フライバック電源装置であること。
［５］
［１］に記載のフライバック電源装置において、
前記オン時間切替回路は、
所定電流が流れる第１のトランジスタと、
前記第１のトランジスタに流れる電流を折り返す複数の第２のトランジスタと、
複数の前記第２のトランジスタに各々直列接続される複数の第２のスイッチ素子と、
複数の前記第２のスイッチ素子にそれぞれ接続された第２のコンデンサと、
前記第２のコンデンサの両端電圧と閾値電圧とを比較し、前記第１のスイッチ素子をオフするターンオフ信号を出力する第４のコンパレータと、を有し、
前記判定結果保持回路から出力される判定結果に基づいて複数の前記第２のスイッチ素子のオンオフが制御される、
フライバック電源装置であること。
［６］
［１］に記載のフライバック電源装置において、
前記一次巻線に直列接続された前記一次巻線に流れる電流を検出するためのセンス抵抗と、
前記第１のスイッチ素子がオンからオフに切り替わるタイミングで、前記センス抵抗の両端電圧をサンプリングし、サンプリングした前記センス抵抗の前記両端電圧が予め定めた電圧幅内か、前記電圧幅の下限電圧以下か、前記電圧幅の上限電圧以上かを判定する電圧判定回路と、
前記判定結果保持回路に出力する前記判定結果を前記通電時間判定回路と前記電圧判定回路との間で切り替える切替回路と、を備え、
前記判定結果保持回路は、前記電圧判定回路に切り替えられている間、前記電圧判定回路からの前記判定結果を前記第１のスイッチ素子のオン期間中まで保持し、
前記オン時間切替回路は、前記電圧判定回路に切り替えられている間、前記判定結果保持回路により保持された前記判定結果が、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅の前記下限電圧以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅の前記上限電圧以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、サンプリングした前記センス抵抗の前記両端電圧が前記電圧幅内である場合、前記オン時間を変化させない、
フライバック電源装置であること。
［７］
フライバック電源装置が備えたトランスの一次巻線に供給される入力電圧をオンオフする第１のスイッチ素子を制御して、前記トランスの二次巻線側から出力される出力電圧を制御するスイッチング制御回路であって、
前記トランスには、前記二次巻線の誘起電圧に比例した同極性の電圧を誘起する補助巻線が磁気結合され、
前記出力電圧に応じたフィードバック電圧が一定となるように前記第１のスイッチ素子のオフ時間を制御するオフ時間制御回路と、
前記補助巻線の誘起電圧に基づいて前記第１のスイッチ素子がオフ期間中における前記補助巻線の通電時間を計測し、計測した前記通電時間が予め定めた時間幅内か、前記時間幅の下限値以下か、前記時間幅の上限値以上かを判定する通電時間判定回路と、
前記第１のスイッチ素子の前記オフ期間中に前記通電時間判定回路から出力された前記判定結果を前記第１のスイッチ素子のオン期間中まで保持する判定結果保持回路と、
前記判定結果保持回路により保持された前記判定結果に基づいて前記第１のスイッチ素子のオン時間を段階的に切り替えるオン時間切替回路とを備え、
前記オン時間切替回路は、前記通電時間が前記時間幅の前記下限値以下である場合、前記第１のスイッチ素子の前記オン時間を１段階増加させ、前記通電時間が前記時間幅の前記上限値以上である場合、前記第１のスイッチ素子の前記オン時間を１段階減少させ、前記通電時間が前記時間幅内である場合、前記オン時間を変化させない、
スイッチング制御回路であること。
【発明の効果】
【0008】
本発明によれば、小型化を図ったフライバック電源装置及びスイッチング制御回路を提供することができる。
【0009】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。
【0012】
（第１実施形態）
まず、第１実施形態におけるフライバック電源装置としてのフライバックコンバータ１について説明する。図１に示すように、フライバックコンバータ１は、入力電圧ＶＩＮをトランスＴＲにより昇圧または降圧して直流の出力電圧ＶＯＵＴとして出力する。
まず、第１実施形態におけるフライバック電源装置としてのフライバックコンバータ１について説明する。図１に示すように、フライバックコンバータ１は、入力電圧ＶＩＮをトランスＴＲにより昇圧または降圧して直流の出力電圧ＶＯＵＴとして出力する。
【0013】
フライバックコンバータ１は、一次巻線Ｌ１、二次巻線Ｌ２及び補助巻線Ｌ３が電磁結合されたトランスＴＲと、一次巻線Ｌ１に供給する入力電圧ＶＩＮをオンオフする第１のスイッチ素子としてのトランジスタＭＮ１と、トランジスタＭＮ１とグランドとの間に接続されたセンス抵抗Ｒｓと、二次巻線Ｌ２に流れる電流を整流するダイオードＤ１と、平滑用の出力コンデンサＣＯＵＴと、トランジスタＭＮ１のオンオフを制御するスイッチング制御回路２とを備えている。
【0014】
一次巻線Ｌ１、二次巻線Ｌ２及び補助巻線Ｌ３は、トランスＴＲのコアに巻き付けられている。一次巻線Ｌ１と二次巻線Ｌ２とは逆極性となるようにコアに巻かれている。二次巻線Ｌ２と補助巻線Ｌ３とは同極性となるようにコアに巻かれている。一次巻線Ｌ１は、入力電圧ＶＩＮを出力する直流電源３の正極とトランジスタＭＮ１のドレインとの間に接続されている。トランジスタＭＮ１は、Ｎｃｈの電界効果トランジスタから構成されている。トランジスタＭＮ１は、ドレインが一次巻線Ｌ１に接続され、ソースがセンス抵抗Ｒｓに接続されている。センス抵抗Ｒｓは、トランジスタＭＮ１のソースとグランドとの間に接続されている。
【0015】
二次巻線Ｌ２は、一端がダイオードＤ１のアノードに接続されている。ダイオードＤ１は、二次巻線Ｌ２の一端と出力コンデンサＣＯＵＴの一端との間に接続されている。出力コンデンサＣＯＵＴは、他端が二次巻線Ｌ２の他端に接続されている。補助巻線Ｌ３は、グランドと電圧検出用抵抗Ｒｆｂ１，Ｒｆｂ２との間に接続されている。
【0016】
本実施形態では、説明を簡単にするために、二次巻線Ｌ２の巻数と補助巻線Ｌ３の巻数とを同じにしている。このため、補助巻線Ｌ３には、二次巻線Ｌ２の両端に発生する電圧と同じ電圧が両端に発生する。
【0017】
次に、スイッチング制御回路２について説明する前に、フライバックコンバータ１の基本的な動作について図２を参照して説明する。同図に示すように、上述したトランジスタＭＮ１がオンすると、入力電圧ＶＩＮが一次巻線Ｌ１に供給され、一次巻線Ｌ１に電流Ｉ１が流れる。この電流Ｉ１によりトランスＴＲのコアに磁気エネルギーが蓄えられる。また、このとき、出力コンデンサＣＯＵＴが負荷４（図１参照）により放電される。
【0018】
一次巻線Ｌ１に流れる電流Ｉ１は、トランジスタＭＮ１がオンしてからの経過時間に応じて増加し、トランジスタＭＮ１がオフに切り替わる辺りでピークとなる。また、一次巻線Ｌ１に電流が流れている間、二次巻線Ｌ２には誘導起電力が発生するが、ダイオードＤ１により遮断され、二次巻線Ｌ２には電流が流れず、トランスＴＲのエネルギーは流出しない。一次巻線Ｌ１に電流が流れている間、補助巻線Ｌ３にも同様に誘導起電力が発生し、補助巻線Ｌ３の誘起電圧Ｖ３は負電圧となる。なお、電圧検出用抵抗Ｒｆｂ１，Ｒｆｂ２は抵抗値が大きな値に設定されているため、誘導起電力が発生しても補助巻線Ｌ３にはほとんど電流が流れず、トランスＴＲのエネルギーはほぼ流出しない。
【0019】
次に、トランジスタＭＮ１をオフすると、トランスＴＲのコアに蓄えられた磁気エネルギーが二次巻線Ｌ２、ダイオードＤ１を介して電流として出力コンデンサＣＯＵＴに出力され、出力コンデンサＣＯＵＴが充電される。電圧検出用抵抗Ｒｆｂ１，Ｒｆｂ２は抵抗値が大きな値に設定されているため、電圧検出用抵抗Ｒｆｂ１，Ｒｆｂ２に流れる電流は、負荷４に流れる電流に対して無視できるほど小さい。よって、トランスＴＲのコアに蓄えられた磁気エネルギーは、ほとんどが二次巻線Ｌ２に流れる電流として消費される。
【0020】
二次巻線Ｌ２に流れる電流Ｉ２は、トランジスタＭＮ１がオフしてからの経過時間に応じて減少し、コアに蓄えられた磁気エネルギーが０になると電流も０となる。二次巻線Ｌ２に電流が流れている間、補助巻線Ｌ３には二次巻線Ｌ２と同様の電圧が発生するため、補助巻線Ｌ３の誘起電圧Ｖ３は正電圧となる。二次巻線Ｌ２に流れる電流が０となると、補助巻線Ｌ３の誘起電圧Ｖ３は一旦負電圧となった後、０に収束する。
【0021】
次に、再びトランジスタＭＮ１をオンして、これを繰り返す。すなわち、二次巻線Ｌ２から出力される電流は出力コンデンサＣＯＵＴにより平滑化されて直流の出力電圧ＶＯＵＴとして出力される。
【0022】
次に、スイッチング制御回路２の詳細について説明する。スイッチング制御回路２は、出力電圧ＶＯＵＴが目標値となるようにトランジスタＭＮ１のオンオフを制御する回路である。図１に示すように、スイッチング制御回路２は、電圧検出用抵抗Ｒｆｂ１，Ｒｆｂ２と、オフ時間制御回路５と、通電時間判定回路６と、判定結果保持回路７と、オン時間切替回路８と、ドライバ回路９とを備えている。
【0023】
電圧検出用抵抗Ｒｆｂ１，Ｒｆｂ２は、補助巻線Ｌ３とグランドとの間に直列接続され、電圧検出用抵抗Ｒｆｂ１，Ｒｆｂ２の接続点から補助巻線Ｌ３の誘起電圧Ｖ３を分圧したフィードバック電圧Ｖｆｂを出力する。
【0024】
オフ時間制御回路５は、出力電圧ＶＯＵＴが目標値になるようにトランジスタＭＮ１のオフ時間（オフからオンまでの時間）を制御するターンオン信号ＳＯＮをドライバ回路９に出力する。二次巻線Ｌ２に電流Ｉ２が流れている間に発生する補助巻線Ｌ３の誘起電圧Ｖ３は、出力電圧ＶＯＵＴに比例する。本実施形態では、オフ時間制御回路５にはフィードバック電圧Ｖｆｂが供給され、オフ時間制御回路５は、二次巻線Ｌ２に電流Ｉ２が流れている間のフィードバック電圧Ｖｆｂが目標値になるようにオフ時間を制御して、出力電圧ＶＯＵＴを目標値で一定に制御する。
【0025】
通電時間判定回路６，判定結果保持回路７，オン時間切替回路８は、入力電圧ＶＩＮが小さくなるに従ってトランジスタＭＮ１のオン時間（オンからオフまでの時間）を段階的に長くするターンオフ信号ＳＯＦＦをドライバ回路９に出力して、出力電力不足の抑制を図る。本実施形態の特徴は、入力電圧ＶＩＮの検出に代えて、入力電圧ＶＩＮに比例する二次巻線Ｌ２の通電時間Ｔ２（図２参照）を補助巻線Ｌ３の誘起電圧Ｖ３に基づいて計測する点である。
【0026】
下記の式（１）に示すように、一次巻線Ｌ１のピーク電流ＩＰＫと入力電圧ＶＩＮとは比例関係にある。また、下記の式（２）に示すように、ピーク電流ＩＰＫと補助巻線Ｌ３の誘起電圧Ｖ３が正電圧となる通電時間Ｔ２との関係も比例関係にある。式（１）、（２）より、補助巻線Ｌ３の通電時間Ｔ２は、入力電圧ＶＩＮと比例関係にあることが分かる。
【0027】
【数1】
【0028】
ＴＯＮ：トランジスタＭＮ１のオン時間
Ｌ１：一次巻線Ｌ１のインダクタンス
Ｌ１：一次巻線Ｌ１のインダクタンス
【0029】
【数2】
【0030】
Ｌ２：二次巻線Ｌ２，補助巻線Ｌ３のインダクタンス
【0031】
通電時間判定回路６は、トランジスタＭＮ１のオフ期間中に補助巻線Ｌ３の誘起電圧Ｖ３に基づいて測定した補助巻線Ｌ３の通電時間Ｔ２が予め定められた時間幅内か、時間幅の下限値以下か、時間幅の上限値以上かを判定し、判定結果を出力する。
【0032】
判定結果保持回路７は、トランジスタＭＮ１のオフ期間中に通電時間判定回路６により出力された判定結果をトランジスタＭＮ１がオンとなっても保持して、判定結果に応じてオン時間切替回路８のオン時間を切り替える回路である。
【0033】
オン時間切替回路８は、判定結果保持回路７により保持された判定結果に基づいてオン時間を段階的に切り替え、切り替えたオン時間に制御するターンオフ信号ＳＯＦＦをドライバ回路９に出力する。ドライバ回路９は、オフ時間制御回路５から出力されるターンオン信号ＳＯＮの出力に応じてトランジスタＭＮ１をオフからオンに切り替え、オン時間切替回路８から出力されるターンオフ信号ＳＯＦＦの出力に応じてトランジスタＭＮ１をオンからオフに切り替えるゲート電圧ＶｇをトランジスタＭＮ１のゲートに出力する回路である。
【0034】
次に、図３を参照して、通電時間判定回路６の詳細について説明する。通電時間判定回路６は、第１のコンパレータとしてのコンパレータＣｐ１と、ワンショットパルス回路６１とを備えている。コンパレータＣｐ１の反転入力には、電圧検出用抵抗Ｒｆｂ１，Ｒｆｂ２の接続点が接続され、フィードバック電圧Ｖｆｂが入力される。コンパレータＣｐ１の非反転入力にはグランドが接続される。コンパレータＣｐ１は、フィードバック電圧Ｖｆｂがグランドよりも高く正電圧の間、Ｌｏレベルを出力し、フィードバック電圧Ｖｆｂがグランドよりも低く負電圧の間、Ｈｉレベルを出力する。
【0035】
ワンショットパルス回路６１のトリガ端子には、コンパレータＣｐ１の出力が接続される。ワンショットパルス回路６１のリセット端子には、トランジスタＭＮ２のゲートが接続され、ゲート電圧Ｖｇが入力される。即ち、図２に示すように、ワンショットパルス回路６１は、補助巻線Ｌ３の通電が終了して、誘起電圧Ｖ３、フィードバック電圧Ｖｆｂが正電圧から負電圧に切り替わったタイミングでワンショットパルスＰ１を出力する。
【0036】
また、図３に示すように、通電時間判定回路６は、電流源６２と、電流源６２により充電される第１のコンデンサとしてのコンデンサＣＤＣＴと、コンデンサＣＤＣＴを放電するためのトランジスタＭＮ２と、第２、第３のコンパレータとしての２つのコンパレータＣｐ２，Ｃｐ３と、論理回路としてのＮＡＮＤ回路６３，ＡＮＤ回路６４とを備えている。
【0037】
電流源６２とコンデンサＣＤＣＴとは直列接続され、電流源６２から供給される電流ＩＤＣＴによりコンデンサＣＤＣＴは充電される。トランジスタＭＮ２は、Ｎｃｈの電界効果トランジスタから構成される。トランジスタＭＮ２は、コンデンサＣＤＣＴに並列接続されている。詳しく説明すると、トランジスタＭＮ２は、ドレインがコンデンサＣＤＣＴと電流源６２との接続点に接続され、ソースがグランドに接続されている。トランジスタＭＮ２のゲートは、トランジスタＭＮ１のゲートが接続され、ゲート電圧Ｖｇが供給される。
【0038】
以上の構成によれば、トランジスタＭＮ１がオフすると、トランジスタＭＮ２がオフして、コンデンサＣＤＣＴは電流ＩＤＣＴにより充電される。トランジスタＭＮ１がオンすると、トランジスタＭＮ２がオンして、コンデンサＣＤＣＴは放電される。
【0039】
コンパレータＣｐ２の非反転入力には、コンデンサＣＤＣＴと電流源６２の接続点が接続され、コンデンサＣＤＣＴの両端電圧ＶＣＤＣＴが入力される。コンパレータＣｐ２の反転入力には、下限電圧ＶＴＬＤＣＴが入力される。図４に示すように、下限電圧ＶＴＬＤＣＴは、予め定めた時間幅の下限値Ｔ２ＭＩＮだけコンデンサＣＤＣＴを電流ＩＤＣＴで充電したときの両端電圧ＶＣＤＣＴと等しくなるように設定される。本実施形態では、図３に示すように、下限電圧ＶＴＬＤＣＴは、直流電源６５から出力される電圧ＶＲＤＣＴを抵抗ＲＣＤＴ１，ＲＣＤＴ２で分圧して得ることができる。
【0040】
コンパレータＣｐ３の反転入力には、コンデンサＣＤＣＴと電流源６２の接続点が接続され、コンデンサＣＤＣＴの両端電圧ＶＣＤＣＴが入力される。コンパレータＣｐ３の非反転入力には、上限電圧ＶＴＨＤＣＴが入力される。図４に示すように、上限電圧ＶＴＨＤＣＴは、予め定めた時間幅の上限値Ｔ２ＭＡＸだけコンデンサＣＤＣＴを電流ＩＤＣＴで充電したときの両端電圧ＶＣＤＣＴと等しくなるように設定される。本実施形態では、図３に示すように、上限電圧ＶＴＨＤＣＴは、直流電源６５から出力される電圧ＶＲＤＣＴから得ている（即ちＶＴＨＤＣＴ＝ＶＲＤＣＴ）。
【0041】
ＮＡＮＤ回路６３の２つの入力には、それぞれコンパレータＣｐ２，Ｃｐ３の出力が接続されている。ＡＮＤ回路６４の２つの入力には、それぞれＮＡＮＤ回路６３の出力と、ワンショットパルス回路６１の出力とが接続されている。
【0042】
以上の構成によれば、図３及び図４に示すように、トランジスタＭＮ１，ＭＮ２がオフしてからの経過時間が下限値Ｔ２ＭＩＮに達するとコンパレータＣｐ２の出力がＬｏレベルからＨｉレベルに反転する。また、トランジスタＭＮ１，ＭＮ２がオフしてからの経過時間が上限値Ｔ２ＭＡＸに達するとコンパレータＣｐ３の出力がＨｉレベルからＬｏレベルに反転する。ＮＡＮＤ回路６３の出力は、トランジスタＭＮ１，ＭＮ２がオフしてからの経過時間が下限値Ｔ２ＭＩＮ以下の間はＨｉレベルとなり、予め定めた時間幅内であればＬｏレベルとなり、上限値Ｔ２ＭＡＸ以上となるとＨｉレベルとなる。
【0043】
よって、補助巻線Ｌ３の通電時間Ｔ２が予め定めた時間幅内の場合、ＮＡＮＤ回路６３の出力がＬｏレベルの間にワンショットパルスＰ１が出力されるため、ＡＮＤ回路６４からはＨｉレベルのトリガ信号ＳＴＲＩＧが出力されない。一方、補助巻線Ｌ３の通電時間Ｔ２が下限値Ｔ２ＭＩＮ以下、上限値Ｔ２ＭＡＸ以上の場合、ＮＡＮＤ回路６３の出力がＨｉレベルの間にワンショットパルスＰ１が出力される。このため、ＡＮＤ回路６４からは、ワンショットパルスＰ１が出力されるタイミングでＨｉレベルのトリガ信号ＳＴＲＩＧが出力される。
【0044】
また、通電時間Ｔ２が下限値Ｔ２ＭＩＮ以下の場合、トリガ信号ＳＴＲＩＧが出力されたタイミングでコンパレータＣｐ２から出力されるアップダウン信号ＳＵＰ／ＤＯＷＮはＬｏレベルとなる。通電時間Ｔ２が上限値Ｔ２ＭＡＸ以上の場合、トリガ信号ＳＴＲＩＧが出力されたタイミングでコンパレータＣｐ２から出力されるアップダウン信号ＳＵＰ／ＤＯＷＮはＨｉレベルとなる。
【0045】
次に、図５を参照して、判定結果保持回路７について説明する。判定結果保持回路７は、アップ／ダウンカウンタ７１を備えている。アップ／ダウンカウンタ７１は、トリガ信号ＳＴＲＩＧが出力されると、アップダウン信号ＳＵＰ／ＤＯＷＮがＬｏレベルの場合、カウント値を１ビット分、カウントダウンする。一方、アップ／ダウンカウンタ７１は、トリガ信号ＳＴＲＩＧが出力されると、アップダウン信号ＳＵＰ／ＤＯＷＮがＨｉレベルの場合、カウント値を１ビット分、カウントアップする。
【0046】
次に、図５を参照してオン時間切替回路８について説明する。オン時間切替回路８は、カレントミラー回路８１と、カレントミラー回路８１からの出力電流により充電される第２のコンデンサとしてのコンデンサＣＴＯＮと、トランジスタＭＮ３と、ＮＯＴ回路８２と、第４のコンパレータとしてのコンパレータＣｐ４とを備えている。
【0047】
カレントミラー回路８１は、アップ／ダウンカウンタ７１からのカウント値に応じて出力電流を段階的に切り替えることができる。カレントミラー回路８１は、第１のトランジスタとしてのトランジスタＭＰ１と、第２のトランジスタとしてのトランジスタＭＰ２１～ＭＰ２Ｎと、抵抗ＲＭＩＮＯＮと、アンプＡｍｐ１と、第２のスイッチ素子としてのスイッチＳ１～ＳＮとを備えている。
【0048】
トランジスタＭＰ１，ＭＰ２１～ＭＰ２Ｎは、Ｐｃｈの電界効果トランジスタから構成されている。トランジスタＭＰ１は、ソースが直流電源の正極に接続され、ドレインが抵抗ＲＭＩＮＯＮを介してグランドに接続され、ゲートがアンプＡｍｐ１の出力に接続されている。アンプＡｍｐ１の非反転入力には、トランジスタＭＰ１と抵抗ＲＭＩＮＯＮの接続点が接続される。アンプＡｍｐ１の反転入力には、直流電源８４が接続され、直流電源８４から出力される電圧ＶＲＩＯＮが供給される。トランジスタＭＰ１には、電圧ＶＲＩＯＮ、抵抗ＲＭＩＮＯＮに応じた電流ＩＭＩＮが流れる。なお、スイッチング制御回路２がＩＣチップから構成されている場合、抵抗ＲＭＩＮＯＮについては外付けの抵抗とすることにより、トランスＴＲの仕様に合わせて抵抗ＲＭＩＮＯＮの抵抗値を変更して、オン時間を設定することができる。
【0049】
トランジスタＭＰ２１～ＭＰ２Ｎは、ソースが直流電源の正極に接続され、ドレインがスイッチＳ１～ＳＮをそれぞれ介してコンデンサＣＴＯＮに接続されている。トランジスタＭＰ２１～ＭＰ２Ｎのゲートは、トランジスタＭＰ１のゲートに接続されている。トランジスタＭＰ２１～ＭＰ２Ｎはそれぞれ、トランジスタＭＰ１に流れる電流ＩＭＩＮを折り返してコンデンサＣＴＯＮに供給する。従って、スイッチＳ１～ＳＮのオンオフを制御することにより、カレントミラー回路８１からコンデンサＣＴＯＮに供給する出力電流を切り替えることができる。なお、トランジスタＭＰ２１～ＭＰ２Ｎの電流は、それぞれ、トランジスタＭＰ１とのゲート幅の比に応じた電流となる。例えば、トランジスタＭＰ１とトランジスタＭＰ２１とのゲート幅の比がｍ２１であった場合は、トランジスタＭＰ２１に流れる電流は電流ＩＭＩＮ×ｍ２１となり、ゲート幅の設定により所望の出力電流とすることが可能である。
【0050】
コンデンサＣＴＯＮは、カレントミラー回路８１とグランドとの間に接続されている。トランジスタＭＮ３は、Ｎｃｈの電界効果トランジスタから構成されている。トランジスタＭＮ３は、ドレインがコンデンサＣＴＯＮとカレントミラー回路８１との接続点に接続され、ソースがグランドに接続されている。トランジスタＭＮ３のゲートは、ＮＯＴ回路８２を介してトランジスタＭＮ１のゲートに接続され、反転したゲート電圧Ｖｇが供給される。
【0051】
コンパレータＣｐ４の非反転入力には、コンデンサＣＴＯＮとカレントミラー回路８１との接続点が接続されている。コンパレータＣｐ４の反転入力には、直流電源８３が接続され、直流電源８３から出力される閾値電圧としての電圧ＶＲＣＴＯＮが供給される。
【0052】
以上の構成によれば、トランジスタＭＮ１がオンのときにトランジスタＭＮ３がオフして、カレントミラー回路８１からの出力電流によりコンデンサＣＴＯＮが充電される。コンデンサＣＴＯＮの両端電圧が電圧ＶＲＣＴＯＮを越えると、コンパレータＣｐ４からＨｉレベルのターンオフ信号ＳＯＦＦが出力される。よって、カレントミラー回路８１からの出力電流が大きくなるに従って、ターンオフ信号ＳＯＦＦが出力されるタイミングが早くなる。トランジスタＭＮ１がオフするとトランジスタＭＮ３がオンして、コンデンサＣＴＯＮが放電される。
【0053】
次に、図５を参照してドライバ回路９について説明する。ドライバ回路９は、Ｄフリップフロップ９１と、バッファ回路９２とを備えている。Ｄフリップフロップ９１のＤ端子には直流電源９３が接続され、直流電源９３から出力される電圧ＶＨが供給される。クロック端子ＣＫには上述したオフ時間制御回路５の出力が接続され、ターンオン信号ＳＯＮが供給される。リセット端子Ｒにはオン時間切替回路８の出力が接続され、ターンオフ信号ＳＯＦＦが供給される。バッファ回路９２の入力にはＤフリップフロップ９１のＱ端子が接続されている。バッファ回路９２の出力には、トランジスタＭＮ１のゲートが接続されている。
【0054】
次に、上述した構成のフライバックコンバータ１の動作について説明する。まず、入力電圧ＶＩＮが十分に高い状態で、出力電圧ＶＯＵＴが目標値で一定に制御されている状態を想定する。入力電圧ＶＩＮが十分に高い状態では、オン時間切替回路８を構成する複数のスイッチＳ１～ＳＮの全てがオンして通電されている。これにより、トランジスタＭＮ１のオン時間は、最小値となる。
【0055】
次に、入力電圧ＶＩＮが低下すると、トランジスタＭＮ１がオフ期間中に二次巻線Ｌ２に流れるピーク電流ＩＰＫが減少し、通電時間Ｔ２が下限値Ｔ２ＭＩＮ以下となる。通電時間Ｔ２が下限値Ｔ２ＭＩＮ以下となると、補助巻線Ｌ３の通電が終了したタイミングで、通電時間判定回路６からＨｉレベルのトリガ信号ＳＴＲＩＧが出力される。このとき、アップダウン信号ＳＵＰ／ＤＯＷＮはＬｏレベルとなる。
【0056】
よって、トリガ信号ＳＴＲＩＧの出力に応じてアップ／ダウンカウンタ７１は、カウント値を１ビット分、カウントダウンする。この信号を受けてオン時間切替回路８は、導通しているスイッチＳ１～ＳＮの数を一つ減らす。これにより、カレントミラー回路８１からの出力電流が１ステップ分（＝電流ＩＭＩＮ×ｍ２Ｎ）減少し、コンパレータＣｐ４から出力されるターンオフ信号ＳＯＦＦがＨｉレベルに切り替わるまでの時間を長くして、オン時間を長くすることができる。
【0057】
オン時間を長くすると、ピーク電流ＩＰＫは増加する。次に、トランジスタＭＮ１がオフすると、ピーク電流ＩＰＫが増加した分、補助巻線Ｌ３の通電時間Ｔ２も増加する。一連の動作は、補助巻線Ｌ３の通電時間Ｔ２が予め定めた時間幅内となるまで、トランジスタＭＮ１がオンする毎に繰り返される。
【0058】
通電時間Ｔ２が予め定めた時間幅内となると、通電時間判定回路６からトリガ信号ＳＴＲＩＧが出力されない。このため、アップ／ダウンカウンタ７１のカウント値は保持される。この信号を受けてオン時間切替回路８は、導通しているスイッチＳ１～ＳＮの数を保持する。これにより、カレントミラー回路８１からの出力電流が保持され、次にトランジスタＭＮ１がオンした際のオン時間は変化しない。
【0059】
また、オン時間を長くした後、入力電圧ＶＩＮが十分に高い状態に戻ると、トランジスタＭＮ１がオフ期間中に二次巻線Ｌ２に流れるピーク電流ＩＰＫがさらに増加し、通電時間Ｔ２が上限値Ｔ２ＭＡＸ以上となる。通電時間Ｔ２が上限値Ｔ２ＭＡＸ以上となると、補助巻線Ｌ３の通電が終了したタイミングで、通電時間判定回路６からＨｉレベルのトリガ信号ＳＴＲＩＧが出力される。このとき、アップダウン信号ＳＵＰ／ＤＯＷＮはＨｉレベルとなる。
【0060】
よって、トリガ信号ＳＴＲＩＧの出力に応じてアップ／ダウンカウンタ７１は、カウント値を１ビット分、カウントアップする。この信号を受けてオン時間切替回路８は、導通しているスイッチＳ１～ＳＮの数を一つ増やす。これにより、カレントミラー回路８１からの出力電流が１ステップ分（＝電流ＩＭＩＮ×ｍ２Ｎ）増加し、コンパレータＣｐ４から出力されるターンオフ信号ＳＯＦＦがＨｉレベルに切り替わるまでの時間を短くして、オン時間を短くすることができる。
【0061】
オン時間を短くすると、ピーク電流ＩＰＫは減少する。次に、トランジスタＭＮ１がオフすると、ピーク電流ＩＰＫが減少した分、補助巻線Ｌ３の通電時間Ｔ２も減少する。一連の動作は、補助巻線Ｌ３の通電時間Ｔ２が予め定めた時間幅内となるまで、トランジスタＭＮ１がオンする毎に繰り返される。
【0062】
なお、上述したカレントミラー回路８１では、導通しているスイッチＳ１～ＳＮの数を増減または保持してカレントミラー回路８１の出力電流を制御していたが、この回路に限定されるものではなく、１～Ｎステップ分の出力電流となるように構成されていればよい。例えば、トランジスタＭＰ２１～ＭＰ２Ｎの電流が、ぞれぞれ１～Ｎステップ分の出力電流となるように、トランジスタＭＰ２１～ＭＰ２Ｎのゲート幅を設定して、スイッチＳ１～ＳＮのうちのいずれか１つが導通する構成であってもよい。このようにカレントミラー回路８１の出力電流を制御することで、図６に示すように、入力電圧ＶＩＮに応じてトランジスタＭＮ１のオン時間を調整することができる。
【0063】
図６の点線は、ピーク電流ＩＰＫを一定にするための入力電圧ＶＩＮとトランジスタＭＮ１のオン時間との関係を示すグラフである。ピーク電流ＩＰＫを一定にするためには、入力電圧ＶＩＮが低くなるに従ってオン時間を長くする必要がある。本実施形態のフライバックコンバータ１は、実線に示すように、理想である点線に沿って入力電圧ＶＩＮが低くなるに従って段階的にオン時間を長くすることができ、ピーク電流ＩＰＫも一定幅内にすることができる。
【0064】
これにより、トランスＴＲの小型化を図ることができる。しかも、上述した実施形態においてスイッチング制御回路２は、入力電圧ＶＩＮに応じた通電時間Ｔ２を検出して、通電時間Ｔ２に応じて段階的にオン時間を切り替えている。このため、入力電圧ＶＩＮが大きく変動しても、入力電圧ＶＩＮに応じたオン時間に設定できる。また、入力電圧ＶＩＮを検出するための分圧抵抗などが不要となり、フライバックコンバータ１の小型化を図ることができる。
【0065】
（第２実施形態）
上述した第１実施形態では、電流源６２は一定の電流ＩＤＣＴを供給していた。しかしながら、起動時、出力電圧ＶＯＵＴが低い場合、上記式（２）より、ピーク電流ＩＰＫが一定であっても補助巻線Ｌ３の通電時間Ｔ２は増加する。結果として、通電時間判定回路６は、ピーク電流ＩＰＫが高い場合と同様の動作となり、アップ／ダウンカウンタ７１のカウント値を下げ、オン時間が最小値となるように制御する。このため、起動時に１次側から２次側に送られるエネルギーが低い状態で起動することになり、特に入力電圧ＶＩＮが低い場合、出力電圧ＶＯＵＴはある一定値までしか上がらず目標値に達しない虞がある。
上述した第１実施形態では、電流源６２は一定の電流ＩＤＣＴを供給していた。しかしながら、起動時、出力電圧ＶＯＵＴが低い場合、上記式（２）より、ピーク電流ＩＰＫが一定であっても補助巻線Ｌ３の通電時間Ｔ２は増加する。結果として、通電時間判定回路６は、ピーク電流ＩＰＫが高い場合と同様の動作となり、アップ／ダウンカウンタ７１のカウント値を下げ、オン時間が最小値となるように制御する。このため、起動時に１次側から２次側に送られるエネルギーが低い状態で起動することになり、特に入力電圧ＶＩＮが低い場合、出力電圧ＶＯＵＴはある一定値までしか上がらず目標値に達しない虞がある。
【0066】
そこで、第２実施形態では、第１実施形態の電流源６２（図３参照）に代えて、図７に示す電流源６２Ｂを用いる。電流源６２Ｂは、サンプルホールド（Ｓ／Ｈ）回路６２１と、アンプＡｍｐ２と、トランジスタＭＮ５，ＭＰ５，ＭＰ６とを備えている。Ｓ／Ｈ回路６２１は、トランジスタＭＮ１がオフ期間中であって二次巻線Ｌ２、補助巻線Ｌ３が通電されているときのフィードバック電圧Ｓｆｂをサンプルし、サンプルしたフィードバック電圧Ｖｆｂをホールドする。
【0067】
アンプＡｍｐ２の非反転入力には、Ｓ／Ｈ回路６２１の出力が接続されている。アンプＡｍｐ２の反転入力は、トランジスタＭＮ５のソースと抵抗ＲＤＣＴの接続点が接続されている。アンプＡｍｐ２の出力は、トランジスタＭＮ５のゲートに接続されている。トランジスタＭＮ５は、Ｎｃｈの電界効果トランジスタから構成されている。トランジスタＭＮ５は、トランジスタＭＰ５に直列に接続されている。
【0068】
トランジスタＭＰ５，ＭＰ６は、Ｐｃｈの電界効果トランジスタから構成されている。トランジスタＭＰ５，ＭＰ６のソースは直流電源の正極に接続されている。トランジスタＭＰ５のゲート・ドレインは接続されている。トランジスタＭＰ６のゲートは、トランジスタＭＰ５のゲート・ドレインに接続されている。トランジスタＭＰ６のドレインは、図３に示すコンデンサＣＤＣＴに接続される。
【0069】
以上の構成によれば、Ｓ／Ｈ回路６２１によりホールドされたフィードバック電圧Ｖｆｂに応じた電流がトランジスタＭＮ５，ＭＰ５に流れる。トランジスタＭＰ６がトランジスタＭＰ５に流れる電流を折り返して電流ＩＤＣＴとしてコンデンサＣＤＣＴに供給する。Ｓ／Ｈ回路６２１によりホールドされたフィードバック電圧Ｖｆｂは出力電圧ＶＯＵＴに比例する。よって、出力電圧ＶＯＵＴが低いとサンプルホールドされたフィードバック電圧Ｖｆｂも低くなり、電流ＩＤＣＴが減る。電流ＩＤＣＴが減ると、コンデンサＣＤＣＴの両端電圧ＶＣＤＣＴ
が上限電圧ＶＴＨＤＣＴ、下限電圧ＶＴＬＤＣＴに達するまでの時間が長くなる。このため、上述したように起動時のオン時間の減少を抑制することができる。
が上限電圧ＶＴＨＤＣＴ、下限電圧ＶＴＬＤＣＴに達するまでの時間が長くなる。このため、上述したように起動時のオン時間の減少を抑制することができる。
【0070】
上記のような回路構成の場合、通電時間判定回路６の下限電圧ＶＴＬＤＣＴとピーク電流ＩＰＫと関係は下記の式（３）のようになる。
【0071】
【数3】
【0072】
ＩＰＫＭＩＮ：通電時間Ｔ２が下限値Ｔ２ＭＩＮとなるピーク電流ＩＰＫ
ＣＤＣＴ：コンデンサＣＤＣＴのコンダクタンス
ＲＤＣＴ：抵抗ＲＤＣＴの抵抗値
Ｋ：Ｒｆｂ２／（Ｒｆｂ１＋Ｒｆｂ２）
ＣＤＣＴ：コンデンサＣＤＣＴのコンダクタンス
ＲＤＣＴ：抵抗ＲＤＣＴの抵抗値
Ｋ：Ｒｆｂ２／（Ｒｆｂ１＋Ｒｆｂ２）
【0073】
式（３）により、抵抗ＲＤＣＴの値を適切に設定する事により、出力電圧ＶＯＵＴの影響を受けずに二次巻線Ｌ２の通電時間Ｔ２からピーク電流ＩＰＫの値を推定してオン時間を切り替える事が出来る。
【0074】
（第３実施形態）
次に、第３実施形態におけるフライバックコンバータ１Ｃについて、図８を参照して説明する。なお、図８において、第１実施形態で既に説明した図１～図５に示すフライバックコンバータ１と同等の部分については同一符号を付してその詳細な説明を省略する。
次に、第３実施形態におけるフライバックコンバータ１Ｃについて、図８を参照して説明する。なお、図８において、第１実施形態で既に説明した図１～図５に示すフライバックコンバータ１と同等の部分については同一符号を付してその詳細な説明を省略する。
【0075】
第１実施形態と第３実施形態とで大きく異なる点は、トランジスタＭＮ１のオンオフを制御するスイッチング制御回路２Ｃの構成である。第３実施形態のスイッチング制御回路２Ｃは、オフ時間制御回路５，通電時間判定回路６，判定結果保持回路７，オン時間切替回路８，ドライバ回路９に加えて、電圧判定回路１０と、切替回路１１とを備えている。
【0076】
電圧判定回路１０には、トランジスタＭＮ１のソースとセンス抵抗Ｒｓとの接続点が接続され、センス抵抗Ｒｓの両端電圧が供給されている。センス抵抗Ｒｓは、一次巻線Ｌ１に流れる電流Ｉ１を検出するための抵抗であり、センス抵抗Ｒｓの両端電圧は一次巻線Ｌ１に流れる電流に応じた値となる。電圧判定回路１０は、トランジスタＭＮ１がオンからオフに切り替わったタイミングでセンス抵抗Ｒｓの両端電圧をサンプリングし、サンプリングした両端電圧をホールドする。図２から明らかなように、ホールドした両端電圧は、ピーク電流ＩＰＫに応じた値である。電圧判定回路１０は、ホールドした両端電圧が予め定められた電圧幅内か、電圧幅の下限電圧ＶＴＬＰＫ以下か、電圧幅の上限電圧ＶＴＨＰＫ以上かを判定し、判定結果を出力する。
【0077】
切替回路１１は、判定結果保持回路７に入力する判定結果を、通電時間判定回路６と電圧判定回路１０との間で切り替える回路である。切替回路１１は、出力電圧ＶＯＵＴが低い場合、電圧判定回路１０に切り替え、出力電圧ＶＯＵＴが高い場合、通電時間判定回路６に切り替える。本実施形態では切替回路１１は、出力電圧ＶＯＵＴに比例するフィードバック電圧Ｖｆｂに基づいて出力電圧ＶＯＵＴが高いか、低いかを判断している。
【0078】
次に、図９を参照して、電圧判定回路１０の詳細について説明する。電圧判定回路１０は、サンプルホールド（Ｓ／Ｈ）回路１０１と、ＮＯＴ回路１０２と、コンパレータＣｐ６，Ｃｐ７と、ＮＡＮＤ回路１０３と、ＡＮＤ回路１０４とを備えている。Ｓ／Ｈ回路１０１には、トランジスタＭＮ１のソースとセンス抵抗Ｒｓの接続点が接続され、センス抵抗Ｒｓの両端電圧が入力されている。また、Ｓ／Ｈ回路１０１は、ＮＯＴ回路１０２を介してトランジスタＭＮ１のゲートに接続され、Ｓ／Ｈ回路１０１には、トランジスタＭＮ１のゲート電圧Ｖｇを反転した信号がサンプリング信号として入力される。Ｓ／Ｈ回路１０１は、トランジスタＭＮ１がオフとなったタイミングでセンス抵抗Ｒｓの両端電圧をサンプリングし、サンプリングしたセンス抵抗Ｒｓの両端電圧をホールドする。
【0079】
Ｓ／Ｈ回路１０１の出力は、コンパレータＣｐ６の非反転入力、コンパレータＣｐ７の反転入力にそれぞれ接続されている。よって、コンパレータＣｐ６の非反転入力、コンパレータＣｐ７の反転入力には、ホールドされた両端電圧が入力される。コンパレータＣｐ６の反転入力には、下限電圧ＶＴＬＰＫが入力される。本実施形態では、下限電圧ＶＴＬＰＫは、直流電源１０５から出力される電圧ＶＲＤＣＴ２を抵抗ＲＣＤＴ３，ＲＣＤＴ４で分圧して得ることができる。
【0080】
コンパレータＣｐ７の非反転入力には、上限電圧ＶＴＨＰＫが入力される。本実施形態では、上限電圧ＶＴＨＰＫは、直流電源１０５から出力される電圧ＶＲＤＣＴ２から得ている（即ちＶＴＨＰＫ＝ＶＲＤＣＴ２）。
【0081】
ＮＡＮＤ回路１０３の２つの入力には、それぞれコンパレータＣｐ６，Ｃｐ７の出力が接続されている。ＡＮＤ回路１０４の２つの入力には、それぞれＮＡＮＤ回路１０３の出力と、トリガ入力信号ＳＩＮの発生源とが接続されている。トリガ入力信号ＳＩＮは、トランジスタＭＮ１がオフ中にＨｉレベルとなるパルスである。
【0082】
以上の構成によれば、トランジスタＭＮ１がオフとなるタイミングにおいてホールドされたセンス抵抗Ｒｓの両端電圧が下限電圧ＶＴＬＰＫ以下の場合、コンパレータＣｐ６の出力がＬｏレベルとなり、コンパレータＣｐ７の出力がＨｉレベルとなる。これにより、ＮＡＮＤ回路１０３の出力がＨｉレベルとなり、ＡＮＤ回路１０４からは、トリガ入力信号ＳＩＮがＨｉレベルとなるタイミングでＨｉレベルのトリガ信号ＳＴＲＩＧが出力される。
【0083】
トランジスタＭＮ１がオフとなるタイミングにおいてホールドされたセンス抵抗Ｒｓの両端電圧が上限電圧ＶＴＨＰＫ以上の場合、コンパレータＣｐ６の出力がＨｉレベルとなり、コンパレータＣｐ７の出力がＬｏレベルとなる。これにより、ＮＡＮＤ回路１０３の出力がＨｉレベルとなり、ＡＮＤ回路１０４からは、トリガ入力信号ＳＩＮがＨｉレベルとなるタイミングでＨｉレベルのトリガ信号ＳＴＲＩＧが出力される。
【0084】
トランジスタＭＮ１がオフとなるタイミングにおいてホールドされたセンス抵抗Ｒｓの両端電圧が予め定めた電圧幅内の場合、コンパレータＣｐ６の出力がＨｉレベルとなり、コンパレータＣｐ７の出力がＨｉレベルとなる。これにより、ＮＡＮＤ回路１０３の出力がＬｏレベルとなり、ＡＮＤ回路１０４からは、トリガ入力信号ＳＩＮがＨｉレベルとなってもＨｉレベルのトリガ信号ＳＴＲＩＧが出力されない。
【0085】
また、ホールドされたセンス抵抗Ｒｓの両端電圧が下限電圧ＶＴＬＰＫ以下の場合、トリガ信号ＳＴＲＩＧが出力されたタイミングでコンパレータＣｐ６から出力されるアップダウン信号ＳＵＰ／ＤＯＷＮはＬｏレベルとなる。ホールドされたセンス抵抗Ｒｓの両端電圧が上限電圧ＶＴＨＰＫ以上の場合、トリガ信号ＳＴＲＩＧが出力されたタイミングでコンパレータＣｐ６から出力されるアップダウン信号ＳＵＰ／ＤＯＷＮはＨｉレベルとなる。
【0086】
上述したように、通電時間判定回路６は、補助巻線Ｌ３の誘起電圧Ｖ３に基づいて補助巻線Ｌ３の通電時間Ｔ２が予め定められた時間幅内かどうかを判定し、判定結果を出力する。出力電圧ＶＯＵＴが低い場合、補助巻線Ｌ３の誘起電圧Ｖ３は低い電圧でありコンパレータＣｐ１（図３参照）の反転入力に入力されるフィードバック電圧Ｖｆｂも低くなり、誘起電圧Ｖ３が正電圧である通電時間Ｔ２を正しく計測できない場合がある。そのため、出力電圧ＶＯＵＴが低いときに通電時間判定回路６を使用すると、出力電圧ＶＯＵＴが目標値まで上がらなくなる虞がある。上述した第３実施形態では、出力電圧ＶＯＵＴが低い場合、電圧判定回路１０による判定結果に切り替えられる。ピーク電流ＩＰＫは、出力電圧ＶＯＵＴの影響を受けないため、出力電圧ＶＯＵＴが低い状態から上がらなくなることを抑制できる。
【0087】
一方、電圧判定回路１０は、トランジスタＭＮ１がオフとなるタイミングのセンス抵抗Ｒｓの両端電圧を、ピーク電流ＩＰＫとして検出している。しかしながら、一次巻線Ｌ１に流れる電流Ｉ１は、実際にはトランジスタＭＮ１がオフとなった後も寄生容量などにより流れ続ける。このため、一次巻線Ｌ１に流れる電流Ｉ１は、トランジスタＭＮ１がオフのタイミングよりも少し後にピークに達している場合がある。そこで、本実施形態では、出力電圧ＶＯＵＴが高い場合は、通電時間判定回路６による判定結果に切り替え、精度よくピーク電流ＩＰＫを抑え、精度よく入力電圧ＶＩＮに応じたオン時間に設定することができる。
【0088】
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
【0089】
上述した図３に示す通電時間判定回路６は一例であり、この回路に限定されるものではなく、例えばタイマーなどを用いて通電時間が予め定めた時間幅内か、時間幅の下限値以下か、時間幅の上限値以上かを判定できるような構成であってもよい。
【0090】
また、図５に示すオン時間切替回路８も一例であり、この回路に限定されるものではく、例えばタイマーなどを用いてオン時間を段階的に切り替えてもよい。
【0091】
上述した実施形態では、オフ時間制御回路５は、補助巻線Ｌ３の誘起電圧Ｖ３を分圧した電圧をフィードバック電圧Ｖｆｂとして入力し、フィードバック電圧Ｖｆｂが一定となるようにオフ時間を制御していたが、これに限ったものではない。オフ時間制御回路５は、トランジスタＭＮ１がオフのときに一次巻線Ｌ１に発生するフライバック電圧をフィードバック電圧Ｖｆｂとして入力してもよい。
【0092】
上述した実施形態では、通電時間判定回路６において、コンパレータＣｐ２の出力をアップダウン信号ＳＵＰ／ＤＯＷＮしていたが、これに限ったものではない。コンパレータＣｐ３の出力を判定させて、アップダウン信号ＳＵＰ／ＤＯＷＮとしてもよい。
【0093】
上述した実施形態では、電圧判定回路１０において、コンパレータＣｐ６の出力をアップダウン信号ＳＵＰ／ＤＯＷＮしていたが、これに限ったものではない。コンパレータＣｐ７の出力を判定させて、アップダウン信号ＳＵＰ／ＤＯＷＮとしてもよい。
【符号の説明】
【0094】
１、１Ｃ フライバックコンバータ（フライバック電源装置）
２、２Ｃ スイッチング制御回路
５ オフ時間制御回路
６ 通電時間判定回路
７ 判定結果保持回路
８ オン時間切替回路
１０ 電圧判定回路
１１ 切替回路
６１ ワンショットパルス回路
６２，６２Ｂ 電流源
６３ ＮＡＮＤ回路（論理回路）
６４ ＡＮＤ回路（論理回路）
７１ アップ／ダウンカウンタ
ＣＤＣＴ コンデンサ（第１のコンデンサ）
ＣＴＯＮ コンデンサ（第２のコンデンサ）
Ｃｐ１ コンパレータ（第１のコンパレータ）
Ｃｐ２ コンパレータ（第２のコンパレータ）
Ｃｐ３ コンパレータ（第３のコンパレータ）
Ｃｐ４ コンパレータ（第４のコンパレータ）
Ｌ１ 一次巻線
Ｌ２ 二次巻線
Ｌ３ 補助巻線
ＭＮ１ トランジスタ（第１のスイッチ素子）
ＭＰ１ トランジスタ（第１のトランジスタ）
ＭＰ２１～ＭＰ２Ｎ トランジスタ（第２のトランジスタ）
Ｐ１ ワンショットパルス
Ｒｓ センス抵抗
Ｓ１～ＳＮ スイッチ（第２のスイッチ素子）
ＳＴＲＩＧ トリガ信号
Ｔ２ 通電時間
Ｔ２ＭＩＮ 下限値
Ｔ２ＭＡＸ 上限値
ＴＲ トランス
Ｖ３ 誘起電圧
ＶＣＤＣＴ 両端電圧
ＶＩＮ 入力電圧
ＶＯＵＴ 出力電圧
ＶＲＣＴＯＮ 電圧（閾値電圧）
ＶＴＬＤＣＴ 下限電圧
ＶＴＨＤＣＴ 上限電圧
ＶＴＬＰＫ 下限電圧
ＶＴＨＰＫ 上限電圧
２、２Ｃ スイッチング制御回路
５ オフ時間制御回路
６ 通電時間判定回路
７ 判定結果保持回路
８ オン時間切替回路
１０ 電圧判定回路
１１ 切替回路
６１ ワンショットパルス回路
６２，６２Ｂ 電流源
６３ ＮＡＮＤ回路（論理回路）
６４ ＡＮＤ回路（論理回路）
７１ アップ／ダウンカウンタ
ＣＤＣＴ コンデンサ（第１のコンデンサ）
ＣＴＯＮ コンデンサ（第２のコンデンサ）
Ｃｐ１ コンパレータ（第１のコンパレータ）
Ｃｐ２ コンパレータ（第２のコンパレータ）
Ｃｐ３ コンパレータ（第３のコンパレータ）
Ｃｐ４ コンパレータ（第４のコンパレータ）
Ｌ１ 一次巻線
Ｌ２ 二次巻線
Ｌ３ 補助巻線
ＭＮ１ トランジスタ（第１のスイッチ素子）
ＭＰ１ トランジスタ（第１のトランジスタ）
ＭＰ２１～ＭＰ２Ｎ トランジスタ（第２のトランジスタ）
Ｐ１ ワンショットパルス
Ｒｓ センス抵抗
Ｓ１～ＳＮ スイッチ（第２のスイッチ素子）
ＳＴＲＩＧ トリガ信号
Ｔ２ 通電時間
Ｔ２ＭＩＮ 下限値
Ｔ２ＭＡＸ 上限値
ＴＲ トランス
Ｖ３ 誘起電圧
ＶＣＤＣＴ 両端電圧
ＶＩＮ 入力電圧
ＶＯＵＴ 出力電圧
ＶＲＣＴＯＮ 電圧（閾値電圧）
ＶＴＬＤＣＴ 下限電圧
ＶＴＨＤＣＴ 上限電圧
ＶＴＬＰＫ 下限電圧
ＶＴＨＰＫ 上限電圧
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】