特開 2024-111792 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024111792

(43)【公開日】2024-08-19

(54)【発明の名称】絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20240809BHJP

   H01L 29/78 20060101ALI20240809BHJP

   H01L 29/12 20060101ALI20240809BHJP

   H01L 21/316 20060101ALI20240809BHJP

【ＦＩ】

H01L29/78 301B

H01L29/78 652K

H01L29/78 658F

H01L29/78 658A

H01L29/78 658E

H01L29/78 652T

H01L29/78 301G

H01L21/316 S

H01L21/316 X

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023115789

(22)【出願日】2023-07-14

(31)【優先権主張番号】P 2023016260

(32)【優先日】2023-02-06

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】504176911

【氏名又は名称】国立大学法人大阪大学

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】渡部 平司

(72)【発明者】

【氏名】小林 拓真

(72)【発明者】

【氏名】志村 考功

(72)【発明者】

【氏名】寺尾 豊

(72)【発明者】

【氏名】大内 祐貴

【テーマコード（参考）】

5F058

5F140

【Ｆターム（参考）】

5F058BA20

5F058BB01

5F058BC02

5F058BF02

5F058BF04

5F058BF07

5F058BF12

5F058BF23

5F058BF29

5F058BF56

5F058BF62

5F058BF63

5F058BH03

5F058BH04

5F140AA06

5F140BA02

5F140BA20

5F140BD01

5F140BD06

5F140BE07

5F140BE08

5F140BE10

5F140BE17

5F140BF01

5F140BF04

5F140BF05

5F140BJ08

5F140BK34

(57)【要約】

【課題】界面準位密度の低減ができ、半導体装置の信頼性の劣化を抑制することが可能な絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法を提供する。
【解決手段】炭化シリコンからなるチャネル形成領域の上面にシリコン酸化膜からなるゲート絶縁膜を形成する工程と、窒素原子を含むガスでゲート絶縁膜を熱処理することで、ゲート絶縁膜と炭化シリコンとの界面を窒化処理して、チャネル形成領域とゲート絶縁膜との界面に中間窒化層を形成する工程と、二酸化炭素ガスと窒素ガスとの混合ガスでゲート絶縁膜を熱処理することで、ゲート絶縁膜中の窒素原子の一部を除去し、界面に窒化終端層を形成する工程と、ゲート絶縁膜の上に、チャネル形成領域の表面ポテンシャルを制御するゲート電極を形成する工程とを含む。二酸化炭素ガスに対する窒素ガスの比が０．２５以上、０．７５以下の割合である。
【選択図】図１

【特許請求の範囲】

【請求項1】

炭化シリコンからなるチャネル形成領域の上面にシリコン酸化膜からなるゲート絶縁膜を形成する工程と、
窒素原子を含むガスで前記ゲート絶縁膜を熱処理することで、前記ゲート絶縁膜と前記チャネル形成領域との界面の炭化シリコンを窒化処理して、前記界面に中間窒化層を形成する工程と、
二酸化炭素ガスと窒素ガスとの混合ガスで前記ゲート絶縁膜を熱処理することで、前記ゲート絶縁膜中の窒素原子の一部を除去し、前記界面に窒化終端層を形成する工程と、
前記ゲート絶縁膜の上に、前記チャネル形成領域の表面ポテンシャルを制御するゲート電極を形成する工程と
を含み、
前記二酸化炭素ガスに対する前記窒素ガスの比が０．２５以上、０．７５以下であることを特徴とする絶縁ゲート型半導体装置の製造方法。

【請求項2】

前記窒化終端層は、前記混合ガス中で、８００℃以上、１４００℃未満の温度で熱処理して形成されることを特徴とする請求項１に記載の絶縁ゲート型半導体装置の製造方法。

【請求項3】

前記チャネル形成領域の前記上面の面方位が（０００１）面であり、前記窒化終端層が１０００℃以上、１３００℃以下の温度で熱処理して形成されることを特徴とする請求項１又は２に記載の絶縁ゲート型半導体装置の製造方法。

【請求項4】

前記チャネル形成領域の前記上面の面方位が（０００－１）面、（１１－２０）面、及び（１－１００）面のいずれかであり、前記窒化終端層が９００℃以上、１２００℃以下の温度で熱処理して形成されることを特徴とする請求項１又は２に記載の絶縁ゲート型半導体装置の製造方法。

【請求項5】

炭化シリコンからなるチャネル形成領域の上面に設けられたシリコン酸化膜からなるゲート絶縁膜と、
前記チャネル形成領域と前記ゲート絶縁膜との界面の前記チャネル形成領域の炭化シリコンが窒素と結合した窒化終端層と、
前記ゲート絶縁膜の上に設けられ、前記チャネル形成領域の表面ポテンシャルを制御するゲート電極と
を備え、
前記窒化終端層が設けられた前記界面をＸ線光電子分光法で測定したときの窒素の１ｓ軌道に起因するスペクトル信号の強度Ｉ_Nと前記チャネル形成領域に由来するシリコンの２ｐ軌道に起因するスペクトル信号の強度Ｉ_Siとの強度比Ｉ_N／Ｉ_Siに関して、前記界面から２ｎｍ以上３ｎｍ以下の間の前記ゲート絶縁膜を残したときの第１の強度比Ｉ_N／Ｉ_Siに対して、前記ゲート絶縁膜を除去したときの前記窒化終端層での第２の強度比Ｉ_N／Ｉ_Siが０．６５以上であることを特徴とする絶縁ゲート型半導体装置。

【請求項6】

前記ゲート絶縁膜の中に、前記ゲート絶縁膜の伝導帯下端から２．２ｅＶより深く、３．２ｅＶ以下のエネルギ準位を有する電子トラップの密度が３×１０^１１ｃｍ^－２／ｅＶ以下であることを特徴とする請求項５に記載の絶縁ゲート型半導体装置。

【請求項7】

前記ゲート絶縁膜の中に、前記ゲート絶縁膜の伝導帯下端から２．６ｅＶより深く、３．２ｅＶ以下のエネルギ準位を有する電子トラップの密度が１×１０^１０ｃｍ^－２／ｅＶ以下であることを特徴とする請求項６に記載の絶縁ゲート型半導体装置。

【請求項8】

前記チャネル形成領域の前記上面の面方位が（０００１）面であり、前記第２の強度比Ｉ_N／Ｉ_Siが、０．０２以上、０．０３以下であることを特徴とする請求項５～７のいずれか１項に記載の絶縁ゲート型半導体装置。

【請求項9】

前記チャネル形成領域の前記上面の面方位が（０００－１）面、（１１－２０）面、及び（１－１００）面のいずれかであり、前記第２の強度比Ｉ_N／Ｉ_Siが、０．０５以上、０．０８以下であることを特徴とする請求項５～７のいずれか１項に記載の絶縁ゲート型半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法に係り、特に炭化シリコン（ＳｉＣ）を用いた絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法に関する。

【背景技術】

【0002】

ＳｉＣを用いたＭＯＳＦＥＴでは、半導体層上にゲート絶縁膜を形成する際に、高密度の界面準位ができる。ゲート絶縁膜形成後に窒素原子（Ｎ）を含有するガス中で加熱する窒化処理でゲート絶縁膜と半導体層との界面に窒化終端層を形成して、界面準位密度（Ｄｉｔ）を低減することが可能である。しかし、バイアス印加ストレスに対してゲート閾値電圧の変動が生じ、信頼性の劣化を招くという問題がある。特許文献１では、窒化処理後に二酸化炭素（ＣＯ₂）ガスによる熱処理でゲート閾値電圧変動を改善している。しかし、界面準位密度の低減が十分でない。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１‐８６８９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の実施形態は、上記問題点を鑑み、半導体装置の信頼性劣化を抑制することができ、界面準位密度の低減が可能な絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0005】

上記目的を達成するために、本発明の一態様は、（ａ）炭化シリコンからなるチャネル形成領域の上面にシリコン酸化膜からなるゲート絶縁膜を形成する工程と、（ｂ）窒素原子を含むガスでゲート絶縁膜を熱処理することで、ゲート絶縁膜と炭化シリコンとの界面を窒化処理して、チャネル形成領域とゲート絶縁膜との界面に中間窒化層を形成する工程と、（ｃ）二酸化炭素ガスと窒素ガスとの混合ガスでゲート絶縁膜を熱処理することで、ゲート絶縁膜中の窒素原子の一部を除去し、界面に窒化終端層を形成する工程と、（ｄ）ゲート絶縁膜の上に、チャネル形成領域の表面ポテンシャルを制御するゲート電極を形成する工程とを含み、二酸化炭素ガスに対する窒素ガスの比が０．２５以上、０．７５以下である絶縁ゲート型半導体装置の製造方法であることを要旨とする。

【0006】

本発明の他の態様は、（ａ）炭化シリコンからなるチャネル形成領域の上面に設けられたシリコン酸化膜からなるゲート絶縁膜と、（ｂ）チャネル形成領域とゲート絶縁膜との界面のチャネル形成領域の炭化シリコンが窒素と結合した窒化終端層と、（ｃ）ゲート絶縁膜の上に設けられ、チャネル形成領域の表面ポテンシャルを制御するゲート電極とを備え、窒化終端層が設けられた界面をＸ線光電子分光法で測定したときの窒素の１ｓ軌道に起因するスペクトル信号の強度Ｉ_Nとチャネル形成領域に由来するシリコンの２ｐ軌道に起因するスペクトル信号の強度Ｉ_Siとの強度比Ｉ_N／Ｉ_Siに関して、界面から２ｎｍ以上３ｎｍ以下の間のゲート絶縁膜を残したときの第１の強度比Ｉ_N／Ｉ_Siに対して、ゲート絶縁膜を除去したときの窒化終端層での第２の強度比Ｉ_N／Ｉ_Siが０．６５以上である絶縁ゲート型半導体装置であることを要旨とする。

【発明の効果】

【0007】

本発明の実施形態によれば、半導体装置の信頼性劣化を抑制することができ、界面準位密度の低減が可能な絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法を提供できる。

【図面の簡単な説明】

【0008】

【図1】本発明の実施形態に係る絶縁ゲート型半導体装置の一例を示す断面概略図である。

【図2】実施形態に係る絶縁ゲート構造の評価に用いるＭＯＳキャパシタの製造方法の工程の一例を説明するための断面概略図である。

【図3】実施形態に係る絶縁ゲート構造の評価に用いるＭＯＳキャパシタの製造方法の図２に引き続く工程の一例を説明するための断面概略図である。

【図4】実施形態に係る絶縁ゲート構造の評価に用いるＭＯＳキャパシタの製造方法の図３に引き続く工程の一例を説明するための断面概略図である。

【図5】実施形態に係る絶縁ゲート構造の評価に用いるＭＯＳキャパシタの製造方法の図４に引き続く工程の一例を説明するための断面概略図である。

【図6】比較例２のＭＯＳキャパシタの一例を示す断面概略図である。

【図7】ＭＯＳキャパシタの酸化膜界面近傍の評価に用いるＳｉ２ｐのＸＰＳスペクトルの一例を示す図である。

【図8】ＭＯＳキャパシタの酸化膜界面近傍の評価に用いるＮ１ｓのＸＰＳスペクトルの一例を示す図である。

【図9】Ｓｉ面ＭＯＳキャパシタの酸化膜界面近傍の強度比の測定結果の一例を示す図である。

【図10】Ｓｉ面ＭＯＳキャパシタの酸化膜界面近傍の規格化強度比の測定結果の一例を示す図である。

【図11】Ｓｉ面ＭＯＳキャパシタの評価結果の一例を示す表である。

【図12】ｍ面ＭＯＳキャパシタの酸化膜界面近傍の強度比の測定結果の一例を示す図である。

【図13】ｍ面ＭＯＳキャパシタの酸化膜界面近傍の規格化強度比の測定結果の一例を示す図である。

【図14】ｍ面ＭＯＳキャパシタの評価結果の一例を示す表である。

【図15】実施形態に係る絶縁ゲート型半導体装置の製造方法の工程の一例を説明するための断面概略図である。

【図16】実施形態に係る絶縁ゲート型半導体装置の製造方法の図１５に引き続く工程の一例を説明するための断面概略図である。

【図17】実施形態に係る絶縁ゲート型半導体装置の製造方法の図１６に引き続く工程の一例を説明するための断面概略図である。

【図18】実施形態に係る絶縁ゲート型半導体装置の製造方法の図１７に引き続く工程の一例を説明するための断面概略図である。

【図19】実施形態に係る絶縁ゲート型半導体装置の製造方法の図１８に引き続く工程の一例を説明するための断面概略図である。

【図20】実施形態に係る絶縁ゲート型半導体装置の製造方法の図１９に引き続く工程の一例を説明するための断面概略図である。

【図21】比較例７の絶縁ゲート型半導体装置の一例を示す断面概略図である。

【図22】実施形態に係る絶縁ゲート型半導体装置の評価結果の一例を示す表である。

【図23】絶縁ゲート型半導体装置のゲート絶縁膜の通電試験の概要を説明するバンド図である。

【図24】絶縁ゲート型半導体装置のゲート絶縁膜の通電試験による電子トラップ状態を説明する図である。

【図25】絶縁ゲート型半導体装置のゲート絶縁膜の電子トラップ測定系の概要を説明する図である。

【図26】絶縁ゲート型半導体装置のゲート絶縁膜の電子トラップの評価方法を説明する図である。

【図27】実施例７のゲート絶縁膜の電子トラップの評価結果を示す図である。

【図28】比較例７のゲート絶縁膜の電子トラップの評価結果を示す図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して、本発明の実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。

【0010】

本明細書においてＭＯＳトランジスタのソース領域は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のエミッタ領域として選択可能な「一方の主電極領域（第１主電極領域）」である。又、ＭＯＳ制御静電誘導サイリスタ（ＳＩサイリスタ）等のサイリスタにおいては、一方の主電極領域はカソード領域として選択可能である。ＭＯＳトランジスタのドレイン領域は、ＩＧＢＴにおいてはコレクタ領域を、サイリスタにおいてはアノード領域として選択可能な半導体装置の「他方の主電極領域（第２主電極領域）」である。本明細書において単に「主電極領域」と言うときは、当業者の技術常識から妥当な第１主電極領域又は第２主電極領域のいずれかを意味する。

【0011】

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。また以下の説明では、第１導電型がｐ型、これと反対となる第２導電型がｎ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｎ型、第２導電型をｐ型としても構わない。またｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物密度が高い又は低い半導体領域であることを意味する。ただし同じｎとｎとが付された半導体領域であっても、それぞれの半導体領域の不純物密度が厳密に同じであることを意味するものではない。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。

【0012】

本発明の実施形態に係る絶縁ゲート型半導体装置は、ゲート絶縁膜にシリコン酸化膜（ＳｉＯ₂）膜を用いた横型ＭＯＳＦＥＴである。図１に示すように第１導電型（ｐ型）の炭化シリコン（ＳｉＣ）半導体からなるチャネル形成領域（ベース領域）３を備え、チャネル形成領域３の表面に反転チャネルを形成する。チャネル形成領域３の上部には、高不純物密度の第２導電型（ｎ⁺型）の主電極領域４ａ、４ｂ、例えばソース領域（第１主電極領域）４ａ及びドレイン領域（第２主電極領域）４ｂが選択的に設けられる。ソース領域４ａ及びドレイン領域４ｂを跨いでチャネル形成領域３の上面に、窒素（Ｎ）で終端された窒化終端層６を介して絶縁ゲート型電極構造（５，７）が設けられる。絶縁ゲート型電極構造（５，７）は、ＳｉＯ₂膜からなるゲート絶縁膜５及びゲート絶縁膜５上のゲート電極（制御電極）７で構成される。ゲート電極７は、チャネル形成領域３の表面ポテンシャルを、ゲート絶縁膜５を介して静電的に制御して、チャネル形成領域３の表面に反転チャネルを形成する。

【0013】

窒化終端層６は、ゲート絶縁膜５及びチャネル形成領域３の界面を窒化処理した後に二酸化炭素（ＣＯ₂）ガスと窒素（Ｎ₂）ガスとの混合ガス（ＣＯ₂＋Ｎ₂混合ガス）によって熱処理して設ける。窒化処理によって、ＳｉＯ₂膜とＳｉＣ半導体層との界面でＳｉＣと結合した窒素（Ｎ）によるＮパッシベーションが生成される。ＭＯＳＦＥＴのゲート絶縁膜５であるＳｉＯ₂膜として、酸素（Ｏ₂）ドライ酸化やウェット酸化等の熱酸化膜、あるいはスパッタ、熱化学気相堆積（ＣＶＤ）、及びプラズマＣＶＤ等の堆積酸化膜が採用可能である。ゲート電極７の材料としては、アルミニウム（Ａｌ）等の金属膜、燐（Ｐ）等の不純物を高濃度に添加したポリシリコン層（ドープドポリシリコン層）等が使用可能である。

【0014】

チャネル形成領域３は、図１に示すように、ｎ型のＳｉＣ半導体からなる基板１の上にエピタキシャル成長して設けられる。また、ソース領域４ａ及びドレイン領域４ｂにそれぞれ物理的に接するようにソース電極（第１主電極）８ａ及びドレイン電極（第２主電極）８ｂが設けられる。ソース電極８ａ及びドレイン電極８ｂは、それぞれソース領域４ａ及びドレイン領域４ｂにオーミック接続されている。ソース電極８ａ及びドレイン電極８ｂは、例えば、Ａｌからなる単層膜や、ニッケルシリサイド（ＮｉＳｉ_x）、窒化チタン（ＴｉＮ）、Ａｌの順で積層された金属膜が使用可能である。なお、図示は省略したが、ソース電極８ａとチャネル形成領域３とを電気的に接続するｐ⁺型のコンタクト領域がソース領域４ａと分離して、チャネル形成領域３に配置されている。

【0015】

ＳｉＣ結晶には結晶多形が存在し、主なものは立方晶の３Ｃ、及び六方晶の４Ｈ、６Ｈである。室温における禁制帯幅は３Ｃ－ＳｉＣでは２．２３ｅＶ、４Ｈ－ＳｉＣでは３．２６ｅＶ、６Ｈ－ＳｉＣでは３．０２ｅＶの値が報告されている。本発明の実施形態に係る絶縁ゲート型半導体装置では、４Ｈ－ＳｉＣを用いて説明する。実施形態に係る絶縁ゲート型半導体装置においては、基板１はＳｉＣからなる半導体基板（ＳｉＣ基板）を用いる。ＳｉＣ基板を用いた場合、チャネル形成領域３はＳｉＣからなるエピタキシャル層（ＳｉＣエピ層）で構成された構造を例示する。ＳｉＣ基板の面方位は、（０００１）面（Ｓｉ面）を用いて説明するが、（１１－２０）面（ａ面）、（１－１００）面（ｍ面）、及び（０００－１）面（Ｃ面）を用いてもよい。

【0016】

図１に示すように、実施形態に係る絶縁ゲート型半導体装置では、ゲート電極７に電圧を印加してゲート絶縁膜５とチャネル形成領域３との界面にチャネルとなる反転層を形成する。このとき、ソース電極８ａとドレイン電極８ｂ間に電圧を印加することで、ソース領域４ａからキャリア（電子）がチャネルに注入される。注入されたキャリアは、チャネルを走行してドレイン領域４ｂに流れ込む。

【0017】

通常、ゲート絶縁膜５に用いるＳｉＯ₂膜を熱酸化法等で形成すると、ＳｉＯ₂膜とＳｉＣ半導体層の界面に炭素（Ｃ）原子が残留し、高密度の界面準位が形成される。界面準位に電子が捕獲されると、クーロン散乱等により電子移動度が低下する。ＳｉＯ₂膜とＳｉＣ半導体層の界面をＮ原子で終端するＮパッシベーションで、界面準位密度を低減する方法が提案されている。しかし、ＳｉＯ₂膜とＳｉＣ半導体層の界面に高濃度窒化領域を形成すると、ＳｉＯ₂膜中に入った窒素原子（Ｎ）により正孔トラップが生成される。そのため、ゲート負電圧印加ストレスに対して、ゲート閾値電圧変動が生じる負バイアス温度不安定性（ＮＢＴＩ）によって、駆動条件によっては半導体装置の動作信頼性が確保できないという問題がある。ＮＢＴＩを改善するために、ＳｉＯ₂膜とＳｉＣ半導体層の界面近傍のＮ濃度を抑えるように規定すると、界面を不動態化するＳｉＣと結合したＮ原子の量が減少するため、界面準位密度が増加して電子移動度が低下する。また、正バイアス印加ストレスに対するゲート閾値電圧変動が生じる正バイアス温度不安定性（ＰＢＴＩ）によって半導体装置の動作信頼性を確保することが困難となる。

【0018】

実施形態に係る絶縁ゲート型半導体装置では、窒化処理してゲート絶縁膜５及びチャネル形成領域３の界面に形成した中間窒化層をＣＯ₂ガスとＮ₂ガスとの混合ガス流中で熱処理して窒化終端層６を設ける。熱処理は、大気圧でＣＯ₂＋Ｎ₂混合ガスを一定流量比で流しながら行う。ＣＯ₂＋Ｎ₂混合ガス雰囲気熱処理によって、ＳｉＯ₂膜とＳｉＣ半導体層との界面をパッシベーションするＮ原子の面密度の減少を防ぎつつ、界面近傍、例えば３ｎｍ程度以内のゲート絶縁膜５中のＮ原子含有量を低減する。その結果、半導体装置のゲート閾値電圧の変動による信頼性劣化を抑制することができ、界面準位密度の低減による高電子移動度の確保が可能となる。

【0019】

（ＭＯＳキャパシタ）
半導体装置のゲート閾値電圧の変動は、例えば、ＭＯＳキャパシタのフラットバンド電圧（Ｖfb）のシフトによって評価できる。そこで、実施形態に係る絶縁ゲート構造に相当するＭＯＳキャパシタを作製してＭＯＳキャパシタの界面特性を評価した。図２～図５に示す工程図を用いて、実施形態に係る絶縁ゲート構造に相当するＭＯＳキャパシタの製造方法を説明する。ＳｉＣ基板の面方位として、（０００１）面（Ｓｉ面）及び（１－１００）面（ｍ面）を用いて説明するが、他の面方位であってもよい。なお、以下に述べるＭＯＳキャパシタの製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

【0020】

まず、窒素（Ｎ）等のｎ型不純物が添加されたｎ型のＳｉＣ基板（基板）２を用意する。基板２は４Ｈ－ＳｉＣ基板であり、面方位が（０００１）面（Ｓｉ面）、または（１－１００）面（ｍ面）である。まず、基板２を過酸化水素にアルカリや酸を加えて加熱して洗浄するＲＣＡ洗浄し、フッ化水素（ＨＦ）処理して乾燥する。図２に示すように、洗浄した基板２の上面に、１００％Ｏ₂ガス雰囲気中、１２００℃程度の温度で１６０分間程度加熱して５０ｎｍ程度のＳｉＯ₂からなる酸化膜５ａを形成する。酸化膜５ａとして、ドライ酸化膜を例示したが、ウェット酸化膜でもよく、また、熱ＣＶＤ、プラズマＣＶＤ等による堆積酸化膜でもよい。例えば、減圧熱ＣＶＤでシラン（ＳｉＨ₄）ガスと酸素（Ｏ₂）ガスを用いて、０．２Ｐａ程度の圧力、６００℃程度の温度で酸化膜５ａを堆積してもよい。

【0021】

次に、窒素（Ｎ₂）ガスに一酸化窒素（ＮＯ）ガスを１０％添加したガス雰囲気中、１２５０℃程度の温度で６０分間程度加熱して窒化処理を行う。この窒化処理により、図３に示すように、酸化膜５ａと基板２との界面においてＮ原子が基板２のＳｉＣと結合したＮパッシベーションをなす中間窒化層６ａが形成される。なお、窒化処理には、ＮＯに代えて亜酸化窒素（Ｎ₂Ｏ）ガスを用いてもよい。

【0022】

窒化処理後に、ＣＯ₂ガスとＮ₂ガスとの流量比が１：１のＣＯ₂＋Ｎ₂混合ガス雰囲気中、３通りの温度でそれぞれ３０分間程度加熱する熱処理を行う。基板２の面方位がＳｉ面の場合、熱処理の温度は、実施例１として１３００℃、実施例２として１２００℃、実施例３として１１００℃の温度である。基板２の面方位がｍ面の場合は、熱処理の温度は、実施例４として１２００℃、実施例５として１１００℃である。ＣＯ₂＋Ｎ₂混合ガス熱処理により、図４に示すように、中間窒化層６ａから一部のＮ原子が除去されたＮパッシベーションをなす窒化終端層６がそれぞれの態様で生成される。同時に、酸化膜５ａと基板２の界面近傍の酸化膜５ａの中のＮ原子濃度が低減する。

【0023】

図５に示すように、リフトオフ又は通常のフォトリソグラフィの手法を用いて、酸化膜５ａの上面に直径が２００μｍ程度の金属膜の円形パターンを形成する。円形パターンの前提となる金属膜は、スパッタリング法、真空蒸着法等により、酸化膜５ａの上面に、厚さが１００ｎｍ程度のＡｌ等の金属膜を堆積すれば良い。引き続き、スパッタリング法、真空蒸着法等により、基板２の裏面全面に厚さが１００ｎｍ程度のＡｌ等の金属膜を堆積する。このようにして、表面電極１０及び裏面電極１１が形成される。

【0024】

作製したＳｉＣ－ＭＯＳキャパシタの実施例１～５のそれぞれについて、Ｘ線電子分光法（ＸＰＳ）測定及びＣＶ測定を行い、ＭＯＳ界面特性を評価している。実施例１～３と比較するため、基板２がＳｉ面ＭＯＳキャパシタの比較例１～３を作製して評価している。比較例１は、ＣＯ₂＋Ｎ₂混合ガス雰囲気中１４００℃の温度で加熱する熱処理によって窒化終端層６を生成している。比較例２は、図６に示すように、図３の窒化処理による中間窒化層６ａ形成後にＣＯ₂＋Ｎ₂混合ガス熱処理を行わずに、表面電極１０及び裏面電極１１を形成している。比較例３は、ＣＯ₂＋Ｎ₂混合ガスに代えて１００％のＣＯ₂ガス雰囲気中、１３００℃で３０分程度加熱する熱処理を行って窒化終端層６を生成している。また、ＳｉＣ－ＭＯＳキャパシタの実施例４，５と比較するため、ｍ面ＭＯＳキャパシタの比較例４～６を作製して評価している。比較例４は、ＣＯ₂＋Ｎ₂混合ガス熱処理を１３００℃の温度で行って窒化終端層６を生成している。比較例５は、中間窒化層６ａ形成後の熱処理を行っていない。比較例６は、１００％のＣＯ₂ガス雰囲気中、１２００℃で３０分程度の熱処理を行って窒化終端層６を生成している。

【0025】

ＸＰＳ測定は、Ｘ線源としてアルミニウム（Ａｌ）Ｋα線を用い、検出角９０度で表面分析を行う。酸化膜５ａを希弗酸、例えば弗酸濃度が１％の水溶液で表面から徐々にステップエッチングしながらステップエッチング毎に繰り返し測定を行う。９８ｅＶ～１０８ｅＶの結合エネルギの範囲のナロースキャンでＳｉ２ｐ軌道に起因するスペクトル信号（Ｓｉ２ｐ信号）の検出を行う。同時に、３９４ｅＶ～４０２ｅＶの結合エネルギの範囲のナロースキャンでＮ１ｓ軌道に起因するスペクトル信号（Ｎ１ｓ信号）の検出を行う。なお、窒化終端層６及び中間窒化層６ａは希弗酸によっては除去されない。そのため、酸化膜５ａが除去されてＳｉＯ₂残膜厚が０ｎｍでは、窒化終端層６又は中間窒化層６ａをなすＳｉＣ表面が露出する。

【0026】

図７に示すように、Ｓｉ２ｐ信号について、基板２由来のＳｉＣ成分の信号と、酸化膜５ａ由来のＳｉＯ₂成分の信号とをピーク分離する。ＳｉＣ成分の信号のピーク位置は１０１ｅＶ～１０２ｅＶで、ＳｉＯ₂成分の信号のピーク位置は１０３ｅＶ～１０４ｅＶである。ピーク分離したＳｉ２ｐ信号から、ＳｉＣ成分のスペクトル信号のエネルギ積分値Ｓ（ＳｉＣ）と、ＳｉＯ₂成分のスペクトル信号のエネルギ積分値Ｓ（ＳｉＯ₂）とを算出する。また、図８に示すように、Ｎ１ｓ信号のエネルギ積分値Ｓ（Ｎ）を算出する。

【0027】

ＳｉＣ成分のエネルギ積分値Ｓ（ＳｉＣ）及びＳｉＯ₂成分のエネルギ積分値Ｓ（ＳｉＯ₂）と、ＳｉＯ₂の理論密度から、ステップエッチング毎の酸化膜５ａの残膜厚を算出する。界面近傍のＮとＳｉの強度比Ｉ_N／Ｉ_Siは、Ｎ１ｓ信号のエネルギ積分値Ｓ（Ｎ）とＳｉＣ成分のエネルギ積分値Ｓ（ＳｉＣ）との比Ｓ（Ｎ）／Ｓ（ＳｉＣ）から算出する。また、ＳｉＯ₂残膜厚が２ｎｍ～３ｎｍ、例えば２．５ｎｍ～２．８ｎｍ程度のときの強度比Ｉ_N／Ｉ_Siの値で界面近傍の強度比Ｉ_N／Ｉ_Siを規格化した規格化強度比を算出する。図９及び図１０にＳｉ面ＭＯＳキャパシタについて、図１２及び図１３にｍ面ＭＯＳキャパシタについて、酸化膜５ａの残膜厚が３ｎｍ未満の窒化終端層６又は中間窒化層６ａを含む界面近傍におけるＸＰＳ測定結果を示す。

【0028】

図９は、Ｓｉ面ＭＯＳキャパシタについての強度比Ｉ_N／Ｉ_SiとＳｉＯ₂残膜厚との関係を示す図である。図９に示すように、実施例１、比較例２及び比較例３において酸化膜５ａの残膜厚が界面から２．５ｎｍ程度のときの強度比Ｉ_N／Ｉ_Siは、それぞれ０．０２８程度、０．０４０程度及び０．０２６程度で飽和する傾向にある。実施例１では、強度比Ｉ_N／Ｉ_Siは、残膜厚が１ｎｍ程度より薄くなると減少が顕著になり、酸化膜５ａが完全に除去されて残膜厚が０ｎｍとなる界面での基板２のＳｉＣ表面で０．０２程度となる。一方、比較例２では、強度比Ｉ_N／Ｉ_Siは、残膜厚が０．４ｎｍ程度の位置から急激に減少し、界面での基板２のＳｉＣ表面で０．０２５程度となる。比較例３では、強度比Ｉ_N／Ｉ_Siは、残膜厚が０．２ｎｍ程度より薄くなると次第に減少し、界面での基板２のＳｉＣ表面で０．０１７程度となる。

【0029】

図１０は、Ｓｉ面ＭＯＳキャパシタについての規格化強度比とＳｉＯ₂残膜厚との関係を示す図である。図１０に示すように、実施例１では、規格化強度比はＳｉＣ表面となる界面に向かって減少するが、残膜厚が０ｎｍの界面においても規格化強度比は０．７２程度を保持している。一方、比較例２及び比較例３において規格化強度比は、少なくとも残膜厚が１ｎｍ以上で０．８以上であるが、残膜厚が０．５未満となる界面近傍では急激に減少し、残膜厚が０ｎｍの界面において０．６３～０．６４程度となる。

【0030】

図１１には、Ｓｉ面ＭＯＳキャパシタの実施例１～３及び比較例１～３についてのＸＰＳ測定結果及びＣＶ測定による界面準位密度Ｄ_itとフラットバンド電圧（Ｖfb）シフトを示す。ＸＰＳ測定結果の「ＳｉＣ表面Ｉ_Ｎ／Ｉ_Si」は、図９におけるＳｉＯ₂残膜厚０ｎｍの時の強度比を、「ＳｉＣ表面規格化Ｉ_N／Ｉ_Si」は、図１０における残膜厚０ｎｍの時の規格化強度比を示している。界面準位密度Ｄ_itは伝導帯端Ｅｃから０．２ｅＶのエネルギ位置での準位密度である。Ｖfbシフトは、それぞれ正バイアスでは＋６ＭＶ／ｃｍ及び負バイアスでは－６ＭＶ／ｃｍで印加時間１０００時間の条件でバイアスストレス後に測定している。特に、負バイアス条件は、ゲートリーク電流が生じ始める厳しい条件であり、酸化膜５ａ中の正孔トラップ量の目安となる。Ｖfbシフト量（ΔＶfb）が小さいほど正孔トラップが少ないことを示す。

【0031】

図１１の表に示すように、酸化膜５ａを完全に除去した残膜厚が０ｎｍの界面での強度比Ｉ_N／Ｉ_Siは、ＣＯ₂＋Ｎ₂混合ガス熱処理温度が１１００℃～１３００℃の実施例１～３では０．０２０～０．０２３程度である。ＣＯ₂＋Ｎ₂混合ガス熱処理温度が１４００℃と高い比較例１では、界面での基板２のＳｉＣ表面の強度比Ｉ_N／Ｉ_Siは０．０１２程度に低減する。また、ＳｉＣ表面の強度比Ｉ_N／Ｉ_Siは、窒化処理後の熱処理を行わない比較例２で０．０２５程度と高く、ＣＯ₂ガス熱処理を行った比較例３では０．０１７程度と減少する。図９に示すように、酸化膜５ａ中、例えば残膜厚が２．５ｎｍ～２．６ｎｍ程度のときの強度比Ｉ_N／Ｉ_Siは、比較例２で０．０４０程度と高く、実施例１及び比較例３では０．０２６～０．０２８程度に減少する。このように、ＣＯ₂＋Ｎ₂混合ガス及びＣＯ₂ガス熱処理により、界面での基板２のＳｉＣ表面及び酸化膜５ａ中のＳｉ－Ｎ結合が切断され、Ｎが脱離することが判る。また、ＳｉＣ表面の規格化強度比（Ｉ_N／Ｉ_Si）は、ＣＯ₂＋Ｎ₂混合ガス熱処理を行った実施例１～３及び比較例１において、０．７２～０．７７である。一方、ＣＯ₂＋Ｎ₂混合ガス熱処理を行わなかった比較例２及び比較例３では、規格化強度比（Ｉ_N／Ｉ_Si）が０．６５未満となる。

【0032】

また、図１１の表に示すように、比較例１ではＣＯ₂＋Ｎ₂混合ガス熱処理温度が１４００℃と高くＳｉＣ表面のＮ減少が顕著で、ＳｉＣ界面酸化が増大するため界面準位密度Ｄ_itが１×１０¹²ｃｍ^-2／ｅＶに上昇している。ＣＯ₂＋Ｎ₂混合ガス熱処理温度が１３００℃～１１００℃の実施例１～３では、窒化終端層６のＮ減少が抑えられ、Ｎパッシベーションの効果により界面準位密度Ｄ_itが５×１０¹¹ｃｍ^-2／ｅＶ～３×１０¹¹ｃｍ^-2／ｅＶと低い。Ｖfbシフト量は、実施例１～３及び比較例１では、正バイアス条件で０．１Ｖ～０．１５Ｖ程度であり、負バイアス条件で－２．１Ｖ～－２．６Ｖ程度といずれも小さい。一方、窒化処理だけの比較例２では、Ｎパッシベーションの効果により界面準位密度Ｄ_itが３×１０¹¹ｃｍ^-2／ｅＶと抑えられる。しかし、比較例２はバイアスストレス後のＶｆｂシフトが顕著で、正バイアス条件で１．０Ｖ程度、負バイアス条件で－４．９Ｖ程度と大きい。ＣＯ₂ガス熱処理を行った比較例３では、界面でのＳｉＣ表面のＮが減少し、界面準位密度Ｄ_itが９×１０¹¹ｃｍ^-2／ｅＶに上昇しているが、Ｖfbシフト量は、正バイアス条件で０．１Ｖ程度、負バイアス条件で－２．５Ｖ程度と小さい。このように、実施例１～実施例３では、界面準位密度Ｄ_itが５×１０¹¹ｃｍ^-2／ｅＶ程度以下を維持しつつ、正バイアス条件及び負バイアス条件でのＶfbシフトが改善されている。

【0033】

図１２は、ｍ面ＭＯＳキャパシタについての強度比Ｉ_N／Ｉ_SiとＳｉＯ₂残膜厚との関係を示す図である。図１２に示すように、実施例４、比較例５及び６において酸化膜５ａの残膜厚が２ｎｍ～３ｎｍ、例えば２．８ｎｍ程度のときの強度比Ｉ_N／Ｉ_Siは、それぞれ０．０７２程度、０．１１７程度及び０．０７１程度で飽和する傾向にある。実施例４では、強度比Ｉ_N／Ｉ_Siは、残膜厚が薄くなるにつれて減少し、残膜厚が０ｎｍとなる界面での基板２のＳｉＣ表面で０．０５２程度となる。一方、比較例５では、強度比Ｉ_N／Ｉ_Siは、残膜厚が０．４ｎｍ程度の位置から急激に減少し、界面での基板２のＳｉＣ表面で０．０６４程度となる。比較例６では、強度比Ｉ_N／Ｉ_Siは、残膜厚が０．４ｎｍ程度より薄くなると大きく減少し、界面での基板２のＳｉＣ表面で０．０３９程度となる。

【0034】

図１３は、ｍ面ＭＯＳキャパシタについての規格化強度比とＳｉＯ₂残膜厚との関係を示す図である。図１３に示すように、実施例４では、規格化強度比はＳｉＣ表面となる界面に向かって減少するが、残膜厚が０ｎｍの界面においても規格化強度比は０．７２程度を保持している。一方、比較例５及び比較例６において規格化強度比は、残膜厚が０．５ｎｍ以上で０．８以上であり、残膜厚が０．５未満となる界面近傍では急激に減少し、界面において０．５５程度となる。

【0035】

図１４には、ｍ面ＭＯＳキャパシタの実施例４及び５、比較例４～６についてのＸＰＳ測定結果及びＣＶ測定による界面準位密度Ｄ_itとフラットバンド電圧（Ｖfb）シフトを示す。ＸＰＳ測定結果の「ＳｉＣ表面Ｉ_Ｎ／Ｉ_Si」は、図１２におけるＳｉＯ₂残膜厚０ｎｍの時の強度比を、「ＳｉＣ表面規格化Ｉ_N／Ｉ_Si」は、図１３における残膜厚０ｎｍの時の規格化強度比を示している。

【0036】

図１４の表に示すように、酸化膜５ａを完全に除去した基板２のＳｉＣ表面での強度比Ｉ_N／Ｉ_Siは、ＣＯ₂＋Ｎ₂混合ガス熱処理温度が１２００℃及び１１００℃の実施例４及び５では、それぞれ０．０５２及び０．０５８程度である。ＣＯ₂＋Ｎ₂混合ガス熱処理温度が１３００℃と高い比較例４では、基板２のＳｉＣ表面での強度比Ｉ_N／Ｉ_Siは０．０４４程度に低減する。また、窒化処理後の熱処理を行わない比較例５では、基板２のＳｉＣ表面での強度比Ｉ_N／Ｉ_Siは０．０６４程度と高い。ＣＯ₂ガス熱処理を行った比較例６では、基板２のＳｉＣ表面での強度比Ｉ_N／Ｉ_Siは０．０３９程度と減少する。図１２に示すように、酸化膜５ａ中、例えば残膜厚が２．５ｎｍ～２．８ｎｍ程度のときの強度比Ｉ_N／Ｉ_Siは、比較例５で０．１１７程度と高く、実施例４及び比較例６では０．０７１～０．０７２程度に減少する。このように、ｍ面においてもＳｉ面と同様に、ＣＯ₂＋Ｎ₂混合ガス及びＣＯ₂ガス熱処理により、界面での基板２のＳｉＣ表面及び酸化膜５ａ中のＳｉ－Ｎ結合が切断され、Ｎが脱離することが判る。また、ＳｉＣ表面の規格化強度比（Ｉ_N／Ｉ_Si）は、ＣＯ₂＋Ｎ₂混合ガス熱処理を行った実施例４及び５、比較例４において、０．７０～０．７６程度である。一方、熱処理無しの比較例５及びＣＯ₂ガス熱処理の比較例６では、規格化強度比（Ｉ_N／Ｉ_Si）が０．５５程度と小さくなる。

【0037】

図１４の表に示すように、ＣＯ₂＋Ｎ₂混合ガス熱処理温度が１２００℃及び１１００℃の実施例４及び５では、ＳｉＣ表面のＮ減少が抑えられ、Ｎパッシベーションの効果により界面準位密度Ｄ_itが３×１０¹¹ｃｍ^-2／ｅＶと低い。Ｖfbシフト量は、実施例４及び５では、正バイアス条件で０．１Ｖ～０．１１Ｖ程度であり、負バイアス条件で－１．１Ｖ程度といずれも小さい。ＣＯ₂＋Ｎ₂混合ガス熱処理温度が１３００℃と高い比較例４では、ＳｉＣ界面酸化の増大でＳｉＣ表面のＮが減少するため、界面準位密度Ｄ_itが７×１０¹¹ｃｍ^-2／ｅＶ程度に上昇している。また、比較例４は、バイアスストレス後のＶfbシフトも、正バイアス条件で０．２Ｖ程度、負バイアス条件で－３．２Ｖ程度と大きい。一方、窒化処理だけの比較例５では、Ｎパッシベーションの効果により界面準位密度Ｄ_itが３×１０¹¹ｃｍ^-2／ｅＶと抑えられる。しかし、比較例５はバイアスストレス後のＶfbシフトが顕著で、正バイアス条件で０．５Ｖ程度、負バイアス条件で－２．９Ｖ程度と大きい。ＣＯ₂ガス熱処理の比較例６では、ＳｉＣ表面のＮ減少により、界面準位密度Ｄ_itが７×１０¹¹ｃｍ^-2／ｅＶ程度に上昇し、Ｖfbシフト量は正バイアス条件で０．１Ｖ程度、負バイアス条件で－２．５Ｖ程度である。このように、実施例４及び５では、界面準位密度Ｄ_itが３×１０¹¹ｃｍ^-2／ｅＶ程度を維持しつつ、正バイアス条件及び負バイアス条件でのＶfbシフトが改善されている。

【0038】

上述の説明では、基板２として、面方位が（０００１）面（Ｓｉ面）及び（１－１００）面（ｍ面）のＳｉＣ基板を用いている。Ｓｉ面は、（１１－２０）面（ａ面）、（１－１００）面（ｍ面）、及び（０００－１）面（Ｃ面）に比べて酸化速度が遅い。そのため、Ｓｉ面では、ＣＯ₂＋Ｎ₂混合ガス熱処理温度は９００℃以上、１４００℃未満の範囲、望ましくは１０００℃以上、１３００℃以下の範囲が好適である。一方、ａ面、ｍ面、及びＣ面では、ＣＯ₂＋Ｎ₂混合ガス熱処理温度は８００℃以上１３００℃未満の範囲、望ましくは９００℃以上、１２００℃以下の範囲が好適である。

【0039】

加熱されたＣＯ₂ガスは、８００℃～１４００℃程度で、還元ガスのＣＯ及び酸化ガスのＯ₂に分解される。例えば、１００％のＣＯ₂ガス雰囲気中、１２００℃で熱処理を行うと、Ｏ₂分圧は４５０Ｐａ程度で、１０００℃では１３０Ｐａ程度である。Ｏ₂ガスはＳｉ－Ｎ結合を切ってＳｉ－Ｏ結合に変換する酸化作用があり、窒化処理で導入された界面のＳｉＣ表面のＳｉ－Ｎ結合及び界面近傍のＳｉＯ₂膜中のＳｉ－Ｎ結合あるいはＳｉ－Ｏ－Ｎ結合が切断される。その結果、窒化処理によって形成した界面のＮパッシベーションが破壊されてしまう。窒化処理後に熱処理を行う場合、界面酸化を抑制するために、Ｏ₂分圧を３００Ｐａ程度以下、例えば２５０Ｐａ程度以下に抑えることが望ましい。熱処理温度が９００℃を越えて１４００℃未満の範囲では、界面酸化を抑制するためにＣＯ₂ガスにＮ₂ガスを２５％以上添加した混合ガスを用いればよい。また、ＣＯ₂＋Ｎ₂混合ガスのＣＯ₂ガス濃度が２５％以下になると、ＣＯ₂ガスによるＳｉＯ₂膜中の欠陥低減効果が不十分となるため、混合ガスのＮ₂ガス濃度は７５％以下が好ましい。

【0040】

また、１００％のＣＯ₂ガス雰囲気であっても、熱処理温度を１０００℃程度まで下げると、Ｏ₂分圧を１３０Ｐａ程度と低減でき、界面のＳｉＣ酸化を抑えることが可能となる。しかし、熱処理温度が１０００℃と低いため、ＳｉＯ₂膜中の欠陥低減には長時間を要する。そのため、界面ＳｉＣの酸化によるＮ脱離が生じる。ＣＯ₂＋Ｎ₂混合ガスを用いると、高温の熱処理雰囲気ガス中でＯ₂とＮ₂との反応により微量のＮＯガスが発生する。発生したＮＯにより、界面ＳｉＣが再窒化されて界面酸化によるＮ脱離を抑えることが可能となる。ＣＯ₂＋Ｎ₂混合ガス熱処理時間は、３０分以上、１２０分以下が望ましい。熱処理が３０分未満では、ＳｉＯ₂膜中のＳｉ－Ｎ結合あるいはＳｉ－Ｏ－Ｎ結合の切断が不十分となり、Ｎによる正孔トラップを低減することができない。熱処理が１２０分を越えるとＳｉＯ₂膜の増加が進み、界面ＳｉＣの酸化によるＮパッシベーションが破壊され界面準位密度Ｄ_itの上昇を招いてしまう。

【0041】

実施形態に係る絶縁ゲート構造では、酸化膜５ａ形成後に、ＮＯ窒化処理に引き続きＣＯ₂＋Ｎ₂混合ガス熱処理を実施する。ＣＯ₂＋Ｎ₂混合ガス熱処理では、８００℃以上、１４００℃未満の温度が望ましい。界面酸化を抑制してＮパッシベーションの破壊を防止するために、Ｓｉ面では、９００℃以上、１４００℃未満、望ましくは１０００℃以上、１３００℃以下の熱処理温度が好ましい。Ｓｉ面に比べて酸化速度が速いａ面、ｍ面、及びＣ面では、８００℃以上、１３００℃未満、望ましくは９００℃以上、１２００℃以下の熱処理温度が好ましい。また、界面のＮパッシベーションの効果を保持するため、ＣＯ₂＋Ｎ₂混合ガス中のＮ₂ガスの流量は、０．２５以上、０．７５以下の範囲の割合が望ましい。また、熱処理時間は、３０分以上、１２０分以下の範囲が望ましい。

【0042】

（絶縁ゲート型半導体装置の製造方法）
次に、図１５～図２０に示す工程図を用いて、実施形態に係る絶縁ゲート型半導体装置の製造方法を、横型ＭＯＳＦＥＴの場合を一例に説明する。なお、以下に述べるＭＯＳＦＥＴの製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

【0043】

まず、窒素（Ｎ）等のｎ型不純物が添加されたｎ型のＳｉＣ基板（基板）１を用意する。基板１は４Ｈ－ＳｉＣ基板であり、面方位が（０００１）面（Ｓｉ面）である。基板１の上面に、ｐ型のチャネル形成領域（ベース領域）３をエピタキシャル成長させる。チャネル形成領域３の上面側から、フォトリソグラフィ技術及びイオン注入技術などにより、Ｎ等のｎ型不純物を選択的に注入する。熱処理を行うことにより注入されたｎ型不純物イオンを活性化さる。その結果、図１５に示すように、チャネル形成領域３の上部にｎ⁺型のソース領域（第１主電極領域）４ａ及びドレイン領域（第２主電極領域）４ｂが選択的に埋め込まれる。図示は省略したが、フォトリソグラフィ技術及びイオン注入技術などにより、Ａｌ等のｐ型不純物を選択的に注入してｐ⁺型のボディコンタクト領域がソース領域４ａと分離して、チャネル形成領域３に配置される。

【0044】

図１６に示すように、チャネル形成領域３の上面に、１００％Ｏ₂ガス雰囲気中、１２００℃程度の温度で１６０分間程度加熱して５０ｎｍ程度のＳｉＯ₂からなる酸化膜５ｂを形成する。酸化膜５ｂとして、ドライ酸化膜を例示したが、ウェット酸化膜でもよく、また、熱ＣＶＤ、プラズマＣＶＤ等による堆積酸化膜でもよい。例えば、減圧熱ＣＶＤでシラン（ＳｉＨ₄）ガスと酸素（Ｏ₂）ガスを用いて、０．２Ｐａ程度の圧力、６００℃程度の温度で酸化膜５ｂを堆積してもよい。

【0045】

次に、Ｎ₂ガスに一酸化窒素（ＮＯ）ガスを１０％添加したガス雰囲気中、１２５０℃程度の温度で６０分間程度加熱して窒化処理を行う。この窒化処理により、図１７に示すように、酸化膜５ｂと、チャネル形成領域３、ソース領域４ａ及びドレイン領域４ｂとの界面に中間窒化層６ａが形成される。中間窒化層６ａは、界面のＳｉＣがＮと結合したＮパッシベーションを構成する。なお、窒化処理には、ＮＯに代えてＮ₂Ｏガスを用いてもよい。

【0046】

窒化処理後、ＣＯ₂ガス及びＮ₂ガスの混合ガス（ＣＯ₂＋Ｎ₂混合ガス）雰囲気中、２通りの温度でそれぞれ３０分間程度の加熱処理を行う。２通りの温度は、実施例６として１３００℃、実施例７として１２００℃を採用する。この２通りの温度で熱処理により、図１８に示すように、酸化膜５ｂと、チャネル形成領域３、ソース領域４ａ及びドレイン領域４ｂとの界面近傍の酸化膜５ｂの中のＮ原子濃度が、２通りの態様で低減する。又、２通りの態様で、中間窒化層６ａから一部のＮ原子が除去されたＮパッシベーションをなす窒化終端層６が生成される。

【0047】

フォトリソグラフィ技術及びドライエッチング等により酸化膜５ｂにソースコンタクトホール及びドレインコンタクトホールを開口する。その結果、図１９に示すように、チャネル形成領域３の上面にソース領域４ａ及びドレイン領域４ｂを跨ぐようにゲート絶縁膜５のパターンが選択的に残留する。

【0048】

スパッタリング法、真空蒸着法等により、ゲート絶縁膜５、ソースコンタクトホール及びドレインコンタクトホールの上面に厚さが１００μｍ程度のＡｌ等の金属膜を堆積する。フォトリソグラフィ技術及びドライエッチング等により、金属膜を分離してゲート電極７、ソース電極８ａ及びドレイン電極８ｂのパターンを形成する。その結果、ソース領域４ａ及びドレイン領域４ｂの端部の一部を跨ぐように、チャネル形成領域３の上面に、窒化終端層６を介して絶縁ゲート型電極構造（５，７）が形成される。このようにして、図２０に示した実施形態に係る絶縁ゲート型半導体装置が完成する。

【0049】

このようにして作製した２通りの横型ＭＯＳＦＥＴの実施例６及び７について、トランジスタ特性の測定を行い、電界効果移動度、閾値電圧Ｖth及びバイアス印加試験による閾値電圧（Ｖth）シフトの評価を行う。バイアス印加試験は、２００℃、１００時間で＋２０Ｖの正バイアス条件、及び２００℃、１００時間で－１０Ｖの負バイアス条件で行っている。また、図２１に示すように、実施例６及び７と比較するため、窒化処理後に図１７のＣＯ₂＋Ｎ₂混合ガス熱処理を実施せず、ゲート絶縁膜５、ゲート電極７、ソース電極８ａ及びドレイン電極８ｂを形成した比較例７を作製して評価する。更に、窒化処理後に、ＣＯ₂＋Ｎ₂混合ガスに代えて１００％のＣＯ₂ガス雰囲気中、１３００℃で３０分程度の熱処理を行った比較例８も作製して評価している。

【0050】

図２２に、トランジスタの評価結果と、ＸＰＳ測定結果を併せて示す。図２２の表に示すように、１３００℃及び１２００℃でＣＯ₂＋Ｎ₂混合ガス熱処理した実施例６及び実施例７の電界効果移動度は、それぞれ２２ｃｍ²／Ｖｓ及び２３ｃｍ²／Ｖｓである。従来の窒化処理だけの比較例７の電界効果移動度が２２ｃｍ²／Ｖｓで、ＣＯ₂ガス熱処理した比較例８は２０ｃｍ²／Ｖｓである。図２２の表に示すように、実施例６、７及び比較例７はいずれも、ゲート絶縁膜５の残膜厚が０ｎｍのＳｉＣ表面の強度比Ｉ_N／Ｉ_Siが０．０２０以上である。一方、比較例８は、残膜厚が０ｎｍのＳｉＣ表面の強度比Ｉ_N／Ｉ_Siが０．０１７と低下しＮパッシベーションが破壊され、界面準位密度Ｄ_itが上昇して電界効果移動度が低下している。このように、ＣＯ₂＋Ｎ₂混合ガス熱処理では、窒化処理によって得られたＮパッシベーションが破壊されないため、実施例６及び７は電界効果移動度を比較例７に対して同レベルに保持できる。

【0051】

また、図２２の表に示すように、閾値電圧Ｖthと正バイアス条件でのＶthシフトは、実施例６、実施例７、比較例７及び比較例８との間には差はない。しかし、負バイアス条件では、Ｖthシフトが比較例７で－０．１５Ｖに対し、実施例６、実施例７及び比較例８では－０．０６Ｖ～－０．０８ＶとＶthシフトが抑制されている。窒化処理によってゲート絶縁膜５の中に導入されたＮ原子はＶthシフトの要因となるが、ＣＯ₂＋Ｎ₂混合ガスあるいはＣＯ₂ガスによる熱処理でゲート絶縁膜５の中のＮ結合を低減でき、Ｖthシフトを改善できる。ＣＯ₂ガスによる熱処理では、ゲート絶縁膜５の中だけでなく、ＳｉＣ界面のＮ結合も低減するため、上述のように電界効果移動度が減少する。

【0052】

ＣＯ₂＋Ｎ₂混合ガス熱処理した実施例６及び７は、窒化処理だけの比較例７と同等の電界効果移動度を保持しているが、比較例７では閾値電圧Ｖthの安定性が劣る。図２２の表に示すように、ＳｉＣ表面規格化強度比は、実施例６及び７で０．７１～０．７６程度に対して、比較例７及び８では０．６３～０．６４程度と低減している。電界効果移動度の低減を抑え、閾値電圧Ｖthの安定性を向上させるためには、ＳｉＣ表面の規格化強度比及び強度比Ｉ_N／Ｉ_Siを適切に規定する必要がある。ＳｉＣ表面規格化強度比としては、０．６５以上の範囲、望ましくは０．７以上の範囲とすればよい。ＳｉＣ表面強度比Ｉ_N／Ｉ_Siとしては、Ｓｉ面では０．０２以上、０．０３以下の範囲とし、ａ面、ｍ面及びＣ面では０．０５以上、０．０８以下の範囲とすればよい。このように、実施形態に係る絶縁ゲート型半導体装置では、電界効果移動度の向上ができ、Ｖthシフトを抑制することができ、半導体装置の信頼性の劣化を抑制することが可能となる。

【0053】

実施形態に係る絶縁ゲート型半導体装置の製造方法では、酸化膜５ｂ形成後に、ＮＯ窒化処理に引き続きＣＯ₂＋Ｎ₂混合ガス熱処理を実施してゲート絶縁膜５及び窒化終端層６を形成する。ＣＯ₂＋Ｎ₂混合ガス熱処理では、８００℃以上、１４００℃未満の温度が望ましい。界面酸化を抑制してＮパッシベーションの破壊を防止するために、Ｓｉ面では、９００℃以上、１４００℃未満、望ましくは１０００℃以上、１３００℃以下の熱処理温度が好ましい。Ｓｉ面に比べて酸化速度が速いａ面、ｍ面、及びＣ面では、８００℃以上、１３００℃未満、望ましくは９００℃以上、１２００℃以下の熱処理温度が好ましい。また、界面のＮパッシベーションの効果を保持するため、ＣＯ₂＋Ｎ₂混合ガス中のＣＯ₂ガスに対するＮ₂ガスの流量比は、０．２５以上、０．７５以下の範囲が望ましい。また、熱処理時間は、３０分以上、１２０分以下の範囲が望ましい。

【0054】

（ゲート絶縁膜の電子トラップの評価）
絶縁ゲート型半導体装置に正負のゲート電圧を交互印加するＡＣ駆動によって正の閾値電圧（Ｖth）シフトが生じる。このＶthシフトは、ゲート絶縁膜中の電子トラップに捕獲された電子に起因する。通電試験によりゲート絶縁膜に電子を注入し、絶縁ゲート型半導体装置の閾値電圧Ｖthのシフト量ΔＶthを用いてゲート絶縁膜中の電子トラップ準位を評価することができる。

【0055】

ゲート絶縁膜の電子トラップの評価には、図５に示したＭＯＳキャパシタあるいは図１又は図２０に示した横型ＭＯＳＦＥＴである絶縁ゲート型半導体装置が用いられる。例えば、ＭＯＳキャパシタの場合は、図２３に示すように、ＳｉＯ₂などの酸化膜上に設けたＡｌ金属膜に正電圧Ｖ_Gを印加して、Ａｌ金属膜からｎ型ＳｉＣ半導体層に微小な通電電流Ｉ_Gを一定の通電時間で流す。通電中に、ＳｉＣ半導体層と酸化膜との半導体界面に蓄積する電子が、界面の障壁を越えて、あるいはトンネルして酸化膜に注入される。注入された電子の一部が酸化膜中の電子トラップに捕獲される。酸化膜への注入電子量（注入電荷量）は、通電電流Ｉ_Gと通電時間との積の値を素電荷で割ることにより求めることができる。ＭＯＳＦＥＴを用いる場合は、ｎ^＋型半導体層のソース電極及びドレイン電極を短絡してソース電極とゲート電極との間に正電圧又は負電圧を印加して通電すればよい。

【0056】

ＭＯＳＦＥＴにおいては、ゲート絶縁膜に用いる酸化膜中の電子トラップ密度ｎ_Tは、閾値電圧Ｖthのシフト量ΔＶthを用いて、式（１）から算出することができる。なお、ＭＯＳキャパシタの場合は、式（１）のΔＶthに換えてＣＶ測定から得られるフラットバンド電圧のＶfbシフト量ΔＶfbを用いればよい。電子トラップ密度ｎ_Tは、トラップされた電子が酸化膜中に一様に分布していると仮定して求められる値である。従って、実際に電子のトラップ準位が酸化膜中に一様に分布していることを示しているのではなく、このように仮定して求めた値を、酸化膜中に存在する電子トラップ数の大小の指標として用いている。

ｎ_T＝－（２Ｃox／ｄ）ΔＶth （１）

ここで、Ｃoxは単位面積当たりの酸化膜容量、ｄは酸化膜の厚さである。図２４は、酸化膜への注入電子量に対するＶthのシフト量ΔＶth又はトラップ電子密度ｎ_Tの関係の概略を示す線形グラフである。図２４に示すように、シフト量ΔＶth又はトラップ電子密度ｎ_Tは、通電時間の増加により注入電子量が累積すると飽和する傾向が見られる。なお、長時間の通電によって累積した注入電子量が限界に達すると、酸化膜の絶縁破壊が生じる。

【0057】

以下において、ゲート絶縁膜５中の電子トラップ準位の評価手順を説明する。まず、通電試験で実施例７のソース電極８ａ及びドレイン電極８ｂを短絡して、ソース電極８ａとゲート電極７との間に正バイアス又は負バイアスを印加する。例えば、ゲート電極７に正電圧Ｖ_Gを印加してソース領域４ａ及びドレイン領域４ｂからゲート電極７に微小な通電電流Ｉ_Gを所定の通電時間で流す。通電中に、ゲート絶縁膜５に注入された電子の一部がゲート絶縁膜５中の電子トラップに捕獲される。通電電流Ｉ_Gは、３０ｐＡ以上１００ｐＡ以下の範囲、例えば５０ｐＡ程度の定電流である。

【0058】

通電試験でゲート絶縁膜５中のトラップ準位に電子を捕獲させた後、暗状態中室温でＭＯＳＦＥＴの伝達特性（Ｉd－Ｖg）の測定を行い、閾値電圧Ｖthを求める。例えば、閾値電圧Ｖthは、ドレイン電流Ｉdが５０ｎＡのゲート電圧Ｖｇの値で規定する。続いて、ゲート絶縁膜５にゲート電圧を印加しながら長波長光から短波長光へと単色光を変更しながら照射することで、ゲート絶縁膜５中のトラップ電子を準位の浅い順に引き抜き、電子トラップ準位の評価を行う。例えば、図２５に示すように、キセノン（Ｘｅ）ランプ等の光源２０からの光をモノクロメータ等の分光器２２で分光し、ロッドレンズ等の集光器２４を介して単色光２６をゲート絶縁膜５に照射する。あるいは、光源２０として、波長の異なるレーザ光を用いて照射してもよい。

【0059】

図２６に示すように、ゲート電極７のＡｌ金属膜に負電圧－Ｖgを印加しながら、まず単色光２６として照射光子エネルギｈν（ｈはプランク定数、νは光の振動数）の光を照射する。光照射により、ゲート絶縁膜５のＳｉＯ_２酸化膜中の照射光子エネルギｈν以下の浅いトラップ準位から電子が放出される。その後、暗状態中室温で伝達特性の測定を行い、閾値電圧Ｖthの負のＶthシフトにより酸化膜中のトラップ準位からの電子放出を確認する。Ｖthシフトがあれば、再度照射光子エネルギｈνの光照射と光照射後の伝達特性の測定とをＶthシフトがなくなるまで繰り返す。Ｖthシフトが無いことを確認したら、単色光２６として増分δｈνで増加させた照射光子エネルギ（ｈν＋δｈν）の光を照射する。そして、伝達特性の測定を行い、Ｖthシフトを確認する。Ｖthシフトがあれば、再度照射光子エネルギ（ｈν＋δｈν）の光照射と光照射後の伝達特性の測定とをＶthシフトがなくなるまで繰り返す。Ｖthシフトがなければ、単色光２６として更に増分δｈνで増加させた照射光子エネルギ（ｈν＋２δｈν）の光を照射し、Ｖthシフトを確認する。Ｖthシフトがあれば、再度照射光子エネルギ（ｈν＋２δｈν）の光照射と光照射後の伝達特性の測定とをＶthシフトがなくなるまで繰り返す。このように、単色光２６の照射光子エネルギを所定のトラップ準位に対応するエネルギまで増分δｈνずつ増加させてトラップ準位の状態密度分布を評価する。

【0060】

図２２に示した実施例７及び比較例７のＭＯＳＦＥＴのゲート絶縁膜５について、通電試験による電子捕獲、及びその後の光照射による捕獲電子の放出を行って得られたＶthシフトからトラップ準位の状態密度分布を評価した。電子放出には、単色光２６の照射光子エネルギを１．８ｅＶから３．２ｅＶの範囲で０．２ｅＶずつ増加させながら照射して行っている。図２７及び図２８に、実施例７及び比較例７についての電子トラップ準位の密度分布の評価結果を示す。なお、図２７及び図２８において、横軸の「照射光子エネルギ（ｅＶ）」は、ゲート絶縁膜５の酸化膜での伝導帯下端からのトラップ準位の深さに対応する。図２７に示すように、実施例７では、電子トラップ準位が酸化膜の伝導帯下端からの深さが１．８ｅＶ～２．６ｅＶの範囲で、最大６×１０^１１ｃｍ^－２／ｅＶ程度の密度で存在している。一方、図２８に示すように、比較例７では、電子トラップ準位が酸化膜の伝導帯下端からの深さが１．８ｅＶ～３．２ｅＶの範囲で、最大２×１０^１２ｃｍ^－２／ｅＶ程度の密度で存在している。このように、実施例７では、比較例７に比べて、酸化膜の伝導帯下端からの深さが２．２ｅＶより深い準位の電子トラップ密度が少ない。更に、酸化膜の伝導帯下端からの深さが２．６ｅＶ～３．２ｅＶの範囲で電子トラップの準位は検出限界の１×１０^１０ｃｍ^－２／ｅＶ以下である。

【0061】

更に、実施例７及び比較例７で作製したＭＯＳＦＥＴについてＡＣ駆動試験を行い、Ｖthシフトの評価を行っている。ＡＣ駆動試験は、１３０℃、２００ｋＨｚ、ゲート電圧Ｖｇ＝＋１５Ｖ／－１０Ｖで、１０００時間の条件で行っている。ＡＣ駆動試験後のＶthシフトは、実施例７では＋０．０５Ｖ程度で、比較例７では＋０．１１Ｖであり、実施例７は比較例７に比べてＡＣ駆動試験後のＶthシフトが小さい。ゲート絶縁膜５の伝導帯下端からの深さが２．２ｅＶ～３．２ｅＶの範囲の電子トラップ準位の密度を低くすれば、ＡＣ駆動によるＶthシフトを低減することが可能となる。このように、ゲート絶縁膜５の中に、ゲート絶縁膜５の伝導帯下端から２．２ｅＶより深く、３．２ｅＶ以下のエネルギ準位を有する電子トラップの密度が３×１０^１１ｃｍ^－２／ｅＶ以下であることが望ましい。また、ゲート絶縁膜５の中に、ゲート絶縁膜５の伝導帯下端から２．６ｅＶより深く、３．２ｅＶ以下のエネルギ準位を有する電子トラップの密度が１×１０^１０ｃｍ^－２／ｅＶ以下であることが更に望ましい。

【0062】

（その他の実施形態）
上記のように、本発明の実施形態に係る絶縁ゲート型半導体装置を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

【0063】

上述のように、実施形態に係る絶縁ゲート型半導体装置に係る半導体装置においては、４Ｈ－ＳｉＣを用いた横型ＭＯＳＦＥＴを例示したが、６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣを用いた半導体装置に適用することも可能である。更に、プレーナゲート縦型ＭＯＳＦＥＴやトレンチゲート縦型ＭＯＳＦＥＴにも適用することも可能である。

【0064】

このように、上記の実施形態及び各変形例において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

【符号の説明】

【0065】

１、２…基板（ＳｉＣ基板）
３…チャネル形成領域（ベース領域）
４ａ…ソース領域（第１主電極領域）
４ｂ…ドレイン領域（第２主電極領域）
５…ゲート絶縁膜
５ａ、５ｂ…酸化膜
６…窒化終端層
６ａ…中間窒化層
７…ゲート電極（制御電極）
８ａ…ソース電極
８ｂ…ドレイン電極
１０…表面電極
１１…裏面電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】