知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024114455
(43)【公開日】2024-08-23
(54)【発明の名称】電流センス回路
(51)【国際特許分類】
G01R 19/00 20060101AFI20240816BHJP
【ＦＩ】
G01R19/00 B
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023020245
(22)【出願日】2023-02-13
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】弁理士法人栄光事務所
(72)【発明者】
【氏名】佐藤 正義
(72)【発明者】
【氏名】板坂 直哉
(72)【発明者】
【氏名】久保田 仁史輝
【テーマコード（参考）】
2G035
【Ｆターム（参考）】
2G035AB01
2G035AC02
2G035AD10
2G035AD11
2G035AD13
2G035AD14
2G035AD18
2G035AD20
2G035AD47
2G035AD56
(57)【要約】
【課題】回路規模の小型化を図りつつ同相入力範囲を広くすることができる電流センス回路を提供する。
【解決手段】電流検出信号生成回路４１は、トランジスタＱ１１，Ｑ１２のエミッタと、トランジスタＱ２１，Ｑ２２のエミッタとが等しくなるようなドレイン電流Ｉｄを抵抗Ｒ２に流すように動作し、ドレイン電流Ｉｄを電圧変換して電流検出信号Ｖｉｓを出力する。電流Ｉ１，Ｉ２を流すトランジスタＭ６，Ｍ７を設けて、トランジスタＭ６，Ｍ７の接続先を、トランジスタＱ１１，Ｑ１２のエミッタと、トランジスタＱ２１，Ｑ２２のエミッタとの間で切り替える切替スイッチＳ１Ｃ，Ｓ２Ｃが設けられる。
【選択図】図４
【解決手段】電流検出信号生成回路４１は、トランジスタＱ１１，Ｑ１２のエミッタと、トランジスタＱ２１，Ｑ２２のエミッタとが等しくなるようなドレイン電流Ｉｄを抵抗Ｒ２に流すように動作し、ドレイン電流Ｉｄを電圧変換して電流検出信号Ｖｉｓを出力する。電流Ｉ１，Ｉ２を流すトランジスタＭ６，Ｍ７を設けて、トランジスタＭ６，Ｍ７の接続先を、トランジスタＱ１１，Ｑ１２のエミッタと、トランジスタＱ２１，Ｑ２２のエミッタとの間で切り替える切替スイッチＳ１Ｃ，Ｓ２Ｃが設けられる。
【選択図】図４
【特許請求の範囲】
【請求項1】
センス抵抗に発生する電圧降下を増幅した電流検出信号を出力する電流センス回路であって、
前記センス抵抗の一端に接続された第１の抵抗と、
前記センス抵抗の他端に接続された第２の抵抗と、
第１の電源電位が供給される第１の電源ラインと前記第１の抵抗との間に接続された第１のトランジスタと、
前記第１の電源ラインと前記第２の抵抗との間に接続された第２のトランジスタとを有し、
前記第１のトランジスタ及び前記第２のトランジスタのエミッタ電位又はソース電位が等しくなるような第１の電流を前記第２の抵抗に供給するように動作し、前記第１の電流を変換して前記電流検出信号として出力する電流検出信号生成回路と、
前記第１のトランジスタのエミッタ又はソースと第２の電源電位が供給される第２の電源ラインとの間に接続された第３の抵抗と、
前記第２のトランジスタのエミッタ又はソースと前記第２の電源ラインとの間に接続された第４の抵抗とを備えた
電流センス回路。
前記センス抵抗の一端に接続された第１の抵抗と、
前記センス抵抗の他端に接続された第２の抵抗と、
第１の電源電位が供給される第１の電源ラインと前記第１の抵抗との間に接続された第１のトランジスタと、
前記第１の電源ラインと前記第２の抵抗との間に接続された第２のトランジスタとを有し、
前記第１のトランジスタ及び前記第２のトランジスタのエミッタ電位又はソース電位が等しくなるような第１の電流を前記第２の抵抗に供給するように動作し、前記第１の電流を変換して前記電流検出信号として出力する電流検出信号生成回路と、
前記第１のトランジスタのエミッタ又はソースと第２の電源電位が供給される第２の電源ラインとの間に接続された第３の抵抗と、
前記第２のトランジスタのエミッタ又はソースと前記第２の電源ラインとの間に接続された第４の抵抗とを備えた
電流センス回路。
【請求項2】
センス抵抗に発生する電圧降下を増幅した電流検出信号を出力する電流センス回路であって、
前記センス抵抗の一端との間に接続された第１の抵抗と、
前記センス抵抗の他端との間に接続された第２の抵抗と、
第１の電源電位が供給される第１の電源ラインと前記第１の抵抗との間に接続された第１のトランジスタと、
前記第１の電源ラインと前記第２の抵抗との間に接続された第２のトランジスタとを有し、
前記第１のトランジスタ及び前記第２のトランジスタのエミッタ電位又はソース電位が等しくなるような第１の電流を前記第２の抵抗に供給するように動作し、前記第１の電流を変換して前記電流検出信号として出力する電流検出信号生成回路と、
前記第１のトランジスタのエミッタ又はソースと第２の電源電位が供給される第２の電源ラインとの間に接続された第１の電流源と、
前記第２のトランジスタのエミッタ又はソースと前記第２の電源ラインとの間に接続された第２の電流源とを備えた
電流センス回路。
前記センス抵抗の一端との間に接続された第１の抵抗と、
前記センス抵抗の他端との間に接続された第２の抵抗と、
第１の電源電位が供給される第１の電源ラインと前記第１の抵抗との間に接続された第１のトランジスタと、
前記第１の電源ラインと前記第２の抵抗との間に接続された第２のトランジスタとを有し、
前記第１のトランジスタ及び前記第２のトランジスタのエミッタ電位又はソース電位が等しくなるような第１の電流を前記第２の抵抗に供給するように動作し、前記第１の電流を変換して前記電流検出信号として出力する電流検出信号生成回路と、
前記第１のトランジスタのエミッタ又はソースと第２の電源電位が供給される第２の電源ラインとの間に接続された第１の電流源と、
前記第２のトランジスタのエミッタ又はソースと前記第２の電源ラインとの間に接続された第２の電流源とを備えた
電流センス回路。
【請求項3】
請求項１に記載の電流センス回路において、
前記第３の抵抗及び第４の抵抗の接続先を各々、前記第１のトランジスタのエミッタ又はソースと、前記第２のトランジスタのエミッタ又はソースとの間で切り替える第１の切替部を備えた
電流センス回路。
前記第３の抵抗及び第４の抵抗の接続先を各々、前記第１のトランジスタのエミッタ又はソースと、前記第２のトランジスタのエミッタ又はソースとの間で切り替える第１の切替部を備えた
電流センス回路。
【請求項4】
請求項２に記載の電流センス回路において、
前記第１の電流源及び前記第２の電流源の接続先を各々、前記第１のトランジスタのエミッタ又はソースと、前記第２のトランジスタのエミッタ又はソースとの間で切り替える第２の切替部を備えた
電流センス回路。
前記第１の電流源及び前記第２の電流源の接続先を各々、前記第１のトランジスタのエミッタ又はソースと、前記第２のトランジスタのエミッタ又はソースとの間で切り替える第２の切替部を備えた
電流センス回路。
【請求項5】
請求項３に記載の電流センス回路において、
前記第１の切替部にクロック信号を出力して制御する制御部を備え、
前記制御部は、前記第３の抵抗が前記第１のトランジスタのエミッタ又はソースに接続され、かつ、前記第４の抵抗が前記第２のトランジスタのエミッタ又はソースに接続される第１の状態と、前記第３の抵抗が前記第２のトランジスタのエミッタ又はソースに接続され、かつ、前記第４の抵抗が前記第１のトランジスタのエミッタ又はソースに接続される第２の状態とが交互に切り替わるように制御する
電流センス回路。
前記第１の切替部にクロック信号を出力して制御する制御部を備え、
前記制御部は、前記第３の抵抗が前記第１のトランジスタのエミッタ又はソースに接続され、かつ、前記第４の抵抗が前記第２のトランジスタのエミッタ又はソースに接続される第１の状態と、前記第３の抵抗が前記第２のトランジスタのエミッタ又はソースに接続され、かつ、前記第４の抵抗が前記第１のトランジスタのエミッタ又はソースに接続される第２の状態とが交互に切り替わるように制御する
電流センス回路。
【請求項6】
請求項４に記載の電流センス回路において、
前記第２の切替部にクロック信号を出力して制御する制御部を備え、
前記制御部は、前記第１の電流源が前記第１のトランジスタのエミッタ又はソースに接続され、かつ、前記第２の電流源が前記第２のトランジスタのエミッタ又はソースに接続される第１の状態と、前記第１の電流源が前記第２のトランジスタのエミッタ又はソースに接続され、かつ、前記第２の電流源が前記第１のトランジスタのエミッタ又はソースに接続される第２の状態とが交互に切り替わるように制御する
電流センス回路。
前記第２の切替部にクロック信号を出力して制御する制御部を備え、
前記制御部は、前記第１の電流源が前記第１のトランジスタのエミッタ又はソースに接続され、かつ、前記第２の電流源が前記第２のトランジスタのエミッタ又はソースに接続される第１の状態と、前記第１の電流源が前記第２のトランジスタのエミッタ又はソースに接続され、かつ、前記第２の電流源が前記第１のトランジスタのエミッタ又はソースに接続される第２の状態とが交互に切り替わるように制御する
電流センス回路。
【請求項7】
請求項５又は６に記載の電流センス回路において、
前記クロック信号のデューティ比が可変に設けられている、
電流センス回路。
前記クロック信号のデューティ比が可変に設けられている、
電流センス回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電流センス回路に関する。
【背景技術】
【0002】
電流を検出するセンス抵抗に発生する電圧降下に相当する電流検出信号を出力する電流センス回路として、例えば特許文献１に記載されたものが提案されている。特許文献１の電流センス回路は、同相入力電圧の範囲を広くするため、同相入力電圧が低いときに有効な演算増幅器と、同相入力電圧が高いときに有効な演算増幅器とを設けて同相入力範囲を広くする技術である。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第７２３９２０４号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献１の技術は、２つの演算増幅器が必要となり、回路規模が大きく、チップサイズが増加してしまうという問題があった。
【0005】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、回路規模の小型化を図りつつ同相入力範囲を広くすることができる電流センス回路を提供することにある。
【課題を解決するための手段】
【0006】
前述した目的を達成するために、本発明に係る電流センス回路は、下記の［１］～［７］を特徴としている。
［１］
センス抵抗に発生する電圧降下を増幅した電流検出信号を出力する電流センス回路であって、
前記センス抵抗の一端に接続された第１の抵抗と、
前記センス抵抗の他端に接続された第２の抵抗と、
第１の電源電位が供給される第１の電源ラインと前記第１の抵抗との間に接続された第１のトランジスタと、
前記第１の電源ラインと前記第２の抵抗との間に接続された第２のトランジスタとを有し、
前記第１のトランジスタ及び前記第２のトランジスタのエミッタ電位又はソース電位が等しくなるような第１の電流を前記第２の抵抗に供給するように動作し、前記第１の電流を変換して前記電流検出信号として出力する電流検出信号生成回路と、
前記第１のトランジスタのエミッタ又はソースと第２の電源電位が供給される第２の電源ラインとの間に接続された第３の抵抗と、
前記第２のトランジスタのエミッタ又はソースと前記第２の電源ラインとの間に接続された第４の抵抗とを備えた
電流センス回路であること。
［２］
センス抵抗に発生する電圧降下を増幅した電流検出信号を出力する電流センス回路であって、
前記センス抵抗の一端との間に接続された第１の抵抗と、
前記センス抵抗の他端との間に接続された第２の抵抗と、
第１の電源電位が供給される第１の電源ラインと前記第１の抵抗との間に接続された第１のトランジスタと、
前記第１の電源ラインと前記第２の抵抗との間に接続された第２のトランジスタとを有し、
前記第１のトランジスタ及び前記第２のトランジスタのエミッタ電位又はソース電位が等しくなるような第１の電流を前記第２の抵抗に供給するように動作し、前記第１の電流を変換して前記電流検出信号として出力する電流検出信号生成回路と、
前記第１のトランジスタのエミッタ又はソースと第２の電源電位が供給される第２の電源ラインとの間に接続された第１の電流源と、
前記第２のトランジスタのエミッタ又はソースと前記第２の電源ラインとの間に接続された第２の電流源とを備えた
電流センス回路であること。
［３］
［１］に記載の電流センス回路において、
前記第３の抵抗及び第４の抵抗の接続先を各々、前記第１のトランジスタのエミッタ又はソースと、前記第２のトランジスタのエミッタ又はソースとの間で切り替える第１の切替部を備えた
電流センス回路であること。
［４］
［２］に記載の電流センス回路において、
前記第１の電流源及び前記第２の電流源の接続先を各々、前記第１のトランジスタのエミッタ又はソースと、前記第２のトランジスタのエミッタ又はソースとの間で切り替える第２の切替部を備えた
電流センス回路であること。
［５］
［３］に記載の電流センス回路において、
前記第１の切替部にクロック信号を出力して制御する制御部を備え、
前記制御部は、前記第３の抵抗が前記第１のトランジスタのエミッタ又はソースに接続され、かつ、前記第４の抵抗が前記第２のトランジスタのエミッタ又はソースに接続される第１の状態と、前記第３の抵抗が前記第２のトランジスタのエミッタ又はソースに接続され、かつ、前記第４の抵抗が前記第１のトランジスタのエミッタ又はソースに接続される第２の状態とが交互に切り替わるように制御する
電流センス回路であること。
［６］
［４］に記載の電流センス回路において、
前記第２の切替部にクロック信号を出力して制御する制御部を備え、
前記制御部は、前記第１の電流源が前記第１のトランジスタのエミッタ又はソースに接続され、かつ、前記第２の電流源が前記第２のトランジスタのエミッタ又はソースに接続される第１の状態と、前記第１の電流源が前記第２のトランジスタのエミッタ又はソースに接続され、かつ、前記第２の電流源が前記第１のトランジスタのエミッタ又はソースに接続される第２の状態とが交互に切り替わるように制御する
電流センス回路であること。
［７］
［５］又は［６］に記載の電流センス回路において、
前記クロック信号のデューティ比が可変に設けられている、
電流センス回路であること。
［１］
センス抵抗に発生する電圧降下を増幅した電流検出信号を出力する電流センス回路であって、
前記センス抵抗の一端に接続された第１の抵抗と、
前記センス抵抗の他端に接続された第２の抵抗と、
第１の電源電位が供給される第１の電源ラインと前記第１の抵抗との間に接続された第１のトランジスタと、
前記第１の電源ラインと前記第２の抵抗との間に接続された第２のトランジスタとを有し、
前記第１のトランジスタ及び前記第２のトランジスタのエミッタ電位又はソース電位が等しくなるような第１の電流を前記第２の抵抗に供給するように動作し、前記第１の電流を変換して前記電流検出信号として出力する電流検出信号生成回路と、
前記第１のトランジスタのエミッタ又はソースと第２の電源電位が供給される第２の電源ラインとの間に接続された第３の抵抗と、
前記第２のトランジスタのエミッタ又はソースと前記第２の電源ラインとの間に接続された第４の抵抗とを備えた
電流センス回路であること。
［２］
センス抵抗に発生する電圧降下を増幅した電流検出信号を出力する電流センス回路であって、
前記センス抵抗の一端との間に接続された第１の抵抗と、
前記センス抵抗の他端との間に接続された第２の抵抗と、
第１の電源電位が供給される第１の電源ラインと前記第１の抵抗との間に接続された第１のトランジスタと、
前記第１の電源ラインと前記第２の抵抗との間に接続された第２のトランジスタとを有し、
前記第１のトランジスタ及び前記第２のトランジスタのエミッタ電位又はソース電位が等しくなるような第１の電流を前記第２の抵抗に供給するように動作し、前記第１の電流を変換して前記電流検出信号として出力する電流検出信号生成回路と、
前記第１のトランジスタのエミッタ又はソースと第２の電源電位が供給される第２の電源ラインとの間に接続された第１の電流源と、
前記第２のトランジスタのエミッタ又はソースと前記第２の電源ラインとの間に接続された第２の電流源とを備えた
電流センス回路であること。
［３］
［１］に記載の電流センス回路において、
前記第３の抵抗及び第４の抵抗の接続先を各々、前記第１のトランジスタのエミッタ又はソースと、前記第２のトランジスタのエミッタ又はソースとの間で切り替える第１の切替部を備えた
電流センス回路であること。
［４］
［２］に記載の電流センス回路において、
前記第１の電流源及び前記第２の電流源の接続先を各々、前記第１のトランジスタのエミッタ又はソースと、前記第２のトランジスタのエミッタ又はソースとの間で切り替える第２の切替部を備えた
電流センス回路であること。
［５］
［３］に記載の電流センス回路において、
前記第１の切替部にクロック信号を出力して制御する制御部を備え、
前記制御部は、前記第３の抵抗が前記第１のトランジスタのエミッタ又はソースに接続され、かつ、前記第４の抵抗が前記第２のトランジスタのエミッタ又はソースに接続される第１の状態と、前記第３の抵抗が前記第２のトランジスタのエミッタ又はソースに接続され、かつ、前記第４の抵抗が前記第１のトランジスタのエミッタ又はソースに接続される第２の状態とが交互に切り替わるように制御する
電流センス回路であること。
［６］
［４］に記載の電流センス回路において、
前記第２の切替部にクロック信号を出力して制御する制御部を備え、
前記制御部は、前記第１の電流源が前記第１のトランジスタのエミッタ又はソースに接続され、かつ、前記第２の電流源が前記第２のトランジスタのエミッタ又はソースに接続される第１の状態と、前記第１の電流源が前記第２のトランジスタのエミッタ又はソースに接続され、かつ、前記第２の電流源が前記第１のトランジスタのエミッタ又はソースに接続される第２の状態とが交互に切り替わるように制御する
電流センス回路であること。
［７］
［５］又は［６］に記載の電流センス回路において、
前記クロック信号のデューティ比が可変に設けられている、
電流センス回路であること。
【発明の効果】
【0007】
本発明によれば、回路規模の小型化を図りつつ同相入力範囲を広くすることができる電流センス回路を提供することができる。
【0008】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。
【0011】
（第１実施形態）
本実施形態の電流センス回路４は、図１に示すように、例えばバッテリ３の充電装置１に用いられる。充電装置１は、トランジスタＭ１１，Ｍ１２、コイルＬｏｕｔ、コンデンサＣｏｕｔ、トランジスタＭ１１，Ｍ１２を制御する制御部２を有する周知の降圧型ＤＣ／ＤＣコンバータから構成され、入力電圧Ｖ＋を降圧した出力電圧Ｖｏｕｔをバッテリ３に供給する。
本実施形態の電流センス回路４は、図１に示すように、例えばバッテリ３の充電装置１に用いられる。充電装置１は、トランジスタＭ１１，Ｍ１２、コイルＬｏｕｔ、コンデンサＣｏｕｔ、トランジスタＭ１１，Ｍ１２を制御する制御部２を有する周知の降圧型ＤＣ／ＤＣコンバータから構成され、入力電圧Ｖ＋を降圧した出力電圧Ｖｏｕｔをバッテリ３に供給する。
【0012】
充電装置１は、コイルＬｏｕｔに流れるインダクタ電流を検出するためのセンス抵抗Ｒｓと、センス抵抗Ｒｓに流れる電流Ｉｓを検出する電流センス回路４と、バッテリ３に供給される出力電圧Ｖｏｕｔを検出する電圧検出抵抗Ｒ１１，Ｒ１２とを有している。制御部２には、電流センス回路４により検出された電流検出信号、電圧検出抵抗Ｒ１１，Ｒ１２により検出された電圧検出信号が供給される。制御部２は、これら電流検出信号、電圧検出信号に基づいてトランジスタＭ１１，Ｍ１２のオンオフを制御する。
【0013】
次に、上述した電流センス回路４の詳細について図２を参照して説明する。同図に示すように、電流センス回路４は、センス抵抗Ｒｓに発生する電圧降下Ｒｓ×Ｉｓを増幅した電流検出信号Ｖｉｓを出力する電流検出信号生成回路４１と、電流検出信号生成回路４１の同相入力範囲を拡大するための同相入力範囲拡大回路４２とを備えている。
【0014】
電流検出信号生成回路４１は、電流源４１１と、トランジスタＱ１１，第１のトランジスタとしてのトランジスタＱ１２と、トランジスタＱ２１，第２のトランジスタとしてのトランジスタＱ２２と、第１の抵抗としての抵抗Ｒ１，第２の抵抗としての抵抗Ｒ２と、抵抗Ｒ５，Ｒ６と、オペアンプ４１２と、トランジスタＭ２と、抵抗Ｒ７とを有している。
【0015】
電流源４１１は、第１の電源ラインとしての電源ラインＬ１と、トランジスタＱ１１，Ｑ２１のコレクタとの間に接続されている。電源ラインＬ１には、電圧源５から第１の電源電位としての電源Ｖ＋が供給されている。トランジスタＱ１１，Ｑ１２、Ｑ２１，Ｑ２２は、ＮＰＮ型のバイポーラトランジスタから構成されている。トランジスタＱ１１，Ｑ２１は、ベースとコレクタが接続されている。トランジスタＱ１２，Ｑ２２は、ベースがトランジスタＱ１１，Ｑ２１のベース及びコレクタに接続されている。トランジスタＱ１１，Ｑ１２のエミッタは互いに共通接続され、トランジスタＱ２１，Ｑ２２のエミッタは互いに共通接続されている。
【0016】
トランジスタＱ１１，Ｑ１２は、カレントミラー回路を構成し、トランジスタＱ１１に流れる電流がトランジスタＱ１２のエミッタ電流Ｉｅ１として折り返される。トランジスタＱ２１，Ｑ２２は、カレントミラー回路を構成し、トランジスタＱ２１に流れる電流がトランジスタＱ２２のエミッタ電流Ｉｅ２として折り返される。
【0017】
抵抗Ｒ１は、トランジスタＱ１１，Ｑ１２のエミッタと入力端子ＩＮＮとの間に接続される。抵抗Ｒ２は、トランジスタＱ２１，Ｑ２２のエミッタと入力端子ＩＮＰとの間に接続される。抵抗Ｒ１，Ｒ２は同一の抵抗値を有する（Ｒ１＝Ｒ２）。入力端子ＩＮＮは、センス抵抗Ｒｓの一端に接続され、入力端子ＩＮＰは、センス抵抗Ｒｓの他端に接続される。抵抗Ｒ５は、トランジスタＱ１２のコレクタと電源ラインＬ１との間に接続される。抵抗Ｒ６は、トランジスタＱ２２のコレクタと電源ラインＬ１との間に接続される。抵抗Ｒ５，Ｒ６は同一の抵抗値を有する（Ｒ５＝Ｒ６）。
【0018】
オペアンプ４１２は、非反転入力に抵抗Ｒ６とトランジスタＱ２２のコレクタとの接続点が接続され、反転入力に抵抗Ｒ５とトランジスタＱ１２のコレクタとの接続点が接続されている。オペアンプ４１２の出力は、トランジスタＭ２のゲートに接続されている。トランジスタＭ２は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ２は、ドレインにトランジスタＱ２２のエミッタが接続されている。抵抗Ｒ７は、トランジスタＭ２のソースと電源ラインＬ１との間に接続されている。
【0019】
以上の構成によれば、カレントミラー回路の働きにより、トランジスタＱ１２，Ｑ２２のエミッタ電位が等しい場合には、等しいエミッタ電流Ｉｅ１，Ｉｅ２が流れる。センス抵抗Ｒｓに電流が流れていない場合、トランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２のエミッタは同じ電位となる。このとき、オペアンプ４１２は、トランジスタＭ２を制御して、ドレイン電流Ｉｄを遮断する。これに対して、センス抵抗Ｒｓに電流が流れると、センス抵抗Ｒｓで発生する電圧降下Ｒｓ×ＩｓだけトランジスタＱ１１，Ｑ１２とトランジスタＱ２１，Ｑ２２とのエミッタに電位差が生じる。このため、オペアンプ４１２は、トランジスタＭ２を制御して、トランジスタＱ１１，Ｑ１２とトランジスタＱ２１，Ｑ２２とのエミッタが等しくなるように式（１）に示すドレイン電流Ｉｄ（＝第１の電流）を抵抗Ｒ２に供給する。
Ｉｄ＝Ｉｓ×Ｒｓ／Ｒ２ …（１）
Ｉｄ＝Ｉｓ×Ｒｓ／Ｒ２ …（１）
【0020】
式（１）からも明らかなように、ドレイン電流Ｉｄは、電流Ｉｓに応じた値である。
【0021】
電流検出信号生成回路４１はさらに、トランジスタＭ３と、抵抗Ｒ８，Ｒ９と、オペアンプ４１３とを備え、ドレイン電流Ｉｄを電圧変換して電流検出信号Ｖｉｓとして出力端子ＯＵＴから出力する。抵抗Ｒ８，Ｒ９は、電源ラインＬ１とグランドラインＬ２との間に直列接続されている。第２の電源ラインとしてのグランドラインＬ２は、第２の電源電位としてのグランド電位が供給されている。トランジスタＭ３は、Ｐチャンネルの電界効果トランジスタから構成され、抵抗Ｒ８，Ｒ９の間に接続されている。オペアンプ４１３は、非反転入力に抵抗Ｒ７及びトランジスタＭ２のソースに接続され、反転入力がトランジスタＭ３のソースに接続され、出力がトランジスタＭ３のゲートに接続される。
【0022】
オペアンプ４１３は、ドレイン電流Ｉｄが流れる抵抗Ｒ７とトランジスタＭ２のソースとの接続点電圧に応じた電流が抵抗Ｒ８，Ｒ９に流れるようにトランジスタＭ３を制御する。抵抗Ｒ９とトランジスタＭ３のドレインは出力端子ＯＵＴに接続され、出力端子ＯＵＴから電圧降下Ｒｓ×Ｉｓを増幅した電流検出信号Ｖｉｓが出力される。
【0023】
ところで、図１に示すように、充電装置１に電流センス回路４を組み込んだ場合、入力端子ＩＮＮ，ＩＮＰには、バッテリ電圧に応じた入力電圧Ｖｓｎ，Ｖｓｐが入力される。バッテリ電圧は、充電が進むと高くなり、これに応じて入力電圧Ｖｓｎ，Ｖｓｐも高くなる。入力電圧Ｖｓｎ，Ｖｓｐが高くなると、電圧Ｖ＋と入力電圧Ｖｓｎ，Ｖｓｐとの差分が小さくなり、トランジスタＱ１１，Ｑ１２、Ｑ２１，Ｑ２２のベース・エミッタ電圧が最低動作電圧を下回る虞がある。
【0024】
そこで、本実施形態では、電流センス回路４は、同相入力範囲拡大回路４２を備えている。同相入力範囲拡大回路４２は、第３の抵抗としての抵抗Ｒ３，第４の抵抗としての抵抗Ｒ４と、トランジスタＭ４とを備えている。抵抗Ｒ３，Ｒ４は同一の抵抗値を有する（Ｒ３≒Ｒ４）。抵抗Ｒ３は、トランジスタＱ１１，Ｑ１２のエミッタと、グランドラインＬ２との間に接続されている。抵抗Ｒ４は、トランジスタＱ２１，Ｑ２２のエミッタと、グランドラインＬ２との間に接続されている。トランジスタＭ４は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ４は、抵抗Ｒ３，Ｒ４とグランドラインＬ２との間に接続されている。トランジスタＭ４は、入力電圧Ｖｓｎ，Ｖｓｐの同相入力が高いときにオンされ、低いときにオフされる。
【0025】
よって、同相入力が低い場合（＝トランジスタＭ４がオフの場合）、トランジスタＱ１１，Ｑ１２のエミッタ電位ＶｅｎとトランジスタＱ２１，Ｑ２２のエミッタ電位Ｖｅｐは下記の式（２）で示される。
Ｖｅｎ＝Ｖｓｎ，Ｖｅｐ＝Ｖｓｐ …（２）
なお、式（２）においては、抵抗Ｒ１，Ｒ２に電流が流れることにより発生する電圧降下は無視している。
Ｖｅｎ＝Ｖｓｎ，Ｖｅｐ＝Ｖｓｐ …（２）
なお、式（２）においては、抵抗Ｒ１，Ｒ２に電流が流れることにより発生する電圧降下は無視している。
【0026】
また、同相入力が高い場合（＝トランジスタＭ４がオンの場合）、エミッタ電位Ｖｅｎ，Ｖｅｐは下記の式（３）で表される。
Ｖｅｎ＝Ｖｓｎ×Ｒ３／（Ｒ１＋Ｒ３），
Ｖｅｐ＝Ｖｓｐ×Ｒ４／（Ｒ２＋Ｒ４） …（３）
Ｖｅｎ＝Ｖｓｎ×Ｒ３／（Ｒ１＋Ｒ３），
Ｖｅｐ＝Ｖｓｐ×Ｒ４／（Ｒ２＋Ｒ４） …（３）
【0027】
以上の構成によれば、式（２）及び式（３）から明らかなように、同相入力が高い場合、抵抗Ｒ３，Ｒ４によりエミッタ電位Ｖｅｎ，Ｖｅｐを低減させることができ、同相入力範囲を拡大することができる。
【0028】
また、上述した実施形態によれば、同相入力が低い場合は、抵抗Ｒ３，Ｒ４によりエミッタ電位Ｖｅｎ，Ｖｅｐが低減されないため、精度よく電流Ｉｓを検出することができる。
【0029】
（第２実施形態）
次に、第２実施形態の電流センス回路４Ｂについて図３を参照して説明する。なお、図３において、第１実施形態で既に説明した図２に示す電流センス回路４と同等の部分については同一符号を付してその詳細な説明を省略する。また、図３からは図２に示すオペアンプ４１３、トランジスタＭ３、抵抗Ｒ８，Ｒ９は省略されている。
次に、第２実施形態の電流センス回路４Ｂについて図３を参照して説明する。なお、図３において、第１実施形態で既に説明した図２に示す電流センス回路４と同等の部分については同一符号を付してその詳細な説明を省略する。また、図３からは図２に示すオペアンプ４１３、トランジスタＭ３、抵抗Ｒ８，Ｒ９は省略されている。
【0030】
上述した第１実施形態では、抵抗Ｒ３，Ｒ４のミスマッチ（同一抵抗値とならない）による電流検出信号Ｖｉｓのばらつきや、同相入力依存性が発生する、という虞があった。そこで、第２実施形態では、抵抗Ｒ３，Ｒ４の接続をトランジスタＱ１１，Ｑ１２のエミッタと、トランジスタＱ２１，Ｑ２２のエミッタとの間で切り替えて、抵抗Ｒ３，Ｒ４のミスマッチによる電流検出信号Ｖｉｓのばらつきや同相入力依存性の低減を図った。
【0031】
図３に示すように、電流センス回路４Ｂは、電流検出信号生成回路４１と、同相入力範囲拡大回路４２Ｂとを有している。
【0032】
電流検出信号生成回路４１は、第１実施形態と同様であるため、ここでは詳細な説明を省略する。同相入力範囲拡大回路４２Ｂは、抵抗Ｒ３，Ｒ４と、第１の切替部４２１と、制御部４２２とを有している。抵抗Ｒ３は、グランドラインＬ２と第１の切替部４２１との間に接続されている。抵抗Ｒ４は、グランドラインＬ２と第１の切替部４２１との間に接続されている。
【0033】
第１の切替部４２１は、抵抗Ｒ３，Ｒ４の接続先を各々、トランジスタＱ１１，Ｑ１２のエミッタと、トランジスタＱ２１，Ｑ２２のエミッタとの間で切り替える。第１の切替部４２１は、切替スイッチＳ１，Ｓ２を有する。切替スイッチＳ１は、抵抗Ｒ３の接続をトランジスタＱ１１，Ｑ１２のエミッタと、トランジスタＱ２１，Ｑ２２のエミッタとの間で切り替える。切替スイッチＳ２は、抵抗Ｒ４の接続をトランジスタＱ１１，Ｑ１２のエミッタと、トランジスタＱ２１，Ｑ２２のエミッタとの間で切り替える。
【0034】
今、図３に示すように、切替スイッチＳ１，Ｓ２により、抵抗Ｒ３がトランジスタＱ１１，Ｑ１２のエミッタに接続され、抵抗Ｒ４がトランジスタＱ２１，Ｑ２２のエミッタに接続される状態を第１の状態とする。第１の状態において、エミッタ電位Ｖｅｎ，Ｖｅｐは下記の式（４）で示される。
Ｖｅｎ＝Ｖｓｎ×Ｒ３／（Ｒ１＋Ｒ３），
Ｖｅｐ＝Ｖｓｐ×Ｒ４／（Ｒ２＋Ｒ４） …（４）
Ｖｅｎ＝Ｖｓｎ×Ｒ３／（Ｒ１＋Ｒ３），
Ｖｅｐ＝Ｖｓｐ×Ｒ４／（Ｒ２＋Ｒ４） …（４）
【0035】
次に、切替スイッチＳ１，Ｓ２により、抵抗Ｒ３がトランジスタＱ２１，Ｑ２２のエミッタに接続され、抵抗Ｒ４がトランジスタＱ１１，Ｑ１２のエミッタに接続される状態を第２の状態とする。第２の状態において、エミッタ電位Ｖｅｎ，Ｖｅｐは下記の式（５）で示される。
Ｖｅｎ＝Ｖｓｎ×Ｒ４／（Ｒ１＋Ｒ４），
Ｖｅｐ＝Ｖｓｐ×Ｒ３／（Ｒ２＋Ｒ３） …（５）
Ｖｅｎ＝Ｖｓｎ×Ｒ４／（Ｒ１＋Ｒ４），
Ｖｅｐ＝Ｖｓｐ×Ｒ３／（Ｒ２＋Ｒ３） …（５）
【0036】
制御部４２２は、切替スイッチＳ１，Ｓ２に互いに反転されたクロック信号を供給する。制御部４２２は、例えばデューティ５０％のクロック信号を出力する。これにより、制御部４２２は、第１の状態と第２の状態とに周期的に交互に切り替わるように切替スイッチＳ１，Ｓ２を制御する。このように、抵抗Ｒ３，Ｒ４の接続を切り替えることにより、エミッタ電位Ｖｅｎ，Ｖｅｐは、抵抗Ｒ３，Ｒ４の抵抗値の平均に応じた値となり、抵抗Ｒ３，Ｒ４のミスマッチによる電流検出信号Ｖｉｓのばらつきの低減を図ることができる。
【0037】
また、第１実施形態と同様に入力電圧Ｖｓｎ，Ｖｓｐを抵抗Ｒ３，Ｒ４によって分圧して、エミッタ電位Ｖｅｎ，Ｖｅｐを低減させることができるため、第１実施形態と同様に同相入力範囲を拡大することができる。
【0038】
（第３実施形態）
次に、第３実施形態の電流センス回路４Ｃについて図４を参照して説明する。なお、図４において、第１実施形態で既に説明した図２に示す電流センス回路４と同等の部分については同一符号を付してその詳細な説明を省略する。また、図４からは図２に示すオペアンプ４１３、トランジスタＭ３、抵抗Ｒ８，Ｒ９は省略されている。
次に、第３実施形態の電流センス回路４Ｃについて図４を参照して説明する。なお、図４において、第１実施形態で既に説明した図２に示す電流センス回路４と同等の部分については同一符号を付してその詳細な説明を省略する。また、図４からは図２に示すオペアンプ４１３、トランジスタＭ３、抵抗Ｒ８，Ｒ９は省略されている。
【0039】
図４に示すように、電流センス回路４Ｃは、電流検出信号生成回路４１と、同相入力範囲拡大回路４２Ｃとを有している。
【0040】
電流検出信号生成回路４１は、第１実施形態と同様であるため、ここでは詳細な説明を省略する。同相入力範囲拡大回路４２Ｃは、電流源４２３と、トランジスタＭ５～Ｍ７と、第２の切替部４２１Ｃとを有している。
【0041】
電流源４２３は、トランジスタＭ５に電流を供給する。トランジスタＭ５～Ｍ７は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ５は、ゲート・ドレインが接続されている。トランジスタＭ５は、ドレインが電流源４２３に接続され、ソースがグランドラインＬ２に接続されている。第１の電流源としてのトランジスタＭ６，第２の電流源としてのトランジスタＭ７は、ゲートがトランジスタＭ５のゲート・ドレインに接続されている。
【0042】
トランジスタＭ６は、ソースがグランドラインＬ２に接続され、ドレインが第２の切替部４２１Ｃに接続されている。トランジスタＭ７は、ソースがグランドラインＬ２に接続され、ドレインが第２の切替部４２１Ｃに接続されている。トランジスタＭ５～Ｍ７は、カレントミラー回路を構成し、トランジスタＭ５に流れる電流がトランジスタＭ６，Ｍ７に折り返される。トランジスタＭ６，Ｍ７により折り返される電流Ｉ１，Ｉ２は同一の電流値となるように設計されている（Ｉ１≒Ｉ２）。
【0043】
第２の切替部４２１Ｃは、切替スイッチＳ１Ｃ，Ｓ２Ｃを有している。切替スイッチＳ１Ｃは、トランジスタＭ６のドレインの接続をトランジスタＱ１１，Ｑ１２のエミッタと、トランジスタＱ２１，Ｑ２２のエミッタとの間で切り替える。切替スイッチＳ２Ｃは、トランジスタＭ７のドレインの接続をトランジスタＱ１１，Ｑ１２のエミッタと、トランジスタＱ２１，Ｑ２２のエミッタとの間で切り替える。
【0044】
今、図４に示すように、切替スイッチＳ１Ｃ，Ｓ２Ｃにより、トランジスタＭ６がトランジスタＱ１１，Ｑ１２のエミッタに接続され、トランジスタＭ７がトランジスタＱ２１，Ｑ２２のエミッタに接続される状態を第１の状態とする。第１の状態において、エミッタ電位Ｖｅｎ，Ｖｅｐは下記の式（６）で示される。
Ｖｅｎ＝Ｖｓｎ＋Ｒ１×（Ｉｅ１－Ｉ１），
Ｖｅｐ＝Ｖｓｐ＋Ｒ２×（Ｉｅ２＋Ｉｄ－Ｉ２） …（６）
Ｖｅｎ＝Ｖｓｎ＋Ｒ１×（Ｉｅ１－Ｉ１），
Ｖｅｐ＝Ｖｓｐ＋Ｒ２×（Ｉｅ２＋Ｉｄ－Ｉ２） …（６）
【0045】
次に、切替スイッチＳ１Ｃ，Ｓ２Ｃにより、トランジスタＭ６がトランジスタＱ２１，Ｑ２２のエミッタに接続され、トランジスタＭ７がトランジスタＱ１１，Ｑ１２のエミッタに接続される状態を第２の状態とする。第２の状態において、エミッタ電位Ｖｅｎ，Ｖｅｐは下記の式（７）で示される。
Ｖｅｎ＝Ｖｓｎ＋Ｒ１×（Ｉｅ１－Ｉ２），
Ｖｅｐ＝Ｖｓｐ＋Ｒ２×（Ｉｅ２＋Ｉｄ－Ｉ１） …（７）
Ｖｅｎ＝Ｖｓｎ＋Ｒ１×（Ｉｅ１－Ｉ２），
Ｖｅｐ＝Ｖｓｐ＋Ｒ２×（Ｉｅ２＋Ｉｄ－Ｉ１） …（７）
【0046】
式（６），（７）からも明らかなように、トランジスタＭ６，Ｍ７に電流が流れる経路を設けることにより、エミッタ電位Ｖｅｎ，Ｖｅｐを低減して、同相入力範囲を拡大することができる。電流Ｉ１，Ｉ２は、実際にはミスマッチ（同一電流値とならない）が生じる。
【0047】
本実施形態では、制御部４２２は、切替スイッチＳ１Ｃ，Ｓ２Ｃに互いに反転されたクロック信号を供給する。制御部４２２は、例えばデューティが５０％のクロック信号を出力する。これにより、制御部４２２は、第１の状態と第２の状態とに周期的に交互に切り替わるように切替スイッチＳ１Ｃ，Ｓ２Ｃを制御する。このように、トランジスタＭ６，Ｍ７の接続を切り替えることにより、エミッタ電位Ｖｅｎ，Ｖｅｐは、トランジスタＭ６，Ｍ７により折り返された電流Ｉ１，Ｉ２の平均に応じた値となり、電流Ｉ１，Ｉ２のミスマッチによる電流検出信号Ｖｉｓのばらつきの低減を図ることができる。
【0048】
本発明者らは、電流Ｉ１，Ｉ２のミスマッチ度合がそれぞれ異なる図４に示す複数の電流センス回路４Ｃにおいて、同じ電流をセンス抵抗Ｒｓに流した場合に電流検出信号Ｖｉｓについてモンテカルロシミュレーションを行った。結果を図５に示す。なお、出力端子ＯＵＴにはフィルタを設け、電流検出信号Ｖｉｓの平均値を計測した。
【0049】
同図の左側に示すように、切替スイッチＳ１Ｃ，Ｓ２Ｃにクロックが入力される前、即ち切替スイッチＳ１Ｃ，Ｓ２Ｃが切り替えられていない場合、電流センス回路４Ｃごとに電流検出信号Ｖｉｓが大きくばらつく。これに対して、同図の右側に示すように、切替スイッチＳ１Ｃ，Ｓ２Ｃのクロックが入力され、切替スイッチＳ１Ｃ，Ｓ２Ｃの切替制御が行われると、電流検出信号Ｖｉｓのばらつきをクロック入力前の５分の１程度に抑えることができることが分かる。
【0050】
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
【0051】
なお、第１実施形態では、抵抗Ｒ３，Ｒ４とグランドとの間にトランジスタＭ４を設けていたが、これに限ったものではない。電流検出精度が十分であれば、トランジスタＭ４を設けることは必須ではなく、抵抗Ｒ３，Ｒ４は直接グランドラインＬ２に接続されていてもよい。
【0052】
また、第３実施形態では、電流センス回路４Ｃは、切替スイッチＳ１Ｃ，Ｓ２Ｃを有していたが、これに限ったものではない。切替スイッチＳ１Ｃ，Ｓ２Ｃは必須ではない。電流検出精度が十分であれば、切替スイッチＳ１Ｃ，Ｓ２Ｃはなくてもよく、トランジスタＭ６をトランジスタＱ１１，Ｑ１２のエミッタに接続し、トランジスタＭ７をトランジスタＱ２１，Ｑ２２のエミッタに接続してもよい。
【0053】
第３及び第４実施形態では、制御部４２２は、デューティ５０％のクロック信号を出力して切替スイッチＳ１，Ｓ２、Ｓ１Ｃ，Ｓ２Ｃを制御していたが、これに限ったものではない。抵抗Ｒ３，Ｒ４、電流Ｉ１，Ｉ２のミスマッチに起因する電流検出信号Ｖｉｓのばらつきは、デューティ５０％のクロック信号により低減することができる。しかしながら、電流検出信号Ｖｉｓのばらつきの要因は、抵抗Ｒ３，Ｒ４、電流Ｉ１，Ｉ２のミスマッチだけでなない。そこで、クロック信号のデューティを可変にして、電流検出信号Ｖｉｓのオフセット電圧が一定範囲内となるようなデューティに調整するようにしてもよい。
【0054】
上述した実施形態によれば、電流検出信号生成回路４１は、４つのトランジスタＱ１１，Ｑ１２、Ｑ２１，Ｑ２２を有していたが、これに限ったものではない。例えば、カレントミラー回路を構成する２つのトランジスタの一方を第１のトランジスタとし、他方を第２のトランジスタとし、電流検出信号生成回路４１は２つのトランジスタを有していてもよい。この場合は、２つのトランジスタの一方のコレクタとベースを接続し、他方のトランジスタのベースと接続し、電流源４１１は電源ラインＬ１と２つのトランジスタの一方のコレクタとの間に接続する構成とすればよい。なお、他方のトランジスタのコレクタは、別の電流源や抵抗を介して電源ラインＬ１に接続するなど、コレクタ電流を供給する構成とすればよい。
【0055】
上述した実施形態によれば、トランジスタＱ１１，Ｑ１２、Ｑ２１，Ｑ２２としてはバイポーラトランジスタを用いていたが、これに限ったものではない。トランジスタＱ１１，Ｑ１２、Ｑ２１，Ｑ２２としては電界効果トランジスタから構成されていてもよい。この場合、ＮＰＮ型をＮチャンネル、トランジスタＱ１１，Ｑ１２、Ｑ２１，Ｑ２２のベースをゲート、エミッタをソース、コレクタをドレインに読み替えて説明することができる。
【0056】
上述した実施形態によれば、抵抗Ｒ３，Ｒ４や電流Ｉ１，Ｉ２によりエミッタ電位Ｖｅｎ，Ｖｅｐを低減させて、同相入力範囲を拡大させていたが、これに限ったものではない。図１～図５に示すトランジスタＱ１１，Ｑ１２、Ｑ２１，Ｑ２２、Ｍ２～Ｍ７の導電型を逆にして、電圧源５の正極に接続されている部分をグランドに接続し、グランドに接続されている部分を電圧源５の正極に接続してもよい。この場合、同相入力が低下するとトランジスタＱ１１，Ｑ１２、Ｑ２１，Ｑ２２のベース・エミッタ電圧が最低動作電圧を下回る場合には、抵抗Ｒ３，Ｒ４や電流Ｉ１，Ｉ２によりエミッタ電位Ｖｅｎ，Ｖｅｐを増加させて、同相入力範囲を拡大する。
【符号の説明】
【0057】
４，４Ｂ，４Ｃ 電流センス回路
４１ 電流検出信号生成回路
４２１ 第１の切替部
４２１Ｃ 第２の切替部
４２２ 制御部
Ｉｄ ドレイン電流（第１の電流）
Ｌ１ 電源ライン（第１の電源ライン）
Ｌ２ グランドライン（第２の電源ライン）
Ｍ６ トランジスタ（第１の電流源）
Ｍ７ トランジスタ（第２の電流源）
Ｑ１２ トランジスタ（第１のトランジスタ）
Ｑ２２ トランジスタ（第２のトランジスタ）
Ｒ１ 抵抗（第１の抵抗）
Ｒ２ 抵抗（第２の抵抗）
Ｒ３ 抵抗（第３の抵抗）
Ｒ４ 抵抗（第４の抵抗）
Ｒｓ センス抵抗
Ｖｉｓ 電流検出信号
Ｖ＋ 電圧（第１の電源電圧）
４１ 電流検出信号生成回路
４２１ 第１の切替部
４２１Ｃ 第２の切替部
４２２ 制御部
Ｉｄ ドレイン電流（第１の電流）
Ｌ１ 電源ライン（第１の電源ライン）
Ｌ２ グランドライン（第２の電源ライン）
Ｍ６ トランジスタ（第１の電流源）
Ｍ７ トランジスタ（第２の電流源）
Ｑ１２ トランジスタ（第１のトランジスタ）
Ｑ２２ トランジスタ（第２のトランジスタ）
Ｒ１ 抵抗（第１の抵抗）
Ｒ２ 抵抗（第２の抵抗）
Ｒ３ 抵抗（第３の抵抗）
Ｒ４ 抵抗（第４の抵抗）
Ｒｓ センス抵抗
Ｖｉｓ 電流検出信号
Ｖ＋ 電圧（第１の電源電圧）
【図1】
【図2】
【図3】
【図4】
【図5】