ホーム > 特許ランキング > ＳＫ ｈｙｎｉｘ Ｉｎｃ．
知財求人 - 知財ポータルサイト「IP Force」
特開2024-114603連続リード動作時の性能改善のための半導体装置および動作方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024114603
(43)【公開日】2024-08-23
(54)【発明の名称】連続リード動作時の性能改善のための半導体装置および動作方法
(51)【国際特許分類】
G11C 16/26 20060101AFI20240816BHJP
G11C 11/56 20060101ALI20240816BHJP
G11C 16/24 20060101ALI20240816BHJP
【ＦＩ】
G11C16/26 110
G11C11/56 220
G11C16/24 130
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2023206923
(22)【出願日】2023-12-07
(31)【優先権主張番号】10-2023-0018633
(32)【優先日】2023-02-13
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】310024033
【氏名又は名称】エスケーハイニックス株式会社
【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．
【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ－ｄａｅｒｏ，Ｂｕｂａｌ－ｅｕｂ，Ｉｃｈｅｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000796
【氏名又は名称】弁理士法人三枝国際特許事務所
(72)【発明者】
【氏名】クァク ドン フン
【テーマコード（参考）】
5B225
【Ｆターム（参考）】
5B225BA19
5B225CA01
5B225DA03
5B225EA05
5B225EE04
5B225EE19
5B225EE20
5B225FA01
(57)【要約】 （修正有）
【課題】連続したリード要請時のリード性能を向上させるための半導体装置および動作方法を提供する。
【解決手段】半導体装置１０００は、ページバッファアレイと、ホストから送信されるアドレスとコマンドに基づいて、エンコーディングされたデータを格納するページに対する連続したリード要請を判断する連続リード判断回路と、を含み、ホストから受信した要請が前記連続したリード要請と判断した場合に、前記ページバッファアレイは、コーディングデータを格納しているページのコーディングデータをセンシングして格納して、後のリード動作において活用可能に制御する。
【選択図】図８
【解決手段】半導体装置１０００は、ページバッファアレイと、ホストから送信されるアドレスとコマンドに基づいて、エンコーディングされたデータを格納するページに対する連続したリード要請を判断する連続リード判断回路と、を含み、ホストから受信した要請が前記連続したリード要請と判断した場合に、前記ページバッファアレイは、コーディングデータを格納しているページのコーディングデータをセンシングして格納して、後のリード動作において活用可能に制御する。
【選択図】図８
【特許請求の範囲】
【請求項1】
ページバッファアレイと、
ホストから受信されるアドレスとコマンドに基づいて、エンコーディングされたデータを格納するページに対する連続したリード要請を判断する連続リード判断回路とを含み、
前記ホストから受信された要請が前記連続したリード要請と判断された場合に、前記ページバッファアレイがコーディングデータを格納しているページのコーディングデータをセンシングして格納して、後のリード動作において活用可能に制御する
半導体装置。
ホストから受信されるアドレスとコマンドに基づいて、エンコーディングされたデータを格納するページに対する連続したリード要請を判断する連続リード判断回路とを含み、
前記ホストから受信された要請が前記連続したリード要請と判断された場合に、前記ページバッファアレイがコーディングデータを格納しているページのコーディングデータをセンシングして格納して、後のリード動作において活用可能に制御する
半導体装置。
【請求項2】
前記ページバッファアレイは、複数のページバッファを含み、
前記複数のページバッファのそれぞれは、
第１ラッチおよび第２ラッチを含み、
前記第１ラッチは、
リード動作が要請されたページのデータをセンシングして格納し、
前記第２ラッチは、
前記コーディングデータを格納する、
請求項１に記載の半導体装置。
前記複数のページバッファのそれぞれは、
第１ラッチおよび第２ラッチを含み、
前記第１ラッチは、
リード動作が要請されたページのデータをセンシングして格納し、
前記第２ラッチは、
前記コーディングデータを格納する、
請求項１に記載の半導体装置。
【請求項3】
前記複数のページバッファのそれぞれは、
前記第２ラッチに格納された前記コーディングデータに基づいて、前記第１ラッチに格納された値を反転または保持させる、
請求項２に記載の半導体装置。
前記第２ラッチに格納された前記コーディングデータに基づいて、前記第１ラッチに格納された値を反転または保持させる、
請求項２に記載の半導体装置。
【請求項4】
Ｎ個のページのデータがエンコーディングおよび分散して格納されたＮ＋１個のページのメモリセルと、
前記Ｎ個のページのデータに対する連続したリード要請が受信されれば、前記Ｎ＋１個のページのうちコーディングデータが格納されたページのメモリセルからコーディングデータをリードし、前記コーディングデータを用いて残りのページのデータをデコーディングするページバッファアレイとを含む
半導体装置。
前記Ｎ個のページのデータに対する連続したリード要請が受信されれば、前記Ｎ＋１個のページのうちコーディングデータが格納されたページのメモリセルからコーディングデータをリードし、前記コーディングデータを用いて残りのページのデータをデコーディングするページバッファアレイとを含む
半導体装置。
【請求項5】
前記コーディングデータは、
前記残りのページのリード動作期間に前記ページバッファアレイに格納される、
請求項４に記載の半導体装置。
前記残りのページのリード動作期間に前記ページバッファアレイに格納される、
請求項４に記載の半導体装置。
【請求項6】
前記Ｎ個のページは、第１ページ、第２ページ、第３ページ、第４ページ、および第５ページを含み、
前記メモリセルは、第１メモリセルおよび第２メモリセルを含み、
前記第１および第２メモリセルは、各３個のページずつ計６個のページを格納し、
前記第１メモリセルは、前記第１～第３ページに対応するデータを格納し、前記第２メモリセルは、前記第３～第５ページに対応するデータを格納する、
請求項４に記載の半導体装置。
前記メモリセルは、第１メモリセルおよび第２メモリセルを含み、
前記第１および第２メモリセルは、各３個のページずつ計６個のページを格納し、
前記第１メモリセルは、前記第１～第３ページに対応するデータを格納し、前記第２メモリセルは、前記第３～第５ページに対応するデータを格納する、
請求項４に記載の半導体装置。
【請求項7】
前記ページバッファアレイは、
前記第１および第２メモリセルのそれぞれに分散して格納された前記第３ページに対応するデータをセンシングして前記第１および第５ページのエンコーディングの有無を判別し、判別された結果を格納する、
請求項６に記載の半導体装置。
前記第１および第２メモリセルのそれぞれに分散して格納された前記第３ページに対応するデータをセンシングして前記第１および第５ページのエンコーディングの有無を判別し、判別された結果を格納する、
請求項６に記載の半導体装置。
【請求項8】
前記ページバッファアレイは、複数のページバッファを含み、
前記複数のページバッファのそれぞれは、
共通ノードに連結された第１ラッチおよび第２ラッチを含み、
前記第１ラッチは、
前記第１メモリセルに格納された前記第３ページに対応するデータをセンシングして格納し、
前記第２ラッチは、
前記第２メモリセルに格納された前記第３ページに対応するデータをセンシングして格納する、
請求項６に記載の半導体装置。
前記複数のページバッファのそれぞれは、
共通ノードに連結された第１ラッチおよび第２ラッチを含み、
前記第１ラッチは、
前記第１メモリセルに格納された前記第３ページに対応するデータをセンシングして格納し、
前記第２ラッチは、
前記第２メモリセルに格納された前記第３ページに対応するデータをセンシングして格納する、
請求項６に記載の半導体装置。
【請求項9】
前記複数のページバッファのそれぞれは、
前記第１ラッチに格納された値と前記第２ラッチに格納された値とを比較した結果に対応して、前記共通ノードのレベルを形成する、請求項８に記載の半導体装置。
前記第１ラッチに格納された値と前記第２ラッチに格納された値とを比較した結果に対応して、前記共通ノードのレベルを形成する、請求項８に記載の半導体装置。
【請求項10】
前記複数のページバッファのそれぞれは、
前記第１ラッチに格納された値と前記第２ラッチに格納された値とが同一の場合、前記共通ノードを第１レベルで形成し、
前記第１ラッチに格納された値と前記第２ラッチに格納された値とが異なる場合、前記共通ノードを第２レベルで形成する、
請求項９に記載の半導体装置。
前記第１ラッチに格納された値と前記第２ラッチに格納された値とが同一の場合、前記共通ノードを第１レベルで形成し、
前記第１ラッチに格納された値と前記第２ラッチに格納された値とが異なる場合、前記共通ノードを第２レベルで形成する、
請求項９に記載の半導体装置。
【請求項11】
前記複数のページバッファのそれぞれは、
前記第１ラッチに格納された値と前記第２ラッチに格納された値とを比較した後、前記共通ノードのレベルをコーディングデータとして前記第２ラッチに格納する、
請求項１０に記載の半導体装置。
前記第１ラッチに格納された値と前記第２ラッチに格納された値とを比較した後、前記共通ノードのレベルをコーディングデータとして前記第２ラッチに格納する、
請求項１０に記載の半導体装置。
【請求項12】
前記ページバッファアレイは、
複数のページバッファを含み、
前記複数のページバッファのそれぞれは、
第１ラッチおよび第２ラッチを含み、
前記第１ラッチは、
前記第１メモリセルまたは前記第２メモリセルに格納されたデータをセンシングして格納し、
前記第２ラッチは、
前記第１および第５ページのエンコーディングの有無を判別した結果をコーディングデータとして格納する、
請求項６に記載の半導体装置。
複数のページバッファを含み、
前記複数のページバッファのそれぞれは、
第１ラッチおよび第２ラッチを含み、
前記第１ラッチは、
前記第１メモリセルまたは前記第２メモリセルに格納されたデータをセンシングして格納し、
前記第２ラッチは、
前記第１および第５ページのエンコーディングの有無を判別した結果をコーディングデータとして格納する、
請求項６に記載の半導体装置。
【請求項13】
前記複数のページバッファのそれぞれは、
前記第２ラッチに格納された前記コーディングデータに基づいて、前記第１ラッチに格納された値を反転または保持させて前記元データを復旧させる、
請求項１２に記載の半導体装置。
前記第２ラッチに格納された前記コーディングデータに基づいて、前記第１ラッチに格納された値を反転または保持させて前記元データを復旧させる、
請求項１２に記載の半導体装置。
【請求項14】
同一の一対のメモリセルに対する連続したリード要請を受信する動作と、
前記一対のメモリセルに格納されたコーディングデータを判別する動作と、
前記一対のメモリセルに格納されたデータのうち前記コーディングデータを除いたデータをセンシングする動作と、
前記データをセンシングする動作においてセンシングされたデータと前記コーディングデータとを演算する動作とを含む
半導体装置の動作方法。
前記一対のメモリセルに格納されたコーディングデータを判別する動作と、
前記一対のメモリセルに格納されたデータのうち前記コーディングデータを除いたデータをセンシングする動作と、
前記データをセンシングする動作においてセンシングされたデータと前記コーディングデータとを演算する動作とを含む
半導体装置の動作方法。
【請求項15】
前記コーディングデータを判別する動作は、
前記連続したリード要請の順序とは関係なく、前記コーディングデータを判別する動作を優先実行する動作を含む、
請求項１４に記載の半導体装置の動作方法。
前記連続したリード要請の順序とは関係なく、前記コーディングデータを判別する動作を優先実行する動作を含む、
請求項１４に記載の半導体装置の動作方法。
【請求項16】
前記コーディングデータを第１ラッチに格納する動作と、
前記データをセンシングする動作においてセンシングされたデータを第２ラッチに格納する動作とをさらに含む、
請求項１４に記載の半導体装置の動作方法。
前記データをセンシングする動作においてセンシングされたデータを第２ラッチに格納する動作とをさらに含む、
請求項１４に記載の半導体装置の動作方法。
【請求項17】
前記演算する動作は、
前記第１ラッチに格納された値に基づいて、前記第２ラッチに格納された値を反転または保持させる動作を含む、
請求項１６に記載の半導体装置の動作方法。
前記第１ラッチに格納された値に基づいて、前記第２ラッチに格納された値を反転または保持させる動作を含む、
請求項１６に記載の半導体装置の動作方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路技術に関し、より詳しくは、連続リード動作時の性能改善のための半導体装置および動作方法に関する。
【背景技術】
【0002】
最近、電子機器の小型化、低電力化、高性能化、多様化などに伴い、コンピュータ、携帯用通信機器などの多様な電子機器において情報を格納可能な半導体装置が要求されている。半導体装置は、大きく、揮発性メモリ装置と、不揮発性メモリ装置とに分けられる。揮発性メモリ装置は、データ処理速度が速いのに対し、格納されたデータを保持するために電源が持続的に供給されなければならないというデメリットがあり、不揮発性メモリ装置は、格納されたデータを保持するために電源が継続的に供給されなくてもよいのに対し、データ処理速度が遅いというデメリットがある。
【0003】
不揮発性メモリ装置は、同じ面積により多くのメモリセルを配置するために、１つのホール（ｈｏｌｅ）をカットして複数のメモリセルを形成する技術を開発している。
【0004】
これとともに、２つのメモリセルにマルチビットのデータを格納する技術の開発に関する研究が進められている。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の実施例は、連続したリード要請時のリード性能を向上させるための半導体装置および動作方法を提供する。
【課題を解決するための手段】
【0006】
本発明の実施例による半導体装置は、ページバッファアレイと、ホストから受信されるアドレスとコマンドに基づいて、エンコーディングされたデータを格納するページに対する連続したリード要請を判断する連続リード判断回路とを含み、前記ホストから受信された要請が前記連続したリード要請と判断された場合に、前記ページバッファアレイがコーディングデータを格納しているページのコーディングデータをセンシングして格納して、後のリード動作において活用可能に制御することができる。
【0007】
本発明の他の実施例による半導体装置は、Ｎ個のページのデータがエンコーディングおよび分散して格納されたＮ＋１個のページのメモリセルと、前記Ｎ個のページのデータに対する連続したリード要請が受信されれば、前記Ｎ＋１個のページのうちコーディングデータが格納されたページのメモリセルからコーディングデータをリードし、前記コーディングデータを用いて残りのページのデータをデコーディングするページバッファアレイとを含むことができる。
【0008】
本発明の実施例による半導体装置の動作方法は、同一の一対のメモリセルに対する連続したリード要請を受信する動作と、前記一対のメモリセルに格納されたコーディングデータを判別する動作と、前記一対のメモリセルに格納されたデータのうち前記コーディングデータを除いたデータをセンシングする動作と、前記データをセンシングする動作においてセンシングされたデータと前記コーディングデータとを演算する動作とを含むことができる。
【発明の効果】
【0009】
同一のセルに対する連続したリード要請時の半導体装置のリード性能を向上させることができる効果がある。
【図面の簡単な説明】
【0010】
【図1】本発明の実施例による半導体装置を概略的に説明するための図である。
【図2】本発明の実施例による半導体装置のデータ入出力を概略的に説明するための図である。
【図3】本発明の実施例による半導体装置のメモリセルに対するデータの読み取りを説明するための図である。
【図4】本発明の実施例による半導体装置のリード動作を説明するための図である。
【図5】本発明の実施例による半導体装置のページバッファに対する動作を説明するための図である。
【図6】本発明の実施例による半導体装置のページバッファに対する動作を説明するための図である。
【図7】本発明の実施例による半導体装置のページバッファに対する動作を説明するための図である。
【図8】本発明の実施例による半導体装置の構成を説明するための図である。
【図9】本発明の実施例による半導体装置の動作方法を説明するための図である。
【発明を実施するための形態】
【0011】
以下、添付した図面を参照して、本発明の技術的思想による実施例を説明する。
【0012】
図１は、本発明の実施例による半導体装置を概略的に説明するための図である。
【0013】
図１を参照すれば、本発明の実施例による半導体装置１００は、マルチビットデータ（ｍｕｔｉ－ｂｉｔ Ｄａｔａ）を一対のメモリセル４１、４２に格納し、格納されたマルチビットデータ（ｍｕｌｔｉ－ｂｉｔ Ｄａｔａ）を出力するように構成される。例えば、半導体装置１００は、ホスト２００から５ビット（５Ｂｉｔ）のマルチビットデータ（ｍｕｔｉ ｂｉｔ Ｄａｔａ）を受信して、一対のメモリセル４１、４２に分散格納することができる。また、半導体装置１００は、一対のメモリセル４１、４２に分散格納されたデータを５ビット（５Ｂｉｔ）のマルチビットデータ（ｍｕｌｔｉ－ｂｉｔ Ｄａｔａ）に復旧し、復旧されたデータをホスト２００に送信することができる。
【0014】
本発明の実施例による半導体装置１００は、データ入出力回路１０と、エンコーディング回路２０と、データ伝達回路３０と、一対のメモリセル４１、４２と、デコーディング回路５０とを含むことができる。このとき、図１に示された半導体装置１００は、受信されたマルチビットデータを分散して一対のメモリセルに格納し、一対のメモリセルに格納されたデータを復旧して出力する動作を実現するための実施例として示された半導体装置の構成である。
【0015】
データ入出力回路１０は、ホスト２００（例えば、メモリコントローラ）からマルチビットデータ（ｍｕｌｔｉ－ｂｉｔ Ｄａｔａ、例えば、５Ｂｉｔ Ｄａｔａ）を受信することができる。
【0016】
エンコーディング回路２０は、一対のメモリセル４１、４２に５ビットのデータが格納できるように、５ビットのデータを分散させ、必要に応じて、分散したデータをエンコーディングすることができる。
【0017】
データ伝達回路３０は、分散したデータが一対のメモリセル４１、４２にそれぞれ格納されるように、分散したデータを一対のメモリセル４１、４２に伝達することができる。これとともに、データ伝達回路３０は、一対のメモリセル４１、４２に格納されたデータをデコーディング回路５０に伝達することができる。このとき、データ伝達回路３０は、一対のメモリセル４１、４２を選択し、選択された一対のメモリセル４１、４２をセンシング可能なロウデコーダ（ＸＤＥＣ、Ｒｏｗ Ｄｅｃｏｄｅｒ）およびページバッファＰＢを含むことができる。
【0018】
一対のメモリセル４１、４２は、第１メモリセル４１および第２メモリセル４２を含むことができる。例えば、第１および第２メモリセル４１、４２のそれぞれは、マルチレベルセル（Ｍｕｌｔｉ－Ｌｅｖｅｌ Ｃｅｌｌ；ＭＬＣ）を含むことができる。第１メモリセル４１は、奇数プラグセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）を含み、第２メモリセル４２は、偶数プラグセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）を含むことができる。
【0019】
デコーディング回路５０は、データ伝達回路３０が伝達するデータ（例えば、分散格納されたデータ）を５ビット（５Ｂｉｔ）のデータに復旧させることができる。
【0020】
デコーディング回路５０によって復旧されたデータは、データ入出力回路１０を介してホスト２００に出力される。
【0021】
図２は、本発明の実施例による半導体装置のデータ入出力を概略的に説明するための図である。図２は、マルチビットデータを一対のメモリセルに格納するために、マルチビットデータを分散させ、分散したデータをエンコーディングする動作、および一対のメモリセルに格納されたデータをマルチビットデータに復旧させる動作を概略的に示す図である。したがって、図２は、データの分散方法、エンコーディング方法および復旧方法に限定するものではないことを明らかにする。また、図２は、５ビットのマルチビットデータを例として説明するものに過ぎず、５ビットデータを限定するものではない。例えば、半導体装置１００は、ページ単位でメモリセルにデータを格納し、格納されたデータを復旧して出力するように構成される。したがって、図２に示された１つのページは、半導体装置１００が一度に処理するデータ単位であってもよい。
【0022】
図２を参照すれば、５ビット（５Ｂｉｔ）のマルチビットデータ（５Ｂｉｔ Ｄａｔａ、以下、５ビットデータ）は、５個のページ１ｓｔＰａｇｅ、２ｎｄＰａｇｅ、３ｒｄＰａｇｅ、４ｔｈＰａｇｅ、５ｔｈＰａｇｅを含むことができる。また、第１および第２メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ、Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のそれぞれは、３個のページをＬＳＢデータ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ、下位ビットデータ）、ＣＳＢデータ（Ｃｅｎｔｒａｌ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ、中間ビットデータ）、およびＭＳＢデータ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）として格納することができる。
【0023】
５ビットデータ（５Ｂｉｔ Ｄａｔａ）は、第１～第５ページ１ｓｔＰａｇｅ、２ｎｄＰａｇｅ、３ｒｄＰａｇｅ、４ｔｈＰａｇｅ、５ｔｈＰａｇｅを含むことができる。各ページ１ｓｔＰａｇｅ、２ｎｄＰａｇｅ、３ｒｄＰａｇｅ、４ｔｈＰａｇｅ、５ｔｈＰａｇｅは、５ビットデータ（５Ｂｉｔ Ｄａｔａ）の各ビットに対応するレベルを有することができる。
【0024】
５ビットデータ（５Ｂｉｔ Ｄａｔａ）は、第１～第３ページ１ｓｔＰａｇｅ、２ｎｄＰａｇｅ、３ｒｄＰａｇｅと、第３～第５ページ３ｒｄＰａｇｅ、４ｔｈＰａｇｅ、５ｔｈＰａｇｅとに分散することができる。第１～第３ページ１ｓｔＰａｇｅ、２ｎｄＰａｇｅ、３ｒｄＰａｇｅは、第１メモリセル４１（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）に伝達されてＬＳＢデータ、ＣＳＢデータ、ＭＳＢデータとして格納され、第３～第５ページ３ｒｄＰａｇｅ、４ｔｈＰａｇｅ、５ｔｈＰａｇｅは、第２メモリセル４２（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）に伝達されてＬＳＢデータ、ＣＳＢデータ、ＭＳＢデータとして格納される。例えば、第１メモリセル４１（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）に格納される３個のページ１ｓｔＰａｇｅ、２ｎｄＰａｇｅ、３ｒｄＰａｇｅの少なくとも１つのページはエンコーディングされ、残りのページの少なくとも１つのページは第２メモリセル４２（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）に格納されるデータのエンコーディングの有無に関する情報が格納される。第２メモリセル４２（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）に格納される３個のページ３ｒｄＰａｇｅ、４ｔｈＰａｇｅ、５ｔｈＰａｇｅの少なくとも１つのページはエンコーディングされ、残りのページの少なくとも１つのページは第１メモリセル４１（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）に格納されるデータのエンコーディングの有無に関する情報が格納される。より詳しくは、例えば、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータとして格納される第１ページ１ｓｔＰａｇｅと、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータとして格納される第５ページ５ｔｈＰａｇｅとはエンコーディングされ、第１ページ１ｓｔＰａｇｅと第５ページ５ｔｈＰａｇｅのエンコーディングの有無は、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）にＭＳＢデータとして格納される第３ページ３ｒｄＰａｇｅと、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）にＬＳＢデータとして格納される第３ページ３ｒｄＰａｇｅとに格納される。
【0025】
上述のように、第１および第２メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ、Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のそれぞれは、元ページからエンコーディング可能なデータ（１ｓｔＰａｇｅ、５ｔｈＰａｇｅ）、元ページと同じ情報のデータ（２ｎｄＰａｇｅ、４ｔｈＰａｇｅ）、元ページとエンコーディングの有無に関する情報を含むデータ（３ｒｄＰａｇｅ）を格納することができる。このとき、エンコーディング可能な、すなわち、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）にＬＳＢデータとして格納される第１ページ１ｓｔＰａｇｅと、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）にＭＳＢデータとして格納される第５ページ５ｔｈＰａｇｅとは元ページ（５Ｂｉｔ Ｄａｔａの１ｓｔＰａｇｅ、５ｔｈＰａｇｅ）と異なるレベルに変換され、異なるレベルに変換される場合に、エンコーディングされたと判断することができる。また、第１および第２メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ、Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）に格納される第１および第５ページ１ｓｔＰａｇｅ、５ｔｈＰａｇｅのレベルが変換されたという情報は、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）に格納されるＭＳＢデータ（３ｒｄＰａｇｅ）および第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）に格納されるＬＳＢデータ（３ｒｄＰａｇｅ）に含まれる。
【0026】
第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）に格納された第１～第３ページ１ｓｔＰａｇｅ、２ｎｄＰａｇｅ、３ｒｄＰａｇｅと、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）に格納された第３～第５ページ３ｒｄＰａｇｅ、４ｔｈＰａｇｅ、５ｔｈＰａｇｅとはデコーディング動作（ｄｅｃｏｄｉｎｇ）によって５ビットデータ（５ｂｉｔ ｄａｔａ）に復旧される。
【0027】
５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第１ページ１ｓｔＰａｇｅを復旧するために、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータ（３ｒｄＰａｇｅ）と第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータ（３ｒｄＰａｇｅ）とをセンシングしてエンコーディングの有無を判別し、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータ（１ｓｔＰａｇｅ）をセンシングすることができる。このとき、エンコーディングの有無によって第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）からセンシングされたＬＳＢデータ（１ｓｔＰａｇｅ）のレベルを変換または保持させることができる。例えば、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）からセンシングされたＬＳＢデータ（１ｓｔＰａｇｅ）のレベルがハイレベルであり、第１ページ１ｓｔＰａｇｅはエンコーディングされたと判別される場合、５ビットデータ（５ｂｉｔ ｄａｔａ）の第１ページ１ｓｔＰａｇｅはローレベルに復旧される。一方、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）からセンシングされたＬＳＢデータ（１ｓｔＰａｇｅ）のレベルがハイレベルであり、第１ページ１ｓｔＰａｇｅはエンコーディングされていないと判別された場合、５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第１ページ１ｓｔＰａｇｅはハイレベルに復旧される。
【0028】
５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第２ページ２ｎｄＰａｇｅを復旧するために、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＣＳＢデータ（２ｎｄＰａｇｅ）をセンシングすることができる。このとき、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＣＳＢデータ（２ｎｄＰａｇｅ）のセンシング結果は、５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第２ページ２ｎｄＰａｇｅであってもよい。
【0029】
５ビットデータ（５Ｂｉｔ ｄａｔａ）の第３ページ３ｒｄＰａｇｅを復旧するために、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータ（３ｒｄＰａｇｅ）と第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータ（３ｒｄＰａｇｅ）とをセンシングすることができる。第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータ（３ｒｄＰａｇｅ）と第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータ（３ｒｄＰａｇｅ）とをセンシングしたレベルに基づいて、５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第３ページ３ｒｄＰａｇｅを復旧することができる。
【0030】
５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第４ページ４ｔｈＰａｇｅを復旧するために、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＣＳＢデータ（４ｔｈＰａｇｅ）をセンシングすることができる。このとき、第２メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＣＳＢデータ（４ｔｈＰａｇｅ）のセンシング結果は、５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第４ページ４ｔｈＰａｇｅであってもよい。
【0031】
５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第５ページ５ｔｈＰａｇｅを復旧するために、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータ（３ｒｄＰａｇｅ）と第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータ（３ｒｄＰａｇｅ）とをセンシングしてエンコーディングの有無を判別し、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータ（５ｔｈＰａｇｅ）をセンシングすることができる。このとき、エンコーディングの有無によって第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）からセンシングされたＭＳＢデータ（５ｔｈＰａｇｅ）のレベルを変換または保持させることができる。例えば、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）からセンシングされたＭＳＢデータ（５ｔｈＰａｇｅ）のレベルがハイレベルであり、第５ページ５ｔｈＰａｇｅはエンコーディングされたと判別される場合、５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第５ページ５ｔｈＰａｇｅはローレベルに復旧される。一方、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）からセンシングされたＭＳＢデータ（５ｔｈＰａｇｅ）のレベルがハイレベルであり、第５ページ５ｔｈＰａｇｅはエンコーディングされていないと判別された場合、５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第５ページ５ｔｈＰａｇｅはハイレベルに復旧される。
【0032】
上述のように、エンコーディングされて格納可能な５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第１および第５ページ１ｓｔＰａｇｅ、５ｔｈＰａｇｅを復旧するためには、エンコーディングの有無に関する情報を格納している第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータおよび第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータのセンシングが必要である。これとともに、５ビットデータ（５Ｂｉｔ Ｄａｔａ）の第３ページ３ｒｄＰａｇｅを復旧するためにも、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータおよび第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータのセンシングが必要である。
【0033】
結局、第１および第２メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ、Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）に分散格納された５ビットデータ（５Ｂｉｔ Ｄａｔａ）を復旧するためには、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータおよび第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータのセンシングが最大３回必要である。
【0034】
本発明の実施例による半導体装置は、第１および第２メモリセルに分散格納されたマルチビットデータの復旧時、エンコーディングの有無に関する情報を含むデータを先にセンシングし、格納して、エンコーディングされたページを復旧する場合、格納された情報を用いることにより、データの復旧に必要な時間を短縮することができる。
【0035】
図３は、本発明の実施例による半導体装置のメモリセルに対するデータの読み取りを説明するための図である。このとき、図３は、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータのセンシング結果と第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータのセンシング結果とを読み取って、元データ（５Ｂｉｔ Ｄａｔａ）の第１および第５ページ１ｓｔＰａｇｅ、５ｔｈＰａｇｅに対するエンコーディングの有無を判別する動作を行い、元データ（５Ｂｉｔ Ｄａｔａ）の第３ページ３ｒｄＰａｇｅを復旧する動作を説明するための図である。
【0036】
図３に示されるように、本発明の実施例による半導体装置は、元データ（５Ｂｉｔ Ｄａｔａ）の第１および第５ページ１ｓｔＰａｇｅ、５ｔｈＰａｇｅのエンコーディングの有無と元データ（５Ｂｉｔ Ｄａｔａ）の第３ページ３ｒｄＰａｇｅに対するデータ（ハイまたはローレベル）に対する４つの場合の数を示すために、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータと第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータとを用いることができる。このとき、元データ（５Ｂｉｔ Ｄａｔａ）の第１および第５ページ１ｓｔＰａｇｅ、５ｔｈＰａｇｅのエンコーディングの有無はコーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）として表示され、元データ（５Ｂｉｔ Ｄａｔａ）の第３ページ３ｒｄＰａｇｅのデータは３ｒｄＰａｇｅ Ｄａｔａとして表示される。コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）がハイレベル（Ｈｉｇｈ ｌｅｖｅｌ、１）の場合、元データ（５Ｂｉｔ Ｄａｔａ）の第１および第５ページ１ｓｔＰａｇｅ、５ｔｈＰａｇｅのそれぞれはエンコーディングされて、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータと第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータとして格納されたことを意味することができる。
【0037】
図３を参照すれば、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータと第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータとがいずれもローレベルの場合、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）はハイレベル（Ｈｉｇｈ ｌｅｖｅｌ、１）であり、元データ（５Ｂｉｔ Ｄａｔａ）の第３ページデータ（３ｒｄＰａｇｅ Ｄａｔａ）はローレベル（Ｌｏｗ ｌｅｖｅｌ、０）であってもよい。
【0038】
第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータと第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータとがいずれもハイレベルの場合、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）はハイレベル（Ｈｉｇｈ ｌｅｖｅｌ、１）であり、元データ（５Ｂｉｔ Ｄａｔａ）の第３ページデータ（３ｒｄＰａｇｅ Ｄａｔａ）はハイレベルであってもよい。
【0039】
第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータがローレベル（Ｌｏｗ ｌｅｖｅｌ、０）、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータがハイレベルの場合、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）はローレベル（Ｌｏｗ ｌｅｖｅｌ、０）であり、元データ（５Ｂｉｔ Ｄａｔａ）の第３ページデータ（３ｒｄＰａｇｅ Ｄａｔａ）はローレベル（Ｌｏｗ ｌｅｖｅｌ、０）であってもよい。
【0040】
第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータがハイレベル（Ｈｉｇｈ ｌｅｖｅｌ、１）、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータがローレベル（Ｌｏｗ ｌｅｖｅｌ、０）の場合、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）はローレベル（Ｌｏｗ ｌｅｖｅｌ、０）であり、元データ（５Ｂｉｔ Ｄａｔａ）の第３ページデータ（３ｒｄＰａｇｅ Ｄａｔａ）はハイレベル（Ｈｉｇｈ ｌｅｖｅｌ、１）であってもよい。
【0041】
結局、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータと第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータとが同一レベルの場合、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）はハイレベルであってもよい。一方、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータと第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータとが互いに異なるレベルの場合、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）はローレベルであってもよい。
【0042】
これとともに、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）のレベルとは関係なく、元データ（５Ｂｉｔ Ｄａｔａ）の第３ページデータ（３ｒｄＰａｇｅ Ｄａｔａ）は、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータと同一レベルであってもよい。
【0043】
したがって、本発明の実施例による半導体装置は、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータと第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータとを比較して、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）を生成して格納することができる。
【0044】
また、本発明の実施例による半導体装置は、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）を生成した後、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータを元データ（５Ｂｉｔ Ｄａｔａ）の第３ページ３ｒｄＰａｇｅとして出力することができる。
【0045】
図４は、本発明の実施例による半導体装置のリード動作を説明するための図である。このとき、図４は、ホスト２００（例えば、メモリコントローラ）から受信されるアドレスとコマンドに基づいて、エンコーディングされたデータを格納するページに対する連続したリード要請について説明するための図である。
【0046】
より詳しくは、図４は、メモリコントローラ２００からマルチビットデータを分散格納した一対のメモリセルに対して格納されたマルチビットデータを出力せよ、という旨の連続したリード命令が受信される場合、半導体装置１００のリード動作を説明するための図である。
【0047】
図４を参照すれば、第１～第５ページ１ｓｔＰａｇｅ、２ｎｄＰａｇｅ、３ｒｄＰａｇｅ、４ｔｈＰａｇｅ、５ｔｈＰａｇｅを有する元データを分散して格納した一対のメモリセルに対して第１～第５ページ１ｓｔＰａｇｅ、２ｎｄＰａｇｅ、３ｒｄＰａｇｅ、４ｔｈＰａｇｅ、５ｔｈＰａｇｅを連続して出力せよ、という旨のリード要請が連続して半導体装置２００に受信される。
【0048】
本発明の実施例による半導体装置１００は、メモリコントローラ２００から連続して受信されたリード要請を再配置して、連続したリード要請のうち特定のページ１ｓｔＰａｇｅ、５ｔｈＰａｇｅのエンコーディングの有無に関する情報を含むページ３ｒｄＰａｇｅを最優先に復旧することができる。例えば、半導体装置１００は、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータおよび第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータを最優先にセンシングし、読み取って、第３ページ３ｒｄＰａｇｅを復旧させることができる。このとき、特定のページ１ｓｔＰａｇｅ、５ｔｈＰａｇｅのエンコーディングの有無に関する情報を含むコーディングデータ（ｃｏｄｉｎｇ ｄａｔａ）が読み取られて格納される。以後、残りのページ１ｓｔＰａｇｅ、２ｎｄＰａｇｅ、４ｔｈＰａｇｅ、５ｔｈＰａｇｅの復旧が行われる。ここで、特定のページ１ｓｔＰａｇｅ、５ｔｈＰａｇｅを復旧する場合、格納されたコーディングデータ（ｃｏｄｉｎｇ ｄａｔａ）が用いられる。
【0049】
リード要請に対するページ復旧が完了すれば、メモリコントローラ２００から受信されたリード要請の順序と同じく、第１～第５ページ１ｓｔＰａｇｅ、２ｎｄＰａｇｅ、３ｒｄＰａｇｅ、４ｔｈＰａｇｅ、５ｔｈＰａｇｅの順序でメモリコントローラ２００に送信することができる。
【0050】
【0051】
図５は、エンコーディングされずに第１および第２メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ、Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）に格納された元データ（５Ｂｉｔ Ｄａｔａ）のページを復旧させる動作を説明するための図である。
【0052】
図５は、元データ（５Ｂｉｔ Ｄａｔａ）の第２ページ２ｎｄＰａｇｅと第４ページ４ｔｈＰａｇｅを復旧するページバッファＰＢの動作を説明するための図である。
【0053】
図５を参照すれば、ページバッファＰＢは、共通ノードＣｏｍｍｏｎＮｏｄｅに共通連結された第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２を含むことができる。
【0054】
第１ラッチＬａｔｃｈ１は、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）および第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のうち選択されたメモリセルのデータをセンシングして格納することができる。
【0055】
例えば、第１ラッチＬａｔｃｈ１は、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＣＳＢデータをセンシングして格納することができる。このとき、第１ラッチＬａｔｃｈ１に格納された第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＣＳＢデータは、元データ（５Ｂｉｔ Ｄａｔａ）の第２ページ２ｎｄＰａｇｅとして出力される。
【0056】
また、第１ラッチＬａｔｃｈ１は、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＣＳＢデータをセンシングして格納することができる。このとき、第１ラッチＬａｔｃｈ１は、格納された第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＣＳＢデータを元データ（５Ｂｉｔ Ｄａｔａ）の第４ページ４ｔｈＰａｇｅとして出力される。
【0057】
結局、元データ（５Ｂｉｔ Ｄａｔａ）のうちエンコーディングされずに第１および第２メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ、Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）に格納される第２および第４ページ２ｎｄＰａｇｅ、４ｔｈＰａｇｅは、第１および第２メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ、Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）をセンシングした結果として出力される。
【0058】
図６は、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）を判別する動作を行うページバッファＰＢの動作を説明するための図である。
【0059】
図６を参照すれば、ページバッファＰＢは、共通ノードＣｏｍｍｏｎＮｏｄｅに共通連結された第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２を含むことができる。このとき、ページバッファＰＢは、共通ノードＣｏｍｍｏｎＮｏｄｅを用いて第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２に格納された値に対して多様な演算を行うことができる。図６のページバッファＰＢは、共通ノードＣｏｍｍｏｎＮｏｄｅを用いて第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２に格納された値が同一か、同一でないかを比較する比較演算を行い、比較演算の結果に対応するレベルで共通ノードＣｏｍｍｏｎＮｏｄｅのレベルを形成することができる。
【0060】
第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２のうちの１つのラッチ（例えば、第１ラッチＬａｔｃｈ１）は、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータをセンシングして格納することができる。
【0061】
第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２のうちの他の１つのラッチ（例えば、第２ラッチＬａｔｃｈ２）は、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータをセンシングして格納することができる。
【0062】
ページバッファＰＢは、第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２のそれぞれに格納されたセンシング結果を共通ノードＣｏｍｍｏｎＮｏｄｅを介して比較演算することができる。このとき、共通ノードＣｏｍｍｏｎＮｏｄｅのレベルは、比較演算の結果によるレベルに対応できる。
【0063】
例えば、第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２のそれぞれに格納されたセンシング結果が同一の場合、共通ノードＣｏｍｍｏｎＮｏｄｅはハイレベルになってもよい。一方、第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２のそれぞれに格納されたセンシング結果が互いに異なる場合、共通ノードＣｏｍｍｏｎＮｏｄｅはローレベルであってもよい。
【0064】
比較演算により決定された共通ノードＣｏｍｍｏｎＮｏｄｅのレベルは、第２ラッチＬａｔｃｈ２にコーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）として格納される。
【0065】
また、第１ラッチＬａｔｃｈ１に格納された第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータのセンシング結果は、元データ（５Ｂｉｔ Ｄａｔａ）の第３ページ３ｒｄＰａｇｅとして出力される。
【0066】
図７は、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）を用いて元データ（５Ｂｉｔ Ｄａｔａ）の第１および第５ページ１ｓｔＰａｇｅ、５ｔｈＰａｇｅを復旧するページバッファＰＢの動作を説明する図である。
【0067】
図７を参照すれば、ページバッファＰＢは、共通ノードＣｏｍｍｏｎＮｏｄｅに共通連結された第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２を含むことができる。このとき、ページバッファＰＢは、共通ノードＣｏｍｍｏｎＮｏｄｅを用いて第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２に格納された値に対して多様な演算を行うことができる。図７のページバッファＰＢは、共通ノードＣｏｍｍｏｎＮｏｄｅを用いて第２ラッチＬａｔｃｈ２に格納された値に応じて第１ラッチＬａｔｃｈ１に格納された値を反転または保持させる演算を行うことができる。
【0068】
第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２のうちの１つのラッチ（例えば、第１ラッチＬａｔｃｈ１）は、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータまたは第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータをセンシングして格納することができる。例えば、元データ（５Ｂｉｔ Ｄａｔａ）の第１ページ１ｓｔＰａｇｅを復旧させるために、第１ラッチＬａｔｃｈ１は、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータをセンシングして格納することができる。また、元データ（５Ｂｉｔ Ｄａｔａ）の第５ページ５ｔｈＰａｇｅを復旧させるために、第１ラッチＬａｔｃｈ１は、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータをセンシングして格納することができる。
【0069】
第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２のうちの他の１つのラッチ（例えば、第２ラッチＬａｔｃｈ２）は、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）が格納されていてもよい。
【0070】
ページバッファＰＢは、第１および第２ラッチＬａｔｃｈ１、Ｌａｔｃｈ２のそれぞれに格納された値を演算することができる。このとき、共通ノードＣｏｍｍｏｎＮｏｄｅのレベルは、演算結果によるレベルに変換される。
【0071】
例えば、第２ラッチＬａｔｃｈ２に格納されたコーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）のレベルがハイレベルの場合、共通ノードＣｏｍｍｏｎＮｏｄｅのレベルは、第１ラッチＬａｔｃｈ１に格納された値（レベル）と同一であってもよい。一方、第２ラッチＬａｔｃｈ２に格納されたコーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）のレベルがローレベルの場合、共通ノードＣｏｍｍｏｎＮｏｄｅのレベルは、第１ラッチＬａｔｃｈ１に格納された値（レベル）と異なっていてもよい。
【0072】
演算により決定された共通ノードＣｏｍｍｏｎＮｏｄｅのレベルは、第１ラッチＬａｔｃｈ１に格納される。
【0073】
第１ラッチＬａｔｃｈ１に格納されたレベルは、元データ（５Ｂｉｔ Ｄａｔａ）の第１ページ１ｓｔＰａｇｅまたは第５ページ５ｔｈＰａｇｅとして出力される。
【0074】
図８は、本発明の実施例による半導体装置の構成を説明するための図である。
【0075】
図８を参照すれば、本発明の実施例による半導体装置１０００は、コマンドインターフェース１０１と、連続リード判断回路１０２と、リード動作制御回路１０３と、ロウデコーダ１０４と、セルアレイ１０５と、ページバッファアレイ１０６と、入出力制御回路１０７とを含むことができる。
【0076】
コマンドインターフェース１０１は、メモリコントローラ２０００からコマンド信号ＣＬＥ、ＡＬＥ、ＷＥ、ＲＥに基づいて、メモリコントローラ２０００が半導体装置１０００に要求するリード要請を判別することができる。
【0077】
入出力制御回路１０７は、入出力ラインＩ／Ｏ＜０：７＞を介してメモリコントローラ２０００からアドレスを受信することができる。また、入出力制御回路１０７は、入出力ラインＩ／Ｏ＜０：７＞を介してメモリコントローラ２０００とデータの送受信を行うことができる。
【0078】
連続リード判断回路１０２は、入出力制御回路１０７を介して受信されるアドレスと、コマンドインターフェース１０１を介して受信されるリード要請とに基づいて、同一のアドレスに対する連続したリード要請なのかを判断することができる。このとき、同一のアドレスに対する連続したリード要請は、元データを分散格納する一対のメモリセルに対するリード要請が繰り返し受信されることを意味することができる。
【0079】
リード動作制御回路１０３は、同一のアドレスに対する連続したリード要請時、元データを分散格納した一対のメモリセルに対するリード動作が連続して行われるように、ロウデコーダ１０４およびページバッファアレイ１０６を制御することができる。このとき、ページバッファアレイ１０６は、複数のページバッファを含むことができ、複数のページのそれぞれは、連続したリード要請に対する順序とは関係なく、一対のメモリセルに格納されたコーディングデータを最優先にセンシングして各ページバッファの特定のラッチ（例えば、第１および第２ラッチのうち第２ラッチ）に格納し、特定のラッチに格納されたコーディングデータを用いて元データを復旧できるように、リード動作制御回路によって制御される。
【0080】
入出力制御回路１０７は、連続したリード要請に対する順序にマッチングされるように、ページバッファアレイ１０６から復旧されたページを再配置して、メモリコントローラ２０００に送信することができる。
【0081】
図９は、本発明の実施例による半導体装置の動作方法を説明するための図である。
【0082】
図９を参照すれば、半導体装置の動作方法は、ホスト要請受信動作Ｓ１０と、ホスト要請判別動作Ｓ２０と、コーディングデータ判別および格納動作Ｓ３０と、データセンシング動作Ｓ４０と、演算必要判断動作Ｓ５０と、演算実行動作Ｓ６０と、出力動作Ｓ７０とを含むことができる。
【0083】
ホスト要請受信動作Ｓ１０は、メモリコントローラから送信される要請を半導体装置が受信する動作を含むことができる。
【0084】
ホスト要請判別動作Ｓ２０は、メモリコントローラから受信された要請が元データを分散格納した一対のメモリセルに対する連続したリード要請なのかを判別する動作を含むことができる。
【0085】
もし、ホスト要請判別動作Ｓ２０において連続したリード要請でないと判別された場合（Ｎ）、本発明の実施例による半導体装置の動作方法は終了できる。
【0086】
一方、ホスト要請判別動作Ｓ２０において連続したリード要請と判別された場合（Ｙ）、コーディングデータ判別および格納動作Ｓ３０が行われる。
【0087】
コーディングデータ判別および格納動作Ｓ３０は、一対のメモリセルに格納されたコーディングデータを判別し、判別された結果を格納する動作を含むことができる。例えば、第１メモリセル（Ｏｄｄ Ｐｌｕｇ ｃｅｌｌ）のＭＳＢデータと第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータとを比較してコーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）を判別し、第２ラッチＬａｔｃｈ２にコーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）を格納する動作を含むことができる。
【0088】
データセンシング動作Ｓ４０は、一対のメモリセルに格納されたデータをセンシングする動作を含むことができる。例えば、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータまたはＣＳＢデータをセンシングするか、第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＣＳＢデータまたはＭＳＢデータをセンシングして第１ラッチに格納する動作を含むことができる。
【0089】
演算必要判断動作Ｓ５０は、データセンシング動作Ｓ４０においてセンシングされたデータのうちコーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）との演算が必要なデータを判断する動作を含むことができる。本発明の実施例によれば、第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータと第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータとは、コーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）と演算が必要になりうる。
【0090】
もし、演算必要判断動作Ｓ５０において演算が必要と判断された場合（Ｙ）、演算実行動作Ｓ６０が行われる。例えば、データセンシング動作Ｓ４０においてセンシングされたデータが第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータまたは第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータの場合（Ｙ）、演算必要判断動作Ｓ５０は、演算実行動作Ｓ６０を実行させることができる。
【0091】
一方、演算必要判断動作Ｓ５０において演算が必要でないと判断された場合（Ｎ）、出力動作Ｓ７０を実行させることができる。例えば、データセンシング動作Ｓ４０においてセンシングされたデータが第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＣＳＢデータまたは第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＣＳＢデータの場合（Ｎ）、演算必要判断動作Ｓ５０は、出力動作Ｓ７０を実行させることができる。
【0092】
演算実行動作Ｓ６０は、格納されたコーディングデータに基づいてセンシングされた第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータまたは第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータを反転させる演算を行うことができる。例えば、演算実行動作Ｓ６０は、格納されたコーディングデータがローレベルの場合、センシングされた第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータまたは第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータを反転させる演算を行うことができる。一方、演算実行動作Ｓ６０は、格納されたコーディングデータがハイレベルの場合、センシングされた第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＬＳＢデータまたは第２メモリセル（Ｅｖｅｎ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータを保持する動作をさらに含むことができる。
【0093】
出力動作Ｓ７０は、コーディングデータ判別および格納動作Ｓ３０においてコーディングデータ（Ｃｏｄｉｎｇ Ｄａｔａ）を判別するために格納した第１メモリセル（Ｏｄｄ Ｐｌｕｇ Ｃｅｌｌ）のＭＳＢデータ（例えば、元データの３ｒｄＰａｇｅに対応）、演算実行動作Ｓ６０において演算実行されたデータ（例えば、元データの１ｓｔＰａｇｅまたは５ｔｈＰａｇｅに対応）、および演算必要判断動作Ｓ５０において演算実行動作が必要でないデータ（例えば、元データの２ｎｄＰａｇｅまたは４ｔｈＰａｇｅに対応）を連続したリード要請によるアドレスに応じて再配置して、メモリコントローラに送信する動作を含むことができる。
【0094】
本発明の実施例による半導体装置の動作方法は、元データを分散格納した一対のメモリセルに対して連続してリード要請が受信される場合、一対のメモリセルからコーディングデータを判別した後、元データを復旧させる動作を行うことができる。
【0095】
したがって、本発明の実施例による半導体装置および動作方法は、一対のメモリセルに元データが分散格納された場合、エンコーディングされて格納されたデータの復旧時に格納されたコーディングデータを用いることにより、連続したリード要請にかかる時間を短縮させることができる。
【0096】
以上、添付した図面を参照して、本発明の技術的思想による実施例を説明したが、これは本発明の概念による実施例を説明するためのものに過ぎず、本発明は上記の実施例に限定されない。特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で、本発明の属する技術分野における通常の知識を有する者によって実施例に対する多様な形態の置換、変形および変更が可能であり、これも本発明の範囲に属する。
【符号の説明】
【0097】
100：半導体装置
20:エンコーディング回路
50:デコーディング回路
200:メモリコントローラ
20:エンコーディング回路
50:デコーディング回路
200:メモリコントローラ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】