特開 2024-115426 電源制御回路、及び電源の出力電圧調整方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024115426

(43)【公開日】2024-08-26

(54)【発明の名称】電源制御回路、及び電源の出力電圧調整方法

(51)【国際特許分類】

   G05F 1/56 20060101AFI20240819BHJP

【ＦＩ】

G05F1/56 310C

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2023021118

(22)【出願日】2023-02-14

(71)【出願人】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110001896

【氏名又は名称】弁理士法人朝日奈特許事務所

(72)【発明者】

【氏名】松尾 裕介

(72)【発明者】

【氏名】長▲浜▼ 顕仁

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430BB09

5H430BB11

5H430EE02

5H430FF02

5H430HH03

(57)【要約】

【課題】発振を起こし難く、例えば音響装置などに用いられた場合に良好な音質をもたらし得る電源の出力電圧の精度を高めること。
【解決手段】実施形態の電源制御回路１００は、出力素子Ｑを有する定電圧電源Ｅｐの出力電圧Ｖｏを制御する。電源制御回路１００は、定電圧電源Ｅｐから出力されている電圧と相関する電気量を有する第１信号Ｓ１を受ける第１端子３１と、出力電圧Ｖｏの調整時期を示す第２信号Ｓ２を受ける第２端子３２と、第１信号Ｓ１に基づいて、出力電圧Ｖｏを制御する制御電圧Ｖｃを調整する電圧調整部２と、制御電圧Ｖｃを保持すると共に、制御電圧Ｖｃに基づく出力素子Ｑの駆動電圧Ｖｄを出力する電圧保持部１と、電圧調整部２と電圧保持部１とを分離し、第２信号Ｓ２に基づいて、出力電圧Ｖｏの調整時期に電圧調整部２と電圧保持部１とを一時的に接続する第１スイッチング素子４１と、を含んでいる。
【選択図】図１

【特許請求の範囲】

【請求項1】

出力素子を有する定電圧電源の出力電圧を制御する電源制御回路であって、
前記定電圧電源から出力されている電圧と相関する電気量を有する第１信号を受ける第１端子と、
前記出力電圧の調整時期を示す第２信号を受ける第２端子と、
前記第１信号に基づいて、前記出力電圧の制御電圧を調整する電圧調整部と、
前記制御電圧を保持すると共に、前記制御電圧に基づく前記出力素子の駆動電圧を出力する電圧保持部と、
前記電圧調整部と前記電圧保持部とを分離し、前記第２信号に基づいて前記調整時期に前記電圧調整部と前記電圧保持部とを一時的に接続する第１スイッチング素子と、
を含んでいる、電源制御回路。

【請求項2】

前記電圧調整部と前記第１端子とを分離し、前記第２信号に基づいて前記調整時期に前記電圧調整部と前記第１端子とを一時的に接続する第２スイッチング素子をさらに含んでいる、請求項１記載の電源制御回路。

【請求項3】

前記電圧保持部は、前記制御電圧の変化に応じて、保持している電圧を、前記変化の前の大きさから前記変化の後の大きさまで、５０ミリ秒よりも長い時間をかけて変化させるように構成されている、請求項１又は２記載の電源制御回路。

【請求項4】

前記電圧調整部は、
前記出力電圧の目標値に対応する電圧を生成する基準電圧源と、
前記第１信号の前記電気量が示す電圧と前記基準電圧源が生成する電圧との差に応じて変化する電圧を前記制御電圧として出力する誤差増幅器と、
を含んでいる、請求項１又は２記載の電源制御回路。

【請求項5】

前記電圧保持部は、
前記制御電圧で充電されるキャパシタと、
前記制御電圧で駆動されるゲートを有する第１電界効果型トランジスタと、
前記第１電界効果型トランジスタのソースから電流を引き込む第１定電流源と、を含み、
前記ソースから前記駆動電圧が出力される、請求項１又は２記載の電源制御回路。

【請求項6】

前記電圧保持部が、前記キャパシタに充電電流を供給するトランスコンダクタンスアンプをさらに含んでいる、請求項５記載の電源制御回路。

【請求項7】

前記電圧保持部は、
前記制御電圧で充電されるキャパシタと、
前記キャパシタがゲートとドレインとの間に接続されていて前記制御電圧で前記ゲートが駆動される第２電界効果型トランジスタと、
前記第２電界効果型トランジスタのソースと接続されているゲートを有していて、前記第２電界効果型トランジスタの導電型と異なる導電型の第１電界効果型トランジスタと、
前記第１電界効果型トランジスタのソースから電流を引き込む第１定電流源と、
前記第１電界効果型トランジスタのドレインとゲートとの間に接続されていて前記第２電界効果型トランジスタのソースに電流を流し込む第２定電流源と、を含んでいる請求項１又は２記載の電源制御回路。

【請求項8】

前記電圧保持部が、前記キャパシタに充電電流を供給するトランスコンダクタンスアンプをさらに含んでいる、請求項７記載の電源制御回路。

【請求項9】

前記第２信号のレベルの遷移に応じてパルスを出力するタイマ部をさらに含み、
前記第１スイッチング素子は、前記パルスが出力されている間、前記電圧調整部と前記電圧保持部とを接続するように構成されている、請求項１又は２記載の電源制御回路。

【請求項10】

前記定電圧電源の出力端子と抵抗を介して接続される第３端子と、
前記第３端子に接続されていて前記出力素子を通る電流が流れる電流経路と、
前記電流経路を開放する第３スイッチング素子と、
をさらに含み、
前記第３スイッチング素子は、前記パルスが出力されている間、前記電流経路を閉じるように構成されている、請求項９記載の電源制御回路。

【請求項11】

内部の電圧保持部で保持される電圧に基づく定電圧を出力する電源の出力電圧の調整方法であって、
前記出力電圧を調整するときに、前記電源から出力されている電圧に基づいている制御電圧の前記電圧保持部への入力を開始することと、
前記電圧保持部で前記制御電圧を保持すると共に、前記電圧保持部で保持される電圧の変化に応じて前記出力電圧を変化させることと、
前記出力電圧を変化させた後に前記電圧保持部への前記制御電圧の入力を停止することと、
を含んでいる、電源の出力電圧調整方法。

【請求項12】

前記電源の起動を検出することをさらに含み、
前記電源の起動時から所定時間の間に前記出力電圧を調整する、請求項１１記載の電源の出力電圧調整方法。

【請求項13】

前記所定時間の間、前記電源の使用時に前記電源から前記電源の負荷に流れる電流に相当する大きさの電流を前記負荷とは別の経路で前記電源内に流すことをさらに含む、請求項１２記載の電源の出力電圧調整方法。

【請求項14】

音響装置に用いられる電源の出力電圧の調整方法であって、
請求項１１～１３のいずれか１項に記載の出力電圧調整方法を用いて前記出力電圧を調整することを含み、
前記出力電圧の調整を、前記音響装置の音量が変化するとき、又は前記音響装置から音が発せられていないときに行う、電源の出力電圧調整方法。

【請求項15】

音響装置に用いられる電源の出力電圧の調整方法であって、
請求項１１～１３のいずれか１項に記載の出力電圧調整方法を用いて前記出力電圧を調整することと、
前記音響装置の周囲で発せられている音の大きさを検知することと、を含み、
前記出力電圧の調整を、前記周囲で所定値を超える大きさの音が発せられているときに行う、電源の出力電圧調整方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源制御回路、及び電源の出力電圧調整方法に関する。

【背景技術】

【0002】

従来から、パーソナルコンピュータや携帯端末機器のような情報処理機器、白物家電と呼ばれる各種家庭用電化機器、並びに、各種媒体に記録される若しくは通信により送られる映像データや音声データを再生する映像機器及び音響機器などの電気機器には、供給される電力を安定した電圧で各機器内外の負荷に提供する電源装置が用いられる。電源装置には、現に出力されている電圧のフィードバック経路を設けて、フィードバックされる電圧と基準電圧との差に基づいて出力電圧を常に調整する帰還型の制御回路が多く用いられている（例えば特許文献１参照）。

【0003】

特許文献１のような帰還型の制御回路は、構成要素の特性ばらつきや電源装置の周囲環境や動作状態に変動があっても、出力電圧を目標値付近で高度に安定させることができる。その反面、比較的多くの回路素子と複雑な回路構成を必要とすることがある。また、出力電圧のフィードバックを含むため原理的に発振のリスクが潜在し、そのため、回路素子の定数選択などに熟練者による慎重な回路設計が必要になることがある。

【0004】

このような帰還型の制御回路を含む電源に対して、出力電圧をフィードバックさせない、所謂無帰還型の電源回路も存在する（例えば特許文献２の第７図参照）。従来の無帰還型の電源回路の一例を図１３に示す。図１３に示される従来の電源回路９００は、入力端子９０ｉにコレクタが接続されたエミッタフォロワ形式のトランジスタ９０１と、入力端子９０ｉとＧＮＤ端子９０ｇとの間に直列接続された抵抗９０２及びツェナーダイオード９０３と、を含んでいる。抵抗９０２は、トランジスタ９０１のベース－コレクタ間に接続されており、抵抗９０２とツェナーダイオード９０３との接続点がトランジスタ９０１のベースに接続されている。ツェナーダイオード９０３のツェナー電圧（Ｖｚ）よりも大きな入力電圧（電源電圧）ＶＤＤが入力端子９０ｉとＧＮＤ端子９０ｇとの間に印加されると、ツェナーダイオード９０３に電流が流れて、トランジスタ９０１のベースにはツェナー電圧Ｖｚが印加される。トランジスタ９０１のエミッタから出力電圧Ｖｏが出力されて負荷９０Ｌに供給される。

【0005】

図１３に示されるような無帰還型の電源回路は、前述した帰還型の制御回路を含む電源と比べて、少ない回路素子、及び、よりシンプルな構成で実現され得る。また、出力電圧をフィードバックしないので原理的に発振が生じ得ない。さらに、シリーズ型の電源回路において増幅段の段数が少ない無帰還型の電源回路は、音響装置に用いられると良好な音質をもたらすとの定評があるため、特に、音を発する機器の分野において広く用いられている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００２－１５７０３０号公報

【特許文献2】特開平２－１２１０１１号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかし、図１３に示されるような無帰還型の電源回路は、帰還型の電源回路と比べて出力電圧の精度が低く、求められる精度を有し得ないことがある。例えば図１３に示される電源回路９００の出力電圧Ｖｏは、Ｖｏ＝Ｖｚ－Ｖ_BE＝Ｖｚ－（Ｖｔ×ｌｎ（Ｉｃ／Ｉｓ））で定まる。ここで、Ｖ_BE、Ｖｔ、及びＩｃは、それぞれ、トランジスタ９０１のベース－エミッタ間電圧、熱電圧（ｋＴ／ｑであって、ｋはボルツマン定数、Ｔは周囲の絶対温度、ｑは電気素量）、及びコレクタ電流（すなわち電源回路９００の出力電流）であり、Ｉｓはトランジスタ９０１固有の飽和電流である。

【0008】

この式から解るように、出力電圧Ｖｏは、ツェナー電圧Ｖｚの個体間ばらつき、及びトランジスタ９０１固有の特性の個体間ばらつき、さらに、トランジスタ９０１の周囲温度及び出力電流といったあらゆる外乱の影響を受けて変動する。一例として出力電圧Ｖｏは±１．５Ｖ程ばらつくこともある。このような出力電圧のばらつきは、無帰還型電源回路が用いられる電気機器において、電源電圧の不足、過電圧による耐圧破壊、又は特性の変動をもたらしたり、その電気機器の製造工程において調整を必要にさせたりすることがある。特に、近年増加する携帯機器にみられるような低い電源電圧で動作する機器の電源として用いられる電源回路では、出力電圧のばらつきがもたらす影響は大きく、問題となり易い。

【0009】

本発明は、このような問題に鑑み、発振を起こし難く、一例として音響装置に用いられた場合に良好な音質をもたらし得る電源において、出力電圧の精度を高めることを目的とする。

【課題を解決するための手段】

【0010】

本発明の一実施形態の電源制御回路は、出力素子を有する定電圧電源の出力電圧を制御する電源制御回路であって、前記定電圧電源から出力されている電圧と相関する電気量を有する第１信号を受ける第１端子と、前記出力電圧の調整時期を示す第２信号を受ける第２端子と、前記第１信号に基づいて、前記出力電圧の制御電圧を調整する電圧調整部と、前記制御電圧を保持すると共に、前記制御電圧に基づく前記出力素子の駆動電圧を出力する電圧保持部と、前記電圧調整部と前記電圧保持部とを分離し、前記第２信号に基づいて前記調整時期に前記電圧調整部と前記電圧保持部とを一時的に接続する第１スイッチング素子と、を含んでいる。

【0011】

本発明の一実施形態の電源の出力電圧の調整方法は、内部の電圧保持部で保持される電圧に基づく定電圧を出力する電源の出力電圧の調整方法であって、前記出力電圧を調整するときに、前記電源から出力されている電圧に基づいている制御電圧の前記電圧保持部への入力を開始することと、前記電圧保持部で前記制御電圧を保持すると共に、前記電圧保持部で保持される電圧の変化に応じて前記出力電圧を変化させることと、前記出力電圧を変化させた後に前記電圧保持部への前記制御電圧の入力を停止することと、を含んでいる。

【発明の効果】

【0012】

本発明の電源制御回路及び電源の出力電圧の調整方法によれば、発振を起こし難く、一例として音響装置に用いられた場合に良好な音質をもたらし得る電源において、出力電圧の精度を高めることができる。

【図面の簡単な説明】

【0013】

【図1】本発明の第１実施形態の電源制御回路の一例を示すブロック図である。

【図2】本発明の電源制限回路における出力電圧などの推移の一例を示すタイミング図である。

【図3】本発明における電圧調整部の一具体例を示す回路図である。

【図4】本発明における電圧保持部の一具体例を示す回路図である。

【図5】本発明における電圧保持部の他の具体例を示す回路図である。

【図6】本発明における電圧保持部のさらに他の具体例を示す回路図である。

【図7】図６の電圧保持部での保持電圧の変化の一例を示すタイミング図である。

【図8】本発明の第２実施形態の電源制御回路の一例を示すブロック図である。

【図9】図８の電源制御回路における第２信号のレベル遷移に対する出力電圧などの推移の一例を示すタイミング図である。

【図10】図８の電源制御回路の変形例を示すブロック図である。

【図11】図１０の例におけるタイマ部の出力パルスに対する出力電圧の推移の一例を示すタイミング図である。

【図12】本発明の一実施形態の電源の出力電圧の調整方法の一例を示すフロー図である。

【図13】従来の無帰還型電源回路の一例を示す回路図である。

【発明を実施するための形態】

【0014】

図面を参照しながら本発明の電源制御回路及び電源の出力電圧の調整方法を説明する。しかし、本発明は、以下に説明される実施形態に限定されない。また、図３～図６に示される電圧調整部及び電圧保持部の回路の具体例は、それぞれ、単なる一例に過ぎず、これら各部の回路構成は、図３～図６の例に限定されない。

【0015】

＜第１実施形態の電源制御回路＞
図１には、第１実施形態の電源制御回路の一例である電源制御回路１００の構成がブロック図で模式的に示されている。図１において電源制御回路１００は定電圧電源Ｅｐの出力電圧Ｖｏを制御する。定電圧電源Ｅｐは、電源制御回路１００の他に、出力素子Ｑ、並びに、出力素子Ｑとグランド電位（ＧＮＤ）との間に直列に接続されている抵抗Ｒｅ１及び抵抗Ｒｅ２を含んでいる。電源制御回路１００は、第１信号Ｓ１を受ける第１端子３１と、第２信号Ｓ２を受ける第２端子３２と、出力電圧Ｖｏの制御電圧Ｖｃを調整する電圧調整部２と、制御電圧Ｖｃを保持する電圧保持部１と、電圧調整部２と電圧保持部１との間に配置されている第１スイッチング素子４１と、を含んでいる。図１の電源制御回路１００は、さらに、電圧調整部２と第１端子３１との間に配置されている第２スイッチング素子４２を含んでいる。

【0016】

電源制御回路１００は、さらに、外部の電源Ｅから電源電圧（入力電圧）ＶＤＤがＧＮＤとの間に印加される入力端子ＶＩＮと、出力端子ＶＯＵＴとを有している。入力端子ＶＩＮに印加された電源電圧ＶＤＤは、適宜所望の電圧に変換されて、電圧保持部１や電圧調整部２などの電源制御回路１００を構成する各機能ブロックや各素子に供給される。出力端子ＶＯＵＴは、定電圧電源Ｅｐの出力素子Ｑに接続されており、出力素子Ｑを駆動する駆動電圧Ｖｄを出力する。

【0017】

図１に例示の定電圧電源Ｅｐにおいて出力素子ＱはｎｐｎトランジスタＴであり、出力端子ＶＯＵＴはトランジスタＴのベースに接続されている。トランジスタＴのコレクタは電源Ｅに接続され、そのエミッタは抵抗Ｒｅ１の一端に接続されている。抵抗Ｒｅ１の他端が抵抗Ｒｅ２の一端に接続され、抵抗Ｒｅ２の他端がＧＮＤに接続されている。抵抗Ｒｅ１の一端に接続されているトランジスタＴのエミッタが電源Ｅｐの出力端子ＶＯに接続されており、出力端子ＶＯから出力電圧Ｖｏが出力されて負荷Ｌに供給される。なお、出力素子Ｑは、ｎｐｎトランジスタに限定されず、ｎ型電界効果型トランジスタでもよく、電源制御回路１００の回路構成次第ではｐｎｐトランジスタでもｐ型電界効果型トランジスタでもよい。

【0018】

図１の電源制御回路１００の第１端子３１は、抵抗Ｒｅ１と抵抗Ｒｅ２との接続点に接続されている。本実施形態の電源制御回路１００の第１端子３１には、定電圧電源Ｅｐから出力されている電圧と相関する電気量を有する第１信号Ｓ１が入力される。なお、「出力電圧Ｖｏ」は、定電圧電源Ｅｐから出力される電圧の総称であり、「定電圧電源Ｅｐから出力されている電圧」は、定電圧電源Ｅｐから、その時その時に現に出力されている電圧を意味している。図１の電源制御回路１００の第１端子３１には、出力電圧Ｖｏが抵抗Ｒｅ１と抵抗Ｒｅ２とで分圧された電圧である直流電圧Ｖｄｖが第１信号Ｓ１として入力される。電圧Ｖｄｖが、定電圧電源Ｅｐから出力されている電圧と相関する、第１信号Ｓ１が有している電気量である。

【0019】

第１信号Ｓ１は、定電圧電源Ｅｐから出力されている電圧と相関する電気量を有するものであればよく、図１の例のような出力電圧Ｖｏの分圧によって生成される信号に限定されない。例えば、無帰還型の電源装置から出力される電圧は、前述したように出力電流や周囲温度の影響を受けて変動するので、出力電流や周囲温度を検知するセンサの検知信号が第１端子３１に入力されてもよい。

【0020】

一方、第２端子３２には第２信号Ｓ２が入力される。第２信号Ｓ２は、後述されるように本実施形態の電源制御回路において行われる、出力電圧Ｖｏの調整の実施時期を示す信号である。第２信号Ｓ２は、電源制御回路１００の外部で生成される。図１の例において第２信号Ｓ２は、外部の制御装置Ｍで生成されて第２端子３２に入力される。制御装置Ｍとしては、定電圧電源Ｅｐが用いられる電気機器の動作を制御するマイクロコンピュータやＡＳＩＣなどの半導体装置が例示されるが、第２信号Ｓ２を生成する制御装置Ｍはこれらに限定されない。

【0021】

制御装置Ｍによって、定電圧電源Ｅｐが用いられる電気機器において好ましい出力電圧Ｖｏの調整時期が選択され、例えばその調整時期において信号レベルの遷移や周波数若しくは位相などの変化を伴う信号が生成されて、電源制御回路１００へと送られる。例えば、音響装置に定電圧電源Ｅｐが用いられる場合、音響装置から発せられる音に出力電圧Ｖｏの調整が影響を与えない、若しくはその影響を使用者が実感し難いように、設定音量の変更時や、音が発せられていない期間、若しくは周囲に雑音が生じている期間が、出力電圧Ｖｏの調整時期として選択される。

【0022】

第１スイッチング素子４１は、その内部の導通状態を第２信号Ｓ２によって制御され、電圧調整部２と電圧保持部１との間の接続と分離とを切り替える。すなわち第１スイッチング素子４１は、第２信号Ｓ２の例えばレベルなどに応じて電圧調整部２と電圧保持部１とを分離する。そして第１スイッチング素子４１は、第２信号Ｓ２に基づいて、第２信号Ｓ２によって示される出力電圧Ｖｏの調整時期に、電圧調整部２と電圧保持部１とを一時的に接続する。

【0023】

第２スイッチング素子４２は、その内部の導通状態を第２信号Ｓ２によって制御され、電圧調整部２と第１端子３１との間の接続と分離とを切り替える。すなわち第２スイッチング素子４２は、第２信号Ｓ２の例えばレベルなどに応じて電圧調整部２と第１端子３１とを分離する。そして第２スイッチング素子４２は、第２信号Ｓ２に基づいて、第２信号Ｓ２に示される出力電圧Ｖｏの調整時期に、電圧調整部２と第１端子３１とを一時的に接続する。

【0024】

従って、電源制御回路１００によれば、所望の時期に例えばレベルを変化させる信号を第２信号Ｓ２として第２端子３２に入力することによって、所望の時期に、電圧調整部２と電圧保持部１とを分離することができ、また接続することができる。さらに、図１の例の電源制御回路１００によれば、所望の時期に、電圧調整部２と第１端子３１とを分離することができ、また接続することができる。

【0025】

第１スイッチング素子４１、第２スイッチング素子４２、及び後述する第３スイッチング素子４３は、それぞれ、バイポーラトランジスタ、電界効果型トランジスタ（ＦＥＴ）、及びアナログスイッチなどであり得る。しかし、各スイッチング素子は、少なくとも二つの被制御端子及び一つの制御端子を備え、二つの被制御端子間の導通状態と非導通状態とが、制御端子に入力される信号の例えばレベルによって切り換えられさえすれば、これらに限定されない。各スイッチング素子が、例えばｎ型ＦＥＴ又はｎｐｎトランジスタである場合、ハイレベルの第２信号Ｓ２が、各スイッチング素子であるｎ型ＦＥＴのゲート又はｎｐｎトランジスタのベースに入力することによって、各スイッチング素子が導通状態へと遷移する。

【0026】

電圧調整部２には、第１信号Ｓ１が入力される。図１の例では、第２スイッチング素子４２を介して、第１信号Ｓ１が電圧調整部２に入力される。電圧調整部２は、第１信号Ｓ１に基づいて、出力電圧Ｖｏの制御電圧Ｖｃを調整する。制御電圧Ｖｃは、出力電圧Ｖｏを目標値に近付けるべく出力素子Ｑに印加する電気量を定める電圧であって、定電圧電源Ｅｐから出力される電圧の大きさを間接的に示している。すなわち、定電圧電源Ｅｐから出力される電圧は制御電圧Ｖｃと一定の関係性を有していて、制御電圧Ｖｃに基づく電圧が出力電圧Ｖｏとして出力される。前述したように、第１信号Ｓ１は定電圧電源Ｅｐから出力されている電圧と相関する電気量（図１の例では、出力電圧Ｖｏが抵抗Ｒｅ１と抵抗Ｒｅ２とで分圧された電圧Ｖｄｖ）を有しているので、その電気量の変化から、出力電圧Ｖｏを目標値へと近づける制御電圧Ｖｃを調整することができる。

【0027】

図１の例の電圧調整部２は、検出部２ｂと調整部２ａとを含んでいる。検出部２ｂによって、例えば第１信号Ｓ１のレベルや周波数などの特性値が検出される。調整部２ａでは、検出部２ｂの検出結果と、出力電圧Ｖｏの目標値に対応する基準値との比較などを通じて、制御電圧Ｖｃが、出力電圧Ｖｏを目標値に近付けるのに適した電圧値へと調整される。

【0028】

電圧保持部１には、第１スイッチング素子４１を介して、電圧調整部２で調整された制御電圧Ｖｃが入力される。電圧保持部１は、後述されるようにキャパシタなどで制御電圧Ｖｃを保持する。電圧保持部１は、制御電圧Ｖｃを保持すると共に、制御電圧Ｖｃに基づく、定電圧電源Ｅｐの出力素子Ｑの駆動電圧Ｖｄを出力する。そして駆動電圧Ｖｄが、出力素子Ｑを構成するトランジスタＴのベースに入力され、トランジスタＴのエミッタからは駆動電圧Ｖｄに応じた出力電圧Ｖｏが出力される。駆動電圧Ｖｄは、出力電圧Ｖｏを目標値に近付けるように電圧調整部２で調整された制御電圧Ｖｃに基づいているので、出力電圧Ｖｏが、一時的に目標値からシフトしていても目標値へと近づくように制御される。

【0029】

換言すると、電圧調整部２と電圧保持部１とが第１スイッチング素子４１によって接続され、且つ、第１端子３１と電圧調整部２とが第２スイッチング素子４２によって接続された状態では、出力端子ＶＯから、第１端子３１、電圧調整部２、電圧保持部１、及び出力素子Ｑへと繋がる帰還回路が形成される。よって、出力電圧Ｖｏが目標値へと制御される。前述したように、電源制御回路１００では、第２信号Ｓ２が示す出力電圧Ｖｏの調整時期に、第１スイッチング素子４１が電圧調整部２と電圧保持部１とを接続し、第２スイッチング素子４２が第１端子３１と電圧調整部２とを接続する。従って、本実施形態の電源制御回路１００によれば、第２信号Ｓ２が示す出力電圧Ｖｏの調整時期において、帰還型の電源装置のように、定電圧電源Ｅｐの出力電圧Ｖｏを目標値へと調整することができる。よって出力電圧の精度を高めることができる。

【0030】

加えて、電源制御回路１００では、第１スイッチング素子４１は、第２信号Ｓ２に応じて電圧調整部２と電圧保持部１とを分離する。好ましくは、第１スイッチング素子４１は、第２信号Ｓ２によって示される出力電圧Ｖｏの調整時期を除いて常に、電圧調整部２と電圧保持部１とを分離する。電圧調整部２と電圧保持部１とが分離されても、電源制御回路１００では、電圧保持部１によって制御電圧Ｖｃが保持されるので、制御電圧Ｖｃに基づく駆動電圧Ｖｄの出力が継続される。従って、本実施形態の電源制御回路１００によれば、適切な信号を第２信号Ｓ２として入力することによって、電圧調整部２と電圧保持部１との間を分離して、定電圧電源Ｅｐを前述した無帰還型の電源として動作させることができる。定電圧電源Ｅｐを、発振し難く、例えば音響装置に用いられた場合に良好な音質をもたらし得る電源とすることができる。

【0031】

このように、電源制御回路１００は、出力電圧Ｖｏの調整時以外は、定電圧電源Ｅｐを無帰還型の電源として動作させることができる。そして電源制御回路１００は、例えば出力電圧Ｖｏが目標値からシフトしてきたときなど、必要に応じて、出力電圧Ｖｏが調整され得る帰還型の電源として定電圧電源Ｅｐを動作させることができる。従って、本実施形態の電源制御回路１００によれば、発振を起こし難く、音響装置に用いられた場合に良好な音質をもたらし得る電源において、出力電圧の精度を高めることができる。

【0032】

さらに、図１の電源制御回路１００では、第２スイッチング素子４２が、第２信号Ｓ２に応じて電圧調整部２と第１端子３１とを分離する。好ましくは、第２スイッチング素子４２は、第２信号Ｓ２によって示される出力電圧Ｖｏの調整時期を除いて常に、電圧調整部２と第１端子３１とを分離する。従って、本実施形態の電源制御回路１００によれば、適切な信号を第２信号Ｓ２として入力することによって、電圧調整部２と定電圧電源Ｅｐの出力素子Ｑとの間を分離することができる。従って、第１スイッチング素子４１の作用によって無帰還型電源として動作する定電圧電源Ｅｐに、例えば電圧調整部２へのリーク電流などが及ぼし得る影響を原理的に無くすことができる。従って、より安定していて良好な精度の出力電圧Ｖｏが得られることがある。

【0033】

なお、本実施形態の電源制御回路において、第２スイッチング素子４２は、必ずしも必要ではない。第１スイッチング素子４１が電圧調整部２と電圧保持部１とを分離するだけでも、定電圧電源Ｅｐを無帰還型電源として動作させることができる。すなわち、第１端子３１と電圧調整部２とは直接接続されていてもよい。

【0034】

図２には、本実施形態の電源制御回路１００を用いた定電圧電源Ｅｐの出力電圧Ｖｏ、第１信号Ｓ１、第２信号Ｓ２、及び電圧保持部１に保持されている電圧（保持電圧）Ｖｃｈの推移の一例が概略的に示されている。図２の例では、第２信号Ｓ２がハイレベルのときに、第１スイッチング素子４１及び第２スイッチング素子４２が導通状態となる。図２において時点Ｔ１までの期間で、例えば周囲温度の影響によって出力電圧Ｖｏが目標値ＶＴから外れて上昇している。それに伴って第１信号Ｓ１も上昇している。この期間では、第２信号Ｓ２がロウレベルのため、第１スイッチング素子４１及び第２スイッチング素子４２のいずれも導通しておらず、よって保持電圧Ｖｃｈは一定である。

【0035】

時点Ｔ１において第２信号Ｓ２がハイレベルに遷移すると、各スイッチング素子が導通状態となる。帰還動作、及び、電圧保持部１と電圧調整部２との接続により、定電圧電源Ｅｐから出力されている目標値ＶＴよりも高い電圧に対して、保持電圧Ｖｃｈが下降を始める。その保持電圧Ｖｃｈに基づいて出力電圧Ｖｏも下降し始め、追随して第１信号Ｓ１も下降する。そして時点Ｔ２において第２信号Ｓ２がロウレベルに遷移すると、各スイッチング素子が非導通状態となり、保持電圧Ｖｃｈは時点Ｔ２での大きさで一定となる。時点Ｔ２から時点Ｔ３にかけて保持電圧Ｖｃｈは一定であるが、例えば周囲温度の影響などにより出力電圧Ｖｏが上昇している。しかし第２信号Ｓ２がロウレベルであって各スイッチング素子が導通していないので、保持電圧Ｖｃｈは変化しない。そのため、出力電圧Ｖｏは調整されないまま上昇を続ける。そして時点Ｔ３で、第２信号Ｓ２がロウレベルに遷移すると、再度保持電圧Ｖｃｈが下降し、出力電圧Ｖｏが目標値ＶＴへと調整される。

【0036】

＜電圧調整部の具体例＞
図３には、図１の電源制御回路１００の電圧調整部２の、より具体的な回路の一例が示されている。図３の電圧調整部２は、基準電圧源２２と、誤差増幅器２１とを含んでいる。基準電圧源２２は、定電圧電源Ｅｐの出力電圧Ｖｏの目標値に対応する電圧Ｖｒを生成する。図３の例では、出力電圧Ｖｏが目標値の電圧であるときの第１信号Ｓ１の電圧と略等しい電圧Ｖｒを生成する基準電圧源２２が備えられる。すなわち、図３の例の基準電圧源２２は、出力電圧Ｖｏの目標値の電圧を抵抗Ｒｅ１と抵抗Ｒｅ２とで分圧して得られる電圧値の電圧Ｖｒを出力する。基準電圧源２２は、一例として、バンドギャップリファレンスで構成される。

【0037】

誤差増幅器２１は、演算増幅器によって構成されている。誤差増幅器２１の非反転入力に基準電圧源２２の電圧Ｖｒが入力され、反転入力には第１信号Ｓ１が入力される。誤差増幅器２１の出力から、電圧保持部１へと制御電圧Ｖｃが出力される。誤差増幅器２１は、第１信号Ｓ１が有する電気量が示す電圧と基準電圧源２２が生成する電圧Ｖｒとの差に応じて変化する電圧を制御電圧Ｖｃとして出力する。第１信号Ｓ１が有する電気量は、定電圧電源Ｅｐから出力されている電圧と相関する電圧又は電流などであって、図３の例では電圧Ｖｄｖである。誤差増幅器２１は、第１信号Ｓ１が反転入力に入力されるため、第１信号Ｓ１のレベル（電圧Ｖｄｖ）が大きくなるほど、低い電圧を出力する。従って、第１スイッチング素子４１及び第２スイッチング素子４２が導通状態のときには、誤差増幅器２１、電圧保持部１、及び出力素子Ｑなどによって負帰還回路が形成され、出力電圧Ｖｏが目標値へと調整される。

【0038】

＜電圧保持部の具体例＞
図４～図６には、それぞれ、図１及び図３の電圧保持部１の具体例が示されている。図４の例の電圧保持部１ａは、キャパシタ１３と、第１ＦＥＴ１１と、第１定電流源１４と、を含んでいる。図４の例において第１ＦＥＴ１１はｎ型ＦＥＴであり、第１ＦＥＴ１１のゲートは、キャパシタ１３の一端と共に第１スイッチング素子４１を介して電圧調整部２（図１参照）の出力に接続され、制御電圧Ｖｃで駆動される。キャパシタ１３の他端はＧＮＤに接続されており、キャパシタ１３は制御電圧Ｖｃで充電される。第１ＦＥＴ１１のドレインには、電源電圧ＶＤＤ又は電源電圧ＶＤＤから所定の大きさに変換された電圧（以下では、これらの電圧を「電源電圧ＶＤＤ等」と称する）が印加される。第１ＦＥＴ１１のソースは第１定電流源１４の一端に接続され、第１定電流源１４の他端がＧＮＤに接続されている。第１定電流源１４は、第１ＦＥＴ１１のソースから電流を引き込む。第１ＦＥＴ１１のソースから駆動電圧Ｖｄが出力端子ＶＯＵＴに出力される。電圧保持部１ａでは、電圧調整部２と電圧保持部１とが第１スイッチング素子４１で分離されても、制御電圧Ｖｃはキャパシタ１３によって保持される。ソースフォロワ接続の第１ＦＥＴ１１のソースからは、キャパシタ１３で保持されている電圧に応じた駆動電圧Ｖｄ（キャパシタ１３で保持されている電圧よりも第１ＦＥＴ１１のゲート－ソース間電圧だけ低い電圧）が出力される。

【0039】

図５の例の電圧保持部１ｂは、図４の電圧保持部１ａと同様に、キャパシタ１３と、第１ＦＥＴ１１と、第１定電流源１４と、を含み、さらに、第２ＦＥＴ１２及び第２定電流源１５を含んでいる。第２ＦＥＴ１２と第１ＦＥＴ１１は互いに異なる導電型を有している。図５の例において、第１ＦＥＴ１１はｎ型ＦＥＴであり、第２ＦＥＴ１２はｐ型ＦＥＴである。図４の例と同様に、第１ＦＥＴ１１のソースは、第１定電流源１４の一端に接続され、第１定電流源１４の他端はＧＮＤに接続されており、第１定電流源１４は、第１ＦＥＴ１１のソースから電流を引き込む。第２ＦＥＴ１２と第２定電流源１５は、キャパシタ１３と第１ＦＥＴ１１との間に配置されている。

【0040】

キャパシタ１３は、第２ＦＥＴ１２のゲートとドレインとの間に接続されていて、図４の例と同様に制御電圧Ｖｃで充電される。第２ＦＥＴ１２のゲートは制御電圧Ｖｃで駆動される。第２ＦＥＴ１２のドレインはＧＮＤに接続されていて、ソースは第２定電流源１５の一端に接続されている。第２定電流源１５の他端には、第１ＦＥＴ１１のドレインと共に、ＶＤＤ等が印加される。第１ＦＥＴ１１のゲートは第２ＦＥＴ１２のソースと接続されている。すなわち、第２定電流源１５は、第１ＦＥＴ１１のドレインとゲートとの間に接続されていて、第２ＦＥＴ１２のソースに電流を流し込む。

【0041】

電圧保持部１ｂでは、キャパシタ１３が保持する電圧よりも第２ＦＥＴ１２のゲート－ソース間電圧（Ｖｇｓ）だけ高い電圧が第１ＦＥＴ１１のゲートに印加される。そのゲートに印加される電圧よりも第１ＦＥＴ１１のＶｇｓだけ低い電圧が駆動電圧Ｖｄとして出力される。ＦＥＴのＶｇｓは温度に対して変化する特性を有する。図５の電圧保持部１ｂでは、第１ＦＥＴ１１のＶｇｓの温度特性と第２ＦＥＴ１２のＶｇｓの温度特性とが相殺される。周囲温度の変化に対する変動の少ない出力電圧Ｖｏが得られる。

【0042】

図６の例の電圧保持部１ｃは、図５の電圧保持部１ｂが含む構成要素に加えて、さらに、トランスコンダクタンスアンプ１６を含んでいる。トランスコンダクタンスアンプは演算増幅器の一種であり、ｇｍアンプとも呼ばれ、入力電圧に応じた電流を出力する。制御電圧Ｖｃはトランスコンダクタンスアンプ１６の非反転入力に入力される。図６のトランスコンダクタンスアンプ１６では、ボルテージフォロワを構成するように反転入力と出力とが接続されている。トランスコンダクタンスアンプ１６の出力は第２ＦＥＴ１２のゲート、及びキャパシタ１３の一端に接続されている。従ってトランスコンダクタンスアンプ１６が、制御電圧Ｖｃで、第２ＦＥＴ１２のゲートを駆動すると共に、キャパシタ１３に充電電流を供給する。

【0043】

なお、図６の例のトランスコンダクタンスアンプ１６のようなトランスコンダクタンスアンプは、図４の例の電圧保持部１ａに備えられてもよい。電圧保持部１ａに備えられるトランスコンダクタンスアンプの出力は、第１ＦＥＴ１１のゲート及びキャパシタ１３の一端に接続され、その非反転入力には、図６の例と同様に制御電圧Ｖｃが入力される。電圧保持部１ａに備えられるトランスコンダクタンスアンプは、制御電圧Ｖｃで、第１ＦＥＴ１１のゲートを駆動すると共に、キャパシタ１３に充電電流を供給する。

【0044】

トランスコンダクタンスアンプ（若しくはｇｍアンプ）は、カレントミラータイプの出力形式を有し、各種の演算増幅器の中で比較的低い電流出力能力を有する。例えば、図６のトランスコンダクタンスアンプ１６の電流出力能力、すなわちキャパシタ１３を充電する電流の大きさは、０．１μＡ以下であり得る。このような低い電流でキャパシタ１３を充電し、電圧保持部１が保持している電圧（保持電圧）Ｖｃｈをゆっくり変化させることにより、電圧調整時の出力電圧Ｖｏ（図１参照）を、制御電圧Ｖｃの変化に応じて、図７に示されるように、低速で時間を掛けて変化させることができる。

【0045】

図７において、時点Ｔ４で第２信号Ｓ２がハイレベルとなって出力電圧Ｖｏの調整が開始されると、制御電圧Ｖｃは、時点Ｔ５で、新たなレベルへの変化を終えている。これに対して保持電圧Ｖｃｈは、制御電圧Ｖｃの変化前の大きさＶｃｈｂから変化後の大きさＶｃｈａまで、時点Ｔ６まで時間Ｔａをかけて変化しており、それに伴って出力電圧Ｖｏも時間Ｔａをかけて変化している。低速での出力電圧Ｖｏの変化は、例えば定電圧電源Ｅｐが音響装置に用いられたときに、発せられる音に影響を与え難く、影響が表れた場合でも、音響装置の使用者が気づき難い。

【0046】

そのため、本実施形態の電源制御回路１００において電圧保持部１は、制御電圧Ｖｃの変化に応じて、保持している電圧Ｖｃｈを、制御電圧Ｖｃの変化の前の大きさから制御電圧Ｖｃの変化の後の大きさまで、５０ミリ秒よりも長い時間をかけて変化させるように構成されていてもよい。５０ミリ秒という時間は、ヒトの可聴周波数の下限とされる２０Ｈｚの逆数の時間である。定電圧電源Ｅｐが音響装置に用いられる場合、出力電圧Ｖｏの５０ミリ秒よりも長い時間をかけたゆっくりとした変化には、音響装置の使用者が気づき難いと考えられる。或いは、定電圧電源Ｅｐが音響装置に用いられる場合、電圧保持部１は、保持電圧Ｖｃｈを、その音響装置の出力可能帯域の下限周波数（例えば１００Ｈｚ）の逆数の時間よりも長い時間を掛けて、制御電圧Ｖｃの変化前の大きさから変化後の大きさまで変化させるように構成されていてもよい。使用者における出力電圧Ｖｏの変化の気づき難さの観点から、保持電圧Ｖｃｈの変化速度は、一例として、２０ｍＶ／ｍｓｅｃ未満であり得る。

【0047】

＜第２実施形態の電源制御回路＞
図８には、第２実施形態の電源制御回路の一例である電源制御回路１０１の構成がブロック図で模式的に示されている。電源制御回路１０１は、タイマ部５を備えている点で、第１実施形態の電源制御回路１００と異なっている。図９には、図８の電源制御回路１０１における第２信号Ｓ２のレベル遷移に対する定電圧電源Ｅｐの出力電圧Ｖｏの推移と、タイマ部５から出力されるパルスＰとの関係の一例のタイミング図が示されている。図８の電源制御回路１０１の構成は、タイマ部５を除いて、図１の電源制御回路１００の構成と同じである。電源制御回路１００に含まれる構成要素と同様の構成要素については図１において付されている符号と同じ符号が図８において付され、それら同様の構成要素についての重複する説明は省略される。

【0048】

タイマ部５には、第２信号Ｓ２が入力される。第２信号Ｓ２は、外部の制御装置Ｍで生成されてタイマ部５に入力される。図１の電源制御回路１００と同様に、外部の制御装置Ｍは、例えば、定電圧電源Ｅｐが用いられる電気機器の動作を制御するマイクロコンピュータやＡＳＩＣなどの半導体装置であり得る。制御装置Ｍは、一例として、定電圧電源Ｅｐの起動や定電圧電源Ｅｐが用いられる電気機器の起動を検出し、その起動時にレベルを遷移する第２信号Ｓ２を生成する。

【0049】

タイマ部５は、第２信号Ｓ２のレベルの遷移に応じてパルスＰを出力する。すなわち、タイマ部５は、第２信号Ｓ２のレベルが遷移すると、自身の出力信号のレベルを変化させ、そして第２信号Ｓ２のレベル遷移から所定の時間（Ｔｂ）が経過すると、その出力信号のレベルを、第２信号Ｓ２のレベル遷移前のレベルに復帰させる。タイマ部５は、例えば、ワンショットマルチバイブレータ又は単安定マルチバイブレータと呼ばれるディジタル回路で構成される。

【0050】

そして電源制御回路１０１では、第１スイッチング素子４１は、パルスＰが出力されている間、電圧調整部２と電圧保持部１とを接続するように構成されている。また図８の例において第２スイッチング素子４２は、パルスＰが出力されている間、電圧調整部２と第１端子３１とを接続するように構成されている。なお、パルスＰは、図９の例のように所定時間Ｔｂの間ハイレベルとなるパルスであってもよく、所定時間Ｔｂの間ロウレベルとなるパルスであってもよい。パルスＰがハイレベルのパルスである場合、第１スイッチング素子４１及び第２スイッチング素子４２は、それぞれｎ型ＦＥＴ又ｎｐｎトランジスタであり得、パルスＰがロウレベルのパルスである場合、第１スイッチング素子４１及び第２スイッチング素子４２は、それぞれｐ型ＦＥＴ又ｐｎｐトランジスタであり得る。

【0051】

図９の例において、時点Ｔ７で第２信号Ｓ２がロウレベルからハイレベルに遷移すると、所定時間Ｔｂのパルス幅のパルスＰが出力される。時点Ｔ７から時点Ｔ８までの間、第１スイッチング素子４１及び第２スイッチング素子４２が導通状態となって、電圧調整部２と電圧保持部１とが接続され、第１端子３１と電圧調整部２とが接続される。そのため、出力電圧Ｖｏが目標値ＶＴへと調整される。好ましくは、図９の例のように、パルスＰの出力中に、出力電圧Ｖｏが目標値ＶＴまで調整される。

【0052】

所定時間（パルス幅）Ｔｂは、出力電圧Ｖｏが任意の電圧値から目標値ＶＴまで調整されるのに要する時間以上の時間であることが好ましく、例えば、パルス幅Ｔｂは、出力電圧ＶｏがゼロＶの状態から目標値ＶＴまで調整されるのに要する時間以上であってもよい。また、第２信号Ｓ２がパルスＰを生成する第２信号Ｓ２のレベル遷移は、図９の例のようなロウレベルからハイレベルへの遷移であってもよく、ハイレベルからロウレベルへの遷移であってもよい。

【0053】

本実施形態によれば、外部の制御装置Ｍが、出力電圧Ｖｏの調整時期として適した時間の間ハイレベル又はロウレベルとなる信号（例えば図２の第２信号Ｓ２）を出力しなくても、レベルを遷移させる任意の信号を第２信号Ｓ２として用いることができる。そして、パルスＰが出力されている所定の時間だけ出力電圧Ｖｏを調整することができ、パルスＰの出力終了後、定電圧電源Ｅｐを無帰還型の電源として動作せることができる。なお、本実施形態においても、第１実施形態と同様に、第２スイッチング素子４２は、必ずしも必要ではなく、第１端子３１と電圧調整部２とは直接接続されていてもよい。

【0054】

＜第２実施形態の電源制御回路の変形例＞
図１０には、図８の第２実施形態の電源制御回路１０１の変形例である電源制御回路１０２が示されている。電源制御回路１０２は、図８の電源制御回路１０１に加えて、第３端子３３と、第３端子３３に接続されている電流経路Ｃと、電流経路Ｃを開放する第３スイッチング素子４３と、を含んでいる。図１０の電源制御回路１０２の構成は、第３端子３３、電流経路Ｃ、及び第３スイッチング素子４３を除いて、図８の電源制御回路１０１の構成と同じである。電源制御回路１０１、又は図１の電源制御回路１００に含まれる構成要素と同様の構成要素については、図１又は図８において付されている符号と同じ符号が図１０において付され、それら同様の構成要素についての重複する説明は省略される。

【0055】

第３端子３３は、定電圧電源Ｅｐの出力端子ＶＯと抵抗５３を介して接続される。電流経路Ｃの一端は、第３端子３３に接続され、他端はＧＮＤに接続されている。従って、電流経路Ｃには、定電圧電源Ｅｐの出力素子Ｑを通る電流が、抵抗５３及び第３端子３３を経由して流れる。

【0056】

前述したように、定電圧電源Ｅｐの起動時や、定電圧電源Ｅｐが用いられている電気機器の起動時にレベルを遷移させる第２信号Ｓ２がタイマ部５に入力されると、タイマ部５からパルスＰが出力されている間に、定電圧電源Ｅｐの負荷Ｌがまだ起動していないことがある。すなわち、出力電圧Ｖｏの調整時期の間、定電圧電源Ｅｐの出力素子Ｑには、負荷Ｌが起動しているときよりも小さな電流が流れることがある。出力素子Ｑに流れる電流が小さいと、出力素子Ｑを構成するトランジスタＴのベース－エミッタ間電圧が小さいため、より大きな電流が出力素子Ｑに流れているときよりも小さい電圧が出力端子ＶＯに現れる。その状態で出力電圧Ｖｏが調整され、調整時期の終了後に負荷Ｌが起動すると、出力電圧Ｖｏは、調整された電圧値から低下してしまうことがある。

【0057】

そこで、電源制御回路１０２では、出力電圧の調整時期に負荷Ｌが起動していなくても、出力素子Ｑから電流経路Ｃを通って電流が流れるように構成されている。すなわち、第３スイッチング素子４３は、タイマ部５からパルスＰが出力されている間、第１スイッチング素子４１及び第２スイッチング素子４２と同様に導通状態となって、電流経路Ｃを閉じるように構成されている。負荷Ｌの起動時に目標値通りの出力電圧Ｖｏが得られるように、好ましくは、負荷Ｌと同等の抵抗値を有している抵抗５３が、第３端子３３と出力端子ＶＯとの間に接続される。

【0058】

図１１には、図１０の電源制御回路１０２におけるタイマ部５から出力されるパルスＰに対する出力電圧Ｖｏの推移の一例のタイミング図が示されている。時点Ｔ７での第２信号Ｓ２のレベル遷移と共にパルスＰの出力が開始され、出力電圧Ｖｏが目標値ＶＴへと調整される。この調整時期の間、第３スイッチング素子４３が導通状態となって電流経路Ｃを閉じているので、出力素子Ｑには、電流経路Ｃに流入する電流が流れている。そして、時点Ｔ８でパルスＰの出力が終了し、第３スイッチング素子４３が開放状態となると、出力素子Ｑに流れる電流が減少するため、出力電圧Ｖｏは目標値ＶＴよりも上昇する。しかし、時点Ｔ９で負荷Ｌが起動すると、出力電圧Ｖｏは下降し、より目標値ＶＴに近い電圧値、好ましくは目標値ＶＴの出力電圧Ｖｏが出力される。

【0059】

＜電源の出力電圧調整方法＞
図１２には、本発明の一実施形態の電源の出力電圧調整方法の一例がフロー図にて示されている。図１２を参照すると共に、適宜、図１、図２、及び図８～図１１を再度参照して、本実施形態の電源の出力電圧の調整方法（以下、単に「本実施形態の方法」とも称する）を説明する。本実施形態の方法は、図１及び図８に示される定電圧電源Ｅｐのような、内部の電圧保持部で保持される電圧に基づく定電圧を出力する電源の出力電圧の調整方法である。以下の説明では、図１の定電圧電源Ｅｐ（以下では単に「電源Ｅｐ」とも称する）の出力電圧Ｖｏが調整される場合を例に、本実施形態の方法を説明する。

【0060】

本実施形態の方法は、出力電圧Ｖｏを調整するときに、電源Ｅｐから出力されている電圧に基づいている制御電圧Ｖｃの電圧保持部１への入力を開始することと（図１２のステップＳ１０）、電圧保持部１で制御電圧Ｖｃを保持すると共に、電圧保持部１で保持される電圧（保持電圧）の変化に応じて出力電圧Ｖｏを変化させることと（ステップＳ２０）、出力電圧Ｖｏを変化させた後に電圧保持部１への制御電圧Ｖｃの入力を停止することと（ステップＳ３０）、を含んでいる。

【0061】

本実施形態の方法によれば、出力電圧を変化させた後、電源Ｅｐから出力されている電圧に基づく制御電圧Ｖｃの電圧保持部１への入力が停止されるので、電源Ｅｐを、出力電圧Ｖｏの調整時期以外は、無帰還型電源として動作させることができる。そして、出力電圧Ｖｏの調整時には、電圧保持部１への制御電圧Ｖｃの入力が開始されるので、電源Ｅｐを帰還型電源として動作させて、自律的に出力電圧Ｖｏの調整をさせることができる。そのため、発振を起こし難く、一例として音響装置に用いられた場合に良好な音質をもたらし得る電源において、出力電圧の精度を高めることができる。

【0062】

本実施形態の方法では、電圧保持部１への制御電圧Ｖｃの入力を開始することにおいて、図１及び図２を参照して説明したように、電源Ｅｐから出力されている電圧に基づいて制御電圧Ｖｃを調整する電圧調整部２と電圧保持部１とをスイッチング素子（図１において第１スイッチング素子４１）を介して接続してもよい。電源Ｅｐからその時その時に現に出力されている電圧に基づく適切な制御電圧Ｖｃの電圧保持部への入力を容易に開始することができ、また、その入力の停止も容易に行うことができると考えられる。

【0063】

本実施形態の方法では、電圧保持部１への制御電圧Ｖｃの入力を開始することにおいて、さらに、図１及び図２を参照して説明したように電源Ｅｐから出力されている電圧と相関する電気量を有する信号（図１において第１信号Ｓ１）を受ける端子（第１端子３１）と電圧調整部２とを、スイッチング素子（図１において第２スイッチング素子４２）を介して接続してもよい。そして、電圧保持部１への制御電圧Ｖｃの入力を停止することにおいて、この端子と電圧調整部２とをスイッチング素子を用いて分離してもよい。出力電圧Ｖｏ調整時以外は、その調整用の帰還回路と電源Ｅｐの出力段の回路とを分離することができ、より精度の高い出力電圧Ｖｏが得られることがある。しかも、出力電圧Ｖｏの調整時には、調整用の帰還回路と電源Ｅｐの出力段の回路とを容易に接続することができ、出力電圧Ｖｏを精度良く調整することができる。

【0064】

本実施形態の方法は、さらに、図８及び図９を参照して説明したように、電源Ｅｐの起動を、例えば電源Ｅｐが用いられる機器の制御装置を用いて検出することをさらに含んでいてもよい。そして、電源Ｅｐの起動時から所定時間の間に出力電圧Ｖｏを調整してもよい。電源Ｅｐの起動後の稼働中に出力電圧Ｖｏを調整することによって電源Ｅｐを用いる機器に影響を与えることを回避できることがある。

【0065】

また、このように電源Ｅｐの起動時から所定時間の間に、電源Ｅｐに負荷を繋がずに出力電圧Ｖｏを調整する場合、本実施形態の方法は、出力電圧Ｖｏを調整する所定時間の間、電源Ｅｐの使用時に電源Ｅｐから電源Ｅｐの負荷（例えば図１０の負荷Ｌ）に流れる電流に相当する大きさの電流を、この負荷とは別の経路で電源Ｅｐ内に流すことをさらに含んでいてもよい。さらに、本実施形態の方法は、図１０及び図１１を参照して説明したように、出力電圧Ｖｏの調整後、この別の経路への通電を、スイッチング素子を用いて遮断してもよい。電源Ｅｐの使用時において負荷を接続した状態で、より目標値に近い出力電圧Ｖｏが得られることがある。なお「電源Ｅｐの負荷に流れる電流に相当する電流」の大きさは、電源Ｅｐの使用時にその負荷に流れる電流の最小値から最大値までのいずれかであり得、好ましくは、電源Ｅｐの使用時に負荷に流れる電流の平均値である。

【0066】

＜音響装置に用いられる電源の出力電圧の調整方法＞
前述した一実施形態の電源の出力電圧調整方法は、音響装置（図示せず）に用いられる電源の出力電圧の調整に用いられてもよい。その場合の電源の出力電圧の調整方法は、前述した一実施形態の電源の出力電圧調整方法を用いて出力電圧を調整することを含み、この出力電圧の調整を、音響装置の音量が変化するとき、又は音響装置から音が発せられていないときに行ってもよい。音響装置から発せられる音に大きな影響を与えずに出力電圧を調整できることがある。

【0067】

或いは、前述した一実施形態の電源の出力電圧調整方法を用いた、音響装置に用いられる電源の出力電圧の調整方法は、一実施形態の電源の出力電圧調整方法を用いて出力電圧を調整することと、音響装置の周囲で発せられている音の大きさを検知することと、を含んでもよい。そして出力電圧の調整を、音響装置の周囲で所定値を超える大きさの音が発せられているときに行ってもよい。出力電圧の調整が音響装置から発せられる音に与え得る影響を使用者に実感させずに調整を行い得ることがある。なお、出力電圧の調整の実施の判断基準となる、周囲で発せられる音の「所定値」は、例えば、音圧レベルで約５０ｄＢである。

【符号の説明】

【0068】

１００～１０２ 電源制御回路
１、１ａ～１ｃ 電圧保持部
１１ 第１電界効果型トランジスタ（第１ＦＥＴ）
１２ 第２電界効果型トランジスタ（第２ＦＥＴ）
１３ キャパシタ
１４ 第１定電流源
１５ 第２定電流源
１６ トランスコンダクタンスアンプ
２ 電圧調整部
２１ 誤差増幅器（演算増幅器）
２２ 基準電圧源
３１ 第１端子
３２ 第２端子
３３ 第３端子
４１ 第１スイッチング素子
４２ 第２スイッチング素子
４３ 第３スイッチング素子
５ タイマ部
５３ 抵抗
Ｃ 電流経路
Ｅｐ 定電圧電源
Ｌ 負荷
Ｐ パルス
Ｑ 定電圧電源の出力素子
Ｓ１ 第１信号
Ｓ２ 第２信号
Ｔｂ 所定の時間（パルス幅）
Ｖｃ 制御電圧
Ｖｃｈ 電圧保持部が保持している電圧
Ｖｄ 駆動電圧
Ｖｏ 定電圧電源の出力電圧
ＶＯ 定電圧電源の出力端子
Ｖｒ 基準電圧
ＶＴ 出力電圧の目標値

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】