特開 2024-115480 モデル作成装置、モデル作成方法及びモデル作成プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024115480

(43)【公開日】2024-08-26

(54)【発明の名称】モデル作成装置、モデル作成方法及びモデル作成プログラム

(51)【国際特許分類】

   G05B 13/04 20060101AFI20240819BHJP

【ＦＩ】

G05B13/04

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023021208

(22)【出願日】2023-02-14

(71)【出願人】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(71)【出願人】

【識別番号】598121341

【氏名又は名称】慶應義塾

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】金井 関利

(72)【発明者】

【氏名】高野 靖也

(72)【発明者】

【氏名】足立 修一

【テーマコード（参考）】

5H004

【Ｆターム（参考）】

5H004GA01

5H004GB01

5H004HA14

5H004HB14

5H004KC35

5H004KD61

5H004KD62

(57)【要約】

【課題】線形システムのモデルのパラメータを高い精度で求めること。
【解決手段】モデル作成装置１０は、生成部１５１、計算部１５２及び更新部１５３を有する。生成部１５１は、ルジャンドル多項式を基に入力信号を生成する。計算部１５２は、線形システムのモデルに入力信号を入力して出力信号を計算する。更新部１５３は、入力信号と出力信号との関係を基に、モデルのパラメータを更新する。
【選択図】図１

【特許請求の範囲】

【請求項1】

ルジャンドル多項式を基に入力信号を生成する生成部と、
線形システムのモデルに前記入力信号を入力して出力信号を計算する計算部と、
前記入力信号と出力信号との関係を基に、前記モデルのパラメータを更新する更新部と、
を有することを特徴とするモデル作成装置。

【請求項2】

前記計算部は、線形システムである１次又は２次以上の遅れ系のモデルに前記入力信号を入力して出力信号を計算することを特徴とする請求項１に記載のモデル作成装置。

【請求項3】

前記更新部は、前記生成部による前記入力信号の生成に用いられた前記ルジャンドル多項式の整数倍の無限個の和で表される連続な関数の係数と、前記出力信号に含まれる係数と、から得られる連立方程式の解を前記モデルのパラメータとして求めることを特徴とする請求項１に記載のモデル作成装置。

【請求項4】

前記生成部は、１以上の次数のルジャンドル多項式を基に前記入力信号を生成し、
前記更新部は、前記次数に１を加えた数の方程式を含む前記連立方程式の解を前記モデルのパラメータとして求めることを特徴とする請求項３に記載のモデル作成装置。

【請求項5】

モデル作成装置によって実行されるモデル作成方法であって、
ルジャンドル多項式を基に入力信号を生成する生成工程と、
線形システムのモデルに前記入力信号を入力して出力信号を計算する計算工程と、
前記入力信号と出力信号との関係を基に、前記モデルのパラメータを更新する更新工程と、
を含むことを特徴とするモデル作成方法。

【請求項6】

ルジャンドル多項式を基に入力信号を生成する生成ステップと、
線形システムのモデルに前記入力信号を入力して出力信号を計算する計算ステップと、
前記入力信号と出力信号との関係を基に、前記モデルのパラメータを更新する更新ステップと、
をコンピュータに実行させることを特徴とするモデル作成プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、モデル作成装置、モデル作成方法及びモデル作成プログラムに関する。

【背景技術】

【0002】

モータ等の制御を行う際には、制御の対象が従う線形システムのモデルが事前に作成される。また、モデルの作成においては、モデルのパラメータを求めるシステム同定が行われる（例えば、非特許文献１を参照）。

【0003】

例えば、線形システムの１つである１次遅れ系は、モータ等に広く存在している。また、１次遅れ系のパラメータを求めることで、多くの制御が可能となる。

【0004】

システム同定には、入力信号の設計とパラメータを求めるアルゴリズムが必要である。一方、深層学習のモデルへの入力の展開に適したルジャンドル多項式として、shifted and scaledルジャンドル多項式が提案されている（例えば、非特許文献２を参照）。

【先行技術文献】

【非特許文献】

【0005】

【非特許文献1】Lennart, Ljung. "System identification: theory for the user." Second edition, PTR Prentice Hall, Upper Saddle River (1999), p. 1

【非特許文献2】Gu, Albert, et al. "Hippo: Recurrent memory with optimal polynomial projections." Advances in Neural Information Processing Systems 33 (2020): 1474-1487.

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、従来の技術には、線形システムのモデルのパラメータを高い精度で求めることができない場合があるという問題がある。

【課題を解決するための手段】

【0007】

上述した課題を解決し、目的を達成するために、モデル作成装置は、ルジャンドル多項式を基に入力信号を生成する生成部と、線形システムのモデルに前記入力信号を入力して出力信号を計算する計算部と、前記入力信号と出力信号との関係を基に、前記モデルのパラメータを更新する更新部と、を有することを特徴とする。

【発明の効果】

【0008】

本発明によれば、線形システムのモデルのパラメータを高い精度で求めることができる。

【図面の簡単な説明】

【0009】

【図1】図１は、第１の実施形態のモデル作成装置の構成例を示す図である。

【図2】図２は、１次遅れ系の応答の例を示す図である。

【図3】図３は、１次遅れ系の応答の例を示す図である。

【図4】図４は、モデル作成装置の処理の流れを示すフローチャートである。

【図5】図５は、プログラムを実行するコンピュータの一例を示す図である。

【発明を実施するための形態】

【0010】

以下に、本願に係るモデル作成装置、モデル作成方法及びモデル作成プログラムの実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下に説明する実施形態により限定されるものではない。

【0011】

［第１の実施形態の構成］
図１を用いて、第１の実施形態に係るモデル作成装置の構成について説明する。図１は、第１の実施形態に係るモデル作成装置の構成例を示す図である。モデル作成装置１０は、線形システムのモデルを作成する。また、モデル作成装置１０は、モデルの学習を行うことから、学習装置と言い換えられてもよい。

【0012】

モデル作成装置１０は、あらかじめ与えられた初期状態のモデルに特定の信号を入力することにより出力を得る。そして、入力と出力の関係を基に、モデルのパラメータを求める処理、すなわちシステム同定を行う。また、モデル作成装置１０は、求めたパラメータを、作成済みのモデルを構築するためのパラメータとして出力することができる。

【0013】

図１に示すように、モデル作成装置１０は、通信部１１、入力部１２、出力部１３、記憶部１４及び制御部１５を有する。

【0014】

通信部１１は、ネットワークを介して他の装置との間でデータ通信を行う。例えば、通信部１１はＮＩＣ（Network Interface Card）である。

【0015】

入力部１２は、データの入力を受け付ける。例えば、入力部１２は、例えばマウス及びキーボード等の入力装置と接続されるインタフェースである。

【0016】

出力部１３は、データを出力する。出力部１３は、例えばディスプレイ及びスピーカ等の出力装置と接続されるインタフェースである。

【0017】

記憶部１４は、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）、光ディスク等の記憶装置である。なお、記憶部１４は、ＲＡＭ（Random Access Memory）、フラッシュメモリ、ＮＶＳＲＡＭ（Non Volatile Static Random Access Memory）等のデータを書き換え可能な半導体メモリであってもよい。記憶部１４は、モデル作成装置１０で実行されるＯＳ（Operating System）及び各種プログラムを記憶する。

【0018】

記憶部１４は、モデル情報１４１を記憶する。モデル情報１４１は、モデルを構築するためのパラメータである。例えば、モデル情報１４１は、システム同定が実行される前は、初期状態のモデルのパラメータ（初期値）である。システム同定において、モデル情報１４１は更新される。

【0019】

制御部１５は、モデル作成装置１０全体を制御する。制御部１５は、例えば、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＧＰＵ（Graphics Processing Unit）等の電子回路や、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）等の集積回路である。

【0020】

また、制御部１５は、各種の処理手順を規定したプログラム及び制御データを格納するための内部メモリを有し、内部メモリを用いて各処理を実行する。また、制御部１５は、各種のプログラムが動作することにより各種の処理部として機能する。例えば、制御部１５は、生成部１５１、計算部１５２及び更新部１５３として機能する。

【0021】

生成部１５１は、モデルに入力される入力信号を生成する。計算部１５２は、入力信号をモデルに入力し、モデルによって出力される出力信号を得る。更新部１５３は、入力信号と出力信号の関係を基に、モデルのパラメータを更新する。

【0022】

以下、生成部１５１、計算部１５２及び更新部１５３によって行われるシステム同定を詳細に説明する。なお、以下の数式及び図面の表記において、大文字の太字は行列を表し、小文字の太字は列ベクトルを表し、行ベクトルは転置を使って表現するものとする。

【0023】

（ルジャンドル多項式）
まず、入力信号の生成に用いられるルジャンドル多項式について説明する。ｎ次のルジャンドル多項式は、（１）式で表される。

【0024】

【数1】

【0025】

（１）式に示すルジャンドル多項式は、（２）式のように区間［－１，１］で直行する。

【0026】

【数1】

【0027】

（２）式に対し変数変換を行い、［０，Ｔ］で直交するようにした多項式を、shifted and scaled Legendre（ルジャンドル）多項式と呼ぶ。（３）式はshifted and scaled ルジャンドル多項式である。

【0028】

【数3】

【0029】

（３）式は、具体的には（４）式及び（５）式のように計算される。なお、ｎ、ｋ、ｒは整数である。

【0030】

【数4】

【0031】

【数5】

【0032】

ただし、α_ｎ，ｋ、β_ｋ，ｒ及びγ_ｎ，ｋは、二項係数を用いて、それぞれ（６）式、（７）式及び（８）式のように表される。

【0033】

【数6】

【0034】

【数7】

【0035】

【数8】

【0036】

ここで、連続な関数ｆ（ｔ）は、（９）式のようにルジャンドル多項式の係数倍の無限この和に展開可能である。

【0037】

【数9】

【0038】

（９）式の係数ｘ_ｎは、（１０）式により求められる。

【0039】

【数10】

【0040】

（線形システム）
本実施形態では、１入力１出力の連続時間線形システムについてシステム同定が行われる。このような線形システムは、時刻をｔとし、入力信号ｕ（ｔ）、出力信号ｙ（ｔ）、インパルス応答ｇ（ｔ）を用いて、（１１）式で表される。

【0041】

【数11】

【0042】

（ルジャンドル多項式からなる入力を使った１次遅れ系のシステム同定）
本実施形態のシステム同定では、前述のルジャンドル多項式が用いられる。まず、線形システムが（１２）式のような１次遅れ系である場合を考える。ただし、本発明によるシステム同定の対象は、１次遅れ系に限定されない。

【0043】

【数12】

【0044】

このとき、（１１）式は、（１３）式になる。すなわち、（１３）式は１次遅れ系を表す。

【0045】

【数13】

【0046】

（１３）式の右辺を（１４）式で置くと、（１５）式及び（１６）式に示す漸化式が得られる。

【0047】

【数14】

【0048】

【数15】

【0049】

【数16】

【0050】

ここで、（１７）式より、（１８）式及び（１９）式が得られる。

【0051】

【数17】

【0052】

【数18】

【0053】

【数19】

【0054】

入力信号ｕ（ｔ）が（５）式で表されるｎ次のshifted and scaled ルジャンドル多項式であるとき、システムの線形性から、出力信号ｙ（ｔ）は（２０）式及び（２１）式である。

【0055】

【数20】

【0056】

【数21】

【0057】

ただし、η及びζは、それぞれ（２２）式及び（２３）式と置かれる。

【0058】

【数22】

【0059】

【数23】

【0060】

このとき、（２１）式の右辺の多項式の部分をshifted and scaledルジャンドル多項式で展開すると、（２４）式で表現される。

【0061】

【数24】

【0062】

ただし、（２４）式の係数ξｎ，ｒ（ａ，ｐ）は、（２５）式の通りである。なお、ａ及びｐは、システム同定の対象であるモデルのパラメータである。

【0063】

【数25】

【0064】

例として、０次から２次までの単一のshifted and scaledルジャンドル多項式を入力した際の１次遅れ系の応答を図２に示す。図２は、１次遅れ系の応答の例を示す図である。

【0065】

本実施形態では、（２６）式に示すように、入力信号ｕ（ｔ）を、shifted and scaledルジャンドル多項式のＮ次までの係数ｃ_ｎを掛けた線形和とする。

【0066】

【数26】

【0067】

また、（２４）式より、システムの出力信号ｙ（ｔ）は、（２７）式及び（２８）式の通りである。

【0068】

【数27】

【0069】

【数28】

【0070】

さらに、ｔが十分大きいとし（ｔ→∞）、ｅ^－ｐｔ＝０とすると、（２９）式のように出力信号ｙ（ｔ）が得られる。

【0071】

【数29】

【0072】

例として、０次から２次までの単一のshifted and scaledルジャンドル多項式を入力して十分に時間ｔが経過したときの１次遅れ系の応答を図３に示す。図３は、１次遅れ系の応答の例を示す図である。

【0073】

図４を用いて、１次遅れ系のシステム同定の処理の流れを説明する。図４は、モデル作成装置の処理の流れを示すフローチャートである。

【0074】

まず、図４に示すように、生成部１５１は、shifted and scaledルジャンドル多項式の和から入力信号ｕ（ｔ）を生成する（ステップＳ１０１）。このとき、生成部１５１は、（２６）式のＣ_ｎに適当な値を設定することで、入力信号ｕ（ｔ）を生成することができる。このように、生成部１５１は、ルジャンドル多項式を基に入力信号を生成する。

【0075】

次に、計算部１５２は、システムにｕ（ｔ）を入力し、（２９）式のように出力信号ｙ（ｔ）を得る（ステップＳ１０２）。このように、計算部１５２は、線形システムのモデルに入力信号を入力して出力信号を計算する。

【0076】

続いて、更新部１５３は、（１０）式により、出力信号ｙ（ｔ）の各ルジャンドル多項式~Ｐ_ｎ（ｔ）（Ｐの直上に~）の係数ｘ_ｎを求める（ステップＳ１０３）。

【0077】

ここで、更新部１５３は、各ルジャンドル多項式の係数ｘ_ｎと、システムのパラメータ（（２９）式のかっこ内の係数）の関係から連立方程式を得る（ステップＳ１０４）。更新部１５３は、生成部１５１による入力信号の生成に用いられたルジャンドル多項式の整数倍の無限個の和で表される連続な関数の係数（（１０）式）と、出力信号に含まれる係数（（２９）式の係数）と、から得られる連立方程式の解をモデルのパラメータとして求めることができる。

【0078】

これにより、モデル作成装置１０は、入力信号に用いられたルジャンドル多項式の係数と出力信号の係数とを用いて、連立方程式を解くことによりシステム同定を実現できる。

【0079】

そして、更新部１５３は、連立方程式を解き、システムのパラメータ（ａ，ｐ）を計算する（ステップＳ１０５）。更新部１５３は、計算したパラメータ（ａ，ｐ）によりモデル情報１４１を更新してもよいし、計算したパラメータ（ａ，ｐ）を出力してもよい。更新部１５３は、入力信号と出力信号との関係を基に、モデルのパラメータを更新することができる。

【0080】

なお、更新部１５３は、連立方程式の解法としてニュートン法を用いることができる。また、更新部１５３は、ニュートン法以外の方法により連立方程式を解いてもよい。

【0081】

（ルジャンドル多項式からなる入力を使ったｍ次系の同定）
より一般に、インパルス応答が（３０）式で表現されるシステムを考える。

【0082】

【数30】

【0083】

このシステムは、（３１）式の伝達関数で表されるｍ次系である。ただし、ｐ_１，…，ｐ_ｍは、全て正の実数であるとする。また、ｍは２以上の整数である。

【0084】

【数31】

【0085】

このシステムに（２６）式の入力が印可されたときの出力は、１次遅れ系と同様にして、（３２）式の通りである。

【0086】

【数32】

【0087】

さらに、ｔが十分大きいとし（ｔ→∞）、ｅ^－ｐｔ＝０とすると、（３３）式のように出力信号ｙ（ｔ）が得られる。

【0088】

【数33】

【0089】

この（３０）式のインパルス応答で表現されるシステムの同定を考える。いま、計算部１５２が、生成部１５１によって生成された（２６）式の入力信号をシステムに印加し、入出力データＤ＝｛ｕ（０），ｙ（０），ｕ（Ｔ_ｓ），ｙ（Ｔ_ｓ），…，ｕ（（Ｎ_ｄ-１）Ｔｓ），ｙ（（Ｎ_ｄ-１），Ｔｓ）｝が得られたとする。ただし、Ｔ_ｓはサンプリング周期であり、Ｎ_ｄはデータである。また、（３４）式が成り立つ。

【0090】

【数34】

【0091】

更新部１５３は、入出力データＤから、システムのパラメータａ_１，ｐ_１，…，ａ_ｍ，ｐ_ｍを推定する。

【0092】

（３３）式の出力信号ｙ（ｔ）をshifted and scaledルジャンドル多項式で展開した~Ｐ_Ｎ（ｔ），…，~Ｐ_０（ｔ）の係数が、それぞれｘ_Ｎ，…，ｘ_０で与えられたとする。このとき、更新部１５３は、係数ｘ_Ｎ，…，ｘ_０を（３３）式の各係数と比較して、（３５）式の連立方程式を得る。

【0093】

【数35】

【0094】

（３５）式の連立方程式の未知数（ａ_ｉ，ｐ_ｉ）の総数は２ｍであり、方程式の数はＮである。そこで、（３６）式が成り立つように入力信号ｕ（ｔ）が設計されていれば、更新部１５３は、（３５）式を解いてパラメータａ_１，ｐ_１，…，ａ_ｍ，ｐ_ｍを得る（推定する）ことができる。

【0095】

【数36】

【0096】

（３６）式が成り立つように入力信号ｕ（ｔ）が設計されることは、生成部１５１が（３６）式を満たすように入力信号ｕ（ｔ）を生成することであってもよい。

【0097】

（２次までのshifted and scaledルジャンドル多項式を使った１次遅れ系の同定）
さらなる例として、生成部１５１は、（３７）式及び（３８）式に示すように、０次から２次までのshifted and scaledルジャンドル多項式の和を、入力信号ｕ（ｔ）として生成する。

【0098】

【数37】

【0099】

【数38】

【0100】

計算部１５２は、（３７）式及び（３８）式に示す入力信号ｕ（ｔ）を１次遅れ系に入力した応答である出力信号ｙ（ｔ）を（２８）式のように計算する。

【0101】

例として、計算部１５２は、式（３８）でｃ_n＝１、∀_ｎとした際の入力ｕ（ｔ）＝~Ｐ_２（ｔ）＋~Ｐ_１（ｔ）＋~Ｐ_０（ｔ）をシステムに印加し、出力信号ｙ（ｔ）を得る。

【0102】

更新部１５３は、得られた出力信号ｙ（ｔ）に対して、式（１０）を用いてshifted scaledルジャンドル多項式の係数ｘ_ｎを求める。

【0103】

各ルジャンドル多項式~Ｐ_２（ｔ），~Ｐ_１（ｔ），~Ｐ_０（ｔ）の係数をｘ_２，ｘ_１，ｘ_０とすると、更新部１５３は、図３にある１次遅れ系のパラメータと各ルジャンドル多項式の係数との関係より、（３９）式の連立方程式を得る。

【0104】

【数39】

【0105】

（３９）式に示すように、２変数（ａ，ｐ）に対して３つの方程式が存在しているため、更新部１５３は、（３９）式の連立方程式を解いてパラメータ（ａ，ｐ）を計算することができる。

【0106】

なお、更新部１５３は、連立方程式の解法としてニュートン法を用いることができる。また、更新部１５３は、ニュートン法以外の方法により連立方程式を解いてもよい。

【0107】

このように、計算部１５２は、線形システムである１次又は２次以上（ｍ次）の遅れ系のモデルに入力信号を入力して出力信号を計算することができる。そして、生成部１５１は、１以上の次数のルジャンドル多項式を基に入力信号を生成する。このとき、計算部１５２は、次数に１を加えた数（ｍ＋１）の方程式を含む連立方程式の解をモデルのパラメータとして求める。

【0108】

このように、モデル作成装置１０は、連立方程式を解くことにより、１次又は２次以上の遅れ系のシステム同定を実現できる。

【0109】

［第１の実施形態の効果］
これまで説明してきたように、生成部１５１は、ルジャンドル多項式を基に入力信号を生成する。計算部１５２は、線形システムのモデルに入力信号を入力して出力信号を計算する。更新部１５３は、入力信号と出力信号との関係を基に、モデルのパラメータを更新する。これにより、モデル作成装置１０は、ルジャンドル多項式から入力信号を生成することを利用して、線形システムのモデルのパラメータを高い精度で求めることができる。

【0110】

例えば、線形システムにおける入力信号及び出力信号は、それぞれモータに印可される電流、及びモータのトルク又は回転数である。この場合、モデルによってモータの電流に対する特性を表現することができる。

【0111】

［システム構成等］
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。すなわち、各装置の分散及び統合の具体的形態は図示のものに限られず、その全部又は一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的又は物理的に分散又は統合して構成することができる。さらに、各装置にて行われる各処理機能は、その全部又は任意の一部が、ＣＰＵ及び当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。

【0112】

また、本実施形態において説明した各処理のうち、自動的に行われるものとして説明した処理の全部又は一部を手動的に行うこともでき、あるいは、手動的に行われるものとして説明した処理の全部又は一部を公知の方法で自動的に行うこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。

【0113】

［プログラム］
一実施形態として、モデル作成装置１０は、パッケージソフトウェアやオンラインソフトウェアとして上記の学習処理を実行するプログラムを所望のコンピュータにインストールさせることによって実装できる。例えば、上記のプログラムを情報処理装置に実行させることにより、情報処理装置をモデル作成装置１０として機能させることができる。ここで言う情報処理装置には、デスクトップ型又はノート型のパーソナルコンピュータが含まれる。また、その他にも、情報処理装置にはスマートフォン、携帯電話機やＰＨＳ（Personal Handyphone System）等の移動体通信端末、さらには、ＰＤＡ（Personal Digital Assistant）等のスレート端末等がその範疇に含まれる。

【0114】

また、モデル作成装置１０は、ユーザが使用する端末装置をクライアントとし、当該クライアントに上記の処理に関するサービスを提供するサーバ装置として実装することもできる。例えば、サーバ装置は、更新前のモデルのパラメータ及び入力信号を入力とし、更新後のモデルのパラメータを出力とするサービスを提供するサーバ装置として実装される。この場合、サーバ装置は、Ｗｅｂサーバとして実装することとしてもよいし、アウトソーシングによって上記の処理に関するサービスを提供するクラウドとして実装することとしてもかまわない。

【0115】

図５は、プログラムを実行するコンピュータの一例を示す図である。コンピュータ１０００は、例えば、メモリ１０１０、ＣＰＵ１０２０を有する。また、コンピュータ１０００は、ハードディスクドライブインタフェース１０３０、ディスクドライブインタフェース１０４０、シリアルポートインタフェース１０５０、ビデオアダプタ１０６０、ネットワークインタフェース１０７０を有する。これらの各部は、バス１０８０によって接続される。

【0116】

メモリ１０１０は、ＲＯＭ（Read Only Memory）１０１１及びＲＡＭ（Random Access Memory）１０１２を含む。ＲＯＭ１０１１は、例えば、ＢＩＯＳ（Basic Input Output System）等のブートプログラムを記憶する。ハードディスクドライブインタフェース１０３０は、ハードディスクドライブ１０９０に接続される。ディスクドライブインタフェース１０４０は、ディスクドライブ１１００に接続される。例えば磁気ディスクや光ディスク等の着脱可能な記憶媒体が、ディスクドライブ１１００に挿入される。シリアルポートインタフェース１０５０は、例えばマウス１１１０、キーボード１１２０に接続される。ビデオアダプタ１０６０は、例えばディスプレイ１１３０に接続される。

【0117】

ハードディスクドライブ１０９０は、例えば、ＯＳ１０９１、アプリケーションプログラム１０９２、プログラムモジュール１０９３、プログラムデータ１０９４を記憶する。すなわち、モデル作成装置１０の各処理を規定するプログラムは、コンピュータにより実行可能なコードが記述されたプログラムモジュール１０９３として実装される。プログラムモジュール１０９３は、例えばハードディスクドライブ１０９０に記憶される。例えば、モデル作成装置１０における機能構成と同様の処理を実行するためのプログラムモジュール１０９３が、ハードディスクドライブ１０９０に記憶される。なお、ハードディスクドライブ１０９０は、ＳＳＤ（Solid State Drive）により代替されてもよい。

【0118】

また、上述した実施形態の処理で用いられる設定データは、プログラムデータ１０９４として、例えばメモリ１０１０やハードディスクドライブ１０９０に記憶される。そして、ＣＰＵ１０２０は、メモリ１０１０やハードディスクドライブ１０９０に記憶されたプログラムモジュール１０９３やプログラムデータ１０９４を必要に応じてＲＡＭ１０１２に読み出して、上述した実施形態の処理を実行する。

【0119】

なお、プログラムモジュール１０９３やプログラムデータ１０９４は、ハードディスクドライブ１０９０に記憶される場合に限らず、例えば着脱可能な記憶媒体に記憶され、ディスクドライブ１１００等を介してＣＰＵ１０２０によって読み出されてもよい。あるいは、プログラムモジュール１０９３及びプログラムデータ１０９４は、ネットワーク（ＬＡＮ（Local Area Network）、ＷＡＮ（Wide Area Network）等）を介して接続された他のコンピュータに記憶されてもよい。そして、プログラムモジュール１０９３及びプログラムデータ１０９４は、他のコンピュータから、ネットワークインタフェース１０７０を介してＣＰＵ１０２０によって読み出されてもよい。

【符号の説明】

【0120】

１０ モデル作成装置
１１ 通信部
１２ 入力部
１３ 出力部
１４ 記憶部
１５ 制御部
１４１ モデル情報
１５１ 生成部
１５２ 計算部
１５３ 更新部

【図1】

【図2】

【図3】

【図4】

【図5】