特開 2024-117354 ゲルマニウム半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024117354

(43)【公開日】2024-08-29

(54)【発明の名称】ゲルマニウム半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 27/144 20060101AFI20240822BHJP

   C30B 25/04 20060101ALI20240822BHJP

   C30B 29/08 20060101ALI20240822BHJP

   C23C 16/28 20060101ALI20240822BHJP

   H01L 21/205 20060101ALI20240822BHJP

   H01L 21/20 20060101ALI20240822BHJP

   H01L 29/161 20060101ALI20240822BHJP

【ＦＩ】

H01L27/144 J

C30B25/04

C30B29/08

C23C16/28

H01L21/205

H01L21/20

H01L29/161

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023023410

(22)【出願日】2023-02-17

(71)【出願人】

【識別番号】302006854

【氏名又は名称】株式会社ＳＵＭＣＯ

(71)【出願人】

【識別番号】304027349

【氏名又は名称】国立大学法人豊橋技術科学大学

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】石川 靖彦

(72)【発明者】

【氏名】中井 哲弥

【テーマコード（参考）】

4G077

4K030

4M118

5F045

5F152

【Ｆターム（参考）】

4G077AA03

4G077BA05

4G077DB04

4G077ED05

4G077ED06

4G077HA01

4K030AA05

4K030BA09

4K030BB02

4K030CA04

4K030CA12

4K030DA05

4K030LA16

4M118AA01

4M118AB05

4M118BA06

4M118CA03

4M118CB01

4M118EA01

4M118EA14

5F045AA07

5F045AF03

5F045AF13

5F045AF20

5F045BB19

5F045CA13

5F045DB02

5F045DB04

5F152LL03

5F152LM02

5F152LM04

5F152LM05

5F152LN32

5F152LN34

5F152LN35

5F152LN36

5F152MM11

5F152NN03

5F152NP13

5F152NQ04

(57)【要約】

【課題】Ｇｅ結晶層が厚く且つその占有面積が大きなゲルマニウム半導体装置を提供する。
【解決手段】本発明によるゲルマニウム半導体装置１は、｛１００｝面方位を有し、主面１０ａにトレンチアレイ１１Ａが形成されたＳｉ基板１０と、トレンチアレイ１１Ａの内部を含むＳｉ基板１０の主面１０ａに形成されたＧｅ結晶層２０とを備えている。トレンチアレイ１１Ａは＜０１０＞方向と平行に形成されており、トレンチアレイ１１Ａのトレンチ幅は０．８μｍ以下であり、隣接するトレンチ間のＳｉフィン部１２の幅は０．６μｍ以上７．２μｍ以下である。Ｇｅ結晶層２０はトレンチアレイ１１Ａの内部からＳｉフィン部１２の上端面にかけて連続的に形成されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

｛１００｝面方位を有し、主面にトレンチアレイが形成されたＳｉ基板と、
前記トレンチアレイの内部を含む前記Ｓｉ基板の前記主面に形成されたＧｅ結晶層とを備え、
前記トレンチアレイは＜０１０＞方向と平行に形成されており、
前記トレンチアレイのトレンチ幅は０．８μｍ以下であり、
隣接するトレンチ間のＳｉフィン部の幅が０．６μｍ以上７．２μｍ以下であり、
前記Ｇｅ結晶層は前記トレンチの内部から前記Ｓｉフィン部の上端面にかけて連続的に形成されていることを特徴とするゲルマニウム半導体装置。

【請求項2】

前記トレンチアレイの深さが２μｍ以上である、請求項１に記載のゲルマニウム半導体装置。

【請求項3】

｛１００｝面方位を有するＳｉ基板の主面に＜０１０＞方向と平行なトレンチアレイを形成する工程と、
化学気相成長により前記トレンチアレイの内部を含む前記Ｓｉ基板の前記主面にＧｅ結晶層を形成する工程とを備え、
前記化学気相成長は、原料ガスが分子流として供給される圧力条件下で行い、
前記トレンチアレイのトレンチ幅は０．８μｍ以下であり、
隣接するトレンチ間のＳｉフィン部の幅が０．６μｍ以上７．２μｍ以下であり、
前記Ｇｅ結晶層は、前記トレンチの内部から前記Ｓｉフィン部の上端面にかけて連続的に形成されることを特徴とするゲルマニウム半導体装置の製造方法。

【請求項4】

前記トレンチアレイの深さが２μｍ以上である、請求項３に記載のゲルマニウム半導体装置の製造方法。

【請求項5】

前記トレンチアレイを形成する工程は、
前記Ｓｉ基板の前記主面に前記トレンチアレイに対応するＳｉＯ_２マスクを形成する工程と、
前記ＳｉＯ_２マスクを用いたドライエッチングにより前記Ｓｉ基板の前記主面に前記トレンチアレイを形成する工程と、
前記ＳｉＯ_２マスクを除去して前記Ｓｉフィン部の前記上端面を露出させる工程を含む、請求項３に記載のゲルマニウム半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ゲルマニウム半導体装置及びその製造方法に関するものである。

【背景技術】

【0002】

近年、光半導体デバイスとしてＧｅ（ゲルマニウム）を利用した光デバイスの開発が進んでいる。シリコンフォトニクスの基本光部品は、Ｓｉ（シリコン）系光導波路とＧｅ受光器であり、これらを同一基板上にモノリシック集積させた小型光モジュールは通信システムに応用されている。

【0003】

Ｇｅ受光器の基礎材料であるＧｅ単結晶膜の製造方法に関し、例えば特許文献１には、サブミクロン幅のＳｉＯ_２マスクが繰り返されたＳｉ基板の表面にＧｅのエピタキシャル成長を行う方法が記載されている。図８に示すように、ＳｉＯ_２マスク３１が繰り返されたＳｉ基板３０の表面にＧｅのエピタキシャル成長を行うと、Ｓｉ基板３０の露出面からＧｅが選択的に成長する。結晶成長を継続すると、ＳｉＯ_２マスク３１上に空洞３３を残してＧｅが横方向に成長し、隣接したＧｅ選択成長層と一体化して連続膜が形成される。この手法を用いると、Ｓｉ基板３０上に貫通転位密度を低減させたＧｅ単結晶薄膜３２を熱処理なく形成できる。

【0004】

また特許文献２には、Ｓｉ基板の主面に形成されたトレンチ内に埋め込まれたＧｅ結晶層を用いたゲルマニウム半導体装置が記載されている。トレンチはＳｉ基板の＜０１０＞方向と平行に形成され、化学気相成長によるＧｅのトレンチ内への埋め込みは、原料ガスが分子流として供給される圧力条件下で行われる。また受光面積が大きなＧｅ受光器を実現するためトレンチをアレイ化することが記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１７－９８４９３号公報

【特許文献2】特開２０２２－１２０８１１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

近赤外光を受光するゲルマニウム受光器が、光導波路を伝搬する光ではなく自由空間を伝搬する光を受光するためには、高い受光感度が必要であり、そのためには数ミクロン程度の十分な厚さのゲルマニウム結晶層が必要である。同時に、Ｇｅ結晶層の占有面積を大きくして受光面のサイズを拡大する必要がある。

【0007】

トレンチ内にＧｅを埋め込む場合、トレンチ幅が広すぎると埋め込み効率が悪くなるが、トレンチ幅が狭すぎるとＧｅの占有面積が小さくなり、Ｇｅ受光器の受光効率が低下する。Ｇｅの占有面積を大きくするためには、トレンチをアレイ化し、できるだけ狭いピッチでトレンチを形成することが望ましい。しかし、トレンチアレイのピッチが狭すぎると、トレンチ内壁面が荒れてＧｅ結晶層が成長しにくくなり、Ｇｅの埋め込み効率が低下するという問題がある。

【0008】

したがって、本発明の目的は、Ｇｅ結晶層が厚く且つその占有面積が大きなゲルマニウム半導体装置及びその製造方法を提供することにある。

【課題を解決するための手段】

【0009】

上記課題を解決するため、本発明によるゲルマニウム半導体装置は、｛１００｝面方位を有し、主面にトレンチアレイが形成されたＳｉ基板と、前記トレンチアレイの内部を含む前記Ｓｉ基板の前記主面に形成されたＧｅ結晶層とを備え、前記トレンチアレイは＜０１０＞方向と平行に形成されており、前記トレンチアレイのトレンチ幅は０．８μｍ以下であり、隣接するトレンチ間のＳｉフィン部の幅が０．６μｍ以上７．２μｍ以下であり、前記Ｇｅ結晶層は前記トレンチの内部から前記Ｓｉフィン部の上端面にかけて連続的に形成されていることを特徴とする。

【0010】

また、本発明によるゲルマニウム半導体装置の製造方法は、｛１００｝面方位を有するＳｉ基板の主面に＜０１０＞方向と平行なトレンチアレイを形成する工程と、化学気相成長により前記トレンチアレイの内部を含む前記Ｓｉ基板の前記主面にＧｅ結晶層を形成する工程とを備え、前記化学気相成長は、原料ガスが分子流として供給される圧力条件下で行い、前記トレンチアレイのトレンチ幅は０．８μｍ以下であり、隣接するトレンチ間のＳｉフィン部の幅が０．６μｍ以上７．２μｍ以下であり、前記Ｇｅ結晶層は、前記トレンチの内部から前記Ｓｉフィン部の上端面にかけて連続的に形成されることを特徴とする。

【0011】

本発明によれば、ゲルマニウムをトレンチ内に埋め込むことで十分な厚さのＧｅ結晶層の生産性を向上できる。特に、トレンチ幅を０．８μｍ以下とすることで、トレンチの上部までゲルマニウムを埋め込むことができる。さらに隣接するトレンチ間のＳｉフィン部の幅を０．６～７．２μｍとし、Ｓｉフィン部の上端面にもＧｅ結晶層を形成することで、トレンチの上部までＧｅを効率よく埋め込むことができ、さらにＧｅ結晶層の占有面積を大きくすることができる。

【0012】

本発明において、前記トレンチアレイを形成する工程は、前記Ｓｉ基板の前記主面に前記トレンチアレイに対応するＳｉＯ_２マスクを形成する工程と、前記ＳｉＯ_２マスクを用いたドライエッチングにより前記Ｓｉ基板の前記主面に前記トレンチアレイを形成する工程と、前記ＳｉＯ_２マスクを除去して前記Ｓｉフィン部の前記上端面を露出させる工程を含むことが好ましい。これにより、トレンチ内でのＧｅの結晶成長を促進させてトレンチ内に十分な厚さのＧｅ結晶層を形成することができる。

【0013】

前記トレンチアレイの深さは２μｍ以上であることが好ましい。これによりトレンチアレイ内に埋め込まれた２μｍ以上の厚さを有するＧｅ結晶層を形成することができ、Ｇｅ受光器の受光効率を高めることができる。

【発明の効果】

【0014】

本発明によれば、Ｇｅ結晶層が厚く且つその占有面積が大きなゲルマニウム半導体装置及びその製造方法を提供することができる。

【図面の簡単な説明】

【0015】

【図1】図１（ａ）及び（ｂ）は、本発明の実施の形態によるゲルマニウム半導体装置の構成を示す図であって、（ａ）は略平面図、（ｂ）は（ａ）のＸ－Ｘ線に沿った略断面図である。

【図2】図２ は、トレンチの構成を示す略斜視図である。

【図3】図３（ａ）～（ｄ）は、ゲルマニウム半導体装置の製造方法を示す模式図である。

【図4】図４（ａ）及び（ｂ）は、トレンチ内でのＧｅの結晶成長メカニズムを説明するための模式図である。

【図5】図５は、トレンチアレイ内へのＧｅの埋め込み状態を示すＴＥＭ画像である。

【図6】図６は、トレンチアレイ内へのＧｅの埋め込み状態を示すＴＥＭ画像であって、上段はＳｉＯ_２マスクを残した状態、下段はＳｉＯ_２マスクが除去された状態をそれぞれ示している。

【図7】図７は、トレンチアレイ内へのＧｅの埋め込み状態を示すＳＥＭ画像であって、上段はＧｅを埋め込む前、中段は通常の平坦面で１００ｎｍの膜厚に相当するＧｅを成長させた状態、下段は通常の平坦面で３００ｎｍの膜厚に相当するＧｅを成長させた状態をそれぞれ示している。

【図8】図８は、従来のＧｅ単結晶膜の製造方法を示す模式図である。

【発明を実施するための形態】

【0016】

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

【0017】

図１（ａ）及び（ｂ）は、本発明の実施の形態によるゲルマニウム半導体装置の構成を示す図であって、（ａ）は略平面図、（ｂ）は（ａ）のＸ－Ｘ線に沿った略断面図である。

【0018】

図１（ａ）及び（ｂ）に示すように、ゲルマニウム半導体装置１は、（００１）面又はこれと等価な結晶面を主面１０ａとするＳｉ基板１０と、Ｓｉ基板１０の主面１０ａに形成された複数のトレンチ１１からなるトレンチアレイ１１Ａと、トレンチアレイ１１Ａの内部を含むＳｉ基板１０の主面１０ａに形成されたＧｅ結晶層２０とを備えている。Ｓｉ基板１０の（００１）面と等価な結晶面は、一般的に｛１００｝面と表記される。

【0019】

Ｓｉ基板１０は例えばｎ型Ｓｉ単結晶基板であり、トレンチアレイ１１ＡはＳｉ基板１０の［０１０］方向と平行に形成されている。そのため、図２に示すように、トレンチ１１の側壁面１１ａの面方位は（１００）面又は（－１００）面であり、主面１０ａと結晶学的に等価な結晶面を有している。トレンチ１１の底面１１ｂの面方位はＳｉ基板１０の主面１０ａと同様に（００１）面である。トレンチ１１はＳｉ基板１０の［１００］方向と平行に形成されてもよい。この場合、トレンチ１１の側壁面１１ａの面方位は（０１０）面又は（０－１０）面となり、主面１０ａと結晶学的に等価な結晶面となる。すなわち、［１００］方向と平行なトレンチ１１は、［０１０］方向と平行なトレンチ１１と等価である。

【0020】

トレンチ１１の長さＬはできるだけ長いことが好ましい。これによりＧｅ結晶層２０の面積をできるだけ大きくしてＧｅ受光器の受光面積を稼ぐことができる。

【0021】

トレンチ１１の深さＤは２μｍ以上であることが好ましく、３μｍ以上がさらに好ましい。これにより、トレンチ１１内に十分な厚さのＧｅ結晶層２０を形成することができ、自由空間を伝搬する光を受光可能な受光感度が高いＧｅ受光器を実現することができる。例えば、トレンチ１１の深さＤを２μｍ以上とすることにより、波長約１．５５μｍの近赤外光の光吸収率を５０％以上にすることができる。さらに、トレンチ１１の深さＤを３μｍ以上とすることにより、波長約１．５５μｍの近赤外光の光吸収率を７０％以上にすることができる。

【0022】

トレンチ１１の幅Ｗｔは０．８μｍ以下であることが好ましい。トレンチ幅Ｗｔが広すぎるとトレンチ１１内へのＧｅ結晶層２０の埋め込みに長時間を必要とするからである。一方、トレンチ幅Ｗｔが狭すぎるとトレンチ１１の形成及びトレンチ１１内へのＧｅ結晶層２０の埋め込みが困難となる。そのため、トレンチ幅Ｗｔは０．１μｍ以上であることが好ましい。このように、トレンチ幅Ｗｔが０．１μｍ以上０．８μｍ以下であればトレンチ１１の側壁面１１ａからの結晶成長によってトレンチ１１内へのＧｅ結晶層２０の埋め込み時間を短くすることができる。

【0023】

トレンチ１１の側壁面１１ａはわずかに傾斜していることが好ましく、垂直面に対する傾斜面の角度は０．３～１０度であることが好ましい。側壁面１１ａが少し傾斜している場合には、ゲルマニウムの埋め込み時に空洞が発生しにくく、Ｇｅ結晶層２０の品質を高めることができる。傾斜角度が０．３度よりも小さい場合には側壁面１１ａを傾斜させることによる効果が得られない。また側壁面１１ａの傾斜角度が１０度よりも大きい場合には、（１００）面又は（－１００）面に対する側壁面１１ａの面方位のずれが大きくなり、側壁面１１ａからのゲルマニウムの結晶成長促進効果が小さくなると共に、ゲルマニウムの埋め込み量が不足して十分な厚さのＧｅ結晶層２０が得られないおそれがある。

【0024】

隣接する２本のトレンチ１１，１１間のＳｉフィン部１２の幅Ｗｓ（トレンチ分離幅）は０．６μｍ以上であることが好ましい。Ｓｉフィン部１２の幅Ｗｓが狭すぎるとトレンチ１１の側壁面に凹凸が発生し、トレンチ１１内でのゲルマニウムの結晶成長に悪影響を及ぼす。しかし、Ｓｉフィン部１２の幅Ｗｓが０．６μｍ以上であれば、Ｓｉフィン部１２の強度が向上してＧｅ結晶成長初期の応力耐性が高まるため、トレンチ１１の側壁面の荒れを防止することができる。

【0025】

Ｓｉフィン部１２の幅Ｗｓは７．２μｍ以下、或いはトレンチ幅Ｗｔの９倍以下（Ｗｓ≦９Ｗｔ）であることが好ましい。Ｓｉフィン部１２の幅Ｗｓを広くするとトレンチ１１内に埋め込まれたＧｅ結晶層２０の占有面積が小さくなり、Ｇｅ受光器の受光効率が低下する。しかし、Ｓｉフィン部１２の幅Ｗｓを７．２μｍ以下又はトレンチ１１の幅Ｗｔの９倍以下（Ｗｓ≦９Ｗｔ）とすることにより、Ｇｅ結晶層２０の占有面積を大きくすることができ、特にゲルマニウム形成領域における占有率を１０％以上にすることができる。したがって、Ｇｅ受光器の１０％以上の受光効率を確保することができる。

【0026】

Ｇｅ結晶層２０はＳｉフィン部１２の上端面にも形成されていることが好ましい。この場合において、Ｓｉフィン部１２の上端面に形成されたＧｅ結晶層２０の表層部２０ａは、トレンチ１１内に埋め込まれたＧｅ結晶層２０の埋込部２０ｂの上部と繋がっていることが好ましい。これにより、トレンチ１１内でのＧｅ結晶成長を促進させることができ、トレンチ１１内に十分な厚さの埋込部２０ｂを形成することができる。

【0027】

Ｇｅ結晶層２０はＳｉ基板１０と逆の導電型を有し、Ｓｉ基板１０との間でｐｎ接合を構成している。例えば、Ｓｉ基板１０がｎ型半導体である場合、Ｇｅ結晶層２０はｐ型半導体である。この場合において、Ｇｅ結晶層はｐ－型ゲルマニウム層及びｐ＋型ゲルマニウム層を順に積層したものであることが好ましい。Ｓｉ基板１０をｐ型半導体とし、Ｇｅ結晶層２０をｎ型半導体とすることも可能である。Ｇｅ結晶層２０は真性であってもよく、ｐ＋型あるいはｎ＋型ゲルマニウム層を積層してｐｎ接合を構成する。

【0028】

Ｇｅ結晶層２０がトレンチ１１内に埋め込まれている場合、その底面のみならず側面もシリコンに束縛されるので、ゲルマニウムとシリコンとの熱膨張係数の違いからＧｅ結晶層２０には引張歪みが生じる。ゲルマニウム結晶中の格子歪みが大きくなると、ゲルマニウムのバンドギャップエネルギーが小さくなる。その結果、ゲルマニウムの光吸収波長の長波長化を図ることができ、Ｌバンドの波長もカバーする広帯域な受光器を実現できる。

【0029】

図３（ａ）～（ｄ）は、ゲルマニウム半導体装置の製造方法を示す模式図である。

【0030】

図３（ａ）に示すように、ゲルマニウム半導体装置１の製造では、面方位が｛１００｝面であるＳｉ基板１０を用意する。Ｓｉ基板１０はバルクシリコンウェーハであってもよく、エピタキシャルシリコンウェーハやＳＯＩ（Silicon On Insulator）ウェーハであってもよい。

【0031】

次に、図３（ｂ）に示すように、Ｓｉ基板１０の主面１０ａに２μｍ以上の深さを有するトレンチアレイ１１Ａを形成する。トレンチアレイ１１Ａの形成では、Ｓｉ基板１０の主面１０ａにＳｉＯ_２膜を形成した後、フォトリソグラフィ及びドライエッチングによりＳｉＯ_２膜をパターニングしてＳｉＯ_２マスク２２を形成する。これにより、Ｓｉ基板１０の主面１０ａのトレンチ形成領域を露出させる。次に、ＳｉＯ_２マスク２２を用いた異方性ドライエッチングによりＳｉ基板１０の主面１０ａに複数本のトレンチ１１からなるトレンチアレイ１１Ａを形成する。

【0032】

通常、シリコンウェーハからのＳｉ基板（シリコンチップ）の切り出し方向やＳｉ基板１０上の配線方向はＳｉ基板１０の＜１１０＞方向に設定されることが多い。（００１）面からなるＳｉ基板１０の主面１０ａに＜１１０＞方向と平行なトレンチ１１を形成した場合、トレンチ１１の側壁面１１ａの面方位は（１－１０）面又は（－１１０）面となり、主面１０ａと等価な結晶面とはならない。しかし、本実施形態においては＜１１０＞方向から４５度傾けた＜０１０＞方向と平行にトレンチ１１を形成するので、トレンチ１１の側壁面１１ａの面方位を（１００）面又は（－１００）面とすることができ、主面１０ａと等価な結晶面を形成することができる。

【0033】

次に、図３（ｃ）に示すように、ＳｉＯ_２マスク２２をウェットエッチング又はドライエッチングにより除去してＳｉフィン部１２の上端面を露出させる。

【0034】

その後、図３（ｄ）に示すように、トレンチアレイ１１Ａの内部を含むＳｉ基板１０の全面にＧｅ結晶層２０を形成する。Ｇｅ結晶層２０は結晶成長中の炉内圧を１００Ｐａ以下の低圧とするＵＨＶＣＶＤ法（Ultra-High Vacuum CVD）により形成することが好ましい。このとき、Ｇｅ結晶層２０はトレンチ１１内のみならずＳｉフィン部１２の上端面にも堆積するが、その堆積量はわずかであり、Ｓｉフィン部１２の上端面にはＧｅ結晶層２０が薄く形成される。一方、トレンチ１１の内部には十分な厚さのＧｅ結晶層２０が形成され、トレンチ１１内のＧｅ結晶層２０の上面の高さはＳｉフィン部１２の上端面１２ａの高さとほぼ等しくなる。

【0035】

その後、Ｓｉ基板１０及びＧｅ結晶層２０にそれぞれ接続された一対の電極パターン（不図示）を形成することにより、トレンチ埋め込み型のゲルマニウム半導体装置１が完成する。

【0036】

図４（ａ）及び（ｂ）は、トレンチ１１内でのゲルマニウムの結晶成長メカニズムを説明するための模式図である。

【0037】

トレンチ１１を例えばＳｉ基板１０の＜１１０＞方向と平行に形成する場合、Ｓｉ基板１０の主面１０ａである（００１）面に垂直なトレンチ１１の側壁面１１ａの面方位は（１－１０）面又は（－１１０）面となる。この場合、図４（ａ）に示すように、側壁面１１ａからのゲルマニウム結晶成長が抑制され、主に底面１１ｂからのゲルマニウム結晶成長となる。そのため、トレンチ１１内をＧｅ結晶層２０で埋めるためには長時間を要する。通常、Ｓｉ基板１０の（００１）面上へのゲルマニウム結晶成長速度の典型値は１０ｎｍ／ｍｉｎ程度であり、また成長初期には成長速度が遅い低温バッファ層を形成する必要があるため、３μｍ以上のＧｅ結晶層を形成するには１０時間近い成長時間が必要である。

【0038】

一方、トレンチ１１をＳｉ基板１０の＜１１０＞方向から４５度傾けた＜０１０＞方向と平行に形成する場合、Ｓｉ基板１０の主面１０ａである（００１）面に垂直なトレンチ１１の側壁面１１ａの面方位は（１００）面又は（－１００）面となる（図２参照）。ここで、原料ガス分子がトレンチ１１の底部まで行き渡るように、原料ガスが分子流として供給される圧力条件下で化学気相成長を行う。トレンチ１１の深さＤよりも原料ガスの平均自由工程が大きく、トレンチ内部の底面や側壁面に原料ガスを供給できる。図４（ｂ）に示すように、トレンチ１１の側壁面１１ａからも底面１１ｂと同様の成長速度で結晶成長が起こる。トレンチ１１の幅Ｗｔを例えば０．６μｍとすると、トレンチ１１の深さＤに関係なく、Ｇｅ結晶層２０がトレンチ１１の両方の側壁面１１ａから０．３μｍ成長することでトレンチ１１の内部の埋め込みが完了する。

【0039】

以上説明したように、本実施形態によるゲルマニウム半導体装置１の製造方法は、｛１００｝面方位を有するＳｉ基板１０の主面１０ａに＜０１０＞方向と平行なトレンチアレイ１１Ａを形成する工程と、トレンチアレイ１１Ａの内部を含むＳｉ基板１０の主面１０ａにＧｅ結晶層２０を化学気相成長法により形成する工程とを備え、各トレンチ１１の幅は０．８μｍ以下であり、隣接するトレンチ１１、１１間のＳｉフィン部１２の幅が０．６μｍ以上７．２μｍ以下であり、Ｇｅ結晶層２０は、トレンチ１１の内部からＳｉフィン部１２の上端面１２ａにかけて連続的に形成されるので、各トレンチ１１の底面のみならず側壁面１１ａからもゲルマニウムの結晶成長を促進させることができ、２μｍ以上の厚いＧｅ結晶層２０を短時間で形成することができる。

【0040】

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。

【実施例0041】

面方位が｛１００｝面、オリエンテーションフラットが＜１１０＞方向である４インチのシリコンウェーハを用意し、その主面にトレンチ幅Ｗｔ及びトレンチ間のＳｉフィン部の幅Ｗｓが互いに異なる種々のトレンチアレイパターンを形成した。トレンチ幅Ｗｔは０．６μｍ、０．８μｍ、１．０μｍの３通り、Ｓｉフィン部の幅Ｗｓは０．２μｍ、０．４μｍ、０．６μｍの３通りとし、それらを組み合わせて９通りのパターンを用意した。トレンチアレイはＳｉＯ_２マスクを用いたフォトリソグラフィ及びＲＩＥ（Reactive Ion Etching）により形成した。

【0042】

次に、ＳｉＯ_２マスクを残した状態でトレンチアレイ内へのＧｅの埋め込みを行った。ＧｅはＧｅＨ_４を原料ガスとするＵＨＶＣＶＤ法により形成し、成長炉内の圧力は１０Ｐａ以下の分子流領域を用いた。具体的には、｛１００｝面に厚さが１．０μｍのＧｅ結晶層が得られる成長条件を設定した。

【0043】

トレンチアレイ内へのＧｅの埋め込みが完了した後、シリコンウェーハのＦＩＢ（Focused Ion Beam）加工を行った。ＦＩＢ加工では、Ｇｅの埋込部が形成されたシリコンウェーハの主面にＰｔ保護膜を予めスパッタリングにより形成した後、トレンチアレイの延在方向と直交する方向にシリコンウェーハを切断した。その後、トレンチアレイ内のＧｅ結晶層の断面をＴＥＭ（Transmission Electron Microscope）により観察した。

【0044】

図５は、トレンチアレイ内へのＧｅの埋め込み状態を示すＴＥＭ画像である。

【0045】

図５に示すように、トレンチ幅が０．６μｍのときにはトレンチ内のＧｅ結晶層の高さがＳｉフィン部の高さとほぼ等しく、トレンチ内に十分な厚さのＧｅ結晶層が形成されている。しかし、トレンチ幅が０．８μｍのときには０．４μｍのときよりもトレンチ内のＧｅ結晶層の厚さが少し薄くなり、１．０μｍのときにはさらに薄くなっている。このように、トレンチ幅が狭くなるほどトレンチ内のＧｅ結晶層の高さが高くなり、Ｇｅ結晶層を厚くできることが分かった。特に、トレンチ幅が０．８μｍ以下にすることにより、トレンチ上部までＧｅを埋め込むことができたが、１．０μｍの場合にはトレンチ上部に成長速度が低い｛０１２｝面が現れてトレンチ上部でのＧｅ成長が阻害されるため、トレンチの高さの約半分までしかＧｅを埋め込むことはできなかった。

【0046】

一方、トレンチ間のＳｉフィン部の幅を０．２μｍから０．６μｍまで変化させてもトレンチ内のＧｅの厚さはほとんど変化しなかった。これにより、トレンチ上部までのゲルマニウムの埋め込み状態はトレンチ間のフィン部の幅に依存しないことが分かった。

【0047】

次に、トレンチ間のＳｉフィン部の上端面を覆うＳｉＯ_２マスクの有無がゲルマニウムの埋め込みに与える影響を評価した。

【0048】

図６は、トレンチアレイ内へのＧｅの埋め込み状態を示すＴＥＭ画像であって、（ａ）はＳｉＯ_２マスクを残した状態、（ｂ）はＳｉＯ_２マスクが除去された状態をそれぞれ示している。

【0049】

図６に示すように、トレンチ間のＳｉフィン部の上端面を覆うＳｉＯ_２マスクを除去した場合には、Ｓｉフィン部の上端面にＧｅ結晶層が形成された。またＳｉＯ_２マスクを除去することでトレンチ内のＧｅ結晶層をより厚く形成できることを確認できた。この理由は、Ｓｉフィン部の上端面でもＧｅの成長が起こり、トレンチ上部に形成される傾斜面が｛０１２｝面から傾斜の緩い｛０１１｝面に変化することにあると考えられる。ＳｉＯ_２マスクの除去はゲルマニウムの厚膜化に効果的であり、Ｇｅ受光器の受光効率の向上に寄与できることが分かった。

【0050】

トレンチアレイ内部へのＧｅの埋め込みの途中過程を走査電子顕微鏡（ＳＥＭ）で観察した。トレンチアレイのトレンチ幅は０．８μｍとし、Ｓｉフィン部の幅は０．２μｍ、０．４μｍ、０．６μｍの３通りとした。

【0051】

図７は、トレンチアレイ内へのＧｅの埋め込み状態を示すＳＥＭ画像であって、上段はＧｅを埋め込む前、中段は通常の平坦面で１００ｎｍの膜厚に相当するＧｅを成長させた状態、下段は通常の平坦面で３００ｎｍの膜厚に相当するＧｅを成長させた状態をそれぞれ示している。

【0052】

図７の上段に示すように、Ｇｅを埋め込む前（成長膜厚が０ｎｍ）においては、Ｓｉフィン部の幅の違いによらず、トレンチの内壁面は平滑面となっていることを確認した。

【0053】

図７の中段に示すように、通常の平坦面で１００ｎｍの膜厚に相当するＧｅを成長させると、Ｓｉフィン部の幅が０．２μｍ及び０．４μｍのサンプルでは、トレンチの側壁面に凹凸が発生した。しかし、Ｓｉフィン部の幅が０．６μｍのサンプルでは、トレンチの内壁面に凹凸の発生が見られなかった。Ｓｉフィン部の幅が０．４μｍ以下のときにはＳｉフィン部の強度が低下して内壁面の荒れが発生するが、Ｓｉフィン部の幅を０．６μｍとすることでＳｉフィン部の強度が向上し、ゲルマニウムの成長初期に印加される応力への耐性が高まったためと考えられる。

【0054】

トレンチの内壁面に発生した凹凸はＧｅ結晶中の欠陥の原因となるため、Ｓｉフィン部の幅は０．６μｍ以上必要であることが確認された。

【符号の説明】

【0055】

１ ゲルマニウム半導体装置
１０ Ｓｉ基板
１０ａ Ｓｉ基板の主面
１１ トレンチ
１１Ａ トレンチアレイ
１１ａ トレンチの側壁面
１１ｂ トレンチの底面
１２ Ｓｉフィン部
１２ａ Ｓｉフィン部の上端面
２０ Ｇｅ結晶層
２０ａ Ｇｅ結晶層の表層部
２０ｂ Ｇｅ結晶層の埋込部
２２ ＳｉＯ_２マスク
３０ Ｓｉ基板
３１ ＳｉＯ_２マスク
３２ Ｇｅ単結晶薄膜
３３ 空洞
Ｗｓ Ｓｉフィン部の幅
Ｗｔ トレンチ幅

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】