(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024011770
(43)【公開日】2024-01-25
(54)【発明の名称】撮像素子、撮像装置および撮像素子の製造方法
(51)【国際特許分類】
H01L 27/146 20060101AFI20240118BHJP
H04N 25/70 20230101ALI20240118BHJP
H04N 25/77 20230101ALI20240118BHJP
【ＦＩ】
H01L27/146 C
H01L27/146 D
H04N5/369
H04N5/3745
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022114028
(22)【出願日】2022-07-15
(71)【出願人】
【識別番号】000004352
【氏名又は名称】日本放送協会
(74)【代理人】
【識別番号】100097984
【弁理士】
【氏名又は名称】川野 宏
(74)【代理人】
【識別番号】100125265
【弁理士】
【氏名又は名称】貝塚 亮平
(72)【発明者】
【氏名】佐藤 弘人
(72)【発明者】
【氏名】堺 俊克
(72)【発明者】
【氏名】今村 弘毅
(72)【発明者】
【氏名】相原 聡
【テーマコード（参考）】
4M118
5C024
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA05
4M118CA14
4M118CA27
4M118CB05
4M118CB20
4M118EA14
4M118FB03
4M118FB09
4M118FB13
4M118GB01
4M118GC07
4M118GC11
4M118GC20
4M118GD03
4M118GD04
4M118GD09
4M118HA26
4M118HA27
4M118HA33
5C024CY47
5C024EX43
5C024GX01
5C024GX07
5C024GY31
(57)【要約】
【課題】撮像素子の大面積化により大幅に画素数が増加しても、画像取得時における１ライン分に要する選択時間を短縮することができ、動画に必要な枚数の画像を取得することが可能な撮像素子、撮像装置および撮像素子の製造方法を提供する。
【解決手段】基板１０と、この基板１０の所定位置を上下に貫通する複数の貫通電極（１１５）と、基板１０上に配された画素構造と、所望する各画素に電気的に接続されるとともに、これら各画素同士の間を通過するように配された配線電極（１１８）とを備え、画素構造は、所定個の画素を含む画素グループからなる駆動エリア１１毎に区分され、駆動エリア１１毎の配線電極（１１８）の各々に、対応する貫通電極（１１５）が直接的または間接的に電気的な接続がなされるように、かつ各駆動エリア１１は、駆動エリア１１に含まれる画素の信号読出しが、互いに並行して行われるように構成されている。
【選択図】図１
【解決手段】基板１０と、この基板１０の所定位置を上下に貫通する複数の貫通電極（１１５）と、基板１０上に配された画素構造と、所望する各画素に電気的に接続されるとともに、これら各画素同士の間を通過するように配された配線電極（１１８）とを備え、画素構造は、所定個の画素を含む画素グループからなる駆動エリア１１毎に区分され、駆動エリア１１毎の配線電極（１１８）の各々に、対応する貫通電極（１１５）が直接的または間接的に電気的な接続がなされるように、かつ各駆動エリア１１は、駆動エリア１１に含まれる画素の信号読出しが、互いに並行して行われるように構成されている。
【選択図】図１
【特許請求の範囲】
【請求項1】
上方向からの光を受けて該光が担持する被写体像情報を撮影する撮像素子において、
基板と、
該基板の所定の位置において、この基板を上下に貫通する貫通電極と、
該基板の上方に配された、画素電極と半導体素子を含む画素をアレイ状に配してなる画素構造と、
所望の前記画素に電気的に接続されるとともに、これら画素同士の間を通過するように配された配線電極と、
前記画素構造の上方に配された光電変換膜と、
該光電変換膜の上方に配された対向電極と、
該対向電極の上方に配され、前記被写体像情報を前記光電変換膜上に結像させる結像レンズとを備え、
前記画素構造は、所望の数の前記画素を含む画素グループからなる駆動エリア毎に区分され、
前記駆動エリア毎の前記配線電極の各々に、対応する前記貫通電極が電気的に接続されるように、かつ各前記駆動エリアは、互いに並行して、これら駆動エリアの各々に含まれる画素を読み出すように構成されていることを特徴とする撮像素子。
基板と、
該基板の所定の位置において、この基板を上下に貫通する貫通電極と、
該基板の上方に配された、画素電極と半導体素子を含む画素をアレイ状に配してなる画素構造と、
所望の前記画素に電気的に接続されるとともに、これら画素同士の間を通過するように配された配線電極と、
前記画素構造の上方に配された光電変換膜と、
該光電変換膜の上方に配された対向電極と、
該対向電極の上方に配され、前記被写体像情報を前記光電変換膜上に結像させる結像レンズとを備え、
前記画素構造は、所望の数の前記画素を含む画素グループからなる駆動エリア毎に区分され、
前記駆動エリア毎の前記配線電極の各々に、対応する前記貫通電極が電気的に接続されるように、かつ各前記駆動エリアは、互いに並行して、これら駆動エリアの各々に含まれる画素を読み出すように構成されていることを特徴とする撮像素子。
【請求項2】
前記結像レンズが、複数のレンズを配列したレンズアレイからなることを特徴とする請求項１に記載の撮像素子。
【請求項3】
前記駆動エリアの存在によっても、前記画素構造内の前記画素は等間隔に配されていることを特徴とする請求項１に記載の撮像素子。
【請求項4】
請求項１から３のうちいずれか１項に記載の撮像素子を備え、前記基板をフレキシブルな材料にて形成し、少なくとも一部が湾曲形状をなすように構成されたことを特徴とする撮像装置。
【請求項5】
請求項２または３に記載の撮像素子を備え、前記基板をフレキシブルな材料にて形成し、全体として円筒形状をなすように構成されたことを特徴とする撮像装置。
【請求項6】
請求項２または３に記載の撮像素子を備え、前記基板をフレキシブルな材料にて形成し、ウェラブルな装置に収容可能に構成されたことを特徴とする撮像装置。
【請求項7】
上方向からの光を受けて該光が担持する被写体像情報を撮影する撮像素子の製造方法において、
基板を配設する基板配設工程と、
該基板の所定の位置において、この基板を上下に貫通する貫通電極を形成する貫通電極形成工程と、
該基板の上方に、画素電極と半導体素子を含む画素をアレイ状に配して画素構造を形成する画素構造形成工程と、
所望の前記画素に電気的に接続される配線電極が、これら画素同士の間を通過するように配する配線電極形成工程と、
前記画素構造の上方に光電変換膜を積層する光電変換膜積層工程と、
該光電変換膜の上方に対向電極を積層する対向電極積層工程と、
該対向電極の上方に、前記被写体像情報を前記光電変換膜上に結像させる結像レンズを配設する結像レンズ配設工程とを、この順に行い、
前記画素構造を、所望の数の前記画素を含む画素グループからなる駆動エリア毎に区分し、前記駆動エリア毎の前記配線電極の各々に、対応する前記貫通電極が電気的に接続されるように、かつ各前記駆動エリアは、互いに並行して、これら駆動エリアの各々に含まれる画素が読み出されるように、画素信号の読出しタイミングを設定する画素信号読出しタイミング設定工程を行うことを特徴とする撮像素子の製造方法。
基板を配設する基板配設工程と、
該基板の所定の位置において、この基板を上下に貫通する貫通電極を形成する貫通電極形成工程と、
該基板の上方に、画素電極と半導体素子を含む画素をアレイ状に配して画素構造を形成する画素構造形成工程と、
所望の前記画素に電気的に接続される配線電極が、これら画素同士の間を通過するように配する配線電極形成工程と、
前記画素構造の上方に光電変換膜を積層する光電変換膜積層工程と、
該光電変換膜の上方に対向電極を積層する対向電極積層工程と、
該対向電極の上方に、前記被写体像情報を前記光電変換膜上に結像させる結像レンズを配設する結像レンズ配設工程とを、この順に行い、
前記画素構造を、所望の数の前記画素を含む画素グループからなる駆動エリア毎に区分し、前記駆動エリア毎の前記配線電極の各々に、対応する前記貫通電極が電気的に接続されるように、かつ各前記駆動エリアは、互いに並行して、これら駆動エリアの各々に含まれる画素が読み出されるように、画素信号の読出しタイミングを設定する画素信号読出しタイミング設定工程を行うことを特徴とする撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、広視野角映像の取得に有利な撮像素子、特に素子の撮像面積が大サイズの撮像素子、その撮像素子を備えた監視カメラ等の撮像装置、およびその撮像素子の製造方法に関するものである。
【背景技術】
【0002】
現在の撮影システムでは、一般に、ＣＭＯＳ撮像素子とレンズを組み合わせた構成が用いられる。ＣＭＯＳ撮像素子により高精細で明るい映像を取得するためには、撮像素子のサイズを大きくするとともに受光面積を広くとる構成とすることが望まれる。
このような構成とするためには、Ｓｉ基板を大型化して多画素化する必要があるが、一般のＣＭＯＳの微細加工では大面積化に伴って製造コストが大幅に上昇する他、特にＣＭＯＳ撮像素子では、配線を素子の周辺部から外部に取り出すようにしているため、大面積化に応じて画素数が増加した場合、信号読出し時における１ライン分の選択時間が長くなってしまい、動画に必要な枚数の画像を取得することが困難になるという課題があった。
このような構成とするためには、Ｓｉ基板を大型化して多画素化する必要があるが、一般のＣＭＯＳの微細加工では大面積化に伴って製造コストが大幅に上昇する他、特にＣＭＯＳ撮像素子では、配線を素子の周辺部から外部に取り出すようにしているため、大面積化に応じて画素数が増加した場合、信号読出し時における１ライン分の選択時間が長くなってしまい、動画に必要な枚数の画像を取得することが困難になるという課題があった。
【0003】
このような課題に対して、４枚のＣＭＯＳ撮像素子を組み合わせたタイル型の大面積素子に関する従来技術が知られている（下記非特許文献１を参照）。
また、大面積撮像素子を用いて広視野角映像を取得するために、大型で大重量の広角レンズに替えて、複数の小レンズからなるレンズアレイを採用し、このレンズアレイとＣＭＯＳ撮像素子を組み合わせた撮像システムが知られている（下記特許文献１～３を参照）。
また、大面積撮像素子を用いて広視野角映像を取得するために、大型で大重量の広角レンズに替えて、複数の小レンズからなるレンズアレイを採用し、このレンズアレイとＣＭＯＳ撮像素子を組み合わせた撮像システムが知られている（下記特許文献１～３を参照）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００１－６１１０９号公報
【特許文献2】特開２００３－１６３９３８号公報
【特許文献3】特開２００５－１６７４８４号公報
【非特許文献】
【0005】
【非特許文献1】Hein Loijens et.al., "A 23 x 25.9cm2 RGB color CMOS Imager System for Digital Photography", IISW, R46, pp.289-292(2011)
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、上述した非特許文献１に記載の従来技術によっては、各ＣＭＯＳ撮像素子間の隣接領域における画素が欠損するとの課題の他、各ＣＭＯＳ撮像素子間での位置合わせのずれに伴う欠陥が視認されやすいという課題がある。
また、上述した特許文献１～３に記載の従来技術によっては、ＣＭＯＳ撮像素子の大面積化に伴う課題を根本的に解決することは困難である。
また、上述した特許文献１～３に記載の従来技術によっては、ＣＭＯＳ撮像素子の大面積化に伴う課題を根本的に解決することは困難である。
【0007】
本発明は、このような課題に鑑みてなされたものであり、撮像素子の大面積化により大幅に画素数が増加しても、画素信号読出し時における１ライン分に要する選択時間を短縮することができ、動画に必要な枚数の画像を取得することが可能な撮像素子、撮像装置および撮像素子の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【0008】
以上の目的を達成するため、本発明の撮像素子、撮像装置および撮像素子の製造方法は以下のような構成とされている。
すなわち、本発明の撮像素子は、
上方向からの光を受けて該光が担持する被写体像情報を撮影する撮像素子において、
基板と、
該基板の所定の位置において、この基板を上下に貫通する貫通電極と、
該基板の上方に配された、画素電極と半導体素子を含む画素をアレイ状に配してなる画素構造と、
所望の前記画素に電気的に接続されるとともに、これら画素同士の間を通過するように配された配線電極と、
前記画素構造の上方に配された光電変換膜と、
該光電変換膜の上方に配された対向電極と、
該対向電極の上方に配され、前記被写体像情報を前記光電変換膜上に結像させる結像レンズとを備え、
前記画素構造は、所望の数の前記画素を含む画素グループからなる駆動エリア毎に区分され、
前記駆動エリア毎の前記配線電極の各々に、対応する前記貫通電極が電気的に接続されるように、かつ各前記駆動エリアは、互いに並行して、これら駆動エリアの各々に含まれる画素を読み出すように構成されていることを特徴とするものである。
ここで、上記「並行して」とは、必ずしも、全ての駆動エリアにおける画素信号読出し動作が同期して行われることまでを意味するものではなく、少なくとも複数の駆動エリアの画素信号読取りの少なくとも一部が、互いに重複した期間に重複して行われ、その結果、画像取得時における１ライン分に要する選択時間を短縮することができるものであればよい。下記撮像素子の製造方法において用いられる用語についても同様である。
また、上記「上方向」とは、撮像素子の各部の相対的な位置関係を規定するために用いられる便宜的な表現である。なお、下記撮像素子の製造方法において用いられる用語についても同様である。
また、「前記貫通電極が電気的に接続されるように」とは、貫通電極と配線電極が必ずしも直接接続されることを意味するものではなく、貫通電極と配線電極が、他の導電部材を介して間接的に接続される場合も含まれるものとする。なお、下記撮像素子の製造方法において用いられる用語についても同様である。
すなわち、本発明の撮像素子は、
上方向からの光を受けて該光が担持する被写体像情報を撮影する撮像素子において、
基板と、
該基板の所定の位置において、この基板を上下に貫通する貫通電極と、
該基板の上方に配された、画素電極と半導体素子を含む画素をアレイ状に配してなる画素構造と、
所望の前記画素に電気的に接続されるとともに、これら画素同士の間を通過するように配された配線電極と、
前記画素構造の上方に配された光電変換膜と、
該光電変換膜の上方に配された対向電極と、
該対向電極の上方に配され、前記被写体像情報を前記光電変換膜上に結像させる結像レンズとを備え、
前記画素構造は、所望の数の前記画素を含む画素グループからなる駆動エリア毎に区分され、
前記駆動エリア毎の前記配線電極の各々に、対応する前記貫通電極が電気的に接続されるように、かつ各前記駆動エリアは、互いに並行して、これら駆動エリアの各々に含まれる画素を読み出すように構成されていることを特徴とするものである。
ここで、上記「並行して」とは、必ずしも、全ての駆動エリアにおける画素信号読出し動作が同期して行われることまでを意味するものではなく、少なくとも複数の駆動エリアの画素信号読取りの少なくとも一部が、互いに重複した期間に重複して行われ、その結果、画像取得時における１ライン分に要する選択時間を短縮することができるものであればよい。下記撮像素子の製造方法において用いられる用語についても同様である。
また、上記「上方向」とは、撮像素子の各部の相対的な位置関係を規定するために用いられる便宜的な表現である。なお、下記撮像素子の製造方法において用いられる用語についても同様である。
また、「前記貫通電極が電気的に接続されるように」とは、貫通電極と配線電極が必ずしも直接接続されることを意味するものではなく、貫通電極と配線電極が、他の導電部材を介して間接的に接続される場合も含まれるものとする。なお、下記撮像素子の製造方法において用いられる用語についても同様である。
【0009】
また、前記結像レンズが、複数のレンズを配列したレンズアレイからなるものとすることができる。
また、前記駆動エリアの存在によっても、前記画素構造内の前記画素は等間隔に配されていることが好ましい。
また、本発明の撮像装置は、例えば、上記いずれかの撮像素子を備え、前記基板をフレキシブルな材料にて形成し、少なくとも一部が湾曲形状をなすように構成される。または、本発明の撮像装置は、例えば、上記いずれかの撮像素子を備え、前記基板をフレキシブルな材料にて形成し、全体として円筒形状をなすように構成される。この場合において、撮像面を円筒の内側表面としてもよいし、外側表面としてもよく、用途に応じて適宜設定され、また、結像レンズは、レンズアレイとすることが好ましい。
さらに、本発明の撮像装置は、例えば、前記基板をフレキシブルな材料にて形成し、ウェラブルな装置に収容可能に構成される。この場合にも、結像レンズは、レンズアレイとすることが好ましい。
また、前記駆動エリアの存在によっても、前記画素構造内の前記画素は等間隔に配されていることが好ましい。
また、本発明の撮像装置は、例えば、上記いずれかの撮像素子を備え、前記基板をフレキシブルな材料にて形成し、少なくとも一部が湾曲形状をなすように構成される。または、本発明の撮像装置は、例えば、上記いずれかの撮像素子を備え、前記基板をフレキシブルな材料にて形成し、全体として円筒形状をなすように構成される。この場合において、撮像面を円筒の内側表面としてもよいし、外側表面としてもよく、用途に応じて適宜設定され、また、結像レンズは、レンズアレイとすることが好ましい。
さらに、本発明の撮像装置は、例えば、前記基板をフレキシブルな材料にて形成し、ウェラブルな装置に収容可能に構成される。この場合にも、結像レンズは、レンズアレイとすることが好ましい。
【0010】
また、本発明の撮像素子の製造方法は、
上方向からの光を受けて該光が担持する被写体像情報を撮影する撮像素子の製造方法において、
基板を配設する基板配設工程と、
該基板の所定の位置において、この基板を上下に貫通する貫通電極を形成する貫通電極形成工程と、
該基板の上方に、画素電極と半導体素子を含む画素をアレイ状に配して画素構造を形成する画素構造形成工程と、
所望の前記画素に電気的に接続される配線電極が、これら画素同士の間を通過するように配する配線電極形成工程と、
前記画素構造の上方に光電変換膜を積層する光電変換膜積層工程と、
該光電変換膜の上方に対向電極を積層する対向電極積層工程と、
該対向電極の上方に、前記被写体像情報を前記光電変換膜上に結像させる結像レンズを配設する結像レンズ配設工程とを、この順に行い、
前記画素構造を、所望の数の前記画素を含む画素グループからなる駆動エリア毎に区分し、前記駆動エリア毎の前記配線電極の各々に、対応する前記貫通電極が電気的に接続されるように、かつ各前記駆動エリアは、互いに並行して、これら駆動エリアの各々に含まれる画素が読み出されるように、画素信号の読出しタイミングを設定する画素信号読出しタイミング設定工程を行うことを特徴とするものである。
上方向からの光を受けて該光が担持する被写体像情報を撮影する撮像素子の製造方法において、
基板を配設する基板配設工程と、
該基板の所定の位置において、この基板を上下に貫通する貫通電極を形成する貫通電極形成工程と、
該基板の上方に、画素電極と半導体素子を含む画素をアレイ状に配して画素構造を形成する画素構造形成工程と、
所望の前記画素に電気的に接続される配線電極が、これら画素同士の間を通過するように配する配線電極形成工程と、
前記画素構造の上方に光電変換膜を積層する光電変換膜積層工程と、
該光電変換膜の上方に対向電極を積層する対向電極積層工程と、
該対向電極の上方に、前記被写体像情報を前記光電変換膜上に結像させる結像レンズを配設する結像レンズ配設工程とを、この順に行い、
前記画素構造を、所望の数の前記画素を含む画素グループからなる駆動エリア毎に区分し、前記駆動エリア毎の前記配線電極の各々に、対応する前記貫通電極が電気的に接続されるように、かつ各前記駆動エリアは、互いに並行して、これら駆動エリアの各々に含まれる画素が読み出されるように、画素信号の読出しタイミングを設定する画素信号読出しタイミング設定工程を行うことを特徴とするものである。
【発明の効果】
【0011】
本発明の撮像素子および撮像装置によれば、全画素に対して、少数の画素にグループ分けされてなる駆動エリア毎に、光電変換された画素信号を読み出すように、かつ互いに並行して該画素信号を読み出すように構成されているので、撮像素子が大面積で画素数が大幅に増加した場合であっても、画素信号読出し時における１ライン分に要する選択時間を短縮することができ、動画に必要な枚数の画像を取得することが可能である。また本発明の撮像素子の製造方法を用いることで、撮像素子が大面積で画素数が大幅に増加した場合であっても、動画に必要な枚数の画像を取得し得る撮像素子を製造することができる。
【図面の簡単な説明】
【0012】
【図1】本発明に係る撮像素子の概念的な構成を示す概略断面図であって、（ａ）大型の撮像レンズを用いた例、および（ｂ）レンズアレイを撮像レンズに用いた例、を示すものである。
【図2】本発明の実施形態１に係る撮像素子を示す概念図である。
【図3】本発明の実施形態２に係る撮像素子を示す概念図である。
【発明を実施するための形態】
【0013】
以下、本発明の実施形態に係る撮像素子、撮像装置および撮像素子の製造方法について図面を用いて説明する。なお、図１～３は、各構成要素の配置の理解を容易とするための模式図である（実際には、各部材が間隔を空けずに積み重ねられた構造とされている）。
まず、図１を用いて、本発明の撮像素子の概念について簡単に説明する。なお、図１（ａ）の撮像素子１では、撮像レンズが１つの大径のレンズ１３からなるのに対し、図１（ｂ）の撮像素子１Ａでは、撮像レンズが多数の小径のレンズを縦横に配列してなるレンズアレイ１３Ａから構成される。なお、撮像素子１Ａでは、その他の部材のうち撮像素子１の部材（基板１０、駆動エリア１１、光電変換膜１２）に対応するものは、撮像素子１の部材に付した符号にＡを付した符号（基板１０Ａ、駆動エリア１１Ａ、光電変換膜１２Ａ）により表される。
まず、図１を用いて、本発明の撮像素子の概念について簡単に説明する。なお、図１（ａ）の撮像素子１では、撮像レンズが１つの大径のレンズ１３からなるのに対し、図１（ｂ）の撮像素子１Ａでは、撮像レンズが多数の小径のレンズを縦横に配列してなるレンズアレイ１３Ａから構成される。なお、撮像素子１Ａでは、その他の部材のうち撮像素子１の部材（基板１０、駆動エリア１１、光電変換膜１２）に対応するものは、撮像素子１の部材に付した符号にＡを付した符号（基板１０Ａ、駆動エリア１１Ａ、光電変換膜１２Ａ）により表される。
【0014】
＜本発明の撮像素子の概念＞
本発明の撮像素子１、１Ａの構成のポイントとしては、基板１０、１０Ａ上に設けられた画素アレイを構成する全ての画素を、図１（ａ）、（ｂ）に示すように、複数の領域（駆動エリア１１）に分割し、各駆動エリア１１、１１Ａの信号読出しを個別かつ互いに並行して行うように構成されている、ことにある。
各駆動エリア１１、１１Ａに含まれる画素数を適切に設定することにより、１画素または１ライン当たりの選択時間を十分に確保することができるため、撮像素子１、１Ａの画素数が増加しても画素信号の高速読出しが可能となる。例えば各駆動エリア１１、１１Ａに含まれる画素数をより少なく設定することにより、各駆動エリア１１、１１Ａでは、より高い周波数での動画読出しも可能となる。例えば１２０Ｈｚ以上の応答も容易に行うことが可能である。
ただし、画素信号の読出し処理を行った後、後段の回路によって画像合成等の演算処理が必要とされる。
本発明の撮像素子１、１Ａの構成のポイントとしては、基板１０、１０Ａ上に設けられた画素アレイを構成する全ての画素を、図１（ａ）、（ｂ）に示すように、複数の領域（駆動エリア１１）に分割し、各駆動エリア１１、１１Ａの信号読出しを個別かつ互いに並行して行うように構成されている、ことにある。
各駆動エリア１１、１１Ａに含まれる画素数を適切に設定することにより、１画素または１ライン当たりの選択時間を十分に確保することができるため、撮像素子１、１Ａの画素数が増加しても画素信号の高速読出しが可能となる。例えば各駆動エリア１１、１１Ａに含まれる画素数をより少なく設定することにより、各駆動エリア１１、１１Ａでは、より高い周波数での動画読出しも可能となる。例えば１２０Ｈｚ以上の応答も容易に行うことが可能である。
ただし、画素信号の読出し処理を行った後、後段の回路によって画像合成等の演算処理が必要とされる。
【0015】
すなわち、駆動エリア１１、１１Ａ毎に、従来のCMOSセンサや有機撮像デバイス等と同様に信号読出しの画素回路が構築されることにより、入射光に伴う信号を駆動エリア１１、１１Ａ毎に並行して個別に読み出すことが可能である。それらは画素毎に従来の撮像素子と同様に画像信号に変換され、最終的には既存の画像処理により繋ぎ合わせた１枚の画像に変換することができる。このとき、駆動エリア１１、１１Ａ同士の信号読出しについて適切に同期を取ることでフレームレートを制御することが可能となる。
【0016】
またレンズアレイ１３Ａの隣り合うレンズで取得される画像同士が、位置ずれのために互いに重複するような場合には、各画像に対して簡単な演算処理を行うことで、より解像度の高い画像を得ることも可能である。これらの画像処理は、各駆動エリア１１、１１Ａで取得される画像に応じて、適切な画像処理法を採用すればよい。また画素信号は貫通電極（１１５、２１５）を介して裏面で読み出されるため、貫通電極（１１５、２１５）に接続するＩＣなどを、裏面に取り付けることができる。なお、駆動エリア１１、１１Ａ毎に並列に処理されることから、画素数を相対的に小さくすることができるため、超多画素化を行うことも可能である。
駆動エリア１１、１１Ａの数に上限はなく、超大面積化や超多層化等により表現される、従来のＣＭＯＳデバイスでは作成が困難な撮像素子を構築することができる。
駆動エリア１１、１１Ａの数に上限はなく、超大面積化や超多層化等により表現される、従来のＣＭＯＳデバイスでは作成が困難な撮像素子を構築することができる。
【0017】
また、撮像レンズとしては、図１（ａ）に示すような１つのレンズ１３から、図１（ｂ）に示すようなレンズアレイ１３Ａまで、種々のレンズを用途に応じて選択することが可能である。そのため、例えば天体望遠鏡のような大口径レンズを適用した撮影システムや、大型の広角レンズを適用した広視野角の撮影システム、さらにはマルチレンズを適用した超広視野角の撮影システムに至るまで、種々のカメラへの適用が可能である。
また、プラスティック基板への適用も可能であるため、３６０度に亘る全周撮影が可能な映像システムを１つの撮像素子により構成することができるので、複数台のカメラを並べて撮影するような状況をとる必要がなくなり、複数台のカメラ間の複雑な位置合わせが不要となる。
以下、本願発明の撮像素子について、実施形態１、２を用いて、具体的に説明する。
また、プラスティック基板への適用も可能であるため、３６０度に亘る全周撮影が可能な映像システムを１つの撮像素子により構成することができるので、複数台のカメラを並べて撮影するような状況をとる必要がなくなり、複数台のカメラ間の複雑な位置合わせが不要となる。
以下、本願発明の撮像素子について、実施形態１、２を用いて、具体的に説明する。
【0018】
＜撮像素子＞
◎実施形態１
実施形態１に係る撮像素子１０１は、図２に、その一部が示されるように、図面上方向からの光を受けてその光が担持する被写体像情報を撮影する撮像素子であって、複数の貫通電極１１５が、上下方向に貫通するように形成されてなる基板１１０と、この基板１１０上に形成された、画素電極１１６と半導体素子１１７からなる画素１２０を縦横にアレイ状に配列してなる画素構造と、所定の画素１２０に電気的に接続されるとともに、各画素１２０同士の間を通過するように配される配線電極１１８と、画素構造の上方に配された光電変換膜１１２と、光電変換膜１１２の上方に配された対向電極１１９と、対向電極１１９の上方に配され、被写体像情報を光電変換膜１１２上に結像させるレンズアレイ１１３とを備えている。
◎実施形態１
実施形態１に係る撮像素子１０１は、図２に、その一部が示されるように、図面上方向からの光を受けてその光が担持する被写体像情報を撮影する撮像素子であって、複数の貫通電極１１５が、上下方向に貫通するように形成されてなる基板１１０と、この基板１１０上に形成された、画素電極１１６と半導体素子１１７からなる画素１２０を縦横にアレイ状に配列してなる画素構造と、所定の画素１２０に電気的に接続されるとともに、各画素１２０同士の間を通過するように配される配線電極１１８と、画素構造の上方に配された光電変換膜１１２と、光電変換膜１１２の上方に配された対向電極１１９と、対向電極１１９の上方に配され、被写体像情報を光電変換膜１１２上に結像させるレンズアレイ１１３とを備えている。
【0019】
また、画素構造は、所定個の画素１２０を含む画素グループからなる駆動エリア１１１毎に区分され（図２では、１つの駆動エリア１１１の一部に含まれる複数個の画素１２０が示されている）、駆動エリア１１１毎の配線電極１１８の各々に、対応する貫通電極１１５が電気的に接続されるように、かつ各駆動エリア１１１は、これら駆動エリア１１１の各々に含まれる画素１２０を、互いに並行して（時間的に重複して）読み出すように構成されている。なお、貫通電極１１５は、図示される、縦の配線にも横の配線にも接続することになる。なお、配線の数は画素回路によって異なるので、図２、３に示される配線の数や配置は、適宜変更されるものである。
【0020】
すなわち、駆動エリア１１１の全ての配線電極１１８（例えばゲート配線、リセット配線、電源ライン等）に対して、少なくとも１個の貫通電極１１５が割り当てられて接続されているので、駆動エリア１１１の各画素で発生した画素信号は、基板１１０の裏面側において貫通電極１１５と接続された配線により外部に取り出される。
なお、駆動エリア１１１は全て同じサイズ（同じ数の画素を含むもの）であってもよいし、互いに異なるサイズ（異なる数の画素を含むもの）であってもよい。
なお、駆動エリア１１１は全て同じサイズ（同じ数の画素を含むもの）であってもよいし、互いに異なるサイズ（異なる数の画素を含むもの）であってもよい。
【0021】
このように、実施形態１の撮像素子１０１においては、全画素１２０に対して、適切に設定された画素数毎にグループ分けされてなる駆動エリア１１１毎に光電変換された信号を読み出すように、かつこれらの駆動エリア１１１が互いに並行して画素信号を読み出すように構成されているので、撮像素子１０１が大面積で画素数が大幅に増加した場合であっても、画素信号読出し時における１ライン分に要する選択時間を短縮することができ、動画に必要な枚数の画像を取得することができる。
【0022】
以下、上述した実施形態１に係る撮像素子１０１の各部材について、さらに詳細に説明する。
各画素１２０に配設される上記半導体素子１１７は、画素当たり１つ、または複数個設けることが可能である。例えば、３トランジスタ型の撮像素子１０１の場合、半導体素子１１７は、スイッチングトランジスタ、増幅トランジスタおよびリセットトランジスタにより構成され、さらに画素１２０の外部には負荷トランジスタが配置され、これにより構成されたソースフォロワ回路により電荷増幅を行うことができるように構成される。
各画素１２０に配設される上記半導体素子１１７は、画素当たり１つ、または複数個設けることが可能である。例えば、３トランジスタ型の撮像素子１０１の場合、半導体素子１１７は、スイッチングトランジスタ、増幅トランジスタおよびリセットトランジスタにより構成され、さらに画素１２０の外部には負荷トランジスタが配置され、これにより構成されたソースフォロワ回路により電荷増幅を行うことができるように構成される。
【0023】
また、ソースフォロワ回路を構成する負荷トランジスタは、各々の電荷が各読出し信号線に対して形成されるが、これを基板１１０の裏側に配置し、貫通電極１１５を介して表側の配線電極１１８と接続されるように構成することもできる。一方、負荷トランジスタを駆動エリア１１１の下層に配設することにより、画素１２０の配置を変えることなく基板１１０の表面に配置することが可能である。
なお、上記画素構造としては、上述した構成に拘わらず、通常のＣＭＯＳ撮像素子に適用される種々の画素回路を用いることが可能である。
なお、上記画素構造としては、上述した構成に拘わらず、通常のＣＭＯＳ撮像素子に適用される種々の画素回路を用いることが可能である。
【0024】
また、上記半導体素子１１７はＴＦＴであってもよく、ＴＦＴを、例えば酸化物半導体により形成した場合、ガラスに比べて耐熱性の低いプラスティックによる基板上にも大面積で形成することが可能である。
また、上記貫通電極１１５は基板１１０の表面側と裏面側を電気的に接続するものであり、構成材料としては、金属や導電性材料等を適用し得るが、抵抗はできるだけ小さいものとすることが望ましい。
また、上記貫通電極１１５は基板１１０の表面側と裏面側を電気的に接続するものであり、構成材料としては、金属や導電性材料等を適用し得るが、抵抗はできるだけ小さいものとすることが望ましい。
【0025】
◎実施形態２
次に、図３を用いて、実施形態２に係る撮像素子について説明する。なお、実施形態１の撮像素子と共通する部材も多いので、実施形態１の部材に対応する実施形態２の部材については、実施形態１の部材に付した符号に１００を加えて実施形態２の部材の符号とする。
本実施形態に係る撮像素子の特徴は、上記基板２１０上に、貫通電極２１５と各種配線を接続するための中間配線層２２３を設けたものである。これにより貫通電極２１５の径を大きくすることができ、基板２１０の孔開け処理や電極形成プロセスを容易に行うことができ、また、回路が形成される表面の平坦性を高くすることも可能となる。
中間配線層２２３の内部に構築された接続電極２２１およびビア２２２は、金属や導電性高分子材料等を用いて自由に形成することが可能であるが、抵抗はできるだけ小さいものとすることが望ましい。
次に、図３を用いて、実施形態２に係る撮像素子について説明する。なお、実施形態１の撮像素子と共通する部材も多いので、実施形態１の部材に対応する実施形態２の部材については、実施形態１の部材に付した符号に１００を加えて実施形態２の部材の符号とする。
本実施形態に係る撮像素子の特徴は、上記基板２１０上に、貫通電極２１５と各種配線を接続するための中間配線層２２３を設けたものである。これにより貫通電極２１５の径を大きくすることができ、基板２１０の孔開け処理や電極形成プロセスを容易に行うことができ、また、回路が形成される表面の平坦性を高くすることも可能となる。
中間配線層２２３の内部に構築された接続電極２２１およびビア２２２は、金属や導電性高分子材料等を用いて自由に形成することが可能であるが、抵抗はできるだけ小さいものとすることが望ましい。
【0026】
撮像レンズとしては、１つの大きなレンズであってもよいし、複数のレンズを組み合わせた組み合わせレンズとしてもよいし、複数の小径のレンズをデバイス面内に縦横に配置したレンズアレイとしてもよい（図３ではレンズアレイ２１３とされている）。図３に示すようなレンズアレイ２１３を用いた複眼方式とした場合は、各レンズで取得された映像を合成することにより、高解像度化や広視野角化を実現することができる。またレンズアレイ２１３を適用した場合、各レンズの大きさは、必ずしも同じである必要はない。また、レンズアレイ２１３においては、各レンズの間隔、個数、配置、光軸、材質等は一定である必要はなく、取得する映像、画角、または撮影する対象物の方向に応じて自由に選択し、配置することができる。
【0027】
また、図３では、レンズアレイ２１３とされているので、各駆動エリア２１１に対して１つのレンズを対応させて配置すれば、１つの駆動エリア２１１で１つの要素画像を取得することができる。
また、レンズアレイ２１３の下方には、各レンズに対応させて、図３に示すようなアパーチャ板（所定位置に透孔を設けた板状部材）２２５や隔壁を形成することも可能であり、これによって、各画素において、隣接するレンズからの光を遮光することが可能となる。また、これらアパーチャ板２２５等の構造は、レンズアレイ２１３の上方に配置することも可能である。
また、レンズアレイ２１３の下方には、各レンズに対応させて、図３に示すようなアパーチャ板（所定位置に透孔を設けた板状部材）２２５や隔壁を形成することも可能であり、これによって、各画素において、隣接するレンズからの光を遮光することが可能となる。また、これらアパーチャ板２２５等の構造は、レンズアレイ２１３の上方に配置することも可能である。
【0028】
結像用のレンズまたはレンズアレイとして、メタレンズやフレネルレンズ等の平面レンズを適用することも可能であり、これにより大面積でも薄型の撮像素子を構築することができる。
【0029】
また、画素毎に異なる色情報を取得する場合には、上述した結像用のレンズまたはレンズアレイの下方に、カラーフィルタや紫外線カットフィルタ、赤外線カットフィルタ等を配設することも可能である。
【0030】
上述した光電変換膜２１２は、有機膜やSe（セレン）等からなる無機材料で光電変換機能を有するものであれば、種々の材料を適用することが可能である。例えば各色（例えば赤色・緑色・青色の３原色）に感度を有する複数の有機膜を用いた場合には、それら各色に対応する有機膜を画素毎に適宜配置することにより、カラーフィルタを使用することなくカラー画像を取得することが可能である。
【0031】
また、光電変換膜２１２は可視光以外に感度を有する材料を用いることにより、赤外線センサや紫外線センサ等を構築することも可能である。
また、光電変換膜２１２として、複数の材料を混合した材料を用いることが可能である。また、例えば各色（例えば赤色・緑色・青色の３原色）に感度を有する複数の有機膜を積層した構成とすることも可能であり、必要に応じて既存の材料構成を適宜用いることが可能である。
また、光電変換膜２１２として、複数の材料を混合した材料を用いることが可能である。また、例えば各色（例えば赤色・緑色・青色の３原色）に感度を有する複数の有機膜を積層した構成とすることも可能であり、必要に応じて既存の材料構成を適宜用いることが可能である。
【0032】
基板２１０の構成材料としては、大面積化に適した材料が好ましく、例えばガラスやプラスティック、あるいはゴム等を用いることが可能である。表面や裏面に配線を形成しやすいように、基板２１０の表面および裏面はできるだけ平坦性の高いものとすることが好ましい。
【0033】
＜撮像装置＞
また、基板２１０にプラスティックやゴム等の柔軟な材料を用いることによって、撮像素子を湾曲形状とすることが可能である。その際、結像レンズとしてレンズアレイを用いることで、異なる方向の画像を効率よく取得することが可能となる。例えば、円筒状の撮像素子２０１を構成することにより、３６０度全周に亘る映像を取得可能な超広視野角カメラを構成することが可能である。
また、大面積撮像素子とレンズアレイを用いることにより、超大面積の壁型の撮像装置等への適用も可能である。
また、基板２１０にプラスティックやゴム等の柔軟な材料を用いることによって、撮像素子を湾曲形状とすることが可能である。その際、結像レンズとしてレンズアレイを用いることで、異なる方向の画像を効率よく取得することが可能となる。例えば、円筒状の撮像素子２０１を構成することにより、３６０度全周に亘る映像を取得可能な超広視野角カメラを構成することが可能である。
また、大面積撮像素子とレンズアレイを用いることにより、超大面積の壁型の撮像装置等への適用も可能である。
【0034】
さらに、撮像素子２０１を円筒状の壁体の内側に形成することにより、その円筒状の壁体の内側に配置した物体（例えば、美術品）の３６０度全周映像を撮影することも可能である。この場合には、結像レンズとしてレンズアレイ２１３を用いることが好ましい。
さらに、柔軟な基板を適用することにより、例えば、腕に装着するウェアラブルカメラとして用いることも可能である。この場合にも、結像レンズとしてレンズアレイ２１３を用いることが好ましい。
なお、本発明の撮像素子においては基本的な構成のみを示してあり、例えば、上記では説明していない層、例えば、対向電極２１９の上部に透明な保護層等を適宜、配設することができる。
さらに、柔軟な基板を適用することにより、例えば、腕に装着するウェアラブルカメラとして用いることも可能である。この場合にも、結像レンズとしてレンズアレイ２１３を用いることが好ましい。
なお、本発明の撮像素子においては基本的な構成のみを示してあり、例えば、上記では説明していない層、例えば、対向電極２１９の上部に透明な保護層等を適宜、配設することができる。
【0035】
＜撮像素子の製造方法＞
以下、本発明に係る撮像素子の製造方法について、下記実施形態１、２を用いて説明する。
なお、実施形態１に係る撮像素子の製造方法は、上記実施形態１に係る撮像素子を製造する方法であり、実施形態２に係る撮像素子の製造方法は、上記実施形態２に係る撮像素子を製造する方法であるが、各実施形態は一部のみにおいて互いに異なるので、まずは、図２を用いて実施形態１に係る撮像素子の製造方法について説明し、次に実施形態２に係る撮像素子の製造方法については、実施形態１に係る撮像素子の製造方法と相違する部分について、図３を用いて説明するものとする。
以下、本発明に係る撮像素子の製造方法について、下記実施形態１、２を用いて説明する。
なお、実施形態１に係る撮像素子の製造方法は、上記実施形態１に係る撮像素子を製造する方法であり、実施形態２に係る撮像素子の製造方法は、上記実施形態２に係る撮像素子を製造する方法であるが、各実施形態は一部のみにおいて互いに異なるので、まずは、図２を用いて実施形態１に係る撮像素子の製造方法について説明し、次に実施形態２に係る撮像素子の製造方法については、実施形態１に係る撮像素子の製造方法と相違する部分について、図３を用いて説明するものとする。
【0036】
◎実施形態１
（１）基板に貫通電極を形成する工程
本実施形態方法では、まず、基板１１０内に貫通電極１１５を形成する。
この工程での、貫通電極１１５を形成する技術としては、既存の全ての製造技術を適用することが可能である。
例えば、基板１１０に、フォトリソグラフィ法等を用いて開口部を設け、この開口部内に、めっき法等を用いて貫通電極を１１５を形成する。
あるいは、例えば、貫通電極１１５とされる柱状の金属材料を所定位置に配置した状態で、基板１１０の材料を流し込んで貫通電極１１５付きの基板１１０を形成してもよい。
また、例えば、貫通電極１１５を形成した後に、形成されたその貫通電極１１５の表面を研磨することにより平坦性を高める手法を適用することも可能である。
（１）基板に貫通電極を形成する工程
本実施形態方法では、まず、基板１１０内に貫通電極１１５を形成する。
この工程での、貫通電極１１５を形成する技術としては、既存の全ての製造技術を適用することが可能である。
例えば、基板１１０に、フォトリソグラフィ法等を用いて開口部を設け、この開口部内に、めっき法等を用いて貫通電極を１１５を形成する。
あるいは、例えば、貫通電極１１５とされる柱状の金属材料を所定位置に配置した状態で、基板１１０の材料を流し込んで貫通電極１１５付きの基板１１０を形成してもよい。
また、例えば、貫通電極１１５を形成した後に、形成されたその貫通電極１１５の表面を研磨することにより平坦性を高める手法を適用することも可能である。
【0037】
（２）配線電極、半導体素子および画素電極を形成する工程
貫通電極１１５を形成した基板１１０上に、順番を問わず、配線電極１１８、半導体素子１１７および画素電極１１６を形成する。これら、配線電極１１８、半導体素子１１７および画素電極１１６のパターニングは、フォトリソグラフィ法や、パターニング用マスク上から各種材料を所望の方法で成膜する手法等の中から自由に選択することができる。
これら、配線電極１１８、半導体素子１１７および画素電極１１６は、構成する材料に応じてスパッタ法、蒸着法、ＣＶＤ法、各種コーティング法（スピンコート法、インクジェット法および各種の印刷技術等）等の種々の成膜技術を適用することが可能である。
貫通電極１１５を形成した基板１１０上に、順番を問わず、配線電極１１８、半導体素子１１７および画素電極１１６を形成する。これら、配線電極１１８、半導体素子１１７および画素電極１１６のパターニングは、フォトリソグラフィ法や、パターニング用マスク上から各種材料を所望の方法で成膜する手法等の中から自由に選択することができる。
これら、配線電極１１８、半導体素子１１７および画素電極１１６は、構成する材料に応じてスパッタ法、蒸着法、ＣＶＤ法、各種コーティング法（スピンコート法、インクジェット法および各種の印刷技術等）等の種々の成膜技術を適用することが可能である。
【0038】
（３）光電変換膜を形成する工程
光電変換膜１１２を構成する材料に応じて、スパッタ法、蒸着法、ＣＶＤ法および各種コーティング法（スピンコート法、インクジェット法、各種の印刷技術等）等の種々の成膜技術の中から所望の技術を用いて、配線電極１１８、半導体素子１１７および画素電極１１６の上に光電変換膜１１２を形成する。
光電変換膜１１２の形成には、パターニングは特に必要とされないが、例えば赤色、緑色、青色用の有機膜を用いてカラー化する際には、フォトリソグラフィ法等の既存技術を用いてパターニングするようにしてもよい。
また、この光電変換膜１１２を蒸着法を用いて形成する場合には、マスク蒸着等を適用することで成膜後のパターニングを不要とすることができる。さらに、塗布法による形成が可能な材料の場合には、インクジェット法等を用いて塗布材料を塗り分けることができる。
光電変換膜１１２を構成する材料に応じて、スパッタ法、蒸着法、ＣＶＤ法および各種コーティング法（スピンコート法、インクジェット法、各種の印刷技術等）等の種々の成膜技術の中から所望の技術を用いて、配線電極１１８、半導体素子１１７および画素電極１１６の上に光電変換膜１１２を形成する。
光電変換膜１１２の形成には、パターニングは特に必要とされないが、例えば赤色、緑色、青色用の有機膜を用いてカラー化する際には、フォトリソグラフィ法等の既存技術を用いてパターニングするようにしてもよい。
また、この光電変換膜１１２を蒸着法を用いて形成する場合には、マスク蒸着等を適用することで成膜後のパターニングを不要とすることができる。さらに、塗布法による形成が可能な材料の場合には、インクジェット法等を用いて塗布材料を塗り分けることができる。
【0039】
（４）対向電極を形成する工程
光電変換膜１１２上に、スパッタ法、蒸着法、ＣＶＤ法および各種コーティング法（スピンコート法、インクジェット法、各種の印刷技術等）等の種々の成膜技術の中から所望の技術を用いて、対向電極１１９を形成する。対向電極は単層構造であっても多層構造であってもよく、各々の材料に応じた成膜法を適用することができる。
対向電極１１９の形成には、パターニングは特に必要とされないが、周辺部等は、必要に応じて所望の形状にパターニングすることも可能である。パターニングは材料に応じて所望の成膜手法を適用することが可能である。
光電変換膜１１２上に、スパッタ法、蒸着法、ＣＶＤ法および各種コーティング法（スピンコート法、インクジェット法、各種の印刷技術等）等の種々の成膜技術の中から所望の技術を用いて、対向電極１１９を形成する。対向電極は単層構造であっても多層構造であってもよく、各々の材料に応じた成膜法を適用することができる。
対向電極１１９の形成には、パターニングは特に必要とされないが、周辺部等は、必要に応じて所望の形状にパターニングすることも可能である。パターニングは材料に応じて所望の成膜手法を適用することが可能である。
【0040】
（５）レンズを形成する工程
形成された対向電極１１９上に、レンズアレイ１１３を形成する。その形成手法は、既存の撮像素子の場合と同様の手法を用いることができ、光学系の設計に応じてレンズアレイ１１３を適切な位置に配置する。レンズアレイ１１３に替えて、単一のレンズを用いる場合も同様である。また、これらのレンズを所定部材上に積層することにより形成することも可能である。その場合、３次元プリンタ等を用いてレンズの形状となるよう形成する手法や、レンズを構成する材料を所定部材上に積層した後に表面をレンズの形状に加工する手法等を適用することが可能である。
また、上記（１）～（５）の形成工程において、必要に応じて加熱処理（アニール）を施すことも可能である。
形成された対向電極１１９上に、レンズアレイ１１３を形成する。その形成手法は、既存の撮像素子の場合と同様の手法を用いることができ、光学系の設計に応じてレンズアレイ１１３を適切な位置に配置する。レンズアレイ１１３に替えて、単一のレンズを用いる場合も同様である。また、これらのレンズを所定部材上に積層することにより形成することも可能である。その場合、３次元プリンタ等を用いてレンズの形状となるよう形成する手法や、レンズを構成する材料を所定部材上に積層した後に表面をレンズの形状に加工する手法等を適用することが可能である。
また、上記（１）～（５）の形成工程において、必要に応じて加熱処理（アニール）を施すことも可能である。
【0041】
以上の各工程（１）～（５）を順次行うことにより、実施形態１に係る撮像素子１０１を作成することができる。
これにより、撮像素子１０１が大面積で画素数が大幅に増加した場合であっても、動画に必要な枚数の画像を取得し得る撮像素子１０１を製造することができる。
これにより、撮像素子１０１が大面積で画素数が大幅に増加した場合であっても、動画に必要な枚数の画像を取得し得る撮像素子１０１を製造することができる。
【0042】
◎実施形態２
次に、図３を用いて、実施形態２に係る撮像素子の製造方法について説明するが、この説明においては、前述したように、実施形態１に係る撮像素子の製造方法と相違する部分についてのみ説明する。
実施形態２に係る撮像素子の製造方法においては、図３（ｂ）に示すように構成された、貫通電極２１５と接続電極２２１を介して接続されるビア２２２が、各画素電極２１６と接続されている。すなわち、貫通電極２１５よりも外径の小さいビア２２２を用いて、１つの配線電極２１８のみに接続し易いように構成されている（図３（ａ）を参照）。そのため、実施形態１における上記（２）配線電極、半導体素子および画素電極を形成する工程を行う前（または行った後）に、下記（１´）（または（２´））の中間配線層を形成する工程を行う。
次に、図３を用いて、実施形態２に係る撮像素子の製造方法について説明するが、この説明においては、前述したように、実施形態１に係る撮像素子の製造方法と相違する部分についてのみ説明する。
実施形態２に係る撮像素子の製造方法においては、図３（ｂ）に示すように構成された、貫通電極２１５と接続電極２２１を介して接続されるビア２２２が、各画素電極２１６と接続されている。すなわち、貫通電極２１５よりも外径の小さいビア２２２を用いて、１つの配線電極２１８のみに接続し易いように構成されている（図３（ａ）を参照）。そのため、実施形態１における上記（２）配線電極、半導体素子および画素電極を形成する工程を行う前（または行った後）に、下記（１´）（または（２´））の中間配線層を形成する工程を行う。
【0043】
（１´）（または（２´））中間配線層を形成する工程
すなわち、貫通電極２１５の上部に、この貫通電極２１５に対して垂直方向に延びる接続電極２２１を接続し、フォトリソグラフィ法等の製法によりパターニングを行う。
貫通電極２１５をめっき法により形成する際には、基板２１０の表面上に残された電極をパターニングすることにより、接続電極２２１を形成することも可能である。
マスク蒸着法により予めパターニングしておく手法や、印刷技術を適用してパターニングする手法等の既存のパターニング技術を、材料に応じて、適宜選択すればよい。
すなわち、貫通電極２１５の上部に、この貫通電極２１５に対して垂直方向に延びる接続電極２２１を接続し、フォトリソグラフィ法等の製法によりパターニングを行う。
貫通電極２１５をめっき法により形成する際には、基板２１０の表面上に残された電極をパターニングすることにより、接続電極２２１を形成することも可能である。
マスク蒸着法により予めパターニングしておく手法や、印刷技術を適用してパターニングする手法等の既存のパターニング技術を、材料に応じて、適宜選択すればよい。
【0044】
また、例えば、接続電極２２１上に絶縁膜を形成し、接続する配線電極２１８の位置に開口部を設けて導電性材料からなるビア２２２を形成する。ビア２２２は配線電極２１８の一部で構成してもよいが、上記開口部を予め導電性材料で埋めた後に、各種配線電極２１８を形成してもよい。
なお、導電性材料の形成やパターニングには、既存の種々の加工技術を適用することができる。
なお、導電性材料の形成やパターニングには、既存の種々の加工技術を適用することができる。
【0045】
また、実施形態２に係る撮像素子の製造方法においては、上記（４）の対向電極を形成する工程を行った後、上記（５）のレンズを形成する工程を行う前に、下記（４´）のアパーチャ板（および／または隔壁）を形成する工程を行う。
（４´）アパーチャ板（隔壁）を形成する工程
この（４´）のアパーチャ板２２５を形成する工程を行うことにより、対向電極２１９とレンズアレイ２１３の間にアパーチャ板２２５が配され、アパーチャ板２２５の各透孔はレンズアレイ２１３の各レンズに対応した配置とされる。これにより、隣接するレンズからの光が取り込まれることによる画質低下の虞を排除することができる。
（４´）アパーチャ板（隔壁）を形成する工程
この（４´）のアパーチャ板２２５を形成する工程を行うことにより、対向電極２１９とレンズアレイ２１３の間にアパーチャ板２２５が配され、アパーチャ板２２５の各透孔はレンズアレイ２１３の各レンズに対応した配置とされる。これにより、隣接するレンズからの光が取り込まれることによる画質低下の虞を排除することができる。
【0046】
なお、図３には記載されていないが、アパーチャ板２２５に替えて、またはアパーチャ板２２５とともに、隔壁を配設しても同様の効果を奏することができる。
さらに、撮像素子の上部に遮光用の材料を形成してパターニングする手法、画素に合わせた開口部が形成されているシートを配置する手法、および格子状の壁構造のシートを所望の位置に配設する手法等の中から、所望の手法を適宜選択して適用することも可能である。
なお、上記（４´）のアパーチャ板（隔壁）を形成する工程は、上述した実施形態１に係る撮像素子の製造方法の一工程として取り入れることも可能である。
さらに、撮像素子の上部に遮光用の材料を形成してパターニングする手法、画素に合わせた開口部が形成されているシートを配置する手法、および格子状の壁構造のシートを所望の位置に配設する手法等の中から、所望の手法を適宜選択して適用することも可能である。
なお、上記（４´）のアパーチャ板（隔壁）を形成する工程は、上述した実施形態１に係る撮像素子の製造方法の一工程として取り入れることも可能である。
【0047】
本発明の撮像素子としては上記実施形態のものに限られるものではなく、その他の種々の態様のものに変更が可能である。例えば、上記実施形態のものでは、駆動エリアが正方形状とされ、この駆動エリアがマトリクス状とされているが、駆動エリアとしては、長方形状やハニカム形状等の他の形状とすることも可能である。
また、上記実施形態のものでは、走査される方向に配列された複数の駆動エリアの信号読出しが、並行して行われることを前提としているが、一部の駆動エリアの信号読出しが、並行して行われるように、構成することも可能である。
また、上記実施形態のものでは、走査される方向に配列された複数の駆動エリアの信号読出しが、並行して行われることを前提としているが、一部の駆動エリアの信号読出しが、並行して行われるように、構成することも可能である。
【符号の説明】
【0048】
１、１Ａ、１０１、２０１ 撮像素子
１０、１０Ａ、１１０、２１０ 基板
１１、１１Ａ、１１１（一部）、２１１（一部） 駆動エリア
１２、１２Ａ、１１２、２１２ 光電変換膜
１３ レンズ
１３Ａ、１１３、２１３ レンズアレイ
１１５、２１５ 貫通電極
１１６、２１６ 画素電極
１１７、２１７ 半導体素子（ＴＦＴ）
１１８、２１８ 配線電極
１１９、２１９ 対向電極
１２０、２２０ 画素
２２１ 接続電極
２２２ ビア
２２３ 中間配線層
２２５ アパーチャ板
１０、１０Ａ、１１０、２１０ 基板
１１、１１Ａ、１１１（一部）、２１１（一部） 駆動エリア
１２、１２Ａ、１１２、２１２ 光電変換膜
１３ レンズ
１３Ａ、１１３、２１３ レンズアレイ
１１５、２１５ 貫通電極
１１６、２１６ 画素電極
１１７、２１７ 半導体素子（ＴＦＴ）
１１８、２１８ 配線電極
１１９、２１９ 対向電極
１２０、２２０ 画素
２２１ 接続電極
２２２ ビア
２２３ 中間配線層
２２５ アパーチャ板
【図1】
【図2】
【図3】