特開 2024-118023 フィルタ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024118023

(43)【公開日】2024-08-30

(54)【発明の名称】フィルタ回路

(51)【国際特許分類】

   H03K 5/1254 20060101AFI20240823BHJP

【ＦＩ】

H03K5/1254

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023024182

(22)【出願日】2023-02-20

(71)【出願人】

【識別番号】000137694

【氏名又は名称】株式会社ミツトヨ

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(74)【代理人】

【識別番号】100134511

【弁理士】

【氏名又は名称】八田 俊之

(72)【発明者】

【氏名】田中 駿丞

【テーマコード（参考）】

5J039

【Ｆターム（参考）】

5J039BA06

5J039BB19

5J039KK09

5J039KK13

5J039MM08

(57)【要約】

【課題】ノイズを除去することが可能なフィルタ回路の提供を目的とする。
【解決手段】 少なくとも１つの第１Ｄ型フリップフロップ回路を有し、入力信号が入力される第１回路と、少なくとも１つの第２Ｄ型フリップフロップ回路を有し、前記第１回路の出力信号が入力される第２回路と、前記信号、前記第１回路の出力信号および前記第２回路の出力信号が入力される第１ＡＮＤ回路と、前記信号、前記第１回路の出力信号および前記第２回路の出力信号が入力される第１ＯＲ回路と、前記第１ＡＮＤ回路の出力信号および前記第１ＯＲ回路の出力信号のうちいずれかを選択して出力する選択回路と、前記選択回路の出力信号が入力されるＤ型フリップフロップ回路と、を具備するフィルタ回路。
【選択図】図２

【特許請求の範囲】

【請求項1】

少なくとも１つの第１Ｄ型フリップフロップ回路を有し、入力信号が入力される第１回路と、
少なくとも１つの第２Ｄ型フリップフロップ回路を有し、前記第１回路の出力信号が入力される第２回路と、
前記信号、前記第１回路の出力信号および前記第２回路の出力信号が入力される第１ＡＮＤ回路と、
前記信号、前記第１回路の出力信号および前記第２回路の出力信号が入力される第１ＯＲ回路と、
前記第１ＡＮＤ回路の出力信号および前記第１ＯＲ回路の出力信号のうちいずれかを選択して出力する選択回路と、
前記選択回路の出力信号が入力されるＤ型フリップフロップ回路と、を具備するフィルタ回路。

【請求項2】

前記第１回路は複数の第１Ｄ型フリップフロップ回路を有し、
前記第１Ｄ型フリップフロップ回路はフリップフロップアレイを形成し、
前記複数の第１Ｄ型フリップフロップ回路のうち、最も前段の第１Ｄ型フリップフロップ回路に前記入力信号が入力し、
前記第２回路は複数の第２Ｄ型フリップフロップ回路を有し、
前記第２Ｄ型フリップフロップ回路はフリップフロップアレイを形成し、
前記複数の第２Ｄ型フリップフロップ回路のうち、最も前段の第２Ｄ型フリップフロップ回路に前記第１回路の出力信号が入力する請求項１に記載のフィルタ回路。

【請求項3】

決定回路を具備し、
前記決定回路は、前記第１回路のフリップフロップアレイにおいて機能する第１Ｄ型フリップフロップ回路の個数、および前記第２回路のフリップフロップアレイにおいて機能する第２Ｄ型フリップフロップ回路の個数を決定する請求項２に記載のフィルタ回路。

【請求項4】

前記第１回路は複数の第２ＡＮＤ回路と第２ＯＲ回路とを有し、
前記第１回路の複数のＤ型フリップフロップ回路の出力信号が、前記複数の第２ＡＮＤ回路に入力し、
前記複数の第２ＡＮＤ回路の出力信号は前記第２ＯＲ回路に入力し、
前記第２回路は複数の第３ＡＮＤ回路と第３ＯＲ回路とを有し、
前記第２回路の複数のＤ型フリップフロップ回路の出力信号が、前記複数の第３ＡＮＤ回路に入力し、
前記複数の第３ＡＮＤ回路の出力信号は前記第３ＯＲ回路に入力する請求項２または３に記載のフィルタ回路。

【請求項5】

前記決定回路は、複数の端子から電源電圧に接続される端子を選択するスイッチを有し、
前記複数の端子は、前記複数の第２ＡＮＤ回路および前記複数の第３ＡＮＤ回路に接続されている請求項４に記載のフィルタ回路。

【請求項6】

ロータリーエンコーダに設けられる請求項１に記載のフィルタ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本件は、フィルタ回路に関する。

【背景技術】

【0002】

入力信号に発生するノイズを除去するためのフィルタ回路が知られている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開昭６２－２３２２１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

例えばモータなどの回転検出を行うことを目的としてロータリーエンコーダが用いられる。モータなど駆動系の付近ではノイズが多く発生する。ロータリーエンコーダの入力信号にノイズが混入すると、ノイズを除去できず、出力信号にノイズが混入することがあるという問題があった。

【0005】

１つの側面では、本発明は、ノイズを除去することが可能なフィルタ回路の提供を目的とする。

【課題を解決するための手段】

【0006】

１つの態様では、フィルタ回路は、少なくとも１つの第１Ｄ型フリップフロップ回路を有し、入力信号が入力される第１回路と、少なくとも１つの第２Ｄ型フリップフロップ回路を有し、前記第１回路の出力信号が入力される第２回路と、前記信号、前記第１回路の出力信号および前記第２回路の出力信号が入力される第１ＡＮＤ回路と、前記信号、前記第１回路の出力信号および前記第２回路の出力信号が入力される第１ＯＲ回路と、前記第１ＡＮＤ回路の出力信号および前記第１ＯＲ回路の出力信号のうちいずれかを選択して出力する選択回路と、前記選択回路の出力信号が入力されるＤ型フリップフロップ回路と、を具備する。

【0007】

上記フィルタ回路において、前記第１回路は複数の第１Ｄ型フリップフロップ回路を有し、前記第１Ｄ型フリップフロップ回路はフリップフロップアレイを形成し、前記複数の第１Ｄ型フリップフロップ回路のうち、最も前段の第１Ｄ型フリップフロップ回路に前記入力信号が入力し、前記第２回路は複数の第２Ｄ型フリップフロップ回路を有し、前記第２Ｄ型フリップフロップ回路はフリップフロップアレイを形成し、前記複数の第２Ｄ型フリップフロップ回路のうち、最も前段の第２Ｄ型フリップフロップ回路に前記第１回路の出力信号が入力する態様とすることができる。

【0008】

上記フィルタ回路において、決定回路を具備し、前記決定回路は、前記第１回路のフリップフロップアレイにおいて機能する第１Ｄ型フリップフロップ回路の個数、および前記第２回路のフリップフロップアレイにおいて機能する第２Ｄ型フリップフロップ回路の個数を決定する態様とすることができる。

【0009】

上記フィルタ回路において、前記第１回路は複数の第２ＡＮＤ回路と第２ＯＲ回路とを有し、前記第１回路の複数のＤ型フリップフロップ回路の出力信号が、前記複数の第２ＡＮＤ回路に入力し、前記複数の第２ＡＮＤ回路の出力信号は前記第２ＯＲ回路に入力し、前記第２回路は複数の第３ＡＮＤ回路と第３ＯＲ回路とを有し、前記第２回路の複数のＤ型フリップフロップ回路の出力信号が、前記複数の第３ＡＮＤ回路に入力し、前記複数の第３ＡＮＤ回路の出力信号は前記第３ＯＲ回路に入力する態様とすることができる。

【0010】

上記フィルタ回路において、前記決定回路は、複数の端子から電源電圧に接続される端子を選択するスイッチを有し、前記複数の端子は、前記複数の第２ＡＮＤ回路および前記複数の第３ＡＮＤ回路に接続されている態様とすることができる。

【0011】

上記フィルタ回路がロータリーエンコーダに設けられる態様とすることができる。

【発明の効果】

【0012】

ノイズを除去することが可能なフィルタ回路を提供することができる。

【図面の簡単な説明】

【0013】

【図1】図１（ａ）はロータリーエンコーダを例示するブロック図である。図１（ｂ）はロータリーエンコーダを例示する模式図である。

【図2】図２は実施形態に係るフィルタ回路を例示する図である。

【図3】図３は実施形態に係るフィルタ回路を例示する図である。

【図4】図４はフリップフロップ回路の個数の決定処理を例示するフローチャートである。

【図5】図５はタイミングチャートを例示する図である。

【図6】図６はタイミングチャートを例示する図である。

【図7】図７はタイミングチャートを例示する図である。

【図8】図８はタイミングチャートを例示する図である。

【発明を実施するための形態】

【0014】

以下、図面を参照しつつ、実施形態について説明する。

【0015】

（実施形態）
［ロータリーエンコーダ］
図１（ａ）はロータリーエンコーダを例示するブロック図である。図１（ａ）に示すように、実施形態に係るフィルタ回路１００はロータリーエンコーダ１に適用される。センサ２が出力するデータが、フィルタ回路１００に入力される。フィルタ回路１００が出力する信号は、処理回路３に入力される。処理回路３は信号を処理し、回転数および回転速度などを算出する。

【0016】

ロータリーエンコーダ１は、円盤状のロータリースケールが検出ヘッドに対して相対的に回転する機構を有するエンコーダであって、回転角度などを検出するのに適している。したがって、ロータリーエンコーダ１は、例えばモータなど駆動系の近くに設けられる。駆動系の振動に起因して、電気信号にノイズが発生することがある。

【0017】

図１（ｂ）はロータリーエンコーダ１を例示する模式図である。図１（ｂ）に示すように、モータ１０１の軸１０２の先端に回転板１０４が取り付けられている。ケーシング１０３の内部に、回転板１０４、発光素子１０６および受光素子１０７が設けられている。軸１０２が回転すると、軸１０２とともに回転板１０４も回転する。回転板１０４はスリット１０５を有する。スリット１０５は回転板１０４を貫通する。発光素子１０６は、回転板１０４から離間し、回転板１０４の一方の側に配置される。受光素子１０７は、回転板１０４から離間し、回転板１０４の他方の側に配置される。発光素子１０６と受光素子１０７とは対向する。

【0018】

発光素子１０６は光を出射する。光が回転板１０４に遮られることで、光は受光素子１０７に入射しない。光がスリット１０５を透過するとき、光は受光素子１０７に入射する。受光素子１０７は、光を受光することで電気信号を出力する。

【0019】

受光素子１０７が図１のセンサ２に対応する。受光素子１０７から出力される信号が、フィルタ回路１００に入力される。モータ１０１および回転板１０４が駆動するため、受光素子１０７が出力する電気信号にノイズが発生しやすい。フィルタ回路１００は、入力信号からノイズを除去する。

【0020】

［フィルタ回路］
図２および図３は実施形態に係るフィルタ回路１００を例示する図である。フィルタ回路１００は、入力端子４、入力端子５、出力端子６、第１回路１０、第２回路３０、決定回路４６、ＯＲ回路５０（第１ＯＲ回路）、ＡＮＤ回路５２（第１ＡＮＤ回路）、選択回路５４、Ｄ型フリップフロップ回路５６、および制御部６０を有する。

【0021】

ＯＲ回路５０およびＡＮＤ回路５２はそれぞれ、３つの入力端子を有する。選択回路５４は例えばマルチプレクサであり、２つの入力端子と１つの出力端子とを有する。

【0022】

後述のように、第１回路１０は複数のＤ型フリップフロップ回路を有する。複数のＤ型フリップフロップ回路はフリップフロップアレイを形成する。第２回路３０は複数のＤ型フリップフロップ回路を有する。複数のＤ型フリップフロップ回路はフリップフロップアレイを形成する。

【0023】

決定回路４６は第１回路１０および第２回路３０に接続されている。決定回路４６は、第１回路１０のフリップフロップアレイに含まれるＤ型フリップフロップ回路の個数、および第２回路３０のフリップフロップアレイに含まれるＤ型フリップフロップ回路の個数を決定する。

【0024】

入力端子４は、第１回路１０の入力端子、ＯＲ回路５０の１つの入力端子、およびＡＮＤ回路５２の１つの入力端子に接続されている。第１回路１０の出力端子は、第２回路３０、ＯＲ回路５０の１つの入力端子、およびＡＮＤ回路５２の１つの入力端子に接続されている。第２回路３０の出力端子は、ＯＲ回路５０の１つの入力端子、およびＡＮＤ回路５２の１つの入力端子に接続されている。

【0025】

ＯＲ回路５０の出力端子は、選択回路５４の入力端子Ｉ１に接続されている。ＡＮＤ回路５２の出力端子は、選択回路５４の入力端子Ｉ０に接続されている。

【0026】

選択回路５４の出力端子ＯはＤ型フリップフロップ回路５６の入力端子に接続されている。Ｄ型フリップフロップ回路５６の出力端子は、フィルタ回路１００の出力端子６に接続され、かつ選択回路５４の端子Ｓおよび制御部６０に接続されている。

【0027】

入力端子５は、第１回路１０のＤ型フリップフロップ回路、第２回路３０のＤ型フリップフロップ回路、およびＤ型フリップフロップ回路５６に接続されている。

【0028】

図３においては、第１回路１０、第２回路３０および決定回路４６の構成を詳しく図示している。図３に示すように、第１回路１０はフリップフロップアレイ１２、ＡＮＤ回路１４、１６、１８、２０および２２（以上、第２ＡＮＤ回路）、ＯＲ回路２４（第２ＯＲ回路）を有する。フリップフロップアレイ１２は５個のＤ型フリップフロップ回路１２ａ～１２ｅ（第１Ｄ型フリップフロップ回路）を有する。Ｄ型フリップフロップ回路１２ａがフリップフロップアレイ１２のうち最も前段に位置する。Ｄ型フリップフロップ回路１２ｅが最も後段に位置する。ＡＮＤ回路１４、１６、１８、２０および２２、ＯＲ回路２４は、回路１１として機能する。

【0029】

第２回路３０はフリップフロップアレイ３２、ＡＮＤ回路３４、３６、３８、４０および４２（以上、第３ＡＮＤ回路）、ＯＲ回路４４（第３ＯＲ回路）を有する。フリップフロップアレイ３２は５個のＤ型フリップフロップ回路３２ａ～３２ｅ（第２Ｄ型フリップフロップ回路）を有する。Ｄ型フリップフロップ回路３２ａがフリップフロップアレイ３２のうち最も前段に位置する。Ｄ型フリップフロップ回路３２ｅが最も後段に位置する。ＡＮＤ回路３４、３６、３８、４０および４２、ＯＲ回路４４は、回路４１として機能する。

【0030】

決定回路４６はスイッチ４７を有する。スイッチ４７は、端子Ｓ１～Ｓ５のうちいずれか１つを選択することで、電源電圧Ｖｃｃに接続される配線を切り替える。端子Ｓ１からＳ５のそれぞれは、抵抗を介して接地されている。

【0031】

制御部６０は決定回路４６に接続されており、決定回路４６のスイッチ４７を切り替える。制御部６０は、例えば回路およびコンピュータなどを含んでもよい。

【0032】

入力端子４はＤ型フリップフロップ回路１２ａの入力端子に接続されている。Ｄ型フリップフロップ回路１２ａの出力端子は、Ｄ型フリップフロップ回路１２ｂの入力端子に接続されている。Ｄ型フリップフロップ回路１２ｂの出力端子は、Ｄ型フリップフロップ回路１２ｃの入力端子に接続されている。Ｄ型フリップフロップ回路１２ｃの出力端子は、Ｄ型フリップフロップ回路１２ｄの入力端子に接続されている。Ｄ型フリップフロップ回路１２ｄの出力端子は、Ｄ型フリップフロップ回路１２ｅの入力端子に接続されている。

【0033】

ＡＮＤ回路１４の１つの入力端子はＤ型フリップフロップ回路１２ａの出力端子に接続されている。ＡＮＤ回路１４のもう１つの入力端子は、決定回路４６の端子Ｓ１に接続されている。ＡＮＤ回路１６の１つの入力端子はＤ型フリップフロップ回路１２ｂの出力端子に接続されている。ＡＮＤ回路１６のもう１つの入力端子は、決定回路４６の端子Ｓ２に接続されている。ＡＮＤ回路１８の１つの入力端子はＤ型フリップフロップ回路１２ｃの出力端子に接続されている。ＡＮＤ回路１８のもう１つの入力端子は、決定回路４６の端子Ｓ３に接続されている。ＡＮＤ回路２０の１つの入力端子はＤ型フリップフロップ回路１２ｄの出力端子に接続されている。ＡＮＤ回路２０のもう１つの入力端子は、決定回路４６の端子Ｓ４に接続されている。ＡＮＤ回路２２の１つの入力端子はＤ型フリップフロップ回路１２ｅの出力端子に接続されている。ＡＮＤ回路２２のもう１つの入力端子は、決定回路４６の端子Ｓ５に接続されている。ＡＮＤ回路１４、１６、１８、２０および２２それぞれの出力端子はＯＲ回路２４の入力端子に接続されている。

【0034】

ＯＲ回路２４の出力端子は、ＯＲ回路５０の１つの入力端子、ＡＮＤ回路５２の１つの入力端子、および第２回路３０のＤ型フリップフロップ回路３２ａの入力端子に接続されている。

【0035】

フリップフロップアレイ３２のＤ型フリップフロップ回路は、フリップフロップアレイ１２のＤ型フリップフロップ回路と同様に接続されている。

【0036】

第２回路３０のＡＮＤ回路３４はＤ型フリップフロップ回路３２ａの出力端子、および決定回路４６の端子Ｓ１に接続されている。ＡＮＤ回路３６はＤ型フリップフロップ回路３２ｂの出力端子、および決定回路４６の端子Ｓ２に接続されている。ＡＮＤ回路３８はＤ型フリップフロップ回路３２ｃの出力端子、および決定回路４６の端子Ｓ３に接続されている。ＡＮＤ回路４０はＤ型フリップフロップ回路３２ｄの出力端子、および決定回路４６の端子Ｓ４に接続されている。ＡＮＤ回路４２はＤ型フリップフロップ回路３２ｅの出力端子、および決定回路４６の端子Ｓ５に接続されている。ＡＮＤ回路３４、３６、３８、４０および４２それぞれの出力端子はＯＲ回路４４の入力端子に接続されている。

【0037】

ＯＲ回路４４の出力端子は、ＯＲ回路５０の１つの入力端子、およびＡＮＤ回路５２の１つの入力端子に接続されている。

【0038】

入力端子５は、第１回路１０のＤ型フリップフロップ回路のそれぞれ、第２回路３０のＤ型フリップフロップ回路のそれぞれ、およびＤ型フリップフロップ回路５６に接続されている。

【0039】

入力信号ＩＮは、入力端子４からフィルタ回路１００に入力され、第１回路１０のフリップフロップアレイ１２、ＯＲ回路５０、およびＡＮＤ回路５２に入力される。クロック信号ＣＫは、入力端子５から入力され、フリップフロップアレイ１２のＤ型フリップフロップ回路、フリップフロップアレイ３２のＤ型フリップフロップ回路、およびＤ型フリップフロップ回路５６に入力される。

【0040】

第１回路１０の出力信号Ｄ１は、第２回路３０のフリップフロップアレイ３２、ＯＲ回路５０およびＡＮＤ回路５２に入力される。第２回路３０の出力信号Ｄ２は、ＯＲ回路５０およびＡＮＤ回路５２に入力される。

【0041】

ＯＲ回路５０の出力信号Ａは、選択回路５４の入力端子Ｉ１に入力される。ＡＮＤ回路５２の出力信号Ｂは、選択回路５４の入力端子Ｉ０に入力される。

【0042】

選択回路５４は、信号ＡおよびＢのうち一方を出力信号Ｃとして出力する。出力信号ＣはＤ型フリップフロップ回路５６に入力される。Ｄ型フリップフロップ回路５６から出力される信号は、フィードバック信号として、選択回路５４の端子Ｓに入力される。Ｄ型フリップフロップ回路５６の出力信号は、出力信号ＯＵＴとして出力端子６から出力される。フィルタ回路１００は入力信号ＩＮに混入するノイズを除去し、出力信号ＯＵＴを出力する。

【0043】

［Ｄ型フリップフロップ回路の個数の決定］
制御部６０、決定回路４６および回路１１によって、第１回路１０のフリップフロップアレイ１２において、ノイズの除去に寄与するＤ型フリップフロップ回路の個数を選択することができる。制御部６０、決定回路４６および回路４１によって、第２回路３０のフリップフロップアレイ３２において、ノイズの除去に寄与するＤ型フリップフロップ回路の個数を選択することができる。

【0044】

制御部６０には出力信号ＯＵＴが入力される。制御部６０は、決定回路４６のスイッチ４７の接続を制御する。スイッチ４７の端子Ｓ１が選択されると、回路１１のＡＮＤ回路１４および回路４１のＡＮＤ回路３４が電源電圧Ｖｃｃに接続される。回路１１の他のＡＮＤ回路および回路４１の他のＡＮＤ回路は、電源電圧Ｖｃｃに接続されない。フリップフロップアレイ１２に含まれるＤ型フリップフロップ回路のうち、Ｄ型フリップフロップ回路１２ａがノイズの除去に寄与する。フリップフロップアレイ３２に含まれるＤ型フリップフロップ回路のうち、Ｄ型フリップフロップ回路３２ａがノイズの除去に寄与する。フリップフロップアレイの他のＤ型フリップフロップ回路はノイズの除去に寄与しない。

【0045】

スイッチ４７の端子Ｓ２が選択されると、回路１１のＡＮＤ回路１６および回路４１のＡＮＤ回路３６が電源電圧Ｖｃｃに接続される。回路１１の他のＡＮＤ回路および回路４１の他のＡＮＤ回路は、電源電圧Ｖｃｃに接続されない。フリップフロップアレイ１２に含まれるＤ型フリップフロップ回路のうち、Ｄ型フリップフロップ回路１２ａおよび１２ｂがノイズの除去に寄与する。フリップフロップアレイ３２に含まれるＤ型フリップフロップ回路のうち、Ｄ型フリップフロップ回路３２ａおよび３２ｂがノイズの除去に寄与する。フリップフロップアレイの他のＤ型フリップフロップ回路はノイズの除去に寄与しない。

【0046】

スイッチ４７の端子Ｓ３が選択されると、フリップフロップアレイ１２に含まれるＤ型フリップフロップ回路のうち、Ｄ型フリップフロップ回路１２ａ、１２ｂおよび１２ｃがノイズの除去に寄与する。フリップフロップアレイ３２に含まれるＤ型フリップフロップ回路のうち、Ｄ型フリップフロップ回路３２ａ、３２ｂおよび３２ｃがノイズの除去に寄与する。

【0047】

スイッチ４７の端子Ｓ４が選択されると、フリップフロップアレイ１２に含まれるＤ型フリップフロップ回路のうち、Ｄ型フリップフロップ回路１２ａ、１２ｂ、１２ｃおよび１２ｄがノイズの除去に寄与する。フリップフロップアレイ３２に含まれるＤ型フリップフロップ回路のうち、Ｄ型フリップフロップ回路３２ａ、３２ｂ、３２ｃおよび３２ｄがノイズの除去に寄与する。

【0048】

スイッチ４７の端子Ｓ５が選択されると、フリップフロップアレイ１２に含まれるＤ型フリップフロップ回路のすべてがノイズの除去に寄与する。フリップフロップアレイ３２に含まれるＤ型フリップフロップ回路のすべてがノイズの除去に寄与する。

【0049】

図４はフリップフロップ回路の個数の決定処理を例示するフローチャートである。制御部６０は、スイッチ４７の端子Ｓ１を選択する。フリップフロップアレイ１２および３２それぞれにおいて機能するＤ型フリップフロップ回路の個数が、１個に設定される（ステップＳ１０）。

【0050】

フィルタ回路１００が入力信号ＩＮを受信する（ステップＳ１２）。フィルタ回路１００は出力信号ＯＵＴを出力する。制御部６０に出力信号ＯＵＴが入力される。制御部６０は出力信号ＯＵＴにノイズが混入しているか否か判定する（ステップＳ１４）。ステップＳ１４でＮｏの場合、個数は１個に決定される（ステップＳ１６）。

【0051】

ステップＳ１４でＹｅｓの場合、制御部６０はフリップフロップアレイ中のＤ型フリップフロップ回路の個数を１つ増やす（ステップＳ１８）。ステップＳ１８の後、ステップＳ１２以降が繰り返される。ステップＳ１４でＮｏならば、個数はステップＳ１８で定めた個数に決定される（ステップＳ１６）。ステップＳ１６の後、処理は終了する。

【0052】

図５から図８はタイミングチャートを例示する図である。クロック信号ＣＫの周期をＴｃｋとする。ノイズＮの長さをＴＮとする。

【0053】

図５から図７においては、上から順番に、クロック信号ＣＫ、入力信号ＩＮ、第１回路１０の出力信号Ｄ１、第２回路３０の出力信号Ｄ２、ＯＲ回路５０の出力信号Ａ、ＡＮＤ回路５２の出力信号Ｂ、選択回路５４の出力信号Ｃ、フィルタ回路１００の出力信号ＯＵＴ、選択回路５４における信号の選択を表す。決定回路４６の端子Ｓ１が電源電圧Ｖｃｃに接続されている。第１回路１０および第２回路３０のそれぞれにおいて、ノイズＮの除去に寄与するＤ型フリップフロップ回路の個数は１個である。

【0054】

図５および図６の例では、ノイズの長さＴＮがクロック信号ＣＫの１周期より長く、２周期より短い（Ｔｃｋ＜ＴＮ＜２Ｔｃｋ）。なお、図５以降のタイミングチャートにおいて、ノイズがランダムにＨまたはＬのどちらかになることを示すため、ノイズを黒い領域として表現している。したがって、あるタイミングにおいてノイズがＨであるか、Ｌであるかは不明である。当該タイミングにおいて、たとえばノイズがＨでは支障がある場合には、ノイズがＨになっているものとする。

【0055】

図５の例では、入力信号ＩＮがＬｏｗ（Ｌ）からＨｉｇｈ（Ｈ）に遷移する。タイミングチャートの開始時点では、入力信号ＩＮ、第１回路１０の出力信号Ｄ１、第２回路３０の出力信号Ｄ２はＬである。選択回路５４の入力信号としてＡＮＤ回路５２の出力信号Ｂが選択されている。

【0056】

クロック信号ＣＫはＬとＨとの間で周期的に変化する。時間ｔ１、ｔ２、ｔ３、ｔ４、ｔ５にクロック信号ＣＫがＬからＨに遷移する。ノイズＮは時間ｔ１前からｔ２後まで入力信号ＩＮに混入する。時間ｔ１にクロック信号ＣＫが立ち上がると、第１回路１０の出力信号Ｄ１がＨになる。

【0057】

ＯＲ回路５０およびＡＮＤ回路５２には、信号ＩＮ、Ｄ１およびＤ２が入力する。信号Ｄ１がＨになることで、ＯＲ回路５０の出力信号ＡがＨになる。第２回路３０の出力信号Ｄ２はＬのままであるため、ＡＮＤ回路５２の出力信号ＢもＬを維持する。選択回路５４は信号Ｂを選択して出力する。信号ＣおよびＯＵＴはＬである。出力信号ＯＵＴからはノイズＮが除去されている。

【0058】

時間ｔ２にクロック信号ＣＫがＬからＨになると、第１回路１０の出力信号Ｄ１はＨからＬになり、第２回路３０の出力信号Ｄ２はＬからＨになる。ノイズＮが終了した後の入力信号ＩＮはＨである。時間ｔ３にクロック信号ＣＫがＬからＨになると、第１回路１０の出力信号Ｄ１はＨになり、第２回路３０の出力信号Ｄ２はＬになる。

【0059】

時間ｔ１からｔ４までは、出力信号Ｄ１およびＤ２のうち１つがＨであり、もう１つはＬである。ＯＲ回路５０の出力信号ＡはＨであり、ＡＮＤ回路５２の出力信号ＢはＬを維持する。選択回路５４において信号Ｂが選択されているため、出力信号ＣはＬである。信号Ａ、ＢおよびＣにはグリッジ信号Ｇが発生する。Ｄ型フリップフロップ回路５６は、グリッジ信号Ｇを除去し、出力信号ＯＵＴを出力する。信号ＣおよびＯＵＴはＬである。

【0060】

時間ｔ４にクロック信号ＣＫがＨに遷移すると、第２回路３０の出力信号Ｄ２がＨになる。入力信号ＩＮ、出力信号Ｄ１およびＤ２がＨであるため、ＡＮＤ回路５２の出力信号ＢがＬからＨに遷移する。このため選択回路５４の出力信号ＣもＨになる。Ｄ型フリップフロップ回路５６の出力信号ＯＵＴはＬを維持する。時間ｔ５にクロック信号ＣＫがＨとなることで、Ｄ型フリップフロップ回路５６の出力信号ＯＵＴがＬからＨに遷移する。選択回路５４の端子Ｓにフィードバック信号が入力され、ＯＲ回路５０の出力信号Ａが選択される。信号ＣおよびＯＵＴはＨを維持する。

【0061】

図６の例では、入力信号ＩＮがＨからＬに遷移する。タイミングチャートの開始時点では、入力信号ＩＮ、第１回路１０の出力信号Ｄ１、第２回路３０の出力信号Ｄ２はＨである。選択回路５４の入力信号としてＯＲ回路５０の出力信号Ａが選択されている。

【0062】

時間ｔ６、ｔ７、ｔ８、ｔ９およびｔ１０にクロック信号ＣＫがＨに遷移する。ノイズＮは時間ｔ６前からｔ７後まで入力信号ＩＮに混入する。時間ｔ６にクロック信号ＣＫがＬになると、第１回路１０の出力信号Ｄ１がＨからＬになる。信号Ｄ１がＬになることで、ＡＮＤ回路５２の出力信号ＢもＬになる。第２回路３０の出力信号Ｄ２およびＯＲ回路５０の出力信号ＡはＨのままである。選択回路５４は信号Ａを選択して出力する。信号ＣおよびＯＵＴはＨである。出力信号ＯＵＴからはノイズＮが除去されている。

【0063】

時間ｔ６からｔ９までは、出力信号Ｄ１およびＤ２のうち１つがＨであり、もう１つはＬである。ＯＲ回路５０の出力信号ＡはＨであり、ＡＮＤ回路５２の出力信号ＢはＬである。選択回路５４において信号Ａが選択されているため、出力信号ＣはＨである。信号Ａ、ＢおよびＣにはグリッジ信号Ｇが発生する。Ｄ型フリップフロップ回路５６は、グリッジ信号Ｇを除去し、出力信号ＯＵＴを出力する。信号ＣおよびＯＵＴはＨである。

【0064】

時間ｔ９にクロック信号ＣＫがＨに遷移すると、第２回路３０の出力信号Ｄ２がＬになる。入力信号ＩＮ、出力信号Ｄ１およびＤ２がＬである。ＯＲ回路５０の出力信号Ａおよび選択回路５４の出力信号ＣがＨからＬに遷移する。時間ｔ１０にクロック信号ＣＫがＨになるで、Ｄ型フリップフロップ回路５６の出力信号ＯＵＴがＨからＬに遷移する。選択回路５４の端子Ｓにフィードバック信号が入力され、ＡＮＤ回路５２の出力信号Ｂが選択される。信号ＣおよびＯＵＴはＬを維持する。

【0065】

図７および図８の例では、ノイズの長さＴＮがクロック信号ＣＫの４周期より長く、５周期より短い（４Ｔｃｋ＜ＴＮ＜５Ｔｃｋ）。入力信号ＩＮがＬからＨに遷移する。タイミングチャートの開始時点では、入力信号ＩＮ、第１回路１０の出力信号Ｄ１、第２回路３０の出力信号Ｄ２はＬである。選択回路５４の入力信号としてＡＮＤ回路５２の出力信号Ｂが選択されている。

【0066】

図７の例では、第１回路１０および第２回路３０のそれぞれにおいて、ノイズＮの除去に寄与するＤ型フリップフロップ回路の個数は１個である。

【0067】

時間ｔ１１、ｔ１２、ｔ１３、ｔ１４、ｔ１５、ｔ１６およびｔ１７にクロック信号ＣＫがＨに遷移する。ノイズＮは時間ｔ１１前からｔ１５後まで入力信号ＩＮに混入する。

【0068】

時間ｔ１１にクロック信号ＣＫがＨになると、第１回路１０の出力信号Ｄ１がＨになる。信号Ｄ１がＨになることで、ＯＲ回路５０の出力信号ＡもＨになる。第２回路３０の出力信号Ｄ２およびＡＮＤ回路５２の出力信号ＢはＬのままである。選択回路５４は信号Ｂを選択して出力する。信号ＣおよびＯＵＴはＬである。

【0069】

時間ｔ１２にクロック信号ＣＫがＨになると、第２回路３０の出力信号Ｄ２はＨになる。第１回路１０の出力信号Ｄ１もＨである。ＡＮＤ回路５２には、信号Ｄ１およびＤ２、ノイズＮを含む入力信号ＩＮが入力する。ＡＮＤ回路５２の出力信号Ｂにノイズが発生する。選択回路５４において信号Ｂが選択されているため、出力信号Ｃにもノイズが発生する。ただ、時間ｔ１２の時点では、Ｄ型フリップフロップ回路５６の入力信号はＬであるため、Ｄ型フリップフロップ回路５６の出力信号ＯＵＴはＬである。

【0070】

時間ｔ１３にクロック信号ＣＫがＨになると、第１回路１０の出力信号Ｄ１はＨからＬに遷移する。ＡＮＤ回路５２の出力信号ＢはＬになる。Ｄ型フリップフロップ回路５６の出力信号ＯＵＴはＬからＨに遷移する。フィードバック信号がＨになることで、選択回路５４はＯＲ回路５０の出力信号Ａを選択する。第２回路３０の出力信号Ｄ２はＨのままである。ＯＲ回路５０の出力信号ＡはＨである。出力信号ＯＵＴはＨに切り替わる。

【0071】

時間ｔ１４にクロック信号ＣＫがＨになると、第２回路３０の出力信号Ｄ２がＬになる。信号Ｄ１およびＤ２の両方がＬである。入力信号ＩＮにはノイズＮが発生している。ＯＲ回路５０には信号Ｄ１およびＤ２、入力信号ＩＮが入力される。ＯＲ回路５０の出力信号Ａにもノイズが発生する。選択回路５４はＯＲ回路５０の出力信号Ａを選択しているため、選択回路５４の出力信号Ｃにもノイズが発生する。ただ、時間ｔ１４の時点では、Ｄ型フリップフロップ回路５６の入力信号はＨであるため、Ｄ型フリップフロップ回路５６の出力信号ＯＵＴはＨを維持する。

【0072】

時間ｔ１５にクロック信号ＣＫがＨになると、第１回路１０の出力信号Ｄ１およびＯＲ回路５０の出力信号ＡがＨになる。選択回路５４の出力信号ＣはＨになる。Ｄ型フリップフロップ回路５６の出力信号ＯＵＴはＬに切り替わる。フィードバック信号がＬになることで、選択回路５４はＡＮＤ回路５２の出力信号Ｂを選択する。出力信号Ｃからノイズが消え、信号ＣはＨからＬになる。ノイズＮがなくなった後、入力信号ＩＮはＨである。

【0073】

時間ｔ１６にクロック信号ＣＫがＨになると、第２回路３０の出力信号Ｄ２はＨになる。入力信号ＩＮ、信号Ｄ１およびＤ２がＨであるため、ＡＮＤ回路５２の出力信号ＢがＨになり、選択回路５４の出力信号ＣもＨになる。

【0074】

時間ｔ１７にクロック信号ＣＫがＨになると、Ｄ型フリップフロップ回路５６の出力信号ＯＵＴはＨに遷移する。選択回路５４の端子Ｓにフィードバック信号が入力されることで、選択回路５４において信号Ａが選択される。

【0075】

図７の例では、選択回路５４の出力信号Ｃにもノイズが伝搬する。そして、出力信号ＯＵＴがＬとＨとの間で頻繁に切り替わる。

【0076】

制御部６０は出力信号ＯＵＴ中のノイズを検出する（図４のステップＳ１４）。ノイズとは図７のようなＬとＨとのバタつきである。制御部６０はフリップフロップアレイ中のＤ型フリップフロップ回路の個数を１つ増やす（ステップＳ１８）。

【0077】

図８の例では、第１回路１０および第２回路３０のそれぞれにおいて、ノイズＮの除去に寄与するＤ型フリップフロップ回路の個数は２個である。上から順番に、クロック信号ＣＫ、入力信号ＩＮ、Ｄ型フリップフロップ回路１２ａの出力信号ｄ１１、第１回路１０の出力信号Ｄ１、Ｄ型フリップフロップ回路３２ａの出力信号ｄ２１、第２回路３０の出力信号Ｄ２、ＯＲ回路５０の出力信号Ａ、ＡＮＤ回路５２の出力信号Ｂ、選択回路５４の出力信号Ｃ、フィルタ回路１００の出力信号ＯＵＴ、選択回路５４における信号の選択を表す。

【0078】

時間ｔ１８、ｔ１９、ｔ２０、ｔ２１、ｔ２２、ｔ２３、ｔ２４、ｔ２５、およびｔ２６にクロック信号ＣＫがＨに遷移する。ノイズＮは時間ｔ１８前からｔ２２後まで入力信号ＩＮに混入する。

【0079】

時間ｔ１８にクロック信号ＣＫがＨになると、Ｄ型フリップフロップ回路１２ａの出力信号ｄ１１はＨになるが、第１回路１０の出力信号Ｄ１はＬを維持する。信号Ｄ１、ｄ２１およびＤ２はＬである。ＯＲ回路５０の出力信号ＡはＨになる。選択回路５４はＡＮＤ回路５２の出力信号Ｂを選択しているため、出力信号ＣはＬである。Ｄ型フリップフロップ回路５６の出力信号ＯＵＴもＬである。

【0080】

時間ｔ１８からｔ２２までは入力信号ＩＮにノイズＮが混入する。時間ｔ１８からｔ２５までは、信号Ｄ１およびＤ２のうち１つがＨであり、もう１つはＬである。このためＡＮＤ回路５２の出力信号ＢはＬのままである。選択回路５４の出力信号Ｃおよびフィルタ回路１００の出力信号ＯＵＴもＬを維持する。すなわち、ノイズＮは信号ＣおよびＯＵＴまで伝搬せず、除去される。出力信号ＯＵＴのバタつきが抑制される。

【0081】

時間ｔ２５にクロック信号ＣＫがＨになると、第２回路３０の出力信号Ｄ２がＨになる。入力信号ＩＮ、信号Ｄ１およびＤ２がＨである。ＡＮＤ回路５２の出力信号ＢがＨになり、選択回路５４の出力信号ＣもＨになる。出力信号ＯＵＴはＬのままである。

【0082】

時間ｔ２６にクロック信号ＣＫがＨになると、Ｄ型フリップフロップ回路５６の出力信号ＯＵＴがＨになる。選択回路５４の端子Ｓにフィードバック信号が入力されることで、選択回路５４において信号Ａが選択される。時間ｔ２６以降、出力信号ＯＵＴはＨである。

【0083】

図５および図６の例では、第１回路１０および第２回路３０のそれぞれにおいて、ノイズＮの除去に寄与するＤ型フリップフロップ回路の個数は１個である。Ｔｃｋ＜ＴＮ＜２ＴｃｋのノイズＮを除去することができる。しかし、４Ｔｃｋ＜ＴＮ＜５ＴｃｋのノイズＮは伝搬してしまう（図７の例）。図８の例では、第１回路１０および第２回路３０のそれぞれにおいて、ノイズＮの除去に寄与するＤ型フリップフロップ回路の個数は２個である。ノイズＮを除去することができる。

【0084】

本実施形態によれば、第１回路１０は例えば５つのＤ型フリップフロップ回路を有し、入力信号ＩＮが入力される。第２回路３０は例えば５つのＤ型フリップフロップ回路を有し、第１回路１０の出力信号Ｄ１が入力される。ＯＲ回路５０およびＡＮＤ回路５２には、入力信号ＩＮ、信号Ｄ１、および第２回路３０の出力信号Ｄ２が入力される。選択回路５４は、ＯＲ回路５０の出力信号ＡおよびＡＮＤ回路５２の出力信号Ｂのうちいずれかを選択して出力する。選択回路５４の出力信号ＣはＤ型フリップフロップ回路５６に入力される。Ｄ型フリップフロップ回路５６は、出力信号ＯＵＴを出力する。入力信号ＩＮに混入するノイズＮを除去することができる。

【0085】

第１回路１０はフリップフロップアレイ１２を有する。第２回路３０はフリップフロップアレイ３２を有する。入力信号ＩＮに混入するノイズＮを除去することができる。フィルタ回路１００の構成が簡単である。

【0086】

決定回路４６は、フリップフロップアレイ１２および３２のそれぞれにおいてノイズの除去に機能するＤ型フリップフロップ回路の個数を決定する。個数が１個である場合、図５および図６の例のようにＴｃｋ＜ＴＮ＜２ＴｃｋのノイズＮを除去することができる。個数が２個である場合、図８の例のように、４Ｔｃｋ＜ＴＮ＜５Ｔｃｋのノイズを除去することができる。

【0087】

図５に示すように、第１回路１０および第２回路３０はそれぞれ複数のＤ型フリップフロップ回路を有し、個数は例えば５個である。個数は１個でもよいし、４個以下でもよいし、６個以上でもよい。第１回路１０および第２回路３０がそれぞれ、少なくとも１つのＤ型フリップフロップ回路を有する。

【0088】

第１回路１０のＡＮＤ回路１４、１６、１８、２０および２２それぞれに、フリップフロップアレイ１２のＤ型フリップフロップ回路の出力信号が入力される。ＯＲ回路２４に、５個のＡＮＤ回路の出力信号が入力される。第２回路３０のＡＮＤ回路３４、３６、３８、４０および４２それぞれに、フリップフロップアレイ３２のＤ型フリップフロップ回路の出力信号が入力される。ＯＲ回路４４に、５個のＡＮＤ回路の出力信号が入力される。ノイズＮを除去することができる。

【0089】

決定回路４６のスイッチ４７は、端子Ｓ１～Ｓ５のうち１つを選択して電源電圧Ｖｃｃに接続する。端子は第１回路１０のＡＮＤ回路および第２回路３０のＡＮＤ回路に接続されている。端子を選ぶことで、フリップフロップアレイ１２および３２のそれぞれにおいてノイズの除去に機能するＤ型フリップフロップ回路の個数を決定することができる。

【0090】

フィルタ回路１００はロータリーエンコーダ１に設けられる。ロータリーエンコーダ１はモータなどの駆動部品を有するため、ノイズが発生しやすい。フィルタ回路１００によりノイズを除去することができる。

【0091】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0092】

１ ロータリーエンコーダ
２ センサ
３ 処理回路
４、５ 入力端子
６ 出力端子
１０ 第１回路
１１、４１ 回路
１２、３２ フリップフロップアレイ
１２ａ～１２ｅ Ｄ型フリップフロップ回路（第１Ｄ型フリップフロップ回路）
１４、１６、１８、２０、２２ ＡＮＤ回路（第２ＡＮＤ回路）
２４ ＯＲ回路（第２ＯＲ回路）
３０ 第２回路
３２ａ～３２ｅ Ｄ型フリップフロップ回路（第２Ｄ型フリップフロップ回路）
３４、３６、３８、４０、４２ ＡＮＤ回路（第３ＡＮＤ回路）
４４ ＯＲ回路（第３ＯＲ回路）
４６ 決定回路
４７ スイッチ
５０ ＯＲ回路（第１ＯＲ回路）
５２ ＡＮＤ回路（第１ＡＮＤ回路）
５４ 選択回路
５６ Ｄ型フリップフロップ回路
６０ 制御部
１００ フィルタ回路
１０１ モータ
１０２ 軸
１０３ ケーシング
１０４ 回転板
１０５ スリット
１０６ 発光素子
１０７ 受光素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】