ホーム > 特許ランキング > 住友金属鉱山株式会社
知財求人 - 知財ポータルサイト「IP Force」
特開2024-121436ＳｉＣ半導体装置用基板、ＳｉＣ接合基板、ＳｉＣ多結晶基板およびＳｉＣ多結晶基板の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024121436
(43)【公開日】2024-09-06
(54)【発明の名称】ＳｉＣ半導体装置用基板、ＳｉＣ接合基板、ＳｉＣ多結晶基板およびＳｉＣ多結晶基板の製造方法
(51)【国際特許分類】
C30B 29/36 20060101AFI20240830BHJP
C30B 25/20 20060101ALI20240830BHJP
C30B 33/06 20060101ALI20240830BHJP
H01L 29/12 20060101ALI20240830BHJP
H01L 21/336 20060101ALI20240830BHJP
H01L 29/78 20060101ALI20240830BHJP
H01L 21/02 20060101ALI20240830BHJP
【ＦＩ】
C30B29/36 A
C30B25/20
C30B33/06
H01L29/78 652T
H01L29/78 658K
H01L29/78 658G
H01L29/78 652G
H01L29/78 658E
H01L21/02 B
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023028550
(22)【出願日】2023-02-27
(71)【出願人】
【識別番号】000183303
【氏名又は名称】住友金属鉱山株式会社
(74)【代理人】
【識別番号】100134832
【弁理士】
【氏名又は名称】瀧野 文雄
(74)【代理人】
【識別番号】100165308
【弁理士】
【氏名又は名称】津田 俊明
(74)【代理人】
【識別番号】100115048
【弁理士】
【氏名又は名称】福田 康弘
(74)【代理人】
【識別番号】100161001
【弁理士】
【氏名又は名称】渡辺 篤司
(72)【発明者】
【氏名】田原 大祐
(72)【発明者】
【氏名】青木 克冬
【テーマコード（参考）】
4G077
【Ｆターム（参考）】
4G077AA02
4G077AA03
4G077AB10
4G077BE08
4G077DA02
4G077DB05
4G077DB06
4G077EA02
4G077EA05
4G077EA06
4G077ED06
4G077FF06
4G077FG02
4G077FG13
4G077HA06
4G077HA12
4G077TA04
4G077TA07
4G077TB04
4G077TC06
4G077TC08
4G077TK11
(57)【要約】
【課題】 ＳｉＣ多結晶基板とＳｉＣ単結晶基板を接合した構造のＳｉＣ半導体装置用基板において、裏面研削加工後の基板の反り量を１．０ｍｍ以下に抑制することのできるＳｉＣ半導体装置用基板、ＳｉＣ接合基板、ＳｉＣ多結晶基板およびＳｉＣ多結晶基板の製造方法を提供する。
【解決手段】 順に、ＳｉＣ多結晶からなる支持基板と、前記支持基板の表面に接合されたＳｉＣ単結晶基板と、前記ＳｉＣ単結晶基板の表面に形成されたＳｉＣ単結晶エピタキシャル層と、前記ＳｉＣ単結晶エピタキシャル層上に形成された半導体素子の構成要素と、が積層したＳｉＣ半導体装置用基板において、前記支持基板の前記ＳｉＣ単結晶基板と接合していない面が研削面であり、前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ半導体装置用基板。
【選択図】図１
【解決手段】 順に、ＳｉＣ多結晶からなる支持基板と、前記支持基板の表面に接合されたＳｉＣ単結晶基板と、前記ＳｉＣ単結晶基板の表面に形成されたＳｉＣ単結晶エピタキシャル層と、前記ＳｉＣ単結晶エピタキシャル層上に形成された半導体素子の構成要素と、が積層したＳｉＣ半導体装置用基板において、前記支持基板の前記ＳｉＣ単結晶基板と接合していない面が研削面であり、前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ半導体装置用基板。
【選択図】図１
【特許請求の範囲】
【請求項1】
順に、ＳｉＣ多結晶からなる支持基板と、
前記支持基板の表面に接合されたＳｉＣ単結晶基板と、
前記ＳｉＣ単結晶基板の表面に形成されたＳｉＣ単結晶エピタキシャル層と、
前記ＳｉＣ単結晶エピタキシャル層上に形成された半導体素子の構成要素と、が積層したＳｉＣ半導体装置用基板において、
前記支持基板の前記ＳｉＣ単結晶基板と接合していない面が研削面であり、
前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ半導体装置用基板。
前記支持基板の表面に接合されたＳｉＣ単結晶基板と、
前記ＳｉＣ単結晶基板の表面に形成されたＳｉＣ単結晶エピタキシャル層と、
前記ＳｉＣ単結晶エピタキシャル層上に形成された半導体素子の構成要素と、が積層したＳｉＣ半導体装置用基板において、
前記支持基板の前記ＳｉＣ単結晶基板と接合していない面が研削面であり、
前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ半導体装置用基板。
【請求項2】
ＳｉＣ多結晶からなる支持基板と、
前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板において、
前記支持基板の前記ＳｉＣ単結晶基板と接合していない面をバックグラインド処理することにより、前記支持基板の厚みを４０～５０％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ接合基板。
前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板において、
前記支持基板の前記ＳｉＣ単結晶基板と接合していない面をバックグラインド処理することにより、前記支持基板の厚みを４０～５０％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ接合基板。
【請求項3】
ＳｉＣ多結晶からなる支持基板と、
前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板において、
前記支持基板の前記ＳｉＣ単結晶基板と接合していない面をバックグラインド処理することにより、前記支持基板の厚みを４０～４４％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ接合基板。
前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板において、
前記支持基板の前記ＳｉＣ単結晶基板と接合していない面をバックグラインド処理することにより、前記支持基板の厚みを４０～４４％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ接合基板。
【請求項4】
ＳｉＣ多結晶からなる支持基板と、前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板に前記支持基板として用いるＳｉＣ多結晶基板において、
前記支持基板の前記ＳｉＣ単結晶基板と接合しない面をバックグラインド処理することにより、前記支持基板の厚みを４０～５０％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ多結晶基板。
前記支持基板の前記ＳｉＣ単結晶基板と接合しない面をバックグラインド処理することにより、前記支持基板の厚みを４０～５０％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ多結晶基板。
【請求項5】
ＳｉＣ多結晶からなる支持基板と、前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板に前記支持基板として用いるＳｉＣ多結晶基板において、
前記支持基板の前記ＳｉＣ単結晶基板と接合しない面をバックグラインド処理することにより、前記支持基板の厚みを４０～４４％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ多結晶基板。
前記支持基板の前記ＳｉＣ単結晶基板と接合しない面をバックグラインド処理することにより、前記支持基板の厚みを４０～４４％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である、ＳｉＣ多結晶基板。
【請求項6】
ＳｉＣ多結晶からなる支持基板と、前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板に前記支持基板として用いるＳｉＣ多結晶基板の製造方法において、
種基板にＳｉＣ多結晶膜を成膜する成膜工程と、
前記成膜工程後、前記種基板と前記ＳｉＣ多結晶膜を分離する分離工程と、
前記分離工程後、前記ＳｉＣ多結晶膜を１６００℃以上２０００℃未満に保持して熱処理する熱処理工程と、
前記熱処理工程後、前記ＳｉＣ多結晶膜を研削および研磨して前記支持基板に加工する研削・研磨工程と、を含む、ＳｉＣ多結晶基板の製造方法。
種基板にＳｉＣ多結晶膜を成膜する成膜工程と、
前記成膜工程後、前記種基板と前記ＳｉＣ多結晶膜を分離する分離工程と、
前記分離工程後、前記ＳｉＣ多結晶膜を１６００℃以上２０００℃未満に保持して熱処理する熱処理工程と、
前記熱処理工程後、前記ＳｉＣ多結晶膜を研削および研磨して前記支持基板に加工する研削・研磨工程と、を含む、ＳｉＣ多結晶基板の製造方法。
【請求項7】
前記熱処理工程は、前記ＳｉＣ多結晶膜を１７００℃～１８００℃の間に３時間以上保持する工程である、請求項６に記載のＳｉＣ多結晶基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、炭化ケイ素（以下、「ＳｉＣ」とする場合がある）多結晶基板とその製造方法、およびＳｉＣ多結晶基板にＳｉＣ単結晶基板を接合して得られるＳｉＣ接合基板、並びにＳｉＣ接合基板にＳｉＣ単結晶エピタキシャル層と半導体回路を形成したＳｉＣ半導体装置用基板に関する。
【背景技術】
【0002】
ＳｉＣは、２．２～３．３ｅＶの広い禁制帯幅を有するワイドバンドギャップ半導体であり、その優れた物理的、化学的特性から、耐環境性半導体材料として研究開発がなされている。近年、ＳｉＣは、高耐圧・高出力電子デバイスや高周波電子デバイスなどのパワーデバイス、青色から紫外にかけての短波長光デバイス向けの材料として注目されており、研究開発が活発化している。ところが、ＳｉＣは、良質な大口径単結晶の製造が難しく、これまでＳｉＣデバイスの実用化を妨げてきた。
【0003】
この問題点を解決するために、ＳｉＣ単結晶基板を種結晶として用いて昇華再結晶を行う改良型のレーリー法が開発されてきた。この改良レーリー法を用いれば、ＳｉＣ単結晶の結晶多形（４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、１５Ｒ－ＳｉＣ等）や、キャリア型、及び不純物濃度を制御しながらＳｉＣ単結晶を成長できる。この技術により、結晶欠陥密度は大きく減少し、その基板上へショットキーバリアダイオード（ＳＢＤ）や電界効果トランジスタ（ＭＯＳＦＥＴ）の実用化が進められてきた。
【0004】
しかしながら、ＳｉＣ単結晶基板を種結晶とする改良型のレーリー法では、結晶成長速度が遅いこと、およびＳｉＣ単結晶インゴットを主として切断及び研磨からなる工程を経てウエハ状に加工する際の加工費用が高いことに起因して、単結晶ＳｉＣ基板の製造コストは高い。この製造コストの高さも、ＳｉＣデバイスの実用化を妨げてきた要因であり、半導体デバイス用途、とくに高耐圧・高出力電子素子用途のＳｉＣ基板を安価に提供できる技術の開発が強く望まれていた。
【0005】
そこで、デバイス形成層部のみ品質の良い単結晶ＳｉＣを用いて、それを支持基板（デバイス製造工程に耐えうる強度・耐熱性・清浄度を持つ材料：例えば、多結晶ＳｉＣ）に、接合界面における酸化膜の形成を伴わない接合手法にて固定することにより、低コストな支持基板部と高品質な単結晶ＳｉＣを兼ね備えた半導体基板（以下、「ＳｉＣ接合基板」とする場合がある）を製造する技術が提供されている（例えば、特許文献１を参照）。特に、多結晶ＳｉＣを支持基板とするＳｉＣ接合基板は、パワーデバイス応用時に単結晶ＳｉＣの特性を生かしつつ、製造コストの低コスト化が可能という点で、単結晶ＳｉＣ基板を単独で使用する場合に対して優位性がある。単結晶ＳｉＣ基板の普及とともに、より安価に作製できるＳｉＣ接合基板への注目が高まっている。
【0006】
その一方で、単結晶ＳｉＣ基板を用いたデバイスの作製工程における基板の「反り」に関する問題も顕在化してきた。一般に、デバイスの作製工程上、基板の「反り」は非常に重要視されている。何故なら、反りの大きな基板は、デバイスの作製工程での自動搬送のエラー要因や加工テーブルに基板を保持することができない不具合が発生することがあるからである。また、基板の反りが大きいことで、加工テーブルに基板を保持することができたとしても、十分な平坦度を確保できずに、例えば、露光プロセス（リソグラフプロセス）において、基板面内の一部が焦点を外れ、明確なマスク像を形成しなくなるからである。この焦点ずれの現象は、回路が微細であるほどその影響が大きい。また、ダイシング、パッケージ組立工程における歩留まり低下の懸念材料にもなる。これに対し、例えば、特許文献２によれば、基板の表裏をＣＭＰないしダイヤモンドポリッシュにより加工ダメージを除去した表面を有する単結晶ＳｉＣ基板において、ラマン分光法とＸ線法によって得られる歪み、残留応力により説明される基板の反りの小さい単結晶ＳｉＣ基板が提供されている。また、特許文献３によれば、Ｘ線法により測定した残留応力値により説明される反りの小さい多結晶ＳｉＣ成形体が提供されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１５－１５４０１号公報
【特許文献2】特開２０１５－５９０７３号公報
【特許文献3】特開２０２１－５４６６６号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
基板の反りは、通電方向が基板の厚み方向となる縦型パワーデバイスの作製工程における表面回路パターン実装後の薄層化加工、例えば裏面研削（ＢＧ：バックグラインド）加工時にも発生する。この薄層化加工の工程では、元の基板厚みの４０～５０％程度を除去する必要がある。例えば、直径６インチのＳｉＣ単結晶基板では、板厚３５０μｍに対して研削による薄層化加工後の板厚が１７５～２００μｍ程度となるため研削量が多く、一般的に加工能率の高い研削加工が採用されている。接合を行わないＳｉＣ単結晶基板を用いた半導体装置用基板では、基板の反りは、約１ｍｍ以下に抑えられており、上記の反りに起因する問題は生じていない。これに対し、ＳｉＣ多結晶基板とＳｉＣ単結晶基板を接合したＳｉＣ接合基板の場合には、裏面研削後の反りは、１ｍｍを超える状況であり、後工程において搬送エラーや加工テーブルに基板を保持することができない不具合等、反りに起因する問題が生じるおそれがあった。
【0009】
この裏面研削時の反りは、研削加工により基板の裏面に加工ダメージ層が発生し、基板の表裏の加工面の状態の差に起因してトワイマン効果が生じ、基板の大きな反りが発生する。一方、加工ダメージ層を伴わない化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ：ＣＭＰ）では、基板の大きな反りは発生し難いものの、研削加工に比べて研磨速度が１／１００程度と非常に遅く、高コストとなる。そのため、基板の薄層化においては研磨による加工ではなく、裏面研削加工が必須である。
【0010】
よって、コストと製造効率の観点から、薄層化においては裏面研削加工のみを採用することを前提とし、裏面研削加工時に反りにくい基板を提供することができれば、所望の加工状態に仕上げられる研削加工のプロセスウィンドウが広くなり、デバイス製造工程における裏面研削加工設計の最適化が容易になると考えられる。
【0011】
そこで、本発明はこのような問題点に着目してなされたものであり、ＳｉＣ多結晶基板とＳｉＣ単結晶基板を接合した構造のＳｉＣ半導体装置用基板において、裏面研削加工後の基板の反り量を１．０ｍｍ以下に抑制することのできるＳｉＣ半導体装置用基板、ＳｉＣ接合基板、ＳｉＣ多結晶基板およびＳｉＣ多結晶基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0012】
上記の課題を解決するため、本発明のＳｉＣ半導体装置用基板は、順に、ＳｉＣ多結晶からなる支持基板と、前記支持基板の表面に接合されたＳｉＣ単結晶基板と、前記ＳｉＣ単結晶基板の表面に形成されたＳｉＣ単結晶エピタキシャル層と、前記ＳｉＣ単結晶エピタキシャル層上に形成された半導体素子の構成要素と、が積層したＳｉＣ半導体装置用基板において、前記支持基板の前記ＳｉＣ単結晶基板と接合していない面が研削面であり、前記研削面の反り量が１．０ｍｍ以下である。
【0013】
また、上記の課題を解決するため、本発明のＳｉＣ接合基板は、ＳｉＣ多結晶からなる支持基板と、前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板において、前記支持基板の前記ＳｉＣ単結晶基板と接合していない面をバックグラインド処理することにより、前記支持基板の厚みを４０～５０％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である。
【0014】
また、上記の課題を解決するため、本発明のＳｉＣ接合基板は、ＳｉＣ多結晶からなる支持基板と、前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板において、前記支持基板の前記ＳｉＣ単結晶基板と接合していない面をバックグラインド処理することにより、前記支持基板の厚みを４０～４４％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である。
【0015】
また、上記の課題を解決するため、本発明のＳｉＣ多結晶基板は、ＳｉＣ多結晶からなる支持基板と、前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板に前記支持基板として用いるＳｉＣ多結晶基板において、前記支持基板の前記ＳｉＣ単結晶基板と接合しない面をバックグラインド処理することにより、前記支持基板の厚みを４０～５０％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である。
【0016】
また、上記の課題を解決するため、本発明のＳｉＣ多結晶基板は、ＳｉＣ多結晶からなる支持基板と、前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板に前記支持基板として用いるＳｉＣ多結晶基板において、前記支持基板の前記ＳｉＣ単結晶基板と接合しない面をバックグラインド処理することにより、前記支持基板の厚みを４０～４４％研削して研削面を形成した状態において、前記研削面の反り量が１．０ｍｍ以下である。
【0017】
また、上記の課題を解決するため、本発明のＳｉＣ多結晶基板の製造方法は、ＳｉＣ多結晶からなる支持基板と、前記支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板に前記支持基板として用いるＳｉＣ多結晶基板の製造方法において、種基板にＳｉＣ多結晶膜を成膜する成膜工程と、前記成膜工程後、前記種基板と前記ＳｉＣ多結晶膜を分離する分離工程と、前記分離工程後、前記ＳｉＣ多結晶膜を１６００℃以上２０００℃未満に保持して熱処理する熱処理工程と、前記熱処理工程後、前記ＳｉＣ多結晶膜を研削および研磨して前記支持基板に加工する研削・研磨工程と、を含む。
【0018】
前記熱処理工程は、前記ＳｉＣ多結晶膜を１７００℃～１８００℃の間に３時間以上保持する工程であってもよい。
【発明の効果】
【0019】
本発明によれば、ＳｉＣ多結晶基板とＳｉＣ単結晶基板を接合した構造のＳｉＣ半導体装置用基板において、裏面研削加工後の基板の反り量を１．０ｍｍ以下に抑制することのできるＳｉＣ半導体装置用基板、ＳｉＣ接合基板、ＳｉＣ多結晶基板およびＳｉＣ多結晶基板の製造方法を提供することができる。
【図面の簡単な説明】
【0020】
【図1】ＳｉＣ多結晶基板の概略斜視図である。
【図2】ＳｉＣ接合基板の概略斜視図である。
【図3】ＳｉＣ半導体装置用基板の概略断面図である。
【図4】ＳｉＣ半導体装置の一例であるＭＯＳＦＥＴの概略断面図である。
【図5】支持基板及びＳｉＣ接合基板の製造方法の一例を示すフローチャートである。
【図6】ＳｉＣ半導体装置の製造方法の一例を示すフローチャートである。
【発明を実施するための形態】
【0021】
以下、図面を参照しつつ、本発明の実施の形態の一例について、詳細に説明するが、本発明は、この実施の形態に限定されるものではない。
【0022】
［ＳｉＣ多結晶基板］
ＳｉＣ多結晶基板は、ＳｉＣ多結晶からなる支持基板と、支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板に支持基板として用いる。例えば、図１に示すように、ＣＶＤ法により成膜された多結晶のＳｉＣで形成されたＳｉＣ多結晶基板１である。ＳｉＣ多結晶基板１は、厚さが２００μｍ～５００μｍで、大きさが４インチ～８インチ径の円盤状である。例えば厚さが３５０μｍ程度の６インチの円盤状に形成される。なお、ＳｉＣ多結晶基板１の多結晶ＳｉＣは、４Ｈ－ＳｉＣ結晶、６Ｈ－ＳｉＣ結晶および３Ｃ－ＳｉＣ結晶の何れか、あるいはその混合物で構成されている。
ＳｉＣ多結晶基板は、ＳｉＣ多結晶からなる支持基板と、支持基板の表面に接合されたＳｉＣ単結晶基板と、が積層したＳｉＣ接合基板に支持基板として用いる。例えば、図１に示すように、ＣＶＤ法により成膜された多結晶のＳｉＣで形成されたＳｉＣ多結晶基板１である。ＳｉＣ多結晶基板１は、厚さが２００μｍ～５００μｍで、大きさが４インチ～８インチ径の円盤状である。例えば厚さが３５０μｍ程度の６インチの円盤状に形成される。なお、ＳｉＣ多結晶基板１の多結晶ＳｉＣは、４Ｈ－ＳｉＣ結晶、６Ｈ－ＳｉＣ結晶および３Ｃ－ＳｉＣ結晶の何れか、あるいはその混合物で構成されている。
【0023】
ＳｉＣ多結晶基板１は、例えば表面１１がＳｉＣ単結晶基板と接合する面だとすると、表面１１の反対面１２がＳｉＣ単結晶基板と接合しない面であり、ＳｉＣ半導体装置を製造する工程において反対面１２がバックグラインド処理されてＳｉＣ多結晶基板１が薄膜化処理される。なお、反対面１２がＳｉＣ単結晶基板と接合する面であってもよく、この場合は表面１１がＳｉＣ単結晶基板と接合しない面となり、表面１１がバックグラインド処理される。
【0024】
ＳｉＣ多結晶基板１をバックグラインド処理することにより、ＳｉＣ多結晶基板１の厚みを４０～５０％研削して研削面１３を形成した状態において、研削面１３の反り量が１．０ｍｍ以下である。
【0025】
反り量が１．０ｍｍ以下であることにより、後工程において搬送エラーや加工テーブルに基板を保持することができない不具合等、反りに起因する問題の発生を防止することができる。
【0026】
ＳｉＣ多結晶基板１をバックグラインド処理することにより、ＳｉＣ多結晶基板１の厚みを４０～４４％研削して研削面１３を形成した状態において、研削面１３の反り量が１．０ｍｍ以下であることが好ましい。
【0027】
ＳｉＣ多結晶基板１を薄層化加工する工程では、ＳｉＣ多結晶基板１の元の厚みの４０～５０％程度をバックグラインド処理により除去するのであるが、ＳｉＣ多結晶基板１をどの程度薄層化するのかは、ＳｉＣ半導体装置の厚みムラの許容範囲やどの程度高密度に実装する装置であるかによる。
【0028】
ここで、ＳｉＣ多結晶基板１は、グラインダーを用いて５０００番～８０００番の砥石により研削することができる。そして、研削後の研削面は、表面粗さＲａが１ｎｍ～５ｎｍとなる。
【0029】
研削面１３の反り量は、３次元測定器等の形状測定機を用いて測定することができる。
【0030】
［ＳｉＣ接合基板］
ＳｉＣ接合基板３は、図２に示すように、ＳｉＣ多結晶基板１と、ＳｉＣ多結晶基板１の表面に接合されたＳｉＣ単結晶基板２を備える。ＳｉＣ単結晶基板２は、単結晶のＳｉＣで、直径の大きさは、ＳｉＣ多結晶基板１と同一で４インチ～８インチ径であり、厚さは、特に限定はないが、例えば厚さが０．５μｍ～２．０μｍ程度であってもよい。ＳｉＣ接合基板３は、半導体素子の構成要素を形成する部分を品質の良いＳｉＣ単結晶基板２を用いて、それを支持基板であるＳｉＣ多結晶基板１に接合することで、低コストな支持基板部と高品質な単結晶ＳｉＣを兼ね備えた基板となる。
ＳｉＣ接合基板３は、図２に示すように、ＳｉＣ多結晶基板１と、ＳｉＣ多結晶基板１の表面に接合されたＳｉＣ単結晶基板２を備える。ＳｉＣ単結晶基板２は、単結晶のＳｉＣで、直径の大きさは、ＳｉＣ多結晶基板１と同一で４インチ～８インチ径であり、厚さは、特に限定はないが、例えば厚さが０．５μｍ～２．０μｍ程度であってもよい。ＳｉＣ接合基板３は、半導体素子の構成要素を形成する部分を品質の良いＳｉＣ単結晶基板２を用いて、それを支持基板であるＳｉＣ多結晶基板１に接合することで、低コストな支持基板部と高品質な単結晶ＳｉＣを兼ね備えた基板となる。
【0031】
ＳｉＣ多結晶基板１のＳｉＣ単結晶基板２と接合していない面である裏面１４は、ＳｉＣ半導体装置を製造する工程においてバックグラインド処理されてＳｉＣ多結晶基板１が薄膜化処理される。ＳｉＣ多結晶基板１をバックグラインド処理することにより、ＳｉＣ多結晶基板１の厚みを４０～５０％研削して研削面１５を形成した状態において、研削面１５の反り量が１．０ｍｍ以下である。なお、反対面１２は裏面１４と対応し、研削面１３は研削面１５と対応する面である。
【0032】
ＳｉＣ多結晶基板１をバックグラインド処理することにより、ＳｉＣ多結晶基板１の厚みを４０～４４％研削して研削面１５を形成した状態において、研削面１５の反り量が１．０ｍｍ以下であることが好ましい。
【0033】
反り量が１．０ｍｍ以下であることにより、後工程において搬送エラーや加工テーブルに基板を保持することができない不具合等、反りに起因する問題の発生を防止することができる。
【0034】
［ＳｉＣ半導体装置用基板］
ＳｉＣ半導体装置用基板６は、図３に示すように、順に、ＳｉＣ多結晶基板１と、ＳｉＣ多結晶基板１の表面に接合されたＳｉＣ単結晶基板２と、ＳｉＣ単結晶基板２の表面に形成されたＳｉＣ単結晶エピタキシャル層４と、ＳｉＣ単結晶エピタキシャル層４上に形成された半導体素子の構成要素５と、が積層した基板である。ここで、半導体素子の構成要素５は、特に限定はないが、例えば、ソース電極５１と、ゲート電極５２と、ゲート絶縁膜５３と、Ｎ+ソース５４と、Ｐウェル５５からなる。なお、半導体装置用基板は、個別に分割される前の状態の基板である。
ＳｉＣ半導体装置用基板６は、図３に示すように、順に、ＳｉＣ多結晶基板１と、ＳｉＣ多結晶基板１の表面に接合されたＳｉＣ単結晶基板２と、ＳｉＣ単結晶基板２の表面に形成されたＳｉＣ単結晶エピタキシャル層４と、ＳｉＣ単結晶エピタキシャル層４上に形成された半導体素子の構成要素５と、が積層した基板である。ここで、半導体素子の構成要素５は、特に限定はないが、例えば、ソース電極５１と、ゲート電極５２と、ゲート絶縁膜５３と、Ｎ+ソース５４と、Ｐウェル５５からなる。なお、半導体装置用基板は、個別に分割される前の状態の基板である。
【0035】
ＳｉＣ多結晶基板１のＳｉＣ単結晶基板２と接合していない面である研削面１６は、ＳｉＣ半導体装置を製造する工程においてバックグラインド処理されてＳｉＣ多結晶基板１が薄膜化処理される。ＳｉＣ多結晶基板１をバックグラインド処理することにより、ＳｉＣ多結晶基板１を厚みが薄くなるように４０％～５０％研削して研削面１６を形成し、研削面１６の反り量が１．０ｍｍ以下である。なお、研削面１６は研削面１３、研削面１５と対応する面である。
【0036】
反り量が１．０ｍｍ以下であることにより、後工程において搬送エラーや加工テーブルに基板を保持することができない不具合等、反りに起因する問題の発生を防止することができる。
【0037】
［ＳｉＣ半導体装置］
本実施形態のＳｉＣ半導体装置７は、前記ＳｉＣ半導体装置用基板を個別に分割したものである。なお、図４に示すように通電方向が基板の厚み方向となる縦型パワーデバイス用の半導体装置は、ＳｉＣ半導体装置用基板６の研削面１６に裏面電極としてドレイン電極８が形成された構造を有する。
本実施形態のＳｉＣ半導体装置７は、前記ＳｉＣ半導体装置用基板を個別に分割したものである。なお、図４に示すように通電方向が基板の厚み方向となる縦型パワーデバイス用の半導体装置は、ＳｉＣ半導体装置用基板６の研削面１６に裏面電極としてドレイン電極８が形成された構造を有する。
【0038】
［ＳｉＣ多結晶基板の製造方法］
次に、ＳｉＣ多結晶基板の製造方法について説明する。本製造方法は、支持基板であるＳｉＣ多結晶基板１と、ＳｉＣ多結晶基板１の表面に接合されたＳｉＣ単結晶基板２と、が積層したＳｉＣ接合基板３において、支持基板として用いるＳｉＣ多結晶基板１の製造方法であり、以下に説明する成膜工程と、分離工程と、熱処理工程と、研削・研磨工程と、を含む。図５は、支持基板となるＳｉＣ多結晶基板１およびＳｉＣ接合基板３の製造方法の一例のフローチャートであり、ステップＳ１０～Ｓ８０の工程を示している。
次に、ＳｉＣ多結晶基板の製造方法について説明する。本製造方法は、支持基板であるＳｉＣ多結晶基板１と、ＳｉＣ多結晶基板１の表面に接合されたＳｉＣ単結晶基板２と、が積層したＳｉＣ接合基板３において、支持基板として用いるＳｉＣ多結晶基板１の製造方法であり、以下に説明する成膜工程と、分離工程と、熱処理工程と、研削・研磨工程と、を含む。図５は、支持基板となるＳｉＣ多結晶基板１およびＳｉＣ接合基板３の製造方法の一例のフローチャートであり、ステップＳ１０～Ｓ８０の工程を示している。
【0039】
〈ステップＳ１０（成膜工程）〉
ＳｉＣ多結晶基板１の製造方法では、ステップＳ１０にて、種基板にＳｉＣ多結晶膜を成膜する。カーボンやシリコン等で形成された種基板を下地基材とし、下地基材上にＣＶＤ法等によってＳｉＣ多結晶を成膜させる。
ＳｉＣ多結晶基板１の製造方法では、ステップＳ１０にて、種基板にＳｉＣ多結晶膜を成膜する。カーボンやシリコン等で形成された種基板を下地基材とし、下地基材上にＣＶＤ法等によってＳｉＣ多結晶を成膜させる。
【0040】
〈ステップＳ２０（分離工程）〉
次にステップＳ２０にて、種基板と前記ＳｉＣ多結晶膜を分離する。例えば、ＳｉＣ多結晶膜を成膜した下地基材を燃焼または酸により溶解させて除去することができる。
次にステップＳ２０にて、種基板と前記ＳｉＣ多結晶膜を分離する。例えば、ＳｉＣ多結晶膜を成膜した下地基材を燃焼または酸により溶解させて除去することができる。
【0041】
〈ステップＳ３０（熱処理工程）〉
本発明では、後述するバックグラインド処理（ステップＳ１１０）によりＳｉＣ多結晶基板１を薄層化することで発生するＳｉＣ半導体装置用基板６の反りを抑制することが課題であり、そのために熱処理工程を行う。
本発明では、後述するバックグラインド処理（ステップＳ１１０）によりＳｉＣ多結晶基板１を薄層化することで発生するＳｉＣ半導体装置用基板６の反りを抑制することが課題であり、そのために熱処理工程を行う。
【0042】
熱処理工程は、ステップＳ２０の分離工程後、バックグラインド処理（ステップＳ１１０）前に行う。ＳｉＣ多結晶基板１への熱処理は、例えばＳｉＣ多結晶基板の製造工程、ＳｉＣ接合基板３の製造工程、または、ＳｉＣ半導体装置用基板６の製造工程においてバックグラインド処理前であれば可能である。しかしながら、後述するようにＳｉＣ多結晶膜の熱処理温度が１７００℃を超える場合、ＳｉＣ多結晶基板の表面のＳｉＣの昇華・再結晶化が始まり表面が変質する。このため熱処理は、ＳｉＣ多結晶基板の製造工程で行うことが好ましく、特に、ＳｉＣ多結晶基板の研削工程（ステップＳ４０）前に行うことで、熱処理で発生した表面の変質等の不具合を研削工程（ステップＳ４０）で排除することが可能となる。かつ、熱処理工程により裏面研削後の反りを小さくすることができる。
【0043】
ステップＳ３０では、分離工程後のＳｉＣ多結晶膜を１６００℃以上２０００℃未満に保持して熱処理する。本工程は、ＳｉＣ多結晶膜を１７００℃～１８００℃の間に３時間以上保持する工程であってもよい。
【0044】
ＳｉＣ多結晶膜の熱処理温度が高くなるほど、バックグラインド処理後の基板の反りは小さくなる傾向である。熱処理によりＳｉＣ多結晶基板成膜時の内部応力が緩和されて基板の反りを低減することができる。熱処理温度が１６００℃未満では、バックグラインド処理後の基板の反りの改善効果が小さい。熱処理温度が１７００℃以上ではＳｉＣ多結晶膜の表層からのＳｉＣの昇華・再結晶化が始まり、１８００℃を超えるとＳｉＣの昇華・再結晶化が過剰に進行しやすい。また、熱処理温度が２０００℃を超えるとＳｉＣ多結晶膜の表層に数μｍ～数十μｍのクレーター状の気孔やくぼみが形成される場合があり、裏面電極の形成に不具合が生じるおそれがあるため、好ましくない。好ましくは、１７００℃以上、１８００℃以下に多結晶膜を保持して熱処理することである。
【0045】
ＳｉＣ多結晶膜を１６００℃以上２０００℃未満に保持する保持時間は、３時間以上であることが好ましい。保持時間が３時間未満では、裏面研磨後の基板の反りの改善効果が小さい場合がある。また、保持時間の上限は特に限定はないが、３０時間以下好ましい。保持時間が３０時間を超える場合では、それ以上に効果が増大することは無く、保持時間が長くなることによる製造コスト上のデメリットが大きくなるからである。好ましくは２０時間以上、３０時間以内の保持時間とすることである。
【0046】
熱処理中のＳｉＣ多結晶膜の雰囲気は、酸化等の余計な反応が生じないよう、アルゴン（Ａｒ）や窒素（Ｎ）等の不活性ガス、真空の少なくとも何れか１つの雰囲気とすることが好ましい。例えば熱処理に用いる熱処理炉内は、不活性ガスをフローさせた状態であることが望ましく、炉内に十分に不活性ガスが満たされる状態であればその流量に限定されない。加熱処理は、雰囲気制御加熱炉等を用いて実行してもよい。
【0047】
また、ＳｉＣ多結晶膜は任意のカーボン製の支持台等に直接置いても構わないし、ラック状のウェハキャリアに充填してもよく、その形態に限定されない。ＳｉＣ多結晶膜を炉内に複数枚積層しても構わないが、ＳｉＣ多結晶膜の間にセパレーターとしてシート状のカーボン部材を介しておくと、特に加熱温度が１７００℃以上の場合、ＳｉＣ多結晶膜の表面の昇華・再結晶化したＳｉＣを介した多結晶ＳｉＣ基板どうしの接着を抑制できる。
【0048】
〈ステップＳ４０（研削工程）、Ｓ５０（研磨工程）〉
ステップ４０では、研削によりＳｉＣ多結晶膜の厚みを所定の厚みになるように研削加工する。そして、ステップ５０では、研磨によりＳｉＣ多結晶膜の表面を研磨する。これらの研削・研磨工程を経て、ＳｉＣ単結晶基板と接合する準備ができたＳｉＣ多結晶基板が、支持基板として用いることのできる本発明のＳｉＣ多結晶基板１である。
ステップ４０では、研削によりＳｉＣ多結晶膜の厚みを所定の厚みになるように研削加工する。そして、ステップ５０では、研磨によりＳｉＣ多結晶膜の表面を研磨する。これらの研削・研磨工程を経て、ＳｉＣ単結晶基板と接合する準備ができたＳｉＣ多結晶基板が、支持基板として用いることのできる本発明のＳｉＣ多結晶基板１である。
【0049】
［ＳｉＣ接合基板の製造方法］
〈ステップＳ６０～Ｓ８０〉
ステップＳ６０～Ｓ８０は、ＳｉＣ接合基板の製造方法である。ステップＳ６０では、上述したＳｉＣ多結晶基板１と、別途用意したＳｉＣ単結晶基板２を接合する（接合工程）。なお、単結晶ＳｉＣ基板２は、特許文献１に記載がある様に水素原子のアブレーションによる剥離技術（スマートカット（登録商標）とも呼ばれる）を用い、厚板のＳｉＣ単結晶基板を支持基板と接合し（ステップ６０）、その後分離して支持基板状に薄板状のＳｉＣ単結晶基板を製作する（ステップ７０）方法を用いてもよい。その後、ステップＳ８０においてＳｉＣ単結晶基板の表面を研磨する研磨工程を経て得られるのが、ＳｉＣ多結晶基板１、ＳｉＣ単結晶基板２を備えるＳｉＣ接合基板３である。
〈ステップＳ６０～Ｓ８０〉
ステップＳ６０～Ｓ８０は、ＳｉＣ接合基板の製造方法である。ステップＳ６０では、上述したＳｉＣ多結晶基板１と、別途用意したＳｉＣ単結晶基板２を接合する（接合工程）。なお、単結晶ＳｉＣ基板２は、特許文献１に記載がある様に水素原子のアブレーションによる剥離技術（スマートカット（登録商標）とも呼ばれる）を用い、厚板のＳｉＣ単結晶基板を支持基板と接合し（ステップ６０）、その後分離して支持基板状に薄板状のＳｉＣ単結晶基板を製作する（ステップ７０）方法を用いてもよい。その後、ステップＳ８０においてＳｉＣ単結晶基板の表面を研磨する研磨工程を経て得られるのが、ＳｉＣ多結晶基板１、ＳｉＣ単結晶基板２を備えるＳｉＣ接合基板３である。
【0050】
なお、接合されるＳｉＣ単結晶基板は、改良型のレーリー法で作製されたＳｉＣ単結晶でもよいし、ＣＶＤ法を用いて成膜したＳｉＣ単結晶でもよい。
【0051】
［ＳｉＣ半導体装置の製造方法］
次に、ＳｉＣ半導体装置の製造方法について説明する。図６はＳｉＣ半導体装置７の製造方法の一例を示すフローチャートであり、ステップＳ９０～Ｓ１４０の工程を示している。ステップＳ９０では、ＳｉＣ単結晶基板２の表面にＳｉＣ単結晶エピタキシャル層４をエピタキシャル成長し、ステップＳ１００では、ＳｉＣ単結晶エピタキシャル層４の表面に半導体素子の構成要素５等の回路パターンを形成し、そして回路パターンを樹脂等で保護するための表面保護層を形成する。その後、ステップＳ１１０にて回路パターンを形成した面とは反対の裏面側を研削加工し、ＳｉＣ多結晶基板１を薄層化して研削面１６を形成する（バックグラインド処理）。ステップＳ１１０の工程までを終えた状態の基板が、図３に示すＳｉＣ半導体装置用基板６である。ステップＳ１１０の工程後、ステップＳ１２０にてＳｉＣ半導体装置用基板６の研削面１６に裏面電極としてドレイン電極８を形成し、ＳｉＣ半導体装置７となる。
なお、裏面電極を形成する前に、研削面１６に対して研磨加工等の表面加工を行ってもよい。
次に、ＳｉＣ半導体装置の製造方法について説明する。図６はＳｉＣ半導体装置７の製造方法の一例を示すフローチャートであり、ステップＳ９０～Ｓ１４０の工程を示している。ステップＳ９０では、ＳｉＣ単結晶基板２の表面にＳｉＣ単結晶エピタキシャル層４をエピタキシャル成長し、ステップＳ１００では、ＳｉＣ単結晶エピタキシャル層４の表面に半導体素子の構成要素５等の回路パターンを形成し、そして回路パターンを樹脂等で保護するための表面保護層を形成する。その後、ステップＳ１１０にて回路パターンを形成した面とは反対の裏面側を研削加工し、ＳｉＣ多結晶基板１を薄層化して研削面１６を形成する（バックグラインド処理）。ステップＳ１１０の工程までを終えた状態の基板が、図３に示すＳｉＣ半導体装置用基板６である。ステップＳ１１０の工程後、ステップＳ１２０にてＳｉＣ半導体装置用基板６の研削面１６に裏面電極としてドレイン電極８を形成し、ＳｉＣ半導体装置７となる。
なお、裏面電極を形成する前に、研削面１６に対して研磨加工等の表面加工を行ってもよい。
【0052】
その後、ステップＳ１３０にてＳｉＣ半導体装置７の回路パターンを保護している表面保護層を除去し、ステップＳ１４０にて回転するダイヤモンドブレード等を用いてＳｉＣ半導体装置７を切断してダイを形成するダイシングを行う。
【0053】
ＳｉＣ多結晶基板１の製造から半導体製造までの工程の流れは、ステップＳ１０～Ｓ１４０のとおりであるが、コンタクトホールの形成やプローブ検査等、適宜既存の検査工程や処理工程を更に行っても良い。
【0054】
ＳｉＣ半導体装置７の製造過程においては、ＳｉＣ単結晶エピタキシャル層４に半導体素子の構成要素５が形成された後、バックグラインド処理により裏面研削が行われる。特に、ＳｉＣ半導体装置７は、通電方向が基板の厚み方向となる縦型パワーデバイスに用いられることが多く、縦型パワーデバイスの作製工程における表面回路パターン実装後のバックグラインド処理による薄層化加工工程を実施する。この工程では、ＳｉＣ多結晶基板１の元の厚みの４０～５０％程度を除去する必要がある。例えば、直径６インチのＳｉＣ多結晶基板では、基板の厚みが３５０μｍである場合に１７５～２００μｍ程度の厚みを研削により除去することとなるため、ＳｉＣ多結晶の研削量が多く、一般的に研磨よりも薄層加工能率の高い研削加工が採用されている。例えば、ＳｉＣ多結晶基板との接合を行わないＳｉＣ単結晶基板を用いたＳｉＣ半導体装置用基板では、バックグラインド処理によるＳｉＣ単結晶基板の薄層化後の基板の反りは、約１ｍｍ以下に抑えることができる。この範囲内に抑えることで、後工程で支障なく基板の処理をすることが可能となる。これに対し、ＳｉＣ多結晶基板１とＳｉＣ単結晶基板２を接合したＳｉＣ接合基板３を使用し、バックグラインド処理によるＳｉＣ多結晶基板１の薄層化処理を行った後の基板の反りは、熱処理工程を行わない従来の技術では、１．０ｍｍを超える状況であった。
【0055】
本発明であれば、分離工程と研削工程との間に熱処理工程を行うことにより、基板の反りを１．０ｍｍ以下に抑えることができる。
【実施例0056】
以下に、本発明の実施例を示してさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。
【0057】
［実施例１］
〈ＳｉＣ多結晶基板１の作製〉
カーボン製の円盤状に形成された種基板を下地基材とし、下地基材の表面に、化学気相成長法（ＣＶＤ： Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、２ｍｍの厚さのＳｉＣ多結晶膜を成膜した（ステップＳ１０）。原料ガスとしては、メチルクロロシラン、キャリアガスとして水素及び窒素ガスを使用した。この化学気相成長法における成長温度は１４００℃とした。その後、燃焼法により１０００°Ｃの大気雰囲気で下地基板を加熱して除去し、円盤状のＳｉＣ多結晶膜を作製した（ステップＳ２０）。このＳｉＣ多結晶膜を、雰囲気制御加熱炉を用いて熱処理した（ステップＳ３０）。加熱温度は１７００℃、加熱温度の保持時間を２４時間とし、炉内雰囲気はアルゴンガス雰囲気とした。その後、ＳｉＣ多結晶膜の表面を研削・研磨して平坦化し（ステップＳ４０、Ｓ５０）、直径６インチ（約１５０ｍｍ）、厚さが３５０μｍのＳｉＣ多結晶基板１を得た。
〈ＳｉＣ多結晶基板１の作製〉
カーボン製の円盤状に形成された種基板を下地基材とし、下地基材の表面に、化学気相成長法（ＣＶＤ： Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、２ｍｍの厚さのＳｉＣ多結晶膜を成膜した（ステップＳ１０）。原料ガスとしては、メチルクロロシラン、キャリアガスとして水素及び窒素ガスを使用した。この化学気相成長法における成長温度は１４００℃とした。その後、燃焼法により１０００°Ｃの大気雰囲気で下地基板を加熱して除去し、円盤状のＳｉＣ多結晶膜を作製した（ステップＳ２０）。このＳｉＣ多結晶膜を、雰囲気制御加熱炉を用いて熱処理した（ステップＳ３０）。加熱温度は１７００℃、加熱温度の保持時間を２４時間とし、炉内雰囲気はアルゴンガス雰囲気とした。その後、ＳｉＣ多結晶膜の表面を研削・研磨して平坦化し（ステップＳ４０、Ｓ５０）、直径６インチ（約１５０ｍｍ）、厚さが３５０μｍのＳｉＣ多結晶基板１を得た。
【0058】
〈ＳｉＣ接合基板３の作製〉
製造したＳｉＣ多結晶基板１を使用してＳｉＣ接合基板３を作製した。ＳｉＣ多結晶基板１と接合するＳｉＣ単結晶基板として、改良型のレーリー法で作製した厚さが３５０μｍ、直径６インチ（約１５０ｍｍ）の、主面方位が＜０００１＞である４Ｈポリタイプの円盤状の基板を用いた。なお、ＳｉＣ接合基板３の製造においては、特許文献１に記載がある水素原子のアブレーションによる剥離技術（スマートカット（登録商標）とも呼ばれる）を用いた。
製造したＳｉＣ多結晶基板１を使用してＳｉＣ接合基板３を作製した。ＳｉＣ多結晶基板１と接合するＳｉＣ単結晶基板として、改良型のレーリー法で作製した厚さが３５０μｍ、直径６インチ（約１５０ｍｍ）の、主面方位が＜０００１＞である４Ｈポリタイプの円盤状の基板を用いた。なお、ＳｉＣ接合基板３の製造においては、特許文献１に記載がある水素原子のアブレーションによる剥離技術（スマートカット（登録商標）とも呼ばれる）を用いた。
【0059】
（ステップＳ６０）
ＳｉＣ単結晶基板のＳｉＣ多結晶基板１と接合する接合対象面に対して水素イオンを注入し、接合対象面から深さ１．０μｍの位置に、水素イオン注入層を形成した。ＳｉＣ単結晶基板とＳｉＣ多結晶基板１を静電チャックにより吸引し、チャンバー内にセットした。次に、静電チャックを移動させて、常温接合工程で両基板が正しい位置関係で接触できるように、ＳｉＣ単結晶基板とＳｉＣ多結晶基板１との相対位置の位置合わせを行った。次に、チャンバー内を２×１０－６Ｐａの真空状態にした。次に、ＳｉＣ単結晶基板の接合対象面の全面およびＳｉＣ多結晶基板１の接合対象面の全面にＦＡＢガンを用いて、アルゴンの中性原子ビームを均一に照射し、両方の接合対象面の酸化膜や吸着層を除去して結合手を表出させ、活性状態とした。次に、常温において真空状態を維持したままで、チャンバー内で静電チャックを移動させることにより、ＳｉＣ単結晶基板の接合対象面とＳｉＣ多結晶基板１の接合対象面を、チャンバー内において真空状態で接触させて共有結合によって直接接合し、接合基板を得た。
ＳｉＣ単結晶基板のＳｉＣ多結晶基板１と接合する接合対象面に対して水素イオンを注入し、接合対象面から深さ１．０μｍの位置に、水素イオン注入層を形成した。ＳｉＣ単結晶基板とＳｉＣ多結晶基板１を静電チャックにより吸引し、チャンバー内にセットした。次に、静電チャックを移動させて、常温接合工程で両基板が正しい位置関係で接触できるように、ＳｉＣ単結晶基板とＳｉＣ多結晶基板１との相対位置の位置合わせを行った。次に、チャンバー内を２×１０－６Ｐａの真空状態にした。次に、ＳｉＣ単結晶基板の接合対象面の全面およびＳｉＣ多結晶基板１の接合対象面の全面にＦＡＢガンを用いて、アルゴンの中性原子ビームを均一に照射し、両方の接合対象面の酸化膜や吸着層を除去して結合手を表出させ、活性状態とした。次に、常温において真空状態を維持したままで、チャンバー内で静電チャックを移動させることにより、ＳｉＣ単結晶基板の接合対象面とＳｉＣ多結晶基板１の接合対象面を、チャンバー内において真空状態で接触させて共有結合によって直接接合し、接合基板を得た。
【0060】
（ステップＳ７０）
次に、ファーネス炉を用いて、アルゴンガスを充満させた不活性雰囲気下において接合基板を１０００℃に加熱して水素イオン注入層に微小気泡層を形成し、ＳｉＣ単結晶基板２を微小気泡層で分離して、１．０μｍの厚さの薄板状のＳｉＣ単結晶基板２をＳｉＣ多結晶基板１に転写した。
次に、ファーネス炉を用いて、アルゴンガスを充満させた不活性雰囲気下において接合基板を１０００℃に加熱して水素イオン注入層に微小気泡層を形成し、ＳｉＣ単結晶基板２を微小気泡層で分離して、１．０μｍの厚さの薄板状のＳｉＣ単結晶基板２をＳｉＣ多結晶基板１に転写した。
【0061】
（ステップＳ８０）
ステップＳ７０によって露出したＳｉＣ単結晶基板２の表面を、ＣＭＰ研磨にて平滑となるように加工した。これにより、ＳｉＣ接合基板３を得た。
ステップＳ７０によって露出したＳｉＣ単結晶基板２の表面を、ＣＭＰ研磨にて平滑となるように加工した。これにより、ＳｉＣ接合基板３を得た。
【0062】
〈ＳｉＣ半導体装置用基板６の作製〉
次に、ＳｉＣ半導体装置用基板６を作製した。上記の方法で製造したＳｉＣ接合基板３を使用し、ＳｉＣ単結晶基板２の表面に化学気相成長法を用いて、ＳｉＣ単結晶エピタキシャル層４を厚さ２０μｍ成膜した（ステップＳ９０）。その後、ＳｉＣ単結晶エピタキシャル層４の表面に半導体素子の構成要素５として回路パターンを形成し、樹脂等で保護した（ステップＳ１００）。その後、ＳｉＣ多結晶基板１の露出面側を研削加工する裏面研削を行い、研削面１６を形成した（ステップＳ１１０）。裏面研削は、ＤＩＳＣＯ製グラインダーを用いて、ＳｉＣ多結晶基板１の裏面を研削加工した。研削に用いた砥石として、直径２００ｍｍの７０００番の砥石を使用した。
次に、ＳｉＣ半導体装置用基板６を作製した。上記の方法で製造したＳｉＣ接合基板３を使用し、ＳｉＣ単結晶基板２の表面に化学気相成長法を用いて、ＳｉＣ単結晶エピタキシャル層４を厚さ２０μｍ成膜した（ステップＳ９０）。その後、ＳｉＣ単結晶エピタキシャル層４の表面に半導体素子の構成要素５として回路パターンを形成し、樹脂等で保護した（ステップＳ１００）。その後、ＳｉＣ多結晶基板１の露出面側を研削加工する裏面研削を行い、研削面１６を形成した（ステップＳ１１０）。裏面研削は、ＤＩＳＣＯ製グラインダーを用いて、ＳｉＣ多結晶基板１の裏面を研削加工した。研削に用いた砥石として、直径２００ｍｍの７０００番の砥石を使用した。
【0063】
〈研削面１６の反りの測定〉
ＳｉＣ半導体装置用基板６の反りの測定は、コムス株式会社製３次元測定器 ＥＭＳ－３Ｄ ３００ＸＹを用いて行った。まず、非全面吸着面にてＳｉＣ半導体装置用基板６の研削面１６を吸着し、ＳｉＣ半導体装置用基板６の半導体素子の構成要素５が上向きとなるように保持した状態で研削面１６内の高低差データを取得し、次に、反りを基準平面との最大距離と最小距離の和として算出した。なお、ステップＳ１１０によって研削する前の状態、ステップＳ１１０におけるＳｉＣ多結晶基板１の裏面研削量が１５０μｍ（ＳｉＣ多結晶基板１の板厚の４３％）の状態、および１７５μｍ（ＳｉＣ多結晶基板１の板厚の５０％）の状態における反りを測定した。測定結果を表１に示す。
ＳｉＣ半導体装置用基板６の反りの測定は、コムス株式会社製３次元測定器 ＥＭＳ－３Ｄ ３００ＸＹを用いて行った。まず、非全面吸着面にてＳｉＣ半導体装置用基板６の研削面１６を吸着し、ＳｉＣ半導体装置用基板６の半導体素子の構成要素５が上向きとなるように保持した状態で研削面１６内の高低差データを取得し、次に、反りを基準平面との最大距離と最小距離の和として算出した。なお、ステップＳ１１０によって研削する前の状態、ステップＳ１１０におけるＳｉＣ多結晶基板１の裏面研削量が１５０μｍ（ＳｉＣ多結晶基板１の板厚の４３％）の状態、および１７５μｍ（ＳｉＣ多結晶基板１の板厚の５０％）の状態における反りを測定した。測定結果を表１に示す。
【0064】
なお、非全面吸着面とは、基板の元の形状を変えないように、反りを測定する対象となる測定対象面の３点または１点を吸着・保持することのできる吸着面であり、測定対象面の全面を吸着しないことから、非全面吸着面を用いることで、反りの測定が可能となる。
【0065】
［実施例３］
実施例３では、実施例１で作製したＳｉＣ多結晶基板１の反りを評価した。まず、裏面研削評価として、実施例１のステップＳ１１０と同じ条件でＳｉＣ多結晶基板１にバックグラインド処理を実施した。また、バックグラインド処理前のＳｉＣ多結晶基板１の状態の反対面１２、ＳｉＣ多結晶基板１の裏面研削量が１５０μｍ（ＳｉＣ多結晶基板１の板厚の４３％）の状態、および１７５μｍ（ＳｉＣ多結晶基板１の板厚の５０％）の状態における研削面１３の反りを、非全面吸着面にて反対面１２および研削面１３を吸着・保持して測定した。測定結果を表１に示す。
実施例３では、実施例１で作製したＳｉＣ多結晶基板１の反りを評価した。まず、裏面研削評価として、実施例１のステップＳ１１０と同じ条件でＳｉＣ多結晶基板１にバックグラインド処理を実施した。また、バックグラインド処理前のＳｉＣ多結晶基板１の状態の反対面１２、ＳｉＣ多結晶基板１の裏面研削量が１５０μｍ（ＳｉＣ多結晶基板１の板厚の４３％）の状態、および１７５μｍ（ＳｉＣ多結晶基板１の板厚の５０％）の状態における研削面１３の反りを、非全面吸着面にて反対面１２および研削面１３を吸着・保持して測定した。測定結果を表１に示す。
【0066】
［実施例２］、［実施例４］、［実施例５］
実施例２、実施例４、実施例５は、熱処理工程における熱処理温度をそれぞれ１６００℃、１８００℃、１９００℃と変更した他は、実施例１におけるＳｉＣ多結晶基板１の作製条件と同じ条件で作成したＳｉＣ多結晶基板１の反りを評価した。実施例３と同様に、バックグラインド処理を実施し、非全面吸着面にて反対面１２および研削面１３を吸着・保持して反対面１２および研削面１３の反りを測定した。測定結果を表１に示す。
実施例２、実施例４、実施例５は、熱処理工程における熱処理温度をそれぞれ１６００℃、１８００℃、１９００℃と変更した他は、実施例１におけるＳｉＣ多結晶基板１の作製条件と同じ条件で作成したＳｉＣ多結晶基板１の反りを評価した。実施例３と同様に、バックグラインド処理を実施し、非全面吸着面にて反対面１２および研削面１３を吸着・保持して反対面１２および研削面１３の反りを測定した。測定結果を表１に示す。
【0067】
［実施例６］
実施例６は、熱処理工程における熱処理温度は１６５０℃、熱処理温度の保持時間を３時間に変更した他は、実施例１におけるＳｉＣ多結晶基板１の作製条件と同じ条件でＳｉＣ多結晶基板１を作成し、さらにこのＳｉＣ多結晶基板１を用いて、実施例１におけるＳｉＣ接合基板３の作製条件と同じ条件でＳｉＣ接合基板３を作成し、作成したＳｉＣ接合基板３の反りを測定した。実施例１のステップＳ１１０と同じ条件でＳｉＣ接合基板３にバックグラインド処理を実施した。また、バックグラインド処理前のＳｉＣ接合基板３の状態の裏面１４、ＳｉＣ接合基板３の裏面研削量が１５０μｍ（ＳｉＣ多結晶基板１の板厚の４３％）の状態、および１７５μｍ（ＳｉＣ多結晶基板１の板厚の５０％）の状態における研削面１５の反りを測定した。反りの測定は、非全面吸着面にて裏面１４および研削面１５を吸着・保持して行った。測定結果を表１に示す。
実施例６は、熱処理工程における熱処理温度は１６５０℃、熱処理温度の保持時間を３時間に変更した他は、実施例１におけるＳｉＣ多結晶基板１の作製条件と同じ条件でＳｉＣ多結晶基板１を作成し、さらにこのＳｉＣ多結晶基板１を用いて、実施例１におけるＳｉＣ接合基板３の作製条件と同じ条件でＳｉＣ接合基板３を作成し、作成したＳｉＣ接合基板３の反りを測定した。実施例１のステップＳ１１０と同じ条件でＳｉＣ接合基板３にバックグラインド処理を実施した。また、バックグラインド処理前のＳｉＣ接合基板３の状態の裏面１４、ＳｉＣ接合基板３の裏面研削量が１５０μｍ（ＳｉＣ多結晶基板１の板厚の４３％）の状態、および１７５μｍ（ＳｉＣ多結晶基板１の板厚の５０％）の状態における研削面１５の反りを測定した。反りの測定は、非全面吸着面にて裏面１４および研削面１５を吸着・保持して行った。測定結果を表１に示す。
【0068】
［比較例１］
ステップＳ３０の熱処理工程を実施しなかった他は、実施例１と同様にＳｉＣ多結晶基板１、ＳｉＣ接合基板３およびＳｉＣ半導体装置用基板６を製造し、製造したＳｉＣ半導体装置用基板６の反りを測定した。測定結果を表１に示す。
ステップＳ３０の熱処理工程を実施しなかった他は、実施例１と同様にＳｉＣ多結晶基板１、ＳｉＣ接合基板３およびＳｉＣ半導体装置用基板６を製造し、製造したＳｉＣ半導体装置用基板６の反りを測定した。測定結果を表１に示す。
【0069】
［比較例２］
比較例１で作製したＳｉＣ多結晶基板１の反りを、実施例３と同様に測定した。測定結果を表１に示す。
比較例１で作製したＳｉＣ多結晶基板１の反りを、実施例３と同様に測定した。測定結果を表１に示す。
【0070】
［比較例３］
比較例１で製作したＳｉＣ接合基板３の反りを、実施例６と同様に測定した。測定結果を表１に示す。
比較例１で製作したＳｉＣ接合基板３の反りを、実施例６と同様に測定した。測定結果を表１に示す。
【0071】
【表1】
【0072】
（結果と考察）
ＳｉＣ半導体装置用基板６は、ＳｉＣ多結晶基板１、ＳｉＣ単結晶基板２、ＳｉＣ単結晶エピタキシャル層４、半導体素子の構成要素５で構成されている。この中で、ＳｉＣ多結晶基板１の厚みが他に比べ十分大きく、かつ、裏面研削では、このＳｉＣ多結晶基板１が直接加工されていることから、ＳｉＣ多結晶基板１は反りに対する影響が大きいことがわかる。また、表１の結果では、ＳｉＣ半導体装置用基板６、ＳｉＣ接合基板３、ＳｉＣ多結晶基板１のいずれの場合であっても、裏面研削前の反りよりも裏面研削後の反りの程度が相当大きくなっていた。このことから、裏面研削による基板の反りは、ＳｉＣ単結晶基板１の裏面研削後の反りを改善することが必要となる。表１の実施例１～６、比較例１～３を比べると、ＳｉＣ多結晶基板１に熱処理を行うことで、反りを改善できる結果が得られた。
ＳｉＣ半導体装置用基板６は、ＳｉＣ多結晶基板１、ＳｉＣ単結晶基板２、ＳｉＣ単結晶エピタキシャル層４、半導体素子の構成要素５で構成されている。この中で、ＳｉＣ多結晶基板１の厚みが他に比べ十分大きく、かつ、裏面研削では、このＳｉＣ多結晶基板１が直接加工されていることから、ＳｉＣ多結晶基板１は反りに対する影響が大きいことがわかる。また、表１の結果では、ＳｉＣ半導体装置用基板６、ＳｉＣ接合基板３、ＳｉＣ多結晶基板１のいずれの場合であっても、裏面研削前の反りよりも裏面研削後の反りの程度が相当大きくなっていた。このことから、裏面研削による基板の反りは、ＳｉＣ単結晶基板１の裏面研削後の反りを改善することが必要となる。表１の実施例１～６、比較例１～３を比べると、ＳｉＣ多結晶基板１に熱処理を行うことで、反りを改善できる結果が得られた。
【0073】
比較例１～比較例３では、ＳｉＣ半導体装置用基板６、ＳｉＣ接合基板３、ＳｉＣ多結晶基板１のいずれの場合も、熱処理工程を行っていないことにより、裏面研削後の反りは、それぞれにおいて１ｍｍを超えている。また、ＳｉＣ半導体装置用基板６、ＳｉＣ接合基板３、ＳｉＣ多結晶基板１の裏面研削後の反りはほぼ同等である。この結果から、ＳｉＣ半導体装置用基板６の裏面研削後の反りは、多結晶ＳｉＣ基板１が本質的な裏面研削後の反りの原因であると推察される。そして、実施例１～６の結果より、ＳｉＣ多結晶基板１単体での裏面研削後の反りを熱処理により改善することで、ＳｉＣ半導体装置用基板６の裏面研削後の反りも改善できる結果となった（実施例１～６）。
【0074】
以上説明した通り、本発明はバックグラインド処理により裏面研削加工したときの基板反りを１ｍｍ以下に低減できることを、長時間・高温を特徴とする熱処理工程により実現することのできる製造方法を提供することができるため、産業上有用である。バックグラインド処理により裏面研削加工後の基板の反りを１ｍｍ以下に低減できる熱処理条件として、熱処理温度１６００℃以上２０００℃未満であり、温度の保持時間は３時間以上である。
【符号の説明】
【0075】
１ ＳｉＣ多結晶基板
１Ａ ＳｉＣ多結晶基板
２ ＳｉＣ単結晶基板
３ ＳｉＣ接合基板
３Ａ ＳｉＣ接合基板
４ ＳｉＣ単結晶エピタキシャル層
５ 半導体素子の構成要素
６ ＳｉＣ半導体装置用基板
７ ＳｉＣ半導体装置
８ ドレイン電極
１１ 表面
１２ 反対面
１３ 研削面
１４ 裏面
１５ 研削面
１６ 研削面
５１ ソース電極
５２ ゲート電極
５３ ゲート絶縁膜
５４ Ｎ+ソース
５５ Ｐウェル
１Ａ ＳｉＣ多結晶基板
２ ＳｉＣ単結晶基板
３ ＳｉＣ接合基板
３Ａ ＳｉＣ接合基板
４ ＳｉＣ単結晶エピタキシャル層
５ 半導体素子の構成要素
６ ＳｉＣ半導体装置用基板
７ ＳｉＣ半導体装置
８ ドレイン電極
１１ 表面
１２ 反対面
１３ 研削面
１４ 裏面
１５ 研削面
１６ 研削面
５１ ソース電極
５２ ゲート電極
５３ ゲート絶縁膜
５４ Ｎ+ソース
５５ Ｐウェル
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】