IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 新光電気工業株式会社の特許一覧

特開2024-122147配線基板及びその製造方法、半導体装置
<>
  • 特開-配線基板及びその製造方法、半導体装置 図1
  • 特開-配線基板及びその製造方法、半導体装置 図2
  • 特開-配線基板及びその製造方法、半導体装置 図3
  • 特開-配線基板及びその製造方法、半導体装置 図4
  • 特開-配線基板及びその製造方法、半導体装置 図5
  • 特開-配線基板及びその製造方法、半導体装置 図6
  • 特開-配線基板及びその製造方法、半導体装置 図7
  • 特開-配線基板及びその製造方法、半導体装置 図8
  • 特開-配線基板及びその製造方法、半導体装置 図9
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024122147
(43)【公開日】2024-09-09
(54)【発明の名称】配線基板及びその製造方法、半導体装置
(51)【国際特許分類】
   H05K 3/46 20060101AFI20240902BHJP
【FI】
H05K3/46 Z
H05K3/46 B
H05K3/46 N
H05K3/46 Q
【審査請求】未請求
【請求項の数】10
【出願形態】OL
(21)【出願番号】P 2023029526
(22)【出願日】2023-02-28
(71)【出願人】
【識別番号】000190688
【氏名又は名称】新光電気工業株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】竹内 明宏
【テーマコード(参考)】
5E316
【Fターム(参考)】
5E316AA32
5E316AA35
5E316AA38
5E316AA43
5E316BB02
5E316BB04
5E316BB07
5E316CC08
5E316CC09
5E316CC10
5E316CC32
5E316DD17
5E316DD23
5E316DD24
5E316EE01
5E316FF13
5E316FF14
5E316GG15
5E316GG17
5E316GG28
5E316HH06
5E316JJ02
(57)【要約】
【課題】ストリップラインを有する配線基板において、高周波の電流の伝送損出を低減する。
【解決手段】本配線基板は、第1配線層と、前記第1配線層の側面及び上面を被覆し、下面を露出する第1絶縁層と、前記第1絶縁層の下面に配置され、前記第1配線層の下面を被覆する第2絶縁層と、前記第1絶縁層の上面に形成された第2配線層と、前記第2絶縁層の下面に形成された第3配線層と、隣接する複数の絶縁層を連続的に貫通するビア配線と、を有し、前記第2配線層は、第1グランドプレーンを含み、前記第3配線層は、前記第1絶縁層及び前記第2絶縁層を挟んで前記第1グランドプレーンと対向する第2グランドプレーンを含み、前記第1配線層の少なくとも一部は、前記第1グランドプレーンと前記第2グランドプレーンとの間に配置され、前記ビア配線は、前記第1グランドプレーン、前記第2グランドプレーン、及び前記第1配線層の少なくとも1つと電気的に接続される。
【選択図】図1
【特許請求の範囲】
【請求項1】
第1配線層と、
前記第1配線層の側面及び上面を被覆し、下面を露出する第1絶縁層と、
前記第1絶縁層の下面に配置され、前記第1配線層の下面を被覆する第2絶縁層と、
前記第1絶縁層の上面に形成された第2配線層と、
前記第2絶縁層の下面に形成された第3配線層と、
隣接する複数の絶縁層を連続的に貫通するビア配線と、を有し、
前記第2配線層は、第1グランドプレーンを含み、
前記第3配線層は、前記第1絶縁層及び前記第2絶縁層を挟んで前記第1グランドプレーンと対向する第2グランドプレーンを含み、
前記第1配線層の少なくとも一部は、前記第1グランドプレーンと前記第2グランドプレーンとの間に配置され、
前記ビア配線は、前記第1グランドプレーン、前記第2グランドプレーン、及び前記第1配線層の少なくとも1つと電気的に接続される、配線基板。
【請求項2】
前記ビア配線は、前記第2絶縁層及び前記第1絶縁層を連続的に貫通し、前記第1グランドプレーンと前記第2グランドプレーンとを電気的に接続するビア配線を含む、請求項1に記載の配線基板。
【請求項3】
前記第1絶縁層の上面に配置され、前記第2配線層を被覆する第3絶縁層と、
前記第3絶縁層の上面に形成された第4配線層と、をさらに有し、
前記ビア配線は、前記第3絶縁層及び前記第1絶縁層を連続的に貫通し、前記第4配線層と前記第1配線層とを電気的に接続するビア配線を含む、請求項1に記載の配線基板。
【請求項4】
前記第1絶縁層の上面に配置され、前記第2配線層を被覆する第3絶縁層と、
前記第3絶縁層の上面に形成された第4配線層と、をさらに有し、
前記ビア配線は、前記第2絶縁層、前記第1絶縁層、及び前記第3絶縁層を連続的に貫通し、前記第2グランドプレーンと前記第4配線層とを電気的に接続するビア配線を含む、請求項1に記載の配線基板。
【請求項5】
前記第1絶縁層及び前記第2絶縁層は、補強部材を含有しない樹脂から構成されている、請求項1乃至4のいずれか一項に記載の配線基板。
【請求項6】
前記第1グランドプレーン及び前記第2グランドプレーンは、第1金属層と、前記第1金属層上に形成された第2金属層と、前記第2金属層上に形成された第3金属層と、を含む積層構造である、請求項1乃至4のいずれか一項に記載の配線基板。
【請求項7】
前記第1配線層は、単層構造である、請求項1乃至4のいずれか一項に記載の配線基板。
【請求項8】
請求項1乃至4の何れか一項に記載の配線基板と、
前記配線基板の前記第3配線層の側に搭載された半導体チップと、を有し、
前記半導体チップの電極は、前記第3配線層と電気的に接続される、半導体装置。
【請求項9】
支持体上に第1配線層を形成する工程と、
支持体上に、前記第1配線層の前記支持体と接していない面を被覆する第1絶縁層を形成する工程と、
前記第1絶縁層上に、第2配線層を形成する工程と、
前記支持体を除去する工程と、
前記第1配線層の前記支持体と接していた面を被覆する第2絶縁層を形成する工程と、
前記第2絶縁層上に第3配線層を形成する工程と、
隣接する複数の絶縁層を連続的に貫通するビア配線を形成する工程と、を有し、
前記第2配線層は、第1グランドプレーンを含み、
前記第3配線層は、前記第1絶縁層及び前記第2絶縁層を挟んで前記第1グランドプレーンと対向する第2グランドプレーンを含み、
前記第1配線層の少なくとも一部は、前記第1グランドプレーンと前記第2グランドプレーンとの間に配置され、
前記ビア配線は、前記第1グランドプレーン、前記第2グランドプレーン、及び前記第1配線層の少なくとも1つと電気的に接続される、配線基板の製造方法。
【請求項10】
前記第1絶縁層を形成する工程は、
補強部材を含有しない半硬化状態の樹脂上に第1金属層が積層された積層体を準備する工程と、
前記樹脂が前記第1配線層を被覆するように、前記支持体上に前記積層体を配置する工程と、
前記樹脂を硬化させて前記第1絶縁層とする工程と、を含み、
前記第2配線層を形成する工程は、
前記第1金属層上に第2金属層を形成する工程と、
前記第2金属層上に第3金属層を選択的に形成する工程と、
前記第3金属層から露出する前記第1金属層及び第2金属層をエッチングにより除去する工程と、を含む、請求項9に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板及びその製造方法、半導体装置に関する。
【背景技術】
【0002】
半導体チップが搭載されて半導体装置の一部となる半導体チップ搭載用の配線基板が知られている(例えば、特許文献1参照)。半導体チップが高周波信号に対応している場合は、特性インピーダンスを制御するために、配線基板にストリップラインが設けられる場合がある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2014-063801号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ストリップラインを有する配線基板では、高周波の電流に対する良好な特性が求められている。
【0005】
本発明は、上記の点に鑑みてなされたものであり、ストリップラインを有する配線基板において、高周波の電流の伝送損出を低減することを目的とする。
【課題を解決するための手段】
【0006】
本配線基板は、第1配線層と、前記第1配線層の側面及び上面を被覆し、下面を露出する第1絶縁層と、前記第1絶縁層の下面に配置され、前記第1配線層の下面を被覆する第2絶縁層と、前記第1絶縁層の上面に形成された第2配線層と、前記第2絶縁層の下面に形成された第3配線層と、隣接する複数の絶縁層を連続的に貫通するビア配線と、を有し、前記第2配線層は、第1グランドプレーンを含み、前記第3配線層は、前記第1絶縁層及び前記第2絶縁層を挟んで前記第1グランドプレーンと対向する第2グランドプレーンを含み、前記第1配線層の少なくとも一部は、前記第1グランドプレーンと前記第2グランドプレーンとの間に配置され、前記ビア配線は、前記第1グランドプレーン、前記第2グランドプレーン、及び前記第1配線層の少なくとも1つと電気的に接続される。
【発明の効果】
【0007】
開示の技術によれば、ストリップラインを有する配線基板において、高周波の電流の伝送損出を低減することができる。
【図面の簡単な説明】
【0008】
図1】第1実施形態に係る配線基板を例示する断面図である。
図2】電流経路の短縮について説明する図である。
図3】第1実施形態に係る配線基板の製造工程を例示する図(その1)である。
図4】第1実施形態に係る配線基板の製造工程を例示する図(その2)である。
図5】第1実施形態に係る配線基板の製造工程を例示する図(その3)である。
図6】第1実施形態に係る配線基板の製造工程を例示する図(その4)である。
図7】第1実施形態の変形例1に係る配線基板を例示する断面図である。
図8】第1実施形態の変形例2に係る配線基板を例示する断面図である。
図9】第1実施形態の応用例に係る半導体装置を例示する断面図である。
【発明を実施するための形態】
【0009】
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【0010】
〈第1実施形態〉
[配線基板の構造]
図1は、第1実施形態に係る配線基板を例示する断面図である。図1を参照すると、配線基板1は、配線層11と、絶縁層12と、配線層13と、絶縁層14と、配線層15と、絶縁層16と、配線層17と、絶縁層18と、配線層19と、ソルダーレジスト層21と、ソルダーレジスト層22とを有している。
【0011】
なお、本実施形態では、便宜上、図1における配線基板1のソルダーレジスト層21側を上側又は一方の側、ソルダーレジスト層22側を下側又は他方の側とする。また、各部位のソルダーレジスト層21側の面を一方の面又は上面、ソルダーレジスト層22側の面を他方の面又は下面とする。但し、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。また、平面視とは対象物をソルダーレジスト層21の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層21の一方の面の法線方向から視た形状を指すものとする。なお、配線基板1を図1とは上下反転して図示する場合には、上面と下面の定義は図面の表示に合わせて上記とは反対になる。
【0012】
配線基板1において、配線層11は絶縁層12の下面側に埋め込まれている。配線層11の下面は絶縁層12の下面から露出し、配線層11の上面及び側面は絶縁層12に被覆されている。配線層11の下面は、例えば、絶縁層12の下面と面一とすることができる。配線層11は、配線パターンを含む。配線層11は、ビア受け用のパッドを含んでもよい。配線層11は、例えば、単層構造である配線層11の材料としては、例えば、銅(Cu)等を用いることができる。配線層11の厚さは、例えば、10~30μm程度とすることができる。
【0013】
配線層11は、配線基板1の各配線層の中で、最も高密度の配線パターンを含んでもよい。つまり、配線層11における隣接する配線パターンの最小間隔は、他の配線層における隣接する配線パターンの最小間隔よりも狭くてもよい。配線層11において、配線パターンのライン/スペースは、例えば、ライン8~10μm/スペース8~10μm程度とすることが可能である。なお、ライン/スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔(配線間隔)を表す。例えば、ライン8μm/スペース8μmと記載されていた場合、配線幅が8μmで、隣り合う配線同士の間隔が8μmであることを表す。なお、配線層11は、本発明に係る第1配線層の代表的な一例である。
【0014】
絶縁層12は、配線層11の側面及び上面を被覆し、下面を露出するように形成されている。絶縁層12の材料としては、例えば、非感光性(熱硬化性樹脂)のエポキシ系絶縁樹脂やポリイミド系絶縁樹脂等を用いることができる。絶縁層12の材料として、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いてもよい。絶縁層12の厚さは、例えば20~40μm程度とすることができる。なお、ここでいう絶縁層12の厚さは、配線層11の上面から絶縁層12の上面までの距離である。以降の絶縁層等の厚さについても同様である。絶縁層12は、例えば、補強部材を含有しない樹脂から構成されている。絶縁層12は、シリカ(SiO)等のフィラーを含有することができる。なお、絶縁層12は、本発明に係る第1絶縁層の代表的な一例である。
【0015】
配線層13は、絶縁層12の上面に形成されている。配線層13は、絶縁層12を貫通し配線層11の上面を露出するビアホール12x内に充填されたビア配線、及び絶縁層12の上面に形成された配線パターンを含んで構成されている。ビアホール12xは、絶縁層14側に開口されている開口部の径が配線層11の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。また、この凹部内にビア配線が形成されている。配線層13は、ビアホール12xの底部に露出した配線層11と電気的に接続されている。配線層13を構成する配線パターンの厚さは、例えば10~30μm程度とすることができる。
【0016】
配線層13は、例えば、第1金属層13aと、第1金属層13a上に形成された第2金属層13bと、第2金属層13b上に形成された第3金属層13cとを含む積層構造とすることができる。第1金属層13aは、例えば、平面視で、ビアホール12xを囲むように、絶縁層12の上面に設けることができる。第2金属層13bは、例えば、第1金属層13aの上面、ビアホール12xの内側面、並びにビアホール12x内に露出する配線層11の上面を連続的に被覆するように設けることができる。なお、ビアホール12xの内側面は、第1金属層13aの内側面及び絶縁層12の内側面を含む。
【0017】
第3金属層13cは、例えば、第2金属層13b上に設けることができる。第3金属層13cは、例えば、ビアホール12xを充填し、かつビアホール12x内から延伸して第2金属層13bの上面を被覆する。第3金属層13cの上面は、略平坦である。第1金属層13a、第2金属層13b、及び第3金属層13cは、例えば、銅から形成することができるが、それぞれが異なる金属から形成されてもよい。第1金属層13aの厚さは、例えば、3~5μm程度とすることができる。第2金属層13bの厚さは、例えば、0.5~1.5μm程度とすることができる。絶縁層12の上面上に位置する第3金属層13cの厚さは、例えば、7~15μm程度とすることができる。なお、配線層13は、本発明に係る第2配線層の代表的な一例である。
【0018】
絶縁層14は、絶縁層12の上面に配置され、配線層13の上面及び側面を被覆する。絶縁層14の材料や厚さは、例えば、絶縁層12と同様とすることができる。絶縁層14は、例えば、補強部材を含有しない樹脂から構成されている。絶縁層14は、シリカ(SiO)等のフィラーを含有することができる。なお、絶縁層14は、本発明に係る第3絶縁層の代表的な一例である。
【0019】
配線層15は、絶縁層14上に形成されている。配線層15は、絶縁層14を貫通し配線層13の上面を露出するビアホール14x内に充填されたビア配線、及び絶縁層14の上面に形成された配線パターンを含んで構成されている。ビアホール14xは、絶縁層16側に開口されている開口部の径が配線層13の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。また、この凹部内にビア配線が形成されている。配線層15は、ビアホール14xの底部に露出した配線層13と電気的に接続されている。配線層15を構成する配線パターンの厚さは、例えば10~30μm程度とすることができる。なお、配線層15は、本発明に係る第4配線層の代表的な一例である。
【0020】
配線層15は、例えば、第1金属層15aと、第1金属層15a上に形成された第2金属層15bと、第2金属層15b上に形成された第3金属層15cとを含む積層構造とすることができる。第1金属層15a、第2金属層15b、及び第3金属層15cの構造、材料、及び厚さは、例えば、第1金属層13a、第2金属層13b、及び第3金属層13cと同様とすることができる。
【0021】
配線基板1は、隣接する2層以上の絶縁層を連続的に貫通するビア配線を有する。このビア配線は、第1グランドプレーン13G、第2グランドプレーン19G、及び配線層11の少なくとも1つと電気的に接続される。図1の例では、配線基板1のビア配線は、絶縁層14及び絶縁層12を連続的に貫通し、配線層15と配線層11とを電気的に接続するビア配線15vを含む。
【0022】
ビア配線15vは、絶縁層14及び絶縁層12を連続的に貫通し、配線層11の上面を露出するビアホール14y内に配置されている。ビアホール14yは、絶縁層16側に開口されている開口部の径が配線層11の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール14y内に配置されたビア配線15vは、絶縁層14の上面に形成された配線パターン15pと一体に形成されている。
【0023】
絶縁層16は、絶縁層14の上面に配置され、配線層15の上面及び側面を被覆する。絶縁層16の材料や厚さは、例えば、絶縁層12と同様とすることができる。絶縁層16は、例えば、補強部材を含有しない樹脂から構成されている。絶縁層16は、シリカ(SiO)等のフィラーを含有することができる。
【0024】
配線層17は、絶縁層16上に形成されている。配線層17は、絶縁層16を貫通し配線層15の上面を露出するビアホール16x内に充填されたビア配線、及び絶縁層16の上面に形成された配線パターンを含んで構成されている。ビアホール16xは、ソルダーレジスト層21側に開口されている開口部の径が配線層15の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。また、この凹部内にビア配線が形成されている。配線層17は、ビアホール16xの底部に露出した配線層15と電気的に接続されている。配線層17を構成する配線パターンの厚さは、例えば10~30μm程度とすることができる。
【0025】
配線層17は、例えば、第1金属層17aと、第1金属層17a上に形成された第2金属層17bと、第2金属層17b上に形成された第3金属層17cとを含む積層構造とすることができる。第1金属層17a、第2金属層17b、及び第3金属層17cの構造、材料、及び厚さは、例えば、第1金属層13a、第2金属層13b、及び第3金属層13cと同様とすることができる。
【0026】
配線基板1のビア配線は、絶縁層16、絶縁層14、及び絶縁層12を連続的に貫通し、配線層17と配線層11とを電気的に接続するビア配線を含んでもよい。また、配線基板1のビア配線は、絶縁層16及び絶縁層14を連続的に貫通し、配線層17と第1グランドプレーン13Gとを電気的に接続するビア配線を含んでもよい。
【0027】
ソルダーレジスト層21は、絶縁層16上に、配線層17を覆うように形成されている。ソルダーレジスト層21の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁樹脂を用いることができる。ソルダーレジスト層21は、シリカ(SiO)等のフィラーを含有しても構わない。ソルダーレジスト層21は、開口部21xを有し、開口部21x内には配線層17の一部が露出している。開口部21xの平面形状は、例えば、円形とすることができる。開口部21x内に露出する配線層17は、マザーボード等の実装基板と電気的に接続するために用いることができる。
【0028】
なお、開口部21xの底部に露出する配線層17の上面に表面処理層(図示せず)を形成してもよい。表面処理層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。又、開口部21xの底部に露出する配線層17の上面に、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施して表面処理層を形成してもよい。
【0029】
絶縁層18は、絶縁層12の下面に配置され、配線層の11の下面を被覆する。絶縁層18の材料や厚さは、例えば、絶縁層12と同様とすることができる。絶縁層18は、例えば、補強部材を含有しない樹脂から構成されている。絶縁層18は、シリカ(SiO)等のフィラーを含有することができる。なお、絶縁層18は、本発明に係る第2絶縁層の代表的な一例である。
【0030】
配線層19は、絶縁層18の下面側に形成されている。配線層19は、絶縁層18を貫通し配線層11の下面を露出するビアホール18x内に充填されたビア配線、及び絶縁層18の下面に形成された配線パターンを含んで構成されている。ビアホール18xは、ソルダーレジスト層22側に開口されている開口部の径が配線層11の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。また、この凹部内にビア配線が形成されている。配線層19は、ビアホール18xの底部に露出した配線層11と電気的に接続されている。配線層19を構成する配線パターンの厚さは、例えば10~30μm程度とすることができる。
【0031】
配線層19は、例えば、第1金属層19aと、第1金属層19a上に形成された第2金属層19bと、第2金属層19b上に形成された第3金属層19cとを含む積層構造とすることができる。第1金属層19a、第2金属層19b、及び第3金属層19cの構造、材料、及び厚さは、例えば、第1金属層13a、第2金属層13b、及び第3金属層13cと同様とすることができる。なお、配線層19は、本発明に係る第3配線層の代表的な一例である。
【0032】
図1の例では、配線基板1のビア配線は、絶縁層18及び絶縁層12を連続的に貫通し、第1グランドプレーン13Gと第2グランドプレーン19Gとを電気的に接続するビア配線19vを含む。ビア配線19vは、絶縁層18及び絶縁層12を連続的に貫通し、第1グランドプレーン13Gの下面を露出するビアホール18y内に配置されている。ビアホール18yは、ソルダーレジスト層22側に開口されている開口部の径が第1グランドプレーン13Gの下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。ビアホール18y内に配置されたビア配線19vは、絶縁層18の下面に形成された第2グランドプレーン19Gと一体に形成されている。
【0033】
ソルダーレジスト層22は、絶縁層18の下面に、配線層19を被覆するように形成されている。ソルダーレジスト層22の材料や厚さは、例えば、ソルダーレジスト層21と同様とすることができる。ソルダーレジスト層22は、開口部22xを有し、開口部22x内には配線層19の下面の一部が露出している。開口部22xの平面形状は、例えば、円形とすることができる。開口部22xの底部に露出する配線層19は、半導体チップ等と電気的に接続するために用いることができる。必要に応じ、開口部22x内に露出する配線層19の下面に前述の金属層を形成したり、OSP処理等の酸化防止処理を施したりしてもよい。
【0034】
配線基板1において、配線層13は、第1グランドプレーン13Gを含む。また、配線層19は、絶縁層12及び18を挟んで第1グランドプレーン13Gと対向する第2グランドプレーン19Gを含む。第1グランドプレーン13G及び第2グランドプレーン19Gは、少なくとも図1に示す領域Aに配置されている。また、領域Aにおいて、配線層11の少なくとも一部は、第1グランドプレーン13Gと第2グランドプレーン19Gとの間に配置されている。すなわち、領域Aにおいて、第1グランドプレーン13G、配線層11、及び第2グランドプレーン19Gは、ストリップラインを構成する。この構造により、領域Aに配置された配線層11の特性インピーダンスを制御できると共に、領域Aに配置された配線層11から漏洩する電磁波を低減することができる。
【0035】
ストリップラインは、半導体チップが搭載される側となるソルダーレジスト層22の直下に配置することが好ましい。これにより、半導体チップと配線層11とを接続する配線経路を短くできるため、配線基板1上に半導体チップが配置された半導体装置を作製した際に、半導体装置の電気特性を向上できる。
【0036】
また、配線基板1では、ストリップラインを構成する配線層11は、側面及び下面を絶縁層12に被覆された埋め込み配線である。これにより、従来のような下面のみが絶縁層と接して側面が絶縁層から露出する非埋め込み配線と比較して、配線層11と絶縁層12との密着性を向上することができる。
【0037】
また、配線基板1では、例えばビア配線15vや19vのように、隣接する2層以上の絶縁層を連続的に貫通するビア配線を有している。そして、このビア配線は、高周波の電流が流れる第1グランドプレーン13G、第2グランドプレーン19G、及び配線層11の少なくとも1つと電気的に接続される。これにより、高周波の電流の伝送損出を低減することができる。なお、ここでは、高周波は10GHz以上の周波数を指す。
【0038】
すなわち、高周波の電流は表皮効果により、配線層の表面付近を伝搬する。そのため、絶縁層毎に設けられたビア配線の場合は、図2のI1のような電流経路となる。I1の電流経路は、表皮効果がない場合の電流経路よりも長いため、電流経路の抵抗値が増加する。2層以上の絶縁層を連続的に貫通するビア配線の場合は、図2のI2のような電流経路となる。I2の電流経路は、I1の電流経路よりも短縮されるため、電流経路の抵抗値が抑制される。その結果、2層以上の絶縁層を連続的に貫通するビア配線では、絶縁層毎に設けられたビア配線よりも、高周波の電流の伝送損出を低減することができる。
【0039】
[配線基板の製造方法]
次に、第1実施形態に係る配線基板の製造方法について説明する。図3図6は、第1実施形態に係る配線基板の製造工程を例示する図である。ここでは配線基板を支持体の両側(上側及び下側)の面に形成する例を示すが、配線基板は支持体の片側の面のみに形成してもよい。この例では、配線基板は支持体の上側及び下側に対称に形成されるため、各断面図において支持体の下側の符号の指示を省略している。
【0040】
まず、図3(a)に示す工程では、基体510の両側の表面に、厚箔521(キャリア箔)と厚箔521上に剥離層を介して積層された薄箔522とを含む金属箔520が、厚箔521を基体510側に向けて積層された支持体500を準備する。厚箔521と薄箔522との間の剥離層の一例としては、金属酸化膜或いは有機物層等を使用可能である。
【0041】
基体510と金属箔520とは、例えば、平面視で同等の大きさである。基体510は、例えば、ガラスクロス(織布)、ガラス不織布、又はアラミド繊維などにエポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂を含侵させたものである。基体510の厚さは、例えば18~100μm程度とすることができる。金属箔520は、銅等の金属箔からなる厚さ10~50μm程度の厚箔521上に、銅等の金属箔からなる厚さ1.5~5μm程度の薄箔522が剥離可能な状態で貼着されたものである。このように、厚箔521の厚さよりも薄箔522の厚さが薄くなる。なお、厚箔、薄箔は、相互の相対的な厚さの大小関係を示すための呼称である。
【0042】
なお、配線基板を支持体の片側の面のみに形成する場合には、基体510の少なくとも片側の面に、厚箔521と厚箔521上に剥離層を介して積層された薄箔522とを含む金属箔520が、厚箔521を基体510側に向けて積層された支持体を準備すればよい。
【0043】
次に、図3(b)に示す工程では、支持体500の上面側及び下面側において、薄箔522上に選択的に配線層11を形成する。具体的には、例えば、支持体500の上面側及び下面側において、薄箔522上に、配線層11を形成する領域を露出する開口部を備えたレジスト層を形成する。レジスト層は、例えば、感光性のドライフィルムレジストをラミネートすることにより形成できる。開口部は、レジスト層を露光及び現像することにより形成できる。そして、例えば、金属箔520(厚箔521及び薄箔522)を給電層とする電解めっき法により、開口部に露出する薄箔522上に配線層11を形成する。その後レジスト層を剥離する。配線層11の材料や厚さは、前述のとおりである。
【0044】
次に、図3(c)に示す工程では、支持体500上に、配線層11の支持体500と接していない面を被覆する絶縁層12を形成する。具体的には、例えば、補強部材を含有しない半硬化状態の樹脂上に第1金属層13aが積層された積層体を準備する。そして、樹脂が配線層11を被覆するように、支持体500上に積層体を配置する。そして、積層体を支持体500側に加圧しながら加熱し、半硬化状態の樹脂を硬化させて絶縁層12とする。
【0045】
半硬化状態の樹脂上に第1金属層13aが積層された積層体は、第1金属層13aにより剛性が確保されているため、ガラスクロス等の補強部材を有していない樹脂を用いることができる。その結果、補強部材を有する樹脂を用いる場合と比べて、樹脂を薄くすることができる。また、補強部材を有する樹脂を用いる場合と比べて、樹脂の誘電率を低くできるため、配線基板1の高周波特性を向上することができる。なお、絶縁層12及び第1金属層13aの材料や厚さは、前述のとおりである。
【0046】
次に、図3(d)~図5(a)に示す工程では、支持体500の上面側及び下面側において、絶縁層12上に、めっき法により配線層13を形成する。
【0047】
まず、図3(d)に示す工程では、支持体500の上面側及び下面側において、第1金属層13a及び絶縁層12を貫通し、配線層11の表面を露出するビアホール12xを形成する。ビアホール12xは、例えば、COレーザ等を用いたレーザ加工法により形成できる。ビアホール12xは、第1金属層13a側に開口されている開口部の径が配線層11の表面によって形成された開口部の底面の径よりも大きい逆円錐台状又は円錐台状の凹部とすることができる。ビアホール12xを形成後、デスミア処理を行い、ビアホール12xの底部に露出する配線層11の表面に付着した樹脂残渣を除去することが好ましい。
【0048】
次に、図4(a)に示す工程では、支持体500の上面側及び下面側において、第1金属層13aの上面、ビアホール12xの内側面、及びビアホール12x内に露出する配線層11の表面を連続的に被覆する第2金属層13bを形成する。第2金属層13bは、例えば、銅の無電解めっきや銅のスパッタにより形成することができる。第2金属層13bの厚さは、前述のとおりである。
【0049】
次に、図4(b)に示す工程では、第2金属層13b上に第3金属層13cの形状に合わせた開口部530xを有するレジスト層530を形成する。レジスト層530及び開口部530xは、例えば、図3(b)に示す工程におけるレジスト層及び開口部と同様の方法により形成することができる。次に、図4(c)に示す工程では、支持体500の上面側及び下面側において、第2金属層13bを給電層とする電解めっき法により、開口部530x内に露出する第2金属層13bの上面に第3金属層13cを選択的に形成する。
【0050】
次に、図4(d)に示す工程では、支持体500の上面側及び下面側において、レジストの剥離液を用いて、レジスト層530を除去する。次に、図5(a)に示す工程では、支持体500の上面側及び下面側において、第3金属層13cから露出する第1金属層13a及び第2金属層13bをエッチングにより除去し、第1金属層13a、第2金属層13b、及び第3金属層13cを備えた配線層13を形成する。配線層13は、第1グランドプレーン13Gを含む。
【0051】
次に、図5(b)に示す工程では、図3(c)~図5(a)と同様の工程により、支持体500の上面側及び下面側において、絶縁層12上に、絶縁層14及び配線層15を形成する。なお、図3(d)に相当する工程では、絶縁層14を貫通して配線層13の表面を露出するビアホール14xを形成するとともに、絶縁層14及び12を連続的に貫通して配線層11の表面を露出するビアホール14yを形成する。その後、ビアホール14y内には、ビア配線15vが形成される。ビア配線15vは、配線層11と電気的に接続される。
【0052】
次に、図5(c)に示す工程では、図3(c)~図5(a)と同様の工程により、支持体500の上面側及び下面側において、絶縁層14上に、絶縁層16及び配線層17を形成する。
【0053】
次に、図6(a)及び図6(b)に示す工程では、図5(c)に示す支持体500を除去する。支持体500を除去するには、まず、図6(a)に示すように、基体510及び厚箔521を薄箔522から機械的に剥離する。そして、図6(b)に示すように、薄箔522を除去する。薄箔522が銅から形成されている場合は、例えば、塩化第二鉄水溶液や塩化第二銅水溶液や過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。
【0054】
次に、図6(c)に示す工程では、図3(c)~図5(a)と同様の工程により、配線層11の支持体500と接していた面を被覆する絶縁層18を形成し、さらに絶縁層18上に配線層19を形成する。配線層19は、絶縁層12及び絶縁層18を挟んで第1グランドプレーン13Gと対向する第2グランドプレーン19Gを含む。また、配線層11の少なくとも一部は、第1グランドプレーン13Gと第2グランドプレーン19Gとの間に配置される。なお、図3(d)に相当する工程では、絶縁層18を貫通して配線層11の表面を露出するビアホール18xを形成するとともに、絶縁層18及び12を連続的に貫通して配線層13の表面を露出するビアホール18yを形成する。その後、ビアホール18y内には、ビア配線19vが形成される。ビア配線19vは、第1グランドプレーン13Gと電気的に接続される。
【0055】
次に、図6(d)に示す工程では、絶縁層16の上面に、配線層17を覆うようにソルダーレジスト層21を形成する。また、絶縁層18の下面に、配線層19を覆うようにソルダーレジスト層22を形成する。ソルダーレジスト層21は、例えば、液状又はペースト状の感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂を、配線層17を被覆するように絶縁層16の上面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。あるいは、例えば、フィルム状の感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂を、配線層17を被覆するように絶縁層16の上面にラミネートすることにより形成してもよい。ソルダーレジスト層22の形成方法は、ソルダーレジスト層21と同様である。
【0056】
次に、ソルダーレジスト層21及び22を露光及び現像することで、ソルダーレジスト層21に配線層17の上面の一部を露出する開口部21xを形成する(フォトリソグラフィ法)。また、ソルダーレジスト層22に配線層19の下面の一部を露出する開口部22xを形成する(フォトリソグラフィ法)。開口部21x及び22xの各々の平面形状は、例えば、円形状とすることができる。開口部21x及び22xの各々の直径は、接続対象(半導体チップやマザーボード等)に合わせて任意に設計できる。
【0057】
なお、この工程において、開口部21xの底部に露出する配線層17の上面及び開口部22xの底部に露出する配線層19の下面に、例えば無電解めっき法等により前述の金属層を形成してもよい。また、金属層の形成に代えて、OSP処理等の酸化防止処理を施してもよい。図6(d)の工程の後、破線Cの部分で切断を行い、個別の配線基板1を得ることができる。
【0058】
このように、配線基板1の製造方法では、ストリップラインを構成する配線層11は、側面及び下面を絶縁層12に被覆された埋め込み配線となる。従来の配線基板の製造方法では、埋め込み配線は配線基板の最表層に配置されるため、マイクロストリップラインは形成可能であったが、ストリップラインを形成することができなかった。これに対して、配線基板1の製造方法では、支持体を除去して埋め込み配線の上面を露出させた後に、さらに絶縁層や配線層を形成するため、埋め込み配線によりストリップラインを形成することができる。その結果、配線層11と絶縁層12との密着性を向上できるため、信頼性の高いストリップラインを実現できる。
【0059】
〈第1実施形態の変形例1〉
第1実施形態の変形例1では、3層の絶縁層を連続的に貫通するビア配線を有する配線基板の例を示す。なお、第1実施形態の変形例1において、既に説明した実施形態と同一構成部品についての説明は省略する場合がある。
【0060】
図7は、第1実施形態の変形例1に係る配線基板を例示する断面図である。図7を参照すると、配線基板1Aは、ビア配線19vを有する点が、配線基板1と相違する。
【0061】
ビア配線19vは、絶縁層18、絶縁層12、及び絶縁層14を連続的に貫通し、第2グランドプレーン19Gと配線層15とを電気的に接続する。ビア配線19vは、絶縁層18、絶縁層12、及び絶縁層14を連続的に貫通し、配線層15の下面を露出するビアホール18z内に配置されている。
【0062】
ビアホール18zは、ソルダーレジスト層22側に開口されている開口部の径が配線層15の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。ビアホール18z内に配置されたビア配線19vは、絶縁層18の下面に形成された第2グランドプレーン19Gと一体に形成されている。
【0063】
このように、本開示に係る配線基板は、3層の絶縁層を連続的に貫通するビア配線を有してもよい。また、本開示に係る配線基板は、4層以上の絶縁層を連続的に貫通するビア配線を有してもよい。これらの場合も、前述のように、高周波の電流が流れる電流経路の抵抗値が抑制されるため、絶縁層毎に設けられたビア配線よりも、高周波の電流の伝送損出を低減することができる。
【0064】
〈第1実施形態の変形例2〉
第1実施形態の変形例2では、2層構造の配線層を有する配線基板の例を示す。なお、第1実施形態の変形例2において、既に説明した実施形態と同一構成部品についての説明は省略する場合がある。
【0065】
図8は、第1実施形態の変形例2に係る配線基板を例示する断面図である。図8を参照すると、配線基板1Bは、配線層13、15、17、及び19が、配線層13A、15A、17A、及び19Aに置換された点が、配線基板1と相違する。
【0066】
配線層13Aは、第2金属層13bと、第2金属層13b上に形成された第3金属層13cとを含む積層構造である。すなわち、配線層13Aは、2層構造であり、配線層13が有していた第1金属層13aを有していない。配線層15A、17A、及び19Aも、配線層13Aと同様の構造である。
【0067】
この構造では、配線基板1Bの製造工程において、絶縁層12、14、16、及び18の形成に用いる樹脂には第1金属層が積層されていないため、剛性を確保しにくい。そのため、絶縁層12、14、16、及び18の形成に用いる樹脂には、ガラスクロス等の補強部材を有している半硬化状態の樹脂を用いることが好ましい。これにより、第1金属層がなくても一定の剛性を確保できるため、各絶縁層を形成する際の樹脂の取り扱いが容易となる。
【0068】
〈第1実施形態の応用例〉
第1実施形態の応用例では、配線基板に半導体チップを搭載した半導体装置の例を示す。なお、第1実施形態の応用例において、既に説明した実施形態と同一構成部品についての説明は省略する場合がある。
【0069】
図9は、第1実施形態の応用例に係る半導体装置を例示する断面図である。図9を参照するに、半導体装置100は、図1に示す配線基板1と、半導体チップ110と、電極120と、バンプ130と、アンダーフィル樹脂140とを有する。半導体チップ110は、配線基板1の配線層19の側に搭載されている。なお、配線基板1は、図1とは上下が反転した状態で描かれている。
【0070】
半導体チップ110は、例えば、シリコン等からなる薄板化された半導体基板(図示せず)上に半導体集積回路(図示せず)等が形成されたものである。半導体基板(図示せず)には、半導体集積回路(図示せず)と電気的に接続された電極120が形成されている。
【0071】
バンプ130は、半導体チップ110の電極120と配線基板1の配線層19との間に形成され、電極120と配線層19とを電気的に接続する。バンプ130は電極120の下面及び側面の少なくとも一部と、配線基板1の配線層19の上面を被覆している。電極120は、例えば、銅ポストである。バンプ130は、例えば、はんだバンプである。はんだバンプの材料としては、例えばPbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。アンダーフィル樹脂140は、半導体チップ110と配線基板1の上面との間に充填されている。
【0072】
このように、第1実施形態に係る配線基板に半導体チップを搭載することにより、半導体装置を実現できる。なお、配線基板1に代えて、配線基板1A又は1Bを用いてもよい。何れの半導体装置の場合も、配線基板にストリップラインが設けられているため、配線層11の特性インピーダンスを制御できると共に、配線層11から漏洩する電磁波を低減でき、高速の信号伝送が可能である。また、何れの半導体装置の場合も、配線基板が2層以上の絶縁層を連続的に貫通するビア配線を有しているため、高周波の電流が流れる電流経路の抵抗値が抑制されるため、高周波の電流の伝送損出を低減することができる。
【0073】
以上、好ましい実施形態について詳説したが、上述した実施形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
【符号の説明】
【0074】
1,1A,1B 配線基板
11,13,13A,15,15A,17,17A,19,19A 配線層
12,14,16,18 絶縁層
12x,14x,14y,16x,18x,18y ビアホール
13a,15a,17a,19a 第1金属層
13b,15b,17b,19b 第2金属層
13c,15c,17c,19c 第3金属層
13G 第1グランドプレーン
15p 配線パターン
15v,19v,19v ビア配線
19G 第2グランドプレーン
21,22 ソルダーレジスト層
21x,22x 開口部
100 半導体装置
110 半導体チップ
120 電極
130 バンプ
140 アンダーフィル樹脂
500 支持体
510 基体
520 金属箔
521 厚箔
522 薄箔
530 レジスト層
530x 開口部
図1
図2
図3
図4
図5
図6
図7
図8
図9