特開 2024-124760 半導体スイッチングデバイス、ブリッジ回路、および電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024124760

(43)【公開日】2024-09-13

(54)【発明の名称】半導体スイッチングデバイス、ブリッジ回路、および電力変換装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240906BHJP

【ＦＩ】

H02M3/28 E

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023032655

(22)【出願日】2023-03-03

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和３年度、国立研究開発法人科学技術振興機構、未来社会創造事業、「シャトルサービスモビリティを用いた走行中給電の実証実験」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(71)【出願人】

【識別番号】504137912

【氏名又は名称】国立大学法人 東京大学

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】柳 達也

(72)【発明者】

【氏名】藤本 博志

(72)【発明者】

【氏名】清水 修

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA02

5H730BB27

5H730BB66

5H730DD01

5H730DD03

5H730DD04

5H730DD16

5H730FG01

(57)【要約】

【課題】高調波を抑制することを可能とする半導体スイッチングデバイスを提供する。
【解決手段】定格電流の半分の電流が流れる場合に逆方向の導通抵抗が順方向の導通抵抗の３００％以下である、半導体スイッチングデバイス（Ｑ１～Ｑ４）としている。
【選択図】図１

【特許請求の範囲】

【請求項1】

定格電流の半分の電流が流れる場合に逆方向の導通抵抗が順方向の導通抵抗の３００％以下である、半導体スイッチングデバイス。

【請求項2】

逆方向の導通抵抗と順方向の導通抵抗が等しい、請求項１に記載の半導体スイッチングデバイス。

【請求項3】

前記半導体スイッチングデバイスは、スイッチング素子を有し、
前記逆方向の導通抵抗は、前記スイッチング素子に内蔵されるボディダイオードの抵抗である、請求項１に記載の半導体スイッチングデバイス。

【請求項4】

前記スイッチング素子は、半導体材料としてＳｉまたはＳｉＣを用いて構成される、請求項３に記載の半導体スイッチングデバイス。

【請求項5】

前記半導体スイッチングデバイスは、スイッチング素子と、前記スイッチング素子に逆並列接続される逆並列ダイオードと、を有する、請求項１に記載の半導体スイッチングデバイス。

【請求項6】

前記スイッチング素子は、半導体材料としてＧａＮを用いて構成されるパワーデバイスである、請求項５に記載の半導体スイッチングデバイス。

【請求項7】

前記スイッチング素子は、ＩＧＢＴである、請求項５に記載の半導体スイッチングデバイス。

【請求項8】

ハイサイドのハイサイドスイッチとローサイドのローサイドスイッチとが直列に接続されて構成されるハーフブリッジを１つ以上備え、
前記ハイサイドスイッチと前記ローサイドスイッチが請求項１から請求項７のいずれか１項に記載の半導体スイッチングデバイスである、ブリッジ回路。

【請求項9】

前記ハイサイドスイッチとしての第１スイッチと、前記ローサイドスイッチとしての第２スイッチと、を有する第１ハーフブリッジと、
前記ハイサイドスイッチとしての第３スイッチと、前記ローサイドスイッチとしての第４スイッチと、を有する第２ハーフブリッジと、
を備え、
前記第１スイッチと前記第２スイッチとの間にデッドタイムが設けられ、
前記第１スイッチのオン期間が所定の位相シフト角でシフトされて前記第４スイッチのオン期間とされ、
前記第２スイッチのオン期間が前記位相シフト角でシフトされて前記第３スイッチのオン期間とされる、請求項８に記載のブリッジ回路。

【請求項10】

請求項８に記載のブリッジ回路を備える電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体スイッチングデバイスに関する。

【背景技術】

【0002】

従来、ハイサイドのスイッチング素子とローサイドのスイッチング素子とを直列に接続して構成されるハーフブリッジを少なくとも１つ備えるブリッジ回路が知られている。例えば、ハーブフリッジを２つ設けるブリッジ回路は、フルブリッジ回路と呼ばれる（例えば、特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２２－１６６６３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ブリッジ回路では、出力電圧に発生する高調波成分を抑えることが重要となる。ブリッジ回路に備えられるスイッチング素子には、高調波成分を抑制するために改善の余地があった。

【0005】

本開示は、高調波を抑制することを可能とする半導体スイッチングデバイスを提供することを目的とする。

【課題を解決するための手段】

【0006】

例えば、本開示に係る半導体スイッチングデバイスは、定格電流の半分の電流が流れる場合に逆方向の導通抵抗が順方向の導通抵抗の３００％以下である構成としている。

【発明の効果】

【0007】

本開示に係る半導体スイッチングデバイスによれば、高調波成分を抑制できる。

【図面の簡単な説明】

【0008】

【図1】図１は、本開示の例示的な実施形態に係る電力変換装置の構成を示す図である。

【図2】図２は、位相シフト法を用いたスイッチング制御の一例を示すタイミングチャートである。

【図3A】図３Ａは、位相シフト法を用いた場合の理想的な出力電圧Ｖｐの波形を示す図である。

【図3B】図３Ｂは、位相シフト法を用いた場合の実際の出力電圧Ｖｐの波形を示す図である。

【図3B】図３Ｃは、改善後の出力電圧Ｖｐの波形を示す図である。

【図4】図４は、ＶＩ特性の一例を示す図である。

【図5】図５は、位相シフト法を用いたスイッチング制御を行う場合に生じる３つのモード（モード１，２，３）におけるスイッチング状態と出力電圧Ｖｐを示す図である。

【図6】図６は、出力電圧Ｖｐの周波数成分の理想的な分布と実測の分布の一例を示す。

【図7】図７は、出力電圧Ｖｐにおけるｎ次の高調波成分を算出する理論式を示す図である。

【図8A】図８Ａは、図７で示す理論式を用いてシミュレーションを行った結果の一例を示す。

【図8B】図８Ｂは、図７で示す理論式を用いてシミュレーションを行った結果の一例を示す。

【図9A】図９Ａは、第１実施形態に係るスイッチングデバイスを示す図である。

【図9B】図９Ｂは、第２実施形態に係るスイッチングデバイスを示す図である。

【図9C】図９Ｃは、第３実施形態に係るスイッチングデバイスを示す図である。

【発明を実施するための形態】

【0009】

以下、例示的な実施形態について、図面を参照して説明する。

【0010】

＜１．電力変換装置＞
図１は、本開示の例示的な実施形態に係る電力変換装置５０の構成を示す図である。電力変換装置５０は、１次側回路１０と、２次側回路２０と、を備え、ワイヤレス給電に用いることができる。

【0011】

１次側回路１０は、ブリッジ回路１と、キャパシタＣｐと、トランスの１次側インダクタＬｐと、を有する。

【0012】

ブリッジ回路１は、２つのハーフブリッジＨＢ１，ＨＢ２から構成される。すなわち、ブリッジ回路１は、フルブリッジインバータを構成する。

【0013】

ハーフブリッジＨＢ１は、ハイサイドの半導体スイッチングデバイス（以下、単にスイッチングデバイス）Ｑ１と、ローサイドのスイッチングデバイスＱ２と、が直列に接続されて構成される。図１の例では、スイッチングデバイスＱ１，Ｑ２は、Ｎチャネル型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）により構成される。スイッチングデバイスＱ１のドレインは、直流電源Ｅの正極に接続される。スイッチングデバイスＱ１のソースは、ノードＮ１にてスイッチングデバイスＱ２のドレインに接続される。スイッチングデバイスＱ２のソースは、直流電源Ｅの負極に接続される。

【0014】

ハーフブリッジＨＢ２は、ハイサイドのスイッチングデバイスＱ３と、ローサイドのスイッチングデバイスＱ４と、が直列に接続されて構成される。図１の例では、スイッチングデバイスＱ３，Ｑ４は、Ｎチャネル型ＭＯＳＦＥＴにより構成される。スイッチングデバイスＱ３のドレインは、直流電源Ｅの正極に接続される。スイッチングデバイスＱ３のソースは、ノードＮ２にてスイッチングデバイスＱ４のドレインに接続される。スイッチングデバイスＱ４のソースは、直流電源Ｅの負極に接続される。

【0015】

ノードＮ１は、キャパシタＣｐの第１端に接続される。キャパシタＣｐの第２端は、１次側インダクタＬｐの第１端に接続される。１次側インダクタＬｐの第２端は、ノードＮ２に接続される。なお、キャパシタＣｐは、ノードＮ２と１次側インダクタＬｐの第２端の間に接続してもよい。

【0016】

２次側回路２０は、図示しないトランスの２次側インダクタと、キャパシタと、整流回路と、出力コンデンサと、を有する。このような構成の電力変換装置５０により、１次側から２次側へ電力伝送が行われる。

【0017】

なお、本開示のブリッジ回路は、フルブリッジに限らず、３つ以上のハーフブリッジから構成されるインバータであってもよいし、１つのハーフブリッジから構成されて同期整流を行うものであってもよい。

【0018】

＜２．位相シフト法＞
上記のような構成の電力変換装置５０においては、ブリッジ回路１の出力電圧Ｖｐ（図１）において高調波成分を抑制するために位相シフト法と呼ばれるスイッチング制御が行われる。図２は、位相シフト法を用いたスイッチング制御の一例を示すタイミングチャートである。なお、図２においては、上段から順に、スイッチングデバイスＱ１のゲート信号、スイッチングデバイスＱ２のゲート信号、スイッチングデバイスＱ３のゲート信号、スイッチングデバイスＱ４のゲート信号、および出力電圧Ｖｐの各波形を示す。

【0019】

スイッチングデバイスＱ１のターンオフ（オン状態からオフ状態への切替え）とスイッチングデバイスＱ２のターンオン（オフ状態からオン状態への切替え）との間にスイッチングデバイスＱ１，Ｑ２の同時オフ期間であるデッドタイムＤＴ１２が設けられる。デッドタイムは、ハイサイドとローサイドの短絡による貫通電流を防止するために設けられる。スイッチングデバイスＱ２のターンオフとスイッチングデバイスＱ１のターンオンとの間にスイッチングデバイスＱ１，Ｑ２のデッドタイムＤＴ１２が設けられる。

【0020】

スイッチングデバイスＱ１のオン期間が位相角αだけシフトされてスイッチングデバイスＱ４のオン期間とされる。なお、位相角αのシフトは、時間としてはα／ω（ω：角周波数）のシフトに相当する。スイッチングデバイスＱ２のオン期間が位相角αだけシフトされてスイッチングデバイスＱ３のオン期間とされる。

【0021】

これにより、スイッチング制御の１周期は、以下の通りとなる。スイッチングデバイスＱ１，Ｑ４がオン状態となる同時オン期間Ｔ１４の後に、スイッチングデバイスＱ３，Ｑ４のデッドタイムＤＴ３４が設けられる。デッドタイムＤＴ３４の後に、スイッチングデバイスＱ１，Ｑ３の同時オン期間Ｔ１３が設けられる。同時オン期間Ｔ１３の後に、デッドタイムＤＴ１２が設けられる。デッドタイムＤＴ１２の後に、スイッチングデバイスＱ２，Ｑ３の同時オン期間Ｔ２３が設けられる。同時オン期間Ｔ２３の後に、デッドタイムＤＴ３４が設けられる。デッドタイムＤＴ３４の後に、スイッチングデバイスＱ２，Ｑ４の同時オン期間Ｔ２４が設けられる。同時オン期間Ｔ２４の後に、デッドタイムＤＴ１２が設けられる。

【0022】

位相シフト法によって、位相角α＝π／ｎとすることにより、出力電圧Ｖｐにおけるｎ次の高調波成分を抑制することができることが知られている。例えば、α＝π／３とすることで、３次の高調波成分を抑制できる。

【0023】

＜３．位相シフト法の課題＞
しかしながら、位相シフト法において次のような課題があることが本願発明者による鋭意検討によって見出された。図３Ａは、位相シフト法を用いた場合の理想的な出力電圧Ｖｐの波形を示す。図３Ａに示す波形は、スイッチングデバイスの順方向の導通抵抗および逆方向の導通抵抗がいずれも０であると仮定した場合に得られる。なお、順方向の導通抵抗は、スイッチングデバイスをオン状態とした場合の抵抗（オン抵抗）である。逆方向の導通抵抗は、例えば、図１のようにスイッチングデバイスがＭＯＳＦＥＴである場合は、ＭＯＳＦＥＴに内蔵されるボディダイオードによる抵抗のことである。

【0024】

しかしながら、実際にはスイッチングデバイスには順方向の導通抵抗と逆方向の導通抵抗が存在する。図４は、電圧Ｖと電流ＩのＶＩ特性における順方向のＶＩ特性ＶＩ１と逆方向のＶＩ特性ＶＩ２の一例を示す図である。スイッチングデバイスがオン状態の場合の導通による順方向のＶＩ特性ＶＩ１では、電圧と電流ともに０から上昇する。一方、スイッチングデバイスがオフ状態の場合の逆方向導通（ＭＯＳＦＥＴであればボディダイオードを導通）によるＶＩ特性ＶＩ２では、電圧が順電圧Ｖｆ０以下では電流は０であるが、順電圧Ｖｆ０を超えると電流が立ち上がる。図４は、一般的なスイッチングデバイスにおける特性であり、このように一般的には逆方向導通による導通抵抗は、順方向導通による導通抵抗に比べて大きい。

【0025】

このような順方向と逆方向の導通抵抗の差を考慮した場合、図３Ｂに示すような出力電圧Ｖｐの波形となることが見出された。これについて、図５を参照して説明する。図５は、位相シフト法を用いたスイッチング制御を行う場合に生じる３つのモード（モード１，２，３）におけるスイッチング状態と出力電圧Ｖｐを示す図である。

【0026】

先述したようにスイッチングデバイスＱ１，Ｑ４の同時オン期間Ｔ１４（図２）は、図５に示すモード１に相当する。この場合、直流電源ＥがスイッチングデバイスＱ１，Ｑ
４に対して直列に接続される。電流Ｉｐは、直流電源Ｅの正極からスイッチングデバイスＱ１、Ｑ４を順に経由して、直流電源Ｅの負極へ流れる。これにより、出力電圧Ｖｐ＝Ｅ－２・Ｒｏｎ・Ｉｐとなる。ただし、Ｒｏｎ：スイッチングデバイスの順方向の導通抵抗である。

【0027】

次に、スイッチングデバイスＱ３，Ｑ４のデッドタイムＤＴ３４（図２）では、スイッチングデバイスＱ１はオン状態、Ｑ２はオフ状態である。この場合は、図５に示すモード２に相当し、電流Ｉｐは、スイッチングデバイスＱ３のボディダイオードおよびスイッチングデバイスＱ１を順に流れる。このように、ボディダイオードとＭＯＳＦＥＴを還流することになり、出力電圧Ｖｐ＝－（Ｒｏｎ＋Ｒｄｉ）・Ｉｐとなる。ただし、Ｒｄｉ：スイッチングデバイスの逆方向の導通抵抗である。

【0028】

次に、スイッチングデバイスＱ１，Ｑ３の同時オン期間Ｔ１３（図２）では、スイッチングデバイスＱ２，Ｑ４はオフ状態であり、図５に示すモード３に相当する。この場合、電流Ｉｐは、スイッチングデバイスＱ３とＱ１を順に流れる。このように、２つのＭＯＳＦＥＴを還流することになり、出力電圧Ｖｐ＝－２・Ｒｏｎ・Ｉｐとなる。

【0029】

同時オン期間Ｔ１３において、電流Ｉｐの流れる方向が逆方向となり、出力電圧Ｖｐ＝２・Ｒｏｎ・Ｉｐとなる。以降、同時オン期間Ｔ２３は、直流電源Ｅが接続されるモード１に相当し、デッドタイムＤＴ１２，ＤＴ３４は、ボディダイオードとＭＯＳＦＥＴを還流するモード２に相当し、同時オン期間Ｔ２４は、２つのＭＯＳＦＥＴを還流するモード３に相当する。

【0030】

これにより、導通抵抗を０とした場合の理想的な出力電圧Ｖｐの波形は図３Ａのようになり、波形のひずみがなく、高調波成分を抑制することができる。しかしながら、実際には、順方向および逆方向の導通抵抗による上記各モードの動作により、図３Ｂに示すように出力電圧Ｖｐの波形にひずみが生じる。具体的には、図３Ｂに示すように、順方向と逆方向の導通抵抗の差により、モード２（デッドタイム）の期間の電圧値がモード３（還流）の期間の電圧値からずれることで、波形にひずみが生じている。これにより、位相シフト法を用いたとしても、実際には出力電圧Ｖｐに除去しきれない高調波成分が残ることが分かる。

【0031】

図６は、出力電圧Ｖｐの周波数成分の理想的な分布と実測の分布の一例を示す。なお、図６は、３次の高調波成分を抑制する位相シフト法（α＝π／３）を用いた場合の結果である。このように、導通抵抗を考慮しない理想的な周波数成分では、３次の高調波成分（ここでは２５０ｋＨｚ付近）を抑制できているが、実際の導通抵抗を考慮した実測の周波数成分では、３次の高調波成分を十分に抑制できていないことが分かる。

【0032】

＜４．導通抵抗の設定＞
上記を鑑みると、スイッチングデバイスの順方向と逆方向の導通抵抗の差をなるべく小さくすることで、出力電圧Ｖｐにおける高調波成分を抑制できることになる。例えば図３Ｃには、スイッチングデバイスＱ１，Ｑ２，Ｑ３，Ｑ４それぞれの順方向と逆方向の導通抵抗の差をほぼ０とした状態で位相シフト法を用いた場合の出力電圧Ｖｐの波形を示す。このように、図３Ｂの波形と比べて、モード３（還流）からのモード２（デッドタイム）の電圧値のずれを抑制することができ、波形のひずみを抑制できる。これにより、高調波成分を抑制できる。

【0033】

ここで、図７は、出力電圧Ｖｐにおけるｎ次の高調波成分を算出する理論式である。図７の理論式は、図５で説明した回路モード分解と回路方程式をフーリエ級数展開に利用することで得られ、図７においてＶｐａ：第３モード、Ｖｐｂ：第２モード、Ｖｐｃ：第１モードである。

【0034】

また、図７において、θ：出力電圧Ｖｐと電流Ｉｐの位相差、α：位相シフト角、ω：角周波数（＝２πｆ、ｆは基本周波数）、ＤＴ：デッドタイム、Ｖｆ０：スイッチングデバイスのボディダイオード（逆導通）の順電圧、Ｉ０：電流Ｉｐの振幅、Ｒｏｎ：スイッチングデバイスの順方向の導通抵抗、ａ：スイッチングデバイスの逆方向導通におけるＶＩ特性の傾き（図４における特性ＶＩ２の傾き）である。

【0035】

図７において、仮にスイッチングデバイスの順方向と逆方向の導通抵抗＝０とすれば、図７における係数Ａ＝Ｂ＝０となり、Ｖｐｃにおける破線で囲む項だけが残るため、α＝π／（２ｋ－１）とすれば、Ｖｐ＝０となり、高調波成分を除去することができる。しかしながら、実際には、上記導通抵抗の存在により図７に示す式となり、α＝π／（２ｋ－１）としただけでは、図７に示す破線の項だけ除去されるため、高調波成分を除去しきれない。

【0036】

図８Ａ，図８Ｂは、上記図７で示す理論式を用いてシミュレーションを行った結果の一例を示す。図８Ａでは、Ｒｏｎ＝６ｍΩで固定して、逆方向の導通抵抗Ｒｄｉを変化させた場合の３次高調波成分の挙動を示す。なお、Ｒｄｉ＝（１／ａ）＋（Ｖｆｏ／Ｉ）で表される（Ｉは、逆方向の導通抵抗に流れる電流）。このように、Ｒｄｉ＝６ｍΩで３次高調波成分は最小となる。

【0037】

一方、図８Ｂは、Ｒｄｉ＝１１０ｍΩで固定して、順方向の導通抵抗Ｒｏｎを変化させた場合の３次高調波成分の挙動を示す。このように、Ｒｏｎ＝１１０ｍΩで３次高調波成分は最小となる。従って、順方向と逆方向の導通抵抗の差を小さくすることで高調波成分を抑制できることが分かる。

【0038】

逆方向の導通抵抗は電流に依存するため、定格電流の半分の電流をスイッチングデバイスに流した場合に逆方向の導通抵抗が順方向の導通抵抗の３００％以下かつ１００％以上とすることが好ましい。

【0039】

＜５．スイッチングデバイスの実施形態＞
ここでは、ブリッジ回路の出力電圧における高調波成分を抑制するために有効となるスイッチングデバイスの各種実施形態について述べる。図９Ａは、第１実施形態に係るスイッチングデバイス１１を示す図である。スイッチングデバイス１１は、ボディダイオードＢＤを内蔵したＮＭＯＳトランジスタ１１Ａ（Ｎチャネル型ＭＯＳＦＥＴ）を有する。この場合、ＮＭＯＳトランジスタ１１Ａの順方向導通抵抗（オン抵抗）と、ボディダイオードＢＤの逆方向導通抵抗の差をなるべく小さく設定すればよい。

【0040】

なお、ＮＭＯＳトランジスタ１１Ａは、半導体材料として、例えばＳｉあるいはＳｉＣを用いることが好適である。順方向と逆方向の導通抵抗の差をＭＯＳトランジスタのチップの作り込みで小さくしやすいからである。なお、高出力のワイヤレス給電などには、スイッチングデバイスの高周波駆動が必要となり、ＳｉＣを用いたスイッチングデバイスが有効である。必要な電流容量によってスイッチングデバイスのチップサイズが決まり、チップサイズでスイッチング速度が決まり、スイッチング速度に応じてデッドタイムが設定される。従って、スイッチング周波数に依存せずデッドタイムが設定されるため、スイッチング周波数が高周波であると、スイッチング周期に対するデッドタイムの割合が大きくなり、波形のひずみによる高調波成分が問題となりやすい。そこで、本実施形態のように、ＳｉＣを用いたスイッチングデバイスにおいて導通抵抗の差を小さくすることが特に有効となる。

【0041】

図９Ｂは、第２実施形態に係るスイッチングデバイス１２を示す図である。スイッチングデバイス１２は、ボディダイオードＢＤを内蔵したＮＭＯＳトランジスタ１２Ａと、ＮＭＯＳトランジスタ１２Ａに対して逆並列に接続された逆並列ダイオード１２Ｂと、を有する。逆並列ダイオード１２ＢとＮＭＯＳトランジスタ１２Ａは、個別のチップである。ＮＭＯＳトランジスタ１２Ａの順方向導通抵抗と、逆並列ダイオード１２Ｂの逆方向導通抵抗の差をなるべく小さく設定する。これにより、ボディダイオードＢＤと逆並列ダイオード１２Ｂのうち導通抵抗の小さい逆並列ダイオード１２Ｂのほうに電流が流れる。

【0042】

このような実施形態であれば、ＭＯＳトランジスタに対して外付けで逆並列ダイオードを接続するため、導通抵抗の差を小さくすることがしやすい。なお、ＧａＮを半導体材料として用いたパワーデバイス（代表的にはＨＥＭＴ（High Electron Mobility Transistor）など）をスイッチングデバイスに使用する場合も、当該パワーデバイスに対して逆並列ダイオードを接続することが好ましい。ＧａＮを用いたパワーデバイスでは、順方向と逆方向の導通抵抗の差が大きく、チップの作り込みで導通抵抗の差を小さくすることは容易でないからである。

【0043】

図９Ｃは、第３実施形態に係るスイッチングデバイス１３を示す図である。スイッチングデバイス１３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）１３Ａと、ＩＧＢＴ１３Ａに対して逆並列接続される逆並列ダイオード１３Ｂと、を有する。逆並列ダイオード１３Ｂは、ＦＷＤ（フリーホイールダイオード）とも呼ばれる。ＩＧＢＴ１３Ａと逆並列ダイオード１３Ｂとは、個別のチップである。ＩＧＢＴ１３Ａの順方向導通抵抗と、逆並列ダイオード１３Ｂの逆方向導通抵抗の差がなるべく小さく設定される。このような実施形態であれば、ＩＧＢＴに対して外付けで逆並列ダイオードを接続するため、導通抵抗の差を小さくすることがしやすい。なお、ＦＷＤを内蔵したＩＧＢＴを使用してもよい。

【0044】

＜６．その他＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。

【0045】

＜７．付記＞
以上のように、例えば、本開示に係る半導体スイッチングデバイス（Ｑ１～Ｑ４）は、定格電流の半分の電流が流れる場合に逆方向の導通抵抗が順方向の導通抵抗の３００％以下である構成としている（第１の構成）。

【0046】

また、上記第１の構成において、順方向の導通抵抗と逆方向の導通抵抗が等しい構成としてもよい（第２の構成）。

【0047】

また、上記第１または第２の構成において、前記半導体スイッチングデバイス（１１）は、スイッチング素子（１１Ａ）を有し、前記逆方向の導通抵抗は、前記スイッチング素子に内蔵されるボディダイオード（ＢＤ）の抵抗である構成としてもよい（第３の構成）。

【0048】

また、上記第３の構成において、前記スイッチング素子（１１Ａ）は、半導体材料としてＳｉまたはＳｉＣを用いて構成されることとしてもよい（第４の構成）。

【0049】

また、上記第１または第２の構成において、前記半導体スイッチングデバイス（１２）は、スイッチング素子（１２Ａ）と、前記スイッチング素子に逆並列接続される逆並列ダイオード（１２Ｂ）と、を有する構成としてもよい（第５の構成）。

【0050】

また、上記第５の構成において、前記スイッチング素子（１２Ａ）は、半導体材料としてＧａＮを用いて構成されるパワーデバイスである構成としてもよい（第６の構成）。

【0051】

また、上記第５の構成において、前記スイッチング素子（１３Ａ）は、ＩＧＢＴである構成としてもよい（第７の構成）。

【0052】

また、本開示の一態様に係るブリッジ回路（１）は、ハイサイドのハイサイドスイッチ（Ｑ１，Ｑ３）とローサイドのローサイドスイッチ（Ｑ２，Ｑ４）とが直列に接続されて構成されるハーフブリッジ（ＨＢ１，ＨＢ２）を１つ以上備え、
前記ハイサイドスイッチと前記ローサイドスイッチが上記第１から第７のいずれかの構成とした半導体スイッチングデバイスである構成としている（第８の構成）。

【0053】

また、上記第８の構成において、前記ハイサイドスイッチとしての第１スイッチ（Ｑ１）と、前記ローサイドスイッチとしての第２スイッチ（Ｑ２）と、を有する第１ハーフブリッジ（ＨＢ１）と、
前記ハイサイドスイッチとしての第３スイッチ（Ｑ３）と、前記ローサイドスイッチとしての第４スイッチ（Ｑ４）と、を有する第２ハーフブリッジ（ＨＢ２）と、
を備え、
前記第１スイッチと前記第２スイッチとの間にデッドタイムが設けられ、
前記第１スイッチのオン期間が所定の位相シフト角だけシフトされて前記第４スイッチのオン期間とされ、
前記第２スイッチのオン期間が前記位相シフト角だけシフトされて前記第３スイッチのオン期間とされる構成としてもよい（第９の構成）。

【0054】

また、本開示の一態様に係る電力変換装置（５０）は、上記第８または第９の構成としたブリッジ回路（１）を備える（第９の構成）。

【産業上の利用可能性】

【0055】

本開示は、例えば、各種用途の電力変換装置に利用することが可能である。

【符号の説明】

【0056】

１ ブリッジ回路
１０ １次側回路
１１ スイッチングデバイス
１１Ａ ＮＭＯＳトランジスタ
１２ スイッチングデバイス
１２Ａ ＮＭＯＳトランジスタ
１２Ｂ 逆並列ダイオード
１３ スイッチングデバイス
１３Ａ ＩＧＢＴ
１３Ｂ 逆並列ダイオード
２０ ２次側回路
５０ 電力変換装置
ＢＤ ボディダイオード
Ｃｐ キャパシタ
Ｅ 直流電源
ＨＢ１，ＨＢ２ ハーフブリッジ
Ｌｐ １次側インダクタ
ＮＭ ＮＭＯＳトランジスタ
Ｑ１，Ｑ２，Ｑ３，Ｑ４ スイッチングデバイス

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図9A】

【図9B】

【図9C】