ホーム > 特許ランキング > 日本電信電話株式会社
特開2024-124961スケジューリング装置、スケジューリング方法及びプログラム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024124961
(43)【公開日】2024-09-13
(54)【発明の名称】スケジューリング装置、スケジューリング方法及びプログラム
(51)【国際特許分類】
G06N 10/60 20220101AFI20240906BHJP
【ＦＩ】
G06N10/60
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023032980
(22)【出願日】2023-03-03
(71)【出願人】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(74)【代理人】
【識別番号】110004381
【氏名又は名称】弁理士法人ＩＴＯＨ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100124844
【弁理士】
【氏名又は名称】石原 隆治
(72)【発明者】
【氏名】鈴木 泰成
(72)【発明者】
【氏名】徳永 裕己
(72)【発明者】
【氏名】浜田 航宇
(57)【要約】 （修正有）
【課題】格子手術のスケジュールを最適化するスケジューリング装置、スケジューリング方法及びプログラムを提供する。
【解決手段】誤り耐性量子計算装置において、制御装置のスケジューリング処理部は、論理量子ビットが配置可能なセルのサイズ、論理量子ビットが配置されているセルのリスト及び複数の格子手術の命令列とを入力する入力部と、前記セルのサイズの二次元グリッド平面に対して時間方向の軸を加えて拡張した三次元空間内において、所定の制約条件の下で経路探索により、格子手術の命令に含まれる始点及び終点間の経路を計算する経路計算部と、前記経路が所定の条件を満たす場合は、最適な経路を始点及び終点間の経路と等しくし、満たさない場合は、始点及び終点間の経路を前記条件を満たすように調整した調整後経路とする経路設定部と、格子手術を実行する量子プロセッサに対する制御命令として経路列をスケジューリングする出力部と、を有する。
【選択図】図３
【解決手段】誤り耐性量子計算装置において、制御装置のスケジューリング処理部は、論理量子ビットが配置可能なセルのサイズ、論理量子ビットが配置されているセルのリスト及び複数の格子手術の命令列とを入力する入力部と、前記セルのサイズの二次元グリッド平面に対して時間方向の軸を加えて拡張した三次元空間内において、所定の制約条件の下で経路探索により、格子手術の命令に含まれる始点及び終点間の経路を計算する経路計算部と、前記経路が所定の条件を満たす場合は、最適な経路を始点及び終点間の経路と等しくし、満たさない場合は、始点及び終点間の経路を前記条件を満たすように調整した調整後経路とする経路設定部と、格子手術を実行する量子プロセッサに対する制御命令として経路列をスケジューリングする出力部と、を有する。
【選択図】図３
【特許請求の範囲】
【請求項1】
論理量子ビットが配置可能なセルのサイズｗと、前記論理量子ビットが配置されているセルのリストＰと、ｍ個の格子手術の命令列（Ｏ０，・・・，Ｏｍ－１）とを入力する入力部と、
前記論理量子ビットが配置されるサイズｗの二次元グリッド平面に対して時間方向の軸を加えて拡張した三次元空間内において、所定の制約条件の下で経路探索により、前記格子手術の命令Ｏａ（ａ∈｛０，・・・，ｍ－１｝）に含まれる始点及び終点間の経路ωａを計算する経路計算部と、
前記経路ωａが所定の条件を満たす場合はＷａ'＝ωａ、前記経路ωａが前記条件を満たさない場合は前記経路ωａが前記条件を満たすように調整した調整後経路ωａ'をＷａ'＝ωａ'として設定する経路設定部と、
前記格子手術を実行する量子プロセッサに対する制御命令として経路列（Ｗ０'，・・・，Ｗｍ－１'）をスケジューリングする出力部と、
を有するスケジューリング装置。
前記論理量子ビットが配置されるサイズｗの二次元グリッド平面に対して時間方向の軸を加えて拡張した三次元空間内において、所定の制約条件の下で経路探索により、前記格子手術の命令Ｏａ（ａ∈｛０，・・・，ｍ－１｝）に含まれる始点及び終点間の経路ωａを計算する経路計算部と、
前記経路ωａが所定の条件を満たす場合はＷａ'＝ωａ、前記経路ωａが前記条件を満たさない場合は前記経路ωａが前記条件を満たすように調整した調整後経路ωａ'をＷａ'＝ωａ'として設定する経路設定部と、
前記格子手術を実行する量子プロセッサに対する制御命令として経路列（Ｗ０'，・・・，Ｗｍ－１'）をスケジューリングする出力部と、
を有するスケジューリング装置。
【請求項2】
前記経路計算部は、
前記始点に配置されている第１の論理量子ビットの（ｘ，ｙ）座標と前記第１の論理量子ビットが最後に利用された時刻を示すｚ座標とを持つ点を始点ｐｉ'、前記終点に配置されている第２の論理量子ビットの（ｘ，ｙ）座標と前記第２の論理量子ビットが最後に利用された時刻を示すｚ座標とを持つ点を終点ｐｊ'として、前記始点ｐｉ'から前記終点ｐｊ'までの経路であって、前記三次元空間内の点を端点に持ち、かつ、ｘ軸方向、ｙ軸方向又はｚ軸方向のいずれかの方向と平行なエッジで構成される経路を、前記経路ωａとして計算する、請求項１に記載のスケジューリング装置。
前記始点に配置されている第１の論理量子ビットの（ｘ，ｙ）座標と前記第１の論理量子ビットが最後に利用された時刻を示すｚ座標とを持つ点を始点ｐｉ'、前記終点に配置されている第２の論理量子ビットの（ｘ，ｙ）座標と前記第２の論理量子ビットが最後に利用された時刻を示すｚ座標とを持つ点を終点ｐｊ'として、前記始点ｐｉ'から前記終点ｐｊ'までの経路であって、前記三次元空間内の点を端点に持ち、かつ、ｘ軸方向、ｙ軸方向又はｚ軸方向のいずれかの方向と平行なエッジで構成される経路を、前記経路ωａとして計算する、請求項１に記載のスケジューリング装置。
【請求項3】
前記エッジは、前記エッジの中点のｚ座標値に応じて指数的に増加する重みを持ち、
前記経路計算部は、最短経路探索により、前記経路ωａを計算する、請求項２に記載のスケジューリング装置。
前記経路計算部は、最短経路探索により、前記経路ωａを計算する、請求項２に記載のスケジューリング装置。
【請求項4】
前記経路計算部は、
（ｘ，ｙ）座標を経由するコストが２Ｃ（ｘ，ｙ）（ただし、Ｃ（ｘ，ｙ）は、これまでに（ｘ，ｙ）座標が利用された数）となる二次元平面上で前記第１の論理量子ビットの（ｘ，ｙ）座標を始点、前記第２の論理量子ビットの（ｘ，ｙ）座標を終点とする最短経路探索により第１の経路を計算し、
前記第１の経路を達成できる三次元的な第２の経路であって、かつ、最もｚ座標値が低い座標を沿って繋ぐような第２の経路を、前記経路ωａとして計算する、請求項２に記載のスケジューリング装置。
（ｘ，ｙ）座標を経由するコストが２Ｃ（ｘ，ｙ）（ただし、Ｃ（ｘ，ｙ）は、これまでに（ｘ，ｙ）座標が利用された数）となる二次元平面上で前記第１の論理量子ビットの（ｘ，ｙ）座標を始点、前記第２の論理量子ビットの（ｘ，ｙ）座標を終点とする最短経路探索により第１の経路を計算し、
前記第１の経路を達成できる三次元的な第２の経路であって、かつ、最もｚ座標値が低い座標を沿って繋ぐような第２の経路を、前記経路ωａとして計算する、請求項２に記載のスケジューリング装置。
【請求項5】
前記条件は、前記経路ωａ'に含まれる部分経路のうち、前記部分経路を構成する最初のエッジはｘ軸方向又はｙ軸方向のいずれか一方と平行であり、最後のエッジは前記一方とは異なる他方と平行であり、かつ、前記最初のエッジと前記最後のエッジ以外のエッジはｚ軸方向と平行である部分経路を示す回転点の数は偶数であることを表し、
前記経路設定部は、
前記経路ωａが前記条件を満たさない場合、前記終点ｐｊ'を端点に持つエッジの直前に、ｚ軸方向と平行であるエッジも含めてオーバヘッドが小さくなる前記回転点を追加した前記調整後経路ωａ'を作成し、前記調整後経路ωａ'をＷａ'＝ωａ'として設定する、請求項２乃至４の何れか一項に記載のスケジューリング装置。
前記経路設定部は、
前記経路ωａが前記条件を満たさない場合、前記終点ｐｊ'を端点に持つエッジの直前に、ｚ軸方向と平行であるエッジも含めてオーバヘッドが小さくなる前記回転点を追加した前記調整後経路ωａ'を作成し、前記調整後経路ωａ'をＷａ'＝ωａ'として設定する、請求項２乃至４の何れか一項に記載のスケジューリング装置。
【請求項6】
論理量子ビットが配置可能なセルのサイズｗと、前記論理量子ビットが配置されているセルのリストＰと、ｍ個の格子手術の命令列（Ｏ０，・・・，Ｏｍ－１）とを入力する入力手順と、
前記論理量子ビットが配置されるサイズｗの二次元グリッド平面に対して時間方向の軸を加えて拡張した三次元空間内において、所定の制約条件の下で経路探索により、前記格子手術の命令Ｏａ（ａ∈｛０，・・・，ｍ－１｝）に含まれる始点及び終点間の経路ωａを計算する経路計算手順と、
前記経路ωａが所定の条件を満たす場合はＷａ'＝ωａ、前記経路ωａが前記条件を満たさない場合は前記経路ωａが前記条件を満たすように調整した調整後経路ωａ'をＷａ'＝ωａ'として設定する経路設定手順と、
前記格子手術を実行する量子プロセッサに対する制御命令として経路列（Ｗ０'，・・・，Ｗｍ－１'）をスケジューリングする出力手順と、
をコンピュータが実行するスケジューリング方法。
前記論理量子ビットが配置されるサイズｗの二次元グリッド平面に対して時間方向の軸を加えて拡張した三次元空間内において、所定の制約条件の下で経路探索により、前記格子手術の命令Ｏａ（ａ∈｛０，・・・，ｍ－１｝）に含まれる始点及び終点間の経路ωａを計算する経路計算手順と、
前記経路ωａが所定の条件を満たす場合はＷａ'＝ωａ、前記経路ωａが前記条件を満たさない場合は前記経路ωａが前記条件を満たすように調整した調整後経路ωａ'をＷａ'＝ωａ'として設定する経路設定手順と、
前記格子手術を実行する量子プロセッサに対する制御命令として経路列（Ｗ０'，・・・，Ｗｍ－１'）をスケジューリングする出力手順と、
をコンピュータが実行するスケジューリング方法。
【請求項7】
論理量子ビットが配置可能なセルのサイズｗと、前記論理量子ビットが配置されているセルのリストＰと、ｍ個の格子手術の命令列（Ｏ０，・・・，Ｏｍ－１）とを入力する入力手順と、
前記論理量子ビットが配置されるサイズｗの二次元グリッド平面に対して時間方向の軸を加えて拡張した三次元空間内において、所定の制約条件の下で経路探索により、前記格子手術の命令Ｏａ（ａ∈｛０，・・・，ｍ－１｝）に含まれる始点及び終点間の経路ωａを計算する経路計算手順と、
前記経路ωａが所定の条件を満たす場合はＷａ'＝ωａ、前記経路ωａが前記条件を満たさない場合は前記経路ωａが前記条件を満たすように調整した調整後経路ωａ'をＷａ'＝ωａ'として設定する経路設定手順と、
前記格子手術を実行する量子プロセッサに対する制御命令として経路列（Ｗ０'，・・・，Ｗｍ－１'）をスケジューリングする出力手順と、
をコンピュータに実行させるプログラム。
前記論理量子ビットが配置されるサイズｗの二次元グリッド平面に対して時間方向の軸を加えて拡張した三次元空間内において、所定の制約条件の下で経路探索により、前記格子手術の命令Ｏａ（ａ∈｛０，・・・，ｍ－１｝）に含まれる始点及び終点間の経路ωａを計算する経路計算手順と、
前記経路ωａが所定の条件を満たす場合はＷａ'＝ωａ、前記経路ωａが前記条件を満たさない場合は前記経路ωａが前記条件を満たすように調整した調整後経路ωａ'をＷａ'＝ωａ'として設定する経路設定手順と、
前記格子手術を実行する量子プロセッサに対する制御命令として経路列（Ｗ０'，・・・，Ｗｍ－１'）をスケジューリングする出力手順と、
をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、スケジューリング装置、スケジューリング方法及びプログラムに関する。
【背景技術】
【0002】
量子コンピュータは量子ビットと呼ばれる素子で構成されるが、量子ビットにはエラーが生じやすいため、量子コンピュータの計算を進めていくためにはそのエラーを訂正する必要がある。一方で、量子ビットはその性質により、直接観測してエラーの有無を調べることはできない。このため、異なる役割を持つ複数の物理量子ビットを符号化して１つの論理量子ビットを構成する量子誤り訂正符号という仕組みが提案されている。
【0003】
代表的な量子誤り訂正符号の１つである表面符号で符号化された複数の論理量子ビットに対して誤りに耐性のある形で操作を行う手法として、格子手術が知られている。与えられたプログラムを効率的に完了するためには、複数の格子手術が並列に行えるように２つの論理量子ビットのブロックを繋ぐパス（経路）を最適化した上で、それらの格子手術を制御命令としてスケジュールする必要がある。非特許文献１では、このパスの最適化に関して一定の拡張を加えた上で、貪欲法を用いて現実的な時間で求めることが可能な近似解法を提案している。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】Beverland, M., Kliuchnikov, V., & Schoute, E. (2022). "Surface code compilation via edge-disjoint paths.", PRX Quantum, 3(2), 020342.
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、一般に貪欲法を用いた解法は最適解からは遠いケースが多いことが知られており、また現実的な時間で実施できるより効率的なパスの探索は未解明である。
【0006】
本開示は、上記の点に鑑みてなされたもので、格子手術のスケジュールを最適化する技術を提供する。
【課題を解決するための手段】
【0007】
本開示の一態様によるスケジューリング装置は、論理量子ビットが配置可能なセルのサイズｗと、前記論理量子ビットが配置されているセルのリストＰと、ｍ個の格子手術の命令列（Ｏ０，・・・，Ｏｍ－１）とを入力する入力部と、前記論理量子ビットが配置されるサイズｗの二次元グリッド平面に対して時間方向の軸を加えて拡張した三次元空間内において、所定の制約条件の下で経路探索により、前記格子手術の命令Ｏａ（ａ∈｛０，・・・，ｍ－１｝）に含まれる始点及び終点間の経路ωａを計算する経路計算部と、前記経路ωａが所定の条件を満たす場合はＷａ'＝ωａ、前記経路ωａが前記条件を満たさない場合は前記経路ωａが前記条件を満たすように調整した調整後経路ωａ'をＷａ'＝ωａ'として設定する経路設定部と、前記格子手術を実行する量子プロセッサに対する制御命令として経路列（Ｗ０'，・・・，Ｗｍ－１'）をスケジューリングする出力部と、を有する。
【発明の効果】
【0008】
格子手術のスケジュールを最適化する技術が提供される。
【図面の簡単な説明】
【0009】
【図1】本実施形態に係る誤り耐性量子計算装置の構成例を示す図である。
【図2】本実施形態に係る制御装置のハードウェア構成例を示す図である。
【図3】本実施形態に係る制御装置の機能構成例を示す図である。
【図4】本実施形態に係るスケジューリング処理の一例を示すフローチャートである。
【図5】経路探索の落とし込みの一例を示す図である。
【発明を実施するための形態】
【0010】
以下、本発明の一実施形態について説明する。
【0011】
＜量子誤り訂正符号＞
代表的な量子誤り訂正符号の１つとして、表面符号（参考文献１）と呼ばれるものがある。表面符号は、二次元のグリッド状に並んだデータ量子ビットと、観測用の補助量子ビットとで構成される。データ量子ビットは論理量子ビットの重ね合わせ状態を表すために用いられ、直接観測されることはない。補助量子ビットの観測値は、その補助量子ビットと隣接するデータ量子ビットに生じたエラーのパリティを与える。このパリティから、実際にデータ量子ビットに生じているエラーの種類と箇所を推定することが可能であり、これは「復号」と呼ばれる。
代表的な量子誤り訂正符号の１つとして、表面符号（参考文献１）と呼ばれるものがある。表面符号は、二次元のグリッド状に並んだデータ量子ビットと、観測用の補助量子ビットとで構成される。データ量子ビットは論理量子ビットの重ね合わせ状態を表すために用いられ、直接観測されることはない。補助量子ビットの観測値は、その補助量子ビットと隣接するデータ量子ビットに生じたエラーのパリティを与える。このパリティから、実際にデータ量子ビットに生じているエラーの種類と箇所を推定することが可能であり、これは「復号」と呼ばれる。
【0012】
誤り耐性量子計算においては二次元的に大規模集積化された量子ビットの列について、一部の二次元的なブロックをセルとして論理量子ビットを埋め込む。このセルのサイズを十分に大きくすることで、誤り訂正における論理誤り率を任意の値まで小さくすることができる。
【0013】
＜格子手術＞
表面符号で符号化された複数の論理量子ビットに対して誤りに耐性のある形で操作を行う手法として、格子手術（参考文献２）が知られている。格子手術は、二つの符号化された論理量子ビットのブロックを、論理量子ビットが埋め込まれていない領域を利用して一時的に接続し、所定の時間が経過した後に元の状態に戻すという操作である。格子手術の操作は、接続する二つの論理量子ビットのどちらかが既に別の操作を行っている場合は実施することはできない。それに加えて、二つの格子手術の操作を並列に行う場合、１つ目のペアに含まれるブロック同士を接続する経路と２つ目のペアに含まれるブロック同士を接続する経路は互いに交わってはいけない。したがって、操作の対象となる２つの論理量子ビットのブロックに関して演算が行われていない状況であったとしても、その２つのブロックを繋ぐ経路（パス）を量子ビットの配列全体の中から見出すことができない場合は、格子手術の操作を行うことはできないことになる。このため、与えられたプログラムを効率的に完了するためには、複数の格子手術が並列に行えるように、経路を最適化する必要がある。
表面符号で符号化された複数の論理量子ビットに対して誤りに耐性のある形で操作を行う手法として、格子手術（参考文献２）が知られている。格子手術は、二つの符号化された論理量子ビットのブロックを、論理量子ビットが埋め込まれていない領域を利用して一時的に接続し、所定の時間が経過した後に元の状態に戻すという操作である。格子手術の操作は、接続する二つの論理量子ビットのどちらかが既に別の操作を行っている場合は実施することはできない。それに加えて、二つの格子手術の操作を並列に行う場合、１つ目のペアに含まれるブロック同士を接続する経路と２つ目のペアに含まれるブロック同士を接続する経路は互いに交わってはいけない。したがって、操作の対象となる２つの論理量子ビットのブロックに関して演算が行われていない状況であったとしても、その２つのブロックを繋ぐ経路（パス）を量子ビットの配列全体の中から見出すことができない場合は、格子手術の操作を行うことはできないことになる。このため、与えられたプログラムを効率的に完了するためには、複数の格子手術が並列に行えるように、経路を最適化する必要がある。
【0014】
ただし、格子手術をできるだけ並列に実施し、最適な接続方法を探索する問題はＮＰ困難と呼ばれる計算量クラスに属し、最適解を得るにはプログラムのサイズに対して指数関数的に増大する時間が必要になることが知られている（参考文献３）。非特許文献１では、このパスの最適化に関して一定の拡張を加えた上で、貪欲法を用いて現実的な時間で求めることが可能な近似解法を提案している。しかしながら、上述したように、一般に貪欲法を用いた解法は最適解からは遠いケースが多いことが知られており、また現実的な時間で実施できるより効率的なパスの探索は未解明である。
【0015】
そこで、以下の実施形態では、非特許文献１で提案されている格子手術の拡張の下でより効率的なパスを探索し、与えられたプログラムをより効率的に実行することができる誤り耐性量子計算装置１０について説明する。
【0016】
＜各種定義の準備＞
以下、本実施形態に係る誤り耐性量子計算装置１０の説明に必要な各種定義を準備する。
以下、本実施形態に係る誤り耐性量子計算装置１０の説明に必要な各種定義を準備する。
【0017】
誤り耐性量子計算装置１０において、量子ビットを確保可能なセルは幅と高さ（幅と高さをまとめてサイズともいう。）がｗとなる二次元のグリッド座標系に配置されているものとする。このとき、論理量子ビットを埋め込み可能なすべてのセルの集合をＶ＝｛（ｘ，ｙ）｜０≦ｘ，ｙ＜ｗ｝とする。
【0018】
セルには論理量子ビットを埋め込むことが可能であるが、すべてのセルに論理量子ビットの情報が埋め込まれているわけではない。以下では、ｎ個の論理量子ビットが配置されているものとし、ｉ（０≦ｉ＜ｎ）番目の論理量子ビットはｐｉ∈Ｖに配置されているものとする。また、論理量子ビットが配置されているすべてのセルのリストをＰ＝（ｐ０，・・・，ｐｎ－１）とする。
【0019】
格子手術の命令は、二つの論理量子ビットのセルを繋ぐ命令である。格子手術では、二つのセルを繋ぐとき、繋ぐべき辺に制約がある。制約はＨ，Ｖの２種類のいずれかであり、Ｈの場合はセルの左右の辺のどちらかを、Ｖの場合はセルの上下の辺のどちらかを繋がなければならない。したがって、格子手術の命令Ｏは、接続対象となる２つの論理量子ビットの添え字である（ｉ，ｊ）∈［０，・・・，ｎ－１］２と、それぞれの論理量子ビットを上下と左右のどちらで繋ぐ必要があるかを表す制約（ｄ，ｄ'）∈｛Ｈ，Ｖ｝２とで表現される。すなわち、Ｏ＝（ｉ，ｊ，ｄ，ｄ'）と表現される。
【0020】
誤り耐性量子計算装置１０に与えられるプログラム（以下、対象プログラムともいう。）は、当該誤り耐性量子計算装置１０が備える量子プロセッサ２００（後述）において量子ビットが確保可能なセルの幅及び高さｗ、論理量子ビットが配置されているセルのリストＰ、ｍ個の格子手術の命令列（Ｏ０，・・・，Ｏｍ－１）となる。このとき、できるだけ短い時間ですべての格子手術の命令を処理することが目的である。
【0021】
格子手術の命令Ｏ＝（ｉ，ｊ，ｄ，ｄ'）を処理するために二つの論理量子ビットのセル（ｐｉ，ｐｊ）を繋ぐとき、通常の格子手術の場合は二次元平面上で論理量子ビットが埋め込まれていないセルのみを使って、二つのセルを所定の辺の向きで繋ぐ必要がある。すなわち、セルの集合Ｖの中で隣り合っているセルのペアを表す辺集合をＥ⊂Ｖ×Ｖとして、ｐｉとｐｊを連続的に繋ぐ経路Ｗ＝（ｅ０，・・・，ｅｋ－１）を選択する必要がある。ここで、ｅ０，・・・，ｅｋ－１∈Ｅである。また、ｄ，ｄ'による条件（制約）を満たすように最初と最後の辺ｅ０，ｅｋ－１を選択する必要があり、経路の始点と終点以外に論理量子ビットが埋め込まれている座標ｐが経路Ｗ中の辺に含まれていてはいけない。
【0022】
非特許文献１では、格子手術を実行する枠組みを以下の条件に拡張している。まず、セルの座標に時間を加えた三次元座標系をＶ'＝｛（ｘ，ｙ，ｔ）｜０≦ｘ，ｙ＜ｗ，０≦ｔ｝とする。辺（エッジ）も同様に拡張し、三次元座標系で隣接しているセルのペアを表す辺集合を時間方向にも拡張したものをＥ'⊂Ｖ'×Ｖ'とする。このとき、格子手術の命令Ｏ＝（ｉ，ｊ，ｄ，ｄ'）を処理するための経路Ｗ'＝（ｅ０'，・・・，ｅｋ－１'）は以下の条件１～条件６を満たせばよい。なお、以下、Ｖ'に含まれる点のことを「ノード」と呼ぶこともある。
【0023】
条件１：始点の（ｘ，ｙ）座標はｐｉと一致していなければならない。
【0024】
条件２：終点の（ｘ，ｙ）座標はｐｊと一致していなければならない。
【0025】
条件３：始点及び終点を繋ぐ辺ｅ０'及びｅｋ－１'はｘ軸又はｙ軸に沿って移動する辺であり、かつ、（ｄ，ｄ'）による条件（制約）を満たすものでなければならない。
【0026】
条件４：始点の時刻ｔは、始点のセルが最後に接続された時刻ｔ１'に対してｔ＞ｔ１'を満たさねばならない。同様に、終点の時刻ｔは、終点のセルが最後に接続された時刻ｔ２'に対してｔ＞ｔ２'を満たさねばならない。
【0027】
条件５：始点と終点を繋ぐ経路中の座標ｐ'＝（ｘ，ｙ，ｔ）について、（ｘ，ｙ）は論理量子ビットが配置されているセルのリストＰに含まれてはいけない。
【0028】
条件６：経路中の辺は、三次元空間においてｘ軸に沿った移動、ｙ軸に沿った移動、ｚ軸に沿った移動のいずれかに分類することができる。これを分類する関数をｆ：Ｅ'→｛Ｘ，Ｙ，Ｚ｝とする。ここで、Ｘはｘ軸に沿った移動、Ｙはｙ軸に沿った移動、Ｚはｚ軸に沿った移動をそれぞれ表す。また、経路中のサブシーケンス（ｅｓ'，・・・，ｅｔ'）（ただし、ｓ＜ｔ）に関して、ｓ＜ｌ＜ｔについてｆ（ｅｌ'）＝Ｚであり、ｆ（ｅｓ'），ｆ（ｅｔ'）∈｛Ｘ，Ｙ｝であり、かつ、ｆ（ｅｓ'）≠ｆ（ｅｔ'）であるような部分列を回転点と呼ぶことにする。このとき、経路中の回転数の数は偶数でなければならない。
【0029】
上記の条件１～条件６を満たすように、すべての格子手術の命令（Ｏ０，・・・，Ｏｍ－１）に関してそれぞれに対応する経路（Ｗ０'，・・・，Ｗｍ－１'）を選択する。このとき、各経路に含まれるノードの時刻ｔの最大値ｔｍａｘが、その命令の処理に要する時間に対応する。このため、このｔｍａｘを最小化するような経路の列（Ｗ０'，・・・，Ｗｍ－１'）を求めることが目的となる。
【0030】
＜誤り耐性量子計算装置１０の構成例＞
本実施形態に係る誤り耐性量子計算装置１０の構成例を図１に示す。図１に示すように、本実施形態に係る誤り耐性量子計算装置１０は、制御装置１００と、量子プロセッサ２００とを備える。
本実施形態に係る誤り耐性量子計算装置１０の構成例を図１に示す。図１に示すように、本実施形態に係る誤り耐性量子計算装置１０は、制御装置１００と、量子プロセッサ２００とを備える。
【0031】
制御装置１００は、量子プロセッサ２００に対して制御信号を送信し、量子プロセッサ２００から計算結果を取得する。これにより、誤り耐性量子計算が行われる。制御装置１００は、例えば、古典コンピュータ等により実現される。
【0032】
量子プロセッサ２００は、量子ビット（物理量子ビット）と呼ばれる量子２準位系を構成すると共に、物理量子ビットに対して、初期化、ゲート操作（ユニタリ変換）、測定等の物理演算を行う。量子ビットを実現するための物理系は特に限定されず、どのような物理系が使用されてもよい。例えば、物理系として、超伝導回路、イオントラップ、光子、量子ドット等を使用することができる。
【0033】
＜制御装置１００のハードウェア構成例＞
本実施形態に係る制御装置１００のハードウェア構成例を図２に示す。図２に示すように、本実施形態に係る制御装置１００は、入力装置１０１と、表示装置１０２と、外部Ｉ／Ｆ１０３と、通信Ｉ／Ｆ１０４と、ＲＡＭ（Random Access Memory）１０５と、ＲＯＭ（Read Only Memory）１０６と、補助記憶装置１０７と、プロセッサ１０８とを有する。これらの各ハードウェアは、それぞれがバス１０９を介して通信可能に接続される。
本実施形態に係る制御装置１００のハードウェア構成例を図２に示す。図２に示すように、本実施形態に係る制御装置１００は、入力装置１０１と、表示装置１０２と、外部Ｉ／Ｆ１０３と、通信Ｉ／Ｆ１０４と、ＲＡＭ（Random Access Memory）１０５と、ＲＯＭ（Read Only Memory）１０６と、補助記憶装置１０７と、プロセッサ１０８とを有する。これらの各ハードウェアは、それぞれがバス１０９を介して通信可能に接続される。
【0034】
入力装置１０１は、例えば、キーボード、マウス、タッチパネル、物理ボタン等である。表示装置１０２は、例えば、ディスプレイ、表示パネル等である。なお、制御装置１００は、例えば、入力装置１０１及び表示装置１０２のうちの少なくとも一方を有していなくてもよい。
【0035】
外部Ｉ／Ｆ１０３は、記録媒体１０３ａ等の外部装置とのインタフェースである。記録媒体１０３ａとしては、例えば、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disk）、ＳＤメモリカード（Secure Digital memory card）、ＵＳＢ（Universal Serial Bus）メモリカード等が挙げられる。
【0036】
通信Ｉ／Ｆ１０４は、量子プロセッサ２００との間で各種信号の送受信を行うためのインタフェースである。ＲＡＭ１０５は、プログラムやデータを一時保持する揮発性の半導体メモリ（記憶装置）である。ＲＯＭ１０６は、電源を切ってもプログラムやデータを保持することができる不揮発性の半導体メモリ（記憶装置）である。補助記憶装置１０７は、例えば、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）、フラッシュメモリ等の不揮発性の記憶装置（ストレージ装置）である。プロセッサ１０８は、例えば、ＣＰＵ（Central Processing Unit）等の演算装置である。
【0037】
なお、図２に示すハードウェア構成は一例であって、制御装置１００のハードウェア構成はこれに限られるものではない。例えば、制御装置１００は、複数の補助記憶装置１０７や複数のプロセッサ１０８を有していてもよいし、図示したハードウェアの一部を有していなくてもよいし、図示したハードウェア以外の種々のハードウェアを有していてもよい。
【0038】
＜制御装置１００の機能構成例＞
本実施形態に係る制御装置１００の機能構成例を図３に示す。図３に示すように、本実施形態に係る制御装置１００は、スケジューリング処理部１１０と、制御部１２０とを有する。これら各部は、例えば、制御装置１００にインストールされた１以上のプログラムが、プロセッサ１０８等に実行させる処理により実現される。また、本実施形態に係る制御装置１００は、記憶部１３０を有する。当該記憶部１３０は、例えば、補助記憶装置１０７等により実現される。
本実施形態に係る制御装置１００の機能構成例を図３に示す。図３に示すように、本実施形態に係る制御装置１００は、スケジューリング処理部１１０と、制御部１２０とを有する。これら各部は、例えば、制御装置１００にインストールされた１以上のプログラムが、プロセッサ１０８等に実行させる処理により実現される。また、本実施形態に係る制御装置１００は、記憶部１３０を有する。当該記憶部１３０は、例えば、補助記憶装置１０７等により実現される。
【0039】
スケジューリング処理部１１０は、対象プログラム（ｗ，Ｐ，（Ｏ０，・・・，Ｏｍ－１））が与えられたときに、その格子手術の命令列（Ｏ０，・・・，Ｏｍ－１）に対応する最適な経路列（Ｗ０'，・・・，Ｗｍ－１'）を制御命令列として制御部１２０にスケジューリングするスケジューリング処理を実行する。
【0040】
制御部１２０は、スケジューリング処理部１１０によってスケジューリングされた制御命令列（Ｗ０'，・・・，Ｗｍ－１'）に応じた制御信号を量子プロセッサ２００に送信する。また、制御部１２０は、この制御信号に応じて量子プロセッサ２００で計算された計算結果を当該量子プロセッサ２００から取得する。
【0041】
記憶部１３０は、スケジューリング処理の実行に必要な各種情報（例えば、三次元座標の特定の場所が使用済みであるか否かを表す関数Ｕ（ｘ，ｙ，ｔ）、ｉ番目の量子ビットが最後に利用された時刻Ｔｉ、現在処理中の格子手術命令の添え字を表す変数ａ等）を記憶する。
【0042】
ここで、スケジューリング処理部１１０には、入力部１１１と、初期化部１１２と、経路計算部１１３と、経路設定部１１４と、出力部１１５とが含まれる。入力部１１１は、与えられた対象プログラム（ｗ，Ｐ，（Ｏ０，・・・，Ｏｍ－１））を入力する。初期化部１１２は、関数Ｕ（ｘ，ｙ，ｔ）、変数Ｔｉ、変数ａを初期化する。経路計算部１１３は、格子手術の命令Ｏａに対応する経路ωａを計算する。経路設定部１１４は、経路ωａ又はその経路ωａを調整した経路ωａ'を最適な経路Ｗａ'として設定する。出力部１１５は、最適な経路列（Ｗ０'，・・・，Ｗｍ－１'）を制御命令列として制御部１２０にスケジューリングする。
【0043】
＜スケジューリング処理＞
以下、本実施形態に係るスケジューリング処理について、図４を参照しながら説明する。
以下、本実施形態に係るスケジューリング処理について、図４を参照しながら説明する。
【0044】
まず、スケジューリング処理部１１０の入力部１１１は、与えられた対象プログラム（ｗ，Ｐ，（Ｏ０，・・・，Ｏｍ－１））を入力する（ステップＳ１０１）。
【0045】
次に、スケジューリング処理部１１０の初期化部１１２は、関数Ｕ（ｘ，ｙ，ｔ）と変数Ｔｉと変数ａとを初期化する（ステップＳ１０２）。ここで、Ｕ（ｘ，ｙ，ｔ）は、三次元座標の特定の場所が使用済みであるか否かを表す関数である。初期化部１１２は、上記のステップＳ１０１で入力された対象プログラムに含まれるリストＰ＝（ｐ０，・・・，ｐｎ－１）を用いて、（ｘ，ｙ）に論理量子ビットが配置されている場合はＵ（ｘ，ｙ，ｔ）＝１（使用済）、（ｘ，ｙ）に論理量子ビットが配置されていない場合はＵ（ｘ，ｙ，ｔ）＝０（未使用）に初期化する。また、Ｔｉはｉ番目の量子ビットが最後に利用された時刻であり、初期化部１１２は、Ｔｉ＝０（０≦ｉ＜ｎ）に初期化する。更に、ａは現在処理中の格子手術命令の添え字を表す変数であり、初期化部１１２は、ａ＝０に初期化する。
【0046】
次に、スケジューリング処理部１１０の経路計算部１１３は、格子手術の命令Ｏａに対応する経路ωａを計算する（ステップＳ１０３）。以下、Ｏａ＝（ｉ，ｊ，ｄ，ｄ'）であるものとして、本ステップにおける経路ωａの計算方法について説明する。このとき、経路計算部１１３は、（ｘ，ｙ）座標がｐｉ、ｚ座標がＴｉである点を始点ｐｉ'、（ｘ，ｙ）座標がｐｊ、ｚ座標がＴｊである点を終点ｐｊ'として、始点ｐｉ'から終点ｐｊ'までの経路探索を行って経路ωａを計算する。ただし、経路計算部１１３は、経路ωａに含まれるノードは、Ｖ'のうち、Ｕ（ｘ，ｙ，ｔ）＝０であるもののみに限定する。また、経路計算部１１３は、最初の辺はｄによる条件（制約）を満たすものに限定し、かつ、最後の辺はｄ'による条件（制約）を満たすものに限定する。
【0047】
経路探索を行う具体的な例としては、例えば、以下の二つがあるが、本実施形態における経路探索の方法はこれら二つに限定されるものではない。
【0048】
一つ目の方法は、最短経路探索を行って経路ωａを計算する方法である。このとき、辺に与える重みとしては、辺ｅの重み関数をｗ（ｅ）としたとき、重みが辺ｅの中点の座標ｚに応じて指数的に増加するように設定する方法がある。このようにすることで、ｚ座標が小さい領域が優先的に利用され、スケジューリングを時間的に効率化できる。
【0049】
二つ目の方法は、以下のようなものである。（ｘ，ｙ）座標を経由するコストが、これまでその座標が利用された数Ｃ（ｘ，ｙ）＝ΣｔＵ（ｘ，ｙ，ｔ）について２Ｃ（ｘ，ｙ）となるような二次元平面を考える。この二次元平面内でｐｉを始点、ｐｊを終点として、始点から終点までの最短経路探索を行う。その後、この最短経路探索で得られた経路を達成できる三次元的な経路であって、かつ、最もｚ座標値が低い座標を沿って繋ぐような経路を計算し、この経路ωａとする。すなわち、この方法では、二次元平面内での経路探索に落とし込んだ後、その経路探索で得られた経路から三次元的な経路ωａを得る。この様子の一例を図５に示す。
【0050】
なお、上記のステップＳ１０３で経路ωａが存在しない場合、スケジューリング処理部１１０は、スケジューリング不能を示す情報を出力し、スケジューリング処理を終了する。
【0051】
次に、スケジューリング処理部１１０の経路設定部１１４は、上記のステップＳ１０３で計算された経路ωａが上記の条件６を満たす場合はＷａ'＝ωａと設定し、上記の条件６を満たさない場合は当該条件６を満たす形に経路ωａを調整した上でその調整後の経路ωａ'をＷａ'＝ωａ'と設定する（ステップＳ１０４）。ここで、経路ωａが上記の条件６を満たさない場合、経路設定部１１４は、当該経路ωａの終点に繋がる辺の直前に、ｚ軸に沿った移動も含めてオーバヘッドが小さくなるような回転点を１つ作成することにより、経路ωａ'を作成すればよい。
【0052】
次に、スケジューリング処理部１１０は、ａ←ａ＋１とする（ステップＳ１０５）。
【0053】
次に、スケジューリング処理部１１０は、ａ＝ｍであるか否かを判定する（ステップＳ１０６）。
【0054】
上記のステップＳ１０６でａ＝ｍであると判定されなかった場合、スケジューリング処理部１１０は、上記のステップＳ１０３に戻る。これにより、ａ＝０，・・・，ｍ－１に対して格子手術の命令Ｏａに対応する最適な経路Ｗａ'が得られる。
【0055】
一方で、上記のステップＳ１０６でａ＝ｍであると判定された場合、スケジューリング処理部１１０は、最適な経路列（Ｗ０'，・・・，Ｗｍ－１'）を制御命令列として制御部１２０にスケジューリングする（ステップＳ１０７）。なお、この最適な経路列（Ｗ０'，・・・，Ｗｍ－１'）は、上記の条件１～６をすべて満たすことがわかる。
【0056】
＜まとめ＞
以上のように、本実施形態に係る制御装置１００は、格子手術を時間方向にも繋げるように拡張し、より自在なスケジューリングを可能としていると共に、グラフアルゴリズムの考え方を量子計算機のコンパイル最適化に組み合わせてより効率的なスケジューリングを可能としている。これにより、与えられたプログラムをより短い時間で実行できるように最適化することが可能となり、その結果、誤り耐性量子計算装置１０をより効率的に活用することができる。
以上のように、本実施形態に係る制御装置１００は、格子手術を時間方向にも繋げるように拡張し、より自在なスケジューリングを可能としていると共に、グラフアルゴリズムの考え方を量子計算機のコンパイル最適化に組み合わせてより効率的なスケジューリングを可能としている。これにより、与えられたプログラムをより短い時間で実行できるように最適化することが可能となり、その結果、誤り耐性量子計算装置１０をより効率的に活用することができる。
【0057】
なお、本実施形態に係る誤り耐性量子計算装置１０は、数値的な評価により、典型的な格子手術のスケジュールにおいて既存手法よりも小さなｔｍａｘの実現が期待できることがわかっている。また、典型的なサイズｗと論理量子ビットが配置されているセルのリストＰに対して、上記のステップＳ１０３でスケジューリング不能となるケースは生じていないことを確認している。
【0058】
本発明は、具体的に開示された上記の実施形態に限定されるものではなく、特許請求の範囲の記載から逸脱することなく、種々の変形や変更、既知の技術との組み合わせ等が可能である。
【0059】
［参考文献］
参考文献１：Fowler, Austin G., et al. "Surface codes: Towards practical large-scale quantum computation." Physical Review A 86.3 (2012): 032324.
参考文献２：Horsman, C., Fowler, A. G., Devitt, S., & Van Meter, R. (2012). Surface code quantum computing by lattice surgery. New Journal of Physics, 14(12), 123011.
参考文献３：Herr, D., Nori, F., & Devitt, S. J. (2017). Optimization of lattice surgery is NP-hard. npj Quantum Information, 3(1), 35.
参考文献１：Fowler, Austin G., et al. "Surface codes: Towards practical large-scale quantum computation." Physical Review A 86.3 (2012): 032324.
参考文献２：Horsman, C., Fowler, A. G., Devitt, S., & Van Meter, R. (2012). Surface code quantum computing by lattice surgery. New Journal of Physics, 14(12), 123011.
参考文献３：Herr, D., Nori, F., & Devitt, S. J. (2017). Optimization of lattice surgery is NP-hard. npj Quantum Information, 3(1), 35.
【符号の説明】
【0060】
１０ 誤り耐性量子計算装置
１００ 制御装置
１０１ 入力装置
１０２ 表示装置
１０３ 外部Ｉ／Ｆ
１０３ａ 記録媒体
１０４ 通信Ｉ／Ｆ
１０５ ＲＡＭ
１０６ ＲＯＭ
１０７ 補助記憶装置
１０８ プロセッサ
１０９ バス
１１０ スケジューリング処理部
１１１ 入力部
１１２ 初期化部
１１３ 経路計算部
１１４ 経路設定部
１１５ 出力部
１２０ 制御部
１３０ 記憶部
２００ 量子プロセッサ
１００ 制御装置
１０１ 入力装置
１０２ 表示装置
１０３ 外部Ｉ／Ｆ
１０３ａ 記録媒体
１０４ 通信Ｉ／Ｆ
１０５ ＲＡＭ
１０６ ＲＯＭ
１０７ 補助記憶装置
１０８ プロセッサ
１０９ バス
１１０ スケジューリング処理部
１１１ 入力部
１１２ 初期化部
１１３ 経路計算部
１１４ 経路設定部
１１５ 出力部
１２０ 制御部
１３０ 記憶部
２００ 量子プロセッサ
【図1】
【図2】
【図3】
【図4】
【図5】