特開 2024-12974 配線基板、半導体装置及び配線基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024012974

(43)【公開日】2024-01-31

(54)【発明の名称】配線基板、半導体装置及び配線基板の製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240124BHJP

   H05K 3/46 20060101ALI20240124BHJP

【ＦＩ】

H01L23/12 Q

H05K3/46 B

H05K3/46 N

H05K3/46 T

H05K3/46 Z

H01L23/12 N

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2022114848

(22)【出願日】2022-07-19

(71)【出願人】

【識別番号】000190688

【氏名又は名称】新光電気工業株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】塚本 晃輔

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA22

5E316AA32

5E316AA43

5E316BB02

5E316CC04

5E316CC08

5E316CC09

5E316CC10

5E316CC13

5E316CC31

5E316CC32

5E316DD17

5E316DD24

5E316DD33

5E316EE31

5E316FF07

5E316GG15

5E316GG17

5E316GG28

5E316HH03

5E316HH06

5E316JJ02

(57)【要約】

【課題】挿入損失及び反射損失を低減できる配線基板等を提供する。
【解決手段】配線基板は、第１の絶縁層と、第１の絶縁層に設けられた第１の配線層と、第１の絶縁層の一方の面に設けられ、第１の絶縁層とは異なる第２の絶縁層及び第２の配線層を含む薄膜層と、を有する。薄膜層は、第１の絶縁層と対向する面とは反対の面に設けられた第１のパッドおよび第２のパッドと、第１のパッドと電気的に接続する第１のビアと、第２のパッドと電気的に接続する第２のビアと、を有する。第１の配線層は、第２の配線層に比較して厚く、かつ、第１のビアと第２のビアとの間を電気的に接続する伝送配線を有する。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１の絶縁層と、
前記第１の絶縁層に設けられた第１の配線層と、
前記第１の絶縁層の一方の面に設けられ、前記第１の絶縁層とは異なる第２の絶縁層及び第２の配線層を含む薄膜層と、を有する配線基板であって、
前記薄膜層は、
前記第１の絶縁層と対向する面とは反対の面に設けられた第１のパッド及び第２のパッドと、
前記第１のパッドと電気的に接続する第１のビアと、
前記第２のパッドと電気的に接続する第２のビアと、を有し、
前記第１の配線層は、
前記第２の配線層に比較して厚く、
前記第１の配線層は、
前記第１のビアと前記第２のビアとの間を電気的に接続する伝送配線を有することを特徴とする配線基板。

【請求項2】

前記伝送配線を有する前記第１の絶縁層の誘電正接は、
前記薄膜層内の前記第２の絶縁層に比較して小さいことを特徴とする請求項１に記載の配線基板。

【請求項3】

前記第１の配線層の配線厚は、
１０～２０μｍの範囲内、
前記第２の配線層の配線厚は、
１～３μｍの範囲内であることを特徴とする請求項１に記載の配線基板。

【請求項4】

前記伝送配線は、
前記第１のビアと前記第２のビアとの間でシリアル高速信号を伝送する配線であることを特徴とする請求項１に記載の配線基板。

【請求項5】

前記第１の配線層は、
前記第１の絶縁層の他方の面に形成された第１の導電層と、
前記第１の絶縁層の前記一方の面に形成された第２の導電層と、を有し、
前記薄膜層は、
前記第１の絶縁層と対向する面とは反対側の面に形成された第３の導電層を有し、
前記第１の絶縁層は、
前記第１の導電層と前記第２の導電層との間を電気的に接続する第３のビアを有し、
前記薄膜層は、
前記第２の導電層と前記第３の導電層との間を電気的に接続する前記第１のビア及び前記第２のビアを有することを特徴とする請求項１に記載の配線基板。

【請求項6】

前記伝送配線は、
前記第１の導電層内に形成されることを特徴とする請求項５に記載の配線基板。

【請求項7】

前記伝送配線は、
前記第２の導電層内に形成されることを特徴とする請求項５に記載の配線基板。

【請求項8】

前記第１絶縁層の誘電正接は、０．０００４～０．０２の範囲内であることを特徴とする請求項２に記載の配線基板。

【請求項9】

第１の電子部品及び第２の電子部品を実装する配線基板と、
前記配線基板を実装する多層配線基板と、を有する半導体装置であって、
前記配線基板は、
第１の絶縁層と、
前記第１の絶縁層に設けられた第１の配線層と、
前記第１の絶縁層の一方の面に設けられた、前記第１の絶縁層とは異なる第２の絶縁層及び第２の配線層を含む薄膜層と、を有し、
前記薄膜層は、
前記第１の絶縁層と対向する面とは反対の面に設けられた第１のパッド及び第２のパッドと、
前記第１の電子部品と接続する第１のパッドと電気的に接続する第１のビアと、
前記第２の電子部品と接続する第２のパッドと電気的に接続する第２のビアと、を有し、
前記第１の配線層は、
前記第２の配線層に比較して厚く、
前記第１の配線層は、
前記第１のビアと前記第２のビアとの間を電気的に接続する伝送配線を有することを特徴とする半導体装置。

【請求項10】

第１の絶縁層と、
前記第１の絶縁層に形成された第１の配線層と、
前記第１の絶縁層の一方の面に形成された前記第１の配線層内の第１の導電層と、
前記第１の絶縁層の他方の面に形成された前記第１の配線層内の第２の導電層と、
前記第１の絶縁層の一方の面に形成された、前記第１の絶縁層とは異なる第２の絶縁層及び第２の配線層を含む薄膜層と、
前記第１の絶縁層と対向する面とは反対側の面に形成された第３の導電層とを有する配線基板の製造方法であって、
前記第１の絶縁層を形成する工程は、
前記第２の絶縁層の配線厚に比較して厚くした前記第１の絶縁層を形成し、
前記薄膜層を形成する工程は、
前記第１の絶縁層と対向する面とは反対の面に設けられた第１のパッドおよび第２のパッドと、
前記第１のパッドと電気的に接続する第１のビアと、
前記第２のパッドと電気的に接続する第２のビアと、を形成し、
前記第１の導電層を形成する工程は、
前記第１の導電層内に、前記第１のビアと前記第２のビアとの間を電気的に接続する伝送配線を形成することを特徴とする配線基板の製造方法。

【請求項11】

第１の絶縁層と、
前記第１の絶縁層に形成された第１の配線層と、
前記第１の絶縁層の一方の面に形成された前記第１の配線層内の第１の導電層と、
前記第１の絶縁層の他方の面に形成された前記第１の配線層内の第２の導電層と、
前記第１の絶縁層の一方の面に形成された、前記第１の絶縁層とは異なる第２の絶縁層及び第２の配線層を含む薄膜層と、
前記第１の絶縁層と対向する面とは反対側の面に形成された第３の導電層とを有する配線基板の製造方法であって、
前記第１の絶縁層を形成する工程は、
前記第２の絶縁層の配線厚に比較して厚くした前記第１の絶縁層を形成し、


前記薄膜層を形成する工程は、
前記第１の絶縁層と対向する面とは反対の面に設けられた第１のパッド及び第２のパッドと、
前記第１のパッドと電気的に接続する第１のビアと、
前記第２のパッドと電気的に接続する第２のビアと、を形成し、
前記第２の導電層を形成する工程は、
前記第２の導電層内に、前記第１のビアと前記第２のビアとの間を電気的に接続する伝送配線を形成することを特徴とする配線基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、配線基板、半導体装置及び配線基板の製造方法に関する。

【背景技術】

【0002】

例えば、熱硬化性樹脂の絶縁層上に薄膜層を形成する有機インタポーザ等の配線基板を作製し、配線基板をビルドアップ基板上に実装する半導体装置が知られている。図１６は、従来の半導体装置１００の一例を示す説明図である。図１６に示す半導体装置１００は、ビルドアップ基板１０２と、ビルドアップ基板１０２上に実装された配線基板１０５と、を有する。尚、ビルドアップ基板１０２の表面には、配線基板１０５実装時の半田の付着を抑制するソルダーレジスト１０６を有する。

【0003】

配線基板１０５は、絶縁層１１１と、薄膜層１１２と、接着層１１３とを有する。絶縁層１１１は、絶縁層１１１の一方の面に配置された第１の導電層１１４と、絶縁層１１１の他方の面に配置された第２の導電層１１５と、第１の導電層１１４と第２の導電層１１５との間を電気的に接続する第１のビア１１１Ａとを有する。

【0004】

第１の導電層１１４は、ビルドアップ基板１０２のパッド１０２Ａと電気的に接続するパッド１１４Ａを有する。第２の導電層１１５は、絶縁層１１１内の第１のビア１１１Ａと薄膜層１１２内の第２のビア１１２Ａとの間を電気的に接続するパッド１１５Ａを有する。

【0005】

薄膜層１１２は、例えば、配線層と絶縁層とが順次に積層された薄膜配線層と、薄膜配線層上に積層された第３の導電層１１６と、薄膜配線層内の配線層と第３の導電層１１６との間を電気的に接続する第２のビア１１２Ａとを有する。薄膜配線層は、第１の絶縁層１６１と、第１の絶縁層１６１上に設けられた第１の配線層１６２と、第１の配線層１６２を被覆して第１の絶縁層１６１に積層された第２の絶縁層１６３と、第２の絶縁層１６３上に設けられた第２の配線層１６４と、第２の配線層１６４を被覆して第２の絶縁層１６３に積層された第３の絶縁層１６５とを有する。第３の導電層１１６は、チップ１０３のチップ用端子と半田１１８で電気的に接続するパッド１１６Ａを有する。

【0006】

ビルドアップ基板１０２には、配線基板１０５上の第１の導電層１１４内のパッド１１４Ａと電気的に接続するパッド１０２Ａ１（１０２Ａ）と、実装するコネクタ１０４と電気的に接続するパッド１０２Ａ２（１０２Ａ）と、を有する。更に、ビルドアップ基板１０２は、パッド１０２Ａと電気的に接続する基板ビア１０２Ｃを有する。更に、ビルドアップ基板１０２は、チップ１０３に接続するパッド１０２Ａ１と接続する基板ビア１０２Ｃ１（１０２Ｃ）と、コネクタ１０４に接続するパッド１０２Ａ２と接続する基板ビア１０２Ｃ２（１０２Ｃ）との間を電気的に接続する伝送配線１０２Ｂとを有する。更に、ビルドアップ基板１０２内のパッド１０２Ａ１と配線基板１０５のパッド１１４Ａとの間は半田１１７で電気的に接続する。更に、ビルドアップ基板１０２内のパッド１０２Ａ２とコネクタ１０４との間は半田１１７で電気的に接続する。

【0007】

伝送配線１０２Ｂは、配線基板１０５上に搭載されたチップ１０３とビルドアップ基板１０２に搭載されたコネクタ１０４との間を電気的に接続し、チップ１０３とコネクタ１０４との間でシリアルの高速信号を伝送するための線路である。尚、伝送配線１０２Ｂのライン／スペースは、例えば、１５μｍ／１５μｍ程度であって、配線厚は、例えば、１５μｍである。

【0008】

そして、配線基板１０５上のチップ１０３は、パッド１１６Ａ→第２のビア１１２Ａ→パッド１１５Ａ→第１のビア１１１Ａ→パッド１１４Ａ→半田１１７→パッド１０２Ａ１→基板ビア１０２Ｃ１→伝送配線１０２Ｂ→基板ビア１０２Ｃ２→パッド１０２Ａ２の経路を経て高速信号をコネクタ１０４に伝送する。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２０２０－２０２２７８号公報

【特許文献2】特開２０１５－５６１２号公報

【特許文献3】特開２０２０－４７７３５号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

しかしながら、半導体装置１００では、チップ１０３とコネクタ１０４との間で高速信号を伝送する場合、伝送配線１０２Ｂを用いた経路で高速信号が通過する際に高速信号の反射損失や挿入損失が発生する。

【0011】

開示の技術は、かかる点に鑑みてなされたものであって、反射損失及び挿入損失を低減できる配線基板、半導体装置及び配線基板の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0012】

本願が開示する配線基板は、１つの態様において、第１の絶縁層と、前記第１の絶縁層に設けられた第１の配線層と、前記第１の絶縁層の一方の面に設けられ、前記第１の絶縁層とは異なる第２の絶縁層及び第２の配線層を含む薄膜層と、を有する。前記薄膜層は、前記第１の絶縁層と対向する面とは反対の面に設けられた第１のパッドおよび第２のパッドと、前記第１のパッドと電気的に接続する第１のビアと、前記第２のパッドと電気的に接続する第２のビアと、を有する。前記第１の配線層は、前記第２の配線層に比較して厚くする構造にした。前記第１の配線層は、前記第１のビアと前記第２のビアとの間を電気的に接続する伝送配線を有する。

【発明の効果】

【0013】

本願が開示する配線基板の１つの態様によれば、高速信号が通過する際に反射損失及び挿入損失を低減できる。

【図面の簡単な説明】

【0014】

【図1】図１は、実施例１の半導体装置の一例を示す説明図である。

【図2】図２は、配線基板の一例を示す略断面図である。

【図3】図３は、各絶縁層の誘電率及び誘電正接の一例を示す説明図である。

【図4】図４は、コネクタ用端子及びチップ用端子の特徴の一例を示す説明図である。

【図5A】図５Ａは、準備工程の一例を示す説明図である。

【図5B】図５Ｂは、導体層形成工程の一例を示す説明図である。

【図5C】図５Ｃは、絶縁層形成工程の一例を示す説明図である。

【図6A】図６Ａは、薄膜層形成工程の一例を示す説明図である。

【図6B】図６Ｂは、支持キャリア剥離工程の一例を示す説明図である。

【図7】図７は、半田形成工程の一例を示す説明図である。

【図8】図８は、配線基板実装工程の一例を示す説明図である。

【図9】図９は、実施例２の半導体装置の一例を示す説明図である。

【図10】図１０は、配線基板の一例を示す略断面図である。

【図11A】図１１Ａは、準備工程の一例を示す説明図である。

【図11B】図１１Ｂは、導体層形成工程の一例を示す説明図である。

【図11C】図１１Ｃは、絶縁層形成工程の一例を示す説明図である。

【図12A】図１２Ａは、反転支持キャリア形成工程の一例を示す説明図である。

【図12B】図１２Ｂは、支持キャリア剥離工程の一例を示す説明図である。

【図13A】図１３Ａは、薄膜層形成工程の一例を示す説明図である。

【図13B】図１３Ｂは、反転支持キャリア剥離工程の一例を示す説明図である。

【図14】図１４は、半田形成工程の一例を示す説明図である。

【図15】図１５は、配線基板実装工程の一例を示す説明図である。

【図16】図１６は、従来の半導体装置の一例を示す説明図である。

【発明を実施するための形態】

【0015】

以下、本願が開示する配線基板、半導体装置及び配線基板の製造方法の実施の形態について、図面を参照して詳細に説明する。尚、この実施の形態により本発明が限定されるものではない。

【実施例0016】

図１は、実施例１の半導体装置１の一例を示す説明図である。図１に示す半導体装置１は、ビルドアップ基板２と、複数のチップ３及びコネクタ４が実装された配線基板５とを有し、ビルドアップ基板２上に配線基板５が実装されることで構成する。尚、ビルドアップ基板２の表面には、配線基板５実装時の半田の付着を抑制するソルダーレジスト６を有する。

【0017】

図２は、配線基板５の一例を示す略断面図である。配線基板５は、絶縁層１１と、薄膜層１２と、接着層１３とを有する。配線基板５の平面形状は、例えば、４０ｍｍ角の正方形状とすることができる。但し、これには限定されず、配線基板５は任意の平面形状とすることができる。

【0018】

絶縁層１１は、絶縁層１１の一方の面に配置された第１の導電層１４と、絶縁層１１の他方の面に配置された第２の導電層１５と、第１の導電層１４と第２の導電層１５との間を電気的に接続する第１のビア１１Ａとを有する。絶縁層１１の厚さは、例えば、４５μｍ～８０μｍ程度である。絶縁層１１は、例えば、第１の絶縁層である。第１の導電層１４は、例えば、第１の配線層である。

【0019】

第１の導電層１４は、ビルドアップ基板２と電気的に接続するパッド１４Ａと、伝送配線２０とを有する。第１の導電層１４は、最下層の導電層であり、絶縁層１１に被覆されている。第１の導電層１４は、例えば、平面形状が直径１５０μｍ程度の円形のパッドであるが、配線パターンを含んでいてもよい。隣接する第１の導電層１４の間隔は、例えば、２００μｍ程度とすることができる。第１の導電層１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。第１の導電層１４の厚さは、例えば、１０～２０μｍ程度とすることができる。第２の導電層１５は、絶縁層１１内の第１のビア１１Ａと薄膜層１２内の第２のビア１２Ａとの間を電気的に接続するパッド１５Ａを有する。

【0020】

薄膜層１２は、配線層と絶縁層とが順次に積層された薄膜配線層と、薄膜配線層上に積層された第３の導電層１６と、例えば、薄膜配線層内の配線層と第３の導電層１６との間を電気的に接続する第２のビア１２Ａとを有する。第２のビア１２Ａは、第３の導電層１６と第２の導電層１５との間を電気的に接続する。第３の導電層１６は、チップ３のチップ用端子と電気的に接続する第１のパッド１６Ａと、コネクタ４のコネクタ用端子と電気的に接続する第２のパッド１６Ｂと、を有する。

【0021】

薄膜配線層は、第１の絶縁層６１と、第１の絶縁層６１上に設けられた第１の配線層６２と、第１の配線層６２を被覆して第１の絶縁層６１に積層された第２の絶縁層６３と、第２の絶縁層６３上に設けられた第２の配線層６４と、第２の配線層６４を被覆して第２の絶縁層６３に積層された第３の絶縁層６５とを有する。尚、薄膜配線層は、第１の絶縁層６１、第１の配線層６２、第２の絶縁層６３、第２の配線層６４及び第３の絶縁層６５の５層構造を例示したが、５層構造に限定されるものではなく、適宜変更可能である。

【0022】

第１の絶縁層６１は、絶縁層１１の一方の面に、第２の導電層１５を被覆するように形成されている。第１の配線層６２は、第１の絶縁層６１の一方の側に形成されており、第２の導電層１５と電気的に接続されている。第２の絶縁層６３は、第１の絶縁層６１の一方の面に、第１の配線層６２を被覆するように形成されている。第２の配線層６４は、第２の絶縁層６３の一方の側に形成されており、第１の配線層６２と電気的に接続されている。第３の絶縁層６５は、第２の絶縁層６３の一方の面に、第２の配線層６４を被覆するように形成されている。尚、薄膜配線層内の第１の配線層６２及び第２の配線層６４の厚みは、夫々、例えば、１～３μｍの程度とする。薄膜層１２内の第１の絶縁層６１、第２の絶縁層６３及び第３の絶縁層６５は、例えば、第２の絶縁層に相当する。更に、薄膜層１２内の第１の配線層６２及び第２の配線層６４は、例えば、第２の配線層に相当する。

【0023】

第１の導電層１４内の伝送配線２０は、絶縁層１１と接着層１３との間の境界部分の内、絶縁層１１内の第１の導電層１４に配置される。第１の導電層１４の配線厚は、薄膜配線層内の第１の配線層６２又は第２の配線層６４に比較して厚い。伝送配線２０は、第１のパッド１６Ａに接続する第１のビア１２Ａ１（１２Ａ）と電気的に接続する第１のビア１１Ａと、第２のパッド１６Ｂに接続する第２のビア１２Ａ２（１２Ａ）と電気的に接続する第１のビア１１Ａとの間を電気的に接続する。つまり、伝送配線２０は、第１のパッド１６Ａと接続するチップ３と、第２のパッド１６Ｂと接続するコネクタ４との間を電気的に接続し、例えば、シリアルの高速信号を伝送するシリアル伝送路である。

【0024】

尚、本実施の形態では、便宜上、配線基板５の第３の導電層１６側を上側又は一方の側、接着層１３側を下側又は他方の側とする。又、各部位の第３の導電層１６側の面を一方の面又は上面、接着層１３側の面を他方の面又は下面とする。但し、配線基板５は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１１の上面の法線方向から視ることを指し、平面形状とは対象物を絶縁層１１の上面の法線方向から視た形状を指すものとする。

【0025】

絶縁層１１は、第１の導電層１４を被覆している。尚、絶縁層１１は単層のものに限定されず、複数の絶縁樹脂が積層されたものであってもよい。絶縁層１１は、例えば、非感光性の熱硬化性樹脂を主成分とする絶縁層である。尚、非感光性の熱硬化性樹脂としては、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等を挙げることができる。また、絶縁層１１は、例えば、ガラス繊維やアラミド繊維等の補強部材を有していることが望ましい。絶縁層１１は、第１の導電層１４の側面のみを被覆してもよいが、第１の導電層１４の上面及び側面を被覆していることが好ましい。言い換えれば、第１の導電層１４の下面は、絶縁層１１の下面から露出しており、絶縁層１１の下面と第１の導電層１４の下面とは、例えば、面一とすることができる。

【0026】

第１の導電層１４の下面には、半田層１７が形成されている。半田層１７の材料としては、例えば、ＳｎＢｉ半田等を用いることができる。半田層１７の厚さは、例えば、１５～２５μｍ程度とすることができる。半田層１７は、絶縁層１１の下面に形成された接着層１３に被覆されている。接着層１３の材料としては、例えば、エポキシ系の絶縁性樹脂等を用いることができる。接着層１３の厚さは、例えば、２５～３０μｍ程度とすることができる。尚、半田層１７及び接着層１３は、配線基板５の必須の構成要素ではなく、必要なときに形成すればよい。

【0027】

第１のビア１１Ａは、絶縁層１１に埋設されたビア配線である。より詳しくは、第１のビア１１Ａは、絶縁層１１を貫通して、第１の導電層１４の上面を露出するビアホール内に充填されたビア配線であり、第１の導電層１４と電気的に接続されている。ビアホールは、薄膜層１２側に開口されている開口部の径が第１の導電層１４の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホールの開口部の径は、例えば、６０～７０μｍ程度とすることができる。

【0028】

第１のビア１１Ａの上面は、絶縁層１１の上面から露出している。第１のビア１１Ａの上面は、例えば、絶縁層１１の上面と面一とすることができる。第１のビア１１Ａの上面は、薄膜層１２の下面と直接接合されている。また、第１のビア１１Ａの下面は、絶縁層１１内で第１の導電層１４と直接接合されている。第１のビア１１Ａの材料は、例えば、第１の導電層１４と同一の材料である。

【0029】

第１のビア１１Ａは、絶縁層１１のビアホールに形成されたビア配線のみからなる。言い換えれば、第１のビア１１Ａには、絶縁層１１の上面に一体的に形成される配線パターンはない。第１のビア１１Ａと薄膜層１２とは、電気的には接続されているが、一体的ではない。具体的には、後述する製造方法において、薄膜層１２は、配線層と、絶縁層とを順次積層されて構成する。薄膜層１２内の配線層は、セミアディティブ法で形成された高密度の配線パターン（例えば、ライン／スペースが３μｍ／３μｍ程度）である。

【0030】

薄膜層１２内の配線層は、絶縁層１１の上面に形成されている。配線層は、絶縁層１１の上面に直接形成されており、第１のビア１１Ａを介して第１の導電層１４と電気的に接続された配線（配線パターンやパッド）を含んでいる。すなわち、薄膜層１２内の配線層の下面の一部は、第１のビア１１Ａの上面と接しており、両者は電気的に接続されている。薄膜層１２内の配線層の材料としては、例えば、銅（Ｃｕ）等を用いることができる。薄膜層１２は、複数の導体層が積層された積層膜である。薄膜層１２は、第１の導電層１４よりも配線密度が高く（ライン／スペースが狭く）、かつ第１の導電層１４よりも薄い。本明細書では、ライン／スペースが８μｍ／８μｍ以下の配線層を配線密度が高い配線層とする。薄膜層１２のライン／スペースは、例えば、１μｍ／１μｍ～３μｍ／３μｍ程度とすることができる。

【0031】

尚、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペースが２μｍ／２μｍと記載されていた場合、配線幅が２μｍで隣り合う配線同士の間隔が２μｍであることを表す。

【0032】

薄膜層１２内の第１の絶縁層６１は、感光性の絶縁性樹脂を主成分とする絶縁層である。『感光性の絶縁性樹脂を主成分とする』とは、感光性の絶縁性樹脂以外にフィラー等の他の成分を含有してもよいことを意味する。例えば、第１の絶縁層６１は、シリカ（ＳｉＯ_２）等のフィラーを含有しても構わない。

【0033】

薄膜層１２内の第１の絶縁層６１は、第２のビア１２Ａを被覆するように形成されている。薄膜層１２内の第１の絶縁層６１に用いる感光性の絶縁性樹脂としては、例えば、フェノール系樹脂やポリイミド系樹脂等を挙げることができる。第１の絶縁層６１の厚さは、例えば５～１０μｍ程度とすることができる。尚、絶縁層１１の厚みは、前述した通り、例えば、４５μｍ～８０μｍ程度であるため、薄膜層１２内の第１の絶縁層の厚みに比較してかなり厚い。

【0034】

薄膜層１２内の第１の配線層６２は、第１の絶縁層６１上に設けられた配線層であって、ビア配線や配線パターンを含んでいる。尚、第１の配線層６２の厚みは、例えば、１～３μｍの程度とする。第１の配線層６２のライン／スペースは、例えば、１μｍ／１μｍ～３μｍ／３μｍ程度とすることができるが、第２のビア１２Ａよりも更にライン／スペースを狭くすることが可能である。第１の配線層６２は、第１の絶縁層６１を貫通して第２の導電層１５の上面を露出する第２のビア１２Ａ内に充填されたビア配線、及び第１の絶縁層６１の上面に形成された配線パターンを含む。第２のビア１２Ａは、第２の絶縁層６３側に開口されている開口部の径が第２の導電層１５の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。第２のビア１２Ａの開口部の径は、例えば、１０～２０μｍ程度とすることができる。第１の配線層６２の材料、第１の配線層６２を構成する配線パターンの厚さは、例えば、第２の導電層１５と同様とすることができる。

【0035】

薄膜層１２内の第２の絶縁層６３は、第１の配線層６２を被覆して第１の絶縁層６１に積層された絶縁層であって、感光性の絶縁性樹脂を主成分とする絶縁層である。『感光性の絶縁性樹脂を主成分とする』とは、感光性の絶縁性樹脂以外にフィラー等の他の成分を含有してもよいことを意味する。例えば、第２の絶縁層６３は、シリカ（ＳｉＯ_２）等のフィラーを含有しても構わない。

【0036】

薄膜層１２内の第２の絶縁層６３は、第２のビア１２Ａを被覆するように形成されている。薄膜層１２内の第２の絶縁層６３に用いる感光性の絶縁性樹脂としては、例えば、フェノール系樹脂やポリイミド系樹脂等を挙げることができる。第２の絶縁層６３の厚さは、例えば５～１０μｍ程度とすることができる。尚、絶縁層１１の厚みは、前述した通り、例えば、４５μｍ～８０μｍ程度であるため、薄膜層１２内の第２の絶縁層６３の厚みに比較してかなり厚い。

【0037】

薄膜層１２内の第２の配線層６４は、第２の絶縁層６３上に設けられた配線層であって、ビア配線や配線パターンを含んでいる。尚、第２の配線層６４の厚みは、例えば、１～３μｍの程度とする。第２の配線層６４のライン／スペースは、例えば、１μｍ／１μｍ～３μｍ／３μｍ程度とすることができるが、第２のビア１２Ａよりも更にライン／スペースを狭くすることが可能である。第２の配線層６４は、第２の絶縁層６３を貫通して第１の配線層６２の上面を露出する第２のビア１２Ａ内に充填されたビア配線、及び第２の絶縁層６３の上面に形成された配線パターンを含む。第２のビア１２Ａは、第３の絶縁層６５側に開口されている開口部の径が第２の配線層６４の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。第２のビア１２Ａの開口部の径は、例えば、１０～２０μｍ程度とすることができる。第２の配線層６４の材料、第２の配線層６４を構成する配線パターンの厚さは、例えば、第２の導電層１５と同様とすることができる。第２の配線層６４を構成する配線パターンのライン／スペースは、例えば、第１の配線層６２と同様とすることができる。

【0038】

薄膜層１２内の第３の絶縁層６５は、第２の配線層６４を被覆して第２の絶縁層６３に積層された絶縁層であって、感光性の絶縁性樹脂を主成分とする絶縁層である。『感光性の絶縁性樹脂を主成分とする』とは、感光性の絶縁性樹脂以外にフィラー等の他の成分を含有してもよいことを意味する。例えば、第３の絶縁層６５は、シリカ（ＳｉＯ_２）等のフィラーを含有しても構わない。

【0039】

薄膜層１２内の第３の絶縁層６５は、第２のビア１２Ａを被覆するように形成されている。薄膜層１２内の第３の絶縁層６５に用いる感光性の絶縁性樹脂としては、例えば、フェノール系樹脂やポリイミド系樹脂等を挙げることができる。第３の絶縁層６５の厚さは、例えば５～１０μｍ程度とすることができる。尚、絶縁層１１の厚みは、前述した通り、例えば、４５μｍ～８０μｍ程度であるため、薄膜層１２内の第３の絶縁層６５の厚みに比較してかなり厚い。

【0040】

薄膜層１２内の最上位の導電層である第３の導電層１６は、薄膜層１２内の最上位の絶縁層である第３の絶縁層６５の一方の側に形成されている。第３の導電層１６は、ビア配線及び最上位の絶縁層の上面から突出するパッド１６Ａ，１６Ｂを含んでいる。第３の導電層１６の厚さ（最上位の絶縁層の上面から突出するパッド部分も含む）は、例えば、１０μｍ程度とすることができる。第３の導電層１６を構成する第１のパッド１６Ａの平面形状は、例えば、直径が２０～３０μｍ程度の円形とすることができる。第３の導電層１６を構成する第１のパッド１６Ａのピッチは、例えば、４０～５０μｍ程度とすることができる。なお、第３の導電層１６を構成する第１のパッド１６Ａは、チップ３等の電子部品と電気的に接続するために使用することができる。

【0041】

第３の導電層１６を構成する第２のパッド１６Ｂの平面形状は、例えば、０．１ｍｍ×０．１ｍｍ～２ｍｍ×２ｍｍの矩形とすることができる。第３の導電層１６を構成する第２のパッド１６Ｂのピッチは、例えば、０．１ｍｍ～２ｍｍ程度とすることができる。尚、第３の導電層１６を構成する第２のパッド１６Ｂは、コネクタ４と電気的に接続するために使用することができる。

【0042】

尚、第３の導電層１６を構成するパッド１６Ａ，１６Ｂの表面（上面のみ、又は、上面及び側面）に表面処理層（図示せず）を形成してもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。また、第３の導電層１６を構成するパッド１６Ａ、１６Ｂの表面（上面のみ、又は、上面及び側面）に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層を形成してもよい。

【0043】

図３は、各絶縁層の誘電率及び誘電正接の一例を示す説明図である。薄膜層１２内の絶縁層の誘電率、絶縁層１１の誘電率及び接着層１３の誘電率は、３．２～４．６の範囲内である。これに対して、薄膜層１２内の誘電正接は０．０１～０．０６の範囲内、絶縁層１１の誘電正接は０．００４～０．０２の範囲内、接着層１３の誘電正接は０．００４～０．０２の範囲内である。

【0044】

図４は、コネクタ用端子４Ａ及びチップ用端子３Ａの特徴の一例を示す説明図である。第１のパッド１６Ａに接続するチップ用端子３Ａは、形状が円形、電極サイズが径２０μｍ～１００μｍの範囲内、電極厚さが５μｍ～２０μｍの範囲内、電極ピッチが３０μｍ～２００μｍの範囲内である。これに対して、第２のパッド１６Ｂに接続するコネクタ用端子４Ａは、形状が矩形、電極サイズが０．１×０．１ｍｍ～２×２ｍｍの範囲内、電極厚さが５μｍ～２０μｍの範囲内、電極ピッチが０．１ｍｍ～２ｍｍの範囲内である。

【0045】

ビルドアップ基板２は、図示しないコア層に配線層及び絶縁層が積層された多層配線基板であり、例えば、周知のビルドアップ工法により作製できる。ビルドアップ基板２内の各配線層は、配線基板５の配線層に比べて配線密度が低い（ライン／スペースが広い）。ビルドアップ基板２内の各配線層のライン／スペースは、例えば、２０μｍ／２０μｍ程度とすることができる。

【0046】

配線基板５には、複数のチップ３及びコネクタ４がフリップチップ実装されている。チップ３は、例えば、シリコン等からなる薄板化された半導体基板に半導体集積回路（図示せず）等が形成されたものである。半導体基板の回路形成面には、半導体集積回路（図示せず）と電気的に接続されたチップ用端子３Ａが形成されている。コネクタ４は、例えば、チップ３との間で高速信号をシリアル伝送するコネクタである。コネクタ４は、コネクタ用端子４Ａが形成されている。

【0047】

チップ３のチップ用端子３Ａは、半田バンプ１８を介して、配線基板５の第３の導電層１６内の第１のパッド１６Ａと電気的に接続されている。半田バンプ１８の材料としては、例えば、ＳｎＢｉ半田等を用いることができる。チップ３としては、例えば、メモリ（ＤＲＡＭ（Dynamic Random Access Memory）等）やロジック（ＣＰＵ(Central Processing Unit)等）が挙げられる。また、配線基板５には１つ又は２つのチップ３が実装されてもよいし、４つ以上のチップ３が実装されてもよい。コネクタ４のコネクタ用端子４Ａは、半田バンプ１８を介して、配線基板５の第３の導電層１６内の第２のパッド１６Ｂと電気的に接続されている。

【0048】

半導体装置１では、チップ３が配線密度の高い薄膜層１２を有する配線基板５に実装されるため、チップ３同士を配線密度が高い配線パターンにより容易に信号接続することが可能となる。

【0049】

［実施例１の配線基板５の製造方法］
次に、実施例１の配線基板５の製造方法について説明する。図５Ａ～図８は、実施例１の配線基板５の製造工程を例示する図である。尚、ここでは、１つの配線基板５を作製する工程の例を示すが、配線基板５となる複数の部分を作製し、その後、個片化して各配線基板５とする工程としてもよい。

【0050】

図５Ａは、準備工程の一例を示す説明図である。図５Ａに示す準備工程では、支持キャリア５０を準備する。支持キャリア５０は、例えば、銅箔が形成されたコア基板５１上に、プリプレグ５２及びキャリア付き銅箔５３を順次積層した構造である。コア基板５１は、例えば、厚さが０．７ｍｍ程度のガラスエポキシ基板であり、銅箔の厚さは、例えば、７～５０μｍ程度とする。プリプレグ５２は、例えば、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等を予めガラス繊維やアラミド繊維等の織布や不織布に含浸させたものである。キャリア付き銅箔５３は、例えば、銅からなる厚さ１０～５０μｍ程度の厚箔（キャリア箔）上に、剥離層（図示せず）を介して、例えば、銅からなる厚さ１．５～５μｍ程度の薄箔が剥離可能な状態で貼着された構造を有する。

【0051】

尚、支持キャリア５０の構造は一例であり、これには限定されない。例えば、支持キャリア５０において、コア基板５１に代えて、複数のプリプレグが積層された積層体を用いてもよい。また、支持キャリア５０は、ガラス基板や金属基板等の両側に、剥離層を介してキャリア付き銅箔５３を配置した構造としてもよい。

【0052】

図５Ｂは、導体層形成工程の一例を示す説明図である。次に、図５Ｂに示す工程では、上側のキャリア付き銅箔５３の上面（薄箔の上面）の全体に感光性のレジスト層（図示せず）を形成し、レジスト層を露光及び現像し、第１の導電層１４を形成する部分を露出する開口部を形成する。レジスト層としては、例えば、ドライフィルムレジストを用いることができる。そして、上側のキャリア付き銅箔５３を給電層とする電解めっき法により、開口部内に露出するキャリア付き銅箔５３の上面に電解めっき層である第１の導電層１４を形成する。第１の導電層１４の材料や厚さは、前述の通りである。そして、レジスト層を剥離する。第１の導電層１４は、パッド１４Ａ及び伝送配線２０を含む。

【0053】

図５Ｃは、絶縁層形成工程の一例を示す説明図である。図５Ｃに示す工程では、上側のプリプレグ５２の上面に、上側のキャリア付き銅箔５３及び第１の導電層１４を被覆する絶縁層１１を形成する。

【0054】

具体的には、例えば、非感光性の熱硬化性樹脂を主成分とする半硬化状態のフィルム状の絶縁性樹脂を準備する。そして、上側のプリプレグ５２の上面に、この絶縁性樹脂を、キャリア付き銅箔５３及び第１の導電層１４を被覆するようにラミネートし、加熱及び加圧しながら硬化させて絶縁層１１を形成する。上側のプリプレグ５２の上面に、半硬化状態の多層フィルムを、キャリア付き銅箔５３及び第１の導電層１４を被覆するようにラミネートし、加熱及び加圧しながら硬化させて絶縁層とする。

【0055】

次に、絶縁層１１の表裏を貫通して第１の導電層１４の上面を露出させるビアホールを絶縁層１１に形成する。ビアホールは、例えば、ＣＯ_２レーザ、ＹＡＧレーザ、エキシマレーザ等を用いたレーザ加工法により形成できる。ビアホールを形成した後、デスミア処理を行い、ビアホールの底部に各々露出する第１の導電層１４の表面に付着した樹脂残渣を除去することが好ましい。

【0056】

次に、工程では、絶縁層１１内に第１のビア１１Ａを形成する。第１のビア１１Ａは、例えば、セミアディティブ法を用いて形成できる。具体的には、まず、ビアホールの内壁を含む絶縁層１１の表面及びビアホール内に露出する第１の導電層１４の表面に、無電解めっき法やスパッタ法によりシード層を形成する。シード層としては、例えば、厚さ１００～３５０ｎｍ程度の銅層を用いることができる。シード層として、厚さ２０～５０ｎｍ程度のチタン層と厚さ１００～３００ｎｍ程度の銅層を、この順番で積層した積層膜を用いてもよい。シード層の下層にチタン層を形成することにより、絶縁層１１と第１のビア１１Ａとの密着性を向上できる。チタンに代えて、窒化チタン等を用いても構わない。なお、チタンや窒化チタンは、銅よりも耐腐食性の高い金属である。

【0057】

次に、シード層の上面の全体に感光性のレジスト層を形成し、レジスト層を露光及び現像し、第１のビア１１Ａを形成する部分を露出する開口部を形成する。レジスト層としては、例えば、ドライフィルムレジストを用いることができる。そして、シード層を給電層とする電解めっき法により、開口部内に露出するシード層の上面に電解めっき層（例えば、銅層）を形成する。

【0058】

次に、レジスト層を剥離した後、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された第１のビア１１Ａが形成される。ここまでの工程により、支持キャリア５０を中心として絶縁層１１及び第１の導電層１４が配置された層構造が形成される。

【0059】

次に、工程では、第１のビア１１Ａの上面側を研磨して絶縁層１１の上面及びビアホール内を充填する第１のビア１１Ａの上面を露出させ、ビアホール内に充填された第１のビア１１Ａを形成する。第１のビア１１Ａの研磨には、例えば、ＣＭＰ法（chemical mechanical polishing法）等を用いることができる。第１のビア１１Ａの上面は、例えば、絶縁層１１の上面と面一とすることができる。

【0060】

第１のビア１１Ａを研磨する際、絶縁層１１の上面の一部を同時に研磨して除去してもよい。第１のビア１１Ａと共に絶縁層１１の上面を研磨し、絶縁層１１の上面の一部を除去することにより、絶縁層１１の上面の粗度を研磨前より小さくできる。つまり、絶縁層１１の上面の平滑度を向上できる。絶縁層１１の上面の粗度はＣＭＰ法を実行する前（研磨前）は、例えば、Ｒａ３００～４００ｎｍ程度であり、ＣＭＰ法を実行することによりＲａ１５～４０ｎｍ程度とすることができる。このように、絶縁層１１の上面の粗度を低減して平滑度を向上することにより、後工程において、微細配線（配線密度が高い配線層）の形成が可能となる。なお、絶縁層１１の下面の粗度は、例えば、Ｒａ１８０～２８０ｎｍ程度である。

【0061】

次の工程では、絶縁層１１上に第２の導電層１５を形成する。第１のビア１１Ａの上面の全体に感光性のレジスト層（図示せず）を形成し、レジスト層を露光及び現像し、第２の導電層１５を形成する部分を露出する開口部を形成する。レジスト層としては、例えば、ドライフィルムレジストを用いることができる。そして、第１のビア１１Ａを給電層とする電解めっき法により、開口部内に露出する第１のビア１１Ａの上面に電解めっき層である第２の導電層１５を形成する。第２の導電層１５の材料や厚さは、前述の通りである。そして、レジスト層を剥離する。第２の導電層１５は、パッド１５Ａを含む。

【0062】

図６Ａは、薄膜層形成工程の一例を示す説明図である。図６Ａに示す工程では、絶縁層１１及び第２の導電層１５上に薄膜層１２を形成する。薄膜層１２は、例えば、セミアディティブ法を用いて高密度の配線層を形成する。

【0063】

次に、同様の工程を繰り返して薄膜層１２内の第１の絶縁層６１、第１の配線層６２、第２の絶縁層６３、第２の配線層６４、及び第３の絶縁層６５を形成し、薄膜層１２の最上位の第３の絶縁層６５上に第３の導電層１６を形成する。第３の導電層１６を構成するパッドの表面（上面のみ、又は、上面及び側面）に前述の表面処理層を形成する。第３の導電層１６は、第１のパッド１６Ａ及び第２のパッド１６Ｂを含む。

【0064】

次に、工程では、ダイシングブレード等を用いて構造体の外周部を切断する。切断は、絶縁層１１と上側のプリプレグ５２とが直接接している領域を除去するように行う。その結果、キャリア付き銅箔５３内の厚箔と薄箔とが接している部分を容易に剥離することが可能となる。すなわち、支持キャリア５０の主要部分を容易に除去できる。

【0065】

図６Ｂは、支持キャリア剥離工程の一例を示す説明図である。図６Ｂに示す工程では、支持キャリア５０の主要部分を除去した構造体から薄箔を除去する。キャリア付き銅箔５３内の薄箔は、例えば、ウェットエッチングにより除去できる。その結果、絶縁層１１の下面に第１の導電層１４の下面が露出する。絶縁層１１の下面と第１の導電層１４の下面とは、例えば、面一とすることができる。つまり、絶縁層１１の下面には、第１の導電層１４内の伝送配線２０が露出することになる。

【0066】

図７は、半田形成工程の一例を示す説明図である。図７に示す工程では、第１の導電層１４の下面にスクリーン印刷等により半田層１７を形成する。半田層１７の材料や厚さは、前述の通りである。そして、絶縁層１１の下面に、半田層１７を被覆する接着層１３を形成する。接着層１３は、例えば、絶縁層１１の下面に、半田層１７を被覆するように、ＮＣＦ（Non Conductive Film）と称される絶縁性の熱硬化性樹脂のフィルムをラミネートし、加熱して硬化させることで形成できる。以上の工程により、配線基板５が完成する。なお、半田層１７及び接着層１３は、配線基板５の必須の構成要素ではなく、必要なとき（例えば、配線基板５をビルドアップ基板２上に実装する直前）に形成すればよい。

【0067】

その結果、第１の導電層１４と、絶縁層１１と、第２の導電層１５と、薄膜層１２と、第３の導電層１６とを有する配線基板５が完成されたことになる。

【0068】

図８は、配線基板実装工程の一例を示す説明図である。配線基板５には、複数のチップ３及びコネクタ４がフリップチップ実装されている。チップ３のチップ用端子３Ａは、半田バンプ１８を介して、配線基板５の第３の導電層１６内の第１のパッド１６Ａと電気的に接続する。コネクタ４のチップ用端子４Ａは、半田バンプ１８を介して、配線基板５の第３の導電層１６内の第２のパッド１６Ｂと電気的に接続する。配線基板５の第１の導電層１４内のパッド１４Ａとビルドアップ基板２上のパッド２Ａとを半田層１７を介して電気的に接続することで、半導体装置１を形成する。

【0069】

実施例１の配線基板５は、薄膜層１２内の絶縁層の厚みに比較して厚い絶縁層１１内に、第１のパッド１６Ａと接続するビアと、第２のパッド１６Ｂと接続するビアとの間を電気的に接続する伝送配線２０を配置した。絶縁層１１の厚さは、薄膜層１２内の絶縁層の厚さに比較して厚いたため、伝送配線２０を厚くすることができる。その結果、伝送配線２０の配線抵抗が小さくできるため、伝送配線２０内を高速信号が通過する際の挿入損失や反射損失を抑制し、高速信号の伝送特性の向上を図ることができる。

【0070】

配線基板５は、絶縁層１１の内、薄膜層１２と接触する面と反対側の面にある第１の導電層１４内に伝送配線２０を配置している。伝送配線２０は、接着層１３と接触するように絶縁層１１内に埋設している。そして、伝送配線２０を有する絶縁層１１の誘電正接は、薄膜層１２の誘電正接に比較して小さい。その結果、誘電正接によって、伝送配線２０内を高速信号が通過する際の挿入損失及び反射損失を抑制し、高速信号の伝送特性の向上を図ることができる。

【0071】

配線基板５は、伝送配線２０を通じてチップ３とコネクタ４との間でシリアル高速信号を伝送する。その結果、高速信号が通過する際に生じる挿入損失及び反射損失を抑制できる。

【0072】

伝送配線２０は、第１の導電層１４を形成する際にパッド１４Ａと同一の工程で形成する。その結果、伝送配線２０を簡単に形成できる。

【0073】

尚、説明の便宜上、伝送配線２０は、配線基板５に実装するチップ３とコネクタ４との間で信号を伝送する場合を例示したが、伝送配線２０は、例えば、チップ３間、コネクタ４間で信号を伝送しても良く、適宜変更可能である。

【0074】

また、実施例１の配線基板５では、第１の導電層１４に伝送配線２０を配置する場合を例示したが、これに限定されるものではなく、例えば、第２の導電層１５に伝送配線２０を配置しても良く、その実施の形態につき、実施例２として以下に説明する。

【実施例0075】

図９は、実施例２の半導体装置１Ａの一例を示す説明図、図１０は、配線基板５Ａの一例を示す略断面図である。尚、実施例１の半導体装置１と同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。図２に示す配線基板５Ａと図１０に示す配線基板５Ａとが異なるところは、第１の導電層１４内に伝送配線２０を配置する代わりに、第２の導電層１５内に伝送配線２０Ａを配置した点にある。

【0076】

配線基板５Ａは、絶縁層１１と、薄膜層１２と、接着層１３とを有する。絶縁層１１は、第１の導電層１４と、第２の導電層１５と、第１のビア１１Ｂとを有する。絶縁層１１の厚みは、前述した通り、例えば、４５μｍ～８０μｍ程度である。薄膜層１２内の第１の絶縁層６１、第２の絶縁層６３及び第３の絶縁層６４の厚みは、前述した通り、例えば５～１０μｍ程度である。

【0077】

第１の導電層１４は、ビルドアップ基板２のパッド２Ａと接続するパッド１４Ａを有する。第１の導電層１４は、最下層の導電層であり、絶縁層１１に被覆されている。第２の導電層１５は、絶縁層１１内の第１のビア１１Ｂと薄膜層１２内の第２のビア１２Ａとの間を電気的に接続するパッド１５Ａの他に、伝送配線２０Ａを有する。第２の導電層１５の厚みは、例えば１０～２０μｍ程度である。

【0078】

第１のビア１１Ｂは、絶縁層１１に埋設されたビア配線である。より詳しくは、第１のビア１１Ｂは、絶縁層１１を貫通して、第１の導電層１４の上面を露出するビアホール内に充填されたビア配線であり、第１の導電層１４と電気的に接続されている。ビアホールは、薄膜層１２側に開口されている開口部の径が第１の導電層１４の上面によって形成された開口部の底面の径よりも小さい円錐台状の凹部とすることができる。ビアホールの開口部の径は、例えば、６０～７０μｍ程度とすることができる。

【0079】

第１のビア１１Ｂの上面は、絶縁層１１の上面から露出している。第１のビア１１Ｂの上面は、例えば、絶縁層１１の上面と面一とすることができる。第１のビア１１Ｂの上面は、薄膜層１２の下面と直接接合されている。また、第１のビア１１Ｂの下面は、絶縁層１１内で第１の導電層１４と直接接合されている。第１のビア１１Ｂの材料は、例えば、第１の導電層１４と同一の材料である。

【0080】

第１のビア１１Ｂは、絶縁層１１のビアホールに形成されたビア配線のみからなる。言い換えれば、第１のビア１１Ｂには、絶縁層１１の上面に一体的に形成される配線パターンはない。第１のビア１１Ｂと薄膜層１２とは、電気的には接続されているが、一体的ではない。具体的には、後述する製造方法において、薄膜層１２は、配線層と、絶縁層とを順次積層されて構成する。薄膜層１２内の配線層は、セミアディティブ法で形成された高密度の配線パターン（例えば、ライン／スペースが３μｍ／３μｍ程度）である。薄膜層１２は、薄膜配線層と、第３の導電層１６と、第２のビア１２Ａとを有する。

【0081】

薄膜配線層は、第１の絶縁層６１と、第１の絶縁層６１上に設けられた第１の配線層６２と、第１の配線層６２を被覆して第１の絶縁層６１に積層された第２の絶縁層６３と、第２の絶縁層６３上に設けられた第２の配線層６４と、第２の配線層６４を被覆して第２の絶縁層６３に積層された第３の絶縁層６５とを有する。尚、薄膜配線層内の第１の配線層６２及び第２の配線層６４の厚みは、夫々、例えば、１～３μｍの程度とする。薄膜配線層は、第１の絶縁層６１、第１の配線層６２、第２の絶縁層６３、第２の配線層６４及び第３の絶縁層６５の５層構造を例示したが、５層構造に限定されるものではなく、適宜変更可能である。

【0082】

第２の導電層１５内の伝送配線２０Ａは、絶縁層１１と薄膜層１２との間の境界部分の内、絶縁層１１内に配置される。第２の導電層１５の配線厚は、薄膜配線層内の第１の配線層６２又は第２の配線層６４に比較して厚い。伝送配線２０Ａは、第１のパッド１６Ａに接続する第１のビア１２Ａ１（１２Ａ）と電気的に接続する第１のビア１１Ｂと、第２のパッド１６Ｂに接続する第２のビア１２Ａ２（１２Ａ）と電気的に接続する第１のビア１１Ｂとの間を電気的に接続する。つまり、伝送配線２０Ａは、第１のパッド１６Ａと接続するチップ３と、第２のパッド１６Ｂと接続するコネクタ４との間を電気的に接続し、例えば、シリアルの高速信号を伝送するシリアル伝送路である。

【0083】

［実施例２の配線基板の製造方法］
次に、実施例２の配線基板５Ａの製造方法について説明する。図１１Ａ～図１５は、実施例２の配線基板５Ａの製造工程を例示する図である。尚、ここでは、１つの配線基板５Ａを作製する工程の例を示すが、配線基板５Ａとなる複数の部分を作製し、その後、個片化して各配線基板５Ａとする工程としてもよい。

【0084】

図１１Ａは、準備工程の一例を示す説明図である。図１１Ａに示す準備工程では、支持キャリア５０を準備する。支持キャリア５０は、例えば、銅箔が形成されたコア基板５１上に、プリプレグ５２及びキャリア付き銅箔５３を順次積層した構造である。

【0085】

図１１Ｂは、導体層形成工程の一例を示す説明図である。次に、図１１Ｂに示す工程では、上側のキャリア付き銅箔５３の上面（薄箔の上面）の全体に感光性のレジスト層（図示せず）を形成し、レジスト層を露光及び現像し、第２の導電層１５を形成する部分を露出する開口部を形成する。レジスト層としては、例えば、ドライフィルムレジストを用いることができる。そして、上側のキャリア付き銅箔５３を給電層とする電解めっき法により、開口部内に露出するキャリア付き銅箔５３の上面に電解めっき層である第２の導電層１５を形成する。第２の導電層１５の材料や厚さは、前述の通りである。そして、レジスト層を剥離する。第２の導電層１５は、パッド１５Ａ及び伝送配線２０Ａを含む。

【0086】

図１１Ｃは、絶縁層形成工程の一例を示す説明図である。図１１Ｃに示す工程では、上側のプリプレグ５２の上面に、上側のキャリア付き銅箔５３及び第２の導電層１５を被覆する絶縁層１１を形成する。

【0087】

具体的には、例えば、非感光性の熱硬化性樹脂を主成分とする半硬化状態のフィルム状の絶縁性樹脂を準備する。そして、上側のプリプレグ５２の上面に、この絶縁性樹脂を、キャリア付き銅箔５３及び第２の導電層１５を被覆するようにラミネートし、加熱及び加圧しながら硬化させて絶縁層１１を形成する。上側のプリプレグ５２の上面に、半硬化状態の多層フィルムを、キャリア付き銅箔５３及び第２の導電層１５を被覆するようにラミネートし、加熱及び加圧しながら硬化させて絶縁層１１とする。

【0088】

次に、絶縁層１１には、絶縁層１１の表裏を貫通して第２の導電層１５の下面を露出させるビアホールを形成する。ビアホールは、例えば、ＣＯ_２レーザ、ＹＡＧレーザ、エキシマレーザ等を用いたレーザ加工法により形成できる。ビアホールを形成後、デスミア処理を行い、ビアホールの底部に各々露出する第２の導電層１５の表面に付着した樹脂残渣を除去することが好ましい。

【0089】

次に、工程では、絶縁層１１内に第１のビア１１Ｂを形成する。第１のビア１１Ｂは、例えば、セミアディティブ法を用いて形成できる。具体的には、まず、ビアホールの内壁を含む絶縁層１１の表面及びビアホール内に露出する第２の導電層１５の表面に、無電解めっき法やスパッタ法によりシード層を形成する。シード層としては、例えば、厚さ１００～３５０ｎｍ程度の銅層を用いることができる。シード層として、厚さ２０～５０ｎｍ程度のチタン層と厚さ１００～３００ｎｍ程度の銅層を、この順番で積層した積層膜を用いてもよい。シード層の下層にチタン層を形成することにより、絶縁層１１と第１のビア１１Ｂとの密着性を向上できる。チタンに代えて、窒化チタン等を用いても構わない。なお、チタンや窒化チタンは、銅よりも耐腐食性の高い金属である。

【0090】

次に、シード層の上面の全体に感光性のレジスト層を形成し、レジスト層を露光及び現像し、第１のビア１１Ｂを形成する部分を露出する開口部を形成する。レジスト層としては、例えば、ドライフィルムレジストを用いることができる。そして、シード層を給電層とする電解めっき法により、開口部内に露出するシード層の上面に電解めっき層（例えば、銅層）を形成する。

【0091】

次に、レジスト層を剥離した後、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された第１のビア１１Ｂが形成される。ここまでの工程により、支持キャリア５０を中心として絶縁層１１及び第２の導電層１５が配置された層構造が形成される。

【0092】

次に、工程では、第１のビア１１Ｂの下面側を研磨して絶縁層１１の下面及びビアホール内を充填する第１のビア１１Ｂの下面を露出させ、ビアホール内に充填された第１のビア１１Ｂを形成する。

【0093】

次の工程では、絶縁層１１下に第１の導電層１４を形成する。第１のビア１１Ｂの下面の全体に感光性のレジスト層（図示せず）を形成し、レジスト層を露光及び現像し、第１の導電層１４を形成する部分を露出する開口部を形成する。レジスト層としては、例えば、ドライフィルムレジストを用いることができる。そして、第１のビア１１Ｂを給電層とする電解めっき法により、開口部内に露出する第１のビア１１Ｂの下面に電解めっき層である第１の導電層１４を形成する。第１の導電層１４の材料や厚さは、前述の通りである。そして、レジスト層を剥離する。第１の導電層１４は、パッド１４Ａを含む。

【0094】

図１２Ａは、反転支持キャリア形成工程の一例を示す説明図である。図１２Ａに示す工程では、第１の導電層１４及び絶縁層１１の下面に両面粘着タイプの剥離シート５６を接着する。剥離シート５６は、例えば、ポリイミド系の基材フィルム層５６Ａと、基材フィルム層の表裏に積層されたアクリル系の粘着剤の粘着層５６Ｂ，５６Ｃと、を有する。尚、剥離シート５６は、例えば、熱剥離タイプやＵＶ剥離タイプ等のシートである。更に、工程では、剥離シート５６の下面に反転支持キャリア５５を接着する。反転支持キャリア５５は、例えば、ガラスや金属等の基板である。

【0095】

図１２Ｂは、支持キャリア剥離工程の一例を示す説明図である。図１２Ｂに示す工程では、ダイシングブレード等を用いて構造体の外周部を切断する。切断は、絶縁層１１と上側のプリプレグ５２とが直接接している領域を除去するように行う。その結果、キャリア付き銅箔５３内の厚箔と薄箔とが接している部分を容易に剥離することが可能となる。すなわち、支持キャリア５０の主要部分を容易に除去できる。支持キャリア５０の主要部分を除去した構造体から薄箔を除去する。キャリア付き銅箔５３内の薄箔は、例えば、ウェットエッチングにより除去できる。その結果、絶縁層１１の上面に第２の導電層１５の上面が露出する。絶縁層１１の上面と第２の導電層１５の上面とは、例えば、面一とすることができる。つまり、絶縁層１１の上面には、伝送配線２０Ａが露出することになる。

【0096】

図１３Ａは、薄膜層形成工程の一例を示す説明図である。図１３Ａに示す工程では、絶縁層１１及び第２の導電層１５上に薄膜層１２を形成する。薄膜層１２は、例えば、セミアディティブ法を用いて高密度の配線層を形成する。

【0097】

次に、同様の工程を繰り返して薄膜層１２内の第１の絶縁層６１、第１の配線層６２、第２の絶縁層６３、第２の配線層６４、及び第３の絶縁層６５を形成し、薄膜層１２の最上位の第３の絶縁層６５上に第３の導電層１６を形成する。第３の導電層１６を構成するパッド１６Ａ，１６Ｂの表面（上面のみ、又は、上面及び側面）に前述の表面処理層を形成する。第３の導電層１６は、第１のパッド１６Ａ及び第２のパッド１６Ｂを含む。

【0098】

図１３Ｂは、反転支持キャリア剥離工程の一例を示す説明図である。図１３Ｂに示す工程では、第１の導電層１４及び絶縁層１１上に接着された剥離シート５６を剥離することで、剥離シート５６及び反転支持キャリア５５を剥離する。その結果、反転支持キャリア５５の主要部分を容易に除去できる。絶縁層１１の下面に第１の導電層１４の下面が露出する。絶縁層１１の下面と第１の導電層１４の下面とは、例えば、面一とすることができる。

【0099】

図１４は、半田形成工程の一例を示す説明図である。図１４に示す工程では、第１の導電層１４の下面にスクリーン印刷等により半田層１７を形成する。半田層１７の材料や厚さは、前述の通りである。そして、絶縁層１１の下面に、半田層１７を被覆する接着層１３を形成する。接着層１３は、例えば、絶縁層１１の下面に、半田層１７を被覆するように、ＮＣＦ等の絶縁性の熱硬化性樹脂のフィルムをラミネートし、加熱して硬化させることで形成できる。以上の工程により、配線基板５Ａが完成する。なお、半田層１７及び接着層１３は、配線基板５Ａの必須の構成要素ではなく、必要なとき（例えば、配線基板５Ａをビルドアップ基板２上に実装する直前）に形成すればよい。

【0100】

その結果、第１の導電層１４と、絶縁層１１と、第２の導電層１５と、薄膜層１２と、第３の導電層１６とを有する配線基板５Ａを完成する。

【0101】

図１５は、配線基板実装工程の一例を示す説明図である。配線基板５Ａには、複数のチップ３及びコネクタ４がフリップチップ実装されている。チップ３のチップ用端子３Ａは、半田バンプ１８を介して、配線基板５Ａの第３の導電層１６内の第１のパッド１６Ａと電気的に接続する。コネクタ４のチップ用端子４Ａは、半田バンプ１８を介して、配線基板５の第３の導電層１６内の第２のパッド１６Ｂと電気的に接続する。配線基板５Ａの第１の導電層１４のパッド１４Ａとビルドアップ基板２上のパッド２Ａとを半田層１７を介して電気的に接続することで、半導体装置１Ａを形成する。

【0102】

実施例２の配線基板５Ａは、絶縁層１１と薄膜層１２との間の境界部にある第２の導電層１５に伝送配線２０Ａを配置している。伝送配線２０Ａは、薄膜層１２と接触するように絶縁層１１内に埋設している。絶縁層１１の厚さは、薄膜層１２内の絶縁層の厚さに比較して厚いたため、伝送配線２０Ａを厚くすることができる。その結果、伝送配線２０Ａの配線抵抗が小さくできるため、伝送配線２０Ａ尚を高速信号が通過する際の挿入損失や反射損失を抑制し、高速信号の伝送特性の向上を図ることができる。

【0103】

更に、伝送配線２０Ａを有する絶縁層１１の誘電正接は、薄膜層１２の誘電正接に比較して小さい。その結果、誘電正接によって、伝送配線２０Ａ内を高速信号が通過する際の挿入損失及び反射損失を抑制し、高速信号の伝送特性の向上を図ることができる。

【0104】

伝送配線２０Ａは、第２の導電層１５を形成する際にパッド１５Ａと同一の工程で形成する。その結果、伝送配線２０Ａを簡単に形成できる。

【0105】

本実施例では、インタポーザ基板に適用にする場合を例示したが、これに限定されるものではなく、例えば、コア基板上に絶縁層と薄膜層とを順に積層し、薄膜層上に形成した複数のパッドを有するような構造であっても良い。その結果、伝送配線を絶縁層内の厚い配線層に形成することで同様の効果を得ることができる。

【0106】

また、伝送配線２０と電気的に接続するビア配線を有する第１のビア１２Ａ１及び第２のビア１２Ａ２は、薄膜層に形成された他のビアよりも大きい径にしてもよい。そうすることで、伝送配線を介した高速信号の挿入損失を低減することができる。