特開 2024-133059 バックエンドオブライン用途のためのルテニウムライナおよびキャップ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024133059

(43)【公開日】2024-10-01

(54)【発明の名称】バックエンドオブライン用途のためのルテニウムライナおよびキャップ

(51)【国際特許分類】

   H01L 21/768 20060101AFI20240920BHJP

   H01L 21/3205 20060101ALI20240920BHJP

【ＦＩ】

H01L21/90 B

H01L21/88 R

【審査請求】有

【請求項の数】13

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024088936

(22)【出願日】2024-05-31

(62)【分割の表示】P 2022542963の分割

【原出願日】2021-07-23

(31)【優先権主張番号】63/055,858

(32)【優先日】2020-07-23

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/383,361

(32)【優先日】2021-07-22

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【識別番号】100120525

【弁理士】

【氏名又は名称】近藤 直樹

(74)【代理人】

【識別番号】100139712

【弁理士】

【氏名又は名称】那須 威夫

(74)【代理人】

【識別番号】100176418

【弁理士】

【氏名又は名称】工藤 嘉晃

(72)【発明者】

【氏名】シュ ウェンジン

(72)【発明者】

【氏名】チェン フェン

(72)【発明者】

【氏名】ハ テホン

(72)【発明者】

【氏名】タン シャンミン

(72)【発明者】

【氏名】チェン ル

(72)【発明者】

【氏名】ウー ジーユアン

(57)【要約】

【課題】電子デバイスにおいて改善された相互接続形成のための方法が必要とされている。
【解決手段】ルテニウムまたはドープされたルテニウムライナとキャップ層を使用した電子デバイスおよび電子デバイスを形成する方法が記載される。ルテニウム層およびコバルト層を有するライナがバリア層上に形成される。導電性充填物が第１の導電線に接触する第２の導電線を形成する。
【選択図】図６Ａ

【特許請求の範囲】

【請求項1】

第１の方向に沿って延在する第１の導電線と、
前記第１の導電線上の基板表面に形成された誘電体材料であって、表面構造が前記誘電体材料の表面に形成された上面を有し、前記表面構造が側壁およびビア底部を有し、前記ビア底部が前記第１の導電線の上面を含む、誘電体材料と、
前記誘電体材料の前記上面および前記側壁に形成されたバリア層と、
前記バリア層上に形成されたライナであって、前記第１の導電線の前記上面からある距離だけ離間されたライナ底面を有する、ライナと、
前記表面構造内の導電性充填物であって、第２の方向に沿って延在する第２の導電線を形成し、前記第１の導電線に接触する、導電性充填物と、
を備える、電子デバイス。

【請求項2】

前記ライナが、前記バリア層と接触するルテニウム層と、前記ルテニウム層の前記バリア層とは反対側にあるコバルト層とを含む、請求項１に記載の電子デバイス。

【請求項3】

前記ライナが５Å～５０Åの範囲の総厚さを有する、請求項２に記載の電子デバイス。

【請求項4】

前記ルテニウム層の厚さが２．５Å～２５Åの範囲であり、前記コバルト層の厚さが２．５Å～２５Åの範囲である、請求項２に記載の電子デバイス。

【請求項5】

前記ルテニウム層と前記コバルト層が０．９５：１～１：０．９５の範囲の厚さ比を有する、請求項２に記載の電子デバイス。

【請求項6】

前記誘電体材料内の前記表面構造が、トレンチ部分およびビア部分を含み、前記トレンチ部分がトレンチ底部を有し、前記ビア部分が前記ビア底部を有する、請求項２に記載の電子デバイス。

【請求項7】

前記バリア層が前記トレンチ底部に形成されている、請求項６に記載の電子デバイス。

【請求項8】

前記バリア層が共形層である、請求項７に記載の電子デバイス。

【請求項9】

前記第２の導電線が、前記表面構造の前記ビア部分の前記ビア底部において前記第１の導電線に直接接触する、請求項８に記載の電子デバイス。

【請求項10】

前記ライナが、前記第１の導電線の前記上面と前記ライナの底部エッジとの間に間隙が存在するように、前記第１の導電線に接触しない、請求項２に記載の電子デバイス。

【請求項11】

エレクトロマイグレーション故障時間（５０％レベルで）が、ルテニウム層およびコバルト層を含む前記ライナを有さない同等の電子デバイスのエレクトロマイグレーション故障時間の２．５倍を超える、請求項２に記載の電子デバイス。

【請求項12】

前記導電性充填物が銅を含む、請求項２に記載の電子デバイス。

【請求項13】

前記導電性充填物上にキャップ層をさらに含み、前記キャップ層が、前記導電性充填物と接触するルテニウム層と、前記ルテニウム層の前記導電性充填物とは反対側にあるコバルト層とを含む、請求項１２に記載の電子デバイス。

【請求項14】

誘電体材料内に形成された表面構造のビア部分にパッシベーション層を形成するステップであって、前記パッシベーション層が、第１の導電性材料の表面に形成され、側壁、前記表面構造のトレンチ部分の底部、および前記誘電体材料の上部に形成されたバリア層によって前記誘電体材料から分離され、前記第１の導電性材料が第１の方向に沿って延在する、ステップと、
前記バリア層上にライナを形成するステップであって、前記ライナが前記ビア部分の前記パッシベーション層に接触するライナ底面を有する、ステップと、
前記パッシベーション層を除去して、前記ライナの前記底面が前記第１の導電線の上面からある距離だけ離間されたままにするステップと、
前記表面構造を導電性充填物で充填して、前記ビア部分にビアを、前記トレンチ部分に第２の導電線を形成するステップであって、前記第２の導電線が第２の方向に沿って延在し、前記ビアが前記ビア部分の前記第１の導電線に接触する、ステップと、
前記導電性充填物上にキャップ層を形成するステップと、
を含む、電子デバイスを形成する方法。

【請求項15】

前記ライナが、前記バリア層と接触するルテニウム層と、前記ルテニウム層の前記バリア層とは反対側にあるコバルト層とを含む、請求項１４に記載の方法。

【請求項16】

前記ルテニウム層が２．５Å～２５Åの範囲の厚さを有し、前記コバルト層が２．５Å～２５Åの範囲の厚さを有する、請求項１５に記載の方法。

【請求項17】

前記ルテニウム層と前記コバルト層が０．９５：１～１：０．９５の範囲の厚さ比を有する、請求項１５に記載の方法。

【請求項18】

前記導電性充填物上にキャップ層を形成するステップをさらに含む、請求項１５に記載の方法。

【請求項19】

前記キャップ層が、前記導電性充填物と接触するルテニウム層と、前記ルテニウム層の前記導電性充填物とは反対側にあるコバルト層とを含む、請求項１８に記載の方法。

【請求項20】

前記キャップ層の前記ルテニウム層が２．５Å～２５Åの範囲の厚さを有し、前記キャップ層の前記コバルト層が２．５Å～２５Åの範囲の厚さを有する、請求項１９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は、一般に、電子デバイスにおいて相互接続を形成するための方法に関する。詳細には、本開示の実施形態は、ライナおよびキャッピングのためにルテニウム含有二重層を使用する方法および電子デバイスに関する。

【背景技術】

【0002】

半導体回路素子の微細化は、２０ｎｍ以下の特徴サイズが商業規模で製造されるまでに至っている。限界寸法のサイズが縮小し続けるにつれて、回路素子間の間隙を充填するようなプロセスステップに対して新たな課題が生じる。素子間の幅が縮小し続けるにつれて、素子間の間隙は、多くの場合、より高くかつより狭くなり、間隙を充填することがより困難になり、コンタクトを堅牢にすることがより困難になる。

【0003】

２０ｎｍノードから３ｎｍノードまで、コバルト（Ｃｏ）ライナおよびＣｏキャッピングは、銅（Ｃｕ）間隙充填および信頼性を向上させる主要な材料であった。３ｎｍ以降のノードでは、コバルトライナ上の間隙充填は、いくつかの限界を示している。

【0004】

ルテニウム（Ｒｕ）ライナ上の銅リフローは、小さな構造に対する潜在的な拡張性を示している。しかしながら、ルテニウムを使用するには信頼性の問題がある。例えば、相互接続の銅腐食が観察されており、その結果、デバイス寿命が短くなる。

【発明の概要】

【発明が解決しようとする課題】

【0005】

したがって、電子デバイスにおいて改善された相互接続形成のための方法が必要とされている。

【課題を解決するための手段】

【0006】

本開示の１つまたは複数の実施形態は、電子デバイスを対象とする。第１の導電線は、第１の方向に沿って延在する。誘電体材料は、第１の導電線上の基板表面に形成される。誘電体材料は、表面構造が誘電体材料の表面に形成された上面を有する。表面構造は、側壁およびビア底部を有する。ビア底部は、第１の導電線の上面を含む。誘電体材料の上面および側壁にバリア層が形成される。バリア層上にライナが形成される。ライナは、第１の導電線の上面からある距離だけ離間されたライナ底面を有する。導電性充填物が表面構造内にある。導電性充填物は、第２の方向に沿って延在する第２の導電線を形成し、第１の導電線に接触する。

【0007】

本開示のさらなる実施形態は、電子デバイスを形成する方法に関する。パッシベーション層は、誘電体材料内に形成された表面構造のビア部分に形成される。パッシベーション層は、第１の導電材料の表面に形成され、側壁、表面構造のトレンチ部分の底部、および誘電体材料の上部に形成されたバリア層によって誘電体材料から分離されている。第１の導電材料は、第１の方向に沿って延在する。バリア層上にライナが形成される。ライナは、ビア部分においてパッシベーション層に接触するライナ底面を有する。パッシベーション層を除去して、ライナの底面が第１の導電線の上面からある距離だけ離間されたままにする。表面構造に導電性充填物を充填して、ビア部分にビアを形成し、トレンチ部分に第２の導電線を形成する。第２の導電線は、第２の方向に沿って延在する。ビアは、ビア部分において第１の導電線に接触する。キャップ層が導電性充填物上に形成される。

【0008】

本開示の上記で列挙された特徴を詳細に理解することができるように、実施形態を参照することによって、上記で簡潔に要約された本開示のより具体的な説明を行うことができ、その実施形態の一部が添付の図面に示される。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示しており、したがって、本開示は他の等しく有効な実施形態を許容し得るため、その範囲を限定するものと見なされるべきではないことに留意されたい。本明細書に記載される実施形態は、同様の参照符号が同様の要素を示す添付図面の図において、限定ではなく例として示される。

【図面の簡単な説明】

【0009】

【図1】本開示の１つまたは複数の実施形態に従って形成されている電子デバイスの部分断面図である。

【図2】本開示の１つまたは複数の実施形態に従って形成されている電子デバイスの部分断面図である。

【図3A】本開示の１つまたは複数の実施形態に従って形成されている電子デバイスの部分断面図である。

【図3B】図３Ａの領域３の拡大図である。

【図4A】本開示の１つまたは複数の実施形態に従って形成されている電子デバイスの部分断面図である。

【図4B】図４Ａの領域３の拡大図である。

【図5A】本開示の１つまたは複数の実施形態に従って形成されている電子デバイスの部分断面図である。

【図5B】図５Ａの領域３の拡大図である。

【図6A】本開示の１つまたは複数の実施形態に従って形成されている電子デバイスの部分断面図である。

【図6B】図６Ａの領域６の拡大図である。

【発明を実施するための形態】

【0010】

本開示のいくつかの例示的な実施形態を説明する前に、本開示は、以下の説明に記載される構成またはプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、様々な仕方で実施および実行することができる。

【0011】

本明細書および添付の特許請求の範囲において使用される場合、「基板」という用語は、プロセスが作用する表面または表面の一部を指す。また、当業者であれば、基板への言及は、文脈が明らかにそうでないことを示さない限り、基板の一部のみを指すこともできることを理解するであろう。加えて、基板上に堆積させることへの言及は、ベアの基板、および１つまたは複数の膜あるいは特徴が堆積または形成された基板の両方を意味することができる。

【0012】

本明細書で使用されるような「基板」は、製造プロセス中に膜処理が行われる任意の基板または基板上に形成される材料の表面を指す。例えば、処理を行うことができる基板表面は、用途に応じて、シリコン、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素ドープ酸化ケイ素、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ガリウム砒素、ガラス、サファイアなどの材料、ならびに金属、金属窒化物、金属合金、および他の導電性材料などの任意の他の材料を含む。基板には、半導体ウエハが含まれるが、これに限定されない。基板を、前処理プロセスに曝して、基板表面を研磨、エッチング、還元、酸化、水酸化、アニール、ＵＶ硬化、電子ビーム硬化、および／またはベークすることができる。基板自体の表面に直接膜処理を行うことに加えて、本開示では、開示される膜処理ステップのいずれかを、以下でより詳細に開示されるように、基板上に形成された下層上で行うこともでき、用語「基板表面」は、文脈が示すように、そのような下層を含むことが意図されている。したがって、例えば、膜／層または部分的な膜／層を基板表面に堆積させた場合、新たに堆積させた膜／層の露出面が基板表面になる。

【0013】

ライナとしてのルテニウム（Ｒｕ）は、少なくとも信頼性、ライン抵抗Ｒｓ、銅腐食、化学機械平坦化（ＣＭＰ）および他の集積化問題のために、以前はＮ３（３ｎｍノード）に使用することができなかった。一部の実施形態は、Ｎ２ノードにおいて、任意でＲｕ（ドープされたＲｕ、ボトムレスＲｕ）ライナおよび／またはＲｕ（ドープされたＲｕ）キャッピングとともに、ルテニウムを使用して、プロセス集積化問題を軽減する。一部の実施形態は、ボトムレスルテニウムライナを使用して、銅腐食を防止し、ビア抵抗を低減する。一部の実施形態のボトムレスライナは、銅表面上の誘電体表面にルテニウムを選択的に堆積させることによって堆積させる。

【0014】

本開示の１つまたは複数の実施形態は、先進ノード用途におけるライナおよびキャッピング層としてコバルトをルテニウムに置き換えることを可能にする。一部の実施形態は、より大きなノードデバイスからのルテニウムの適用を制限する信頼性の問題を解決する。本開示の一部の実施形態は、間隙充填拡張性のためのライナとしてのルテニウムを可能にし、信頼性のためのキャッピング層としてのルテニウムを可能にし、ビアコンタクト抵抗（Ｒｃ）を低減し、および／または銅腐食を防止もしくは遅らせるための全体的な統合スキームを提供する。

【0015】

ルテニウムライナまたはドープされたルテニウムライナの一部の実施形態は、物理的気相堆積（ＰＶＤ）銅リフローを先進ノードのための間隙充填解決策として拡張する。一部の実施形態は、デバイスの信頼性を改善するために、ルテニウムまたはドープされたルテニウムキャッピングを提供する。一部の実施形態は、界面活性剤支援ルテニウムプロセスを組み込み、構造の底部にルテニウムがないデバイスを達成し、腐食を防止し、ビア抵抗を改善する。

【0016】

図１～図６Ｂは、本開示の１つまたは複数の実施形態による方法の異なる段階中の電子デバイス１００を示す。図で使用される様々な塗りつぶしパターンは、構成要素を区別しやすくするためのものであり、任意の特定の材料を指すものとして解釈されるべきではない。

【0017】

図１を参照すると、第１の導電線１２０が基板１１０上に形成され、第１の方向に沿って延在する。第１の方向は、Ｘ軸方向と呼ばれることもある。例えば、一部の実施形態の第１の導電線１２０は、Ｘ軸方向に沿った長さ、Ｙ軸方向に沿った幅、およびＺ軸方向に沿って測定された厚さを有する。図は、Ｘ－Ｚ平面を示し、Ｙ軸は図のページに垂直に延在する。Ｘ軸、Ｙ軸、およびＺ軸の使用は、重力に対する任意の特定の配向を暗示するもの解釈されるべきではない。

【0018】

図示される実施形態では、様々なスペーサ層１１２、１１４、１１６、１１８が示されている。これらの様々なスペーサ層は、任意であり、一部の実施形態では、層のいずれかまたはすべてが省略される。「スペーサ層」という用語の使用は、図示された層に対する任意の特定の機能または目的を暗示することは意図されていない。スペーサ層１１２、１１４、１１６、１１８は、任意の適切な目的を有する任意の適切な材料とすることができる。例えば、スペーサ層は、誘電体、拡散バリア、接着促進剤、または当業者に知られている任意の他の層を含むことができる。一部の実施形態では、スペーサ層１１４は、誘電体材料を含み、スペーサ層１１２、１１６は、第１の導電線１２０と基板１１０との間の直接接触を防止するためのバリアまたはライナ材料を含む。

【0019】

一部の実施形態では、第１の導電線１２０を形成することは、導電性材料の層でトレンチを充填することを含む。１つまたは複数の実施形態では、ベース層（図示せず）を最初にトレンチの内部側壁および底部に堆積させ、次いで導電層をベース層（例えばスペーサ層１１２）上に堆積させる。１つまたは複数の実施形態では、ベース層は、導電性バリア層（図示せず）上に堆積させた導電性シード層（図示せず）を含む。シード層は、銅（Ｃｕ）を含むことができ、導電性バリア層は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）などの金属を含むことができる。導電性バリア層を使用して、シード層から第１の絶縁層１０４への導電性材料、例えば、銅またはコバルトの拡散を防止することができる。加えて、導電性バリア層を使用して、シード層（例えば、銅）に対する接着性を提供することができる。

【0020】

第１の導電線１２０は、当業者に知られている任意の適切なプロセスによって形成することができる。例えば、一部の実施形態では、第１の導電線１２０は、電気めっきプロセス、選択的堆積、電気分解、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、分子線エピタキシ（ＭＢＥ）、原子層堆積（ＡＬＤ）、スピンオン技術、またはマイクロ電子デバイス製造の当業者に知られている他の堆積技術のうちの１つまたは複数によって形成される。

【0021】

第１の導電線１２０は、当業者に知られている任意の適切な導電性材料とすることができる。１つまたは複数の実施形態では、第１の導電線１２０は、金属、例えば、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニオブ（Ｎｂ）、ニッケルシリコン（ＮｉＳｉ）、三元化合物（例えば、ＬａＲｕ₂Ａｓ₂）、またはそれらの任意の組合せを含む。

【0022】

第１の導電線１２０は、任意の適切な厚さ（図１のＺ軸に沿って測定される）を有することができる。一部の実施形態では、第１の導電線１２０は、１５ｎｍ～１０００ｎｍの範囲、または２０ｎｍ～２００ｎｍの範囲の厚さを有する。非限定的な一例では、第１の導電線１２０の幅（ページの平面に垂直に延びる図１のｙ軸に沿って測定される）は、５ｎｍ～５００ｎｍの範囲内にある。非限定的な一例では、隣接する第１の導電線１２０間の間隔（ピッチ）は、２ｎｍ～５００ｎｍの範囲内、または５０ｎｍ～５０ｎｍの範囲内にある。

【0023】

誘電体材料１３０は、第１の導電線１２０上の基板表面（第１の導電線１２２上面）に形成されている。このように使用される場合、基板表面は、誘電体材料１３０が上に形成される材料の露出表面である。例えば、一部の実施形態の第１の導電線１２０は、基板１１０の表面に形成され、誘電体材料１３０が形成される新しい基板表面を形成する。

【0024】

一部の実施形態では、誘電体材料１３０は、表面構造１４０を有する上面１３２を有する。表面構造１４０は、誘電体材料１３０の上面１３２に形成される。一部の実施形態では、表面構造１４０は、側壁１４１、ビア部分１４２、およびトレンチ部分１４６を含む。一部の実施形態のビア部分１４２は、ビア底部１４３、および側壁１４１に対向するビア側壁１４４を含む。一部の実施形態において、ビア底部１４３は、第１の導電線１２０の上面１２２を含む。

【0025】

一部の実施形態のトレンチ部分１４６は、図示されるように、ビア側壁１４４を側壁１４１と接続して階段状構造を形成するトレンチ底部１４７を含む。一部の実施形態では、表面構造１４０は、階段状構造のない均一な形状のビアまたはトレンチを含む。

【0026】

誘電体材料１３０は、隣接するデバイスを絶縁し、リークを防止するのに適した任意の材料とすることができる。１つまたは複数の実施形態において、誘電体材料１３０は、酸化物層、例えば、二酸化ケイ素、または電子デバイス設計によって決定される任意の他の電気絶縁層である。１つまたは複数の実施形態において、誘電体材料１３０は、層間誘電体（ＩＬＤ）を含む。１つまたは複数の実施形態において、誘電体材料１３０は、例えば、二酸化ケイ素、酸化ケイ素、炭素がドープされた酸化物（「ＣＤＯ」）、例えば、炭素がドープされた二酸化ケイ素、多孔性二酸化ケイ素（ＳｉＯ₂）、窒化ケイ素（ＳｉＮ）、またはそれらの任意の組合せなどの材料を含むがこれらに限定されない低誘電率誘電体である。「酸化ケイ素」という用語は、誘電体材料１３０を説明するために使用されることがあるが、当業者は、本開示が特定の化学量論に限定されないことを認識するであろう。例えば、用語「酸化ケイ素」および「二酸化ケイ素」は両方とも、任意の適切な化学量論比でケイ素原子および酸素原子を有する材料を説明するために使用されることがある。同じことが、本開示に列挙される他の材料、例えば、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化ジルコニウムなどにも当てはまる。

【0027】

１つまたは複数の実施形態では、誘電体材料１３０は、５未満の誘電率値を有する誘電体材料を含む。１つまたは複数の実施形態において、誘電体材料１３０は、約２～約４の誘電率値を有する誘電体材料を含む。少なくとも一部の実施形態において、誘電体材料１３０は、酸化物、炭素がドープされた酸化物、ブラックダイアモンド（登録商標）、多孔性二酸化ケイ素、炭化物、酸素炭化物、窒化物、酸素窒化物、酸素炭素窒化物、ポリマ、リンケイ酸ガラス、フルオロケイ酸（ＳｉＯＦ）ガラス、有機ケイ酸ガラス（ＳｉＯＣＨ）、フルオロケイ酸ガラス（ＦＳＧ）、多孔性低誘電率、またはそれらの任意の組合せ、電子デバイス設計によって決定される他の電気絶縁層、あるいはそれらの任意の組合せを含む。少なくとも一部の実施形態では、誘電体材料１３０は、ポリイミド、エポキシ、ベンゾシクロブテン（ＢＣＢ）などの感光性材料、およびＷＰＲシリーズ材料、またはスピンオンガラスを含むことができる。

【0028】

１つまたは複数の実施形態において、誘電体材料１３０は、基板１１０上の１つの金属線を他の金属線から分離するための低誘電率層間誘電体である。１つまたは複数の実施形態において、誘電体材料１３０の厚さは、約１０ナノメートル（ｎｍ）～約２ミクロン（μｍ）のおおよその範囲内にある。

【0029】

１つまたは複数の実施形態において、誘電体材料１３０は、限定はされないが、プラズマ化学気相堆積（「ＰＥＣＶＤ」）、物理的気相堆積（「ＰＶＤ」）、分子線エピタキシ（「ＭＢＥ」）、有機金属化学気相堆積（「ＭＯＣＶＤ」）、原子層堆積（「ＡＬＤ」）、スピンオン、またはマイクロ電子デバイス製造の当業者に知られている他の絶縁堆積技術などの堆積技術のうちの１つを使用して堆積または形成される。

【0030】

一部の実施形態において、表面構造１４０は、当業者に知られている任意の適切な技術によって形成される。一部の実施形態では、誘電体材料１３０は、マイクロ電子デバイス製造の当業者に知られている１つまたは複数のパターニングおよびエッチング技術を使用して表面構造１４０を形成するために、ハードマスクを使用してパターニングおよびエッチングされる。

【0031】

バリア層１５０は、誘電体層１３０の上面１３２および表面構造１４０の側壁１４１に形成されている。一部の実施形態において、バリア層１５０は、図１に示されるように、誘電体材料１３０の側壁１４１および上面１３２に加えて、ビア側壁１４４およびトレンチ底部１４７に形成されている。一部の実施形態において、バリア層１５０は、側壁１４１、上面１３２、ビア側壁１４４、およびトレンチ底部１４７に共形に形成されている。

【0032】

バリア層１５０は、当業者に知られている任意の適切な技術によって形成される、当業者に知られている任意の適切な材料を含むことができる。１つまたは複数の実施形態において、バリア層１５０は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）などのうちの１つまたは複数を含む。一部の実施形態では、バリア層は、原子層堆積によって堆積させる。

【0033】

一部の実施形態では、バリア層１５０は、第１の導電線１２０上の誘電体材料１３０上に選択的に堆積させる。例えば、図示されるように、バリア層１５０は、誘電体材料１３０と接触して形成されているが、第１の導電線１２０上で核生成しないか、または比較的長い核生成遅延を受ける。

【0034】

図２を参照すると、パッシベーション層１６０が、表面構造１４０を介して第１の導電線１２０の露出した上面１２２に形成されている。パッシベーション層１６０は、当業者に知られている任意の適切な材料とすることができ、任意の適切な技術によって堆積させることができる。一部の実施形態において、パッシベーション層１６０は、バリア層１５０の上の第１の導電線１２０上に選択的に堆積させる。パッシベーション層１６０は、その後のライナ１７０の形成から第１の導電線１２０を保護する任意の材料とすることができる。一部の実施形態のパッシベーション層１６０は、５Å～１０００Åの範囲、または１ｎｍ～５０ｎｍの範囲の厚さを有する。

【0035】

別の言い方をすれば、一部の実施形態では、パッシベーション層１６０は、誘電体材料１３０に形成された表面構造１４０のビア部分１４２に形成されている。パッシベーション層１６０は、第１の導電性材料１２０の表面に形成され、表面構造１４０のトレンチ部分１４６の側壁１４１、ビア側壁１４４および底部、ならびに誘電体材料１３０の上面１３２に形成されたバリア層１５０によって誘電体材料１３０から分離されている。

【0036】

図３Ａおよび図３Ｂに示される拡大領域３を参照すると、ライナ１７０がバリア層１５０上に形成されている。一部の実施形態のライナ１７０は、バリア層１５０上に共形に形成される。一部の実施形態では、ライナ１７０は、パッシベーション層１６０の上のバリア層１５０上に選択的に形成される。図は、パッシベーション層１６０に接触するライナ１７０を示すが、当業者は、ライナ１７０がパッシベーション層１６０上で核生成せず、ライナ１７０とパッシベーション層１６０との間の接触が物理的であり、化学的ではないことを認識するであろう。

【0037】

パッシベーション層１６０が第１の導電線１２０上にあるため、ライナ１７０は、ライナ底面１７２が第１の導電線１２０の上面１２２からある距離だけ離間されて形成されている。第１の導電線１２０の上面１２２とライナ１７０のライナ底面１７２との間の距離は、パッシベーション層１６０の厚さによって規定される。

【0038】

図３Ｂに示される領域３の拡大図を参照すると、一部の実施形態のライナ１７０は、第１のライナ層および第２のライナ層を含む。第１のライナ層は、第１のライナ底面１７２ａを有し、第２のライナ層は、第２のライナ底面１７２ｂを有し、ライナ底面のそれぞれは、第１の導電線１２０の上面１２２からある距離だけ離間されている。

【0039】

一部の実施形態では、ライナ１７０は、バリア層１５０と接触するルテニウム層１７４と、ルテニウム層１７４のバリア層１５０とは反対側にあるコバルト層１７７とを含む。別の言い方をすれば、一部の実施形態では、ライナ１７０は、バリア層１５０と直接接触するルテニウム層１７４と、ルテニウム層１７４によってバリア層１５０から分離された、ルテニウム層１７４と接触するコバルト層１７７とを含む。

【0040】

一部の実施形態では、ライナ１７０は、５Å～５０Åの範囲の総厚さ（すなわち、すべての層の厚さの合計）を有する。ライナ１７０の厚さは、表面構造１４０の側壁１４１、ビア側壁１４４、およびトレンチ底部１４７に沿って測定される。一部の実施形態では、ルテニウム層１７４は、２．５Å～２５Åの範囲、または５Å～２０Åの範囲、または１０Å～１５Åの範囲の厚さを有する。一部の実施形態では、コバルト層１７７は、２．５Å～２５Åの範囲、または５Å～２０Åの範囲、または１０Å～１５Åの範囲の厚さを有する。一部の実施形態では、ルテニウム層１７４とコバルト層１７７は、ほぼ同じ厚さを有する。一部の実施形態では、ルテニウム層１７４とコバルト層１７７は、０．９５：１～１：０．９５の範囲の厚さ比を有する。一部の実施形態では、ルテニウム：コバルトの厚さ比は、約１：１である。一部の実施形態では、ルテニウム層およびコバルト層のそれぞれは、約１０Åの厚さである。

【0041】

一部の実施形態では、ライナ１７０は、ルテニウムとコバルトの二元層を含み、ルテニウムがバリア層１５０に接触する。ルテニウムは、ルテニウム金属またはドープされたルテニウムとすることができる。適切なドーパントとしては、酸素、窒素、ホウ素、炭素、銅、タングステン、モリブデン、アルミニウム、またはマンガンが挙げられるが、これらに限定されない。

【0042】

ライナ１７０は、当業者に知られている任意の適切な技術によって堆積させることができる。一部の実施形態では、ライナ１７０またはライナの個々の層は、原子層堆積によって堆積させる。

【0043】

一部の実施形態では、ライナ１７０の形成後、図４Ａおよび図４Ｂに示すように、パッシベーション層１６０が除去される。パッシベーション層１６０を除去すると、ライナ底面１７２が第１の導電線１２０の上面１２２からある距離だけ離間されるように、間隙１８０が残る。間隙１８０の距離または厚さは、パッシベーション層１６０の厚さと実質的に同じ（すなわち、±１０％以内）である。パッシベーション層１６０は、使用される材料に応じて任意の適切な技術によって除去することができる。一部の実施形態において、パッシベーション層１６０は、他の表面材料にあまり影響を及ぼさない選択的エッチングプロセスによって除去される。

【0044】

図４Ｂに示すように、一部の実施形態では、パッシベーション層１６０を除去することにより、間隙１８０内の第１のライナ底面１７２ａおよび第２のライナ底面１７２ｂが露出する。別の言い方をすれば、一部の実施形態では、ライナ１７０は、第１の導電線１２０の上面１２２とライナ１７０の底部エッジとの間に間隙１８０が存在するように、第１の導電線１２０に接触しない。

【0045】

図５Ａおよび図５Ｂを参照すると、パッシベーション層１６０を除去した後、導電性充填物１８５を表面構造１４０内に堆積させる。導電性充填物１８５は、第２の方向に沿って延在する第２の導電線１８１を形成する。導電性充填物１８５（第２の導電線１８１）は、表面構造１４０のビア部分１４２のビア底部１４３において第１の導電線１２０と直接接触する。

【0046】

導電性充填物１８５は、任意の適切な材料であってもよく、当業者に知られている任意の適切な技術によって堆積させることができる。一部の実施形態では、第２の導電線１８１を形成する導電性充填物１８５は、銅を含むか、または本質的に銅からなる。このように使用される場合、「本質的に～からなる」という用語は、膜が９５％、９８％、９９％、または９９．５％以上の記載された材料を含むことを意味する。

【0047】

導電性充填物１８５は、当業者に知られている任意の適切な技術によって形成することができる。一部の実施形態において、導電性充填物１８５は、物理的気相堆積によって堆積させる。１つまたは複数の実施形態において、第２の導電性材料２２０は、金属膜または金属含有膜を含む。導電性充填物１８５に適した金属膜としては、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、銅（Ｃｕ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ランタン（Ｌａ）、あるいはそれらの任意の組合せのうちの１つまたは複数を含む膜が挙げられるが、これらに限定されない。一部の実施形態では、第２の導電線を形成する導電性充填物１８５は、銅（Ｃｕ）を含む。

【0048】

１つまたは複数の実施形態では、導電性充填物１８５は、ＡＬＤ、ＣＶＤ、ＰＶＤ、ＭＢＥ、ＭＯＣＶＤ、スピンオン、またはマイクロ電子デバイス製造の当業者に知られている他のライナ堆積技術などであるがこれらに限定されない堆積技術のうちの１つを使用して堆積させる。

【0049】

図６Ａおよび図６Ｂを参照すると、一部の実施形態では、キャップ層１９０が、第２の導電線１８１を形成する導電性充填物１８５上に形成されている。図６Ｂは、図６Ａの領域６の拡大図を示す。一部の実施形態では、第２の導電線１８１の上面１８２に形成されたキャップ層１９０は、第１のキャッピング層および第２のキャッピング層を含む。一部の実施形態では、キャップ層１９０は、第２の導電線１８１を形成する導電性充填物１８５と接触するルテニウム層１９２と、ルテニウム層１９２の、第２の導電線１８１である導電性充填物１８５とは反対側にあるコバルト層１９４とを含む。

【0050】

別の言い方をすれば、一部の実施形態では、キャッピング層１９０は、第２の導電線１８１と直接接触するルテニウム層１９２と、ルテニウム層１９２によって第２の導電線１８１から分離された、ルテニウム層１９２と接触するコバルト層１９４とを含む。

【0051】

一部の実施形態では、キャッピング層１９０は、５Å～５０Åの範囲の総厚さ（すなわち、すべての層の厚さの合計）を有する。一部の実施形態では、ルテニウム層１９２は、２．５Å～２５Åの範囲、または５Å～２０Åの範囲、または１０Å～１５Åの範囲の厚さを有する。一部の実施形態では、コバルト層１９４は、２．５Å～２５Åの範囲、または５Å～２０Åの範囲、または１０Å～１５Åの範囲の厚さを有する。一部の実施形態では、ルテニウム層１９２とコバルト層１９４は、ほぼ同じ厚さを有する。一部の実施形態では、ルテニウム層１９２とコバルト層１９４は、０．９５：１～１：０．９５の範囲の厚さ比を有する。一部の実施形態では、ルテニウム：コバルトの厚さ比は、約１：１である。一部の実施形態では、ルテニウム層およびコバルト層のそれぞれは、約１０Åの厚さである。

【0052】

キャッピング層１９０は、当業者に知られている任意の適切な技術によって堆積させることができる。一部の実施形態では、キャッピング層１９０または個々の層は、原子層堆積によって堆積させる。一部の実施形態において、キャッピング層１９０は、第２の導電線１８１の上面１８２に選択的に形成される。

【0053】

一部の実施形態では、選択的二元キャップ層およびルテニウムライナの使用により、エレクトロマイグレーション故障時間が（５０％レベルで）２．５倍超増加した。キャップ層に最初にＲｕ、次にＣｏを有することで、最初にＣｏ、次にＲｕの場合よりも５０％の故障率が２倍超増加した。二元キャップ層に加えて二元ライナを使用すると、故障時間がさらに増加した。

【0054】

本明細書全体を通して、「一実施形態」、「特定の実施形態」、「１つまたは複数の実施形態」、あるいは「実施形態」への言及は、実施形態に関連して記載される特定の特徴、構造、材料、または特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な箇所における「１つまたは複数の実施形態において」、「特定の実施形態において」、「一実施形態において」または「ある実施形態において」などの語句の出現は、必ずしも本開示の同じ実施形態を指しているわけではない。さらに、特定の特徴、構造、材料、または特性は、１つまたは複数の実施形態において任意の適切なやり方で組み合わせることができる。

【0055】

本明細書の開示は、特定の実施形態を参照して説明されてきたが、当業者であれば、説明された実施形態は、本開示の原理と応用を例示するものに過ぎないことを理解するであろう。本開示の精神および範囲から逸脱することなく、本開示の方法および装置に様々な修正および変形を行うことができることは、当業者には明らかであろう。したがって、本開示は、添付の特許請求の範囲およびそれらの均等物の範囲内にある修正形態および変形形態を含むことができる。

【図1】

【図2】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】

【手続補正書】

【提出日】2024-07-23

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第１の方向に沿って延在する第１の導電線と、
基板表面上および前記第１の導電線上に形成された誘電体材料であって、表面構造が前記誘電体材料の表面に形成された上面を有し、前記表面構造が側壁およびビア底部を有し、前記ビア底部が前記第１の導電線の上面を含む、誘電体材料と、
前記誘電体材料の前記上面および前記側壁に形成されたバリア層と、
前記バリア層上に形成されたライナであって、前記第１の導電線の前記上面からある距離だけ離間されたライナ底面を有する、ライナと、
前記表面構造内の導電性充填物であって、第２の方向に沿って延在する第２の導電線を形成し、前記第１の導電線に接触する、導電性充填物と、
を含む、電子デバイス。

【請求項2】

前記ライナが、前記バリア層と接触するルテニウム層と、前記ルテニウム層の前記バリア層とは反対側にあるコバルト層とを含む、請求項１に記載の電子デバイス。

【請求項3】

前記ライナが５Å～５０Åの範囲の総厚さを有する、請求項２に記載の電子デバイス。

【請求項4】

前記ルテニウム層の厚さが２．５Å～２５Åの範囲であり、前記コバルト層の厚さが２．５Å～２５Åの範囲である、請求項２に記載の電子デバイス。

【請求項5】

前記ルテニウム層と前記コバルト層が０．９５：１～１：０．９５の範囲の厚さ比を有する、請求項２に記載の電子デバイス。

【請求項6】

前記誘電体材料内の前記表面構造が、トレンチ部分およびビア部分を含み、前記トレンチ部分がトレンチ底部を有し、前記ビア部分が前記ビア底部を有する、請求項２に記載の電子デバイス。

【請求項7】

前記バリア層が前記トレンチ底部に形成されている、請求項６に記載の電子デバイス。

【請求項8】

前記バリア層が共形層である、請求項７に記載の電子デバイス。

【請求項9】

前記第２の導電線が、前記表面構造の前記ビア部分の前記ビア底部において前記第１の導電線に直接接触する、請求項８に記載の電子デバイス。

【請求項10】

前記ライナが、前記第１の導電線の前記上面と前記ライナの底部エッジとの間に間隙が存在するように、前記第１の導電線に接触しない、請求項２に記載の電子デバイス。

【請求項11】

エレクトロマイグレーション故障時間（５０％レベルで）が、ルテニウム層およびコバルト層を含む前記ライナを有さない同等の電子デバイスのエレクトロマイグレーション故障時間の２．５倍を超える、請求項２に記載の電子デバイス。

【請求項12】

前記導電性充填物が銅を含む、請求項２に記載の電子デバイス。

【請求項13】

前記導電性充填物上にキャップ層をさらに含み、前記キャップ層が、前記導電性充填物と接触するルテニウム層と、前記ルテニウム層の前記導電性充填物とは反対側にあるコバルト層とを含む、請求項１２に記載の電子デバイス。

【外国語明細書】