特開 2024-133448 試験測定装置及び波形生成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024133448

(43)【公開日】2024-10-02

(54)【発明の名称】試験測定装置及び波形生成方法

(51)【国際特許分類】

   G01R 13/20 20060101AFI20240925BHJP

【ＦＩ】

G01R13/20 M

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024040007

(22)【出願日】2024-03-14

(31)【優先権主張番号】63/452,153

(32)【優先日】2023-03-14

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】18/442,359

(32)【優先日】2024-02-15

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】391002340

【氏名又は名称】テクトロニクス・インコーポレイテッド

【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．

(74)【代理人】

【識別番号】100090033

【弁理士】

【氏名又は名称】荒船 博司

(74)【代理人】

【識別番号】100093045

【弁理士】

【氏名又は名称】荒船 良男

(72)【発明者】

【氏名】カン・タン

(57)【要約】      （修正有）

【課題】クロック・リカバリの精度を向上させることが可能なリアルタイム（ＲＴ）オシロスコープを提供する。
【解決手段】試験測定装置１０は、被試験信号を受信する入力ポート１２と、特定のサンプル・レートで被試験信号をサンプリングして被試験信号をデジタル化する１つ以上のＡＤＣ１８と、１つ以上のプロセッサ２２とを有し、１つ以上のプロセッサ２２は、被試験サンプリング信号からクロックをリカバリし、クロックを使用して元のパターン波形を生成し、元のパターン波形を補間及びリサンプリングして等時間隔パターン波形を生成し、等時間隔パターン波形にイコライザを適用して等化処理パターン波形を生成し、等化処理パターン波形を補間してリサンプリングし、被試験サンプリング信号のサンプル時間に等化処理されたサンプルを有する新しい波形を生成し、新しい波形からアップデートされたクロックをリカバリする。
【選択図】図１

【特許請求の範囲】

【請求項1】

試験測定装置であって、
繰り返しパターンを有する被試験信号を受信するように構成された入力部と、
複数の繰り返しパターンにわたって特定のサンプル・レートで被試験信号をサンプリングしてデジタル化し、被試験サンプリング信号を生成する１つ以上のアナログ・デジタル・コンバータ（ＡＤＣ）と、
１つ以上のプロセッサと
を具え、
該１つ以上のプロセッサが、
上記被試験サンプリング信号からクロックをリカバリする処理と、
オリジナル・パターン波形を生成するために上記クロックを使用する処理と、
上記オリジナル・パターン波形を補間してリサンプリングし、上記クロックを使用して等時間間隔パターン波形を生成する処理と、
上記等時間間隔パターン波形にイコライザを適用して、等化処理パターン波形を生成する処理と、
上記等化処理パターン波形を補間してリサンプリングし、上記被試験サンプリング信号のサンプル時間において等化処理サンプルを有する新しい波形を生成する処理と、
上記新しい波形からアップデートされたクロックをリカバリする処理と、
上記アップデートされたクロックを使用して、アップデートされた波形を生成する処理と
を上記１つ以上のプロセッサに行わせるプログラムを実行するように構成される試験測定装置。

【請求項2】

上記クロックをリカバリする処理を上記１つ以上のプロセッサに行わせるプログラムは、
上記被試験サンプリング信号の周波数を求める処理と、
求めた上記周波数とサンプリング・レートを使用して、上記パターン波形のクロックをリカバリする処理と
を上記１つ以上のプロセッサに行わせるプログラムを含む請求項１に記載の試験測定装置。

【請求項3】

上記被試験サンプリング信号の周波数を求める処理を上記１つ以上のプロセッサに行わせるプログラムは、アイ・ダイアグラムを自動的に生成する処理と、上記アイ・ダイアグラムの水平開口部が最も広くなるまで、上記被試験サンプリング信号の選択された周波数を反復的に調整する処理とを上記１つ以上のプロセッサに行わせる請求項２に記載の試験測定装置。

【請求項4】

イコライザを適用する処理を上記１つ以上のプロセッサに行わせるプログラムは、フィード・フォワード・イコライザ（ＦＦＥ）、連続時間線形イコライザ（ＣＴＬＥ）又は他のソフトウェア・イコライザのいずれかを適用する処理を上記１つ以上のプロセッサに行わせるプログラムを含む請求項１に記載の試験測定装置。

【請求項5】

上記１つ以上のＡＤＣは、８つの入力チャンネルに結合され、該入力チャンネルの夫々が、繰り返しパターンを有する被試験信号を受信するように構成された入力部を有する１つのＡＤＣから構成される請求項１に記載の試験測定装置。

【請求項6】

上記１つ以上のプロセッサは、上記アップデートされたクロックに必要な精度が得られるまで、上記クロックをリカバリする処理と、上記クロックを使用する処理と、上記パターン波形を補間及びリサンプリングする処理と、イコライザを適用する処理と、上記等化処理されたパターン波形を補間してからリサンプリングする処理と、上記アップデートされたクロックをリカバリする処理と、上記アップデートされたクロックを使用する処理とを上記１つ以上のプロセッサに行わせるプログラムを繰り返し実行するよう構成される請求項１に記載の試験測定装置。

【請求項7】

被試験信号を受信する処理と、
上記被試験信号をサンプリングして被試験サンプリング信号を生成する処理と、
上記被試験サンプリング信号からクロックをリカバリする処理と、
オリジナル・パターン波形を生成するために上記クロックを使用する処理と、
上記オリジナル・パターン波形を補間してからリサンプリングして、上記クロックを使用して等時間間隔パターン波形を生成する処理と、
上記等時間間隔パターン波形にイコライザを適用して、等化処理パターン波形を生成する処理と、
上記等化処理パターン波形を使用して補間及びリサンプリングし、上記被試験サンプリング信号のサンプル時間において等化処理されたサンプルを有する新しい波形を生成する処理と、
アップデートされたクロックを上記新しい波形からリカバリする処理と、
上記アップデートされたクロックを使用して、アップデートされた波形を生成する処理と
を具える波形生成方法。

【請求項8】

上記イコライザを適用する処理は、フィード・フォワード・イコライザ（ＦＦＥ）、連続時間線形イコライザ（ＣＴＬＥ）又は他のソフトウェア・イコライザのいずれかを適用する処理を含む請求項７に記載の波形生成方法。

【請求項9】

上記被試験信号のサンプリングする処理は、１つのＡＤＣで上記被試験信号のサンプリングする処理を含み、上記１つのＡＤＣは、８つの入力チャンネルに結合され、該入力チャンネルの夫々は、繰り返しパターンを有する被試験信号を受信するように構成された入力部を有する請求項７に記載の波形生成方法。

【請求項10】

上記クロックをリカバリする処理と、上記クロックを使用する処理と、パターン波形を補間及びリサンプリングする処理と、イコライザを適用する処理と、等化処理されたパターン波形を補間及びリサンプリングする処理と、アップデートされたクロックをリカバリする処理と、上記アップデートされたクロックを使用する処理とを、上記アップデートされたクロックについて所望の精度が達成されるまで繰り返す処理を更に具える請求項７に記載の波形生成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、試験測定装置、より詳細にはリアル等価時間（RET：real-equivalent-time）オシロスコープに関する。

【背景技術】

【0002】

データ・センターや５Ｇなどのアプリケーションでは、高速信号伝送が、より高速化するよう進歩している。例えば、５３ギバ・ボーＰＡＭ４シグナリングが、４００Ｇｂイーサネット（登録商標）で使用され、３２ギガ・ボーＰＡＭ４シグナリングが、ＰＣＩｅ第６世代で使用される。８００Ｇｂイーサネット（登録商標）やＰＣＩｅ第７世代などの次世代では、速度が２倍になる。これらのアプリケーションでは、ハイエンドのリアルタイム（RT：real-time）オシロスコープと等価時間（ET：equivalent-time）オシロスコープが、デバッグと特性評価のために研究開発で一般的に使用されている。等価時間オシロスコープは、大量生産によく使用される。２０２１年２月２２日に出願され、２０２３年１０月１７日に発行された米国特許第１１,７８９,０５１号「リアル等価時間オシロスコープ」（以下、「タン（Tan）」という）は、リアル等価時間（RET：real-equivalent-time）オシロスコープと呼ばれる新しいタイプの試験測定装置を紹介している。ＲＥＴオシロスコープは、高速信号に関する同じ測定ニーズに対処するコスト効率と電力効率に優れた方法を提供する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第１１７８９０５１号明細書

【特許文献2】特表２０２３－５１５４９８号公報

【非特許文献】

【0004】

【非特許文献1】「テクトロニクス社製オシロスコープ」の紹介サイト、テクトロニクス、［online］、［２０２４年３月１３日検索］、インターネット<https://www.tek.com/ja/products/oscilloscopes>

【発明の概要】

【発明が解決しようとする課題】

【0005】

ＲＥＴオシロスコープでアクイジション（波形データを取得）した波形は、ＲＥＴオシロスコープのサンプル・レートが信号シンボル・レートよりも低いため、エイリアシングが発生する。従来のソフトウェア・イコライザは、直接的には適用できない。タン（Tan）が説明するような既存のソフトウェア・クロック・データ・リカバリ（ＣＤＲ：clock data recovery）アプローチでは、クロック・リカバリ精度を向上させるためにパターン波形を使用していない。

【課題を解決するための手段】

【0006】

本願の実施形態としては、ソフトウェア・イコライザを使用したソフトウェア・クロック・データ・リカバリのための改良された方法がある。これらの実施形態は、ソフトウェア・イコライザを使用して損失を補償することにより、損失（impairments：障害、損傷）の多い信号について、クロック・リカバリの精度を向上させる。本願の実施形態は、信号損失を補償するための追加のステップを追加する。このプロセスでは、ソフトウェア・イコライザをパターン波形に適用し、ＲＥＴサンプルの値を調整することで、これを実現する。次に、このプロセスでは、タン（Tan）が説明しているソフトウェアＣＤＲを、アップデートされたリカバリ・クロックに合わせて調整されたサンプルについて、再度実行する。調整されたサンプルは、損失が少ないため、調整されたサンプルについてＣＤＲを実行すると、より正確にアップデートされたリカバリ・クロックが得られる。

【図面の簡単な説明】

【0007】

【図1】図１は、ＲＥＴ試験測定装置の実施形態を示す。

【図2】図２は、リアルタイム（RT）オシロスコープの単一アナログ・チャンネルの実施形態を示す。

【図3】図３は、８つのアナログ・チャンネルを備えたリアル等価時間（ＲＥＴ）オシロスコープの実施形態を示す。

【図4】図４は、ＲＥＴ試験測定装置におけるクロック・データ・リカバリ（ＣＤＲ）の実施形態の図を示す。

【図5】図５は、ＲＥＴ試験測定装置におけるイコライザによるより高精度なクロック・データ・リカバリ（ＣＤＲ）の実施形態を示す。

【図6】図６は、フィード・フォワード・イコライザ（ＦＦＥ）の助けを借りずにソフトウェア・クロック・リカバリを行った後のＲＥＴオシロスコープでのアイ・ダイアグラムを示している。

【図7】図７は、ＦＦＥの助けを借りてソフトウェア・クロック・リカバリを行った後のＲＥＴオシロスコープでのアイ・ダイアグラムを示している。

【図8】図８は、ＦＦＥ等化処理波形のアイ・ダイアグラムを示す。

【図9】図９は、ＲＴオシロスコープとＲＥＴオシロスコープの４チャンネル、８チャンネル、１６チャンネル構成の消費電力の比較のグラフを示す。

【発明を実施するための形態】

【0008】

図１は、本開示のいくつかの構成によるＲＥＴ試験測定装置１０のブロック図を示す。試験測定装置１０は、任意の電気的又は光学的信号伝達媒体であっても良い１つ以上のポート１２を含む。ポート１２は、レシーバ、トランスミッタやトランシーバを有していても良い。各ポート１２が、試験測定装置１０の１つのチャンネルを構成しても良い。次に、ポートからの信号は、受信信号のオフセット又はベースラインを調整できる垂直オフセット１４に送られる。いくつかの構成又は実施例では、垂直オフセット１４は、垂直利得調整も有していても良い。垂直方向の利得調整がない場合、垂直方向のノイズは低減できるが、ダイナミック・レンジも減少する。これに対処するために、いくつかの例では、外部アッテネータやアンプを使用して、被試験入力信号を減衰や増幅しても良い。垂直オフセットは、信号をサンプラ・トラック・アンド・ホールド回路１６に送る。トラック・アンド・ホールド回路１６は、１つ以上の高分解能アナログ・デジタル・コンバータ（ＡＤＣ）１８によるアクイジション（波形データ取得）を可能にするのに十分な時間、各信号を安定的に保持する。

【0009】

１つ以上のＡＤＣ１８は、トラック・アンド・ホールド回路１６からのアナログ信号をデジタル信号に変換する。ＡＤＣ１８は、等価時間の試験測定装置よりも大きいが、リアルタイムの試験測定装置よりも低いサンプリング・レートを有する。例えば、ＡＤＣ１８は、数ＧＳ/ｓ（ギガ・サンプル毎秒）から数十ＧＳ/ｓまでの信号をサンプリングすることができる。いくつかの構成では、ＡＤＣ１８は、１ＧＳ/ｓ～１００ＧＳ/ｓの間でアナログ信号をサンプリングすることができる。他の構成では、ＡＤＣは２ＧＳ/ｓから２５ＧＳ/ｓの間でアナログ信号をサンプリングできる。次いで、ＡＤＣ１８からのデジタル化された信号は、アクイジション・メモリ２０に格納することができる。即ち、サンプリング・レートの半分であるナイキスト周波数が、サンプラ・アンド・ホールド１６のアナログ帯域幅よりも低くなるようにサンプリング・レートを設定する。ＡＤＣ１８は、１２ビットＡＤＣなどの単一の高分解能ＡＤＣであっても良い。

【0010】

ＲＥＴオシロスコープのクロック・データ・リカバリ（ＣＤＲ）が、タンにおいて紹介されている。この文書では、ソフトウェア・イコライザを使用したソフトウェア・クロック・データ・リカバリの改良された方法について説明している。この方法では、ソフトウェア・イコライザを使用して損失を補償することにより、損失の多い信号のクロック・リカバリの精度が向上する。ＲＥＴオシロスコープのアクイジション波形には、エイリアシングが生じるが、これは、信号シンボル・レートに対して、ＲＥＴオシロスコープの低いサンプル・レートは、比率が低いためである。従来のソフトウェア・イコライザは、直接的には適用できない。タンで説明した既存のソフトウェアＣＤＲでは、クロック・リカバリの精度を向上させるためにパターン波形を使用していない。新しい方法では、パターン波形にソフトウェア・イコライザを適用し、ＲＥＴサンプルの値を調整してから、タンで説明したソフトウェアＣＤＲを、アップデートされたリカバリ・クロックに合わせて調整されたサンプルで再度実行することにより、信号の損失を補償する手順が追加されている。調整されたサンプルは、損失が少ないため、アップデートされたリカバリ・クロックは、より正確になる。

【0011】

１つ以上のプロセッサ２２は、メモリから命令を実行するように構成されてもよく、アクイジション・メモリ２０からアクイジションした（取得した）信号を受信し、ハードウェア・トリガを使用せずに被試験信号を再構成したり、高いアクイジション速度でサンプルをアクイジションしたりするなど、そのような命令によって示される任意の方法や関連するステップを実行しても良い。メモリ２０又は試験測定装置１００上のその他の任意のメモリは、プロセッサ・キャッシュ、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、ソリッド・ステート・メモリ、ハード・ディスク・ドライブ又はその他の任意のメモリ形式として実装されても良い。メモリは、データ、コンピュータ・プログラム・プロダクト及びその他の命令を保存するための媒体として機能する。

【0012】

ユーザ入力部２４は、１つ以上のプロセッサ２２に結合される。ユーザ入力部２４は、表示部２６上のＧＵＩでインタラクティブに操作するためにユーザが利用可能な、キーボード、マウス、トラックボール、タッチスクリーンやその他の任意の操作装置を有していても良い。表示部２６は、デジタル・スクリーン、ブラウン管ベースのディスプレイ又は波形、測定値及び他のデータをユーザに表示するためのその他の任意のモニタであっても良い。試験測定装置１０の構成要素は、試験測定装置１０内に統合されているものとして描かれているが、これらの構成要素のいずれかが、試験測定装置１０の外部にあっても良く、有線や無線の通信媒体やメカニズムなど、任意の従来の方法で試験測定装置１０に結合することができることが当業者には理解できよう。例えば、いくつかの例では、表示部１６は、試験測定装置１０から離れた場所にあっても良い。

【0013】

試験測定装置の消費電力は、チャンネル数の多い試験のニーズが増加した場合には、重要な特性の１つである。シリコン・フォトニクスの進歩によって、１つのスイッチで数百チャンネルのオーダーで、チャンネル数と密度を高めることが可能となっている。多数のチャンネルを試験するためには、チャンネル数の多い装置を使用すると、試験のスループットが向上する。

【0014】

図２は、試験測定装置の一例、リアルタイム（RT）オシロスコープを示す。ＲＴオシロスコープのサンプル・レートは、各アナログ・チャンネルのアナログ帯域幅周波数の２倍以上である。サンプル・レートがナイキスト周波数より高ければ、結果として得られるパターンは、エイリアシングの影響を受けない。例えば、最先端のＲＴオシロスコープの場合、図に示すチャンネル１などの各アナログ・チャンネルには、高帯域幅の１１０ＧＨｚサンプラ（３０など）がある。４つのＡＤＣ３２、３４、３６及び３８が、サンプラをサポートし、それぞれ６２.５ギガ・サンプル毎秒（ＧＳ/ｓ）で動作し、合成サンプル・レートは、２５０ＧＳ/ｓである。２つのプロセッサ（この例では、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）４０及び４２）は、サンプリング・データの高速な管理を実行する。Ｎチャンネル・リアルタイム・オシロスコープの場合、このチャンネル構成のＮ倍が、リアルタイム・オシロスコープに組み込まれる。各チャンネルは、図２に示すような構造を有することになる。

【0015】

対照的に、ＲＥＴオシロスコープのサンプル・レートはアナログ帯域幅周波数の２倍以下であるため、結果として得られる波形は、概してエイリアシングが大きくなる。一部の構成では、ＲＥＴオシロスコープでは、各アナログ・チャンネルのサンプル・レートを、１チャンネルあたり２ＧＳ/ｓ以上とする必要がある。１つのＡＤＣで合計６２.５ＧＳ/ｓのサンプル・レートの場合、８チャンネルをサポートできる。各チャンネルのサンプル・レートは、７.８１２５ＧＳ/ｓとなる。図３は、８チャンネルＲＥＴオシロスコープの構成を示している。

【0016】

図３に示すように、ＲＥＴオシロスコープは、８つのチャンネルを表すアナログ入力チャンネル５０、５２及び５４を有する。ＡＤＣ５６は、プロセッサ、ＦＰＧＡ５８の下で管理されて、各入力チャンネルから入力信号を受信する。

【0017】

図９は、ＲＴオシロスコープとＲＥＴオシロスコープの４チャンネル、８チャンネル、１６チャンネル構成の消費電力の比較のグラフである。ＲＥＴオシロスコープは、消費電力を大幅に増やすことなく、オシロスコープのより多くのチャンネル数をサポートできる。

【0018】

タンに記載のソフトウェア・クロック・リカバリでは、図４に示すように、波形の小さなセグメント（segment：部分的な区間）からなるアイ・ダイアグラムに基づいてリカバリ・クロックを計算し、次いで、各セグメントのリカバリ・クロックを使用してパターン波形を生成する。

【0019】

タンが記載したクロック・リカバリでは、ＲＥＴオシロスコープは、入力波形の複数のセグメントにわたってサンプルをアクイジション（取得）し、次いでステップ６０でクロックをリカバリする。次に、このプロセスは、サンプルを使用して、サンプリングされた被試験信号の周波数を求める。サンプリングされた被試験信号の周波数を求めるために、プロセスは、アイ・ダイアグラムを自動的に生成し、アイ・ダイアグラムの水平方向の開口部が最も広くなる程度まで、被試験信号の選択された周波数を繰り返し調整する。これに代えて、ユーザが、図１のユーザ・インタフェース２４を使用して、周波数を選択して入力しても良い。次に、このプロセスでは、決定された周波数とサンプリング・レートを使用して、パターン波形のクロック信号をリカバリする。サンプル・レートと周波数を使用すれば、プロセスは、クロックをリカバリできる。プロセスは、リカバリ・クロックを使用して、元の（オリジナルの）波形を生成する。

【0020】

次いで、このプロセスは、ステップ６２において、元の波形を補間し、波形のサンプルのタイミングを再割り当てして、サンプルをパターンの適切なタイミング位置に配置するようにする。その後、パターン波形を補間してからリサンプリングして、タイミング間隔を均等にすることができる。等間隔のパターン波形には、エイリアシングがない。

【0021】

アイ・ダイアグラムがほぼ閉じているか、完全に閉じていると、標準偏差曲線の傾斜（dip）が目立たなくなるため、アイ・ダイアグラムに基づくクロック・リカバリの精度が低下する。アイ・ダイアグラムの開口部が大きくなる、傾斜がより顕著になり、より正確なクロック・リカバリが得られる。ＣＴＬＥ（continuous time linear equalizer：連続時間線形イコライザ）、ＦＦＥ（feed forward equalizer：フィード・フォワード・イコライザ）、その他のソフトウェア・イコライザのようなソフトウェア・イコライザは、アイ・ダイアグラムの開口部を広くすることができるが、エイリアスの大きい波形では動作しない。上述したように、ＲＥＴでアクイジションした波形には、大きなエイリアシングがある。本願の実施形態は、ソフトウェア・イコライザが動作可能なエイリアスのないサンプルを提供する。

【0022】

図５は、クロック・リカバリ・プロセスが、等化処理を使用して、調整された電圧値のサンプルを提供する実施形態を示す。プロセスは、次いで、調整されたサンプルを使用して、最初のリカバリ・クロックを使用するよりも正確なクロックをリカバリする。図５に示されるこのプロセスの実施形態は、最初に、ステップ６０において上述したようにクロックをリカバリする。このプロセスは、このリカバリ・クロックを使用して、サンプルから波形を生成する。次に、このプロセスは、ステップ６２において、このパターン波形を使用して、補間してから新しい等間隔の波形をリサンプリングするが、これは、補間してからサンプルを波形上の新しい位置にリサンプリングすることで、これらサンプルを等間隔に配置する。この波形には、エイリアシングがない。

【0023】

次に、このプロセスは、ステップ７０において、この等間隔のパターン波形（ＲＥＴパターン波形とも呼ばれる）に等化処理を適用する。このプロセスでは、等間隔のパターン波形に適したＦＦＥなどのソフトウェア・イコライザを見つけ出す。イコライザは、パターン波形の損失（impairments：障害）を補償する。ステップ７０での等化処理後、等化処理されたパターン波形は、等化処理されていないパターン波形よりも大きなアイ開口部を有する。等化処理されたパターン波形は、等間隔を維持する。

【0024】

次に、等化処理されたパターン波形を補間して、オリジナルのパターン波形のサンプル時間において、等化処理されたサンプルを生成し、「新しい波形」を生成する。このプロセスは、オリジナルの（元の）パターン波形のサンプル時間と、ＲＥＴオシロスコープがアクイジション（波形データ取得）した波形との間でマッピングし、このため、オリジナルのクロック・リカバリからステップ７０の等化処理プロセスまで、パターン波形の時間を追跡する。

【0025】

「新しい波形」とは、ＲＥＴオシロスコープでアクイジションされたオリジナルの波形と同じ時間にサンプルを持つ等化処理された波形を意味し、その後、クロック・リカバリを経て、アップデートされたリカバリ・クロックを得るための新しい入力波形となる。このアップデートされたリカバリ・クロックは、精度が向上している。

【0026】

このプロセスは、タン（Tan）に説明があり、上述したように、各セグメントのアップデートされたリカバリ・クロックを、ＲＥＴオシロスコープでアクイジションされたオリジナルの波形に適用し、アップデートされたパターン波形を生成する。ここでは、上記の新しい波形と区別するために、これを「アップデート波形」と呼ぶ。このプロセスは、クロック・データ・リカバリ（ＣＤＲ）の精度を更に向上させるために、クロック・リカバリからアップデート波形まで、複数回反復して継続できることに注意されたい。

【0027】

図６から図８は、プロセスの様々な部分における、アイ・ダイアグラムの進行の例を示す。図６は、タンに記載の方法を用いた場合のアイ・ダイアグラムを示す。図７は、ソフトウェア・イコライザの補助による改良型ＲＥＴソフトウェア・クロック・リカバリを使用したアイ・ダイアグラムを示す。この実施形態は、イコライザとしてＦＦＥを用いる。図７のアイ・ダイアグラムは、図６のアイ・ダイアグラムよりもアイ開口部が広い。サンプルの垂直の値は、図６及び図７で同一である。クロック・リカバリの精度が向上すれば、アイ開口部の幅が広がる。高速信号測定では、クロック・リカバリの精度は、重要な指標である。図８は、上記のプロセスに基づく等化処理波形のアイ・ダイアグラムを示す。これは、図８の波形が等化処理を受けており、シンボル間干渉（ＩＳＩ）によって引き起こされる障害がはるかに少ないため、図７よりも大きなアイ開口を有する。このように、クロックの精度が高いほど、より正確な波形が得られ、最終的にはより正確な試験結果が得られる。

【0028】

本開示技術の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本開示技術の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本開示技術の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。

【0029】

開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はこれらの任意の組み合わせで実現されても良い。開示された態様は、１つ以上のプロセッサによって読み取られ、実行され得る１つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含んでいても良い。

【0030】

コンピュータ記憶媒体とは、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ-ＲＯＭ）、ＤＶＤ（Digital Video Disc）やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は除外される。

【0031】

通信媒体とは、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数（ＲＦ）、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含んでも良い。

実施例

【0032】

以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。

【0033】

実施例１は、試験測定装置であって、繰り返しパターンを有する被試験信号を受信するように構成された入力部と、複数の繰り返しパターンにわたって特定のサンプル・レートで被試験信号をサンプリングしてデジタル化し、被試験サンプリング信号を生成する１つ以上のアナログ・デジタル・コンバータ（ＡＤＣ）と、１つ以上のプロセッサとを具え、該１つ以上のプロセッサが、上記被試験サンプリング信号からクロックをリカバリする処理と、オリジナル・パターン波形を生成するために上記クロックを使用する処理と、上記オリジナル・パターン波形を補間してリサンプリングし、上記クロックを使用して等時間間隔パターン波形を生成する処理と、上記等時間間隔パターン波形にイコライザを適用して、等化処理パターン波形を生成する処理と、上記等化処理パターン波形を補間してリサンプリングし、上記被試験サンプリング信号のサンプル時間において等化処理サンプルを有する新しい波形を生成する処理と、上記新しい波形からアップデートされたクロックをリカバリする処理と、上記アップデートされたクロックを使用して、アップデートされた波形を生成する処理とを上記１つ以上のプロセッサに行わせるプログラムを実行するように構成される。

【0034】

実施例２は、実施例１の試験測定装置であって、上記クロックをリカバリする処理を上記１つ以上のプロセッサに行わせるプログラムは、上記被試験サンプリング信号の周波数を求める処理と、求めた上記周波数とサンプリング・レートを使用して、上記パターン波形のクロックをリカバリする処理とを上記１つ以上のプロセッサに行わせるプログラムを含む。

【0035】

実施例３は、実施例２の試験測定装置であって、上記被試験サンプリング信号の周波数を求める処理を上記１つ以上のプロセッサに行わせるプログラムは、アイ・ダイアグラムを自動的に生成する処理と、上記アイ・ダイアグラムの水平開口部が最も広くなる程度まで、上記被試験サンプリング信号の選択された周波数を反復的に調整する処理とを上記１つ以上のプロセッサに行わせる。

【0036】

実施例４は、実施例１から３のいずれかの試験測定装置であって、イコライザを適用する処理を上記１つ以上のプロセッサに行わせるプログラムは、フィード・フォワード・イコライザ（ＦＦＥ）、連続時間線形イコライザ（ＣＴＬＥ）又は他のソフトウェア・イコライザのいずれかを適用する処理を上記１つ以上のプロセッサに行わせるプログラムを含む。

【0037】

実施例５は、実施例１から４のいずれかの試験測定装置であって、上記１つ以上のＡＤＣは、１つのＡＤＣから構成される。

【0038】

実施例６は、実施例５の試験測定装置であって、上記１つのＡＤＣは、８つの入力チャンネルに結合され、該入力チャンネルの夫々が、繰り返しパターンを有する被試験信号を受信するように構成された入力部を有する。

【0039】

実施例７は、実施例１から実施例６のいずれかの試験測定装置であって、上記サンプル・レートが、少なくとも２ギガ・サンプル毎秒である。

【0040】

実施例８は、実施例１から実施例７のいずれかの試験測定装置であって、上記１つ以上のプロセッサは、上記アップデートされたクロックに必要な精度が得られるまで、上記クロックをリカバリする処理と、上記クロックを使用する処理と、上記パターン波形を補間及びリサンプリングする処理と、イコライザを適用する処理と、上記等化処理されたパターン波形を補間してからリサンプリングする処理と、上記アップデートされたクロックをリカバリする処理と、上記アップデートされたクロックを使用する処理とを上記１つ以上のプロセッサに行わせるプログラムを繰り返し実行するよう構成される。

【0041】

実施例９は、方法であって、被試験信号を受信する処理と、上記被試験信号をサンプリングして被試験サンプリング信号を生成する処理と、上記被試験サンプリング信号からクロックをリカバリする処理と、オリジナル・パターン波形を生成するために上記クロックを使用する処理と、上記オリジナル・パターン波形を補間してからリサンプリングして、上記クロックを使用して等時間間隔パターン波形を生成する処理と、上記等時間間隔パターン波形にイコライザを適用して、等化処理パターン波形を生成する処理と、上記等化処理パターン波形を使用して補間及びリサンプリングし、上記被試験サンプリング信号のサンプル時間において等化処理されたサンプルを有する新しい波形を生成する処理と、アップデートされたクロックを上記新しい波形からリカバリする処理と、上記アップデートされたクロックを使用して、アップデートされた波形を生成する処理とを具える。

【0042】

実施例１０は、実施例９の方法であって、上記クロックをリカバリする処理は、上記被試験サンプリング信号の周波数を求める処理と、求めた上記周波数とサンプリング・レートを使用して、上記パターン波形の上記クロックをリカバリする処理とを有する。

【0043】

実施例１１は、実施例１０の方法であって、上記被試験サンプリング信号の周波数を求める処理は、アイ・ダイアグラムを自動的に生成する処理と、上記アイ・ダイアグラムの水平開口部が最も広くなる程度まで、上記被試験サンプリング信号の選択された周波数を反復的に調整することを含む。

【0044】

実施例１２は、実施例９から１１のいずれかの方法であって、上記イコライザを適用する処理は、フィード・フォワード・イコライザ（ＦＦＥ）、連続時間線形イコライザ（ＣＴＬＥ）又は他のソフトウェア・イコライザのいずれかを適用する処理を含む。

【0045】

実施例１３は、実施例９から１２のいずれかの方法であって、上記被試験信号をサンプリングする処理は、１つ以上のＡＤＣによって上記被試験信号をサンプリングする処理を含む。

【0046】

実施例１４は、実施例１３の方法であって、上記被試験信号のサンプリングする処理は、１つのＡＤＣで上記被試験信号のサンプリングする処理を含む。

【0047】

実施例１５は、実施例１４の方法であって、上記１つのＡＤＣは、８つの入力チャンネルに結合され、該入力チャンネルの夫々は、繰り返しパターンを有する被試験信号を受信するように構成された入力部を有する。

【0048】

実施例１６は、実施例９から１５のいずれかの方法であって、上記サンプル・レートは、２ギガ・サンプル毎秒以上である。

【0049】

実施例１７は、実施例９から１６のいずれかの方法であって、上記クロックをリカバリする処理と、上記クロックを使用する処理と、パターン波形を補間及びリサンプリングする処理と、イコライザを適用する処理と、等化処理されたパターン波形を補間及びリサンプリングする処理と、アップデートされたクロックをリカバリする処理と、上記アップデートされたクロックを使用する処理とを、上記アップデートされたクロックについて所望の精度が達成されるまで繰り返す処理を更に具える。

【0050】

加えて、本願の説明は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例に関連して開示される場合、その特徴は、可能である限り、他の態様及び実施例との関連においても利用できる。

【0051】

また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。

【0052】

明細書、特許請求の範囲、要約書及び図面に開示される全ての機能、並びに開示される任意の方法又はプロセスにおける全てのステップは、そのような機能やステップの少なくとも一部が相互に排他的な組み合わせである場合を除いて、任意の組み合わせで組み合わせることができる。明細書、要約書、特許請求の範囲及び図面に開示される機能の夫々は、特に明記されない限り、同じ、等価、又は類似の目的を果たす代替の機能によって置き換えることができる。

【0053】

説明の都合上、本発明の具体的な実施例を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の請求項以外では、限定されるべきではない。

【符号の説明】

【0054】

１０ ＲＥＴ試験測定装置
１２ ポート
１４ 垂直利得/オフセット
１６ サンプラ・トラック・アンド・ホールド回路
１８ 高分解能アナログ・デジタル・コンバータ（ＡＤＣ）
２０ アクイジション・メモリ
２２ プロセッサ
２４ ユーザ入力部
２６ 表示部
３０ サンプラ
３２ アナログ・デジタル・コンバータ（ＡＤＣ）
３４ アナログ・デジタル・コンバータ（ＡＤＣ）
３６ アナログ・デジタル・コンバータ（ＡＤＣ）
３８ アナログ・デジタル・コンバータ（ＡＤＣ）
４０ ＦＰＧＡ
４２ ＦＰＧＡ
５０ アナログ入力チャンネル
５２ アナログ入力チャンネル
５４ アナログ入力チャンネル
５６ アナログ・デジタル・コンバータ（ＡＤＣ）
５８ ＦＰＧＡ
６０ アイ・ダイアグラム・ベースのクロック・リカバリ・ステップ
６２ タイミング再割り当てステップ
７０ 等化処理ステップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【外国語明細書】