知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024135371
(43)【公開日】2024-10-04
(54)【発明の名称】電子機器および異常検知方法
(51)【国際特許分類】
G06F 1/28 20060101AFI20240927BHJP
B41J 29/38 20060101ALI20240927BHJP
【ＦＩ】
G06F1/28
B41J29/38 301
B41J29/38 104
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023046009
(22)【出願日】2023-03-22
(71)【出願人】
【識別番号】000006747
【氏名又は名称】株式会社リコー
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】佐山 健太
【テーマコード（参考）】
2C061
5B011
【Ｆターム（参考）】
2C061HK11
2C061HN08
2C061HN15
2C061HV01
5B011DA01
5B011EA10
5B011EB03
5B011EB06
5B011GG16
5B011HH04
5B011KK14
(57)【要約】
【課題】本体制御基板と周辺機制御基板との間で新たな信号線を追加することなく、本体制御基板側で周辺機制御基板への電源供給が遮断されたことを検知することができる電子機器および異常検知方法を提供する。
【解決手段】第１基板と、第１基板から電源供給を受ける第２基板と、第１基板の動作を制御する第１制御装置と、第１制御装置とシリアル通信を行う第２制御装置と、第２基板で過電流が発生した場合に第１基板からの電源供給を遮断する遮断手段と、遮断手段により第１基板から第２基板への電源供給が遮断された場合、シリアル通信において第２制御装置から第１制御装置へ送信する通信線の信号レベルの論理を反転する論理反転回路と、を備え、第１制御装置は、第２制御装置とのシリアル通信が不能となった場合、所定時間通信線の信号レベルが反転していると判定した場合、遮断手段により第１基板から第２基板への電源供給が遮断されたことを検知する。
【選択図】図１
【解決手段】第１基板と、第１基板から電源供給を受ける第２基板と、第１基板の動作を制御する第１制御装置と、第１制御装置とシリアル通信を行う第２制御装置と、第２基板で過電流が発生した場合に第１基板からの電源供給を遮断する遮断手段と、遮断手段により第１基板から第２基板への電源供給が遮断された場合、シリアル通信において第２制御装置から第１制御装置へ送信する通信線の信号レベルの論理を反転する論理反転回路と、を備え、第１制御装置は、第２制御装置とのシリアル通信が不能となった場合、所定時間通信線の信号レベルが反転していると判定した場合、遮断手段により第１基板から第２基板への電源供給が遮断されたことを検知する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１基板と、
前記第１基板から電源供給を受ける第２基板と、
前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、
前記第２基板に搭載され、該第２基板の動作を制御し、前記第１制御装置とシリアル通信を行う第２制御装置と、
前記第２基板に設けられ、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断手段と、
前記第２基板に設けられ、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断された場合、前記シリアル通信において前記第２制御装置から前記第１制御装置へ送信する通信線の信号レベルの論理を反転する論理反転回路と、
を備え、
前記第１制御装置は、
前記第２制御装置との前記シリアル通信が不能となった場合、所定時間前記通信線の信号レベルが反転しているか否かを判定し、
所定時間前記通信線の信号レベルが反転していると判定した場合、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知する電子機器。
前記第１基板から電源供給を受ける第２基板と、
前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、
前記第２基板に搭載され、該第２基板の動作を制御し、前記第１制御装置とシリアル通信を行う第２制御装置と、
前記第２基板に設けられ、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断手段と、
前記第２基板に設けられ、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断された場合、前記シリアル通信において前記第２制御装置から前記第１制御装置へ送信する通信線の信号レベルの論理を反転する論理反転回路と、
を備え、
前記第１制御装置は、
前記第２制御装置との前記シリアル通信が不能となった場合、所定時間前記通信線の信号レベルが反転しているか否かを判定し、
所定時間前記通信線の信号レベルが反転していると判定した場合、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知する電子機器。
【請求項2】
前記第１制御装置は、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知した場合、該電源供給が遮断されたことを通知する請求項１に記載の電子機器。
【請求項3】
前記第１制御装置は、前記シリアル通信が不能となった後、所定時間前記通信線の信号レベルが反転している状態ではないと判定した場合、前記遮断手段による前記第１基板から前記第２基板への電源供給の遮断以外の要因により前記シリアル通信が不能となったことを通知する請求項２に記載の電子機器。
【請求項4】
前記遮断手段は、前記過電流が発生した場合に溶断することによって、前記第１基板からの電源供給を遮断するヒューズである請求項１～３のいずれか一項に記載の電子機器。
【請求項5】
前記遮断手段は、前記過電流が発生した場合に、前記第１基板からの電源供給を遮断し、かつ異常信号を出力するロードスイッチＩＣであり、
前記論理反転回路として、前記ロードスイッチＩＣの前記異常信号の出力線が前記通信線に接続されている請求項１～３のいずれか一項に記載の電子機器。
前記論理反転回路として、前記ロードスイッチＩＣの前記異常信号の出力線が前記通信線に接続されている請求項１～３のいずれか一項に記載の電子機器。
【請求項6】
前記第１制御装置は、
ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）であり、
前記第２制御装置との前記シリアル通信が不能となった場合、該シリアル通信に用いている受信用ポートを汎用Ｉ／Ｏポートに変更する請求項１～３のいずれか一項に記載の電子機器。
ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）であり、
前記第２制御装置との前記シリアル通信が不能となった場合、該シリアル通信に用いている受信用ポートを汎用Ｉ／Ｏポートに変更する請求項１～３のいずれか一項に記載の電子機器。
【請求項7】
前記第１基板に設けられ、該第１基板から前記第２基板への電源供給の切り替えを行う切替手段を、さらに備え、
前記第１制御装置は、前記シリアル通信が不能となった後、所定時間前記通信線の信号レベルが反転している状態ではないと判定した場合、前記切替手段により前記第１基板から前記第２基板への電源供給を停止し、その後、該切替手段により該電源供給を再開する請求項１～３のいずれか一項に記載の電子機器。
前記第１制御装置は、前記シリアル通信が不能となった後、所定時間前記通信線の信号レベルが反転している状態ではないと判定した場合、前記切替手段により前記第１基板から前記第２基板への電源供給を停止し、その後、該切替手段により該電源供給を再開する請求項１～３のいずれか一項に記載の電子機器。
【請求項8】
前記第１制御装置は、前記切替手段により前記第１基板から前記第２基板への電源供給を再開した後、前記シリアル通信が不能である場合、該シリアル通信が不能である旨を通知する請求項７に記載の電子機器。
【請求項9】
第１基板と、前記第１基板から電源供給を受ける第２基板と、備えた電子機器の異常検知方法であって、
前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、前記第２基板に搭載され、該第２基板の動作を制御する第２制御装置とがシリアル通信を行う通信ステップと、
前記第２基板に設けられた遮断手段が、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断ステップと、
前記第２基板に設けられた論理反転回路が、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断された場合、前記シリアル通信において前記第２制御装置から前記第１制御装置へ送信する通信線の信号レベルの論理を反転する論理反転ステップと、
前記第１制御装置が、前記第２制御装置との前記シリアル通信が不能となった場合、所定時間前記通信線の信号レベルが反転しているか否かを判定する判定ステップと、
前記第１制御装置が、所定時間前記通信線の信号レベルが反転していると判定した場合、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知する検知ステップと、
を有する異常検知方法。
前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、前記第２基板に搭載され、該第２基板の動作を制御する第２制御装置とがシリアル通信を行う通信ステップと、
前記第２基板に設けられた遮断手段が、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断ステップと、
前記第２基板に設けられた論理反転回路が、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断された場合、前記シリアル通信において前記第２制御装置から前記第１制御装置へ送信する通信線の信号レベルの論理を反転する論理反転ステップと、
前記第１制御装置が、前記第２制御装置との前記シリアル通信が不能となった場合、所定時間前記通信線の信号レベルが反転しているか否かを判定する判定ステップと、
前記第１制御装置が、所定時間前記通信線の信号レベルが反転していると判定した場合、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知する検知ステップと、
を有する異常検知方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子機器および異常検知方法に関する。
【背景技術】
【0002】
電子機器にオプション機器等が搭載される場合、電子機器本体を制御する本体制御基板は、当該オプション機器等を制御する別の制御基板（周辺機制御基板）に対して電源を供給し、シリアル通信等でデータ通信を行う場合がある。例えば、電子機器が画像形成装置である場合、画像形成装置本体を制御する本体制御基板は、例えばオプション機器としてのフィニッシャ機器、または操作パネル等に搭載された別の制御基板（周辺機制御基板）に対して電源を供給し、シリアル通信等でデータ通信を行う技術が知られている。
【0003】
このような本体制御基板と周辺機制御基板とがデータ通信を行う技術として、周辺機制御基板（サブ基板）に搭載されたサブＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）が異常状態になったときに、当該サブＳｏＣにリセットをかける技術が開示されている（例えば特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、従来の技術では、本体制御基板から電源を供給される側の周辺機制御基板において電源異常時に回路を保護するために設けられたヒューズの溶断等が発生した場合において、本体制御基板側で、周辺機制御基板に電源が入っていないことによるデータ通信が不可である場合に、周辺機制御基板への電源供給が遮断されたこと検知することができないという問題がある。
【0005】
本発明は、上記に鑑みてなされたものであって、本体制御基板と周辺機制御基板との間で新たな信号線を追加することなく、本体制御基板側で周辺機制御基板への電源供給が遮断されたことを検知することができる電子機器および異常検知方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上述した課題を解決し、目的を達成するために、本発明は、第１基板と、前記第１基板から電源供給を受ける第２基板と、前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、前記第２基板に搭載され、該第２基板の動作を制御し、前記第１制御装置とシリアル通信を行う第２制御装置と、前記第２基板に設けられ、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断手段と、前記第２基板に設けられ、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断された場合、前記シリアル通信において前記第２制御装置から前記第１制御装置へ送信する通信線の信号レベルの論理を反転する論理反転回路と、を備え、前記第１制御装置は、前記第２制御装置との前記シリアル通信が不能となった場合、所定時間前記通信線の信号レベルが反転しているか否かを判定し、所定時間前記通信線の信号レベルが反転していると判定した場合、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知することを特徴とする。
【発明の効果】
【0007】
本発明によれば、本体制御基板と周辺機制御基板との間で新たな信号線を追加することなく、本体制御基板側で周辺機制御基板への電源供給が遮断されたことを検知することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下に、図面を参照しながら、本発明に係る電子機器および異常検知方法の実施形態を詳細に説明する。また、以下の実施形態によって本発明が限定されるものではなく、以下の実施形態における構成要素には、当業者が容易に想到できるもの、実質的に同一のもの、およびいわゆる均等の範囲のものが含まれる。さらに、以下の実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換、変更および組み合わせを行うことができる。
【0010】
［第１の実施形態］
（電子機器の回路構成）
図１は、第１の実施形態に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。図１を参照しながら、本実施形態に係る電子機器１の本体制御基板１０および周辺機制御基板２０の回路構成について説明する。
（電子機器の回路構成）
図１は、第１の実施形態に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。図１を参照しながら、本実施形態に係る電子機器１の本体制御基板１０および周辺機制御基板２０の回路構成について説明する。
【0011】
図１に示す電子機器１は、電子機器１本体を制御するための本体制御基板１０と、オプション機器等のような電子機器１に搭載された別の機器を制御するための周辺機制御基板２０と、を備えている。電子機器１としては、例えば、画像形成装置、画像読取装置、プロジェクタ装置等の電子機器一般が想定される。なお、本体制御基板１０は、本発明の「第１基板」に相当し、周辺機制御基板２０は、本発明の「第２基板」に相当する。
【0012】
本体制御基板１０は、図１に示すように、メインＳｏＣ１０１と、スイッチング素子１１１と、ＩＣ回路１１２と、コネクタ１２１と、コネクタ１２２と、コネクタ１３１と、コネクタ１３２と、抵抗Ｒ１と、を備えている。なお、本体制御基板１０は、図１に示した部品だけでなく、その他の部品を搭載しているものとしてもよい。また、メインＳｏＣ１０１は、本発明の「第１制御装置」に相当する。
【0013】
メインＳｏＣ１０１は、本体制御基板１０全体の制御を司る演算装置である。メインＳｏＣ１０１は、電源１４０から電源供給を受けることによって動作する。メインＳｏＣ１０１が有する入出力ポートのうち、周辺機制御基板２０とシリアル通信を行うために、送信ポート（Ｔｘ）であるポートＴｘ＿Ｍ、および受信ポート（Ｒｘ）であるポートＲｘ＿Ｍが割り当てられている。すなわち、メインＳｏＣ１０１と、周辺機制御基板２０の後述するサブＳｏＣ２０１とは、２線式の非同期式シリアル通信（以下、単にシリアル通信と称する場合がある）によりデータ通信を行う。非同期シリアル通信としては、例えば、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）、ＲＳ２３２Ｃ等が挙げられる。
【0014】
なお、メインＳｏＣ１０１の代わりに、マイコン（マイクロコントローラ、ＭＣＵ：Ｍｉｃｒｏ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）等の演算装置を用いてもよい。また、メインＳｏＣ１０１とサブＳｏＣ２０１との間のシリアル通信としては、非同期式シリアル通信に限定されるものではなく、３線式の同期式シリアル通信であってもよい。
【0015】
スイッチング素子１１１は、メインＳｏＣ１０１のポートＴｘ＿Ｍの出力により駆動し、オープンドレインまたはオープンコレクタの出力形式となっているスイッチング素子である。例えば、スイッチング素子１１１がＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である場合、オープンドレインの出力形式となっており、スイッチング素子１１１がトランジスタの場合、オープンコレクタの出力形式となっている。スイッチング素子１１１の出力端子（ドレインまたはコレクタ）は、コネクタ１２１に接続されている。
【0016】
ＩＣ回路１１２は、入力側がコネクタ１２２に接続され、出力側がメインＳｏＣ１０１のポートＲｘ＿Ｍに接続され、サブＳｏＣ２０１から受信した信号のバッファリングおよびノイズカット等を行うＩＣ回路である。
【0017】
コネクタ１２１は、メインＳｏＣ１０１とサブＳｏＣ２０１とのシリアル通信において、メインＳｏＣ１０１のポートＴｘ＿Ｍから送信される信号を本体制御基板１０から出力するための送信用コネクタである。コネクタ１２１は、通信線によって、周辺機制御基板２０の後述するコネクタ２２１に接続される。
【0018】
コネクタ１２２は、メインＳｏＣ１０１とサブＳｏＣ２０１とのシリアル通信において、メインＳｏＣ１０１のポートＲｘ＿Ｍで受信される信号を周辺機制御基板２０から入力するための受信用コネクタである。コネクタ１２１は、通信線によって、周辺機制御基板２０の後述するコネクタ２２２に接続される。
【0019】
コネクタ１３１は、本体制御基板１０における５［Ｖ］電源である電源１４０から、周辺機制御基板２０へ電源供給するための電源用コネクタである。コネクタ１３１は、電源線によって、周辺機制御基板２０の後述するコネクタ２３１に接続される。
【0020】
コネクタ１３２は、ＦＧ（フレームグラウンド）用のコネクタである。コネクタ１３２は、ＦＧ線によって、周辺機制御基板２０の後述するコネクタ２３２に接続される。
【0021】
抵抗Ｒ１は、メインＳｏＣ１０１のポートＲｘ＿Ｍの受信ラインを、電源１４０に基づく５［Ｖ］電源でプルアップするためのプルアップ抵抗である。
【0022】
電源１４０は、本体制御基板１０の各機器に電源供給するための５［Ｖ］電源である。なお、電源１４０は、外部から直接５［Ｖ］の電圧が供給されることによって形成されるものとしてもよく、本体制御基板１０に搭載されたＤＣコンバータ等により所定の電圧（例えば２４［Ｖ］等）から５［Ｖ］に降圧されることにより形成されるものとしてもよい。
【0023】
周辺機制御基板２０は、図１に示すように、サブＳｏＣ２０１と、ＩＣ回路２１１と、スイッチング素子２１２と、コネクタ２２１と、コネクタ２２２と、コネクタ２３１と、コネクタ２３２と、ヒューズ２５０と、検知用回路２６０と、抵抗Ｒ２と、を備えている。なお、周辺機制御基板２０は、図１に示した部品だけでなく、その他の部品を搭載しているものとしてもよい。
【0024】
サブＳｏＣ２０１は、周辺機制御基板２０全体の制御を司る演算装置である。サブＳｏＣ２０１は、後述する電源２４１から電源供給を受けることによって動作する。サブＳｏＣ２０１が有する入出力ポートのうち、本体制御基板１０とシリアル通信を行うために、送信ポート（Ｔｘ）であるポートＴｘ＿Ｓ、および受信ポート（Ｒｘ）であるポートＲｘ＿Ｓが割り当てられている。すなわち、本体制御基板１０のメインＳｏＣ１０１と、サブＳｏＣ２０１とは、２線式の非同期式シリアル通信によりデータ通信を行う。
【0025】
なお、サブＳｏＣ２０１の代わりに、マイコン等の演算装置を用いてもよい。また、サブＳｏＣ２０１は、本発明の「第２制御装置」に相当する。
【0026】
ＩＣ回路２１１は、入力側がコネクタ２２１に接続され、出力側がサブＳｏＣ２０１のポートＲｘ＿Ｓに接続され、メインＳｏＣ１０１から受信した信号のバッファリングおよびノイズカット等を行うＩＣ回路である。
【0027】
スイッチング素子２１２は、サブＳｏＣ２０１のポートＴｘ＿Ｓの出力により駆動し、オープンドレインまたはオープンコレクタの出力形式となっているスイッチング素子である。例えば、スイッチング素子２１２がＦＥＴである場合、オープンドレインの出力形式となっており、スイッチング素子２１２がトランジスタの場合、オープンコレクタの出力形式となっている。スイッチング素子２１２の出力端子（ドレインまたはコレクタ）は、コネクタ２２２に接続されている。
【0028】
コネクタ２２１は、メインＳｏＣ１０１とサブＳｏＣ２０１とのシリアル通信において、サブＳｏＣ２０１のポートＲｘ＿Ｓで受信される信号を本体制御基板１０から入力するための受信用コネクタである。コネクタ２２１は、通信線によって、本体制御基板１０のコネクタ１２１に接続される。
【0029】
コネクタ２２２は、メインＳｏＣ１０１とサブＳｏＣ２０１とのシリアル通信において、サブＳｏＣ２０１のポートＴｘ＿Ｓから送信される信号を周辺機制御基板２０から出力するための送信用コネクタである。コネクタ２２２は、通信線によって、本体制御基板１０のコネクタ１２２に接続される。
【0030】
コネクタ２３１は、本体制御基板１０から５［Ｖ］電源の供給を受け、電源２４０を形成するための電源用コネクタである。コネクタ２３１は、電源線によって、本体制御基板１０のコネクタ１３１に接続される。
【0031】
コネクタ２３２は、ＦＧ（フレームグラウンド）用のコネクタである。コネクタ２３２は、ＦＧ線によって、本体制御基板１０のコネクタ１３２に接続される。
【0032】
ヒューズ２５０は、周辺機制御基板２０での異物等によるショート等により過電流が発生した場合の回路保護のための電源の遮断手段であり、電源２４０に基づいて回路保護を担保する電源２４１（「＋５Ｖ＿Ｆ」）を形成する部材である。ヒューズ２５０は、周辺機制御基板２０において異物等によるショート等が発生すると溶断し、周辺機制御基板２０の回路を保護する。
【0033】
検知用回路２６０は、周辺機制御基板２０において異物等によるショート等が発生してヒューズ２５０が溶断したことを本体制御基板１０側で検知できるようにするための回路である。検知用回路２６０は、トランジスタ２６１と、トランジスタ２６２と、抵抗Ｒ３と、を有する。トランジスタ２６１は、エミッタ接地とし、コレクタがスイッチング素子２１２のオープンドレインの出力側に接続され、ベースが抵抗Ｒ３とトランジスタ２６２のコレクタとの接続線に接続されている。トランジスタ２６２は、エミッタ接地とし、コレクタがトランジスタ２６１のベースおよび抵抗Ｒ３の一端に接続され、ベースが電源２４１に接続されている。抵抗Ｒ３は、一端がトランジスタ２６１のベースおよびトランジスタ２６２のコレクタに接続され、他端が電源２４０に接続されている。
【0034】
この場合、ヒューズ２５０が溶断していない場合、電源２４１からの電源供給が有効であるため、トランジスタ２６２はオン状態となるため、かつトランジスタ２６１は電源２４０からドライブされず、オフ状態となる。したがって、周辺機制御基板２０のポートＴｘ＿Ｓから本体制御基板１０のポートＲｘ＿Ｍへ向かう送信ラインは、通信のないデフォルト状態では、本体制御基板１０側の抵抗Ｒ１のプルアップにより、Ｈｉｇｈレベルの状態となる。一方、ヒューズ２５０が溶断した場合、トランジスタ２６２は電源２４１からドライブされないためオフ状態となるため、トランジスタ２６１は電源２４０からドライブされ、オン状態となる。したがって、検知用回路２６０は、周辺機制御基板２０のポートＴｘ＿Ｓから本体制御基板１０のポートＲｘ＿Ｍへ向かう送信ラインの信号レベルの論理を反転してＬｏｗレベルの状態とする。よって、本体制御基板１０のメインＳｏＣ１０１は、ポートＲｘ＿Ｍに入力される信号レベル（電圧レベル）が所定時間Ｌｏｗレベルであると判定した場合、周辺機制御基板２０のヒューズ２５０が溶断したことを検知することができる。なお、周辺機制御基板２０のポートＴｘ＿Ｓから本体制御基板１０のポートＲｘ＿Ｍへ向かう送信ラインは、本発明の「通信線」に相当する。
【0035】
なお、図１に示す検知用回路２６０の回路は一例を示すものであり、上述のような機能を実現できる回路であればどのような回路であってもよい。また、検知用回路２６０は、本発明の「論理反転回路」の一例である。
【0036】
抵抗Ｒ２は、サブＳｏＣ２０１のポートＲｘ＿Ｓの受信ラインを、電源２４１に基づく５［Ｖ］電源でプルアップするためのプルアップ抵抗である。
【0037】
電源２４０は、ヒューズ２５０を介して電源２４１を形成するための５［Ｖ］の電源である。
【0038】
電源２４１は、周辺機制御基板２０の各機器に電源供給するための５［Ｖ］電源である。したがって、ヒューズ２５０が溶断すると、電源２４１の電源供給が停止するため、サブＳｏＣ２０１は、動作が停止し、メインＳｏＣ１０１とのシリアル通信が不能となる。この場合、メインＳｏＣ１０１は、サブＳｏＣ２０１とシリアル通信が不能になるが、上述のようにポートＲｘ＿Ｍに入力される信号レベルを判定することによって、シリアル通信の不能の原因がヒューズ２５０の溶断によるものか、それ以外によるものかを判別できる。
【0039】
（電子機器の動作概要）
図２は、第１の実施形態に係る電子機器の本体制御基板と周辺機制御基板との間のシリアル通信の動作の一例を示すタイミングチャートである。図２を参照しながら、本実施形態に係る電子機器１の動作概要について説明する。
図２は、第１の実施形態に係る電子機器の本体制御基板と周辺機制御基板との間のシリアル通信の動作の一例を示すタイミングチャートである。図２を参照しながら、本実施形態に係る電子機器１の動作概要について説明する。
【0040】
まず、図２（ａ）には従来の電子機器の動作のタイミングチャートを示している。上述の電源２４１に対応する「５Ｖ＿Ｆ」電源は、周辺機制御基板のヒューズが溶断されない限り、５［Ｖ］電源として周辺機制御基板に搭載された各機器に電源供給する。本体制御基板の「Ｔｘ＿Ｍ」は、本体制御基板のメインＳｏＣのポートＴｘ＿Ｍから周辺機制御基板のサブＳｏＣのポートＲｘ＿Ｓに対して送信される一方通行の信号であり、本体制御基板の「Ｒｘ＿Ｍ」は、メインＳｏＣのポートＲｘ＿ＭがサブＳｏＣのポートＴｘ＿Ｓから受信する一方通行の信号である。同様に、周辺機制御基板の「Ｒｘ＿Ｓ」は、サブＳｏＣのポートＲｘ＿ＳがメインＳｏＣのポートＴｘ＿Ｍから受信する一方通行の信号であり、周辺機制御基板の「Ｔｘ＿Ｓ」は、サブＳｏＣのポートＴｘ＿ＳからメインＳｏＣのポートＲｘ＿Ｍに対して送信される一方通行の信号である。通常状態であれば、「Ｔｘ＿Ｍ」と「Ｒｘ＿Ｓ」とは同じ信号状態となり、「Ｒｘ＿Ｍ」と「Ｔｘ＿Ｓ」とは同じ信号状態となる。なお、シリアル通信がＵＡＲＴである場合、通信をしていない状態では、信号レベルがＨｉｇｈレベルとすることが規定されている。
【0041】
このような図２（ａ）に示す従来の電子機器においては、周辺機制御基板のヒューズが溶断されると、周辺機制御基板に供給される電源が消失するため、周辺機制御基板のポートＴｘ＿Ｓは不定状態となり、スイッチング素子２１２に対応するスイッチング素子に対してドライブできず、本体制御基板のポートＲｘ＿Ｍの信号状態は、プルアップされているためＨｉｇｈレベルで固定となる。すなわち、本体制御基板は、ポートＲｘ＿Ｍの信号状態がＨｉｇｈレベルであるため、何も通信していない状態と同様の状態であり、データを送信しても応答がないという状態となる。したがって、本体制御基板のメインＳｏＣは、周辺機制御基板のサブＳｏＣとの通信が不能となった場合、ヒューズが溶断されたことによる通信エラーなのか、その他の原因による通信エラーなのかを判別することができない。
【0042】
一方、本実施形態に係る電子機器１では、図２（ｂ）に示すように、周辺機制御基板２０のヒューズ２５０が溶断して電源２４１が消失すると、上述の検知用回路２６０の機能により、本体制御基板１０のポートＲｘ＿Ｍの信号レベル（図２（ｂ）に示す「Ｒｘ＿Ｍ」）は、Ｌｏｗレベルとなる。したがって、上述の図２（ａ）の場合とは異なり、通信していない状態とは異なる状態とすることができる。よって、本体制御基板１０のメインＳｏＣ１０１は、周辺機制御基板２０のサブＳｏＣ２０１との通信が不能となった場合、ポートＲｘ＿Ｍの信号レベルがＬｏｗレベルであることを検知した場合、ヒューズ２５０が溶断されたことによる通信エラーであると判定することができる。
【0043】
（電子機器の動作詳細）
図３は、第１の実施形態に係る電子機器の通信エラー検知処理の流れの一例を示すフローチャートである。図３を参照しながら、本実施形態に係る電子機器１の動作詳細として通信エラー検知処理の流れについて説明する。
図３は、第１の実施形態に係る電子機器の通信エラー検知処理の流れの一例を示すフローチャートである。図３を参照しながら、本実施形態に係る電子機器１の動作詳細として通信エラー検知処理の流れについて説明する。
【0044】
＜ステップＳ１１＞
本体制御基板１０のメインＳｏＣ１０１は、周辺機制御基板２０のサブＳｏＣ２０１とのシリアル通信について通信エラー（通信不能）が発生しているか否かを判定する。シリアル通信について通信エラーが発生した場合（ステップＳ１１：Ｙｅｓ）、ステップＳ１２へ移行し、通信エラーが発生していない場合（ステップＳ１１：Ｎｏ）、通信エラーの有無の判定を継続する。
本体制御基板１０のメインＳｏＣ１０１は、周辺機制御基板２０のサブＳｏＣ２０１とのシリアル通信について通信エラー（通信不能）が発生しているか否かを判定する。シリアル通信について通信エラーが発生した場合（ステップＳ１１：Ｙｅｓ）、ステップＳ１２へ移行し、通信エラーが発生していない場合（ステップＳ１１：Ｎｏ）、通信エラーの有無の判定を継続する。
【0045】
＜ステップＳ１２＞
メインＳｏＣ１０１は、サブＳｏＣ２０１とのシリアル通信に使用しているポートＲｘ＿Ｍを汎用Ｉ／Ｏポートに変更する。これは、一般的なＳｏＣの仕様で、シリアル通信用のポートとして設定していると、当該ポートの信号レベルに対する判定ができないためである。このように、ポートＲｘ＿Ｍを汎用Ｉ／Ｏポートに変更することによって、ポートＲｘ＿Ｍの信号レベルの判定が可能となる。なお、当該変更処理は、ＳｏＣの仕様に基づく固有の処理であり、必要がない場合にはスキップしてもよい。そして、ステップＳ１３へ移行する。
メインＳｏＣ１０１は、サブＳｏＣ２０１とのシリアル通信に使用しているポートＲｘ＿Ｍを汎用Ｉ／Ｏポートに変更する。これは、一般的なＳｏＣの仕様で、シリアル通信用のポートとして設定していると、当該ポートの信号レベルに対する判定ができないためである。このように、ポートＲｘ＿Ｍを汎用Ｉ／Ｏポートに変更することによって、ポートＲｘ＿Ｍの信号レベルの判定が可能となる。なお、当該変更処理は、ＳｏＣの仕様に基づく固有の処理であり、必要がない場合にはスキップしてもよい。そして、ステップＳ１３へ移行する。
【0046】
＜ステップＳ１３＞
そして、メインＳｏＣ１０１は、汎用Ｉ／Ｏポートに変更したポートＲｘ＿Ｍの信号レベル（論理）が所定時間Ｌｏｗレベルのままであるか否かを判定する。所定時間Ｌｏｗレベルである場合（ステップＳ１３：Ｙｅｓ）、ステップＳ１４へ移行し、そうでない場合（ステップＳ１３：Ｎｏ）、ステップＳ１６へ移行する。
そして、メインＳｏＣ１０１は、汎用Ｉ／Ｏポートに変更したポートＲｘ＿Ｍの信号レベル（論理）が所定時間Ｌｏｗレベルのままであるか否かを判定する。所定時間Ｌｏｗレベルである場合（ステップＳ１３：Ｙｅｓ）、ステップＳ１４へ移行し、そうでない場合（ステップＳ１３：Ｎｏ）、ステップＳ１６へ移行する。
【0047】
＜ステップＳ１４＞
メインＳｏＣ１０１は、ポートＲｘ＿Ｍの信号レベルが所定時間Ｌｏｗレベルのままであると判定した場合、周辺機制御基板２０のヒューズ２５０が溶断したこと（遮断手段としてのヒューズ２５０により遮断されたこと）を検知する。そして、ステップＳ１５へ移行する。
メインＳｏＣ１０１は、ポートＲｘ＿Ｍの信号レベルが所定時間Ｌｏｗレベルのままであると判定した場合、周辺機制御基板２０のヒューズ２５０が溶断したこと（遮断手段としてのヒューズ２５０により遮断されたこと）を検知する。そして、ステップＳ１５へ移行する。
【0048】
＜ステップＳ１５＞
メインＳｏＣ１０１は、ヒューズ２５０が溶断したことを通知する。通知方法としては、例えば、メインＳｏＣ１０１からのいずれかのポート出力によりランプ点灯もしくは音声通知、または電子機器１がネットワーク機能を有する場合、管理者にメール通知する等の方法が挙げられる。以上で、通信エラー検知処理が終了する。
メインＳｏＣ１０１は、ヒューズ２５０が溶断したことを通知する。通知方法としては、例えば、メインＳｏＣ１０１からのいずれかのポート出力によりランプ点灯もしくは音声通知、または電子機器１がネットワーク機能を有する場合、管理者にメール通知する等の方法が挙げられる。以上で、通信エラー検知処理が終了する。
【0049】
＜ステップＳ１６＞
メインＳｏＣ１０１は、ポートＲｘ＿Ｍの信号レベルが所定時間Ｌｏｗレベルのままでないと判定した場合、ヒューズ２５０の溶断以外の要因により通信エラーが発生したことを検知する。ヒューズ２５０の溶断以外の通信エラーの要因としては、静電気ノイズの混入、または周辺機制御基板２０のサブＳｏＣ２０１のハングアップ等が挙げられる。そして、ステップＳ１７へ移行する。
メインＳｏＣ１０１は、ポートＲｘ＿Ｍの信号レベルが所定時間Ｌｏｗレベルのままでないと判定した場合、ヒューズ２５０の溶断以外の要因により通信エラーが発生したことを検知する。ヒューズ２５０の溶断以外の通信エラーの要因としては、静電気ノイズの混入、または周辺機制御基板２０のサブＳｏＣ２０１のハングアップ等が挙げられる。そして、ステップＳ１７へ移行する。
【0050】
＜ステップＳ１７＞
メインＳｏＣ１０１は、ヒューズ２５０の溶断以外の要因により通信エラーが発生したことを通知する。なお、通知方法としては、上述の通りである。以上で、通信エラー検知処理が終了する。
メインＳｏＣ１０１は、ヒューズ２５０の溶断以外の要因により通信エラーが発生したことを通知する。なお、通知方法としては、上述の通りである。以上で、通信エラー検知処理が終了する。
【0051】
以上のように、本実施形態に係る電子機器１では、周辺機制御基板２０は、本体制御基板１０から電源供給を受け、メインＳｏＣ１０１は、本体制御基板１０に搭載され、当該本体制御基板１０の動作を制御し、サブＳｏＣ２０１は、周辺機制御基板２０に搭載され、当該周辺機制御基板２０の動作を制御し、メインＳｏＣ１０１とシリアル通信を行い、ヒューズ２５０は、周辺機制御基板２０に設けられ、当該周辺機制御基板２０で過電流が発生した場合に本体制御基板１０からの電源供給を遮断し、検知用回路２６０は、周辺機制御基板２０に設けられ、ヒューズ２５０により本体制御基板１０から周辺機制御基板２０への電源供給が遮断された場合、シリアル通信においてサブＳｏＣ２０１からメインＳｏＣ１０１へ送信する送信ラインの信号レベルの論理を反転し、メインＳｏＣ１０１は、サブＳｏＣ２０１とのシリアル通信が不能となった場合、所定時間送信ラインの信号レベルが反転しているか否かを判定し、所定時間送信ラインの信号レベルが反転していると判定した場合、ヒューズ２５０により本体制御基板１０から周辺機制御基板２０への電源供給が遮断されたことを検知するものとしている。これによって、本体制御基板１０と周辺機制御基板２０との間で新たな信号線を追加することなく、本体制御基板１０側で周辺機制御基板２０への電源供給が遮断されたことを検知することができる。
【0052】
（変形例）
変形例に係る電子機器について、上述の第１の実施形態に係る電子機器１と相違する点を中心に説明する。
変形例に係る電子機器について、上述の第１の実施形態に係る電子機器１と相違する点を中心に説明する。
【0053】
図４は、第１の実施形態の変形例に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。図４を参照しながら、本変形例に係る電子機器１ａの周辺機制御基板２０ａの回路構成について説明する。なお、電子機器１ａの本体制御基板１０の回路構成は、上述の第１の実施形態に係る電子機器１の本体制御基板１０の回路構成と同様である。また、本体制御基板１０は、本発明の「第１基板」に相当し、周辺機制御基板２０ａは、本発明の「第２基板」に相当する。
【0054】
周辺機制御基板２０ａは、図４に示すように、サブＳｏＣ２０１と、ＩＣ回路２１１と、スイッチング素子２１２と、コネクタ２２１と、コネクタ２２２と、コネクタ２３１と、コネクタ２３２と、ロードスイッチＩＣ２５０ａと、抵抗Ｒ２と、を備えている。すなわち、周辺機制御基板２０ａは、上述の図１に示した周辺機制御基板２０が備えるヒューズ２５０の代わりに、ロードスイッチＩＣ２５０ａを備えており、検知用回路２６０の代わりに、ロードスイッチＩＣ２５０ａのＦＡＵＬＴ端子がスイッチング素子２１２のオープンドレインの出力側に接続されており、その他の構成については周辺機制御基板２０と同様である。
【0055】
ロードスイッチＩＣ２５０ａは、周辺機制御基板２０ａでショート等の異常が発生し、過電流が流れたことを検知すると、５［Ｖ］の電源２４１の出力を停止し、ＦＡＵＬＴ端子からＦＡＵＬＴ信号（異常信号）を出力するＩＣ回路である。すなわち、ロードスイッチＩＣ２５０ａも、ヒューズ２５０と同様に、電源の遮断手段として機能する。ロードスイッチＩＣ２５０ａのＦＡＵＬＴ端子の出力仕様は、例えば、オープンドレインの出力形式であり、正常状態のときＨｉｇｈレベルで出力し、異常状態のときＬｏｗレベルで出力する。ロードスイッチＩＣ２５０ａのＦＡＵＬＴ信号の出力線は、上述のように、スイッチング素子２１２のオープンドレインの出力側に接続されている。したがって、ロードスイッチＩＣ２５０ａが過電流を検知して５［Ｖ］の電源２４１の出力を停止した場合、周辺機制御基板２０ａのポートＴｘ＿Ｓから本体制御基板１０のポートＲｘ＿Ｍへ向かう送信ラインの信号レベルは、論理が反転してＬｏｗレベルの状態となる。よって、本体制御基板１０のメインＳｏＣ１０１は、ポートＲｘ＿Ｍに入力される信号レベル（電圧レベル）が所定時間Ｌｏｗレベルであると判定した場合、周辺機制御基板２０ａのロードスイッチＩＣ２５０ａにより電源が遮断されたことを検知することができる。なお、スイッチング素子２１２のオープンドレインの出力側に接続された、ロードスイッチＩＣ２５０ａのＦＡＵＬＴ信号の出力線は、本発明の「論理反転回路」の一例である。なお、ロードスイッチＩＣ２５０ａの仕様はメーカによって異なる場合があるため、論理反転回路またはオープンドレインバッファを追加することによって、同様の出力形式となるように構成することもできる。
【0056】
このように、ヒューズ２５０の代わりにロードスイッチＩＣ２５０ａを用いることによって、メインＳｏＣ１０１は、ポートＲｘ＿Ｍに入力される信号レベル（電圧レベル）が所定時間Ｌｏｗレベルであると判定した場合、ショート等の異常の発生によりロードスイッチＩＣ２５０ａによって電源が遮断されたことを検知することができる。
【0057】
［第２の実施形態］
第２の実施形態に係る電子機器について、第１の実施形態に係る電子機器１と相違する点を中心に説明する。第１の実施形態では、周辺機制御基板２０側でヒューズが溶断した場合に、本体制御基板１０側で当該ヒューズが溶断したことを検知する動作について説明した。本実施形態では、ヒューズの溶断以外の要因により通信エラーが発生した場合に、本体制御基板から周辺機制御基板への電源供給を一旦オフにし、再度電源供給を開始することによって周辺機制御基板の復帰を試みる動作について説明する。
第２の実施形態に係る電子機器について、第１の実施形態に係る電子機器１と相違する点を中心に説明する。第１の実施形態では、周辺機制御基板２０側でヒューズが溶断した場合に、本体制御基板１０側で当該ヒューズが溶断したことを検知する動作について説明した。本実施形態では、ヒューズの溶断以外の要因により通信エラーが発生した場合に、本体制御基板から周辺機制御基板への電源供給を一旦オフにし、再度電源供給を開始することによって周辺機制御基板の復帰を試みる動作について説明する。
【0058】
（電子機器の回路構成）
図５は、第２の実施形態に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。図５を参照しながら、本実施形態に係る電子機器１ｂの本体制御基板１０ｂの回路構成について説明する。なお、電子機器１ｂの周辺機制御基板２０の回路構成は、上述の第１の実施形態に係る電子機器１の周辺機制御基板２０の回路構成と同様である。なお、本体制御基板１０ｂは、本発明の「第１基板」に相当し、周辺機制御基板２０は、本発明の「第２基板」に相当する。
図５は、第２の実施形態に係る電子機器の本体制御基板および周辺機制御基板の回路構成の一例を示す図である。図５を参照しながら、本実施形態に係る電子機器１ｂの本体制御基板１０ｂの回路構成について説明する。なお、電子機器１ｂの周辺機制御基板２０の回路構成は、上述の第１の実施形態に係る電子機器１の周辺機制御基板２０の回路構成と同様である。なお、本体制御基板１０ｂは、本発明の「第１基板」に相当し、周辺機制御基板２０は、本発明の「第２基板」に相当する。
【0059】
本体制御基板１０ｂは、図５に示すように、メインＳｏＣ１０１ｂと、スイッチング素子１１１と、ＩＣ回路１１２と、コネクタ１２１と、コネクタ１２２と、コネクタ１３１と、コネクタ１３２と、抵抗Ｒ１と、スイッチング回路１５０と、を備えている。すなわち、本体制御機器１０ｂは、上述の図１に示した本体制御基板１０が備える各部品に加え、スイッチング回路１５０を備えており、その他の構成については本体制御基板１０と同様である。なお、メインＳｏＣ１０１ｂは、本発明の「第１制御装置」に相当する。
【0060】
スイッチング回路１５０は、電源１４０からの周辺機制御基板２０への電源供給のオンオフを切り替えるためのスイッチング素子または回路である。スイッチング回路１５０は、メインＳｏＣ１０１ｂのポートＰ１に接続されており、ポートＰ１の出力を切り替えることにより、スイッチング回路１５０のオンオフ動作を切り替える。メインＳｏＣ１０１ｂのポートＰ１からの出力によりスイッチング回路１５０がオン状態（導通状態）になると、電源１４０ｂ（「＋５Ｖ＿ＩＮ」）が形成され、コネクタ１３１およびコネクタ２３１を介して周辺機制御基板２０へ電源供給される。本体制御機器１０ｂ側の電源１４０ｂから電源供給を受けることにより形成された周辺機制御基板２０側の電源を、図５では電源２４０ｂとしている。すなわち、メインＳｏＣ１０１ｂは、スイッチング回路１５０のオンオフを切り替えることによって、周辺機制御基板２０への電源供給のオンオフを切り替えることができる。なお、スイッチング回路１５０は、本発明の「切替手段」に相当する。
【0061】
上述のように、ヒューズ２５０の溶断により通信エラーが発生した場合には、本体制御機器１０ｂから周辺機制御基板２０への電源供給が不能となり、溶断したヒューズ２５０を交換しないと、周辺機制御基板２０へ再び電源供給することができない。一方、ヒューズ２５０の溶断以外の要因（例えば静電気ノイズの混入またはサブＳｏＣ２０１のハングアップ等）により通信エラーが発生した場合には、本体制御基板１０ｂから周辺機制御基板２０への電源供給を一旦オフにし、再度電源供給を開始することによって周辺機制御基板２０の復帰が可能となる場合がある。以下、このような周辺機制御基板２０の復帰動作を含む通信エラー検知処理の詳細について説明する。
【0062】
（電子機器の動作詳細）
図６は、第２の実施形態に係る電子機器の通信エラー検知処理の流れの一例を示すフローチャートである。図６を参照しながら、本実施形態に係る電子機器１ｂの動作詳細として通信エラー検知処理の流れについて説明する。
図６は、第２の実施形態に係る電子機器の通信エラー検知処理の流れの一例を示すフローチャートである。図６を参照しながら、本実施形態に係る電子機器１ｂの動作詳細として通信エラー検知処理の流れについて説明する。
【0063】
＜ステップＳ２１～Ｓ２５＞
ステップＳ２１～Ｓ２５の処理は、それぞれ図３に示したステップＳ１１～Ｓ１５の処理と同様である。
ステップＳ２１～Ｓ２５の処理は、それぞれ図３に示したステップＳ１１～Ｓ１５の処理と同様である。
【0064】
＜ステップＳ２６＞
本体制御機器１０ｂのメインＳｏＣ１０１ｂは、ポートＲｘ＿Ｍの信号レベルが所定時間Ｌｏｗレベルのままでないと判定した場合、ヒューズ２５０の溶断以外の要因により通信エラーが発生したことを検知する。ヒューズ２５０の溶断以外の通信エラーの要因としては、静電気ノイズの混入、または周辺機制御基板２０のサブＳｏＣ２０１のハングアップ等が挙げられる。そして、ステップＳ２７へ移行する。
本体制御機器１０ｂのメインＳｏＣ１０１ｂは、ポートＲｘ＿Ｍの信号レベルが所定時間Ｌｏｗレベルのままでないと判定した場合、ヒューズ２５０の溶断以外の要因により通信エラーが発生したことを検知する。ヒューズ２５０の溶断以外の通信エラーの要因としては、静電気ノイズの混入、または周辺機制御基板２０のサブＳｏＣ２０１のハングアップ等が挙げられる。そして、ステップＳ２７へ移行する。
【0065】
＜ステップＳ２７＞
メインＳｏＣ１０１ｂは、スイッチング回路１５０を遮断して、周辺機制御基板２０への電源供給をオフにする。そして、ステップＳ２８へ移行する。
メインＳｏＣ１０１ｂは、スイッチング回路１５０を遮断して、周辺機制御基板２０への電源供給をオフにする。そして、ステップＳ２８へ移行する。
【0066】
＜ステップＳ２８＞
周辺機制御基板２０への電源供給をオフにしてから所定時間経過後、メインＳｏＣ１０１ｂは、スイッチング回路１５０をオン状態（導通状態）にして、再び、周辺機制御基板２０への電源供給を開始する。そして、ステップＳ２９へ移行する。
周辺機制御基板２０への電源供給をオフにしてから所定時間経過後、メインＳｏＣ１０１ｂは、スイッチング回路１５０をオン状態（導通状態）にして、再び、周辺機制御基板２０への電源供給を開始する。そして、ステップＳ２９へ移行する。
【0067】
＜ステップＳ２９＞
周辺機制御基板２０への再度の電源供給開始してからシリアル通信が可能となるまで所定時間経過後、メインＳｏＣ１０１ｂは、周辺機制御基板２０のサブＳｏＣ２０１とのシリアル通信を開始する。そして、ステップＳ３０へ移行する。
周辺機制御基板２０への再度の電源供給開始してからシリアル通信が可能となるまで所定時間経過後、メインＳｏＣ１０１ｂは、周辺機制御基板２０のサブＳｏＣ２０１とのシリアル通信を開始する。そして、ステップＳ３０へ移行する。
【0068】
＜ステップＳ３０＞
メインＳｏＣ１０１ｂは、周辺機制御基板２０のサブＳｏＣ２０１とのシリアル通信について通信エラーが発生しているか否かを判定する。シリアル通信について通信エラーが発生した場合（ステップＳ３０：Ｙｅｓ）、ステップＳ３１へ移行し、通信エラーが発生していない場合（ステップＳ３０：Ｎｏ）、周辺機制御基板２０のサブＳｏＣ２０１との正常なデータ通信が復帰したものとして、通信エラー検知処理を終了する。
メインＳｏＣ１０１ｂは、周辺機制御基板２０のサブＳｏＣ２０１とのシリアル通信について通信エラーが発生しているか否かを判定する。シリアル通信について通信エラーが発生した場合（ステップＳ３０：Ｙｅｓ）、ステップＳ３１へ移行し、通信エラーが発生していない場合（ステップＳ３０：Ｎｏ）、周辺機制御基板２０のサブＳｏＣ２０１との正常なデータ通信が復帰したものとして、通信エラー検知処理を終了する。
【0069】
＜ステップＳ３１＞
メインＳｏＣ１０１ｂは、電源供給のオフオン動作による復帰は困難であると判断し、シリアル通信で通信エラーが発生したことを通知する。なお、通知方法としては、上述の通りである。以上で、通信エラー検知処理が終了する。
メインＳｏＣ１０１ｂは、電源供給のオフオン動作による復帰は困難であると判断し、シリアル通信で通信エラーが発生したことを通知する。なお、通知方法としては、上述の通りである。以上で、通信エラー検知処理が終了する。
【0070】
以上のように、本実施形態に係る電子機器１ｂでは、スイッチング回路１５０は、本体制御基板１０ｂに設けられ、当該本体制御機器１０ｂから周辺機制御基板２０への電源供給の切り替えを行い、メインＳｏＣ１０１ｂは、シリアル通信が不能となった後、所定時間送信ラインの信号レベルが反転している状態ではないと判定した場合、スイッチング回路１５０により本体制御基板１０ｂから周辺機制御基板２０への電源供給を停止し、その後、当該スイッチング回路１５０により電源供給を再開するものとしている。これによって、ヒューズ２５０の溶断以外の要因により通信エラーが発生した場合には、周辺機制御基板２０の動作を復帰させることができる場合がある。
【0071】
また、上述の各実施形態において、本体制御基板１０、１０ｂおよび周辺機制御基板２０、２０ａの各機能の少なくともいずれかがプログラムの実行によって実現される場合、そのプログラムは、ＲＯＭ等に予め組み込まれて提供される。また、上述の各実施形態において、本体制御基板１０、１０ｂおよび周辺機制御基板２０、２０ａで実行されるプログラムは、インストール可能な形式または実行可能な形式のファイルでＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フレキシブルディスク（ＦＤ）、ＣＤ－Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｋ－Ｒｅｃｏｒｄａｂｌｅ）、またはＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。また、上述の各実施形態において、本体制御基板１０、１０ｂおよび周辺機制御基板２０、２０ａで実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、上述の各実施形態において、本体制御基板１０、１０ｂおよび周辺機制御基板２０、２０ａで実行されるプログラムを、インターネット等のネットワーク経由で提供または配布するように構成してもよい。また、上述の各実施形態において、本体制御基板１０、１０ｂおよび周辺機制御基板２０、２０ａで実行されるプログラムは、各機能のうち少なくともいずれかを含むモジュール構成となっており、実際のハードウェアとしては演算装置（メインＳｏＣ１０１、１０１ｂ、サブＳｏＣ２０１）が記憶装置からプログラムを読み出して実行することにより、各機能が主記憶装置上にロードされて生成されるようになっている。
【0072】
本発明の態様は、以下の通りである。
＜１＞第１基板と、
前記第１基板から電源供給を受ける第２基板と、
前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、
前記第２基板に搭載され、該第２基板の動作を制御し、前記第１制御装置とシリアル通信を行う第２制御装置と、
前記第２基板に設けられ、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断手段と、
前記第２基板に設けられ、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断された場合、前記シリアル通信において前記第２制御装置から前記第１制御装置へ送信する通信線の信号レベルの論理を反転する論理反転回路と、
を備え、
前記第１制御装置は、
前記第２制御装置との前記シリアル通信が不能となった場合、所定時間前記通信線の信号レベルが反転しているか否かを判定し、
所定時間前記通信線の信号レベルが反転していると判定した場合、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知する電子機器である。
＜２＞前記第１制御装置は、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知した場合、該電源供給が遮断されたことを通知する前記＜１＞に記載の電子機器である。
＜３＞前記第１制御装置は、前記シリアル通信が不能となった後、所定時間前記通信線の信号レベルが反転している状態ではないと判定した場合、前記遮断手段による前記第１基板から前記第２基板への電源供給の遮断以外の要因により前記シリアル通信が不能となったことを通知する前記＜２＞に記載の電子機器である。
＜４＞前記遮断手段は、前記過電流が発生した場合に溶断することによって、前記第１基板からの電源供給を遮断するヒューズである前記＜１＞～＜３＞のいずれか一項に記載の電子機器である。
＜５＞前記遮断手段は、前記過電流が発生した場合に、前記第１基板からの電源供給を遮断し、かつ異常信号を出力するロードスイッチＩＣであり、
前記論理反転回路として、前記ロードスイッチＩＣの前記異常信号の出力線が前記通信線に接続されている前記＜１＞～＜３＞のいずれか一項に記載の電子機器である。
＜６＞前記第１制御装置は、
ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）であり、
前記第２制御装置との前記シリアル通信が不能となった場合、該シリアル通信に用いている受信用ポートを汎用Ｉ／Ｏポートに変更する前記＜１＞～＜５＞のいずれか一項に記載の電子機器である。
＜７＞前記第１基板に設けられ、該第１基板から前記第２基板への電源供給の切り替えを行う切替手段を、さらに備え、
前記第１制御装置は、前記シリアル通信が不能となった後、所定時間前記通信線の信号レベルが反転している状態ではないと判定した場合、前記切替手段により前記第１基板から前記第２基板への電源供給を停止し、その後、該切替手段により該電源供給を再開する前記＜１＞～＜６＞のいずれか一項に記載の電子機器である。
＜８＞前記第１制御装置は、前記切替手段により前記第１基板から前記第２基板への電源供給を再開した後、前記シリアル通信が不能である場合、該シリアル通信が不能である旨を通知する前記＜７＞に記載の電子機器である。
＜９＞第１基板と、前記第１基板から電源供給を受ける第２基板と、備えた電子機器の異常検知方法であって、
前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、前記第２基板に搭載され、該第２基板の動作を制御する第２制御装置とがシリアル通信を行う通信ステップと、
前記第２基板に設けられた遮断手段が、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断ステップと、
前記第２基板に設けられた論理反転回路が、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断された場合、前記シリアル通信において前記第２制御装置から前記第１制御装置へ送信する通信線の信号レベルの論理を反転する論理反転ステップと、
前記第１制御装置が、前記第２制御装置との前記シリアル通信が不能となった場合、所定時間前記通信線の信号レベルが反転しているか否かを判定する判定ステップと、
前記第１制御装置が、所定時間前記通信線の信号レベルが反転していると判定した場合、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知する検知ステップと、
を有する異常検知方法である。
＜１＞第１基板と、
前記第１基板から電源供給を受ける第２基板と、
前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、
前記第２基板に搭載され、該第２基板の動作を制御し、前記第１制御装置とシリアル通信を行う第２制御装置と、
前記第２基板に設けられ、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断手段と、
前記第２基板に設けられ、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断された場合、前記シリアル通信において前記第２制御装置から前記第１制御装置へ送信する通信線の信号レベルの論理を反転する論理反転回路と、
を備え、
前記第１制御装置は、
前記第２制御装置との前記シリアル通信が不能となった場合、所定時間前記通信線の信号レベルが反転しているか否かを判定し、
所定時間前記通信線の信号レベルが反転していると判定した場合、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知する電子機器である。
＜２＞前記第１制御装置は、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知した場合、該電源供給が遮断されたことを通知する前記＜１＞に記載の電子機器である。
＜３＞前記第１制御装置は、前記シリアル通信が不能となった後、所定時間前記通信線の信号レベルが反転している状態ではないと判定した場合、前記遮断手段による前記第１基板から前記第２基板への電源供給の遮断以外の要因により前記シリアル通信が不能となったことを通知する前記＜２＞に記載の電子機器である。
＜４＞前記遮断手段は、前記過電流が発生した場合に溶断することによって、前記第１基板からの電源供給を遮断するヒューズである前記＜１＞～＜３＞のいずれか一項に記載の電子機器である。
＜５＞前記遮断手段は、前記過電流が発生した場合に、前記第１基板からの電源供給を遮断し、かつ異常信号を出力するロードスイッチＩＣであり、
前記論理反転回路として、前記ロードスイッチＩＣの前記異常信号の出力線が前記通信線に接続されている前記＜１＞～＜３＞のいずれか一項に記載の電子機器である。
＜６＞前記第１制御装置は、
ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）であり、
前記第２制御装置との前記シリアル通信が不能となった場合、該シリアル通信に用いている受信用ポートを汎用Ｉ／Ｏポートに変更する前記＜１＞～＜５＞のいずれか一項に記載の電子機器である。
＜７＞前記第１基板に設けられ、該第１基板から前記第２基板への電源供給の切り替えを行う切替手段を、さらに備え、
前記第１制御装置は、前記シリアル通信が不能となった後、所定時間前記通信線の信号レベルが反転している状態ではないと判定した場合、前記切替手段により前記第１基板から前記第２基板への電源供給を停止し、その後、該切替手段により該電源供給を再開する前記＜１＞～＜６＞のいずれか一項に記載の電子機器である。
＜８＞前記第１制御装置は、前記切替手段により前記第１基板から前記第２基板への電源供給を再開した後、前記シリアル通信が不能である場合、該シリアル通信が不能である旨を通知する前記＜７＞に記載の電子機器である。
＜９＞第１基板と、前記第１基板から電源供給を受ける第２基板と、備えた電子機器の異常検知方法であって、
前記第１基板に搭載され、該第１基板の動作を制御する第１制御装置と、前記第２基板に搭載され、該第２基板の動作を制御する第２制御装置とがシリアル通信を行う通信ステップと、
前記第２基板に設けられた遮断手段が、該第２基板で過電流が発生した場合に前記第１基板からの電源供給を遮断する遮断ステップと、
前記第２基板に設けられた論理反転回路が、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断された場合、前記シリアル通信において前記第２制御装置から前記第１制御装置へ送信する通信線の信号レベルの論理を反転する論理反転ステップと、
前記第１制御装置が、前記第２制御装置との前記シリアル通信が不能となった場合、所定時間前記通信線の信号レベルが反転しているか否かを判定する判定ステップと、
前記第１制御装置が、所定時間前記通信線の信号レベルが反転していると判定した場合、前記遮断手段により前記第１基板から前記第２基板への電源供給が遮断されたことを検知する検知ステップと、
を有する異常検知方法である。
【符号の説明】
【0073】
１、１ａ、１ｂ 電子機器
１０、１０ｂ 本体制御基板
２０、２０ａ 周辺機制御基板
１０１、１０１ｂ メインＳｏＣ
１１１ スイッチング素子
１１２ ＩＣ回路
１２１、１２２ コネクタ
１３１、１３２ コネクタ
１４０、１４０ｂ 電源
１５０ スイッチング回路
２０１ サブＳｏＣ
２１１ ＩＣ回路
２１２ スイッチング素子
２２１、２２２ コネクタ
２３１、２３２ コネクタ
２４０、２４０ｂ、２４１ 電源
２５０ ヒューズ
２５０ａ ロードスイッチＩＣ
２６０ 検知用回路
２６１、２６２ トランジスタ
Ｒ１～Ｒ３ 抵抗
Ｒｘ＿Ｍ、Ｒｘ＿Ｓ ポート
Ｔｘ＿Ｍ、Ｔｘ＿Ｓ ポート
Ｐ１ ポート
１０、１０ｂ 本体制御基板
２０、２０ａ 周辺機制御基板
１０１、１０１ｂ メインＳｏＣ
１１１ スイッチング素子
１１２ ＩＣ回路
１２１、１２２ コネクタ
１３１、１３２ コネクタ
１４０、１４０ｂ 電源
１５０ スイッチング回路
２０１ サブＳｏＣ
２１１ ＩＣ回路
２１２ スイッチング素子
２２１、２２２ コネクタ
２３１、２３２ コネクタ
２４０、２４０ｂ、２４１ 電源
２５０ ヒューズ
２５０ａ ロードスイッチＩＣ
２６０ 検知用回路
２６１、２６２ トランジスタ
Ｒ１～Ｒ３ 抵抗
Ｒｘ＿Ｍ、Ｒｘ＿Ｓ ポート
Ｔｘ＿Ｍ、Ｔｘ＿Ｓ ポート
Ｐ１ ポート
【先行技術文献】
【特許文献】
【0074】
【特許文献1】特開２０１８－０９４７２０号公報
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】