(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024136305
(43)【公開日】2024-10-04
(54)【発明の名称】昇降圧回路、電源システム、昇降圧方法
(51)【国際特許分類】
G05F 1/67 20060101AFI20240927BHJP
【ＦＩ】
G05F1/67 A
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2023047386
(22)【出願日】2023-03-23
(71)【出願人】
【識別番号】303046277
【氏名又は名称】旭化成エレクトロニクス株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】田邊 朋之
【テーマコード（参考）】
5H420
【Ｆターム（参考）】
5H420BB03
5H420BB12
5H420CC03
5H420DD02
5H420EB01
5H420FF03
5H420FF24
(57)【要約】
【課題】 ＭＰＰＴ時に、電源の開放電圧を測定することなく、また、観測のためのＤＣＤＣコンバータの停止期間がないことが好ましい。
【解決手段】電源からの入力電圧を昇降圧して、出力電圧を生成するＤＣＤＣコンバータと、前記入力電圧が第１増加量だけ増加するのに要する増加時間を検出する時間検出部と、前記ＤＣＤＣコンバータへの前記入力電圧を制御する設定電圧に応じた電圧を生成する電圧生成回路と、前記電圧生成回路の出力電圧に応じて前記ＤＣＤＣコンバータを制御する昇降圧制御部と、前記設定電圧として第１の設定電圧が生成された場合の前記増加時間に対する、前記第１の設定電圧の次の前記設定電圧として第２の設定電圧が生成された場合の前記増加時間の時間比に基づいて、前記第２の設定電圧の次に生成すべき前記設定電圧である第３の設定電圧を決定する電圧制御部を備える昇降圧回路を提供する。
【選択図】図１
【解決手段】電源からの入力電圧を昇降圧して、出力電圧を生成するＤＣＤＣコンバータと、前記入力電圧が第１増加量だけ増加するのに要する増加時間を検出する時間検出部と、前記ＤＣＤＣコンバータへの前記入力電圧を制御する設定電圧に応じた電圧を生成する電圧生成回路と、前記電圧生成回路の出力電圧に応じて前記ＤＣＤＣコンバータを制御する昇降圧制御部と、前記設定電圧として第１の設定電圧が生成された場合の前記増加時間に対する、前記第１の設定電圧の次の前記設定電圧として第２の設定電圧が生成された場合の前記増加時間の時間比に基づいて、前記第２の設定電圧の次に生成すべき前記設定電圧である第３の設定電圧を決定する電圧制御部を備える昇降圧回路を提供する。
【選択図】図１
【特許請求の範囲】
【請求項1】
電源からの入力電圧を昇降圧して、出力電圧を生成するＤＣＤＣコンバータと、
前記入力電圧が第１増加量だけ増加するのに要する増加時間を検出する時間検出部と、
前記ＤＣＤＣコンバータへの前記入力電圧を制御する設定電圧に応じた電圧を生成する電圧生成回路と、
前記電圧生成回路の出力電圧に応じて前記ＤＣＤＣコンバータを制御する昇降圧制御部と、
前記設定電圧として第１の設定電圧が生成された場合の前記増加時間に対する、前記第１の設定電圧の次の前記設定電圧として第２の設定電圧が生成された場合の前記増加時間の時間比に基づいて、前記第２の設定電圧の次に生成すべき前記設定電圧である第３の設定電圧を決定する電圧制御部と
を備える昇降圧回路。
前記入力電圧が第１増加量だけ増加するのに要する増加時間を検出する時間検出部と、
前記ＤＣＤＣコンバータへの前記入力電圧を制御する設定電圧に応じた電圧を生成する電圧生成回路と、
前記電圧生成回路の出力電圧に応じて前記ＤＣＤＣコンバータを制御する昇降圧制御部と、
前記設定電圧として第１の設定電圧が生成された場合の前記増加時間に対する、前記第１の設定電圧の次の前記設定電圧として第２の設定電圧が生成された場合の前記増加時間の時間比に基づいて、前記第２の設定電圧の次に生成すべき前記設定電圧である第３の設定電圧を決定する電圧制御部と
を備える昇降圧回路。
【請求項2】
前記電圧制御部は、前記第１の設定電圧に対する前記第２の設定電圧の電圧比に応じた基準値と、前記時間比との比較結果に基づいて前記第３の設定電圧を決定する
請求項１に記載の昇降圧回路。
請求項１に記載の昇降圧回路。
【請求項3】
前記基準値は前記電圧比であり、
前記電圧制御部は、前記時間比が前記基準値に近づくように、前記第３の設定電圧を決定する
請求項２に記載の昇降圧回路。
前記電圧制御部は、前記時間比が前記基準値に近づくように、前記第３の設定電圧を決定する
請求項２に記載の昇降圧回路。
【請求項4】
前記基準値は、（（１－２Ｒ）＋α）／（１＋（１－２Ｒ）×α）である
ただし、Ｒは前記入力電圧を生成する前記電源の開放電圧に対する、前記入力電圧の最適値の比率として設定される値であり、αは前記電圧比である
請求項２に記載の昇降圧回路。
ただし、Ｒは前記入力電圧を生成する前記電源の開放電圧に対する、前記入力電圧の最適値の比率として設定される値であり、αは前記電圧比である
請求項２に記載の昇降圧回路。
【請求項5】
前記ＤＣＤＣコンバータは、前記入力電圧を昇圧するオン期間と、前記入力電圧を昇圧しないオフ期間とを有し、
前記昇降圧制御部は、前記入力電圧が前記第１増加量だけ増加する間、前記ＤＣＤＣコンバータを前記オフ期間に制御し、
前記時間検出部は、前記オフ期間を検出する
請求項１から４のいずれか一項に記載の昇降圧回路。
前記昇降圧制御部は、前記入力電圧が前記第１増加量だけ増加する間、前記ＤＣＤＣコンバータを前記オフ期間に制御し、
前記時間検出部は、前記オフ期間を検出する
請求項１から４のいずれか一項に記載の昇降圧回路。
【請求項6】
前記電圧生成回路は、それぞれの前記設定電圧に対して、前記設定電圧より小さい低電圧と、前記設定電圧より大きく且つ前記低電圧よりも前記第１増加量だけ大きい高電圧とを生成し、
前記昇降圧制御部は、前記入力電圧が前記低電圧から前記高電圧に遷移するまで、前記ＤＣＤＣコンバータを前記オフ期間となるように制御する
請求項５に記載の昇降圧回路。
前記昇降圧制御部は、前記入力電圧が前記低電圧から前記高電圧に遷移するまで、前記ＤＣＤＣコンバータを前記オフ期間となるように制御する
請求項５に記載の昇降圧回路。
【請求項7】
前記電圧制御部は、
前記電圧比が１より大きく、且つ、前記時間比が前記基準値よりも大きい場合に、前記電圧比を１よりも小さい範囲内で選択し、
前記電圧比が１より大きく、且つ、前記時間比が前記基準値よりも小さい場合に、前記電圧比を１よりも大きい範囲内で選択し、
前記電圧比が１より小さく、且つ、前記時間比が前記基準値よりも小さい場合に、前記電圧比を１よりも小さい範囲内で選択し、
前記電圧比が１より小さく、且つ、前記時間比が前記基準値よりも大きい場合に、前記電圧比を１よりも大きい範囲内で選択し、
選択した前記電圧比を前記第２の設定電圧に掛けることで前記第３の設定電圧を決定する
請求項４に記載の昇降圧回路。
前記電圧比が１より大きく、且つ、前記時間比が前記基準値よりも大きい場合に、前記電圧比を１よりも小さい範囲内で選択し、
前記電圧比が１より大きく、且つ、前記時間比が前記基準値よりも小さい場合に、前記電圧比を１よりも大きい範囲内で選択し、
前記電圧比が１より小さく、且つ、前記時間比が前記基準値よりも小さい場合に、前記電圧比を１よりも小さい範囲内で選択し、
前記電圧比が１より小さく、且つ、前記時間比が前記基準値よりも大きい場合に、前記電圧比を１よりも大きい範囲内で選択し、
選択した前記電圧比を前記第２の設定電圧に掛けることで前記第３の設定電圧を決定する
請求項４に記載の昇降圧回路。
【請求項8】
前記昇降圧回路は、前記昇降圧制御部の出力に遅延時間を持たせる遅延回路を有し、
前記遅延時間における前記入力電圧の変化量を一定にすることで、前記第１増加量を一定にする
請求項５に記載の昇降圧回路。
前記遅延時間における前記入力電圧の変化量を一定にすることで、前記第１増加量を一定にする
請求項５に記載の昇降圧回路。
【請求項9】
前記ＤＣＤＣコンバータは、
コイルと、
前記コイルとグランド端子の間に配置されたローサイドスイッチと、
前記入力電圧を監視し、前記ローサイドスイッチのオン時間に前記入力電圧の反比例特性を持たせた反比例オン時間を生成する反比例生成回路と
を有し、
前記反比例オン時間を用いて、前記遅延時間における前記入力電圧の変化量を一定にする
請求項８に記載の昇降圧回路。
コイルと、
前記コイルとグランド端子の間に配置されたローサイドスイッチと、
前記入力電圧を監視し、前記ローサイドスイッチのオン時間に前記入力電圧の反比例特性を持たせた反比例オン時間を生成する反比例生成回路と
を有し、
前記反比例オン時間を用いて、前記遅延時間における前記入力電圧の変化量を一定にする
請求項８に記載の昇降圧回路。
【請求項10】
前記電圧制御部は、判定時間内に前記入力電圧が前記設定電圧に達しない場合、前記設定電圧を下げる
請求項１に記載の昇降圧回路。
請求項１に記載の昇降圧回路。
【請求項11】
前記電圧制御部は、前記ＤＣＤＣコンバータの前記オフ期間の周期よりも長い周期で前記第３の設定電圧を決定する
請求項５に記載の昇降圧回路。
請求項５に記載の昇降圧回路。
【請求項12】
請求項１から４のいずれか一項に記載の昇降圧回路と前記電源を備える
電源システム。
電源システム。
【請求項13】
電源からの入力電圧を昇降圧して、出力電圧を生成する昇降圧方法であって、
前記入力電圧が第１増加量だけ増加するのに要する増加時間を検出する時間検出段階と、
前記入力電圧の昇降圧を制御する設定電圧を生成する設定電圧設定段階と、
前記設定電圧に応じて前記入力電圧の昇降圧を制御する昇降圧制御段階と
を備え、
前記設定電圧設定段階において、前記設定電圧として第１の設定電圧が生成された場合の前記増加時間に対する、前記第１の設定電圧の次の前記設定電圧として第２の設定電圧が生成された場合の前記増加時間の時間比に基づいて、前記第２の設定電圧の次に生成すべき前記設定電圧である第３の設定電圧を決定する
昇降圧方法。
前記入力電圧が第１増加量だけ増加するのに要する増加時間を検出する時間検出段階と、
前記入力電圧の昇降圧を制御する設定電圧を生成する設定電圧設定段階と、
前記設定電圧に応じて前記入力電圧の昇降圧を制御する昇降圧制御段階と
を備え、
前記設定電圧設定段階において、前記設定電圧として第１の設定電圧が生成された場合の前記増加時間に対する、前記第１の設定電圧の次の前記設定電圧として第２の設定電圧が生成された場合の前記増加時間の時間比に基づいて、前記第２の設定電圧の次に生成すべき前記設定電圧である第３の設定電圧を決定する
昇降圧方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、昇降圧回路、電源システムおよび昇降圧方法に関する。
【背景技術】
【0002】
従来、ＭＰＰＴを実現するために電源の開放電圧を測定する方法が知られている（例えば、特許文献１参照）。また開放電圧を測定しない他の方法が知られている。（例えば、特許文献２および特許文献３参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特許第６１５２９１９号公報
［特許文献２］ 米国特許第１１１５７０３２号明細書
［特許文献３］ 特許第５９２１４４７号公報
［先行技術文献］
［特許文献］
［特許文献１］ 特許第６１５２９１９号公報
［特許文献２］ 米国特許第１１１５７０３２号明細書
［特許文献３］ 特許第５９２１４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【0003】
ＭＰＰＴ時に、電源の開放電圧を測定することなく、また、観測のためのＤＣＤＣコンバータの停止期間がないことが好ましい。
【課題を解決するための手段】
【0004】
本発明の第１の態様においては、昇降圧回路を提供する。上記昇降圧回路は、電源からの入力電圧を昇降圧して、出力電圧を生成するＤＣＤＣコンバータを備えてよい。上記いずれかの昇降圧回路は、前記入力電圧が第１増加量だけ増加するのに要する増加時間を検出する時間検出部を備えてよい。上記いずれかの昇降圧回路は、前記ＤＣＤＣコンバータへの前記入力電圧を制御する設定電圧に応じた電圧を生成する電圧生成回路を備えてよい。上記いずれかの昇降圧回路は、前記電圧生成回路の出力電圧に応じて前記ＤＣＤＣコンバータを制御する昇降圧制御部を備えてよい。上記いずれかの昇降圧回路は、前記設定電圧として第１の設定電圧が生成された場合の前記増加時間に対する、前記第１の設定電圧の次の前記設定電圧として第２の設定電圧が生成された場合の前記増加時間の時間比に基づいて、前記第２の設定電圧の次に生成すべき前記設定電圧である第３の設定電圧を決定する電圧制御部を備えてよい。
【0005】
上記いずれかの昇降圧回路において、前記電圧制御部は、前記第１の設定電圧に対する前記第２の設定電圧の電圧比に応じた基準値と、前記時間比との比較結果に基づいて前記第３の設定電圧を決定してよい。
【0006】
上記いずれかの昇降圧回路において、前記基準値は前記電圧比であってよい。上記いずれかの昇降圧回路において、前記電圧制御部は、前記時間比が前記基準値に近づくように、前記第３の設定電圧を決定してよい。
【0007】
上記いずれかの昇降圧回路において、前記基準値は、（（１－２Ｒ）＋α）／（１＋（１－２Ｒ）×α）であってよい。ただし、Ｒは前記入力電圧を生成する前記電源の開放電圧に対する、前記入力電圧の最適値の比率として設定される値であり、αは前記電圧比である。
【0008】
上記いずれかの昇降圧回路において、前記ＤＣＤＣコンバータは、前記入力電圧を昇圧するオン期間と、前記入力電圧を昇圧しないオフ期間とを有してよい。上記いずれかの昇降圧回路において、前記昇降圧制御部は、前記入力電圧が前記第１増加量だけ増加する間、前記ＤＣＤＣコンバータを前記オフ期間に制御してよい。上記いずれかの昇降圧回路において、前記時間検出部は、前記オフ期間を検出してよい。
【0009】
上記いずれかの昇降圧回路において、前記電圧生成回路は、それぞれの前記設定電圧に対して、前記設定電圧より小さい低電圧と、前記設定電圧より大きく且つ前記低電圧よりも前記第１増加量だけ大きい高電圧とを生成してよい。上記いずれかの昇降圧回路において、前記昇降圧制御部は、前記入力電圧が前記低電圧から前記高電圧に遷移するまで、前記ＤＣＤＣコンバータを前記オフ期間となるように制御してよい。
【0010】
上記いずれかの昇降圧回路において、前記電圧制御部は、前記電圧比が１より大きく、且つ、前記時間比が前記基準値よりも大きい場合に、前記電圧比を１よりも小さい範囲内で選択してよい。上記いずれかの昇降圧回路において、前記電圧制御部は、前記電圧比が１より大きく、且つ、前記時間比が前記基準値よりも小さい場合に、前記電圧比を１よりも大きい範囲内で選択してよい。上記いずれかの昇降圧回路において、前記電圧制御部は、前記電圧比が１より小さく、且つ、前記時間比が前記基準値よりも小さい場合に、前記電圧比を１よりも小さい範囲内で選択してよい。上記いずれかの昇降圧回路において、前記電圧制御部は、前記電圧比が１より小さく、且つ、前記時間比が前記基準値よりも大きい場合に、前記電圧比を１よりも大きい範囲内で選択してよい。上記いずれかの昇降圧回路において、前記電圧制御部は、選択した前記電圧比を前記第２の設定電圧に掛けることで前記第３の設定電圧を決定してよい。
【0011】
上記いずれかの昇降圧回路は、前記昇降圧制御部の出力に遅延時間を持たせる遅延回路を有してよい。上記いずれかの昇降圧回路は、前記遅延時間における前記入力電圧の変化量を一定にすることで、前記第１増加量を一定にしてよい。
【0012】
上記いずれかの昇降圧回路において、前記ＤＣＤＣコンバータは、コイルを有してよい。上記いずれかの昇降圧回路において、前記ＤＣＤＣコンバータは、前記コイルとグランド端子の間に配置されたローサイドスイッチを有してよい。上記いずれかの昇降圧回路において、前記ＤＣＤＣコンバータは、前記入力電圧を監視し、前記ローサイドスイッチのオン時間に前記入力電圧の反比例特性を持たせた反比例オン時間を生成する反比例生成回路を有してよい。上記いずれかの昇降圧回路は、前記反比例オン時間を用いて、前記遅延時間における前記入力電圧の変化量を一定にしてよい。
【0013】
上記いずれかの昇降圧回路において、前記電圧制御部は、判定時間内に前記入力電圧が前記設定電圧に達しない場合、前記設定電圧を下げてよい。
【0014】
上記いずれかの昇降圧回路において、前記電圧制御部は、前記ＤＣＤＣコンバータの前記オフ期間の周期よりも長い周期で前記第３の設定電圧を決定してよい。
【0015】
本発明の第２の態様においては、電源システムを提供する。電源システムは、上記いずれかの昇降圧回路と前記電源を備えてよい。
【0016】
本発明の第３の態様においては、電源からの入力電圧を昇降圧して、出力電圧を生成する昇降圧方法を提供する。上記昇降圧方法は、前記入力電圧が第１増加量だけ増加するのに要する増加時間を検出する時間検出段階を備えてよい。上記いずれかの昇降圧方法は、前記入力電圧の昇降圧を制御する設定電圧を生成する設定電圧設定段階を備えてよい。上記いずれかの昇降圧方法は、前記設定電圧に応じて前記入力電圧の昇降圧を制御する昇降圧制御段階を備えてよい。上記いずれかの昇降圧方法における前記設定電圧設定段階において、前記設定電圧として第１の設定電圧が生成された場合の前記増加時間に対する、前記第１の設定電圧の次の前記設定電圧として第２の前記設定電圧が生成された場合の前記増加時間の時間比に基づいて、前記第２の設定電圧の次に生成すべき前記設定電圧である第３の設定電圧を決定してよい。
【0017】
なお、上記の発明の概要は、本発明の必要な特徴のすべてを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0018】
【図1】本発明の第１の実施例に係る電源システム１０を示す図である。
【図2A】最大電力推定手順のフローチャートの前半を示す図である。
【図2B】最大電力推定手順のフローチャートの後半を示す図である。
【図3】ＤＣＤＣコンバータ２０のオン・オフ制御のタイミングチャートを示す図である。
【図4A】電圧ＶＭＰＰを０Ｖから５０ｍＶステップの単調増加で変化させたときの電圧比αと時間比Ｔ（ｎ＋１）／Ｔ（ｎ）の計算結果を示す図である。
【図4B】電圧ＶＭＰＰを１Ｖから５０ｍＶステップの単調減少で変化させたときの電圧比αと時間比Ｔ（ｎ＋１）／Ｔ（ｎ）の計算結果を示す図である。
【図5】第１の実施例に係る電源システム１０の具体的な構成例を示す図である。
【図6】一般的な低消費ＴＤＣ回路のタイミングチャートを示す図である。
【図7】本発明の第２の実施例に係る電源システム１０を示す図である。
【図8】一般的なＤＣＤＣコンバータ２０の概略を示す図である。
【図9】第２の実施例におけるＤＣＤＣコンバータ２０のオン・オフ制御のタイミングチャートを示す図である。
【図10】第２の実施例に係る電源システム１０の具体的な構成例を示す図である。
【図11】ＴＤＣのオーバーフロー条件を追加したシーケンスのタイミング図を示す。
【図12A】オーバーフロー処理を加えたフローチャートの前半を示す図である。
【図12B】オーバーフロー処理を加えたフローチャートの後半を示す図である。
【図13】タイマーにより演算タイミングを制御したシーケンスのタイミング図を示す。
【図14A】タイマーを追加した場合のフローチャートの前半を示す図である。
【図14B】タイマーを追加した場合のフローチャートの後半を示す図である。
【図15】昇降圧方法のフローチャートを示す図である。
【発明を実施するための形態】
【0019】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。本明細書では、各図における同一の部分には同一の符号を付し、説明を省略する場合がある。また、説明の便宜上一部の構成を図示しない場合がある。
【0020】
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。また図中の各端子および構成要素は、配線等を用いて接続されてよい。図中の各グランド端子は共通の端子であってよく、異なる端子であってもよい。また、ある構成要素が、他の構成要素の間に配置されるとは、配線等で接続された場合の回路上における配置を指してよい。
【0021】
昇圧または降圧を含むＤＣＤＣコンバータおよびパワーマネジメントＩＣ（ＰＭＩＣ）は様々な電源から電力を取り出し、所望の出力電圧または出力電流で負荷を駆動し、キャパシタやリチウムイオンバッテリ（ＬＩＢ）を始めとする蓄電池を充電する。このような用途に使用される電源の中にはソーラー発電、振動発電、電磁波給電といった電源の出力抵抗が十分小さくないものがあり、これらの出力抵抗の大きい電源から最大電力が得られる負荷をこえて電流を引き出そうとすると、出力電圧が急激に低下し、電力を効率よく取り出すことができないことが知られている。
【0022】
これを解決する手段として、最大電力追従制御（ＭＰＰＴ：Ｍａｘｉｍｕｍ Ｐｏｗｅｒ Ｐｏｉｎｔ Ｔｒａｃｋｉｎｇ）を備えた、ＤＣＤＣコンバータおよびＰＭＩＣが知られている。ＭＰＰＴは、上述の電源等の電力を最大で取り出すために、ＤＣＤＣコンバータを最適な動作点で動作させる技術の総称である。電源の電力を効率的に抽出できる動作点を算出し、この動作点でＤＣＤＣコンバータを駆動させることで、効率のよい電力変換が可能となる。
【0023】
図１は、本発明の第１の実施例に係る電源システム１０を示す図である。電源システム１０は、電源１２および昇降圧回路１４を備える。電源１２の電圧は昇降圧回路１４にて昇圧または降圧され出力される。ここで電源１２はエナジーハーベスト等で使用されるエネルギー源を示し、電源１２の開放電圧をＶｏｃおよび出力インピーダンスをＲｓとする。
【0024】
電源１２は、例えば、太陽光、白熱灯、蛍光灯、ＬＥＤ等の光エネルギーをエネルギー源とする光発電、機械の発する熱や環境温度等の熱エネルギーをエネルギー源とする熱電発電、機械の発する振動や橋・道路等の振動をエネルギー源とする振動発電、電磁波、電波等をエネルギーとする電磁波発電、または、微生物燃料電池に代表される生物の活動量をエネルギーに変換する生物発電等である。電源１２は、周囲の環境等に依存して時変的に発電量が変わるものであってよい。
【0025】
昇降圧回路１４は、ＤＣＤＣコンバータ２０、時間検出部２２、電圧生成回路２４、昇降圧制御部２６、電圧制御部２８を備える。昇降圧回路１４は、安定化用コンデンサ３０を更に備えてよい。電源１２は、入力電圧Ｖｉｎを昇降圧回路１４へ出力する。昇降圧回路１４は、入力電圧Ｖｉｎを昇圧または降圧した電圧である出力電圧Ｖｏｕｔを外部回路へ出力する。
【0026】
入力電圧Ｖｉｎは、対接地の安定化用コンデンサ３０、ＤＣＤＣコンバータ２０の入力、昇降圧制御部２６の第一の入力端子へ入力される。ＤＣＤＣコンバータ２０は、電源１２からの入力電圧Ｖｉｎを昇降圧して、出力電圧Ｖｏｕｔを生成する。電圧生成回路２４は、ＤＣＤＣコンバータ２０への入力電圧Ｖｉｎを制御する設定電圧に応じた電圧を生成する。本例の電圧生成回路２４は、設定電圧ＶＭＰＰに応じた電圧として２値の電圧ＶＭＰＰ＋ΔＶ、ＶＭＰＰ－ΔＶを出力する。ＶＭＰＰは、電圧制御部２８により調整が可能であり、ΔＶは固定値である。２値の電圧はスイッチにより選択された後、昇降圧制御部２６の第二の入力端子へ入力される。
【0027】
昇降圧制御部２６は、電圧生成回路の出力電圧に応じてＤＣＤＣコンバータ２０を制御する。昇降圧制御部２６は入力信号の大小比較によりＤＣＤＣコンバータ２０の制御信号を生成する。生成された制御信号はＤＣＤＣコンバータ２０へ入力され、ＤＣＤＣコンバータ２０の動作を制御する。一例として、制御信号は電圧信号であり、ＤＣＤＣコンバータ２０のスイッチをオン・オフすることで動作を制御する。また後述するように、スイッチによって昇降圧制御部２６の第二の入力端子への電圧がヒステリシスを持つよう２値の電圧が選択される。
【0028】
ＤＣＤＣコンバータ２０がオン状態であれば、昇降圧動作により、入力電圧Ｖｉｎの電圧値は低下する。一方、ＤＣＤＣコンバータ２０がオフ状態であれば、昇降圧動作は行われていないため、入力電圧Ｖｉｎの値は増加（回復）する。そのため、ＤＣＤＣコンバータ２０のオン・オフのタイミングを制御することにより、入力電圧Ｖｉｎの値を制御することができる。本例では、昇降圧制御部２６がＤＣＤＣコンバータ２０のオン・オフを切り替えることにより、入力電圧Ｖｉｎが上述の２値の電圧ＶＭＰＰ＋ΔＶ、ＶＭＰＰ－ΔＶの間の電圧に維持されるようフィードバック制御される。一例として入力電圧Ｖｉｎは、電圧ＶＭＰＰ＋ΔＶまで増加した後に電圧ＶＭＰＰ－ΔＶまで減少し、電圧ＶＭＰＰ－ΔＶまで減少した後に電圧ＶＭＰＰ＋ΔＶまで増加するように制御される。
【0029】
時間検出部２２は、入力電圧Ｖｉｎが第１増加量だけ増加するのに要する増加時間を検出する。時間検出部２２は、入力電圧Ｖｉｎが、電圧ＶＭＰＰ－ΔＶから電圧ＶＭＰＰ＋ΔＶまで増加している期間において、当該増加時間を検出してよい。第１増加量は、２×ΔＶと等しくてよく、２×ΔＶより小さくてもよい。本例の時間検出部２２には、昇降圧制御部２６が生成した制御信号を取得する。当該制御信号はＤＣＤＣコンバータ２０のオン・オフを制御する信号であるため、時間検出部２２は、当該制御信号からＤＣＤＣコンバータ２０のオフ期間の情報を取得する。オフ期間と増加時間の関係は後述する。
【0030】
電圧制御部２８は、時間検出部２２により得られた情報を用いて、設定電圧を制御する。本例の電圧制御部２８は、設定電圧としてＶＭＰＰを設定する。電圧生成回路２４は、新たに設定されたＶＭＰＰ電圧に基づいて、新たに２値の電圧ＶＭＰＰ＋ΔＶ、ＶＭＰＰ－ΔＶを生成する。
【0031】
昇降圧回路１４は上述の動作を繰り返す。設定電圧ＶＭＰＰを制御することで最大電力点への調整が可能となる。その理由および設定電圧ＶＭＰＰ決定のための制御方法は以降で説明する。
【0032】
図２Ａは、最大電力推定手順のフローチャートの前半を示す図である。最大電力推定手順とは昇降圧回路１４が電源１２の電力を最大で取り出すために、ＤＣＤＣコンバータ２０を最適な動作点で動作させるための手順である。最大電力推定手順は、昇降圧回路１４において行われる。最初にＳｔｅｐ１において、ｎ＝０に設定する。ｎは、後述するＳｔｅｐ５からＳｔｅｐ９の手順の繰り返し回数（本明細書では試行回数と称する）を表す。次にＳｔｅｐ２において、電圧生成回路２４が出力する電圧ＶＭＰＰの電圧値をＶＭＰＰ（０）に設定する。本明細書では、電圧生成回路２４が出力する電圧ＶＭＰＰの電圧値を、電圧生成回路２４の値と称する場合がある。次にＳｔｅｐ３において、時間検出部２２がＤＣＤＣコンバータ２０のオフ期間Ｔ（０）を取得する。
【0033】
次にＳｔｅｐ４において、電圧生成回路２４の値をＶＭＰＰ（１）に設定する。ＶＭＰＰ（１）とＶＭＰＰ（０）は、ＶＭＰＰ（１）=α・ＶＭＰＰ（０）の関係を持ち、試行回数ｎ回以降においてもＶＭＰＰ（ｎ＋１）＝α・ＶＭＰＰ（ｎ）の関係式で表される。αは試行回数ｎと試行回数ｎ＋１の電圧の比である。本明細書では、αを電圧比と称する。また、ＶＭＰＰ（ｎ）をＶ（ｎ）と省略して表記する場合がある。
【0034】
図２Ｂは、最大電力推定手順のフローチャートの後半を示す図である。図２ＢにおけるＳｔｅｐ５は、図２ＡにおけるＳｔｅｐ４の後の処理である。Ｓｔｅｐ５において、時間検出部２２はＤＣＤＣコンバータ２０のオフ期間Ｔ（１）を取得する。ｎ回数実行時は生成電圧Ｖ（ｎ＋１）に設定された後のオフ期間Ｔ（ｎ＋１）を取得する。次にＳｔｅｐ６において、設定した電圧比αの値が１より大きいか判定する。次にＳｔｅｐ７において、Ｔ（１）／Ｔ（０）と以下に示す式（１）の値を比較する。
ただし、Ｒは入力電圧Ｖｉｎを生成する電源１２の開放電圧Ｖｏｃに対する、入力電圧Ｖｉｎの最適値の比率として設定される値である。本明細書ではＲを最適比率と称する。入力電圧Ｖｉｎの最適値が開放電圧Ｖｏｃの５０％のときＲ＝０．５、開放電圧Ｖｏｃの８０％のときＲ＝０．８となる。最適比率Ｒの決定には、電源１２の仕様書等の値を用いてよい。
【数1】
【0035】
ｎ回数実行時はＴ（ｎ＋１）／Ｔ（ｎ）と式（１）の値を比較する。ここでＳｔｅｐ６の電圧比αの条件により比較条件が異なる。すなわち、電圧比αが１より大きく、且つ、時間比Ｔ（ｎ＋１）／Ｔ（ｎ）が式（１）の値よりも大きい場合と、電圧比αが１より大きく、且つ、時間比Ｔ（ｎ＋１）／Ｔ（ｎ）が式（１）の値よりも小さい場合と、電圧比αが１より小さく、且つ、時間比Ｔ（ｎ＋１）／Ｔ（ｎ）が式（１）の値よりも小さい場合と、電圧比αが１より小さく、且つ、時間比Ｔ（ｎ＋１）／Ｔ（ｎ）が式（１）の値よりも大きい場合に分岐する。なお、比較対象は式（１）の値に限られるわけではなく、例えば後述する他の基準値を用いてもよい。
【0036】
次にＳｔｅｐ８において、ｎに１を加えてｎの値を更新する。次にＳｔｅｐ９において、電圧比αの値を選択する。そこではＳｔｅｐ６およびＳｔｅｐ７での条件によって、電圧比αが１より大きく、且つ、時間比Ｔ（ｎ＋１）／Ｔ（ｎ）が式（１）の値よりも大きい場合に、電圧比αを１よりも小さい範囲内で選択し、電圧比αが１より大きく、且つ、時間比Ｔ（ｎ＋１）／Ｔ（ｎ）が式（１）の値よりも小さい場合に、電圧比αを１よりも大きい範囲内で選択し、電圧比αが１より小さく、且つ、時間比Ｔ（ｎ＋１）／Ｔ（ｎ）が式（１）の値よりも小さい場合に、電圧比αを１よりも小さい範囲内で選択し、電圧比αが１より小さく、且つ、時間比Ｔ（ｎ＋１）／Ｔ（ｎ）が式（１）の値よりも大きい場合に、電圧比αを１よりも大きい範囲内で選択する。そして選択した電圧比αをＶ（ｎ）に掛けることで新たな設定電圧Ｖ（ｎ＋１）を決定する。
【0037】
次にＳｔｅｐ１０において、試行回数ｎが規定回数に到達したか否かを判断する。ｎが規定回数に到達していない場合、Ｓｔｅｐ５からＳｔｅｐ１０を繰り返す。上記シーケンスはｎが規定回数に到達するまで繰り返される。上記シーケンスの実行により、最大電力点に最も近い電圧ＶＭＰＰの設定が得られる。
【0038】
説明に用いたシーケンスは規定回数を設けた例であるが、規定回数を設けずにバックグラウンドで常時シーケンスを実行することも可能である。規定回数を設けて定期的にシーケンスを実行することで、シーケンス実行時の回路動作時間の短縮及び低消費電流への効果が期待できるが、追従速度が遅くなるデメリットを持つ。環境、条件の変化に合わせてシーケンスを実行する時間の間隔や規定回数を変化させてよい。
【0039】
続いて、実施例１によって最大電力点が得られる理由について説明する。図３は、ＤＣＤＣコンバータ２０のオン・オフ制御のタイミングチャートを示す図である。ＤＣＤＣコンバータ２０は、入力電圧Ｖｉｎを昇圧するオン期間と、入力電圧Ｖｉｎを昇圧しないオフ期間Ｔとを有する。ＤＣＤＣコンバータ２０がオフとなるタイミングを始点とし、次にオンとなるまでの期間がオフ期間Ｔである。オフ期間Ｔには入力電圧Ｖｉｎが増加するため、本明細書では、オフ期間Ｔを増加時間Ｔと称する場合がある。また電圧生成回路２４が生成する２値の電圧ＶＭＰＰ＋ΔＶ、ＶＭＰＰ－ΔＶをそれぞれ高電圧、低電圧と称する場合がある。
【0040】
上述のとおり、オン・オフ制御は、昇降圧制御部２６により実施される。図３では、ＤＣＤＣコンバータ２０がオフ状態の時から図示している。ＤＣＤＣコンバータ２０がオフの場合、入力電圧Ｖｉｎは増加する。この時昇降圧制御部２６は、入力電圧Ｖｉｎと高電圧ＶＭＰＰ＋ΔＶを比較している。入力電圧Ｖｉｎが高電圧ＶＭＰＰ＋ΔＶまで増加すると昇降圧制御部２６がそれを検知し、ＤＣＤＣコンバータ２０をオン状態に制御する。ここで昇降圧制御部２６と電圧生成回路２４の間に配置されたスイッチが切り替わる。そのため、昇降圧制御部２６は、次に入力電圧Ｖｉｎと低電圧ＶＭＰＰ－ΔＶを比較する。
【0041】
ＤＣＤＣコンバータ２０がオンの場合、昇降圧動作によって、入力電圧Ｖｉｎは減少する。入力電圧Ｖｉｎが低電圧ＶＭＰＰ－ΔＶまで減少すると昇降圧制御部２６がそれを検知し、ＤＣＤＣコンバータ２０をオフ状態に制御する。以上の動作が繰り返されることによって、入力電圧Ｖｉｎは設定電圧ＶＭＰＰの付近に維持され、入力電圧Ｖｉｎを制御することができる。
【0042】
増加時間Ｔの間に入力電圧Ｖｉｎは、低電圧ＶＭＰＰ－ΔＶから高電圧ＶＭＰＰ＋ΔＶまで２ΔＶだけ増加する。昇降圧回路１４の動作において、入力電圧Ｖｉｎが増加する量を第１増加量と称する。第１増加量は、昇降圧回路１４が定常的に動作している場合におけるＤＣＤＣコンバータ２０のオン・オフの１周期における入力電圧Ｖｉｎの増加量であってよい。本例においては、上記２ΔＶが第１増加量となる。言い換えると、増加時間Ｔは入力電圧Ｖｉｎが第１増加量だけ増加するのに要する時間であり、昇降圧制御部２６は、入力電圧Ｖｉｎが第１増加量だけ増加する間、ＤＣＤＣコンバータ２０をオフ期間Ｔに制御している。
【0043】
上述の通り、電圧生成回路２４は、それぞれの設定電圧ＶＭＰＰ（ｎ）に対して、設定電圧ＶＭＰＰ（ｎ）より小さい低電圧ＶＭＰＰ（ｎ）－ΔＶと、設定電圧ＶＭＰＰ（ｎ）より大きく且つ低電圧ＶＭＰＰ（ｎ）－ΔＶよりも第１増加量２ΔＶだけ大きい高電圧ＶＭＰＰ（ｎ）＋ΔＶとを生成する。昇降圧制御部２６は、入力電圧Ｖｉｎが低電圧ＶＭＰＰ（ｎ）－ΔＶから高電圧ＶＭＰＰ（ｎ）＋ΔＶに遷移するまで、ＤＣＤＣコンバータ２０をオフ期間Ｔとなるように制御する。
【0044】
【0045】
式（２）の対数内の式を変形し、式（３）を得る。
ここで、ΔＶは入力電圧Ｖｉｎの変動範囲となるため、電圧ＶＭＰＰ付近での動作を期待すると極力小さいことが望ましい。よって、ΔＶ／（Ｖｏｃ－ＶＭＰＰ）＜＜１を想定した場合、ｘ＜＜１の時に成り立つ以下の近似式（４）を式（３）に適用することで式（５）が得られる。
【数3】
【数4】
【数5】
【0046】
次に増加時間Ｔの時間比Ｔ（ｎ＋１）／Ｔ（ｎ）を考える。増加時間Ｔ（ｎ）測定時の設定電圧をＶＭＰＰとする。増加時間Ｔ（ｎ＋１）測定時の設定電圧を、ＶＭＰＰを電圧比α倍スケーリングした設定電圧α・ＶＭＰＰとする。時間比Ｔ（ｎ＋１）／Ｔ（ｎ）は式（６）で与えられる。
【数6】
【0047】
ここで、入力電圧Ｖｉｎの最適値をターゲット電圧Ｖｔｇｔとする。上述の通りターゲット電圧Ｖｔｇｔは開放電圧Ｖｏｃに対しＲの比の関係を有する（Ｖｔｇｔ＝Ｒ・Ｖｏｃ）。ここでは計算の簡易化のため、ターゲット電圧Ｖｔｇｔは、ｎ回目の設定電圧ＶＭＰＰとｎ＋１回目の設定電圧α・ＶＭＰＰの中点であると仮定すると、Ｖｔｇｔ＝（ＶＭＰＰ＋α・ＶＭＰＰ）／２を用いて式（６）は式（７）で示せる。
【数7】
【0048】
電圧制御部２８は、設定電圧として第１の設定電圧Ｖ（ｎ）が生成された場合の増加時間Ｔ（ｎ）に対する、第１の設定電圧Ｖ（ｎ）の次の設定電圧として第２の設定電圧Ｖ（ｎ＋１）が生成された場合の増加時間Ｔ（ｎ＋１）の時間比Ｔ（ｎ＋１）／Ｔ（ｎ）に基づいて、第２の設定電圧Ｖ（ｎ＋１）の次に生成すべき設定電圧である第３の設定電圧Ｖ（ｎ＋２）を決定する。第３の設定電圧Ｖ（ｎ＋２）は、図２Ｂにおける、ｎ＝ｎ＋１の処理（Ｓｔｅｐ８）後のＶ（ｎ＋１）であってよい。入力電圧Ｖｉｎを電力最適点となるターゲット電圧Ｖｔｇｔへ調整するには式（７）の関係に近づけるように設定電圧を調整すればよい。
【0049】
電圧制御部２８は、第１の設定電圧Ｖ（ｎ）に対する前記第２の設定電圧Ｖ（ｎ＋１）の電圧比αに応じた基準値と、時間比Ｔ（ｎ＋１）／Ｔ（ｎ）との比較結果に基づいて第３の設定電圧Ｖ（ｎ＋２）を決定してよい。式（７）から、基準値は、（（１－２Ｒ）＋α）／（１＋（１－２Ｒ）×α）であってよい。一例として、図２Ｂに示すシーケンスの後半を実行することによって第３の設定電圧Ｖ（ｎ＋２）が決定される。
【0050】
電源１２の最適点として広く利用される５０％の開放電圧Ｖｏｃがターゲット電圧Ｖｔｇｔとなる場合を考えると、式（７）にＲ＝０．５を代入し式（８）が得られる。
式（８）は、ＤＣＤＣコンバータ２０の増加時間の時間比が電圧比αと等しくなる条件において、電圧ＶＭＰＰ＝ターゲット電圧Ｖｔｇｔとなる最適点での動作が可能となることを示している。式（８）から、基準値は電圧比αであってよい。電圧制御部２８は、時間比Ｔ（ｎ＋１）／Ｔ（ｎ）が基準値に近づくように、第３の設定電圧Ｖ（ｎ＋２）を決定してよい。
【数8】
【0051】
図４Ａは、電圧ＶＭＰＰを０Ｖから５０ｍＶステップの単調増加で変化させたときの電圧比αと時間比Ｔ（ｎ＋１）／Ｔ（ｎ）の計算結果を示す図である。図４Ｂは、電圧ＶＭＰＰを１Ｖから５０ｍＶステップの単調減少で変化させたときの電圧比αと時間比Ｔ（ｎ＋１）／Ｔ（ｎ）の計算結果を示す図である。どちらもＲｓ・Ｃ＝１、Ｖｏｃ＝１Ｖ、Ｒ＝０．５の条件における計算結果を示している。
【0052】
本例ではＲ＝０．５であるから、電力最適点を得るための時間比の関係式として式（８）を用いることができる。計算結果からα＝Ｔ（ｎ＋１）／Ｔ（ｎ）の時にＶＭＰＰ＝０．５・Ｖｏｃの電力最適点を取ることが分かる。ここでは関係式確認のため、ＶＭＰＰは単調増加及び単調減少で変化させているが、実際に使用するときは電圧制御部２８の演算によりＴ（ｎ＋１）／Ｔ（ｎ）がαの値に近づくようにシーケンスを実行する。
【0053】
図５は、第１の実施例に係る電源システム１０の具体的な構成例を示す図である。前述のとおり、昇降圧制御部２６によりＤＣＤＣコンバータ２０のオン・オフ制御を行い、時間検出部２２でＤＣＤＣコンバータ２０の増加時間Ｔを検出する。図５においては、昇降圧制御部２６が生成する制御信号をＰＤとしている。
【0054】
本例では、時間検出部２２として時間－デジタル変換器（ＴＤＣ：Ｔｉｍｅ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）を使用した例を示す。ＴＤＣにより増加時間Ｔをデジタルデータとして取り込むことで、後の比較判定時の演算が容易となる。ＴＤＣの構成としてクロックを用いたカウンター構成が一般的だが、測定精度を得るには高速なクロックが望ましいため消費電流を増加させるデメリットを持つ。
【0055】
図６は、一般的な低消費ＴＤＣ回路のタイミングチャートを示す図である。低消費ＴＤＣ回路は異なる周波数のクロックを複数使用する。図６においては、低周波クロックをＣＬＫ＿Ｓとし、高周波クロックをＣＬＫ＿Ｆとしている。低消費ＴＤＣ回路は、低周波クロックＣＬＫ＿Ｓのカウント値ＣＯＵＮＴ＿Ｓの少数部分を高周波クロックＣＬＫ＿Ｆのカウント値ＣＯＵＮＴ＿Ｆで補間するように動作する。高周波クロックＣＬＫ＿Ｆの動作時間を短くすることで、低消費電力で高精度なＴＤＣ回路を実現できる。
【0056】
図５の例では、電圧生成回路２４としてＤＡコンバータ（ＤＡＣ：Ｄｉｇｉｔａｌ－ｔｏ－Ａｎａｌｏｇ－Ｃｏｎｖｅｒｔｅｒ）を使用している。本例の電圧生成回路２４は、データｉを変数とする設定電圧Ｖ（ｉ）に応じた電圧を出力する。データｉは電圧制御部２８から入力される。本例の電圧制御部２８は上述のシーケンスを行うことでデータｉを決定してよい。つまり、本例の電圧制御部２８は、データｉを更新することで設定電圧Ｖ（ｉ）を更新する。
【0057】
例えばｉ=０のときの出力電圧Ｖｃ、電圧制御部２８からのデータｉおよびパラメータβを用いて、電圧生成回路２４が出力する設定電圧Ｖ（ｉ）を式（９）の関係を持つよう設計することで、演算及び設定電圧の制御を容易に行うことが可能である。
電圧生成回路２４は、設定電圧Ｖ（ｉ）に基づいて２値の電圧Ｖ（ｉ）＋ΔＶ、Ｖ（ｉ）－ΔＶを昇降圧制御部２６の第二の入力端子へ出力する。電圧制御部２８は、Ｖ（ｉ）が、図１から図４Ｂにおいて説明した電圧ＶＭＰＰとなるようなデータｉを出力してよい。βを１より大きい値とし、ｉをｉ＋１に設定した場合Ｖ（ｉ＋１）／Ｖ（ｉ）＝β、ｉをｉ－１に設定した場合Ｖ（ｉ－１）／Ｖ（ｉ）＝１／βとなり、ｉの増減制御により電圧比αの設定が可能となる。以降の電圧生成回路２４は式（９）で与えられる出力電圧設定においてβは１より大きい値とし説明する。
【数9】
【0058】
電圧制御部２８は、ＤＣＤＣコンバータ２０のオフ期間Ｔ、およびターゲット電圧Ｖｔｇｔと開放電圧Ｖｏｃの比Ｒを取得する。オフ期間Ｔは時間検出部２２から取得する。比Ｒは外部から取得してよい。比Ｒを外部から設定可能とすることで、電力最適点におけるターゲット電圧Ｖｔｇｔと開放電圧Ｖｏｃの比が異なる電源１２に対しても同じシステムで対応することが可能である。
【0059】
前述の式（７）に示す通り、繰り返しシーケンス前後の時間検出部２２により得られるオフ期間の時間比Ｔ（ｎ＋１）／Ｔ（ｎ）と、設定電圧の電圧比α、ターゲット電圧Ｖｔｇｔと開放電圧Ｖｏｃの比Ｒによる計算式との大小比較で、次のＶ（ｉ）を決定するように追跡シーケンスが実行される。電圧制御部２８は、データｉを電圧生成回路２４へ出力する。
【0060】
従来の昇降圧では、ＭＰＰＴを実現するために電源１２の開放電圧Ｖｏｃを測定していた。その場合、電源１２を無負荷状態にすることになるが、無負荷状態による電圧上昇によって素子を破壊してしまう恐れがあった。またマイクロ波を整流して直流電力を生成する場合にはトランジスタやダイオードなどの半導体素子で構成された整流器を使用する。これらの半導体素子は内部抵抗を持つため、素子に電流が流れると電流の2乗に比例する電力を消費する。このため、高周波回路はインピーダンスを高くし、高い出力電圧かつ低い出力電流で動作させるようにアンテナおよび整合回路を設計する。しかし、半導体素子はその耐圧以上の電圧を印加することはできない。開放電圧を測定するＭＰＰＴ方式では、測定のたびに入力電圧が開放電圧まで回復してしまう。安全のためには、半導体素子の耐圧の５０％以下の入力電圧値でしか動作させることができず、効率のもっともよい電圧範囲（開放電圧の５０％～８０％）を使用することができていなかった。
【0061】
開放電圧を測定しない代わりの方式も提案されているが、電源の出力インピーダンスへの追従の点で問題がある。またいずれの方式も、最適電力点を決定する際にＤＣＤＣコンバータ２０の昇降圧動作が停止するため、電圧変換効率を減少させてしまう。上記停止は、昇降圧のサイクルにおけるオフ期間とは異なり、動作の停止を意味する。
【0062】
本実施例によれば、電源１２の開放電圧Ｖｏｃを測定することなく、簡易な機構でＭＰＰＴを実現することができる。また、シーケンスを実行する時間の間隔や規定回数を調整することで、出力インピーダンスＲｓへの追従性を調整することができる。さらに、電源１２の出力インピーダンスＲｓを測定するためのＤＣＤＣコンバータ２０の停止期間を設けることなくＭＰＰＴを実現することができる。
【0063】
図７は、本発明の第２の実施例に係る電源システム１０を示す図である。実施例１では昇降圧制御部２６の第２の入力端子に入力される電圧にヒステリシスを持たせる構成を説明したが、昇降圧制御部２６の出力に遅延を持たせることで同様のシステムを構成することが可能である。
【0064】
本例の電源システム１０は、図１と同様に電源１２および昇降圧回路１４を備える。本例の昇降圧回路１４は遅延回路３２を有する。遅延回路３２は、昇降圧制御部２６とＤＣＤＣコンバータ２０の間に配置されている。また、本例の電圧生成回路２４は設定電圧ＶＭＰＰを昇降圧制御部２６の第２の入力端子に出力する。他の構成は図１と同様であってよい。
【0065】
遅延回路３２は昇降圧制御部２６の出力に遅延時間を持たせる。本例では、昇降圧制御部２６の後にΔτの遅延時間を持つ遅延回路３２を介してＤＣＤＣコンバータ２０のオン・オフ制御を行っている。ここでの遅延は昇降圧制御部２６自体が持つ遅延特性を使用してもよい。
【0066】
図８は、一般的なＤＣＤＣコンバータ２０の概略を示す図である。ＤＣＤＣコンバータ２０は、コイル４０、ローサイドスイッチ４２、ハイサイドスイッチ４４およびスイッチ制御部４６を有する。入力電圧Ｖｉｎはコイル４０の一方の端子へ入力される。コイル４０の他方の端子は、ローサイドスイッチ４２の一端とハイサイドスイッチ４４の一端に接続されている。
【0067】
ローサイドスイッチ４２は、コイル４０とグランド端子の間に配置されている。ハイサイドスイッチ４４は、コイル４０とＤＣＤＣコンバータ２０の出力端子の間に配置されている。スイッチは、ＭＯＳＦＥＴであってよい。スイッチ制御部４６はローサイドスイッチ４２およびハイサイドスイッチ４４のオン・オフを制御する。昇降圧制御部２６からの信号はスイッチ制御部４６に入力されてよい。
【0068】
ＤＣＤＣコンバータ２０の動作は、ローサイドスイッチ４２がオン、ハイサイドスイッチ４４がオフの時にコイル４０に電流をチャージする。その後ローサイドスイッチ４２がオフ、ハイサイドスイッチ４４がオンとすることで、チャージしたコイル４０の電流を出力へ供給する。上記動作を繰り返し、また出力への供給量を制御することで電圧変換が可能となる。なお、他の実施例におけるＤＣＤＣコンバータ２０の構成も同様であってよいが、上記構成は一例であり、これに限定されるものではない。
【0069】
図９は、第２の実施例におけるＤＣＤＣコンバータ２０のオン・オフ制御のタイミングチャートを示す図である。図９においては、最初ＤＣＤＣコンバータ２０がオフ状態であるため、入力電圧Ｖｉｎが上昇している。入力電圧Ｖｉｎが設定電圧ＶＭＰＰに達した後、ＤＣＤＣコンバータ２０は遅延回路３２によって遅延時間Δτをもって制御される。図９においては、ＤＣＤＣコンバータ２０がオフの時の遅延時間をΔτ１とし、ＤＣＤＣコンバータ２０がオンの時の遅延時間をΔτ２としている。Δτ１とΔτ２は等しくてよい。
【0070】
図９では、入力電圧Ｖｉｎの変動範囲をΔＶで示す。電圧変動範囲ΔＶは、ＤＣＤＣコンバータ２０がオフ状態における入力電圧Ｖｉｎの単位時間あたりの変化量とΔτ１により得られる変動量ΔＶ１と、ＤＣＤＣコンバータ２０がオフ状態における入力電圧Ｖｉｎの単位時間あたりの変化量とΔτ２により得られる変動量ΔＶ２との合計値となる。
【0071】
一方、電源１２の出力抵抗Ｒｓが比較的大きい場合、ＤＣＤＣコンバータ２０がオン状態における入力電圧Ｖｉｎの単位時間あたりの変化量の絶対値は、ＤＣＤＣコンバータ２０がオフ状態における入力電圧Ｖｉｎの単位時間あたりの変化量の絶対値に比べ十分大きい。そのため、ΔＶをΔＶ２で近似することができる。
【0072】
この近似の下で一般的な昇圧回路を想定した場合、コイル４０のインダクタンスＬ、ローサイドスイッチ４２のオン時間ＴＬＳ、安定化用コンデンサ３０の容量Ｃ、入力電圧Ｖｉｎを用いてΔＶは式（１０）で示される。
【数10】
【0073】
ΔＶは図３において説明した第１増加量に相当する。ΔＶが入力電圧Ｖｉｎによらず一定であれば第１増加量が一定となり、第１の実施例で示した最適電力点の追跡シーケンスを適用することができる。遅延時間における入力電圧Ｖｉｎの変化量ΔＶを一定にすることで、第１増加量を一定にすることができる。
【0074】
方法の一つとして、入力電圧Ｖｉｎの反比例特性をもつローサイドスイッチ４２の反比例オン時間Ｔ´ＬＳを用いて、遅延時間における入力電圧Ｖｉｎの変化量を一定にする方法があげられる。反比例オン時間Ｔ´ＬＳは以下の式で表される。
ここでＴｃは係数である。Ｔｃは任意の固定値であってよい。式（１１）を用いると、ΔＶは以下の式で表される。
【数11】
【数12】
【0075】
その結果、入力電圧Ｖｉｎに依存しないΔＶを得ることができ、第１増加量が一定になる。そのため、第１の実施例と同様のシーケンスを適用できるので、第１の実施例と同様の効果を得ることが可能となる。なお、ローサイドスイッチ４２のオン時間ＴＬＳに入力電圧Ｖｉｎの反比例特性を持たせることはアナログ回路により比較的容易に実現することができる。
【0076】
図１０は、第２の実施例に係る電源システム１０の具体的な構成例を示す図である。図５において説明した第１の実施例の具体例と同様に、本例の昇降圧回路１４の時間検出部２２にはＴＤＣを、電圧生成回路２４にはＤＡＣを用いている。本例の電圧生成回路２４の出力は単一電圧ＶＭＰＰである。昇降圧制御部２６の出力は遅延回路３２を介して、ＤＣＤＣコンバータ２０のオン・オフ制御へ接続される。
【0077】
本例のＤＣＤＣコンバータ２０は、反比例生成回路４８を有する。反比例生成回路４８は、入力電圧Ｖｉｎを監視し、ローサイドスイッチ４２のオン時間ＴＬＳに入力電圧Ｖｉｎの反比例特性を持たせた反比例オン時間Ｔ´ＬＳを生成する。前述のとおり、反比例オン時間Ｔ´ＬＳを用いることで、ＤＣＤＣコンバータ２０のオフ期間の入力電圧Ｖｉｎの変動量ΔＶを一定とすることができ、電力点最適化のための追従シーケンスの適用が可能となる。
【0078】
システムとして組み込むときにＴＤＣの最大測定時間は有限となるためオーバーフローの処理を行うことが望ましい。実施例１または実施例２においてオーバーフローとは、ＤＣＤＣコンバータ２０がオフ状態になってから、所定の時間（判定時間）が経過しても、入力電圧Ｖｉｎが設定電圧ＶＭＰＰまたは高電圧ＶＭＰＰ＋ΔＶに達しないことをいう。言い換えると、ＤＣＤＣコンバータ２０が判定時間以上オフ状態になっていることをいう。
【0079】
電圧制御部２８は、判定時間内に入力電圧Ｖｉｎが設定電圧に達しない場合、設定電圧を下げてよい。ＴＤＣオーバーフロー処理のための判定時間をＴｏｖとする。Ｔｏｖは必ずしもＴＤＣの測定可能な最大値を示すものではなく、ＴＤＣの測定可能な範囲内で任意に設定可能とする。Ｔ（ｎ）≧Ｔｏｖとなる条件ではＴｏｖ時間内でＤＣＤＣコンバータ２０のスイッチング動作が再開できないことを示す。具体的にはＴｏｖのＤＣＤＣコンバータ２０のオフ期間内に設定した設定電圧ＶＭＰＰよりも入力電圧Ｖｉｎが低い値で動作していることを示す。この場合は、電源１２の供給能力が低い状態にあることが予想されるため、電圧制御部２８は設定電圧ＶＭＰＰを下げて、判定時間以内にＶｉｎ＞ＶＭＰＰとなる条件へ調整すると良い。
【0080】
図１１は、ＴＤＣのオーバーフロー条件を追加したシーケンスのタイミング図を示す。ＰＤは昇降圧制御部２６の出力信号であり、ＰＤが１（高い）場合にＤＣＤＣコンバータ２０をオフ状態に制御し、ＰＤが０（低い）の場合にＤＣＤＣコンバータ２０をオン状態に制御する。ＴＤＣは、ＤＣＤＣコンバータ２０のオフ期間を測定し、出力する。ＤＡＣは、ＴＤＣの出力を基に、実施例１における設定電圧の更新を行う。本例での演算あるいはＤＡＣデータの更新タイミングは、ＴＤＣの出力データ更新のタイミングで実施される。４列目は、その演算とデータｉの更新タイミングを表す。
【0081】
本例においては、試行回数ｎ＝５の時にＤＣＤＣコンバータ２０のオフ期間が判定時間Ｔｏｖを超えている。そのため、判定時間Ｔｏｖを超えたタイミングで設定電圧の更新を行う。
【0082】
図１２Ａは、オーバーフロー処理を加えたフローチャートの前半を示す図である。図１２Ｂは、オーバーフロー処理を加えたフローチャートの後半を示す図である。基本となるシーケンスは前述した図２Ａおよび図２Ｂに示すものと同じであるが、本例のフローチャートは、電圧生成回路２４としてＤＡＣを用い、ＤＡＣは式（９）に沿って電圧を出力することを想定している。異なる点として、シーケンス後半（図１２Ｂ）にオーバーフロー処理を行うＳｔｅｐ６が追加されている。それに伴い、Ｓｔｅｐ７以降の番号が図２Ａまたは図２Ｂから１ずつずれている。図２Ａおよび図２Ｂと同様の手順については説明を省略する。なお、上述の通り式（９）のβの値は１より大きい。
【0083】
Ｓｔｅｐ１では、試行回数ｎおよびデータｉの初期条件を設定している。Ｓｔｅｐ４では、データｉを１コード増加させることで式（９）より電圧生成回路２４の値を設定している。Ｓｔｅｐ６では、Ｔ（１）あるいはＴ（ｎ＋１）のＴＤＣ出力検出後にＴｏｖ判定を実施し、Ｔｏｖ未満であれば演算フロー（Ｓｔｅｐ７以降）、Ｔｏｖ以上であればＳｔｅｐ９においてｎ＝ｎ＋１とし、Ｓｔｅｐ１０においてｉ＝ｉ－１のフローへ移行する。式（９）より、Ｓｔｅｐ１０のｉ＝ｉ－１はＤＡＣの出力電圧を下げる方向へ調整することを意味する。その後は、Ｓｔｅｐ１１に合流する。
【0084】
Ｓｔｅｐ７は、式（９）を用いた場合の判定式を示しており、図２ＢにおけるＳｔｅｐ６に対応する。Ｓｔｅｐ７では、試行回数ｎにおけるデータｉの値と試行回数ｎ－１におけるデータｉの値を比較している。データｉの値が増加した場合、式（９）からＶ（ｉ）はＶ（ｉ－１）よりも増加し、電圧比αは１以上となる。データｉの値が増加した場合はその逆となる。Ｓｔｅｐ１０では、データｉを増減させることで、新たに電圧生成回路２４の値を設定している。
【0085】
本例のフローチャートにおいてはデータｉを１コードずつ増減させているが、１回の試行における増減量は１コードに限られない。例えばＳｔｅｐ８における判定の際の差に応じてデータｉの増減量を変更してよい。本シーケンスを適用することで電源１２の供給能力の大きな変動にも追従することができ、システムとして安定したＤＣＤＣコンバータ２０の出力を得ることが可能となる。
【0086】
図１３は、タイマーにより演算タイミングを制御したシーケンスのタイミング図を示す。電圧制御部２８は、ＤＣＤＣコンバータ２０のオフ期間の周期よりも長い周期で第３の設定電圧を決定してよい。本例の昇降圧回路１４は、演算による更新頻度を制御するためのタイマーを持つ。本例では、タイマーの周期に合わせて設定電圧の更新が行われる。タイマーの周期は、ＤＣＤＣコンバータ２０のオフ期間の周期よりも長い周期であってよい。当該オフ期間は、試行回数ｎ＝０の時のオフ期間であってよく、最大電力点におけるオフ期間であってもよい。当該オフ期間として事前に計算した値を用いてよい。
【0087】
５列目の信号ＴｕｐはＴＤＣ出力の更新の有無をモニタし、ＴＤＣの検出後に１を出力し、タイマーのトリガで０となる。タイマーのトリガ検出時にＴｕｐ＝１となっている条件、すなわちタイマー区間内にＴＤＣ出力の更新があったときにのみ比較演算による設定電圧値の更新が実行される。また、Ｔｕｐ＝１の間は既にＴＤＣ出力は比較結果の情報を持つため以降ＴＤＣ検出動作は停止させる。これによりＴＤＣの動作頻度を少なくし、システムを低消費化することができる。
【0088】
図１４Ａは、タイマーを追加した場合のフローチャートの前半を示す図である。図１４Ｂは、タイマーを追加した場合のフローチャートの後半を示す図である。図１４Ａおよび図１４Ｂは、図１２Ａおよび図１２Ｂに対しタイマーによる演算の更新を追加したものである。演算フローへの移行する前のＳｔｅｐ４及びＳｔｅｐ７において、ＴＤＣデータ更新の有無を判定するフローを追加している。それに伴い、Ｓｔｅｐ５以降の番号が図１２Ａまたは図１２Ｂから１ずつ、Ｓｔｅｐ８以降の番号が図１２Ａまたは図１２Ｂから２ずつずれている。図１２Ａおよび図１２Ｂと同様の手順については説明を省略する。
【0089】
Ｓｔｅｐ４では、ＴＤＣの出力が更新されたか否かを判定する。出力が更新され、且つ、Ｔｕｐ＝１の場合にＳｔｅｐ５へと進む。それ以外の場合は、Ｓｔｅｐ３へと戻り、ＤＣＤＣコンバータ２０のオフ期間の測定を継続する。Ｓｔｅｐ７においても同様にＴＤＣの出力の更新の判定を行う。出力が更新され、且つ、Ｔｕｐ＝１の場合にＳｔｅｐ８へと進む。それ以外の場合は、Ｓｔｅｐ７を行う前に戻る。
【0090】
図１５は、昇降圧方法のフローチャートを示す図である。本例の昇降圧方法は、時間検出段階１０２、設定電圧設定段階１０４および昇降圧制御段階１０６を備える。本例の昇降圧方法は、電源１２からの入力電圧Ｖｉｎを昇降圧して、出力電圧Ｖｏｕｔを生成する方法である。
【0091】
時間検出段階１０２では、入力電圧Ｖｉｎが第１増加量だけ増加するのに要する増加時間を検出する。第１増加量は第１の実施例におけるものでよく、第２の実施例におけるものでもよい。上述のとおり、増加時間はＤＣＤＣコンバータ２０のオフ期間であってよい。一例として時間検出段階１０２は、図２Ａおよび図２ＢにおけるＳｔｅｐ３およびＳｔｅｐ５に対応している。時間検出段階１０２は、図１２Ａおよび図１２ＢにおけるＳｔｅｐ３およびＳｔｅｐ５に対応してよく、図１４Ａおよび図１４ＢにおけるＳｔｅｐ３およびＳｔｅｐ６に対応してよい。
【0092】
設定電圧設定段階１０４では、入力電圧Ｖｉｎの昇降圧を制御する設定電圧を生成する。設定電圧の生成にあたっては、上述の通り、設定電圧として第１の設定電圧が生成された場合の増加時間に対する、第１の設定電圧の次の設定電圧として第２の設定電圧が生成された場合の増加時間の時間比に基づいて、第２の設定電圧の次に生成すべき設定電圧である第３の設定電圧を決定してよい。具体的には、第１の実施例に示した方法を用いてよい。設定電圧設定段階１０４は、図２Ａおよび図２ＢにおけるＳｔｅｐ２、Ｓｔｅｐ４およびＳｔｅｐ９の手順に対応しており、Ｓｔｅｐ９の演算を行う前にＳｔｅｐ６およびＳｔｅｐ７の条件判定を行ってよい。設定電圧設定段階１０４は、図１２Ａおよび図１２ＢにおけるＳｔｅｐ２、Ｓｔｅｐ４およびＳｔｅｐ１０の手順に対応してよく、図１４Ａおよび図１４ＢにおけるＳｔｅｐ２、Ｓｔｅｐ５およびＳｔｅｐ１２の手順に対応してよい。
【0093】
昇降圧制御段階１０６では、設定電圧に応じて入力電圧Ｖｉｎの昇降圧を制御してよい。その後、再び時間検出段階１０２に移行し、当該設定電圧における増加時間を検出してよい。このように時間検出段階１０２、設定電圧設定段階１０４および昇降圧制御段階１０６は規定回数繰り返されてよい。
【0094】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0095】
特許請求の範囲、明細書、および図面中において示した装置、システム、フローチャート、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【0096】
１０・・・電源システム、１２・・・電源、１４・・・昇降圧回路、２０・・・ＤＣＤＣコンバータ、２２・・・時間検出部、２４・・・電圧生成回路、２６・・・昇降圧制御部、２８・・・電圧制御部、３０・・・安定化用コンデンサ、３２・・・遅延回路、４０・・・コイル、４２・・・ローサイドスイッチ、４４・・・ハイサイドスイッチ、４６・・・スイッチ制御部、４８・・・反比例生成回路、１０２・・・時間検出段階、１０４・・・設定電圧設定段階、１０６・・・昇降圧制御段階
【図1】
【図2A】
【図2B】
【図3】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図13】
【図14A】
【図14B】
【図15】