特開 2024-137136 電流センス回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024137136

(43)【公開日】2024-10-07

(54)【発明の名称】電流センス回路

(51)【国際特許分類】

   H03F 1/32 20060101AFI20240927BHJP

   H03F 3/34 20060101ALI20240927BHJP

【ＦＩ】

H03F1/32

H03F3/34 230

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2023048535

(22)【出願日】2023-03-24

(71)【出願人】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110002000

【氏名又は名称】弁理士法人栄光事務所

(72)【発明者】

【氏名】川端 健太郎

(72)【発明者】

【氏名】森尻 敬治

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA42

5J500AC21

5J500AC32

5J500AF10

5J500AF15

5J500AH02

5J500AH09

5J500AH25

5J500AK05

5J500AK09

5J500AK12

5J500AK28

5J500AT01

5J500NG01

(57)【要約】

【課題】検出電流に発生する歪を抑制して精度よく電流を検出することができる電流センス回路を提供する。
【解決手段】ＧＮＤ基準部７Ｌは、センス抵抗Ｒｓの両端が接続される入力端子ＴＩＮＮ，ＴＩＮＰと、グランド電圧ＶＧＮＤが供給される電源ラインＬＬとの間に設けられ、センス抵抗Ｒｓに流れる電流を増幅した検出電流ＩｄＬを出力する。オフセット調整回路７２Ｌにおいて、電圧電流変換部７２１Ｌは、グランド電圧ＶＧＮＤと、電圧ＶＲＥＧＬが供給される電源ラインＬＲＥＧＬとの間に設けられ、所定電圧Ｖ１を電流に変換する。電流ミラー部７２２Ｌが、電圧電流変換部７２１Ｌにより変換された電流を折り返して、オフセット電流としてＧＮＤ基準部７Ｌに供給する。
【選択図】図２

【特許請求の範囲】

【請求項1】

センス抵抗の両端が接続される入力端子と、第１の電源電圧が供給される第１の電源ラインとの間に設けられ、前記センス抵抗に流れる電流を増幅した検出電流を出力する電流検出回路と、
前記検出電流にオフセット電流を加算するオフセット調整回路とを備え、
前記オフセット調整回路は、
前記第１の電源ラインと、第２の電源電圧が供給される第２の電源ラインとの間に設けられ、所定電圧を電流に変換する電圧電流変換部と、
前記電圧電流変換部により変換された電流を折り返して、前記オフセット電流として前記電流検出回路に供給する電流ミラー部とを有する
電流センス回路。

【請求項2】

請求項１に記載の電流センス回路において、
前記電圧電流変換部は、前記第１の電源ラインと前記第２の電源ラインとの間に直列接続された第１のトランジスタ及び第１の抵抗と、
非反転入力に前記所定電圧を出力する電源が接続され、反転入力に前記第１のトランジスタ及び前記第１の抵抗の接続点が接続され、出力が前記第１のトランジスタのゲート又はベースに接続されたアンプとを有し、
前記電流ミラー部は、
前記第１の電源ラインと前記入力端子との間に直列接続された第２のトランジスタ及び第２の抵抗を有し、
前記第１のトランジスタ及び前記第２のトランジスタのゲート又はベースが互いに接続されている、
電流センス回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電流センス回路に関する。

【背景技術】

【0002】

従来の電流センス回路として例えば図６に示すものが提案されている（類似の技術として特許文献１）。同図に示すように、電流センス回路１００は、電流検出回路１０１と、オフセット調整回路１０２とを備えている。電流検出回路１０１は、センス抵抗の両端が接続される入力端子ＴＩＮＮ，ＴＩＮＰと、グランド電圧ＶＧＮＤが供給される電源ラインＬＬとの間に設けられ、センス抵抗に流れる電流を増幅した検出電流ＩｄＬを出力する。

【0003】

オフセット調整回路１０２は、入力端子ＴＩＮＰと電源ラインＬＬとの間に設けられ、所定電圧Ｖ１を電流に変換する電圧電流変換部から構成されている。詳しく説明すると、オフセット調整回路１０２は、入力端子ＴＩＮＰと電源ラインＬＬとの間に直列接続されたＭ３及び抵抗Ｒ７と、アンプＡｍｐ３とを有している。アンプＡｍｐ３は、非反転入力に所定電圧Ｖ１を供給する電源が接続され、反転入力にトランジスタＭ３及び抵抗Ｒ７の接続点が接続されている。

【0004】

上述した実施形態によれば、アンプＡｍｐ３は、非反転入力と反転入力との電位差が０になるようにトランジスタＭ３を制御する。これにより、抵抗Ｒ７にＶ１／Ｒ７に相当する電流が流れる。ところで、図７に示すように、入力端子ＴＩＮＮ，ＴＩＮＰの電圧は、入力電圧Ｖｉｎ，グランド電圧ＶＧＮＤが交互に切り替わることがある。入力端子ＴＩＮＮ，ＴＩＮＰの電圧がグランド電圧ＶＧＮＤになると、トランジスタＭ３に流れる電流が遮断され、非反転入力と反転入力との電位差が大きくなる。このため、アンプＡｍｐ３は、トランジスタＭ３に流れる電流を大きくしようとして、出力が高いベルとなる。

【0005】

次に、入力端子ＴＩＮＮ，ＴＩＮＰの電圧が入力電圧Ｖｉｎに切り替わると、アンプＡＭＰ３はすぐに出力を下げることができず、トランジスタＭ３に大電流が流れてしまう。このため、検出電流ＩｄＬの波形に歪が生じてしまい、精度よく電流を検出することができない、という課題があった。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】米国特許第７１９６５８１号明細書

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明は、上述した事情に鑑みてなされたものであり、その目的は、検出電流に発生する歪を抑制して精度よく電流を検出することができる電流センス回路を提供することにある。

【課題を解決するための手段】

【0008】

前述した目的を達成するために、本発明に係る電流センス回路は、下記の［１］及び［２］を特徴としている。
［１］
センス抵抗の両端が接続される入力端子と、第１の電源電圧が供給される第１の電源ラインとの間に設けられ、前記センス抵抗に流れる電流を増幅した検出電流を出力する電流検出回路と、
前記検出電流にオフセット電流を加算するオフセット調整回路とを備え、
前記オフセット調整回路は、
前記第１の電源ラインと、第２の電源電圧が供給される第２の電源ラインとの間に設けられ、所定電圧を電流に変換する電圧電流変換部と、
前記電圧電流変換部により変換された電流を折り返して、前記オフセット電流として前記電流検出回路に供給する電流ミラー部とを有する
電流センス回路。
［２］
［１］に記載の電流センス回路において、
前記電圧電流変換部は、前記第１の電源ラインと前記第２の電源ラインとの間に直列接続された第１のトランジスタ及び第１の抵抗と、
非反転入力に前記所定電圧を出力する電源が接続され、反転入力に前記第１のトランジスタ及び前記第１の抵抗の接続点が接続され、出力が前記第１のトランジスタのゲート又はベースに接続されたアンプとを有し、
前記電流ミラー部は、
前記第１の電源ラインと前記入力端子との間に直列接続された第２のトランジスタ及び第２の抵抗を有し、
前記第１のトランジスタ及び前記第２のトランジスタのゲート又はベースが互いに接続されている、
電流センス回路。

【発明の効果】

【0009】

本発明によれば、検出電流に発生する歪を抑制して精度よく電流を検出することができる電流センス回路を提供することができる。

【0010】

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

【図面の簡単な説明】

【0011】

【図1】図１は、第１実施形態における本発明の電流センス回路を組み込んだ昇降圧型のＤＣ／ＤＣコンバータを示す回路図である。

【図2】図２は、図１に示す電流センス回路の詳細を示す回路図である。

【図3】図３は、図２に示すオフセット調整回路を設ける理由について説明するための電流Ｉｓ、出力電流Ｉｏｕｔのタイムチャートである。

【図4】図４は、図２に示す入力端子ＴＩＮＰ、アンプＡｍｐ３Ｌの非反転入力及び出力の電圧、トランジスタＭ４Ｌ，Ｍ３Ｌの電流、検出電流ＩｄＬのタイムチャートである。

【図5】図５は、第２実施形態における本発明の電流センス回路を組み込んだ昇圧型のＤＣ／ＤＣコンバータを示す回路図である。

【図6】図６は、従来の電流センス回路の一例を示す回路図である。

【図7】図７は、図６に示す入力端子ＴＩＮＰ、アンプＡｍｐ３の非反転入力及び出力の電圧、トランジスタＭ３に流れる電流、検出電流ＩｄＬのタイムチャートである。

【発明を実施するための形態】

【0012】

本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。

【0013】

（第１実施形態）
本実施形態の電流センス回路３は、図１に示すように、例えば昇降圧型のＤＣ／ＤＣコンバータ１に用いられている。ＤＣ／ＤＣコンバータ１は、トランジスタＭＮ１～ＭＮ４と、コイルＬと、コンデンサＣ１，Ｃ２と、トランジスタＭＮ１～ＭＮ４を制御する制御ＩＣ２とを有する周知の昇降圧型ＤＣ／ＤＣコンバータから構成されている。ＤＣ／ＤＣコンバータ１は、入力端子Ｔｉｎから入力された入力電圧Ｖｉｎを昇圧または降圧した出力電圧Ｖｏｕｔを出力端子Ｔｏｕｔから出力する。

【0014】

トランジスタＭＮ１～ＭＮ４は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭＮ１，ＭＮ２は、入力端子Ｔｉｎとグランド電圧ＶＧＮＤとの間に直列接続されている。トランジスタＭＮ３，ＭＮ４は、出力端子Ｔｏｕｔとグランド電圧ＶＧＮＤとの間に直列接続されている。コイルＬは、トランジスタＭＮ１のソースとトランジスタＭＮ２のドレインとの接続点と、トランジスタＭＮ３のソースとトランジスタＭＮ４のドレインとの接続点との間に接続されている。コンデンサＣ１は、入力端子Ｔｉｎとグランド電圧ＶＧＮＤの間に接続されている。コンデンサＣ２は、出力端子Ｔｏｕｔとグランド電圧ＶＧＮＤの間に接続されている。

【0015】

トランジスタＭＮ３をオン、トランジスタＭＮ４をオフした状態で、トランジスタＭＮ１，ＭＮ２を交互にオンすると、ＤＣ／ＤＣコンバータ１は、降圧型として機能し、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔを出力する。トランジスタＭＮ１をオン、トランジスタＭＮ２をオフした状態で、トランジスタＭＮ３，ＭＮ４を交互にオンすると、ＤＣ／ＤＣコンバータ１は、昇圧型として機能し、入力電圧Ｖｉｎを昇圧した出力電圧Ｖｏｕｔを出力する。

【0016】

ＤＣ／ＤＣコンバータ１はさらに、コイルＬに流れるインダクタ電流を検出するためのセンス抵抗Ｒｓと、出力電圧Ｖｏｕｔを検出する電圧検出用の抵抗Ｒ１，Ｒ２と備えている。制御ＩＣ２の入力端子ＴＩＮＰ，ＴＩＮＮには、センス抵抗Ｒｓの両端が接続される。制御ＩＣ２のフィードバック端子ＴＦＢには、抵抗Ｒ１，Ｒ２の接続点が接続され、抵抗Ｒ１，Ｒ２により検出された電圧検出信号Ｖｆｂが入力される。

【0017】

制御ＩＣ２は、入力電圧Ｖｉｎが所望の出力電圧Ｖｏｕｔよりも大きい場合、入力電圧Ｖｉｎを降圧し、入力電圧Ｖｉｎが所望の出力電圧Ｖｏｕｔよりも小さい場合、入力電圧Ｖｉｎを昇圧して、一定の出力電圧Ｖｏｕｔが出力されるように、トランジスタＭＮ１～ＭＮ４のオンオフを制御する。

【0018】

制御ＩＣ２は、電流センス回路３と、エラーアンプＡｍｐ１と、スロープ信号生成回路４１，４２と、ＰＷＭ制御回路５１，５２と、ドライバ回路６１～６４とを有している。電流センス回路３は、入力端子ＴＩＮＰ，ＴＩＮＮに接続され、センス抵抗Ｒｓに流れる電流を増幅した出力電流Ｉｏｕｔを出力する。

【0019】

エラーアンプＡｍｐ１は、反転入力にフィードバック端子ＴＦＢが接続され、非反転入力に基準電圧Ｖｒｅｆを出力する電源が接続されている。エラーアンプＡｍｐ１は、電圧検出信号Ｖｆｂと基準電圧Ｖｒｅｆとの差に応じた誤差信号をＰＷＭ制御回路５１，５２にそれぞれ供給する。スロープ信号生成回路４１，４２は、スロープ信号を生成してＰＷＭ制御回路５１，５２に出力する。スロープ信号は、電流センス回路３により検出された出力電流Ｉｏｕｔが加算される。

【0020】

ＰＷＭ制御回路５１，５２は、スロープ信号と誤差信号とを比較して得たＰＷＭ信号をドライバ回路６１～６４に出力する。ドライバ回路６１～６４は、出力端子Ｔ１～Ｔ４を介してトランジスタＭＮ１～ＭＮ４のゲートに接続されている。ドライバ回路６１～６４は、ＰＷＭ信号に応じた駆動信号をトランジスタＭＮ１～ＭＮ４のゲートに対して出力して、トランジスタＭＮ１～ＭＮ４のオンオフを制御する。

【0021】

上述した昇降圧型のＤＣ／ＤＣコンバータ１において、トランジスタＭＮ１をオン、トランジスタＭＮ２をオフすると、入力端子ＴＩＮＰの電圧は入力電圧Ｖｉｎとほぼ等しくなる。一方、トランジスタＭＮ１をオフ、トランジスタＭＮ２をオンすると、入力端子ＴＩＮＰの電圧はグランド電圧ＶＧＮＤと等しくなる。トランジスタＭＮ１，ＭＮ２は短期間で交互にオンするように動作する。このため、入力端子ＴＩＮＰの電圧、即ち同相入力電圧が、短期間で入力電圧Ｖｉｎとグランド電圧ＶＧＮＤとの間で切り替わる。

【0022】

次に、上述した電流センス回路３の詳細について図２を参照して説明する。本実施形態の電流センス回路３は、入力端子ＴＩＮＰ，ＴＩＮＮに入力される同相入力電圧の高さが高速で切り替わる場合であっても電流を検出できるように、高い同相入力電圧に対応したＧＮＤ基準部７Ｌと、低い同相入力電圧に対応したＶＤＤ基準部７Ｈと、出力部８とを有している。

【0023】

ＧＮＤ基準部７Ｌ（＝電流検出回路）は、入力端子ＴＩＮＮ，ＴＩＮＰとグランド電圧ＶＧＮＤが供給される電源ラインＬＬ（＝第１の電源ライン）との間に設けられ、センス抵抗Ｒｓに流れる電流を増幅した検出電流ＩｄＬを出力する。ＧＮＤ基準部７Ｌは、電流源７１Ｌと、トランジスタＱ１Ｌ～Ｑ４Ｌと、抵抗Ｒ１Ｌ，Ｒ２Ｌと、抵抗Ｒ３Ｌ，Ｒ４Ｌと、アンプＡｍｐ１Ｌと、トランジスタＭ１Ｌと、抵抗Ｒ５Ｌとを有している。

【0024】

電流源７１Ｌは、電源ラインＬＬと、トランジスタＱ２Ｌ，Ｑ４Ｌのコレクタとの間に接続されている。トランジスタＱ１Ｌ～Ｑ４Ｌは、ＰＮＰ型のバイポーラトランジスタから構成されている。トランジスタＱ２Ｌ，Ｑ４Ｌは、ベースとコレクタが接続されている。トランジスタＱ１Ｌ，Ｑ３Ｌは、ベースがトランジスタＱ２Ｌ，Ｑ４Ｌのベース及びコレクタに接続されている。トランジスタＱ１Ｌ，Ｑ２Ｌのエミッタは互いに共通接続され、トランジスタＱ３Ｌ，Ｑ４Ｌのエミッタは互いに共通接続されている。

【0025】

トランジスタＱ１Ｌ，Ｑ２Ｌは、カレントミラー回路を構成し、トランジスタＱ２Ｌに流れる電流がトランジスタＱ１Ｌのエミッタ電流として折り返される。トランジスタＱ３Ｌ，Ｑ４Ｌは、カレントミラー回路を構成し、トランジスタＱ４Ｌに流れる電流がトランジスタＱ３Ｌのエミッタ電流として折り返される。

【0026】

抵抗Ｒ１Ｌは、トランジスタＱ１Ｌ，Ｑ２Ｌのエミッタと入力端子ＴＩＮＮとの間に接続される。抵抗Ｒ２Ｌは、トランジスタＱ３Ｌ，Ｑ４Ｌのエミッタと入力端子ＴＩＮＰとの間に接続される。抵抗Ｒ１Ｌ，Ｒ２Ｌは同一の抵抗値を有する（Ｒ１Ｌ＝Ｒ２Ｌ）。入力端子ＴＩＮＮ，ＴＩＮＰは各々、センス抵抗Ｒｓの両端に接続される。抵抗Ｒ３Ｌは、トランジスタＱ１Ｌのコレクタと電源ラインＬＬとの間に接続される。抵抗Ｒ４Ｌは、トランジスタＱ３Ｌのコレクタと電源ラインＬＬとの間に接続される。抵抗Ｒ３Ｌ，Ｒ４Ｌは同一の抵抗値を有する（Ｒ３Ｌ＝Ｒ４Ｌ）。

【0027】

アンプＡｍｐ１Ｌは、非反転入力に抵抗Ｒ３ＬとトランジスタＱ１Ｌのコレクタとの接続点が接続され、反転入力に抵抗Ｒ４ＬとトランジスタＱ３Ｌのコレクタとの接続点が接続されている。アンプＡｍｐ１Ｌの出力は、トランジスタＭ１Ｌのゲートに接続されている。トランジスタＭ１Ｌは、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１Ｌは、ドレインにトランジスタＱ１Ｌのエミッタが接続されている。抵抗Ｒ５Ｌは、トランジスタＭ１Ｌのソースと電源ラインＬＬとの間に接続されている。

【0028】

以上の構成によれば、センス抵抗Ｒｓに電流が流れると、センス抵抗Ｒｓで発生する電圧降下Ｒｓ×Ｉｓ（＝インダクタ電流）だけトランジスタＱ１Ｌ，Ｑ２ＬとトランジスタＱ３Ｌ，Ｑ４Ｌとのエミッタに電位差が生じる。このため、アンプＡｍｐ１Ｌは、トランジスタＭ１Ｌを制御して、トランジスタＱ１Ｌ，Ｑ２ＬとトランジスタＱ３Ｌ，Ｑ４Ｌとのエミッタが等しくなるように式（１）に示す検出電流ＩｄＬに流して、抵抗Ｒ１Ｌに供給する。
ＩｄＬ＝Ｉｓ×Ｒｓ／Ｒ１Ｌ …（１）

【0029】

式（１）からも明らかなように、検出電流ＩｄＬは、インダクタ電流Ｉｓに応じた値である。

【0030】

ＧＮＤ基準部７Ｌはさらに、トランジスタＭ２Ｌと、抵抗Ｒ６Ｌと、アンプＡｍｐ２Ｌとを有し、検出電流ＩｄＬに応じた電流を出力部８に供給する。トランジスタＭ２Ｌは、Ｎチャンネルの電界効果トランジスタから構成され、出力部８と抵抗Ｒ６Ｌとの間に接続されている。アンプＡｍｐ２Ｌは、非反転入力にトランジスタＭ１Ｌのソースが接続され、反転入力にトランジスタＭ２Ｌのソースが接続され、出力にトランジスタＭ２Ｌのゲートが接続される。

【0031】

アンプＡｍｐ２Ｌは、検出電流ＩｄＬが流れる抵抗Ｒ５ＬとトランジスタＭ１Ｌのソースとの接続点電圧に応じた電流が抵抗Ｒ６Ｌに流れるようにトランジスタＭ２Ｌを制御する。

【0032】

ＧＮＤ基準部７Ｌは、検出電流ＩｄＬにオフセット電流を加算するオフセット調整回路７２Ｌをさらに有している。オフセット調整回路７２Ｌは、電流センス回路３から出力される出力電流Ｉｏｕｔにオフセット電流Ｉｏｆｆｓｅｔを加算する回路である。図３に示すように、インダクタ電流Ｉｓは、入力端子ＴＩＮＮ，ＴＩＮＰ間を双方向に流れる。オフセット電流Ｉｏｆｆｓｅｔを加えない場合、電流センス回路３は、一方向のインダクタ電流Ｉｓしか出力電流Ｉｏｕｔとして出力できない。オフセット電流Ｉｏｆｆｓｅｔを加えることにより、電流センス回路３は、双方向に流れるインダクタ電流Ｉｓを出力電流Ｉｏｕｔとして出力できる。

【0033】

オフセット調整回路７２Ｌは、電圧電流変換部７２１Ｌと、電流ミラー部７２２Ｌとを有している。電圧電流変換部７２１Ｌは、電源ラインＬＬと、電圧ＶＲＥＧＬ（＝第２の電源電圧）が供給される電源ラインＬＲＥＧＬ（＝第２の電源ライン）との間に設けられ、所定電圧Ｖ１を電流に変換する。電流ミラー部７２２Ｌは、電圧電流変換部７２１Ｌにより変換された電流を折り返して、オフセット電流としてＧＮＤ基準部７Ｌに供給する。

【0034】

電圧電流変換部７２１Ｌは、トランジスタＭ３Ｌ（＝第１のトランジスタ）と、抵抗Ｒ７Ｌ（＝第１の抵抗）と、アンプＡｍｐ３Ｌとを有している。トランジスタＭ３Ｌ及び抵抗Ｒ７Ｌは、電源ラインＬＲＥＧＬと電源ラインＬＬとの間に直列接続されている。詳しく説明すると、トランジスタＭ３Ｌは、ドレインが電源ラインＬＲＥＧＬに接続され、ソースが抵抗Ｒ７Ｌに接続されている。抵抗Ｒ７Ｌは、トランジスタＭ３Ｌのソースと電源ラインＬＬとの間に接続されている。アンプＡｍｐ３Ｌは、非反転入力に所定電圧Ｖ１を出力する電源が接続され、反転入力にトランジスタＭ３Ｌ及び抵抗Ｒ７Ｌの接続点が接続され、出力がトランジスタＭ３Ｌのゲートに接続されている。

【0035】

電流ミラー部７２２Ｌは、電源ラインＬＬと入力端子ＴＩＮＰとの間に直列接続されたトランジスタＭ４Ｌ（＝第２のトランジスタ）及び抵抗Ｒ８Ｌ（＝第２の抵抗）を有している。詳しく説明すると、トランジスタＭ４Ｌは、ドレインに抵抗Ｒ２ＬとトランジスタＱ３Ｌのエミッタとの接続点が接続され、ソースに抵抗Ｒ８Ｌが接続されている。抵抗Ｒ８Ｌは、トランジスタＭ４Ｌのソースと電源ラインＬＬとの間に接続されている。また、トランジスタＭ３Ｌ及びトランジスタＭ４Ｌのゲートが互いに接続されている。

【0036】

アンプＡｍｐ３Ｌは、所定電圧Ｖ１に応じた電流が抵抗Ｒ７Ｌに流れるようにトランジスタＭ３Ｌを制御する。トランジスタＭ４Ｌは、トランジスタＭ３Ｌとゲートが共通接続されている。このため、抵抗Ｒ８Ｌには、抵抗Ｒ７Ｌと同様に所定電圧Ｖ１に応じた電流が流れる。抵抗Ｒ８Ｌに電流が流れると、その分，抵抗Ｒ２Ｌに流れる電流も増え、インダクタ電流Ｉｓが流れていないときでもトランジスタＱ１Ｌ，Ｑ２ＬとトランジスタＱ３Ｌ，Ｑ４Ｌとのエミッタに電位差を発生させることができる。そして、アンプＡｍｐ１Ｌの働きによりこのときの電位差に応じたオフセット電流が検出電流ＩｄＬに加算される。なお、オフセット電流は、所定電圧Ｖ１を調整することができる。

【0037】

次に、上述した本実施形態のオフセット調整回路７２Ｌの詳細な動作について図４のフローチャートを参照して説明する。アンプＡｍｐ３Ｌの非反転入力には、所定電圧Ｖ１が供給されている。トランジスタＭＮ１，ＭＮ２が交互にオンオフ制御されると、入力端子ＴＩＮＰの電圧は、短期間で入力電圧Ｖｉｎとグランド電圧ＶＧＮＤとの間で切り替わる。このため、トランジスタＭ４Ｌに流れる電流は、入力端子ＴＩＮＰの電圧がグランド電圧ＶＧＮＤに切り替わる毎に遮断される。そして、トランジスタＭ４Ｌの電流が遮断される毎に、抵抗Ｒ８ＬとトランジスタＭ４Ｌのソースとの接続点電圧はグランド電圧ＶＧＮＤまで下がる。

【0038】

これに対して、電圧電流変換部７２１Ｌは、一定の電圧ＶＲＥＧＬが供給され続ける電源ラインＬＲＥＧＬと電源ラインＬＬとの間に設けられている。このため、アンプＡｍｐ３Ｌの出力は、トランジスタＭ３ＬにＶ１／Ｒ７Ｌに相当する電流が流れるような電位が常に印加されている。次に、入力端子ＴＩＮＰの電圧が入力電圧Ｖｉｎに切り替わると、すぐにトランジスタＭ４Ｌのドレイン電流は、アンプＡｍｐ３Ｌの出力とトランジスタＭ４Ｌのゲート・ソース電圧、抵抗Ｒ８Ｌによって決まる電流となり、従来回路のように過大電流が流れることはない。従って、検出電流ＩｄＬは、過大電流が流れることを抑制できるため、電流センス回路３は、歪なく正確に電流を検出することができる。

【0039】

ＶＤＤ基準部７Ｈは、上述したＧＮＤ基準部７Ｌについての説明において、「グランド電圧ＶＧＮＤ」を「電圧ＶＤＤ」、符号末尾の「Ｈ」を「Ｌ」、「ＰＮＰ」を「ＮＰＮ」、「ＴＩＮＮ」を「ＴＩＮＰ」、「ＴＩＮＰ」を「ＴＩＮＮ」、「Ｎチャンネル」を「Ｐチャンネル」、「Ｖ１」を「Ｖ２」に読み替えて説明できるため、ここでは詳細な説明を省略する。

【0040】

次に、出力部８について説明する。出力部８は、ＧＮＤ基準部７Ｌ、ＶＤＤ基準部７１Ｈによって出力される電流を折り返して出力端子Ｔｏｕｔ２から出力する。出力部８は、トランジスタＭ５，Ｍ６と、トランジスタＭ７，Ｍ８とを有している。トランジスタＭ５，Ｍ６は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ５は、ゲート・ドレインが接続されている。トランジスタＭ５は、ソースが電源ラインＬ３に接続され、ドレインがトランジスタＭ２Ｌのドレインに接続されている。電源ラインＬ３には、電圧ＶＲＥＧが供給されている。トランジスタＭ６は、ゲートがトランジスタＭ５のゲート及びドレインに接続されている。トランジスタＭ６は、ソースが電源ラインＬ３に接続されている。

【0041】

トランジスタＭ７，Ｍ８は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ７は、ゲート・ドレインが接続されている。トランジスタＭ７は、ドレインがトランジスタＭ２Ｈ，Ｍ６のドレインに接続され、ソースが電源ラインＬＬに接続されている。トランジスタＭ８は、ゲートがトランジスタＭ７のゲート・ドレインに接続され、ソースが電源ラインＬＬに接続され、ドレインが出力端子Ｔｏｕｔ２に接続されている。

【0042】

以上の構成によれば、トランジスタＭＮ１，ＭＮ２のオンオフに伴って入力端子ＴＩＮＮ，ＴＩＮＰの電圧が入力電圧Ｖｉｎとなると、電源ラインＬＨと入力端子ＴＩＮＮ，ＴＩＮＰとの電位差が小さくなる。このため、トランジスタＱ１Ｈ～Ｑ４Ｈを動作させるためのベース・エミッタ間電圧を入力することができず、ＶＤＤ基準部７Ｈは動作しない。一方、電源ラインＬＬと入力端子ＴＩＮＮ，ＴＩＮＰとの電位差は大きくなる。このため、トランジスタＱ１Ｌ～Ｑ４Ｌを動作させるためのベース・エミッタ間電圧を入力することができ、ＧＮＤ基準部７Ｌは検出電流ＩｄＬに応じた電流を出力部８に対して供給する。出力部８は、ＧＮＤ基準部７Ｌから供給された電流をトランジスタＭ５～Ｍ８で折り返して出力端子Ｔｏｕｔ２から出力電流Ｉｏｕｔとして出力する。

【0043】

また、入力端子ＴＩＮＮ，ＴＩＮＰの電圧がグランド電圧ＶＧＮＤとなると、電源ラインＬＬと入力端子ＴＩＮＮ，ＴＩＮＰとの電位差が小さくなる。このため、トランジスタＱ１Ｌ～Ｑ４Ｌを動作させるためのベース・エミッタ間電圧を入力することができないため、ＧＮＤ基準部７Ｌは動作しない。一方、電源ラインＬＨと入力端子ＴＩＮＮ，ＴＩＮＰとの電位差は大きくなる。このため、トランジスタＱ１Ｈ～Ｑ４Ｈを動作させるためのベース・エミッタ間電圧を入力することができ、ＶＤＤ基準部７Ｈは検出電流ＩｄＨに応じた電流を出力部８に対して供給する。出力部８は、ＶＤＤ基準部７Ｈから供給された電流をトランジスタＭ７，Ｍ８で折り返して出力端子Ｔｏｕｔ２から出力電流Ｉｏｕｔとして出力する。

【0044】

（第２実施形態）
第２実施形態の電流センス回路３は、図５に示すように、降圧型のＤＣ／ＤＣコンバータ１Ｂに用いてもよい。同図において、上述した第１実施形態で説明した図１などに示すＤＣ／ＤＣコンバータ１と同等の部分については同一符号を付してその詳細な説明を省略する。

【0045】

ＤＣ／ＤＣコンバータ１Ｂは、トランジスタＭＰ１，ダイオードＤ１と、コイルＬと、コンデンサＣ２と、トランジスタＭＰ１を制御する制御ＩＣ２Ｂとを有する周知の降圧型ＤＣ／ＤＣコンバータから構成されている。ＤＣ／ＤＣコンバータ１Ｂは、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔを出力端子Ｔｏｕｔから出力する。

【0046】

トランジスタＭＰ１は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭＰ１，ダイオードＤ１は、入力電圧とグランド電圧ＶＧＮＤとの間に直列接続されている。コイルＬは、トランジスタＭＰ１のドレインとダイオードＤ１のカソードとの接続点と、出力端子Ｔｏｕｔとの間に接続されている。コンデンサＣ２は、出力端子Ｔｏｕｔとグランド電圧ＶＧＮＤの間に接続されている。

【0047】

トランジスタＭＰ１を交互にオンオフすると、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔが出力される。ＤＣ／ＤＣコンバータ１Ｂはさらに、コイルＬに流れるインダクタ電流を検出するためのセンス抵抗Ｒｓと、出力電圧Ｖｏｕｔを検出する電圧検出用の抵抗Ｒ１，Ｒ２と備えている。制御ＩＣ２Ｂの入力端子ＴＩＮＰ，ＴＩＮＮには、センス抵抗Ｒｓの両端が接続される。制御ＩＣ２Ｂのフィードバック端子ＴＦＢには、抵抗Ｒ１，Ｒ２の接続点が接続され、抵抗Ｒ１，Ｒ２により検出された電圧検出信号Ｖｆｂが入力される。

【0048】

制御ＩＣ２Ｂは、電流センス回路３と、エラーアンプＡｍｐ１と、スロープ信号生成回路４と、ＰＷＭ制御回路５と、ドライバ回路６とを有している。電流センス回路３と、エラーアンプＡｍｐ１とは、第１実施形態と同様であるためここでは詳細な説明を省略する。スロープ信号生成回路４は、スロープ信号を生成してＰＷＭ制御回路５に出力する。スロープ信号は、電流センス回路３により検出された出力電流Ｉｏｕｔが加算される。

【0049】

ＰＷＭ制御回路５は、スロープ信号と誤差信号とを比較して得たＰＷＭ信号をドライバ回路６に出力する。ドライバ回路６は、出力端子Ｔ１を介してトランジスタＭＰ１のゲートに接続されている。ドライバ回路６は、ＰＷＭ信号に応じた駆動信号をトランジスタＭＰ１のゲートに対して出力して、トランジスタＭＰ１のオンオフを制御する。

【0050】

なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。

【0051】

上述した電圧電流変換部７２１Ｌ，７２１Ｈは一例であって、図２に示す回路に限定されるものではない。電圧電流変換部７２１Ｌ，７２１Ｈは、所定電圧Ｖ１，Ｖ２を電流に変換できる周知の他の電圧電流変換部から構成されていてもよい。

【0052】

上述した電流ミラー部７２２Ｌ，７２２Ｈは一例であって、図２に示す回路に限定されるものではない。電流ミラー部７２２Ｌ，７２２Ｈは、電圧電流変換部７２１Ｌ，７２１Ｈで変換される電流を折り返して、ＧＮＤ基準部７Ｌ，ＶＤＤ基準部７Ｈに供給できる周知のミラー回路から構成されていてもよい。

【0053】

上述した電流センス回路３は、ＧＮＤ基準部７Ｌ，ＶＤＤ基準部７Ｈの双方を備えていたが、何れか一方のみを備えるようにしてもよい。

【0054】

上述したＧＮＤ基準部７Ｌ，ＶＤＤ基準部７Ｈは一例であって、入力端子ＴＩＮＮ，ＴＩＮＰの電位差に応じた検出電流ＩｄＬ，ＩｄＨを出力できる回路であれば他の周知の回路から構成されていてもよい。

【0055】

上述したオフセット調整回路７２Ｌ，７２Ｈを構成するトランジスタＭ３Ｌ，Ｍ４Ｌ、Ｍ３Ｈ，Ｍ４Ｈは、電界効果トランジスタから構成されていたが、バイポーラトランジスタから構成されていてもよい。この場合、「Ｎチャンネル」を「ＮＰＮ型」、「Ｐチャンネル」を「ＰＮＰ型」、「ゲート」を「ベース」、「ソース」を「エミッタ」、「ドレイン」を「コレクタ」に読み替えて説明することができる。

【符号の説明】

【0056】

Ａｍｐ３Ｌ，Ａｍｐ３Ｈ アンプ
Ｍ３Ｌ，Ｍ３Ｈ トランジスタ（第１のトランジスタ）
Ｍ４Ｌ，Ｍ４Ｈ トランジスタ（第２のトランジスタ）
Ｒｓ センス抵抗
Ｒ７Ｌ，Ｒ７Ｈ 抵抗（第１の抵抗）
Ｒ８Ｌ，Ｒ８Ｈ 抵抗（第２の抵抗）
ＴＩＮＮ，ＴＩＮＰ 入力端子
Ｖ１，Ｖ２ 所定電圧
ＶＤＤ 電圧（第１の電源電圧）
ＶＧＮＤ グランド電圧（第１の電源電圧）
ＶＲＥＧＬ，ＶＲＥＧＨ 電圧（第２の電源電圧）
ＩｄＬ，ＩｄＨ 検出電流
７２Ｌ，７２Ｈ オフセット調整回路
７２１Ｌ，７２１Ｈ 電圧電流変換部
７２２Ｌ，７２２Ｈ 電流ミラー部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】