特開 2024-140325 情報処理装置及びデータ受信の誤り検出方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024140325

(43)【公開日】2024-10-10

(54)【発明の名称】情報処理装置及びデータ受信の誤り検出方法

(51)【国際特許分類】

   H04L 1/00 20060101AFI20241003BHJP

   G06F 11/10 20060101ALI20241003BHJP

【ＦＩ】

H04L1/00 A

G06F11/10 604

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023051417

(22)【出願日】2023-03-28

(71)【出願人】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】小林 和仁

【テーマコード（参考）】

5K014

【Ｆターム（参考）】

5K014AA01

5K014BA06

5K014FA08

(57)【要約】

【目的】誤り検出を伴うデータ転送を迅速に行うことが可能な情報処理装置を提供する。
【構成】データ本体部とデータ本体部に所定の演算を行うことにより生成された第１の検査データとを含むデータを受信する受信部と、バスを介して受信部に接続された記憶部と、バスを介して受信部からデータ本体部及び第１の検査データを読み出し、記憶部に格納する制御部と、バスに接続され、データ本体部が格納される記憶部のアドレス情報に基づいて、制御部によるデータ本体部の記憶部への格納に伴ってバスからデータ本体部を取得する第１のバス制御機と、第１のバス制御機により取得されたデータ本体部に対して所定の演算を行い第２の検査データを生成する検査データ演算機と、を含む。制御部は、第１の検査データと第２の検査データとを比較した比較結果に基づいて、受信部によるデータの受信が成功しているか否かを判定する。
【選択図】図１

【特許請求の範囲】

【請求項1】

データ本体部と前記データ本体部に対して所定の演算を行うことにより生成された第１の検査データとを含むデータを受信する受信部と、
バスを介して前記受信部に接続された記憶部と、
前記バスを介して前記受信部及び前記記憶部に接続され、前記受信部から前記データ本体部及び前記第１の検査データを読み出し、前記記憶部に格納する制御部と、
前記バスに接続され、前記記憶部の前記データ本体部が格納されるアドレスのアドレス情報に基づいて、前記制御部による前記データ本体部の前記記憶部への格納に伴って前記バスから前記データ本体部を取得する第１のバス制御機と、
前記第１のバス制御機により取得された前記データ本体部に対して前記所定の演算を行うことにより第２の検査データを生成する検査データ演算機と、
を含み、
前記制御部は、前記第１の検査データと前記第２の検査データとを比較した比較結果に基づいて、前記受信部による前記データの受信が成功しているか否かを判定することを特徴とする情報処理装置。

【請求項2】

前記制御部は、前記記憶部から前記第１の検査データを読み出し、前記検査データ演算機から前記第２の検査データを取得して前記第１の検査データと前記第２の検査データとが一致するか否かの比較を行い、一致すると判定した場合に前記受信部による前記データの受信が成功していると判定することを特徴とする請求項１に記載の情報処理装置。

【請求項3】

前記バスに接続され、前記記憶部の前記第１の検査データが格納されるアドレスのアドレス情報に基づいて、前記制御部による前記第１の検査データの前記記憶部への格納に伴って前記バスから前記第１の検査データを取得する第２のバス制御機と、
前記第２のバス制御機により取得された前記第１の検査データと、前記検査データ演算機により生成された前記第２の検査データと、を比較する検査データ比較機と、
を含み、
前記制御部は、前記検査データ比較機から前記比較結果を取得して、前記受信部による前記データの受信が成功しているか否かを判定することを特徴とする請求項１に記載の情報処理装置。

【請求項4】

前記受信部は、当該情報処理装置の外部に設けられた外部装置から転送された前記データを受信するレジスタであることを特徴とする請求項１に記載の情報処理装置。

【請求項5】

データ本体部と前記データ本体部に対して所定の演算を行うことにより生成された第１の検査データとを含むデータを受信する受信部と、バスを介して前記受信部に接続された記憶部と、前記受信部から前記データを取得して前記記憶部に格納する制御部と、前記制御部による前記データ本体部の前記記憶部への格納に伴って前記バスから前記データ本体部を取得する第１のバス制御機と、前記データ本体部に対して所定の演算を行うことにより第２の検査データを生成する検査データ演算機と、を含む情報処理装置が実行するデータ受信の誤り検出方法であって、
前記制御部が、前記データ本体部を格納するための前記記憶部のアドレスを前記第１のバス制御機に設定するステップと、
前記受信部が、前記データ本体部を受信するステップと、
前記制御部が、前記受信部から前記バスを介して前記データ本体部を読み出し、前記記憶部に格納するステップと、
前記第１のバス制御機が、前記制御部による前記記憶部への前記データ本体部の格納に伴って、前記バスから前記データ本体部を取得するステップと、
前記第１のバス制御機が、取得した前記データ本体部を前記検査データ演算機に供給するステップと、
前記検査データ演算機が、前記データ本体部に対して前記所定の演算を行うことにより前記第２の検査データを生成するステップと、
前記制御部が、前記第１の検査データと前記第２の検査データとを比較した比較結果に基づいて、前記受信部による前記データの受信に誤りがあるか否かを判定するステップと、
を含むことを特徴とする誤り検出方法。

【請求項6】

前記情報処理装置は、前記制御部による前記第１の検査データの前記記憶部への格納に伴って前記バスから前記第１の検査データを取得する第２のバス制御機と、前記第１の検査データと前記第２の検査データとを比較する検査データ比較機と、を含み、
前記制御部が、前記第１の検査データを格納するための前記記憶部のアドレスを前記第２のバス制御機に設定するステップと、
前記制御部が、前記受信部から前記バスを介して前記第１の検査データを読み出し、前記記憶部に格納するステップと、
前記第２のバス制御機が、前記制御部による前記記憶部への前記第１の検査データの格納に伴って、前記バスから前記第１の検査データを取得するステップと、
前記第２のバス制御機が、取得した前記第１の検査データを前記検査データ比較機に供給するステップと、
前記検査データ比較機が、前記第１の検査データと前記第２の検査データとを比較するステップと、
を含むことを特徴とする請求項５に記載の誤り検出方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理装置及びデータ受信の誤り検出方法に関する。

【背景技術】

【0002】

情報処理装置が行うデータ転送において、パリティビット等からなる検査データを用いた誤り検出が行われている（例えば、特許文献１）。

【0003】

かかる誤り検出では、例えば送信側で予め定められた演算により生成した検査データを送信したい対象データ付加して構成した送信データを作成して送信し、受信側では受信した対象データを用いて同じ演算により検査データを生成し、それぞれの検査データを比較照合することにより、受信データの誤りや破損を検出する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平１０－１７３５４６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

データ転送を受ける受信側の装置では、まずレジスタ等の受信装置がデータの受信を行い、ＣＰＵ等の制御部がレジスタから対象データを読み出して、ＲＡＭに格納する。最終の対象データについてＲＡＭへの格納が終わると、レジスタから検査データを読み出してＲＡＭに格納する。受信データの格納後、ＣＰＵはＲＡＭから対象データを読み出し、検査データ演算機への書き込みを行う。検査データ演算機は、書き込まれた対象データに基づいて検査データを生成する。制御部は、ＲＡＭから検査データを読み出し、読み出した検査データと検査データ演算機が生成した検査データとを比較照合することにより、データ受信に誤りがあるか否かを判定する。

【0006】

しかし、このような誤り検出方法では、受信側の装置がマイクロコンピュータ（MCU: Micro Controller Unit）等の小規模な装置である場合、ＣＰＵとレジスタ、検査データ演算機及びＲＡＭとの間でのバスを介した通信頻度が多く、ＣＰＵの占有率が高くなるため、データ受信以外の処理が滞ってしまい、システムとしての処理速度が低下してしまうという問題があった。

【0007】

また、データ受信から比較照合結果までの処理工程が多いため時間がかかり、データ転送の速度が遅くなってしまうという問題があった。

【0008】

本発明は、上記問題点に鑑みてなされたものであり、誤り検出を伴うデータ転送を迅速に行うことが可能な情報処理装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明に係る情報処理装置は、データ本体部と前記データ本体部に対して所定の演算を行うことにより生成された第１の検査データとを含むデータを受信する受信部と、バスを介して前記受信部に接続された記憶部と、前記バスを介して前記受信部及び前記記憶部に接続され、前記受信部から前記データ本体部及び前記第１の検査データを読み出し、前記記憶部に格納する制御部と、前記バスに接続され、前記記憶部の前記データ本体部が格納されるアドレスのアドレス情報に基づいて、前記制御部による前記データ本体部の前記記憶部への格納に伴って前記バスから前記データ本体部を取得する第１のバス制御機と、前記第１のバス制御機により取得された前記データ本体部に対して前記所定の演算を行うことにより第２の検査データを生成する検査データ演算機と、を含み、前記制御部は、前記第１の検査データと前記第２の検査データとを比較した比較結果に基づいて、前記受信部による前記データの受信が成功しているか否かを判定することを特徴とする。

【0010】

また、本発明に係る誤り検出方法は、データ本体部と前記データ本体部に対して所定の演算を行うことにより生成された第１の検査データとを含むデータを受信する受信部と、バスを介して前記受信部に接続された記憶部と、前記受信部から前記データを取得して前記記憶部に格納する制御部と、前記制御部による前記データ本体部の前記記憶部への格納に伴って前記バスから前記データ本体部を取得する第１のバス制御機と、前記データ本体部に対して所定の演算を行うことにより第２の検査データを生成する検査データ演算機と、を含む情報処理装置が実行するデータ受信の誤り検出方法であって、前記制御部が、前記データ本体部を格納するための前記記憶部のアドレスを前記第１のバス制御機に設定するステップと、前記受信部が、前記データ本体部を受信するステップと、前記制御部が、前記受信部から前記バスを介して前記データ本体部を読み出し、前記記憶部に格納するステップと、前記第１のバス制御機が、前記制御部による前記記憶部への前記データ本体部の格納に伴って、前記バスから前記データ本体部を取得するステップと、前記第１のバス制御機が、取得した前記データ本体部を前記検査データ演算機に供給するステップと、前記検査データ演算機が、前記データ本体部に対して前記所定の演算を行うことにより前記第２の検査データを生成するステップと、前記制御部が、前記第１の検査データと前記第２の検査データとを比較した比較結果に基づいて、前記受信部による前記データの受信に誤りがあるか否かを判定するステップと、を含むことを特徴とする。

【発明の効果】

【0011】

本発明に係る情報処理装置によれば、誤り検出を伴うデータ転送を迅速に行うことが可能なことが可能となる。

【図面の簡単な説明】

【0012】

【図1】本発明の実施例１に係る情報処理装置の構成を示すブロック図である。

【図2】実施例１の情報処理装置が受信するデータのデータ構成の例を示す図である。

【図3】実施例１の情報処理装置の受信データの誤り検出処理の処理ルーチンを示すフローチャートである。

【図4】実施例１の情報処理装置の受信データの誤り検出処理の処理ルーチンを示すフローチャートである。

【図5】本発明の実施例２に係る情報処理装置の構成を示すブロック図である。

【図6】実施例２の情報処理装置の受信データの誤り検出処理の処理ルーチンを示すフローチャートである。

【図7】実施例２の情報処理装置の受信データの誤り検出処理の処理ルーチンを示すフローチャートである。

【発明を実施するための形態】

【0013】

以下、本発明の実施例について、図面を参照して説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。

【実施例0014】

図１は、本発明の実施例１に係る情報処理装置１００の構成を示すブロック図である。情報処理装置１００は、ＣＰＵ１１、レジスタ１２Ａ及び１２Ｂ、ＲＡＭ１３、検査データ演算機１４及びバス制御機１５を含む。情報処理装置１００は、外部装置である送信元装置２０からのデータ転送を受け、データ受信に誤りがないかどうかを検出する機能を有する。

【0015】

図２は、本実施例において情報処理装置１００が送信元装置２０から受信する受信データＲＤのデータ構成の例を示す図である。受信データＲＤは、連続する対象データＴＤ１、ＴＤ２、・・・ＴＤｎからなるデータ本体部と、これに付加された検査データＥＤと、を含む。検査データＥＤは、データ本体部に対して所定のルールに則った演算（以下、所定の演算と称する）を行うことにより生成されたデータであり、例えばＣＲＣ（Cyclic Redundancy Code）符号から構成されている。

【0016】

再び図１を参照すると、ＣＰＵ１１は、情報処理装置１００の各部の処理動作の制御を担う処理制御部である。本実施例では、ＣＰＵ１１は、バスＢ１を介してデータの読み出し及び格納を行う。具体的には、ＣＰＵ１１は、レジスタ１２Ａに格納されている受信データＲＤ（対象データＴＤ１～ＴＤｎ及び検査データＥＤ）を読み出し、ＲＡＭ１３に格納する。

【0017】

また、ＣＰＵ１１は、ＲＡＭ１３から読み出した検査データＥＤと検査データ演算機１４が生成した検査データＥＤとの比較照合を行うことにより、データ受信に誤りがあるか否かを検知する。すなわち、レジスタ１２Ａによって受信されＲＡＭ１３に格納された検査データＥＤと、検査データ演算機１４により生成された検査データＥＤとは、いずれも同じデータ本体部（対象データＴＤ１～ＴＤｎ）に対して同じルールに則った演算を行うことにより生成されたデータである。したがって、これらを比較してその一致不一致を判定することにより、受信データＲＤに誤りや破損があるかを判定し、データ受信が成功したか否かを判定することができる。

【0018】

レジスタ１２Ａ及び１２Ｂは、送信元装置２０から転送されたデータを受信データＲＤとして受信する受信装置である。レジスタ１２Ａ及び１２Ｂは、まず対象データＴＤ１、ＴＤ２、・・・ＴＤｎを受信し、最終の対象データ（ＴＤｎ）の受信が終わった後、検査データＥＤを受信する。

【0019】

ＲＡＭ１３は、レジスタ１２Ａ及び１２Ｂが受信した受信データＲＤ（対象データ及び検査データ）を格納する記憶部である。ＲＡＭ１３へのデータの格納及びＲＡＭ１３からのデータの読み出しは、ＣＰＵ１１によってバスＢ１を介して行われる。

【0020】

検査データ演算機１４は、データ本体部（対象データＴＤ１～ＴＤｎ）に対して所定の演算（すなわち、上記所定のルールと同じルールに則った演算）を行うことにより、検査データＥＤを生成する演算部である。本実施例では、バス制御機１５から対象データＴＤ１～ＴＤｎの供給を受け、供給された対象データＴＤ１～ＴＤｎに対して所定の演算を行うことにより、レジスタ１２Ａが受信した検査データＥＤとは別に、新たに検査データＥＤを生成する。以下の説明では、レジスタ１２Ａが受信した検査データＥＤと区別するため、検査データ演算機１４が生成した検査データＥＤを検査データＥＤＸと称する。

【0021】

バス制御機１５は、検査データ演算機１４とバスＢ１との間に設けられ、バスＢ１を介してデータを取得し、取得したデータを検査データ演算機１４に供給する。本実施例では、バス制御機１５は、対象データＴＤ１～ＴＤｎを格納するためのＲＡＭ１３のアドレスが設定される。バス制御機１５は、設定されたＲＡＭ１３のアドレス情報に基づいて、ＣＰＵ１１によるＲＡＭ１３への対象データＴＤ１～ＴＤｎの格納に伴って、バスＢ１から対象データＴＤ１～ＴＤｎを取得する。バス制御機１５は、取得した対象データＴＤ１～ＴＤｎを検査データ演算機１４に供給する。

【0022】

次に、本実施例の情報処理装置１００が実行する受信データの誤り検出処理の処理動作について説明する。

【0023】

図３及び図４は、実施例１の情報処理装置１００が実行する誤り検出処理の処理ルーチンを示すフローチャートである。なお、ここでは送信元装置２０からデータの転送が行われ、レジスタ１２Ａが受信データＲＤの受信（すなわち、対象データＴＤ１～ＴＤｎ及び検査データＥＤの受信）を開始している状態で、以下の各ステップの処理が行われる。

【0024】

まず、ＣＰＵ１１は、対象データＴＤ１～ＴＤｎを格納するためのＲＡＭ１３のアドレスを、バス制御機１５に設定する（ＳＴＥＰ１０１）。なお、当該アドレスの設定は、レジスタ１２Ａが受信データＲＤの受信を開始する前に予め行ってもよい。

【0025】

ＣＰＵ１１は、レジスタ１２Ａから対象データＴＤ１～ＴＤｎを読み出す（ＳＴＥＰ１０２）。なお、ＣＰＵ１１は、対象データＴＤ１、ＴＤ２、ＴＤ３、・・・の順に順次読み出しを行う。以下の説明では、対象データＴＤ１～ＴＤｎのうち、現在読み出しや格納等の処理対象となっている対象データを単にＴＤとも称する。

【0026】

ＣＰＵ１１は、読み出した対象データＴＤをＲＡＭ１３に格納する（ＳＴＥＰ１０３）。

【0027】

バス制御機１５は、ＳＴＥＰ１０１で設定されたＲＡＭ１３のアドレス情報に基づいて、ＣＰＵ１１によるＲＡＭ１３への対象データＴＤの格納に伴って、当該対象データＴＤをバスＢ１から取得する（ＳＴＥＰ１０４）。

【0028】

バス制御機１５は、バスＢ１から取得した対象データＴＤを検査データ演算機１４に供給する（書き込む）（ＳＴＥＰ１０５）。

【0029】

ＣＰＵ１１は、最終の対象データＴＤｎまでレジスタ１２Ａによる受信及びＲＡＭ１３への格納が完了したか否か、すなわち対象データＴＤ１～ＴＤｎが全てＲＡＭ１３に格納されたか否かを判定する（ＳＴＥＰ１０６）。

【0030】

対象データＴＤ１～ＴＤｎが全てＲＡＭ１３に格納されていないと判定すると（ＳＴＥＰ１０６：ＮＯ）、ＳＴＥＰ１０２～１０５の処理を繰り返し行う。

【0031】

一方、対象データＴＤ１～ＴＤｎが全てＲＡＭ１３に格納されたと判定すると（ＳＴＥＰ１０６：ＹＥＳ）、ＣＰＵ１１は、レジスタ１２Ａから検査データＥＤを読み出す（ＳＴＥＰ１０７）。

【0032】

ＣＰＵ１１は、読み出した検査データＥＤをＲＡＭ１３に格納する（ＳＴＥＰ１０８）。

【0033】

検査データ演算機１４は、バス制御機１５から供給された対象データＴＤ１～ＲＤｎに対して所定の演算を行い、検査データＥＤＸを生成する（ＳＴＥＰ１０９）。

【0034】

ＣＰＵ１１は、検査データ演算機１４から検査データＥＤＸを取得する（ＳＴＥＰ１１０）。

【0035】

ＣＰＵ１１は、ＲＡＭ１３から検査データＥＤを読み出す（ＳＴＥＰ１１１）。

【0036】

ＣＰＵ１１は、ＲＡＭ１３から読み出した検査データＥＤ（第１の検査データ）と検査データ演算機１４から取得した検査データＥＤＸ（第２の検査データ）との比較照合を行う（ＳＴＥＰ１１２）。

【0037】

ＣＰＵ１１は、比較照合の結果、第１の検査データであるＲＡＭ１３から読み出した検査データＥＤ（すなわちレジスタ１２Ａが受信した検査データＥＤ）と、第２の検査データである検査データ演算機１４から取得した検査データＥＤＸ（すなわちレジスタ１２Ａが受信したＴＤ１～ＴＤｎに基づいて新たに生成された検査データＥＤＸ）と、が一致するか否かを判定する（ＳＴＥＰ１１３）。

【0038】

一致すると判定すると（ＳＴＥＰ１１３：ＹＥＳ）、ＣＰＵ１１は、受信データＲＤに誤りや破損が発生しておらず、データ受信は成功していると判定する。

【0039】

一方、一致しないと判定すると（ＳＴＥＰ１１３：ＮＯ）、ＣＰＵ１１は、受信データＲＤに誤り又は破損が発生しており、データ受信は失敗していると判定する。

【0040】

以上のように、本実施例の情報処理装置１００では、バス制御機１５が設けられており、対象データＴＤ１～ＴＤｎを格納するためのＲＡＭ１３のアドレスが、バス制御機１５に予め設定される。バス制御機１５は、ＣＰＵ１１がレジスタ１２Ａから読み出した対象データＴＤをＲＡＭ１３に格納する際に、バスＢ１を介して当該対象データＴＤを取得し、検査データ演算機１４に供給する。ＣＰＵ１１は、ＲＡＭ１３に格納された検査データＥＤと検査データ演算機１４により生成された検査データＥＤＸとを比較することにより、データ受信が成功したか否かを判定する。

【0041】

仮に本実施例のようなバス制御機１５が設けられていない場合、ＣＰＵ１１は、検査データ演算機１４に対象データＴＤ１～ＴＤｎを供給するために、ＲＡＭ１３にアクセスして対象データＴＤ１～ＴＤｎを読み出す処理、及び読み出した対象データＴＤ１～ＴＤｎを検査データ演算機１４に書き込む処理を行う必要がある。このため、ＣＰＵ１１によるバスＢ１を介した通信の頻度が多く、ＣＰＵ１１の占有率が高い。

【0042】

これに対し、本実施例の情報処理装置１００では、上記の通り、予めＲＡＭ１３のアドレスをバス制御機１５に設定し、ＣＰＵ１１によるＲＡＭ１３への対象データＴＤの格納に伴って、バス制御機１５がバスＢ１から対象データＴＤを取得するように構成されている。このため、バス制御機１５が設けられていない場合と比べて、ＣＰＵ１１によるバスＢ１を介した通信頻度が少なく、ＣＰＵ１１の占有率が低減される。

【0043】

したがって、本実施例の情報処理装置１００によれば、誤り検出を伴うデータ転送を迅速に行うことが可能となる。

【実施例0044】

次に、本発明の実施例２について説明する。本実施例の情報処理装置は、検査データＥＤの比較照合をＣＰＵ１１ではなく検査データ比較機が行う点で、実施例１の情報処理装置１００と異なる。

【0045】

図５は、実施例２に係る情報処理装置２００の構成を示すブロック図である。情報処理装置２００は、ＣＰＵ１１、レジスタ１２Ａ及び１２Ｂ、ＲＡＭ１３、検査データ演算機１４、バス制御機１５、検査データ比較機１６及びバス制御機１７を含む。

【0046】

検査データ比較機１６は、バス制御機１７から検査データＥＤの供給（書き込み）を受け、供給された検査データＥＤ（第１の検査データ）と検査データ演算機１４が生成した検査データＥＤＸ（第２の検査データ）との比較照合を行うことにより、データ受信に誤りがあるか否かを検知する。

【0047】

バス制御機１７は、検査データ比較機１６とバスＢ２との間に設けられ、バスＢ２を介してデータを取得し、取得したデータを検査データ比較機１６に供給する。本実施例では、バス制御機１７には、検査データＥＤを格納するためのＲＡＭ１３のアドレスが設定される。バス制御機１７は、設定されたＲＡＭ１３のアドレス情報に基づいて、ＣＰＵ１１による検査データＥＤのＲＡＭ１３への格納に伴って、バスＢ２から検査データＥＤを取得する。バス制御機１７は、取得した検査データＥＤを検査データ比較機１６に供給する。

【0048】

次に、本実施例の情報処理装置１００が実行する受信データの誤り検出処理の処理動作について説明する。

【0049】

図６及び図７は、実施例２の情報処理装置２００が実行する誤り検出処理の処理ルーチンを示すフローチャートである。なお、ここでは送信元装置２０からデータの転送が行われ、レジスタ１２Ａが受信データＲＤの受信を開始している状態で、以下の各ステップの処理が行われる。

【0050】

まず、ＣＰＵ１１は、対象データＴＤ１～ＴＤｎを格納するためのＲＡＭ１３のアドレスを、バス制御機１５に設定する（ＳＴＥＰ２０１）。

【0051】

また、ＣＰＵ１１は、検査データＥＤを格納するためのＲＡＭ１３のアドレスを、バス制御機１７に設定する（ＳＴＥＰ２０２）。なお、これらのアドレス設定は順番が前後していてもよく、レジスタ１２Ａが受信データＲＤの受信を開始する前に予め行ってもよい。

【0052】

ＣＰＵ１１は、レジスタ１２Ａから対象データＴＤ１～ＴＤｎを読み出す（ＳＴＥＰ２０３）。その際、ＣＰＵ１１は、対象データＴＤ１、ＴＤ２、ＴＤ３、・・・の順に順次対象データＴＤの読み出しを行う。

【0053】

ＣＰＵ１１は、読み出した対象データＴＤをＲＡＭ１３に格納する（ＳＴＥＰ２０４）。

【0054】

バス制御機１５は、ＳＴＥＰ２０１で設定されたＲＡＭ１３のアドレス情報に基づいて、ＣＰＵ１１によるＲＡＭ１３への対象データＴＤの格納に伴って、当該対象データＴＤをバスＢ２から取得する（ＳＴＥＰ２０５）。

【0055】

バス制御機１５は、バスＢ２から取得した対象データＴＤを検査データ演算機１４に供給する（書き込む）（ＳＴＥＰ２０６）。

【0056】

ＣＰＵ１１は、最終の対象データＴＤｎまでレジスタ１２Ａによる受信及びＲＡＭ１３への格納が完了したか否か、すなわち対象データＴＤ１～ＴＤｎが全てＲＡＭ１３に格納されたか否かを判定する（ＳＴＥＰ２０７）。

【0057】

対象データＴＤ１～ＴＤｎが全てＲＡＭ１３に格納されていないと判定すると（ＳＴＥＰ２０７：ＮＯ）、ＳＴＥＰ２０３～２０６の処理を繰り返し行う。

【0058】

一方、対象データＴＤ１～ＴＤｎが全てＲＡＭ１３に格納されたと判定すると（ＳＴＥＰ２０７：ＹＥＳ）、ＣＰＵ１１は、レジスタ１２Ａから検査データＥＤを読み出す（ＳＴＥＰ２０８）。

【0059】

ＣＰＵ１１は、読み出した検査データＥＤをＲＡＭ１３に格納する（ＳＴＥＰ２０９）。

【0060】

バス制御機１７は、ＳＴＥＰ２０２で設定されたＲＡＭ１３のアドレス情報に基づいて、ＣＰＵ１１によるＲＡＭ１３への検査データＥＤの格納に伴って、当該検査データＥＤをバスＢ２から取得する（ＳＴＥＰ２１０）。

【0061】

バス制御機１７は、バスＢ２から取得した検査データＥＤを検査データ比較機１６に供給する（書き込む）（ＳＴＥＰ２１１）。

【0062】

検査データ演算機１４は、バス制御機１５から供給された対象データＴＤ１～ＲＤｎに対して所定の演算を行い、検査データＥＤＸを生成する（ＳＴＥＰ２１２）。

【0063】

バス制御機１７は、検査データ演算機１４の演算結果である検査データＥＤＸをバスＢ２を介して取得し、取得した検査データＥＤＸを検査データ比較機１６に供給する（書き込む）（ＳＴＥＰ２１３）。

【0064】

検査データ比較機１６は、ＳＴＥＰ２１１で供給された検査データＥＤ（第１の検査データ）とＳＴＥＰ２１３で供給された検査データＥＤＸ（第２の検査データ）との比較照合を行う（ＳＴＥＰ２１４）。

【0065】

ＣＰＵ１１は、検査データ比較機１６から比較照合の結果を取得する（ＳＴＥＰ２１５）。

【0066】

ＣＰＵ１１は、取得した比較照合の結果に基づいて、第１の検査データであるレジスタ１２Ａが受信した検査データＥＤと、第２の検査データである検査データ演算機１４により生成された検査データＥＤＸと、が一致するか否かを判定する（ＳＴＥＰ２１６）。

【0067】

一致すると判定すると（ＳＴＥＰ２１６：ＹＥＳ）、ＣＰＵ１１は、受信データＲＤに誤りや破損が発生しておらず、データ受信は成功していると判定する。

【0068】

一方、一致しないと判定すると（ＳＴＥＰ２１６：ＮＯ）、ＣＰＵ１１は、受信データＲＤに誤り又は破損が発生しており、データ受信は失敗していると判定する。

【0069】

以上のように、本実施例の情報処理装置２００では、検査データ比較機１６及びバス制御機１７が設けられており、レジスタ１２Ａが受信した検査データＥＤと検査データ演算機１４により生成された検査データＥＤＸとの比較照合を検査データ比較機１６が実行する。

【0070】

かかる構成によれば、ＣＰＵ１１が検査データＥＤと検査データＥＤＸとの比較照合を行う場合とは異なり、ＣＰＵ１１が比較照合に際してＲＡＭ１３から検査データＥＤの読み出しを行う必要がない。このため、ＣＰＵ１１によるバスＢ１を介した通信頻度を実施例１よりもさらに減らし、ＣＰＵ１１の占有率をさらに低減することができる。

【0071】

したがって、本実施例の情報処理装置２００によれば、誤り検出を伴うデータ転送をより迅速に行うことが可能となる。

【0072】

なお、本発明は上記実施形態に限定されない。例えば、上記各実施例では、情報処理装置１００（２００）が受信装置としてのレジスタ１２Ａ及び１２Ｂを有し、送信元装置２０から転送されたデータを受信する場合を例として説明した。しかし、情報処理装置１００（２００）に設けられる受信装置の種類はこれに限られず、例えばバッファや光学ドライブ等、データの供給を受けてこれを保持する機能を有する他の装置であってもよい。また、ＮＩＣ（Network Interface Card）等、通信ネットワークを介してデータを受信する受信装置であってもよい。

【0073】

また、上記各実施例では、検査データＥＤがＣＲＣ符号から構成されている場合を例として説明した。しかし、検査データＥＤの種類はこれに限られず、他の種類の誤り検出符号であっても良い。検査データＥＤは、データ本体部を構成するデータ（対象データＴＤ）に基づいて所定のルール（演算）によって生成されるデータであればよい。

【0074】

また、上記各実施例の情報処理装置（１００及び２００）を構成する各部は、必ずしも同一のチップ上に設けられていなくてもよい。すなわち、それぞれ異なるチップに設けられた機能部からなる情報処理システムとして構成されていてもよい。