特開 2024-140791 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024140791

(43)【公開日】2024-10-10

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20241003BHJP

   C23C 14/34 20060101ALI20241003BHJP

   C23C 14/14 20060101ALI20241003BHJP

【ＦＩ】

H01L21/88 S

H01L21/88 B

C23C14/34 A

C23C14/14 D

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023052127

(22)【出願日】2023-03-28

(71)【出願人】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】石川 一斉

【テーマコード（参考）】

4K029

5F033

【Ｆターム（参考）】

4K029AA06

4K029BA06

4K029BA12

4K029BA17

4K029BD01

4K029CA05

4K029DC03

5F033KK04

5F033KK07

5F033KK15

5F033KK18

5F033MM21

5F033PP00

5F033PP15

5F033VV01

5F033XX08

5F033XX12

(57)【要約】

【課題】実パターンに使用する多結晶シリコンの削れを抑制することが可能な半導体装置および半導体装置の製造方法を提供することが可能となる。
【解決手段】半導体装置１は、基板と、多結晶シリコンで構成され、前記基板上に配置されて配線として用いられる複数の実パターンと、多結晶シリコンで構成され、前記複数の実パターンを削れから保護するように前記基板上に配置される少なくとも１つのダミーパターンと、を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

基板と、
多結晶シリコンで構成され、前記基板上に配置されて配線として用いられる複数の実パターンと、
多結晶シリコンで構成され、前記複数の実パターンを削れから保護するように前記基板上に配置される少なくとも１つのダミーパターンと、
を有する半導体装置。

【請求項2】

前記ダミーパターンは、前記複数の実パターンを囲うように配置される請求項１に記載の半導体装置。

【請求項3】

前記ダミーパターンは、前記実パターンに比べて逆スパッタリングによる削れ量が多い請求項１に記載の半導体装置。

【請求項4】

前記ダミーパターンは、前記実パターンに比べて片面の削れ量が多い請求項３に記載の半導体装置。

【請求項5】

スパッタリングにより前記基板上に形成される金属膜をさらに有する請求項１に記載の半導体装置。

【請求項6】

前記金属膜は、コバルト、ニッケル又はチタンを含む膜である請求項５に記載の半導体装置。

【請求項7】

多結晶シリコンで構成され、配線として用いられる複数の実パターンと、多結晶シリコンで構成され、前記複数の実パターンを削れから保護するように配置される少なくとも１つのダミーパターンが形成された基板上の異物を、逆スパッタリングにより除去する工程と、
前記基板上に、スパッタリングにより金属膜を形成する工程と、
を有する半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置および半導体装置の製造方法、特にシリコン（Ｓｉ）を用いた半導体装置の製造方法および半導体装置に関する。

【背景技術】

【0002】

半導体装置の製造工程において、スパッタリングにより基板上に膜を形成する前に、逆スパッタリングを行って、基板上の不純物や自然酸化膜等の異物を取り除く処理が行われることがある。

【0003】

特許文献１には、コンタクトホールを含む膜上に、保護膜を形成させ、コンタクトホールの清浄化処理として逆スパッタリングさせた後、コンタクトホールを含む保護膜上に電極膜を形成する構成が開示されている。

【0004】

また、特許文献２には、スパッタリングにより開口部に導電膜を形成する前に、開口部に逆スパッタリングを行う構成が開示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００１－３０５５７６号公報

【特許文献2】特開２０１９－３３２７２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

上述したような半導体装置の製造工程において、スパッタリングにより基板の多結晶シリコン上に膜を形成する場合に、基板の外周部における多結晶シリコンは、逆スパッタリングに曝される領域が多い。このため、スパッタリングにより基板上に膜をする前の逆スパッタリングにおいて、基板の外周部における多結晶シリコンは、基板の内部における多結晶シリコンと比較して、削れ量が多くなってしまい、多結晶シリコンの断面積が小さくなってしまう。結果として、基板の外周部における半導体装置において多結晶シリコンの抵抗値が上限値より大きくなる場合がある。

【0007】

本発明は、上記の点に鑑みてなされたものであり、実パターンに使用する多結晶シリコンの削れを抑制することが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明に係る半導体装置は、基板と、多結晶シリコンで構成され、前記基板上に配置されて配線として用いられる複数の実パターンと、多結晶シリコンで構成され、前記複数の実パターンを削れから保護するように前記基板上に配置される少なくとも１つのダミーパターンと、を有するものである。

【0009】

他の態様の本発明に係る半導体装置の製造方法は、多結晶シリコンで構成され、配線として用いられる複数の実パターンと、多結晶シリコンで構成され、前記複数の実パターンを削れから保護するように配置される少なくとも１つのダミーパターンが形成された基板上の異物を、逆スパッタリングにより除去する工程と、前記基板上に、スパッタリングにより金属膜を形成する工程と、を有するものである。

【発明の効果】

【0010】

本発明によれば、実パターンに使用する多結晶シリコンの削れを抑制することが可能な半導体装置および半導体装置の製造方法を提供することが可能となる。

【図面の簡単な説明】

【0011】

【図1】（Ａ）は、本発明の一実施形態に係る半導体装置を説明するための図であり、（Ｂ）は、本発明の一実施形態に係る半導体装置の構成の一例を示す上面図であり、（Ｃ）は、（Ｂ）のa－ａ線断面拡大図である。

【図2】本発明の一実施形態に係る半導体装置の製造工程において用いるスパッタリング装置の一例を概略的に示す図である。

【図3】本発明の一実施形態に係る半導体装置の製造工程の一例を示すフローチャートである。

【図4】（Ａ）は、本発明の一実施形態に係る、表面に多結晶シリコンが形成された基板に対して逆スパッタリングを行う前の基板の外周部付近の断面を示す図であり、（Ｂ）は、（Ａ）の基板に対して逆スパッタリングを行った場合の基板の外周部付近の断面を示す図である。

【図5】（Ａ）は、比較例に係る半導体装置の構成の一例を示す上面図であり、（Ｂ）は、（Ａ）の基板に対して逆スパッタリングを行った場合の基板の外周部付近の断面を示す図である。

【発明を実施するための形態】

【0012】

以下、図面を参照して、本発明を実施するための形態について詳細に説明する。

【0013】

図１～図４を参照して、本実施の形態に係る半導体装置および半導体装置の製造方法について説明する。

【0014】

図１（Ａ）は、半導体装置（半導体チップともいう）１を切り離す前のＳｉ基板である基板２を示す上面図であり、図１（Ｂ）は、図１（Ａ）の半導体装置１の拡大図であり、図１（Ｃ）は、図１（Ｂ）のa－ａ線断面拡大図である。

【0015】

図１（Ａ）及び図１（Ｂ）に示されるように、半導体装置１の表面（上面ともいう）には、実パターン１００が複数配置されている。複数の実パターン１００の周囲には、ダミーパターン２００が、複数の実パターン１００の最外周を囲うように、半導体装置１の表面の周囲に配置されている。ここで、実パターン１００は、半導体装置１の機能に寄与する配線およびビア等となる実際に用いられるパターンであり、ダミーパターン２００は、半導体装置１の機能に寄与しない実際に用いられないパターンである。

【0016】

図１（Ｃ）に示されるように、実パターン１００とダミーパターン２００は、それぞれ基板２の上に素子分離層となるシリコン酸化膜３が形成され、シリコン酸化膜３上に、多結晶シリコン４が複数形成され、多結晶シリコン４とシリコン酸化膜３の表面上に金属膜５等の複数の膜が積層されて構成されている。実パターン１００とダミーパターン２００は、同じ構成であり、同様に形成される。例えば、半導体装置１の最外周部のパターンをダミーパターン２００として用いて、ダミーパターン２００の内側のパターンを実パターン１００として用いることができる。

【0017】

図２は、上述した複数の多結晶シリコン４上に、金属膜５等の膜を形成する際に用いられるスパッタリング装置１２を示す図である。

【0018】

図２に示されるように、スパッタリング装置１２は、処理容器１４と、処理容器１４内に配置され、図１（Ａ）に示す基板２を支持する下部電極１６と、この下部電極１６と対向して配置された上部電極１８を有する。下部電極１６と上部電極１８は、高周波電源２０に接続されている。基板２は、下部電極１６上に載置されるように構成されている。また、上部電極１８は、基板２上に形成する膜の原料となる試料２２を支持するよう構成されている。すなわち、試料２２は、基板２と対向する位置に配置されるよう構成されている。

【0019】

処理容器１４には、処理容器１４内にガスを導入するガス導入管２４が接続されている。ガス導入管２４には、ガス流の上流側から、処理容器１４内に導入するガスの流量を制御する流量制御装置としてのマスフローコントローラ２８と、開閉弁としてのバルブ３０が設けられている。マスフローコントローラ２８又は／及びバルブ３０の開度を制御することにより、処理容器１４内に導入するガスの流量を調整できるように構成されている。ガス導入管２４からは、例えばアルゴン（Ａｒ）等の不活性ガスが供給される。

【0020】

処理容器１４には、処理容器１４内の雰囲気を排気する排気管２６が接続されている。排気管２６には、ガス流の上流側からバルブ３２と、真空装置としての真空ポンプ３４が設けられている。バルブ３２の開度又は／及び真空ポンプ３４を制御することにより、処理容器１４内の圧力を調整し、処理容器１４内の雰囲気を排気するように構成されている。

【0021】

そして、処理容器１４内を真空状態にして、ガス導入管２４により不活性ガスを供給しつつ、下部電極１６と上部電極１８との間に高周波（ＲＦ）電力を印加することで、スパッタリングにより、基板２の表面上に試料２２の原料を成膜するように構成されている。具体的には、試料２２として例えばコバルト（Ｃｏ）、ニッケル（Ｎｉ）又はチタン（Ｔｉ）等を用いてスパッタリングすることにより、基板２の表面上に金属膜５として例えばＣｏ膜、Ｎｉ膜又はＴｉ膜等を形成することができるように構成されている。

【0022】

次に、本実施の形態に係る半導体装置１の製造方法の一工程である、多結晶シリコン４上に、金属膜５を形成する工程について図３～図５を用いて説明する。

【0023】

先ず、ステップＳ１０において、例えば図４（Ａ）に示すような、表面に多結晶シリコン４が複数形成された基板２を処理容器１４内に搬入し、下部電極１６上に載置して、逆スパッタリング（クリーニングともいう）を行う。すなわち、表面に多結晶シリコン４が形成された基板２に対して、逆スパッタリングを行う。

【0024】

具体的には、処理容器１４内を真空状態にして、ガス導入管２４から例えばＡｒガスが供給される。そして、下部電極１６と上部電極１８の間に高周波電圧が印加されると、処理容器１４内にプラズマ化したＡｒ＋イオンが生成される。このとき、下部電極１６に対して、負の電圧が印加され、基板２の表面に負の電位を発生させる。これにより、処理容器１４内のＡｒ＋イオンが基板２の表面に衝突し、基板２の表面が逆スパッタリングされる。すなわち、基板２の表面に付着した不純物や自然酸化膜等の異物が除去される。

【0025】

ここで、逆スパッタリングにより効果を得るため下部電極１６に供給する電力量を上げると、基板２の外周部における多結晶シリコン４の削れが顕著になる。これにより、多結晶シリコン４の抵抗値が高くなり、半導体素子としての機能が低下してしまう。例えば、図５（Ａ）に示すような、基板２上に、実パターン１００のみが配置され、ダミーパターン２００が配置されていない半導体装置１０を製造する場合に、スパッタリング装置１２を用いて、基板２を逆スパッタリングを行うと、基板２の外周部における実パターン１００に使用する多結晶シリコン４が逆スパッタリングに曝される。このため、図５（Ｂ）に示されるように、基板２の外周部における実パターン１００に使用する多結晶シリコン４が、基板２の内部における実パターン１００に使用する多結晶シリコン４と比較して、削れ量が多くなってしまう。結果として、基板２の外周部における半導体装置１０の実パターン１００に使用する多結晶シリコン４の抵抗値が上限値より大きくなってしまう場合がある。

【0026】

本実施形態における半導体装置１は、複数の実パターン１００として使用する多結晶シリコン４の最外周部にダミーパターン２００として使用する多結晶シリコン４が配置されているため、図４（Ｂ）に示されるように、ダミーパターン２００として使用する多結晶シリコン４は、実パターン１００として使用する多結晶シリコン４と比べて逆スパッタリングによる削れ量が多くなる。特に、基板２の外周部に配置されるダミーパターン２００として使用する多結晶シリコン４の、最外周側の面である片面の削れ量が多くなる。このようにして、実際に用いる実パターン１００として使用する多結晶シリコン４は、ダミーパターン２００として使用する多結晶シリコン４により削れから保護され、逆スパッタリングによる削れから保護される。結果として、基板２の外周部における半導体装置１においても、実パターン１００として使用する多結晶シリコン４の抵抗値を所定範囲内とすることが可能となる。すなわち、それぞれの半導体装置１の基板２上に、それぞれ１以上の実パターン１００の最外周部を囲うように、ダミーパターン２００が配置されることにより、実パターン１００として使用する多結晶シリコン４は、逆スパッタリングによる削れから保護されるように構成されている。

【0027】

続いて、ステップＳ２０において、逆スパッタリングにより表面の異物が除去された基板２に対して、スパッタリングを行って、基板２上に金属膜５を形成する。

【0028】

具体的には、処理容器１４内を真空状態にして、ガス導入管２４から例えばＡｒガスが供給される。そして、下部電極１６と上部電極１８の間に高周波電圧が印加されると、処理容器１４内にプラズマ化したＡｒ＋イオンが生成される。このとき、上部電極１８に対して、負の電圧が印加され、試料２２に負の電位を発生させる。これにより、処理容器１４内のＡｒ＋イオンが、試料２２に衝突し、試料２２の表面の原子が弾き飛ばされ、基板２の表面上に付着して、基板２の表面上に、試料２２の原料である例えばＣｏ膜等の金属膜５を形成する。すなわち、逆スパッタリングにより表面に付着した不純物や自然酸化膜等の異物が除去された基板２に対して、スパッタにより金属膜５を形成する。これにより、多結晶シリコン４と成膜する金属膜５との密着性を高めることができる。

【0029】

本実施の形態に係る半導体装置及び半導体装置の製造方法によれば、実パターンに使用する多結晶シリコンの削れを抑制することが可能となる。すなわち、多結晶シリコンの抵抗値が高くなるのを抑制することが可能となり、多結晶シリコンの抵抗値を所定範囲内とすることが可能となる。

【0030】

なお、上述した本実施形態では、基板２から形成される全ての半導体装置１において、複数の実パターン１００を囲うようにダミーパターン２００を配置する場合を例にして説明したが、これに限らず、基板２の外周部から形成される半導体装置１か否かによって、ダミーパターン２００の配置を異なるようにしてもよい。つまり、基板２から形成される半導体装置１の位置によって、ダミーパターン２００が異なる位置に配置されていてもよい。すなわち、逆スパッタリングに曝される領域の多い、基板２の外周部に相当する箇所にのみダミーパターン２００を配置するようにしてもよい。言い換えれば、基板２は、ダミーパターン２００を配置していない半導体装置１を含んでいてもよく、ダミーパターン２００を複数配置する半導体装置１を含んでいてもよい。また、ダミーパターン２００は、少なくとも実パターン１００の長辺部分に設けるのが好ましい。

【0031】

なお、上記した本発明の実施形態に係る半導体装置及び半導体装置の製造工程は一例にすぎず、本発明の趣旨を逸脱しない限りにおいて、工程の省略、追加、改変、使用する材料の変更等を行うことが可能である。

【符号の説明】

【0032】

１ 半導体装置（半導体チップ）
２ 基板（ウエハ）
３ シリコン酸化膜
４ 多結晶シリコン
５ 金属膜
１２ スパッタリング装置
１４ 処理容器
１６ 下部電極
１８ 上部電極
２０ 高周波電源
２２ 試料（ターゲット）
２４ ガス導入管
２６ 排気管
２８ 流量制御装置（マスフローコントローラ）
３０、３２ バルブ
３４ 真空ポンプ
１００ 実パターン
２００ ダミーパターン

【図1】

【図2】

【図3】

【図4】

【図5】