特開 2024-141849 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024141849

(43)【公開日】2024-10-10

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/822 20060101AFI20241003BHJP

【ＦＩ】

H01L27/04 P

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2023053697

(22)【出願日】2023-03-29

(71)【出願人】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】前田 貫太

【テーマコード（参考）】

5F038

【Ｆターム（参考）】

5F038AR09

5F038EZ14

5F038EZ15

5F038EZ20

(57)【要約】

【課題】抵抗値が異なるポリシリコン抵抗を同一基板上に実装可能な半導体装置を提供する。
【解決手段】一方の表面に酸化シリコンを積層して構成されたＳＴＩ２４Ａ、２４Ｂを備えるシリコン基板１０と、ＳＴＩ２４Ａの表面に窒化シリコンを積層して構成された窒化シリコン層４０と、窒化シリコン層４０の表面にポリシリコンを積層して形成されたポリシリコン層５０Ａと、ＳＴＩ２４Ｂの表面にポリシリコンを積層して形成されたポリシリコン層５０Ｂと、を含む。
【選択図】図１４

【特許請求の範囲】

【請求項1】

一方の表面に酸化シリコンを積層して構成された第１絶縁層を備えるシリコン基板と、
前記第１絶縁層の一部の領域に窒化シリコンを積層して構成された第２絶縁層と、
前記第２絶縁層の表面にポリシリコンを積層して形成された第１ポリシリコン層と、
前記第１絶縁層の表面にポリシリコンを積層して形成された第２ポリシリコン層と、
を含む半導体装置。

【請求項2】

前記第１絶縁層は、シャロートレンチアイソレーション構造を有し、
前記第２絶縁層、及び前記第２ポリシリコン層は、前記シャロートレンチアイソレーション構造の上に形成される請求項１に記載の半導体装置。

【請求項3】

前記第２絶縁層は、前記シャロートレンチアイソレーション構造が半導体基板表面に形成された後に前記第１絶縁層の表面に施されたプロテクト膜を食刻して形成される請求項２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ポリシリコン抵抗を有する半導体装置に関する。

【背景技術】

【0002】

多結晶シリコン（ポリシリコン）層と酸化シリコン層とが積層されたポリシリコン抵抗がＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）等で用いられている。

【0003】

特許文献１には、導体膜で、ポリシリコン抵抗が形成された領域上を覆うように形成することによって、より安定した抵抗値を有するポリシリコン抵抗を含む半導体装置が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１５－００８２２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１に開示された半導体装置は、抵抗値が異なるポリシリコン抵抗を同一基板上に実装することが容易ではない。

【0006】

本発明は、上記の点に鑑みてなされたものであり、抵抗値が異なるポリシリコン抵抗を同一基板上に実装可能な半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明に係る半導体装置は、一方の表面に酸化シリコンを積層して構成された第１絶縁層を備えるシリコン基板と、前記第１絶縁層の一部の領域に窒化シリコンを積層して構成された第２絶縁層と、前記第２絶縁層の表面にポリシリコンを積層して形成された第１ポリシリコン層と、前記第１絶縁層の表面にポリシリコンを積層して形成された第２ポリシリコン層と、を含むものである。

【発明の効果】

【0008】

本発明によれば、抵抗値が異なるポリシリコン抵抗を同一基板上に実装できる。

【図面の簡単な説明】

【0009】

【図1】第１実施形態に係る半導体装置に用いられるシリコン基板の断面図である。

【図2】ドライエッチング等の食刻によりトレンチを形成する場合の説明図である。

【図3】フォトレジストの除去を示した概略図である。

【図4】トレンチの表面を酸化させて酸化シリコン層を形成する場合の概略図である。

【図5】酸化シリコンをトレンチに充填する概略図である。

【図6】化学機械研磨の概略図である。

【図7】化学機械研磨で窒化シリコン層を除去した状態を示した概略図である。

【図8】ＳＴＩを構成する酸化シリコンの表面にフォトレジストを積層した状態を示した概略図である。

【図9】フォトリソグラフィーによるフォトレジスト除去の概略図である。

【図10】窒化シリコン層の積層を示した概略図である。

【図11】ＳＴＩ上に窒化シリコン層を形成した状態を示した概略図である。

【図12】窒化シリコン層及びＳＴＩを含む酸化シリコン層の表面にフォトレジストを積層した状態を示した概略図である。

【図13】フォトリソグラフィーによるフォトレジスト除去の概略図である。

【図14】抵抗値が異なるポリシリコン抵抗を同一基板上に実装した半導体装置の概略図である。

【図15】第２実施形態に係る半導体装置の製造において、ＳＴＩを含む酸化シリコン層の表面にプロテクト膜である窒化シリコン層を形成した状態を示した概略図である。

【図16】窒化シリコン層上にフォトレジストを積層した状態を示した概略図である。

【図17】ドライエッチング等によりフォトレジストでマスクされていない窒化シリコン層の除去を示した概略図である。

【発明を実施するための形態】

【0010】

［第１実施形態］
以下、図面を参照して、本発明を実施するための形態について詳細に説明する。図１は、本実施形態に係る半導体装置に用いられるシリコン基板１０の断面図である。シリコン基板１０の表面には、例えば、ＣＶＤ（Chemical Vapor Deposition）等により絶縁膜である酸化シリコン層１２、及び窒化シリコン層１４の各々が積層され、さらに窒化シリコン層１４にはフォトレジスト１６が積層される。

【0011】

図２は、図１の次工程の概略図であり、一例としてドライエッチング等の食刻によりトレンチ２０Ａ、２０Ｂを形成する。トレンチ２０Ａ、２０Ｂを形成後は、図３に示したように、フォトレジスト１６を除去する。

【0012】

フォトレジストを除去した後は、図４に示したように、トレンチ２０Ａ、２０Ｂの表面を酸化させて酸化シリコン層２２Ａ、２２Ｂを形成する。酸化シリコン層２２Ａ、２２Ｂを形成した後は、図５に示したように、ＣＶＤ等により、酸化シリコン２４をトレンチ２０Ａ、２０Ｂ及び窒化シリコン層１４を含むシリコン基板１０の表面を覆うように充填する。

【0013】

充填した酸化シリコンは、図６に示したように窒化シリコン層１４と面一になるように化学機械研磨されることにより、シャロートレンチアイソレーション（ＳＴＩ）２４Ａ、２４Ｂが形成される。窒化シリコン層１４は、さらなる化学機械研磨により図７に示したように除去される。

【0014】

研磨後は、図８に示したように、ＳＴＩ２４Ａ、２４Ｂを構成する酸化シリコンの表面にフォトレジスト３０が積層される。積層されたフォトレジスト３０は、フォトリソグラフィーにより、図９に示したようにＳＴＩ２４Ａの部分が除去される。

【0015】

図１０に示したように、フォトレジスト３０及びＳＴＩ２４Ａの表面にはＣＶＤ等により窒化シリコン層が積層される。積層されたフォトレジスト３０が除去されると、図１１に示したように、ＳＴＩ２４Ａの上に窒化シリコン層４０が形成される。

【0016】

図１２に示したように、窒化シリコン層４０及びＳＴＩ２４Ａ、２４Ｂを含む酸化シリコン層の表面にフォトレジスト３２を積層した後、フォトリソグラフィーにより、図１３に示したようにフォトレジストを除去する。そして、図１３に示した状態のシリコン基板１０の窒化シリコン層４０及びフォトレジスト３２が積層された側の表面にＣＶＤ等によりポリシリコンを積層後、フォトレジスト３２を除去する。その結果、図１４に示したように、ポリシリコン層５０Ａを窒化シリコン層４０の表面に、ポリシリコン層５０ＢをＳＴＩ２４Ｂの表面に、各々積層されたポリシリコン抵抗である半導体装置１００が形成される。

【0017】

以上説明したように、半導体装置１００は、シリコン基板１０上に酸化シリコンで構成されたＳＴＩ２４Ａ、２４Ｂを含む第１絶縁層が形成され、第１絶縁層のＳＴＩ２４Ａを含む一部の領域の表面に第２絶縁層である窒化シリコン層４２が形成されている。さらに、第２絶縁層上にポリシリコン層５０Ａを、第１絶縁層上にポリシリコン層５０Ｂが各々形成されている。

【0018】

本実施形態では、第２絶縁層である窒化シリコン層４０をポリシリコン層５０Ａの下に有する抵抗素子と、窒化シリコン層４０を有しない抵抗素子とを作り分けることで、ドーパント不純物の打ち分けなしに異なる抵抗値を持ったポリシリコン素子を提供する。

【0019】

また、窒化シリコン層４０上にポリシリコン層５０Ａを形成すると、窒化シリコン層４０からポリシリコン層５０Ａ中へ窒素原子を拡散するため抵抗値が変動させることができる。

【0020】

［第２実施形態］
続いて本発明の第２実施形態について説明する。本実施形態では、プロテクト膜としてシリコン基板１０の表面に形成した窒化シリコン層４２を抵抗素子の構成要素に用いる点で第１実施形態と相違する。

【0021】

図７に示した状態のシリコン基板１０のＳＴＩ２４Ａ、２４Ｂが形成された側の表面に、図１５に示したようにプロテクト膜である窒化シリコン層４２を形成した後、図１６に示したように、窒化シリコン層４２上にフォトレジスト５０を積層する。フォトリソグラフィーにより、図１７に示したように、ＳＴＩ２４Ａ上にフォトレジスト５０を残した状態にした後、ドライエッチング等によりフォトレジスト５０でマスクされていない窒化シリコン層４２を除去後、フォトレジスト５０を除去することにより、第１実施形態で前述した図１１の状態となる。以後、第１実施形態と同様に、図１２～図１４を用いて説明した手順を実行することにより、図１４に示したように、ポリシリコン層５０Ａを窒化シリコン層４０の表面に、ポリシリコン層５０ＢをＳＴＩ２４Ｂの表面に、各々積層されたポリシリコン抵抗である半導体装置１００が形成される。

【0022】

以上説明したように本実施形態によれば、プロテクト膜としてシリコン基板１０の表面に形成した窒化シリコン層４２を抵抗素子の構成要素に用いることにより、全体の工程数を増やさずに異なる抵抗値の抵抗素子を得ることができる。

【符号の説明】

【0023】

１０ シリコン基板
１２ 酸化シリコン層
１４ 窒化シリコン層
１６ フォトレジスト
２０Ａ、２０Ｂ トレンチ
２２Ａ、２２Ｂ 酸化シリコン層
２４ 酸化シリコン
３０、３２ フォトレジスト
４０、４２ 窒化シリコン層
５０ フォトレジスト
５０Ａ、５０Ｂ ポリシリコン層
１００ 半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】