ホーム > 特許ランキング > 日亜化学工業株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024014258
(43)【公開日】2024-02-01
(54)【発明の名称】データ転送遮断回路及びデータ転送遮断方法
(51)【国際特許分類】
H04L 25/02 20060101AFI20240125BHJP
【ＦＩ】
H04L25/02 R
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022116952
(22)【出願日】2022-07-22
(71)【出願人】
【識別番号】000226057
【氏名又は名称】日亜化学工業株式会社
(74)【代理人】
【識別番号】110003225
【氏名又は名称】弁理士法人豊栖特許事務所
(72)【発明者】
【氏名】松本 誠
【テーマコード（参考）】
5K029
【Ｆターム（参考）】
5K029AA06
5K029BB03
5K029HH29
5K029JJ10
5K029LL14
5K029LL16
(57)【要約】
【課題】素子間のタイミング仕様のばらつきによらず、コマンドの監視を確実に行えるようにする。
【解決手段】データ転送遮断回路１００は、制御ＩＣ１０と、メモリ部２０とを備える。制御ＩＣ１０は、予め監視対象の監視コマンドを記録するためのコマンド記録部１２と、一時記憶部１４に保持された入力コマンドを、コマンド記録部１２に記録された監視コマンドと比較する比較器１６と、入力コマンドを遮断可能な遮断器３０を備える。比較器１６は、一時記憶部１４に保持された入力コマンドが、コマンド記録部１２に記録された監視コマンドと一致すると判定した場合に、遮断器３０を動作させて入力コマンドのメモリ部２０への転送を遮断するよう構成している。コマンド記録部１２は、監視対象の監視コマンドとして、当該監視コマンドそのものと、当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドを記録している。
【選択図】図１
【解決手段】データ転送遮断回路１００は、制御ＩＣ１０と、メモリ部２０とを備える。制御ＩＣ１０は、予め監視対象の監視コマンドを記録するためのコマンド記録部１２と、一時記憶部１４に保持された入力コマンドを、コマンド記録部１２に記録された監視コマンドと比較する比較器１６と、入力コマンドを遮断可能な遮断器３０を備える。比較器１６は、一時記憶部１４に保持された入力コマンドが、コマンド記録部１２に記録された監視コマンドと一致すると判定した場合に、遮断器３０を動作させて入力コマンドのメモリ部２０への転送を遮断するよう構成している。コマンド記録部１２は、監視対象の監視コマンドとして、当該監視コマンドそのものと、当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドを記録している。
【選択図】図１
【特許請求の範囲】
【請求項1】
外部から入力される入力コマンドを入力する入力端子を備える制御ＩＣと、
前記制御ＩＣからデータ転送経路を介してメモリアクセス可能なメモリ部と
を備えるデータ転送遮断回路であって、
前記制御ＩＣは、
予め監視対象の監視コマンドを記録するためのコマンド記録部と、
前記入力端子から入力された前記入力コマンドを、前記メモリ部側に送出するデータ転送経路から分岐されて接続された、前記入力コマンドを一時的に保持する一時記憶部と、
前記一時記憶部に保持された前記入力コマンドを、前記コマンド記録部に記録された前記監視コマンドと比較する比較器と、
前記データ転送経路上に配置され、前記比較器の制御によってデータ転送経路で転送される前記入力コマンドを遮断可能な遮断器と、
を備え、
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記監視コマンドと一致すると判定した場合に、前記遮断器を動作させて入力コマンドの前記メモリ部への転送を遮断するよう構成しており、
前記コマンド記録部に、監視対象の監視コマンドとして、
当該監視コマンドそのものと、
当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドと、
を記録してなるデータ転送遮断回路。
前記制御ＩＣからデータ転送経路を介してメモリアクセス可能なメモリ部と
を備えるデータ転送遮断回路であって、
前記制御ＩＣは、
予め監視対象の監視コマンドを記録するためのコマンド記録部と、
前記入力端子から入力された前記入力コマンドを、前記メモリ部側に送出するデータ転送経路から分岐されて接続された、前記入力コマンドを一時的に保持する一時記憶部と、
前記一時記憶部に保持された前記入力コマンドを、前記コマンド記録部に記録された前記監視コマンドと比較する比較器と、
前記データ転送経路上に配置され、前記比較器の制御によってデータ転送経路で転送される前記入力コマンドを遮断可能な遮断器と、
を備え、
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記監視コマンドと一致すると判定した場合に、前記遮断器を動作させて入力コマンドの前記メモリ部への転送を遮断するよう構成しており、
前記コマンド記録部に、監視対象の監視コマンドとして、
当該監視コマンドそのものと、
当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドと、
を記録してなるデータ転送遮断回路。
【請求項2】
請求項１に記載のデータ転送遮断回路であって、
前記入力端子から入力される前記入力コマンドが、前記制御ＩＣ又は前記メモリ部で規定されている所定のセットアップ時間又はホールド時間よりも短いタイミングで入力されてなるデータ転送遮断回路。
前記入力端子から入力される前記入力コマンドが、前記制御ＩＣ又は前記メモリ部で規定されている所定のセットアップ時間又はホールド時間よりも短いタイミングで入力されてなるデータ転送遮断回路。
【請求項3】
請求項２に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、前記監視対象の監視コマンドを右に１ビット分ビットシフトさせたものであるデータ転送遮断回路。
前記シフト監視コマンドが、前記監視対象の監視コマンドを右に１ビット分ビットシフトさせたものであるデータ転送遮断回路。
【請求項4】
請求項３に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、前記監視対象の監視コマンドの先頭に１を付加したものであるデータ転送遮断回路。
前記シフト監視コマンドが、前記監視対象の監視コマンドの先頭に１を付加したものであるデータ転送遮断回路。
【請求項5】
請求項４に記載のデータ転送遮断回路であって、
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記シフト監視コマンドと、先頭の６ビット以上が一致すると判定した場合に、前記遮断器を動作させて前記入力コマンドの前記メモリ部への転送を遮断するよう構成してなるデータ転送遮断回路。
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記シフト監視コマンドと、先頭の６ビット以上が一致すると判定した場合に、前記遮断器を動作させて前記入力コマンドの前記メモリ部への転送を遮断するよう構成してなるデータ転送遮断回路。
【請求項6】
請求項３に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、前記監視対象の監視コマンドの先頭に０を付加したものであるデータ転送遮断回路。
前記シフト監視コマンドが、前記監視対象の監視コマンドの先頭に０を付加したものであるデータ転送遮断回路。
【請求項7】
請求項２に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、
左に１ビット分ビットシフトさせて、かつ
末尾に０又は１を付加したものであるデータ転送遮断回路。
前記シフト監視コマンドが、
左に１ビット分ビットシフトさせて、かつ
末尾に０又は１を付加したものであるデータ転送遮断回路。
【請求項8】
請求項１～７のいずれか一項に記載のデータ転送遮断回路であって、
前記制御ＩＣ及び前記メモリ部が、画素で構成された表示装置の表示を制御するものであるデータ転送遮断回路。
前記制御ＩＣ及び前記メモリ部が、画素で構成された表示装置の表示を制御するものであるデータ転送遮断回路。
【請求項9】
外部から入力コマンドを制御ＩＣに入力し、前記制御ＩＣからメモリ部にメモリアクセスされる回路において、前記入力コマンドを監視し、特定の監視コマンドを検出するとデータ転送を遮断するデータ転送遮断方法であって、
前記入力コマンドに対する監視対象の監視コマンドとして、
当該監視コマンドそのものと、
当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドと、
を、前記制御ＩＣのコマンド記録部に記録する工程と、
前記制御ＩＣに入力された前記入力コマンドを、前記メモリ部側に送出するデータ転送経路から分岐されて接続された一時記憶部に、一時的に保持する工程と、
前記一時記憶部に保持された前記入力コマンドを、前記コマンド記録部に記録された前記監視コマンドと比較器で比較する工程と、
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記監視コマンドと一致すると判定した場合に、前記データ転送経路上に配置された遮断器を動作させて、当該入力コマンドの前記メモリ部への転送を遮断する工程と、
を含むデータ転送遮断方法。
前記入力コマンドに対する監視対象の監視コマンドとして、
当該監視コマンドそのものと、
当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドと、
を、前記制御ＩＣのコマンド記録部に記録する工程と、
前記制御ＩＣに入力された前記入力コマンドを、前記メモリ部側に送出するデータ転送経路から分岐されて接続された一時記憶部に、一時的に保持する工程と、
前記一時記憶部に保持された前記入力コマンドを、前記コマンド記録部に記録された前記監視コマンドと比較器で比較する工程と、
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記監視コマンドと一致すると判定した場合に、前記データ転送経路上に配置された遮断器を動作させて、当該入力コマンドの前記メモリ部への転送を遮断する工程と、
を含むデータ転送遮断方法。
【請求項10】
請求項９に記載のデータ転送遮断方法であって、
前記入力コマンドが、前記制御ＩＣ又は前記メモリ部で規定されている所定のセットアップ時間又はホールド時間よりも短いタイミングで入力されてなるデータ転送遮断方法。
前記入力コマンドが、前記制御ＩＣ又は前記メモリ部で規定されている所定のセットアップ時間又はホールド時間よりも短いタイミングで入力されてなるデータ転送遮断方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、データ転送遮断回路及びデータ転送遮断方法に関する。
【背景技術】
【0002】
鉄道表示板や道路表示板等の電気機器を構成するデータ転送システムは、動作対象の電気機器と、この電気機器で実行される表示や出力などの動作を規定するデータを取得して制御ＩＣに送出するデータソース部と、データソース部からデータを取得して電気機器を制御する制御ＩＣと、制御ＩＣと接続されたメモリ部とで構成される。制御ＩＣとメモリ部とは、ＳＰＩインターフェース等の規格化されたインターフェースで接続されており、ＳＰＩ通信などによりデータの授受を行う。
【0003】
このような制御ＩＣとメモリ部と備えるメモリアクセス回路においては、従来、特定の場合にはメモリ部へのアクセスを遮断できるよう、図２７に示すように制御ＩＣ９１０側でコマンドを監視していた。具体的には、メモリアクセス回路９００の制御ＩＣ９１０がメモリ部９２０に送出するコマンドを監視して、遮断するべき定義と一致した場合には、メモリ部９２０へのアクセスを遮断する安全装置が提案されている（特許文献１）。
【0004】
しかしながら、コマンドを受取るタイミングが、所定の条件を満たさない場合には、制御ＩＣ９１０が遮断するべきコマンドをメモリ９２０にスルーしてしまうことが起こり得ることを、本願発明者は見出した。具体的には、制御ＩＣ９１０やメモリ９２０は、その動作を保証するため、セットアップ時間やホールド時間等のタイミングを仕様書で規定している。ここでセットアップ時間とは、制御ＩＣ９１０やメモリ９２０等を動作させるタイミングを規定する動作クロックのエッジに対して、入力されるデータが予め確定されている必要がある時間である。図２８のタイミングチャートに示すように、動作クロックのエッジに対して時間的にどれだけ早い時点で（図において左側）、データが確定している必要があることを規定する。またホールド時間とは、動作クロックのエッジに対して、入力されるデータが保持されている必要がある時間であり、図２８においては動作クロックのエッジよりも時間的に遅れて（図において右側）、データが保持されている必要があることを規定する。このようなセットアップ時間やホールド時間等のタイミング仕様は、使用する制御ＩＣ９１０やメモリ９２０等の半導体素子によって決まる固有の値である。
【0005】
しかしながら、このような制御ＩＣやメモリ部等の半導体素子は個体差があるため、タイミング仕様も素子毎に異なる。この結果として、入力されるデータのタイミングによっては、信号の遅延等が発生し、本来制御ＩＣで遮断したいコマンドが遮断されずにメモリ部側に送信されてしまう事態が起こり得ることが、本発明者の試験により判明した。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０２１－４３９４４号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
本開示の目的の一つは、素子間の個体差に起因するタイミング仕様のばらつきによらず、コマンドの監視を確実に行えるようにしたデータ転送遮断回路及びデータ転送遮断方法を提供することにある。
【課題を解決するための手段】
【0008】
本発明の一形態に係るデータ転送遮断回路は、外部から入力される入力コマンドを入力する入力端子を備える制御ＩＣと、前記制御ＩＣからデータ転送経路を介してメモリアクセス可能なメモリ部とを備えるデータ転送遮断回路であって、前記制御ＩＣは、予め監視対象の監視コマンドを記録するためのコマンド記録部と、前記入力端子から入力された前記入力コマンドを、前記メモリ部側に送出するデータ転送経路から分岐されて接続された、前記入力コマンドを一時的に保持する一時記憶部と、前記一時記憶部に保持された前記入力コマンドを、前記コマンド記録部に記録された前記監視コマンドと比較する比較器と、前記データ転送経路上に配置され、前記比較器の制御によってデータ転送経路で転送される前記入力コマンドを遮断可能な遮断器と、を備え、前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記監視コマンドと一致すると判定した場合に、前記遮断器を動作させて前記入力コマンドの前記メモリ部への転送を遮断するよう構成しており、前記コマンド記録部に、監視対象の監視コマンドとして、当該監視コマンドそのものと、当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドと、を記録している。
【0009】
本発明の他の形態に係るデータ転送遮断方法は、外部から入力コマンドを制御ＩＣに入力し、前記制御ＩＣからメモリ部にメモリアクセスされる回路において、前記入力コマンドを監視し、特定の監視コマンドを検出するとデータ転送を遮断するデータ転送遮断方法であって、入力コマンドに対する監視対象の監視コマンドとして、当該監視コマンドそのものと、当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドと、を、前記制御ＩＣのコマンド記録部に記録する工程と、前記制御ＩＣに入力された前記入力コマンドを、前記メモリ部側に送出するデータ転送経路から分岐されて接続された一時記憶部に、一時的に保持する工程と、前記一時記憶部に保持された前記入力コマンドを、前記コマンド記録部に記録された前記監視コマンドと比較器で比較する工程と、前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記監視コマンドと一致すると判定した場合に、前記データ転送経路上に配置された遮断器を動作させて、当該入力コマンドの前記メモリ部への転送を遮断する工程とを含む。
【発明の効果】
【0010】
上記形態に係るデータ転送遮断回路やデータ転送遮断方法によれば、制御ＩＣがメモリ部と同じ入力コマンドを読み取れない場合でも、遮断しておくべきコマンドを予め考慮したシフト監視コマンドを、本来の監視コマンドに加えてコマンド記録部で記録していることから、遮断するべきコマンドを確実に遮断することが可能となるデータ転送遮断回路を実現できる。
【図面の簡単な説明】
【0011】
【図1】一実施形態に係るデータ転送遮断回路を示すブロック図である。
【図2】遮断器の一例を示すブロック図である。
【図3】メモリアクセス回路に対するチップセレクト信号、データ入力信号、クロック信号のタイミングを示すタイミングチャートである。
【図4】所定のタイミングで８ビットのコマンドが制御ＩＣに入力される場合の、チップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図5】所定のタイミングで８ビットのコマンドがメモリに入力される場合の、チップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図6】８ビット目で遮断しようとする例を示すタイミングチャートである。
【図7】遮断信号をＳＣＫ信号で生成する様子を示すタイミングチャートである。
【図8】８ビットのコマンドが所定のタイミング以外で制御ＩＣに入力される場合の、チップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図9】８ビットのコマンドが所定のタイミング以外でメモリに入力される場合の、チップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図12】８ビットの非遮断コマンドが所定のタイミングで制御ＩＣに入力される場合の、チップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図13】８ビットの非遮断コマンドが所定のタイミングでメモリ部に入力される場合の、チップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図14】８ビットの遮断コマンドが所定のタイミングで制御ＩＣに入力される場合の、チップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図15】８ビットの遮断コマンドが所定のタイミングでメモリ部に入力される場合の、チップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図16】８ビットの遮断コマンドが所定のタイミング以外で制御ＩＣに入力される場合の、チップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図17】８ビットの遮断コマンドが所定のタイミング以外でメモリ部に入力される場合の、チップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図20】変形例に係るデータ転送遮断回路に対する制御ＩＣ入力のチップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図21】変形例に係るデータ転送遮断回路に対するメモリ入力のチップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図22】実施形態２に係るデータ転送遮断回路に対する制御ＩＣ入力のチップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図23】実施形態２に係るデータ転送遮断回路に対するメモリ入力のチップセレクト信号、データ入力信号、ＳＰＩクロック信号のタイミングを示すタイミングチャートである。
【図24】実施例１、比較例１の各通信装置の制御ＩＣの入力波形を示すイメージ図である。
【図25】実施例１に係る通信装置のメモリ部の入力波形を示すイメージ図である。
【図26】比較例１に係る通信装置のメモリ部の入力波形を示すイメージ図である。
【図27】メモリアクセス回路の一例を示す模式図である。
【図28】セットアップ時間とホールド時間を示すタイミングチャートである。
【発明を実施するための形態】
【0012】
以下、図面に基づいて本発明をさらに詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、及びそれらの用語を含む別の用語）を用いるが、それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が制限されるものではない。また、複数の図面に表れる同一符号の部分は同一もしくは同等の部分又は部材を示す。
【0013】
さらに以下に示す実施形態は、本発明の技術思想の具体例を示すものであって、本発明を以下に限定するものではない。また、以下に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限り、本発明の範囲をそれのみに限定する趣旨ではなく、例示することを意図したものである。また、一の実施の形態、実施例において説明する内容は、他の実施の形態、実施例にも適用可能である。また、図面が示す部材の大きさや位置関係等は、説明を明確にするため、誇張していることがある。
［実施形態１］
［実施形態１］
【0014】
実施形態１に係るデータ転送遮断回路１００のブロック図を図１に示す。この図に示すデータ転送遮断回路１００は、制御ＩＣ１０と、メモリ部２０とを備える。制御ＩＣ１０とメモリ部２０は、通信インターフェースを介して接続される。制御ＩＣ１０は通信インターフェースのデータ転送経路１１を介してメモリ部２０にメモリアクセス可能としている。メモリ部２０は、ＦＬＡＳＨ（登録商標）メモリやＲＯＭ等の半導体メモリが利用できる。
【0015】
通信インターフェースは、ＳＰＩインターフェース（Serial Peripheral Interface）が好適に利用できる。ＳＰＩインターフェースで、制御ＩＣ１０を通してメモリ部２０にアクセスできるように配線される。これら制御ＩＣ１０とメモリ部２０は、例えばプリント配線基板に配置されて、データ転送遮断回路１００を構成する。またデータ転送遮断回路１００は、画素で構成された表示装置の表示を制御するものに利用できる。例えば、鉄道やバスなどの公共交通機関の駅などで使用される表示板やディスプレイにおいて、制御ＩＣ１０とメモリ部２０を含むデータ転送遮断回路として適用できる。
（制御ＩＣ１０）
（制御ＩＣ１０）
【0016】
制御ＩＣ１０は、入力端子１７と、出力端子１８と、コマンド記録部１２と、一時記憶部１４と、比較器１６と、遮断器３０を備える。このような制御ＩＣ１０はプログラマブルＩＣであり、ＦＰＧＡやマイコン等が利用できる。
【0017】
入力端子１７は、外部から入力される入力コマンドを入力するための端子である。入力端子１７から入力される信号には、データ入力信号ＳＩ、チップセレクト信号、ＳＰＩクロック信号ＳＣＫ等が挙げられる。なお図１においては、作図の関係上、入力端子１７を１のみ示しているが、実際には複数の端子で構成されている。ここでは、入力端子１７は、データ入力端子、チップセレクト信号、ＳＰＩクロック端子を備えている。
【0018】
出力端子１８は、外部から入力される入力コマンドや、制御ＩＣ１０が生成した信号を出力するための端子である。出力端子１８には、データ出力信号、チップセレクト信号、ＳＰＩクロック信号ＳＣＫ等が含まれる。なおこれら入力端子１７や出力端子１８はＳＰＩ信号を使用したが、それに限らずＩ２Ｃ信号を使用してもよい。
【0019】
一時記憶部１４は、入力端子１７から入力された入力コマンドを一時的に保持する部材である。一時記憶部１４は、入力端子１７と接続されている。入力端子１７から入力されたデータをメモリ部２０側に送出するデータ転送経路１１の途中で分岐されて、一時記憶部１４に接続されている。この一時記憶部１４は、フリップフロップ等で構成される。一時記憶部１４であるレジスタで、制御ＩＣ１０は外部から入力端子１７を通じて入力されるコマンドを取込む。
（比較器１６）
（比較器１６）
【0020】
比較器１６は、一時記憶部１４に保持された入力コマンドを、コマンド記録部１２に記録された監視コマンドと比較するための部材である。
（選択信号１９）
（選択信号１９）
【0021】
選択信号１９は、比較器１６が遮断器３０を動作させる遮断信号である。これにより、入力コマンドが監視コマンドと一致すると比較器１６が判定すると、選択信号１９でもって遮断器３０を動作させ、入力コマンドのメモリ部２０への転送を遮断することが可能となる。
（遮断器３０）
（遮断器３０）
【0022】
遮断器３０は、データ転送経路１１の途中に開閉自在に配置されて、このデータ転送経路１１で転送される入力コマンドを選択的に遮断するための部材である。このような遮断器３０は、制御ＩＣ１０に組み込まれた論理回路やその他の制御回路により構成できる。その他の制御回路として、物理的にデータ転送経路１１を遮断するリレーやスイッチ、あるいはトライステートバッファ等のディスクリート素子などが利用できる。
【0023】
遮断器３０の一例を図２に示す。この図に示す遮断器３０は、ＯＲ回路３１と２つのＡＮＤ回路である第一ＡＮＤ回路３２と第二ＡＮＤ回路３３で構成されている。遮断器３０に対し、比較器１６から遮断信号が入力されると、データ転送経路１１が遮断される。ここでは遮断信号がＨＩＧＨのとき、遮断器３０による遮断が実行されるようにしている。遮断信号は、ＯＲ回路３１と第一ＡＮＤ回路３２、第二ＡＮＤ回路３３にそれぞれ入力される。ＯＲ回路３１では、遮断信号とチップセレクト信号ＸＣＳのＯＲ入力となっている。またＯＲ回路３１の出力は、遮断時にＨＩＧＨ固定となる。
【0024】
また第一ＡＮＤ回路３２の入力側には、遮断信号の反転入力とデータ入力信号ＳＩのＯＲが入力される。また第一ＡＮＤ回路３２の出力側は、遮断時にＬＯＷ固定となる。
【0025】
さらに第二ＡＮＤ回路３３の入力側には、遮断信号の反転入力とＳＰＩクロック信号ＳＣＫのＯＲが入力される。また第二ＡＮＤ回路３３の出力側も、遮断時にＬＯＷ固定となる。
【0026】
遮断器３０の開閉は、比較器１６で制御される。比較器１６は、一時記憶部１４に保持された入力コマンドが、コマンド記録部１２に記録された監視コマンドと一致すると判定した場合に、遮断器３０を動作させて入力コマンドのメモリ部２０への転送を遮断する。
（コマンド記録部１２）
（コマンド記録部１２）
【0027】
コマンド記録部１２は、予め規定された監視対象の監視コマンドを記録するための部材である。コマンド記録部１２は、定義された監視コマンドを保持しており、必要に応じて参照される。このようなコマンド記録部１２は、フリップフロップ等の記憶素子で構成される。コマンド記録部１２に記録される監視対象の監視コマンドとして、メモリ部２０の全消去コマンド、一部（領域）消去コマンド、スリープコマンド（省電力）等が挙げられる。メモリ部２０の全消去コマンドは、一般にユーザ側では不要のコマンドであるが、フラッシュメモリの仕様として準備されている。
（シフト監視コマンド）
（シフト監視コマンド）
【0028】
ここではコマンド記録部１２に、監視コマンドそのもののみならず、監視コマンドを構成するビットを１ビットずらしたシフト監視コマンドを付加している。このようにすることで、制御ＩＣ１０がメモリ部２０と同じ入力コマンドを読み取れない場合でも、遮断しておくべきコマンドを予め考慮したシフト監視コマンドを、本来の監視コマンドに加えてコマンド記録部１２で記録することで、正しく監視コマンドを監視できる。
【0029】
入力信号のビット数は、４ビットや８ビットなど、任意の値が利用できる。４ビットの場合は、コマンドの先頭の２ビット以上を制御ＩＣ１０が受領した段階で、遮断信号の要否を判定できるようにすることが好ましい。また８ビットの場合は、コマンドの先頭の６ビットを制御ＩＣ１０が受領した段階で、遮断信号の要否を判定できるようにすることが好ましい。このようにすることで、遮断信号の生成の遅れにより、メモリ部２０で監視コマンドが実行されてしまう事態を効果的に阻止できる。
【0030】
例えば比較器１６は、一時記憶部１４に保持された入力コマンドが、コマンド記録部１２に記録されたシフト監視コマンドと、先頭の６ビット以上が一致すると判定した場合に、遮断器３０を動作させて入力コマンドのメモリ部２０への転送を遮断するよう構成してもよい。これにより、比較器１６による入力コマンドの監視と並行してメモリ部２０に入力コマンドを転送しても、メモリ部２０で入力コマンドが全ビット取り込まれて実行される前に、メモリ部２０への入力コマンド転送を遮断して、コマンド監視の実効性を維持できる。
【0031】
制御ＩＣ１０は、比較器１６によってコマンド記録部１２に記録された定義とコマンドを比較し、両者が一致した場合にメモリへのアクセスを遮断する。特に、入力端子１７から入力される入力コマンドが、制御ＩＣ１０やメモリ部２０で規定されているセットアップ時間又はホールド時間よりも短いタイミングで入力される場合に、有効となる。つまり制御ＩＣ１０やメモリ部２０の動作が保証された規定のタイミングよりも短いタイミングで動作させながらも、本来の監視コマンドと共にシフト監視コマンドも監視することで、遮断するべきコマンドを確実に遮断することが可能となるデータ転送遮断回路１００を実現できる。
【0032】
従来、メモリへのアクセスを遮断するためコマンドを監視していたが、使用する機器や部材の個体差に起因するばらつきにより、タイミング仕様を満たさない場合には、遮断すべき監視コマンドを遮断することができないケースが発生することを、本発明者は見出した。例えば図２７に示すメモリアクセス回路において、制御ＩＣ９１０がメモリ９２０のコマンドを監視して、遮断するべき定義と一致した場合にメモリ９２０へのアクセスを遮断する場合を考える。このメモリアクセス回路のチップセレクト信号ＸＣＳ、データ入力信号ＳＩ、ＳＰＩクロック信号ＳＣＫを、図３のタイミングチャートに示す。ここで、遮断すべき監視コマンドを４ビットの０１１０ｂとする。なお末尾のｂは２進数表記を示す。また１６進数など、他の表記としてもよいことはいうまでもない。そして、この監視コマンドに相当する０１１０ｂが入力されたと仮定すると、本来であれば図３のＳＰＩクロック信号ＳＣＫに従い、０１１０ｂが図２７のメモリアクセス回路に順次入力され、制御ＩＣ９１０が監視コマンドと合致すると判別して、メモリ９２０への送出を禁止することが期待される。
【0033】
しかしながら、メモリアクセス回路がタイミング仕様のスペックを満たさない場合に、認識されるコマンドに狂いが生じることがある。例えば監視コマンドに相当するデータ０１１０ｂが入力されても、ＳＩ－ＳＣＫ入力のタイミングによっては、制御ＩＣ９１０側で入力された信号を処理するセットアップ時間が小さい結果、データを取り込めずに、本来１であるビットが認識されず０となってしまうことがある。この結果、制御ＩＣ９１０が認識するコマンド００１１ｂと、メモリ９２０が認識するコマンド０１１０ｂに違いが生じて、制御ＩＣ９１０は遮断するべきコマンド０１１０ｂをメモリ９２０にスルーしてしまう事態が生じ得る。そして、一方でメモリ９２０では、０１１０ｂと認識される事態が起こり得る。
【0034】
この様子を、８ビットのコマンドで図４、図５のタイミングチャートに基づいて説明する。ここでは、遮断するべきコマンドを１１０００１１１ｂとする。まず、正常にコマンドが通信された場合は、図４に示すようにコマンドの通信は制御ＩＣ９１０へ１→１→０→０・・・→１→１の順に、１ビット毎に通信される。一方、メモリ９２０側では、図５に示すように制御ＩＣ９１０が６発のＳＣＫで１１０００１ｂを受取った時点で遮断し、メモリ９２０には８ビットのデータが入力されず無効なコマンドとなる。
【0035】
ここで、遮断したいコマンドの場合は、８ビット目まで通信してから制御すると、誤って遮断したいコマンドをスルーしてしまう可能性がある。すなわち図６、図７に示すように遮断信号のタイミングが遅れる場合があるため、８ビット目で遮断しても間に合わない可能性がある。遮断信号は図７に示すようにＳＣＫで生成されるため、立上りに対して時間が遅れる。またひげ状のパルス（グリッチ、ハザード等とも呼ばれる）が生成される恐れもある。このため、リスク回避の観点から、６ビット目で判断する。
【0036】
一方で、所定のタイミングでコマンドが通信されなかった場合のタイミングチャートを図８、図９に示す。図８、図９に示すように、所定のタイミングで通信されないことによって、制御ＩＣ９１０とメモリ９２０とで、コマンドの認識にズレが生じる。本来であれば遮断したいコマンドである１１０００１１１ｂがメモリ９２０にスルーされてしまい、遮断されない事態となる。ここではセットアップ時間がタイミング仕様の最小値よりも小さい結果、図８に示すように制御ＩＣ９１０側ではコマンド１１１０００１１ｂを１発目のＳＣＫから認識できている一方で、図９に示すようにメモリ９２０側では、１発目のＳＣＫを認識できずに遮断するべきコマンド１１０００１１１ｂを実行してしまう。
【0037】
このように、本来遮断したい信号、例えばメモリの全消去コマンドが誤ってメモリに送信されてしまうと、メモリの内部がクリアされてしまい、メモリに制御ＩＣのプログラムデータが納められている場合などは、動作自体できなくなる事態が起こり得る。
【0038】
制御ＩＣのスペックシートには、セットアップ時間やホールド時間等のタイミング仕様の記載がある。このタイミング仕様は、すべてのＩＣが確実に動作する値であって、それよりも小さい値であっても動作する場合がある。一方で、所定のタイミング、すなわちタイミング仕様で規定されたセットアップ時間やホールド時間よりも短い間隔で入力信号が入ると、コマンドの取込みが１ビットずれた状態となることもあり得る。例えば図１０の制御ＩＣ１０の入力タイミングチャートに示すように、遮断するべき監視コマンドが０１１０ｂの場合、制御ＩＣ１０が１発目のＳＣＫからコマンドを認識できると、コマンドは１０１１ｂとなり、遮断できずにメモリ部にスルーしてしまう。なお図１０の例では、ＸＣＳ－ＳＣＫでタイミング違反が起きた場合を示している。
【0039】
そこで本実施形態においては、メモリ部２０へのアクセスを遮断するべき監視コマンドに対して、定義を１ビットずらしたシフト監視コマンドを用意する。これによって、タイミング仕様のスペックを満たさない入力であった場合でも、メモリ部２０へのアクセスを遮断できるようになる。例えば遮断するべき監視コマンドが０１１０の場合に、シフト監視コマンドとして１０１１ｂを追加することで、図１１のメモリ部２０入力のタイミングチャートに示すように、メモリ部２０へのアクセスを遮断できるようになる。この例では、監視コマンドを４ビットとしているため、入力信号の３ビット目で遮断するか否かの判断を行っている。
【0040】
シフト監視コマンドは、監視対象の監視コマンドを右に、すなわち時間的に遅い方に１ビット分、ビットシフトさせたものとできる。この構成により、制御ＩＣ１０やメモリ部２０が所定のタイミングよりも短いタイミングで入力されたコマンドに反応できない場合でも、これに対応させたシフト監視コマンドを付加することで遮断するべきコマンドを確実に遮断することができる。
【0041】
またシフト監視コマンドは、監視対象の監視コマンドの先頭に１を付加したものとしてもよい。これにより、所定のタイミングよりも短いタイミングで入力された場合でも、遮断するべきコマンドを確実に遮断することができる。
【0042】
さらにシフト監視コマンドは、監視対象の監視コマンドの先頭に０を付加したものとしてもよい。これにより、所定のタイミングよりも短いタイミングで入力された場合でも、遮断するべきコマンドを確実に遮断することができる。
【0043】
一方でシフト監視コマンドを、左に１ビット分ビットシフトさせて、かつ末尾に０又は１を付加したものとすることもできる。このような構成により、所定のタイミングよりも短いタイミングで入力された場合でも、遮断するべきコマンドを確実に遮断することができる。なお、将来使う必要が生じたコマンドやメモリに使いたいコマンドが増える場合も想定されるため、遮断するべきコマンドは必要最低限とすることが好ましい。
（８ビットコマンドの例）
（８ビットコマンドの例）
【0044】
この様子を、遮断するべきコマンドを１１０００１１１ｂとした８ビットのコマンドで行う例を、図１２～図１７のタイミングチャートに基づいて説明する。ここでは監視コマンド１１０００１１１ｂに基づいて、シフト監視コマンド１１１０００１１ｂを定義し、コマンド記録部１２に追加する。シフト監視コマンドは、監視コマンドを１ビットずらして、一番左のビットに１もしくは０を追加したコマンドである。まず、正常に通信が行われる場合を、図１２～図１５のタイミングチャートに基づいて説明する。
（所定のタイミングで通信下の非遮断コマンドの場合）
（所定のタイミングで通信下の非遮断コマンドの場合）
【0045】
遮断コマンドでないコマンド（ここでは非遮断コマンド０００００１１０ｂ）が所定のタイミングで通信された場合は、図１２の制御ＩＣ１０側入力、図１３のメモリ部２０側入力のタイミングチャートに示すように、制御ＩＣがメモリへコマンドをそのままスルーする。
（正常通信下の遮断コマンドの場合）
（正常通信下の遮断コマンドの場合）
【0046】
一方、遮断コマンドが所定のタイミングで通信された場合、図１４の制御ＩＣ１０側入力、図１５のメモリ部２０側入力のタイミングチャートに示すように、制御ＩＣ１０がコマンドを遮断する。上述の通り監視コマンドとして１１０００１１１ｂが定義されているところ、ここでは図１５に示すように、制御ＩＣ１０が６発のＳＣＫで１１０００１ｂを受取った時点で遮断する。この結果、メモリ部２０には８ビットのデータが入力されず、無効なコマンドとなる。
（所定のタイミングよりも短いタイミング常通信下の遮断コマンドの場合）
（所定のタイミングよりも短いタイミング常通信下の遮断コマンドの場合）
【0047】
また、所定のタイミングで通信されなかった場合に、遮断コマンドが送信されると、図１６の制御ＩＣ１０側入力、図１７のメモリ部２０側入力のタイミングチャートに示すように、制御ＩＣ１０がコマンドを遮断する。上述の通りシフト監視コマンドとして新たに１１１０００１１ｂが定義されているところ、ここでは図１６に示すように、制御ＩＣ１０側がシフト遮断コマンドを認識しているので、図１７に示すように、制御ＩＣ１０が６発目のＳＣＫで１１１０００ｂを受取った時点で遮断される。この結果、メモリ部２０には８ビットのデータが入力されず、無効なコマンドとなる。
（データ転送遮断方法）
（データ転送遮断方法）
【0048】
ここで、外部から入力コマンドを制御ＩＣ１０に入力し、制御ＩＣ１０からメモリ部２０にメモリアクセスされる回路において、入力コマンドを監視し、特定の監視コマンドを検出するとデータ転送を遮断するデータ転送遮断方法について説明する。まず設定段階として、入力コマンドに対する監視対象の監視コマンドを設定する。具体的には、監視コマンドそのものと、この監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドとを定義し、これらを制御ＩＣ１０のコマンド記録部１２に記録する。
【0049】
次に運用段階として、制御ＩＣ１０に入力された入力コマンドを、メモリ部２０側に送出するデータ転送経路１１から分岐されて接続された一時記憶部１４に、一時的に保持する。そして一時記憶部１４に保持された入力コマンドを、コマンド記録部１２に記録された監視コマンドと比較器１６で比較する。ここで比較器１６は、一時記憶部１４に保持された入力コマンドが、コマンド記録部１２に記録された監視コマンドと一致すると判定した場合に、データ転送経路１１上に配置された遮断器３０を動作させて、当該入力コマンドのメモリ部２０への転送を遮断する。これにより、制御ＩＣ１０がメモリ部２０と同じ入力コマンドを読み取れない場合でも、遮断しておくべきコマンドを予め考慮したシフト監視コマンドを、本来の監視コマンドに加えてコマンド記録部１２で記録していることから、遮断するべきコマンドを確実に遮断することができる。
【0050】
入力コマンドは、制御ＩＣ１０又はメモリ部２０で規定されている所定のセットアップ時間又はホールド時間よりも短いタイミングで入力されている場合がある。このような場合であっても、制御ＩＣ１０の動作が保証された規定のタイミングよりも短いタイミングで動作させながら、本来の監視コマンドと共にシフト監視コマンドも監視することで、遮断するべきコマンドを確実に遮断することが可能となるデータ転送遮断回路１００を実現できる。
【0051】
制御ＩＣ１０は、ＳＰＩ信号をメモリ部２０に転送しながら、並行してコマンドを一時記憶部１４に取込む。このようにメモリ部２０への転送と制御ＩＣ１０での取り込みが同時に行われるため、制御ＩＣ１０によるコマンドの読み込みが終わった後では、メモリ部２０へのコマンド転送の遮断が間に合わない可能性がある。このため、監視コマンドのすべてのビットが一致した段階で、転送禁止の判定を行うのでなく、監視コマンドを構成するビットの内、一部が一致した段階で、転送を禁止するように構成することが好ましい。
【0052】
例えばコマンドが４ビットであれば２ビット目、又は３ビット目の取込みで遮断することが好ましい。
【0053】
実施形態１における監視コマンドの定義は、図１８、図１９に示すように、遮断したいコマンドを１ビット後ろ（右）にずらし、後ろ（右）にずらした結果として先頭に１を付加したものである。すなわち、遮断するべき監視コマンドが０１１０ｂの場合において、図１８に示すように制御ＩＣ１０入力のセットアップ時間が小さくても、最初のクロック信号ＳＣＫの立ち上がりのタイミングで制御ＩＣ１０が反応し、遮断するべき監視コマンド０１１０ｂが検出されない状態となる。そこで実施形態１において、遮断するべき監視コマンド０１１０ｂに対して、シフト監視コマンドとして１０１１ｂを追加し、さらに３発目のクロック信号ＳＣＫで遮断するよう構成することで、図１９に示すように、意図通りにメモリ部２０へのアクセスを遮断できるようになる。この結果、入力されるＳＰＩ信号が所定のタイミングより小さいことにより、制御ＩＣ１０は反応できているのに、メモリ部２０が反応できない状況においても、所望のコマンド監視制御を正しく動作させることができる。なお、図１８、図１９の例では、入力信号はノーマリーハイ（ＳＩのデフォルト状態がＨレベル）としている。
【0054】
図１８、図１９に示すように、ＸＣＳ信号とＳＣＫ信号のセットアップ時間が小さいことにより、制御ＩＣ１０は反応できて１発目のＳＣＫ信号のタイミングからデータ入力ＳＩを取込めるものの、メモリ部２０は反応できず、２発目のＳＣＫ信号から初めてＳＩを取込む場合がある。この場合において、遮断するべきコマンドと同じ０１１０ｂのみを監視コマンドとしてしまうと、メモリ部２０に遮断するべきコマンドをスルーしてしまう事態が起こり得る。これに対して、本実施形態１に係るデータ転送遮断回路１００では、追加で１０１１ｂをシフト監視コマンドとして追加することで、このような事態が生じないように、メモリ部２０のアクセスを遮断できる。
［変形例］
［変形例］
【0055】
また監視コマンドは、図２０、図２１のタイミングチャートに示すように、遮断したいコマンドを１ビット後ろ（右）にずらし、後ろ（右）にずらした結果として先頭に０を付加したものとしてもよい。これにより、入力されるＳＰＩ信号が所定のタイミングより小さいことにより、制御ＩＣ１０は反応できないものの、メモリ部２０が反応できる状況であっても、遮断すべきコマンドのスルーを回避できる。ここでは、入力信号はノーマリーロウ（ＳＩのデフォルト状態がＬレベル）とした。例えば遮断するべきコマンドを０１１０ｂとする場合に、監視コマンドを０１１０ｂのみとする場合は、図２０の制御ＩＣ１０入力のタイミングチャートに示すようにセットアップ時間がタイミング仕様よりも短い場合等に、コマンドを読み取れずに００１１ｂと判断されて、スルーしてしまう事態が起こり得る。
【0056】
これに対し、本実施形態に係るデータ転送遮断回路１００においては、遮断するべきコマンド０１１０ｂに対し、上述の通りシフト監視コマンドとして００１１ｂを追加することで、図２１のメモリ部２０入力のタイミングチャートに示すように、３発目のＳＣＫ信号で遮断が可能となる。
このように、ＳＩ－ＳＣＫのセットアップ時間が小さいことにより、仮に制御ＩＣ１０は反応できずに１つ前の状態のＳＩを取込む一方で、メモリ部２０は反応できて今の状態のＳＩを取込む場合がある場合でも、図２１のように定義を００１１とするシフト監視コマンドを追加しておけばメモリ部２０へのアクセスを遮断できるようになる。
［実施形態２］
このように、ＳＩ－ＳＣＫのセットアップ時間が小さいことにより、仮に制御ＩＣ１０は反応できずに１つ前の状態のＳＩを取込む一方で、メモリ部２０は反応できて今の状態のＳＩを取込む場合がある場合でも、図２１のように定義を００１１とするシフト監視コマンドを追加しておけばメモリ部２０へのアクセスを遮断できるようになる。
［実施形態２］
【0057】
実施形態２に係るデータ転送遮断回路では、シフト監視コマンドとして、図２２、図２３のタイミングチャートに示すように、遮断したいコマンドを１ビット前（左）にずらし、前（左）にずらすと共に、最後に０（または１）を付加する。これにより、入力されるＳＰＩ信号が所定のタイミングより小さいことにより、制御ＩＣ１０が反応できない一方、メモリ部２０は反応できる状況でも、正しくコマンドの監視制御を実現できる。ここでは入力信号はノーマリーロウ（ＳＩのデフォルト状態がＬレベル）とした。
【0058】
具体的には、ＸＣＳ－ＳＣＫのセットアップ時間が小さいことにより、制御ＩＣ１０は１発目のＳＣＫでは反応できず、２発目のＳＣＫからＳＩを取込む一方、メモリ部２０は反応でき、１発目のＳＣＫからＳＩを取込む場合がある。この場合において、図２２の制御ＩＣ１０入力のタイミングチャートに示すように、監視コマンドを０１１０ｂとした場合は、メモリ部２０に遮断するべきコマンドをスルーしてしまう。これに対し、シフト監視コマンドとして１１００ｂを追加しておけば、図２３のメモリ部２０側入力のタイミングチャートに示すように２発目のＳＣＫ信号でメモリ部２０へのアクセスを遮断できる。
［実施例１、比較例１］
［実施例１、比較例１］
【0059】
次に実施例１に係る通信装置を試作し、本実施形態に係るデータ転送遮断回路の有効性を確認した。ここでは、制御ＩＣ１０とメモリ部２０に、それぞれＦＰＧＡとＦＬＡＳＨ（登録商標）メモリを使用した。メモリ部２０に対して遮断したいコマンドは、全消去コマンドであるＣ７ｈとした。したがって、制御ＩＣ１０の遮断するべき監視コマンドはＣ７ｈであり、シフト監視コマンドはＥ３ｈと定義した。ここで定義Ｅ３ｈ（１１１０００１１ｂ）は、遮断するべき監視コマンドＣ７ｈ（１１０００１１１ｂ）を後ろ（右）に１ビットずらしたものである。また、後ろにずらした結果として先頭に１を付加している。
【0060】
なお、比較例１に係る通信装置として、遮断するべきコマンドとして、監視コマンドＣ７ｈのみを定義した以外は、実施例１に係る通信装置と同じとした。ここでは、テクトロニクス＆フルーク社製オシロスコープ型番ＭＤＯ３０５４を用いて、制御ＩＣ１０とメモリ部２０への入力波形を取得し、さらにＸＣＳ－ＳＣＫのセットアップ時間を自動測定した。また実施例１、比較例１の各通信装置に対して、ＸＣＳ－ＳＣＫのセットアップ時間を、タイミング仕様の最小１０ｎｓより小さい時間で制御ＩＣ１０に入力した。この結果、実施例１、比較例１の各通信装置の制御ＩＣ１０はいずれも、ＳＣＫの１発目から反応でき、コマンドＥ３ｈ（１１１０００１１ｂ）を認識した。ここで、実施例１、比較例１の各通信装置の制御ＩＣ１０の入力波形を、図２４に示す。この図において、オシロスコープのＣｈ２はＸＣＳを、Ｃｈ４はＳＩを、Ｃｈ３はＳＣＫを、それぞれ示している。
【0061】
また実施例１に係る通信装置のシフト監視コマンドはＥ３ｈ（１１１０００１１ｂ）であるため、メモリ部２０への信号を遮断した。ここで、実施例１に係る通信装置のメモリ部２０の入力波形を、図２５に示す。この図においても、オシロスコープのＣｈ１はメモリ部２０入力のＸＣＳを、Ｃｈ４はＳＩを、Ｃｈ３はＳＣＫを、それぞれ示している。この図に示すように、シフト監視コマンドの６ビットが一致しており、ＳＣＫの６発目以降を遮断できていることが確認できる。
【0062】
一方で、比較例１に係る通信装置の監視コマンドはＣ７ｈ（１１０００１１１ｂ）であるため、メモリ部２０へ信号をスルーしてしまい、メモリ部２０の内容が全消去されてしまった。ここで、比較例１に係る通信装置のメモリ部２０の入力波形を、図２６に示す。この図においても、オシロスコープのＣｈ１はメモリ部２０入力のＸＣＳを、Ｃｈ４はＳＩを、Ｃｈ３はＳＣＫを、それぞれ示している。この図に示すように、メモリ部２０はＸＣＳ－ＳＣＫのセットアップ時間がタイミング仕様の最小１０ｎｓに満たないため最初のＳＣＫに反応できず、次のＳＣＫからＳＩを取込む結果、遮断するべきコマンドＣ７ｈ（１１０００１１１ｂ）を認識してしまい、メモリ部２０の内容が全消去されてしまった。
【0063】
以上の結果から、実施例１に係る通信装置は頑強なＳＰＩ遮断回路を有していると評価できる。
【0064】
本発明は、以下のような態様で実施することもできる。
【0065】
［項１］
外部から入力される入力コマンドを入力する入力端子を備える制御ＩＣと、
前記制御ＩＣからデータ転送経路を介してメモリアクセス可能なメモリ部と
を備えるデータ転送遮断回路であって、
前記制御ＩＣは、
予め監視対象の監視コマンドを記録するためのコマンド記録部と、
前記入力端子から入力された前記入力コマンドを、前記メモリ部側に送出するデータ転送経路から分岐されて接続された、前記入力コマンドを一時的に保持する一時記憶部と、
前記一時記憶部に保持された前記入力コマンドを、前記コマンド記録部に記録された前記監視コマンドと比較する比較器と、
前記データ転送経路上に配置され、前記比較器の制御によって前記データ転送経路で転送される前記入力コマンドを遮断可能な遮断器と、
を備え、
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記監視コマンドと一致すると判定した場合に、前記遮断器を動作させて入力コマンドの前記メモリ部への転送を遮断するよう構成しており、
前記コマンド記録部に、監視対象の監視コマンドとして、
当該監視コマンドそのものと、
当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドと、
を記録してなるデータ転送遮断回路。
外部から入力される入力コマンドを入力する入力端子を備える制御ＩＣと、
前記制御ＩＣからデータ転送経路を介してメモリアクセス可能なメモリ部と
を備えるデータ転送遮断回路であって、
前記制御ＩＣは、
予め監視対象の監視コマンドを記録するためのコマンド記録部と、
前記入力端子から入力された前記入力コマンドを、前記メモリ部側に送出するデータ転送経路から分岐されて接続された、前記入力コマンドを一時的に保持する一時記憶部と、
前記一時記憶部に保持された前記入力コマンドを、前記コマンド記録部に記録された前記監視コマンドと比較する比較器と、
前記データ転送経路上に配置され、前記比較器の制御によって前記データ転送経路で転送される前記入力コマンドを遮断可能な遮断器と、
を備え、
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記監視コマンドと一致すると判定した場合に、前記遮断器を動作させて入力コマンドの前記メモリ部への転送を遮断するよう構成しており、
前記コマンド記録部に、監視対象の監視コマンドとして、
当該監視コマンドそのものと、
当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドと、
を記録してなるデータ転送遮断回路。
【0066】
［項２］
項１に記載のデータ転送遮断回路であって、
前記入力端子から入力される前記入力コマンドが、前記制御ＩＣ又は前記メモリ部で規定されている所定のセットアップ時間又はホールド時間よりも短いタイミングで入力されてなるデータ転送遮断回路。
項１に記載のデータ転送遮断回路であって、
前記入力端子から入力される前記入力コマンドが、前記制御ＩＣ又は前記メモリ部で規定されている所定のセットアップ時間又はホールド時間よりも短いタイミングで入力されてなるデータ転送遮断回路。
【0067】
［項３］
項１又は２に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、前記監視対象の監視コマンドを右に１ビット分ビットシフトさせたものであるデータ転送遮断回路。
項１又は２に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、前記監視対象の監視コマンドを右に１ビット分ビットシフトさせたものであるデータ転送遮断回路。
【0068】
［項４］
項１～３のいずれか一項に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、前記監視対象の監視コマンドの先頭に１を付加したものであるデータ転送遮断回路。
項１～３のいずれか一項に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、前記監視対象の監視コマンドの先頭に１を付加したものであるデータ転送遮断回路。
【0069】
［項５］
項１～４のいずれか一項に記載のデータ転送遮断回路であって、
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記シフト監視コマンドと、先頭の６ビット以上が一致すると判定した場合に、前記遮断器を動作させて前記入力コマンドの前記メモリ部への転送を遮断するよう構成してなるデータ転送遮断回路。
項１～４のいずれか一項に記載のデータ転送遮断回路であって、
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記シフト監視コマンドと、先頭の６ビット以上が一致すると判定した場合に、前記遮断器を動作させて前記入力コマンドの前記メモリ部への転送を遮断するよう構成してなるデータ転送遮断回路。
【0070】
［項６］
項１～３のいずれか一項に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、前記監視対象の監視コマンドの先頭に０を付加したものであるデータ転送遮断回路。
項１～３のいずれか一項に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、前記監視対象の監視コマンドの先頭に０を付加したものであるデータ転送遮断回路。
【0071】
［項７］
項１又は２に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、
左に１ビット分ビットシフトさせて、かつ
末尾に０又は１を付加したものであるデータ転送遮断回路。
項１又は２に記載のデータ転送遮断回路であって、
前記シフト監視コマンドが、
左に１ビット分ビットシフトさせて、かつ
末尾に０又は１を付加したものであるデータ転送遮断回路。
【0072】
［項８］
項１～７のいずれか一項に記載のデータ転送遮断回路であって、
前記制御ＩＣ及び前記メモリ部が、画素で構成された表示装置の表示を制御するものであるデータ転送遮断回路。
項１～７のいずれか一項に記載のデータ転送遮断回路であって、
前記制御ＩＣ及び前記メモリ部が、画素で構成された表示装置の表示を制御するものであるデータ転送遮断回路。
【0073】
［項９］
外部から入力コマンドを制御ＩＣに入力し、前記制御ＩＣからメモリ部にメモリアクセスされる回路において、前記入力コマンドを監視し、特定の監視コマンドを検出するとデータ転送を遮断するデータ転送遮断方法であって、
前記入力コマンドに対する監視対象の監視コマンドとして、
当該監視コマンドそのものと、
当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドと、
を、前記制御ＩＣのコマンド記録部に記録する工程と、
前記制御ＩＣに入力された前記入力コマンドを、前記メモリ部側に送出するデータ転送経路から分岐されて接続された一時記憶部に、一時的に保持する工程と、
前記一時記憶部に保持された前記入力コマンドを、前記コマンド記録部に記録された前記監視コマンドと比較器で比較する工程と、
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記監視コマンドと一致すると判定した場合に、前記データ転送経路上に配置された遮断器を動作させて、当該入力コマンドの前記メモリ部への転送を遮断する工程と、
を含むデータ転送遮断方法。
外部から入力コマンドを制御ＩＣに入力し、前記制御ＩＣからメモリ部にメモリアクセスされる回路において、前記入力コマンドを監視し、特定の監視コマンドを検出するとデータ転送を遮断するデータ転送遮断方法であって、
前記入力コマンドに対する監視対象の監視コマンドとして、
当該監視コマンドそのものと、
当該監視コマンドを構成するビットを、１ビットずらしたシフト監視コマンドと、
を、前記制御ＩＣのコマンド記録部に記録する工程と、
前記制御ＩＣに入力された前記入力コマンドを、前記メモリ部側に送出するデータ転送経路から分岐されて接続された一時記憶部に、一時的に保持する工程と、
前記一時記憶部に保持された前記入力コマンドを、前記コマンド記録部に記録された前記監視コマンドと比較器で比較する工程と、
前記比較器は、前記一時記憶部に保持された前記入力コマンドが、前記コマンド記録部に記録された前記監視コマンドと一致すると判定した場合に、前記データ転送経路上に配置された遮断器を動作させて、当該入力コマンドの前記メモリ部への転送を遮断する工程と、
を含むデータ転送遮断方法。
【0074】
［項１０］
項９に記載のデータ転送遮断方法であって、
前記入力コマンドが、前記制御ＩＣ又は前記メモリ部で規定されている所定のセットアップ時間又はホールド時間よりも短いタイミングで入力されてなるデータ転送遮断方法。
項９に記載のデータ転送遮断方法であって、
前記入力コマンドが、前記制御ＩＣ又は前記メモリ部で規定されている所定のセットアップ時間又はホールド時間よりも短いタイミングで入力されてなるデータ転送遮断方法。
【産業上の利用可能性】
【0075】
本発明のデータ転送遮断回路及びデータ転送遮断方法は、画素で構成された表示装置に組み込んで利用できる。例えば、鉄道の駅や飛行機の空港、バスのバス停などで使用される表示板やディスプレイにおけるデータ転送遮断に適用できる。
【符号の説明】
【0076】
１００…データ転送遮断回路
１０…制御ＩＣ
１１…データ転送経路
１２…コマンド記録部
１４…一時記憶部
１６…比較器
１７…入力端子
１８…出力端子
１９…選択信号
２０…メモリ部
３０…遮断器
３１…ＯＲ回路
３２…第一ＡＮＤ回路
３３…第二ＡＮＤ回路
９００…メモリアクセス回路
９１０…制御ＩＣ
９２０…メモリ部
１０…制御ＩＣ
１１…データ転送経路
１２…コマンド記録部
１４…一時記憶部
１６…比較器
１７…入力端子
１８…出力端子
１９…選択信号
２０…メモリ部
３０…遮断器
３１…ＯＲ回路
３２…第一ＡＮＤ回路
３３…第二ＡＮＤ回路
９００…メモリアクセス回路
９１０…制御ＩＣ
９２０…メモリ部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】