特開 2024-143862 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024143862

(43)【公開日】2024-10-11

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/768 20060101AFI20241003BHJP

   C23C 16/34 20060101ALI20241003BHJP

   H01L 21/28 20060101ALI20241003BHJP

【ＦＩ】

H01L21/90 A

C23C16/34

H01L21/28 301R

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2023056778

(22)【出願日】2023-03-30

(71)【出願人】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】三好 浩介

【テーマコード（参考）】

4K030

4M104

5F033

【Ｆターム（参考）】

4K030AA06

4K030AA11

4K030BA18

4K030BA38

4K030BA44

4K030CA04

4K030CA12

4K030DA04

4K030FA01

4K030LA02

4K030LA15

4M104AA01

4M104BB14

4M104CC01

4M104DD07

4M104DD16

4M104DD23

4M104DD43

4M104EE12

4M104FF17

4M104FF18

4M104HH09

5F033JJ18

5F033JJ19

5F033JJ33

5F033KK01

5F033KK15

5F033NN06

5F033NN07

5F033PP11

5F033QQ09

5F033QQ37

5F033QQ48

5F033QQ53

5F033QQ73

5F033QQ82

5F033QQ94

5F033RR04

5F033SS04

5F033SS13

5F033SS15

5F033TT02

5F033XX14

5F033XX19

(57)【要約】

【課題】ＭＯ－ＣＶＤ法を用いてバリア層を形成した場合にその上位層である金属層との剥がれを抑制する半導体製造方法を得ることを目的とする。
【解決手段】半導体装置の製造方法は、基板上に絶縁層を積層する工程と、前記絶縁層を貫通するコンタクトホールを形成する工程と、前記コンタクトホール内にバリア層を形成する工程と、を備え、前記バリア層を形成する工程では、前記バリア層の膜ストレスの方向が、前記絶縁層の最表面を形成する絶縁膜の膜ストレスの方向と一致するように、前記バリア層が形成される。
【選択図】図３

【特許請求の範囲】

【請求項1】

基板上に絶縁層を積層する工程と、
前記絶縁層を貫通するコンタクトホールを形成する工程と、
前記コンタクトホール内にバリア層を形成する工程と、を備え、
前記バリア層を形成する工程では、前記バリア層の膜ストレスの方向が、前記絶縁層の最表面を形成する絶縁膜の膜ストレスの方向と一致するように、前記バリア層が形成される、
半導体装置の製造方法。

【請求項2】

前記バリア層は、ＭＯ－ＣＶＤ法により形成されるＴｉＮ膜を含む、
請求項１に記載の半導体装置の製造方法。

【請求項3】

基板上に絶縁層を積層する工程と、
前記絶縁層を貫通するコンタクトホールを形成する工程と、
前記コンタクトホール内にバリア層を形成する工程と、を備え、
前記絶縁層を積層する工程では、前記絶縁層の最表面がＰＥ－ＣＶＤで形成されたＴＥＯＳ膜となるように絶縁層が形成され、
前記バリア層を形成する工程では、ＭＯ－ＣＶＤ法でＴｉＮ膜が形成される、
半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＭＯ－ＣＶＤ法を用いた場合に生じた膜剥がれを防止することができる、半導体装置の製造方法に関する。

【背景技術】

【0002】

ＭＯ－ＣＶＤ（Metal Organic Chemical Vapor Deposition）法は、有機金属化学気相成長法であり、化学反応により基板上に薄膜を形成する化学気相成長法（ＣＶＤ）の一種である。

【0003】

例えば、特許文献１に開示された半導体装置では、異なる材料からなる金属層の接触部において、金属層の構成材料が相互拡散することを防止するために、金属層間に複数のバリア層が形成されている（図６、第１のチタン層５、酸化チタン層６、第２のチタン層７、窒化チタン層８、第３のチタン層９）。これらのバリア層のうち、窒化チタン層８の形成にＭＯ－ＣＶＤ法が用いられている。

【0004】

しかし、半導体装置の製造において、ＭＯ－ＣＶＤ法を用いてバリア層を形成したとき、図５に示すように、その上位に接触して積層される金属層との間に剥がれが生じることがあった。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１３－２５８１８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本開示は、上記事実を考慮して、ＭＯ－ＣＶＤ法を用いてバリア層を形成した場合にその上位層である金属層との剥がれを抑制する半導体製造方法を得ることを目的とする。

【課題を解決するための手段】

【0007】

本発明の第１態様に係る半導体装置の製造方法は、基板上に絶縁層を積層する工程と、前記絶縁層を貫通するコンタクトホールを形成する工程と、前記コンタクトホール内にバリア層を形成する工程と、を備え、前記バリア層を形成する工程では、前記バリア層の膜ストレスの方向が、前記絶縁層の最表面を形成する絶縁膜の膜ストレスの方向と一致するように、前記バリア層が形成される。

【0008】

本発明の第２態様に係る半導体装置の製造方法は、第１態様において、前記バリア層は、ＭＯ－ＣＶＤ法により形成されるＴｉＮ膜を含む。

【0009】

本発明の第３態様に係る半導体装置の製造方法は、基板上に絶縁層を積層する工程と、前記絶縁層を貫通するコンタクトホールを形成する工程と、前記コンタクトホール内にバリア層を形成する工程と、を備え、前記絶縁層を積層する工程では、前記絶縁層の最表面がＰＥ－ＣＶＤで形成されたＴＥＯＳ膜となるように絶縁層が形成され、前記バリア層を形成する工程では、ＭＯ－ＣＶＤ法でＴｉＮ膜が形成される。

【発明の効果】

【0010】

以上説明したように、本発明によれば、ＭＯ－ＣＶＤ法を用いてバリア層を形成した場合にその上位層である金属層との剥がれを抑制する半導体製造方法を提供することができる。

【図面の簡単な説明】

【0011】

【図1】ＭＯ－ＣＶＤ装置によりＴｉ／ＴｉＮ膜を形成した場合であって、図１（Ａ）は絶縁層の最表面がＬＰ－ＴＥＯＳ膜の場合であり、図１（Ｂ）は絶縁層の最表面がＰＥ－ＴＥＯＳ膜の場合である。

【図2】Ｔｉ／ＴｉＮ－ＣＶＤ装置によりＴｉ／ＴｉＮ膜を形成した場合を示す。

【図3】Ｔｉ／ＴｉＮ－ＣＶＤ装置で製造した半導体装置の一部と、ＭＯ－ＣＶＤ装置で製造した半導体装置の一部を示す概略図である。

【図4】Ｔｉ／ＴｉＮ－ＣＶＤ装置とＭＯ－ＣＶＤ装置との製造工程の比較を示す図である。

【図5】膜剥がれを示す概略図である。

【発明を実施するための形態】

【0012】

まず、本開示において、実際に生じた膜剥がれについて説明する。なお、各図において互いに同一又は相当する部材には同一あるいは類似の符号を付し、重複した説明は省略する。

【0013】

図５に示すように、半導体装置の製造において、ＭＯ－ＣＶＤ装置を用いてバリア層１４としてのＴｉ／ＴｉＮの多層膜（以後Ｔｉ／ＴｉＮ膜とする）を形成した場合に、その上位に接触して積層される金属層１８との間に膜剥がれが生じることがあった。図５は、生じた膜剥がれを示す概略図である。なお、バリア層１４は、Ｔｉ／ＴｉＮ膜以外の膜を有してもよい。

【0014】

図５に示す半導体装置の製造プロセスの概要は下記のとおりである。なお、下記製造プロセスでは説明を容易にするために、本開示に必要な工程を主に説明する。
（１）ＰＥ－ＴＥＯＳ
Ｓｉ基板１１（及びＣｏ電極１６、ゲート１７）上に絶縁層（又は中間層）としてＰＥ－ＣＶＤ（プラズマＣＶＤ：Plasma Enhanced Chemical Vapor Deposition、プラズマ励起化学気相成膜)によりＴＥＯＳ（テトラエトキシシラン）膜１２を形成した。なお、以下では、ＰＥ－ＣＶＤにより形成されたＴＥＯＳ膜をＰＥ－ＴＥＯＳ膜と表記する。また、基板「上」とは、基板に接触する上側に限られず、他の層を介して基板に接触しない上側をも含む。層「上」と記載した場合も同様である。したがって、Ｓｉ基板１１とＰＥ－ＴＥＯＳ膜１２との間に、絶縁層として他の層を有してもよい。
（２）ＣＭＰ
ＣＭＰを行い、表面を平らに磨いた。
（３）ＬＰ－ＴＥＯＳ
ＰＥ－ＴＥＯＳ上に絶縁層（又は中間層）としてＬＰ－ＣＶＤ（減圧ＣＶＤ)によりＴＥＯＳ（テトラエトキシシラン）膜１３を形成した。なお、以下では、ＬＰ－ＣＶＤにより形成されたＴＥＯＳ膜をＬＰ－ＴＥＯＳ膜と表記する。
（４）ホトリソグラフィー及びエッチング
絶縁層にホトリソグラフィー及びエッチングにより絶縁層を貫通するコンタクトホールを形成した。
（５）逆スパッタ
コンタクトホールの開口部から露出するコバルト電極１６の表面に形成される自然酸化膜を除去するために、コバルト電極１６の表面にアルゴン（Ａｒ）イオンをスパッタする逆スパッタを行った。
（６）ＲＴＡ前洗浄
（７）ＲＴＡ
ＲＴＡ（Rapid Thermal Anneal、急速熱処理）を行った。
（８）ＭＯ－ＣＶＤ
形成されたコンタクトホールにバリア層１４としてＭＯ－ＣＶＤ装置を用いてＴｉ／ＴｉＮ膜を形成した。なおＴｉ／ＴｉＮは、Ｔｉ、ＴｉＮの順に膜が形成されたことを示す。
（９）ＷＣＶＤ
ＣＶＤによりコンタクトホールにタングステン１５（Ｗ）を充填した。

【0015】

以降、本明細書において、コンタクトホールに形成されたバリア層１４とコンタクトホールに充填されたタングステン１５をまとめて指すときは「コンタクト」と呼んで区別する。
図５に示すとおり、膜剥がれは、ＬＰ－ＴＥＯＳ膜１３、バリア層１４（Ｔｉ／ＴｉＮ膜）、及びタングステン１５と、金属層１８との間で生じた。本願発明者は、コンタクトが密集部であることと、他のＣＶＤ装置でバリア層１４を形成した場合には膜剥がれが生じていないことから、膜剥がれがコンタクト端を起点に発生したと想定し調査した。

【0016】

その結果、本願発明者は、ＰＥ－ＴＥＯＳ膜１２とＬＰ－ＴＥＯＳ膜１３とでは、膜ストレス（膜応力）の方向がテンサイル（＋）とコンプレッシブ（－）で異なることを見出した。更に、絶縁層の最表面に位置する膜（図５ではＬＰ－ＴＥＯＳ膜）の膜ストレスと、バリア層１４（Ｔｉ／ＴｉＮ膜）の膜ストレスとの方向（＋又は－）により膜剥がれが発生することを突き止めた。なお、膜ストレスとは、薄膜と基板の膨張率などの違いによって生じる応力をいう。膜応力ともいう。

【0017】

表１にＬＰ－ＴＥＯＳ膜及びＰＥ－ＴＥＯＳ膜の膜ストレスを示す。更に、ＭＯ－ＣＶＤ装置を用いて形成したＴｉ／ＴｉＮ膜の膜ストレスと、他のＣＶＤ装置（以後Ｔｉ／ＴｉＮ－ＣＶＤとする）で形成したＴｉ／ＴｉＮ膜の膜ストレスを示す。なお、膜ストレスは、薄膜ストレス測定装置を用いて測定した。

【表1】

【0018】

図１は、ＭＯ－ＣＶＤ装置によりＴｉ／ＴｉＮ膜を形成した場合を示す。図１（Ａ）は、絶縁層の最表面をＬＰ－ＴＥＯＳ膜とした場合であり、図１（Ｂ）は、絶縁層の最表面をＰＥ－ＴＥＯＳ膜とした場合である。図１（Ａ）が示すとおり、最表面がＬＰ－ＴＥＯＳ膜の場合、ＬＰ－ＴＥＯＳ膜の膜ストレスの方向が（＋）であり、Ｔｉ／ＴｉＮ膜の膜ストレスの方向が（－）であるため、膜剥がれが生じたと考えられる。一方で、図１（Ｂ）が示すとおり、最表面がＰＥ－ＴＥＯＳ膜の場合、ＰＥ－ＴＥＯＳ膜の膜ストレスの方向が（－）であり、Ｔｉ／ＴｉＮ膜の膜ストレスの方向も（－）であるため、膜剥がれが生じにくい。

【0019】

図２は、Ｔｉ／ＴｉＮ－ＣＶＤ装置によりＴｉ／ＴｉＮ膜を形成した場合を示す。図２に示すとおり、最表面をＬＰ－ＴＥＯＳ膜とした場合であっても、Ｔｉ／ＴｉＮ－ＣＶＤ装置でＴｉ／ＴｉＮ膜を形成すると、膜剥がれは生じないことが確認されている。この時のＴｉ／ＴｉＮ膜の膜ストレスの方向は表１に示す通り（＋）であり、ＬＰ－ＴＥＯＳ膜の膜ストレスの方向と一致している。

【0020】

以上より、ＭＯ－ＣＶＤ装置を用いてバリア層１４のＴｉ／ＴｉＮ膜を形成する場合は、絶縁層の最表面に位置する膜と、膜ストレスの方向が一致するように形成するとよい。Ｔｉ／ＴｉＮ膜をＭＯ－ＣＶＤ装置を用いて形成する場合は、絶縁層の最表面に位置する膜の膜ストレスをコンプレッシブ（－）にする（例えば、ＰＥ－ＣＶＤ又はＨＤＰ－ＣＶＤを用いる）とよい。
膜ストレスの発生は、後工程にある熱が掛かかる工程で、Ｓｉ基板（ウエハ）が反ったり、フラットになることに起因すると考えられる。なお、図１に示す大きい矢印はウエハにより生じると考えられるストレスを示す。

【0021】

本開示に係る実施形態として、ＭＯ－ＣＶＤ装置を用いて製造される半導体装置を、Ｔｉ／ＴｉＮ－ＣＶＤ装置を用いて製造される半導体装置と対比しながら説明する。
図３は、Ｔｉ／ＴｉＮ－ＣＶＤ装置で製造した半導体装置の一部と、ＭＯ－ＣＶＤ装置で製造した半導体装置の一部を示す概略図である。どちらも、バリア層にＴｉ／ＴｉＮ膜を含む。

【0022】

Ｔｉ／ＴｉＮ－ＣＶＤ装置では、Ｔｉ／ＴｉＮ膜の膜ストレスが（＋）となるため、絶縁層２０の最表面に位置する膜は、同様に膜ストレスが（＋）となるものが好ましい。よって、図３に示すとおり、絶縁層２０の最表面はＬＰ－ＴＥＯＳ膜が最表面となるように形成することが好ましい。

【0023】

一方で、ＭＯ－ＣＶＤ装置では、Ｔｉ／ＴｉＮ膜の膜ストレスが（－）となるため、絶縁層２０の最表面に位置する膜は、同様に膜ストレスが（－）となるものが好ましい。よって、絶縁層２０の最表面はＬＰ－ＴＥＯＳ膜を形成せずにＰＥ－ＴＥＯＳ膜が最表面となるように形成することが好ましい。

【0024】

具体的な製造工程を図４のフローチャートに示す。Ｔｉ／ＴｉＮ－ＣＶＤ装置の場合（フローチャートＡ）は、ＰＥ－ＴＥＯＳ膜の形成→ＣＭＰ→ＬＰ－ＴＥＯＳ膜の形成→コンタクトホールについてホトリソグラフィー及びエッチング→逆スパッタ→Ｔｉ／ＴｉＮ－ＣＶＤ装置によるＴｉ／ＴＩＮ膜の形成→ＷＣＶＤ（タングステンの充填）であってもよい。

【0025】

一方で、ＭＯ－ＣＶＤ装置の場合（フローチャートＢ）は、ＰＥ－ＴＥＯＳ膜の形成→ＣＭＰ→コンタクトホールについてホトリソグラフィー及びエッチング→ＭＯ－ＣＶＤ装置によるＴｉ／ＴＩＮ膜の形成→ＷＣＶＤ（タングステンの充填）であってもよい。このように、「ＬＰ－ＴＥＯＳ膜の形成」及び「逆スパッタ」を無くすことができるので、Ｔｉ／ＴｉＮ－ＣＶＤ装置の場合と比べ、工程を簡略化することができる。

【0026】

しかし、ＭＯ－ＣＶＤ装置を使用する場合であっても、絶縁層の層構成は限定されない。最表面となる膜の膜ストレスがＴｉ／ＴＩＮ膜の膜ストレスと方向（＋又は－）が一致していればよい。したがって、最表面の膜より下層となる層は特に限定されない。更に、バリア層は、少なくともＴｉＮ膜を備え、Ｔｉ／ＴｉＮ膜であってもよく、必要に応じて、Ｔｉ／ＴｉＮ膜に加え他の膜を備えてもよく、又は、Ｔｉ／ＴｉＮ膜に変えて他の膜を備えてもよい。

【0027】

以上のとおり、本開示に係る半導体装置の製造方法では、ＭＯ－ＣＶＤ装置を使用する場合に限られず、膜剥がれを抑制することができる。なお、上記以外の半導体装置の製造方法のプロセスについては、周知の方法を利用することができる。

【符号の説明】

【0028】

１１ Ｓｉ基板
１２ ＰＥ－ＴＥＯＳ膜
１３ ＬＰ－ＴＥＯＳ膜
１４ バリア層
１５ タングステン
１６ コバルト電極
１７ ゲート
１８、１９ 金属層
２０ 絶縁層

【図1】

【図2】

【図3】

【図4】

【図5】