知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024153285
(43)【公開日】2024-10-29
(54)【発明の名称】マイクアンプ回路
(51)【国際特許分類】
H04R 3/00 20060101AFI20241022BHJP
【ＦＩ】
H04R3/00 320
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2023067082
(22)【出願日】2023-04-17
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】根本 竜平
【テーマコード（参考）】
5D220
【Ｆターム（参考）】
5D220BC08
(57)【要約】
【課題】本発明の目的は、出力信号のダイナミックレンジを確保できるマイクアンプ回路を提供することである。
【解決手段】本発明の１つの側面にかかるマイクアンプ回路は、入力ノードに接続されたゲートと基準レベル側の第１のノードに接続されたドレインと第２のノードに接続されたソースとを有する第１のトランジスタと、前記第１のノードと前記基準レベルとの間に接続された抵抗素子と、前記第１のノードと前記第２のノードとの間に接続されたフィードバック回路と、前記第２のノードの電圧が閾値を下回ることに応じて前記フィードバック回路を非活性化させ、前記第２のノードの電圧が閾値を上回ることに応じて前記フィードバック回路を活性化させる制御回路と、を有する。
【選択図】図１
【解決手段】本発明の１つの側面にかかるマイクアンプ回路は、入力ノードに接続されたゲートと基準レベル側の第１のノードに接続されたドレインと第２のノードに接続されたソースとを有する第１のトランジスタと、前記第１のノードと前記基準レベルとの間に接続された抵抗素子と、前記第１のノードと前記第２のノードとの間に接続されたフィードバック回路と、前記第２のノードの電圧が閾値を下回ることに応じて前記フィードバック回路を非活性化させ、前記第２のノードの電圧が閾値を上回ることに応じて前記フィードバック回路を活性化させる制御回路と、を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力ノードに接続されたゲートと基準レベル側の第１のノードに接続されたドレインと第２のノードに接続されたソースとを有する第１のトランジスタと、
前記第１のノードと前記基準レベルとの間に接続された抵抗素子と、
前記第１のノードと前記第２のノードとの間で前記第１のトランジスタに並列に接続されたフィードバック回路と、
前記第２のノードの電圧が閾値を下回ることに応じて前記フィードバック回路を非活性化させ、前記第２のノードの電圧が閾値を上回ることに応じて前記フィードバック回路を活性化させる制御回路と、
を備えたマイクアンプ回路。
前記第１のノードと前記基準レベルとの間に接続された抵抗素子と、
前記第１のノードと前記第２のノードとの間で前記第１のトランジスタに並列に接続されたフィードバック回路と、
前記第２のノードの電圧が閾値を下回ることに応じて前記フィードバック回路を非活性化させ、前記第２のノードの電圧が閾値を上回ることに応じて前記フィードバック回路を活性化させる制御回路と、
を備えたマイクアンプ回路。
【請求項2】
前記入力ノードに接続されたゲートと前記基準レベルに接続されたドレインと前記第２のノードに接続されたソースとを有する第２のトランジスタをさらに備えた
請求項１に記載のマイクアンプ回路。
請求項１に記載のマイクアンプ回路。
【請求項3】
前記制御回路の出力ノードに接続されたゲートと前記第１のノードに接続されたドレインと前記基準レベルに接続されたソースとを有する第３のトランジスタをさらに備えた
請求項１に記載のマイクアンプ回路。
請求項１に記載のマイクアンプ回路。
【請求項4】
前記第２のノードに接続された電流源をさらに備え、
前記制御回路は、前記第２のノードの電圧が閾値を下回ることに応じて、前記フィードバック回路を非活性化させると共に前記電流源を活性化させ、前記第２のノードの電圧が閾値を上回ることに応じて、前記フィードバック回路を活性化させると共に前記電流源を非活性化させる
請求項１に記載のマイクアンプ回路。
前記制御回路は、前記第２のノードの電圧が閾値を下回ることに応じて、前記フィードバック回路を非活性化させると共に前記電流源を活性化させ、前記第２のノードの電圧が閾値を上回ることに応じて、前記フィードバック回路を活性化させると共に前記電流源を非活性化させる
請求項１に記載のマイクアンプ回路。
【請求項5】
前記フィードバック回路は、
前記第１のノードに接続された入力ノードと出力ノードとを有するアンプと、
前記第２のノードの側に配された第１の端子と電源電圧に接続された第２の端子と前記アンプの出力ノードに接続された第３の端子と制御端子とを有し、前記制御端子で受ける信号のレベルに応じて、前記第１の端子及び前記第２の端子が接続された第１の接続状態と前記第１の端子及び前記第３の端子が接続された第２の接続状態とを切り替え可能であるスイッチと、
を有し、
前記制御回路は、
前記第２のノードに接続された第１の入力ノードと参照電圧に接続された第２の入力ノードと前記スイッチの制御端子に接続された出力ノードとを有するコンパレータを有する
請求項１に記載のマイクアンプ回路。
前記第１のノードに接続された入力ノードと出力ノードとを有するアンプと、
前記第２のノードの側に配された第１の端子と電源電圧に接続された第２の端子と前記アンプの出力ノードに接続された第３の端子と制御端子とを有し、前記制御端子で受ける信号のレベルに応じて、前記第１の端子及び前記第２の端子が接続された第１の接続状態と前記第１の端子及び前記第３の端子が接続された第２の接続状態とを切り替え可能であるスイッチと、
を有し、
前記制御回路は、
前記第２のノードに接続された第１の入力ノードと参照電圧に接続された第２の入力ノードと前記スイッチの制御端子に接続された出力ノードとを有するコンパレータを有する
請求項１に記載のマイクアンプ回路。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書の実施形態は、マイクアンプ回路に関する。
【背景技術】
【0002】
マイクアンプ回路では、ドレイン接地接続されたトランジスタが用いられることがある。マイクアンプ回路では、トランジスタをソースフォロワとして機能させる。マイクアンプ回路は、トランジスタのゲートで受けた入力信号に応じて、トランジスタのソースから出力信号を出力させる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０１５／０１１７６７５号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
マイクアンプ回路では、出力信号の振幅に応じてトランジスタのドレイン電流が変動すると、トランジスタのゲート・ソース間電圧が変動し、変動による高調波成分が出力信号に混入する。
【0005】
それに対して、トランジスタのドレイン・ソース間にフィードバック回路を追加することで、ドレイン電流の変動を抑制することが考えられる。このとき、フィードバック回路によるフィードバックが過剰にかかり、出力信号のダイナミックレンジが制限されることがある。
【0006】
本発明の目的は、出力信号のダイナミックレンジを確保できるマイクアンプ回路を提供することである。
【課題を解決するための手段】
【0007】
上述した課題を解決し、目的を達成するために、本発明の１つの側面にかかるマイクアンプ回路は、入力ノードに接続されたゲートと基準レベル側の第１のノードに接続されたドレインと第２のノードに接続されたソースとを有する第１のトランジスタと、前記第１のノードと前記基準レベルとの間に接続された抵抗素子と、前記第１のノードと前記第２のノードとの間に接続されたフィードバック回路と、前記第２のノードの電圧が閾値を下回ることに応じて前記フィードバック回路を非活性化させ、前記第２のノードの電圧が閾値を上回ることに応じて前記フィードバック回路を活性化させる制御回路と、を有する。
【発明の効果】
【0008】
本発明によれば、マイクアンプ回路の出力信号のダイナミックレンジを確保できる。
【図面の簡単な説明】
【0009】
【図1】第１の実施形態に係るマイクアンプ回路の構成を示す回路図。
【図2】第１の実施形態に係るマイクアンプ回路の動作を示す波形図。
【図3】第２の実施形態に係るマイクアンプ回路の構成を示す回路図。
【図4】第３の実施形態に係るマイクアンプ回路の構成を示す回路図。
【図5】第４の実施形態に係るマイクアンプ回路の構成を示す回路図。
【図6】ドレイン接地接続されたトランジスタを用いたマイクアンプ回路の構成を示す回路図。
【図7】ドレイン接地接続されたトランジスタを用いフィードバック回路が追加されたマイクアンプ回路の構成を示す回路図。
【図8】ドレイン接地接続されたトランジスタを用いフィードバック回路が追加されたマイクアンプ回路の動作を示す波形図。
【発明を実施するための形態】
【0010】
以下、図面を参照しながら、マイクアンプ回路の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。
【0011】
（第１の実施形態）
第１の実施形態に係るマイクアンプ回路は、ドレイン接地接続されたトランジスタが用いられ、トランジスタのゲートで受けた入力信号に応じて、トランジスタのソースから出力信号を出力させるが、出力信号のダイナミックレンジを確保するための工夫が施される。
第１の実施形態に係るマイクアンプ回路は、ドレイン接地接続されたトランジスタが用いられ、トランジスタのゲートで受けた入力信号に応じて、トランジスタのソースから出力信号を出力させるが、出力信号のダイナミックレンジを確保するための工夫が施される。
【0012】
マイクアンプ回路は、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）マイクロフォンなどのマイクロフォンにおけるインピーダンス変換に用いられる。マイクアンプ回路は、大振幅の電圧を扱うことに伴い、全高調波歪（ＴＨＤ）、ノイズ、ドライブ能力、最大出力振幅（ＡＯＰ：Acoustic Overload Point）などについて要求される特性を考慮して構成される。最大出力振幅は、出力信号のダイナミックレンジに対応する。
【0013】
例えば、マイクアンプ回路１００は、図１に示すように、入力ノードＮＩＮ及び出力ノードＮＯＵＴを有する。図１は、マイクアンプ回路１００の構成を示す回路図である。マイクアンプ回路１００は、入力ノードＮＩＮで受けた入力信号ＶＩＮを処理し、処理後の信号を出力信号ＶＯＵＴとして出力ノードＮＯＵＴから後段の回路（図示せず）へ出力する。
【0014】
マイクアンプ回路１００は、入力ノードＮＩＮ及び出力ノードＮＯＵＴの間にトランジスタ１を有する。トランジスタ１は、ドレイン接地接続される。トランジスタ１は、ソースフォロワとして機能する。
【0015】
トランジスタ１は、ＰＭＯＳトランジスタであってもよい。トランジスタ１は、ソースがノードＮ２に接続され、ドレインがノードＮ１に接続され、ゲートが入力ノードＮＩＮに接続される。ノードＮ２は、出力ノードＮＯＵＴに接続される。
【0016】
マイクアンプ回路１００は、抵抗素子３、フィードバック回路４、制御回路６、及び電流源８をさらに有する。
【0017】
抵抗素子３は、一端がノードＮ１に接続され、他端が基準レベル（例えば、グランドレベル）ＶＧＮＤに接続される。抵抗素子３は、所定の抵抗値を有する。所定の抵抗値は、トランジスタ１がソースフォロワとして機能するのに適した値として、予め実験的に決められ得る。所定の抵抗値は、ノードＮ１に発生する内部信号ＶＤを収束させるべき所定の目標レベルＶｔに応じて、予め実験的に決められてもよい。
【0018】
トランジスタ１は、入力ノードＮＩＮからの入力信号ＶＩＮをゲートで受ける。トランジスタ１は、入力信号ＶＩＮに応じてソース・ドレイン間にドレイン電流ＩＤを流し、ドレイン電流ＩＤに応じたゲート・ソース間電圧ΔＶＧＳ分シフトした出力信号ＶＯＵＴをソース側に発生させ、出力信号ＶＯＵＴをソース側からノードＮ２へ供給する。
【0019】
フィードバック回路４は、ノードＮ１とノードＮ２との間でトランジスタ１に並列に接続される。フィードバック回路４は、入力ノード４ａ、出力ノード４ｂ、制御ノード４ｃ、電源ノード４ｄ、電源ノード４ｅを有する。入力ノード４ａは、ノードＮ１に接続される。出力ノード４ｂは、ノードＮ２に接続される。制御ノード４ｃは、制御回路６に接続される。電源ノード４ｄは、電源レベルＶＤＤに接続される。電源ノード４ｅは、電源レベルＶＤＤに接続される。
【0020】
フィードバック回路４は、ノードＮ１に発生する内部信号ＶＤをノードＮ１から入力ノード４ａで受ける。フィードバック回路４は、内部信号ＶＤに応じたフィードバック電流ＩＦＢを生成して出力ノード４ｂからノードＮ２へフィードバック可能である。フィードバック電流ＩＦＢがノードＮ２に流れ込むことなどに応じて、ドレイン電流ＩＤの変動が抑制され、ノードＮ１の内部信号ＶＤのレベルが所定の目標レベルＶｔ近傍に安定化され得る。これにより、トランジスタ１のソースフォロワ動作の線形性を向上でき、全高調波歪を低減できる。
【0021】
フィードバック回路４は、アンプ４１、スイッチ７、トランジスタ５を含む。
【0022】
フィードバック回路４では、アンプ４１及びトランジスタ５間にスイッチ７が介在し、スイッチ７の制御端子７４で受けるレベルに応じて非活性化・活性化される。アンプ４１、スイッチ７、トランジスタ５を含む構成は、オープンドレイン型のアンプを構成しているとみなすこともできる。
【0023】
フィードバック回路４は、ノードＮ１からノードＮ２を経由してノードＮ１に至るフィードバック経路を形成可能である。フィードバック経路は、ノードＮ１→アンプ４１→スイッチ７→トランジスタ５→ノードＮ２→トランジスタ１→ノードＮ１の経路を含む。アンプ４１、スイッチ７、トランジスタ５は、フィードバック経路に含まれる。
【0024】
アンプ４１は、ノードＮ１及びスイッチ７の間に接続される。アンプ４１は、入力ノード４１ａ及び出力ノード４１ｂを有する。入力ノード４１ａは、ノードＮ１に接続される。出力ノード４１ｂは、スイッチ７に接続される。
【0025】
スイッチ７は、アンプ４１及びトランジスタ５の間に接続される。スイッチ７は、端子７１、端子７２、端子７３、制御端子７４を有する。端子７１は、ノードＮ２の側に配され、トランジスタ５を介してノードＮ２に接続される。端子７２は、電源レベルＶＤＤに接続される。端子７３は、アンプ４１に接続される。制御端子７４は、制御回路６に接続される。
【0026】
スイッチ７は、第１の接続状態と第２の接続状態とを切り替え可能である。第１の接続状態は、端子７１及び端子７２が接続された状態である。第２の接続状態は、端子７１及び端子７３が接続された状態である。スイッチ７は、制御端子７４で受けるレベルに応じて、第１の接続状態と第２の接続状態とを切り替えてもよい。スイッチ７は、制御端子７４でＨレベルを受けた際に、第１の接続状態に切り替える。スイッチ７は、制御端子７４でＬレベルを受けた際に、第２の接続状態に切り替える。
【0027】
トランジスタ５は、ノードＮ２及びスイッチ７の間に接続される。トランジスタ５は、ＰＭＯＳトランジスタであってもよい。トランジスタ５は、ソース接地接続される。トランジスタ５は、ゲートがスイッチ７に接続され、ソースが電源レベルＶＤＤに接続され、ドレインがノードＮ２に接続される。
【0028】
制御回路６は、ノードＮ２及びフィードバック回路４の間に接続される。制御回路６は、入力ノード６ａ及び出力ノード６ｂを有する。入力ノード６ａは、ノードＮ２に接続される。出力ノード６ｂは、フィードバック回路４に接続される。
【0029】
制御回路６は、ノードＮ２から入力ノード６ａで受けた出力信号ＶＯＵＴに応じて、フィードバック回路４を制御する。制御回路６は、出力信号ＶＯＵＴのレベルが閾値を下回ることに応じてフィードバック回路４を非活性化させる。制御回路６は、出力信号ＶＯＵＴのレベルが閾値を上回ることに応じてフィードバック回路４を活性化させる。
【0030】
制御回路６は、コンパレータ６１を含む。コンパレータ６１は、入力ノード６１ａ、入力ノード６１ｂ及び出力ノード６１ｃを有する。入力ノード６１ａは、例えば反転入力ノードであり、ノードＮ２に接続される。入力ノード６１ｂは、例えば非反転入力ノードであり、参照信号ＶＲＥＦに接続される。出力ノード６１ｃは、スイッチ７に接続される。参照信号ＶＲＥＦは、略一定のレベルを有する。参照信号ＶＲＥＦは、信号レベルが減少変化する際の目標レベルＶｔの直前に相当する。参照信号ＶＲＥＦのレベルは、所定の目標レベルＶｔより若干大きくてもよい。参照信号ＶＲＥＦのレベルと所定の目標レベルＶｔとの差分は、制御回路６の動作速度を考慮したマージンとして、予め実験的に決められ得る。
【0031】
コンパレータ６１は、出力信号ＶＯＵＴのレベルと参照信号ＶＲＥＦのレベルとを比較し、比較結果ＶＣＭを生成してスイッチ７へ供給する。
【0032】
コンパレータ６１は、出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを下回ることに応じて、Ｈレベルの比較結果ＶＣＭをスイッチ７の制御端子７４へ供給する。Ｈレベルの比較結果ＶＣＭに応じて、スイッチ７がその接続状態を第１の接続状態に切り替え、フィードバック回路４が非活性化される。これにより、ノードＮ１からノードＮ２を経由してノードＮ１に至るフィードバック経路がスイッチ７（第１の接続状態）の箇所で遮断される。
【0033】
このとき、トランジスタ５は、ゲートで電源レベルＶＤＤを受け、オフ状態に維持される。
【0034】
コンパレータ６１は、出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを上回ることに応じて、Ｌレベルの比較結果ＶＣＭをスイッチ７の制御端子７４へ供給する。Ｌレベルの比較結果ＶＣＭに応じて、スイッチ７がその接続状態を第２の接続状態に切り替え、フィードバック回路４が活性化される。これにより、ノードＮ１からノードＮ２を経由してノードＮ１に至るフィードバック経路がスイッチ７（第２の接続状態）の箇所で復帰し、その後、フィードバック経路が維持される。
【0035】
このとき、ノードＮ１に発生する内部信号ＶＤに応じてアンプ４１で制御信号ＶＦＢが生成されスイッチ７経由でトランジスタ５へ供給される。トランジスタ５は、ゲートに制御信号ＶＦＢを受け、オン状態に維持されるとともに、制御信号ＶＦＢに応じたフィードバック電流ＩＦＢをドレインに発生させてノードＮ２へ流し込む。
【0036】
電流源８は、電源レベルＶＤＤ及びノードＮ２の間に接続される。電流源８は、一端が電源レベルＶＤＤに接続され、他端がノードＮ２に接続される。電流源８は、定電流源であってもよく、所定のバイアス電圧を受け、所定のバイアス電圧に応じた定電流を発生させてノードＮ２へ供給する。
【0037】
なお、ノードＮ２への電流供給は、トランジスタ５及び電流源８により行われるため、実質的にはトランジスタ５のフィードバック電流ＩＦＢは所望のドレイン電流から一定の電流を差し引いた電流に調整され得る。
【0038】
マイクアンプ回路１００は、ノードＮ２を介して出力ノードＮＯＵＴに電流源８が接続され、電流源８からノードＮ２へ所定のバイアス電圧に応じた電流を供給可能である。それとともに、マイクアンプ回路１００は、ノードＮ２を介して出力ノードＮＯＵＴに制御回路６が接続され、出力信号ＶＯＵＴの振幅が制御回路６で検出可能である。マイクアンプ回路１００は、出力信号ＶＯＵＴのレベルが内部信号ＶＤの目標レベルＶｔにかかる前にフィードバック回路４によるフィードバック制御を停止するように構成される。これにより、例えば、定電流源８の電流と負荷に流れるシンク電流との和が抵抗素子３に流れ、内部信号ＶＤの目標レベルＶｔより低いレベルまで出力信号ＶＯＵＴのレベルを引き下げることができる。すなわち、マイクアンプ回路１００は、可能な範囲でフィードバック制御を行うことができ、例えばほぼフルスイング出力が可能である。この結果、マイクアンプ回路１００は、全高調波歪（ＴＨＤ）を低減でき、最大出力振幅（ＡＯＰ）を向上できる。
【0039】
【0040】
タイミングｔ１の直前において、トランジスタ１は、ソースフォロワ動作を行い、一点鎖線で示す入力信号ＶＩＮをゲートで受け、入力信号ＶＩＮに応じた出力信号ＶＯＵＴをソースに発生させる。
【0041】
このとき、出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを上回っていることに応じて、制御回路６は、Ｌレベルの比較結果ＶＣＭをスイッチ７へ供給している。これにより、スイッチ７が第２の接続状態に切り替えており、フィードバック回路４は、活性化されている。
【0042】
ドレイン電流ＩＤに応じた内部信号ＶＤのレベルは、フィードバック回路４によりフィードバック制御される。フィードバック回路４は、内部信号ＶＤに応じたフィードバック電流ＩＦＢを生成して出力ノード４ｂからノードＮ２へフィードバックする。これにより、フィードバック電流ＩＦＢがノードＮ２へ流れ込むことなどに応じて、ドレイン電流ＩＤの変動が抑制され、ノードＮ１に発生する内部信号ＶＤのレベルが、実線で示すように、所定の目標レベルＶｔに安定化され得る。
【0043】
また、ドレイン電流ＩＤの変動が抑制されるため、トランジスタ１は、そのソースフォロワ動作の線形性が向上され得る。これにより、出力信号ＶＯＵＴは、点線で示すように、ゲート・ソース間電圧ΔＶＧＳが略一定に維持されるように、入力信号ＶＩＮに追従して変化する。
【0044】
タイミングｔ１において、点線で示す出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを下回ると、制御回路６は、比較結果ＶＣＭをＬレベルからＨレベルに反転させてスイッチ７へ供給し始める。これに応じて、スイッチ７が第２の接続状態から第１の接続状態に切り替え、フィードバック回路４は、非活性化され始める。
【0045】
フィードバック回路４において、ノードＮ１からノードＮ２を経由してノードＮ１に至るフィードバック経路がスイッチ７（第１の接続状態）の箇所で遮断され、そのフィードバック制御が停止される。
【0046】
タイミングｔ１～ｔ２の期間において、フィードバック回路４によるフィードバック制御が停止された状態が維持される。ノードＮ１からノードＮ２を経由してノードＮ１に至るフィードバック経路がスイッチ７（第１の接続状態）の箇所で遮断された状態が維持される。
【0047】
このとき、電流源８はノードＮ２に電流を供給し続けているが、フィードバック制御の停止に伴い、トランジスタ５がオフ状態に維持され、トランジスタ５からノードＮ２への電流供給が停止される。これにより、ドレイン電流ＩＤが減少し得ることなどにより、内部信号ＶＤのレベルが、実線で示すように、概ね、入力信号ＶＩＮに追従して変化し得る。これに応じて、出力信号ＶＯＵＴは、点線で示すように、概ね、入力信号ＶＩＮに追従して変化し得る。
【0048】
タイミングｔ２において、点線で示す出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを上回ると、制御回路６は、比較結果ＶＣＭをＨレベルからＬレベルに反転させてスイッチ７へ供給し始める。これに応じて、スイッチ７が第１の接続状態から第２の接続状態に切り替え、フィードバック回路４は、活性化され始める。
【0049】
ドレイン電流ＩＤに応じた内部信号ＶＤのレベルは、フィードバック回路４によりフィードバック制御され始める。フィードバック回路４は、内部信号ＶＤに応じたフィードバック電流ＩＦＢを生成して出力ノード４ｂからノードＮ２へフィードバックし始める。
【0050】
これに応じて、タイミングｔ２～ｔ３の期間において、フィードバック電流ＩＦＢがノードＮ２へ流れ込むことなどに応じて、ドレイン電流ＩＤの変動が抑制され、ノードＮ１に発生する内部信号ＶＤのレベルが、実線で示すように、所定の目標レベルＶｔに安定化され得る。
【0051】
また、ドレイン電流ＩＤの変動が抑制されるため、トランジスタ１は、そのソースフォロワ動作の線形性が向上され得る。これにより、出力信号ＶＯＵＴは、点線で示すように、ゲート・ソース間電圧ΔＶＧＳが略一定に維持されるように、入力信号ＶＩＮに追従して変化する。
【0052】
タイミングｔ３以降において、タイミングｔ１～ｔ３と同様の動作が行われる。
【0053】
以上のように、本実施形態では、マイクアンプ回路１００において、出力信号ＶＯＵＴのレベルが内部信号ＶＤの目標レベルＶｔに達する前にフィードバック回路４を非活性化しフィードバック経路を遮断しフィードバック制御を停止する。これにより、例えば大振幅動作時に、出力信号ＶＯＵＴのレベルを目標レベルＶｔより低いレベルまで変化させることができる。この結果、出力信号ＶＯＵＴのダイナミックレンジを容易に確保でき、最大出力振幅（ＡＯＰ）を向上できる。
【0054】
また、本実施形態では、マイクアンプ回路１００において、フィードバック回路４は、出力信号ＶＯＵＴのレベルが内部信号ＶＤの目標レベルＶｔより高い期間に、内部信号ＶＤのレベルを目標レベルＶｔにフィードバック制御し、出力信号ＶＯＵＴのレベルが目標レベルＶｔの直前に相当する参照信号ＶＲＥＦのレベルを下回るとフィードバック制御を停止し、出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを上回るとフィードバック制御を再開する。これにより、マイクアンプ回路１００は、可能な範囲でフィードバック制御を行うことができるとともに、出力信号ＶＯＵＴのレベルを目標レベルＶｔより低いレベルまで変化させることができる。例えば、マイクアンプ回路１００は、ほぼフルスイング出力が可能である。この結果、マイクアンプ回路１００は、全高調波歪（ＴＨＤ）を低減できるとともに、最大出力振幅（ＡＯＰ）を向上できる。
【0055】
例えば、図６に示すマイクアンプ回路８００は、ドレイン接地接続されたトランジスタ８０１及び抵抗素子８０２を有する。図６は、ドレイン接地接続されたトランジスタ８０１を用いたマイクアンプ回路８００の構成を示す回路図である。トランジスタ８０１は、例えばＰＭＯＳトランジスタであり、ゲートが入力ノードＮＩＮ８００に接続され、ソースがノードＮ８０２経由で出力ノードＮＯＵＴ８００に接続され、ドレインが基準レベル（例えば、グランドレベル）ＶＧＮＤに接続される。トランジスタ８０１は、ソースフォロワ動作が可能である。トランジスタ８０１は、入力ノードＮＩＮ８００からゲートで受けた入力信号ＶＩＮ８００に応じて、出力信号ＶＯＵＴ８００をソースから出力ノードＮＯＵＴ８００へ出力させる。
【0056】
マイクアンプ回路８００では、例えば入力信号ＶＩＮ８００のレベルに対する出力信号ＶＯＵＴ８００のレベルが約１倍になるが、出力信号ＶＯＵＴ８００のレベルに応じて抵抗素子８０２にかかる電圧が変化する。このため、出力信号ＶＯＵＴ８００のレベルに応じてトランジスタ８０１に流れるドレイン電流ＩＤ８００が変化する事となり、ソースフォロワ動作の線形性が低下し、信号に混入する高調波歪成分が増加しやすく、全高調波歪（ＴＨＤ）が増加しやすい。
【0057】
また、マイクアンプ回路８００は、トランジスタ８０１に対して電源レベルＶＤＤ側に抵抗素子８０２が接続されるため、トランジスタ８０１の駆動電流が抵抗素子８０２の抵抗値で制限されることになる。これにより、出力ノードＮＯＵＴ８００の出力先に重い負荷を接続して駆動することが困難であり、マイクアンプ回路８００のドライブ能力の確保が困難である。
【0058】
それに対して、図７に示すように、マイクアンプ回路９００にフィードバック回路９０４を追加することが考えられる。図７は、ドレイン接地接続されたトランジスタ９０１を用いフィードバック回路９０４が追加されたマイクアンプ回路９００の構成を示す回路図である。
【0059】
マイクアンプ回路９００は、抵抗素子９０３がトランジスタ９０１のドレイン側に接続され、その抵抗素子９０３にドレイン電流ＩＤ９００が流れてノードＮ９０１に発生する内部信号ＶＤ９００のレベルが所定の目標レベルＶｔ９００になるようにフィードバック回路９０４でフィードバック制御される。
【0060】
フィードバック回路９０４は、アンプ９４１及びトランジスタ９０５を有する。アンプ９４１は、入力ノード９４１ａが、ノードＮ２に接続され、入力ノード９４１ｂが、参照信号ＶＲＥＦ９００に接続され、出力ノード９４１ｃが、トランジスタ９０５に接続される。トランジスタ９０５は、例えばＰＭＯＳトランジスタであり、ゲートがアンプ９４１に接続され、ソースが電源レベルＶＤＤに接続され、ドレインがノードＮ９０２に接続される。
【0061】
フィードバック回路９０４は、ノードＮ９０１に発生する内部信号ＶＤ９００のレベルが所定の目標レベルＶｔ９００になるようにフィードバック制御する。目標レベルＶｔ９００は、参照信号ＶＲＥＦ９００に応じたレベルである。このため、トランジスタ９０１に流れるドレイン電流ＩＤ９００が略一定に制御され得る。トランジスタ９０１のソースフォロワ動作の線形性が向上され、全高調波歪（ＴＨＤ）が低減され得る。
【0062】
マイクアンプ回路９００では、トランジスタ９０１に対して電源レベルＶＤＤ側に接続されるのがトランジスタ９０５であり、トランジスタ９０１の駆動電流の確保が容易である。これにより、出力ノードＮＯＵＴ９００の出力先に重い負荷を接続して駆動することが容易であり、マイクアンプ回路９００のドライブ能力の確保が容易である。
【0063】
しかし、図７に示すマイクアンプ回路９００は、図８に示すように、フィードバック回路９０４によるフィードバック制御によりノードＮ９０１が参照信号ＶＲＥＦ９００に応じたレベルとなるため、出力信号ＶＯＵＴ９００のダイナミックレンジが制限され、最大出力振幅（ＡＯＰ）が低下することがある。図８は、ドレイン接地接続されたトランジスタ９０１を用いフィードバック回路９０４が追加されたマイクアンプ回路９００の動作を示す波形図である。
【0064】
タイミングｔ１１～ｔ１３において、フィードバック回路９０４は、内部信号ＶＤ９００のレベルを目標レベルＶｔ９００にフィードバック制御し続けている。目標レベルＶｔ９００は、参照信号ＶＲＥＦ９００に応じたレベルである。
【0065】
一方、出力信号ＶＯＵＴ９００のレベルは、タイミングｔ１１の直前までは入力信号ＶＩＮ９００に追従して変化しているが、タイミングｔ１１～ｔ１２の期間に所定の目標レベルＶｔ９００になるようにクリップされる。出力信号ＶＯＵＴ９００のレベルは、タイミングｔ１２～ｔ１３の期間に、再び、入力信号ＶＩＮ９００に追従して変化するようになる。
【0066】
すなわち、マイクアンプ回路９００では、タイミングｔ１１～ｔ１２の期間に、フィードバック回路９０４によるフィードバック制御により、出力信号ＶＯＵＴ９００のレベルが目標レベルＶｔ９００以上に制限される。これにより、出力信号ＶＯＵＴ９００のダイナミックレンジが制限される。
【0067】
それに対して、本実施形態のマイクアンプ回路１００では、フィードバック回路４は、出力信号ＶＯＵＴのレベルが内部信号ＶＤの目標レベルＶｔより高い期間に、内部信号ＶＤのレベルを目標レベルＶｔにフィードバック制御し、出力信号ＶＯＵＴのレベルが目標レベルＶｔの直前に相当する参照信号ＶＲＥＦのレベルを下回るとフィードバック制御を停止し、出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを上回るとフィードバック制御を再開する。これにより、マイクアンプ回路１００は、可能な範囲でフィードバック制御を行うことができるとともに、出力信号ＶＯＵＴのレベルを目標レベルＶｔより低いレベルまで変化させることができる。例えば、マイクアンプ回路１００は、ほぼフルスイング出力が可能である。この結果、マイクアンプ回路１００は、全高調波歪（ＴＨＤ）を低減できるとともに、最大出力振幅（ＡＯＰ）を向上できる。
【0068】
また、本実施形態のマイクアンプ回路１００は、図７に示すマイクアンプ回路９００に比べると、電流源８、スイッチ７、アンプ４１に相当する構成の追加で済み、回路規模の増加が抑制されている。
【0069】
なお、図１に示すコンパレータ６１の極性は反転されてもよい。例えば、コンパレータ６１の入力ノード６１ａが非反転入力ノードであってもよく、コンパレータ６１の入力ノード６１ｂが反転入力ノードであってもよい。この場合、コンパレータ６１の出力ノード６１ｃと出力先との間にインバータを挿入することで、上記の説明における「コンパレータ６１の出力」を「インバータの出力」と置き換えることで、上記の説明を適用できる。
【0070】
（第２の実施形態）
次に、第２の実施形態にかかるマイクアンプ回路２００について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
次に、第２の実施形態にかかるマイクアンプ回路２００について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
【0071】
第１の実施形態では、フィードバック経路を遮断可能なマイクアンプ回路１００の構成が例示されるが、第２の実施形態では、さらにフィードバック経路遮断時の動作特性を考慮したマイクアンプ回路２００の構成が例示される。
【0072】
【0073】
トランジスタ２０１は、ノードＮ２と基準レベルＶＧＮＤとの間でトランジスタ１と並列に接続される。トランジスタ２０１は、ドレイン接地接続される。トランジスタ２０１は、トランジスタ１とともに、ソースフォロワとして機能する。
【0074】
トランジスタ２０１は、ＰＭＯＳトランジスタであってもよい。トランジスタ２０１は、ソースがノードＮ２及び電流源８に接続され、ドレインが基準レベルＶＧＮＤに接続され、ゲートが入力ノードＮＩＮに接続される。ノードＮ２は、出力ノードＮＯＵＴに接続される。
【0075】
なお、トランジスタ２０１は、ドレインに抵抗素子が接続されていないため、トランジスタ１に比べて、ノードＮ２のレベルを低レベル側へ引き込むことが容易である。
【0076】
マイクアンプ回路２００において、入力信号ＶＩＮはトランジスタ２０１とトランジスタ１とにそれぞれ入力される。トランジスタ２０１とトランジスタ１とは、互いに同じゲート・ソース端子に接続されていることから、両者のディメンジョン（＝「チャネル幅」／「チャネル長」）の比に比例した電流が流れている。
【0077】
トランジスタ２０１のディメンジョンをＤ２０１とし、トランジスタ１のディメンジョンをＤ１とし、トランジスタ２０１のドレイン電流をＩＤ２０１とし、トランジスタ１のドレイン電流をＩＤ１とすると、次の数式１が成り立つ。
ＩＤ２０１：ＩＤ１＝Ｄ２０１：Ｄ１・・・数式１
ＩＤ２０１：ＩＤ１＝Ｄ２０１：Ｄ１・・・数式１
【0078】
フィードバック回路４は、ノードＮ１に発生する内部信号ＶＤのレベルが目標レベルＶｔになるようにフィードバック制御する。これにより、抵抗素子３の両端電圧も目標レベルＶｔになるように制御される。これにより、トランジスタ１のドレイン電流をＩＤ１が略一定に制御され得る。それによって、数式１に示すように、トランジスタ２０１のドレイン電流をＩＤ２０１も略一定に制御され得る。
【0079】
入力信号ＶＩＮが小信号であれば、トランジスタ２０１とトランジスタ１とにはそれぞれ略一定のドレイン電流ＩＤ２０１，ＩＤ１が流れ、入力信号ＶＩＮに対してそれぞれゲート・ソース間電圧ΔＶＧＳでシフトした出力信号ＶＯＵＴが得られる。
【0080】
入力信号ＶＩＮが大信号である場合、例えば、図２に示すタイミングｔ１～ｔ２の期間において、フィードバック回路４によるフィードバック制御が停止された状態が維持される。ノードＮ１からノードＮ２を経由してノードＮ１に至るフィードバック経路がスイッチ７（第１の接続状態）の箇所で遮断された状態が維持される。
【0081】
このとき、フィードバック制御の停止に伴い、トランジスタ５からノードＮ２への電流供給が停止される。トランジスタ１に加えてトランジスタ２０１があることで、ノードＮ２のレベルを低レベル側へ引き込むためのドライブ能力を確保できる。
【0082】
すなわち、ノードＮ２へ流れ込む電流量が減少し、トランジスタ１のドレイン電流ＩＤ１が減少し得るとともに、トランジスタ２０１がドレイン電流ＩＤ２０１を流してノードＮ２から電荷を引き抜く。これに応じて、出力信号ＶＯＵＴは、より追従性よく、入力信号ＶＩＮに追従して変化し得る。
【0083】
より追従性がよいとは、例えば、第１の実施形態に比べて、タイミングｔ１とｔ２との間におけるゲート・ソース間電圧ΔＶＧＳがタイミングｔ１の直前のゲート・ソース間電圧ΔＶＧＳにより近くなることを意味する。
【0084】
なお、電流源８があることで、タイミングｔ１～ｔ２の期間の後半において、ノードＮ２のレベルを高レベル側へ上昇させるためのドライブ能力も確保され得る。
【0085】
以上のように、第２の実施形態では、マイクアンプ回路２００において、フィードバック経路遮断時に、ドレインに抵抗素子が接続されていないトランジスタ２０１がノードＮ２のレベルを低レベル側へ引き込む。これにより、内部信号ＶＤのレベルが、より追従性よく、入力信号ＶＩＮに追従して変化し得る。これに応じて、出力信号ＶＯＵＴは、より追従性よく、入力信号ＶＩＮに追従して変化し得る。この結果、マイクアンプ回路２００は、全高調波歪（ＴＨＤ）をさらに低減できるとともに、最大出力振幅（ＡＯＰ）をさらに向上できる。
【0086】
（第３の実施形態）
次に、第３の実施形態にかかるマイクアンプ回路３００について説明する。以下では、第１の実施形態及び第２の実施形態と異なる部分を中心に説明する。
次に、第３の実施形態にかかるマイクアンプ回路３００について説明する。以下では、第１の実施形態及び第２の実施形態と異なる部分を中心に説明する。
【0087】
第１の実施形態では、フィードバック経路を遮断可能なマイクアンプ回路１００の構成が例示されるが、第３の実施形態では、さらにフィードバック経路遮断時の動作特性を考慮したマイクアンプ回路３００の構成が例示される。
【0088】
【0089】
トランジスタ３０９は、ノードＮ１と基準レベルＶＧＮＤとの間で抵抗素子３と並列に接続される。トランジスタ３０９は、ノードＮ１を抵抗素子３にバイパスして基準レベルＶＧＮＤへ接続する。
【0090】
トランジスタ３０９は、ＮＭＯＳトランジスタであってもよい。トランジスタ３０９は、ソースが基準レベルＶＧＮＤに接続され、ドレインがノードＮ１に接続され、ゲートが制御回路６の出力ノード６ｂに接続される。
【0091】
制御回路６は、ノードＮ２から入力ノード６ａで受けた出力信号ＶＯＵＴに応じて、トランジスタ３０９をさらに制御する。制御回路６は、出力信号ＶＯＵＴのレベルが閾値を下回ることに応じてトランジスタ３０９をオン状態に維持する。制御回路６は、出力信号ＶＯＵＴのレベルが閾値を上回ることに応じてトランジスタ３０９をオフ状態に維持する。
【0092】
トランジスタ３０９は、ゲートがコンパレータ６１の出力ノード６１ｃに接続される。
【0093】
コンパレータ６１は、出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを下回ることに応じて、Ｈレベルの比較結果ＶＣＭをトランジスタ３０９のゲートへ供給する。これにより、トランジスタ３０９は、オン状態に維持され、ノードＮ１のレベルを低レベル側へ引き込む。
【0094】
コンパレータ６１は、出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを上回ることに応じて、Ｌレベルの比較結果ＶＣＭをトランジスタ３０９のゲートへ供給する。これにより、トランジスタ３０９は、オフ状態に維持され、ノードＮ１の低レベル側への引き込みを解除する。
【0095】
フィードバック回路４は、ノードＮ１に発生する内部信号ＶＤのレベルが目標レベルＶｔになるようにフィードバック制御する。これにより、抵抗素子３の両端電圧も目標レベルＶｔになるように制御される。これにより、トランジスタ１のドレイン電流ＩＤが略一定に制御され得る。
【0096】
入力信号ＶＩＮが小信号であれば、トランジスタ１には略一定のドレイン電流ＩＤが流れ、入力信号ＶＩＮに対してゲート・ソース間電圧ΔＶＧＳでシフトした出力信号ＶＯＵＴが得られる。
【0097】
入力信号ＶＩＮが大信号である場合、例えば、図２に示すタイミングｔ１において、点線で示す出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを下回ると、制御回路６は、比較結果ＶＣＭをＨレベルからＬレベルに反転させてスイッチ７及びトランジスタ３０９へ供給し始める。これに応じて、スイッチ７が第２の接続状態から第１の接続状態に切り替え、フィードバック回路４は、非活性化され始める。トランジスタ３０９が、オンし、オン状態を維持する。
【0098】
タイミングｔ１～ｔ２の期間において、フィードバック回路４によるフィードバック制御が停止された状態が維持されるとともに、トランジスタ３０９がオン状態に維持される。
【0099】
このとき、フィードバック制御の停止に伴い、トランジスタ５からノードＮ２への電流供給が停止される。トランジスタ３０９があることで、ノードＮ２のレベルを低レベル側へ引き込むためのドライブ能力を確保できる。
【0100】
すなわち、ノードＮ２へ流れ込む電流量が減少し、トランジスタ１のドレイン電流ＩＤ１が減少し得るとともに、トランジスタ３０９が抵抗素子３をバイパスしてドレイン電流を流しノードＮ２から電荷を引き抜く。これに応じて、出力信号ＶＯＵＴは、より追従性よく、入力信号ＶＩＮに追従して変化し得る。
【0101】
より追従性がよいとは、例えば、第１の実施形態に比べて、タイミングｔ１とｔ２との間におけるゲート・ソース間電圧ΔＶＧＳがタイミングｔ１の直前のゲート・ソース間電圧ΔＶＧＳにより近くなることを意味する。
【0102】
なお、電流源８があることで、タイミングｔ１～ｔ２の期間の後半において、ノードＮ２のレベルを高レベル側へ上昇させるためのドライブ能力も確保され得る。
【0103】
以上のように、第３の実施形態では、マイクアンプ回路３００において、フィードバック経路遮断時に、抵抗素子３をバイパスして基準レベルＶＧＮＤに接続されたトランジスタ３０９がノードＮ２のレベルを低レベル側へ引き込む。これにより、内部信号ＶＤのレベルが、より追従性よく、入力信号ＶＩＮに追従して変化し得る。これに応じて、出力信号ＶＯＵＴは、より追従性よく、入力信号ＶＩＮに追従して変化し得る。この結果、マイクアンプ回路３００は、全高調波歪（ＴＨＤ）をさらに低減できるとともに、最大出力振幅（ＡＯＰ）をさらに向上できる。
【0104】
（第４の実施形態）
次に、第４の実施形態にかかるマイクアンプ回路４００について説明する。以下では、第１の実施形態から第３の実施形態と異なる部分を中心に説明する。
次に、第４の実施形態にかかるマイクアンプ回路４００について説明する。以下では、第１の実施形態から第３の実施形態と異なる部分を中心に説明する。
【0105】
第２の実施形態では、フィードバック経路遮断時の動作特性を考慮したマイクアンプ回路２００の構成が例示されるが、第４の実施形態では、さらにフィードバック経路接続時の消費電力を考慮したマイクアンプ回路４００の構成が例示される。
【0106】
【0107】
スイッチ４１０は、電流源８及びノードＮ２の間に接続される。スイッチ４１０は、端子４１０１、端子４１０２、制御端子４１０３を有する。端子４１０１は、ノードＮ２に接続される。端子４１０２は、電流源８に接続される。制御端子４１０３は、制御回路６に接続される。
【0108】
スイッチ４１０は、制御端子４１０３で受けるレベルに応じてオン・オフしてもよい。スイッチ４１０は、制御端子４１０３でＨレベルを受けた際に、オンして、電流源８をノードＮ２に電気的に接続する。スイッチ４１０は、制御端子４１０３でＬレベルを受けた際に、オフして、電流源８をノードＮ２に電気的に遮断する。
【0109】
制御回路６は、ノードＮ２から入力ノード６ａで受けた出力信号ＶＯＵＴに応じて、スイッチ４１０を介して、電流源８を活性化・非活性化させることが可能である。制御回路６は、出力信号ＶＯＵＴのレベルが閾値を下回ることに応じて電流源８を活性化させる。制御回路６は、出力信号ＶＯＵＴのレベルが閾値を上回ることに応じて電流源８を非活性化させる。
【0110】
コンパレータ６１は、出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを下回ることに応じて、Ｈレベルの比較結果ＶＣＭをスイッチ４１０の制御端子４１０３へ供給する。Ｈレベルの比較結果ＶＣＭに応じて、スイッチ４１０がオンし、電流源８がノードＮ２に電気的に接続される。これにより、電流源８が活性化される。電流源８は、活性化された状態において、ノードＮ２に略一定の電流を供給し得る。
【0111】
コンパレータ６１は、出力信号ＶＯＵＴのレベルが参照信号ＶＲＥＦのレベルを上回ることに応じて、Ｌレベルの比較結果ＶＣＭをスイッチ４１０の制御端子４１０３へ供給する。Ｌレベルの比較結果ＶＣＭに応じて、スイッチ４１０がオフし、電流源８がノードＮ２から電気的に遮断される。これにより、電流源８が非活性化される。電流源８は、非活性化された状態において、ノードＮ２への電流供給を停止している。
【0112】
フィードバック回路４は、ノードＮ１に発生する内部信号ＶＤのレベルが目標レベルＶｔになるようにフィードバック制御可能である。
【0113】
入力信号ＶＩＮが小信号であれば、トランジスタ２０１とトランジスタ１とにはそれぞれ略一定のドレイン電流ＩＤ２０１，ＩＤ１が流れ、入力信号ＶＩＮに対してゲート・ソース間電圧ΔＶＧＳでシフトした出力信号ＶＯＵＴが得られる。
【0114】
入力信号ＶＩＮが大信号である場合、例えば、図２に示すタイミングｔ１～ｔ２の期間において、フィードバック回路４によるフィードバック制御が停止された状態が維持される。ノードＮ１からノードＮ２を経由してノードＮ１に至るフィードバック経路がスイッチ７（第１の接続状態）の箇所で遮断された状態が維持される。また、スイッチ４１０がオン状態に維持され、電流源８が活性化された状態が維持される。
【0115】
このとき、フィードバック制御の停止に伴い、トランジスタ５からノードＮ２への電流供給が停止される。トランジスタ１に加えてトランジスタ２０１があることで、タイミングｔ１～ｔ２の期間の前半において、ノードＮ２のレベルを低レベル側へ引き込むためのドライブ能力を確保できる。
【0116】
電流源８が活性化されていることで、タイミングｔ１～ｔ２の期間の後半において、ノードＮ２のレベルを高レベル側へ上昇させるためのドライブ能力も確保され得る。
【0117】
タイミングｔ２～ｔ３の期間において、フィードバック回路４によるフィードバック制御が行われる。ノードＮ１からノードＮ２を経由してノードＮ１に至るフィードバック経路がスイッチ７（第２の接続状態）の箇所で接続された状態が維持される。また、スイッチ４１０がオフ状態に維持され、電流源８が非活性化された状態が維持される。
【0118】
このとき、フィードバック制御に伴い、トランジスタ５からノードＮ２へフィードバック電流ＩＦＢが供給され、トランジスタ２０１，１のドレイン電流ＩＤ２０１，ＩＤ１が略一定に制御され得る。また、電流源８が非活性化されており、電流源８の電流に相当する消費電力を低減できる。
【0119】
以上のように、第４の実施形態では、マイクアンプ回路４００において、フィードバック経路遮断時に、電流源８が活性化され、フィードバック経路接続時に、電流源８が非活性化される。これにより、フィードバック経路遮断時の後半において、フィードバック経路復帰のためにノードＮ２のレベルを高レベル側へ上昇させるためのドライブ能力が確保され得るとともに、フィードバック経路接続時において、マイクアンプ回路４００の消費電力を低減できる。この結果、電流源８を効果的に動作させながらマイクアンプ回路４００の消費電力を低減できる。
【0120】
以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0121】
１ トランジスタ
３ 抵抗素子
４ フィードバック回路
５ トランジスタ
６ 制御回路
７ スイッチ
８ 電流源
４１ アンプ
６１ コンパレータ
１００ マイクアンプ回路
２００ マイクアンプ回路
２０１ トランジスタ
３００ マイクアンプ回路
３０９ トランジスタ
４００ マイクアンプ回路
４１０ スイッチ
８００ マイクアンプ回路
８０１ トランジスタ
８０２ 抵抗素子
９００ マイクアンプ回路
９０１ トランジスタ
９０３ 抵抗素子
９０４ フィードバック回路
９０５ トランジスタ
９４１ アンプ
３ 抵抗素子
４ フィードバック回路
５ トランジスタ
６ 制御回路
７ スイッチ
８ 電流源
４１ アンプ
６１ コンパレータ
１００ マイクアンプ回路
２００ マイクアンプ回路
２０１ トランジスタ
３００ マイクアンプ回路
３０９ トランジスタ
４００ マイクアンプ回路
４１０ スイッチ
８００ マイクアンプ回路
８０１ トランジスタ
８０２ 抵抗素子
９００ マイクアンプ回路
９０１ トランジスタ
９０３ 抵抗素子
９０４ フィードバック回路
９０５ トランジスタ
９４１ アンプ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】