▶ 株式会社デンソーの特許一覧 ▶ トヨタ自動車株式会社の特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧 ▶ 新日本無線株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024156487
(43)【公開日】2024-11-06
(54)【発明の名称】圧電素子
(51)【国際特許分類】
H10N 30/87 20230101AFI20241029BHJP
H10N 30/88 20230101ALI20241029BHJP
H10N 30/50 20230101ALI20241029BHJP
H10N 30/30 20230101ALI20241029BHJP
H10N 30/853 20230101ALI20241029BHJP
H10N 30/076 20230101ALI20241029BHJP
H04R 17/02 20060101ALI20241029BHJP
H04R 17/00 20060101ALI20241029BHJP
【ＦＩ】
H10N30/87
H10N30/88
H10N30/50
H10N30/30
H10N30/853
H10N30/076
H04R17/02
H04R17/00 330H
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023070992
(22)【出願日】2023-04-24
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110001128
【氏名又は名称】弁理士法人ゆうあい特許事務所
(72)【発明者】
【氏名】鈴木 愛美
(72)【発明者】
【氏名】山田 英雄
(72)【発明者】
【氏名】川合 祐輔
(72)【発明者】
【氏名】臼井 孝英
【テーマコード（参考）】
5D004
5D019
【Ｆターム（参考）】
5D004AA01
5D004BB01
5D004CC01
5D004DD03
5D004FF01
5D019AA21
5D019BB02
5D019BB25
5D019FF01
(57)【要約】
【課題】性能低下を抑制することができる圧電素子を提供する。
【解決手段】圧電素子は、支持体１０と、支持体１０に積層された第１電極膜５１と、第１電極膜５１に積層された圧電膜４１と、圧電膜４１に積層された第２電極膜５２と、を備え、第１電極膜５１、圧電膜４１、第２電極膜５２の積層方向に垂直な平面において、第２電極膜５２の外縁は、第１電極膜５１の外縁の外側にある。第２電極膜５２の外縁を第１電極膜５１の外縁の外側に形成することにより、リーク電流の発生に関与する領域が小さくなるため、ｔａｎδが改善され、性能低下を抑制することができる。
【選択図】図２
【解決手段】圧電素子は、支持体１０と、支持体１０に積層された第１電極膜５１と、第１電極膜５１に積層された圧電膜４１と、圧電膜４１に積層された第２電極膜５２と、を備え、第１電極膜５１、圧電膜４１、第２電極膜５２の積層方向に垂直な平面において、第２電極膜５２の外縁は、第１電極膜５１の外縁の外側にある。第２電極膜５２の外縁を第１電極膜５１の外縁の外側に形成することにより、リーク電流の発生に関与する領域が小さくなるため、ｔａｎδが改善され、性能低下を抑制することができる。
【選択図】図２
【特許請求の範囲】
【請求項1】
圧電素子であって、
支持体（１０）と、
前記支持体に積層された第１電極膜（５１、５２）と、
前記第１電極膜に積層された圧電膜（４１、４２）と、
前記圧電膜に積層された第２電極膜（５２、５３）と、を備え、
前記第１電極膜、前記圧電膜、前記第２電極膜の積層方向に垂直な平面において、前記第２電極膜の外縁は、前記第１電極膜の外縁の外側にある圧電素子。
支持体（１０）と、
前記支持体に積層された第１電極膜（５１、５２）と、
前記第１電極膜に積層された圧電膜（４１、４２）と、
前記圧電膜に積層された第２電極膜（５２、５３）と、を備え、
前記第１電極膜、前記圧電膜、前記第２電極膜の積層方向に垂直な平面において、前記第２電極膜の外縁は、前記第１電極膜の外縁の外側にある圧電素子。
【請求項2】
前記第２電極膜の上部に配置された配線膜（６３）と、
前記第１電極膜と前記配線膜とを接続する貫通電極（６１ｂ、６２ｂ）と、を備え、
前記貫通電極は、前記第２電極膜および前記圧電膜を貫通して前記第１電極膜を露出させる孔部（６１ａ、６２ａ）の内部に配置されており、
前記孔部の前記第２電極膜における開口部の下部に位置する前記圧電膜が除去されている請求項１に記載の圧電素子。
前記第１電極膜と前記配線膜とを接続する貫通電極（６１ｂ、６２ｂ）と、を備え、
前記貫通電極は、前記第２電極膜および前記圧電膜を貫通して前記第１電極膜を露出させる孔部（６１ａ、６２ａ）の内部に配置されており、
前記孔部の前記第２電極膜における開口部の下部に位置する前記圧電膜が除去されている請求項１に記載の圧電素子。
【請求項3】
前記第２電極膜の外縁は、前記第１電極膜の外縁よりも０．２μｍ以上外側にある請求項１または２に記載の圧電素子。
【請求項4】
圧電素子であって、
支持体（１０）と、
前記支持体に積層された第１電極膜（５１、５２）と、
前記第１電極膜に積層された圧電膜（４１、４２）と、
前記圧電膜に積層された第２電極膜（５２、５３）と、を備え、
前記第１電極膜、前記圧電膜、前記第２電極膜の積層方向に垂直な平面において、前記第２電極膜の外縁は、前記第１電極膜の外縁の内側にあり、
前記圧電膜は、前記第１電極膜の上面および前記第２電極膜の側面を露出させるスリット（２０ｂ）によって区画されており、
前記スリットにおいて該側面の下部に位置する前記圧電膜が除去されている圧電素子。
支持体（１０）と、
前記支持体に積層された第１電極膜（５１、５２）と、
前記第１電極膜に積層された圧電膜（４１、４２）と、
前記圧電膜に積層された第２電極膜（５２、５３）と、を備え、
前記第１電極膜、前記圧電膜、前記第２電極膜の積層方向に垂直な平面において、前記第２電極膜の外縁は、前記第１電極膜の外縁の内側にあり、
前記圧電膜は、前記第１電極膜の上面および前記第２電極膜の側面を露出させるスリット（２０ｂ）によって区画されており、
前記スリットにおいて該側面の下部に位置する前記圧電膜が除去されている圧電素子。
【請求項5】
前記スリットの内部が絶縁膜（８１、８２）で埋め込まれている請求項４に記載の圧電素子。
【請求項6】
前記圧電膜と前記第２電極膜との間に配置された保護膜（９１、９２）を備える請求項１ないし５のいずれか１つに記載の圧電素子。
【請求項7】
前記保護膜は、窒化物または酸化物で構成されている請求項６に記載の圧電素子。
【請求項8】
前記支持体に積層された下層電極膜（５１）と、
前記下層電極膜に積層された下層圧電膜（４１）と、
前記下層圧電膜に積層された中間電極膜（５２）と、
前記中間電極膜に積層された上層圧電膜（４２）と、
前記上層圧電膜に積層された上層電極膜（５３）と、を備え、
前記第１電極膜は前記下層電極膜で構成されており、
前記第２電極膜は前記中間電極膜で構成されている請求項１ないし７のいずれか１つに記載の圧電素子。
前記下層電極膜に積層された下層圧電膜（４１）と、
前記下層圧電膜に積層された中間電極膜（５２）と、
前記中間電極膜に積層された上層圧電膜（４２）と、
前記上層圧電膜に積層された上層電極膜（５３）と、を備え、
前記第１電極膜は前記下層電極膜で構成されており、
前記第２電極膜は前記中間電極膜で構成されている請求項１ないし７のいずれか１つに記載の圧電素子。
【請求項9】
前記支持体に積層された下層電極膜（５１）と、
前記下層電極膜に積層された下層圧電膜（４１）と、
前記下層圧電膜に積層された中間電極膜（５２）と、
前記中間電極膜に積層された上層圧電膜（４２）と、
前記上層圧電膜に積層された上層電極膜（５３）と、を備え、
前記第１電極膜は前記中間電極膜で構成されており、
前記第２電極膜は前記上層電極膜で構成されている請求項１ないし７のいずれか１つに記載の圧電素子。
前記下層電極膜に積層された下層圧電膜（４１）と、
前記下層圧電膜に積層された中間電極膜（５２）と、
前記中間電極膜に積層された上層圧電膜（４２）と、
前記上層圧電膜に積層された上層電極膜（５３）と、を備え、
前記第１電極膜は前記中間電極膜で構成されており、
前記第２電極膜は前記上層電極膜で構成されている請求項１ないし７のいずれか１つに記載の圧電素子。
【請求項10】
前記圧電膜に印加される音圧を検出するマイクロフォンである請求項１ないし９のいずれか１つに記載の圧電素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、圧電素子に関するものである。
【背景技術】
【0002】
マイクロフォン等に用いられる圧電素子は、基板と、基板上に積層された下層電極膜、下層圧電膜、中間電極膜、上層圧電膜、上層電極膜とを備えている。各電極膜は必要な機能に応じてパターニングされ、一部が除去されて開口部が形成されている。この開口部では、圧電膜の結晶方位に沿ってクラックが生じるおそれがある。
【0003】
例えば特許文献１では、このクラックを抑制するために、各電極膜の開口部の面内位置をずらして配置している。すなわち、中間電極膜が除去された部分は、基板が下層電極膜で覆われた部分の上方に位置している。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第１０５６６５１７号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
中間電極膜のパターニングの際には、中間電極膜の一部をエッチングで除去した後、通常、表面正常化のためにミリングやアッシングなどの処理を施す。このとき、中間電極膜が除去された部分の下部に下層電極膜があると、エッチングダメージが下層電極膜まで到達し、下層電極膜と中間電極膜との間に微量なリーク電流が流れるおそれがある。そして、この微量なリーク電流によりｔａｎδすなわち誘電損失が増加し、圧電素子の性能が低下するおそれがある。
【0006】
なお、本発明者らの鋭意検討によれば、中間電極膜のエッチング後にミリングやアッシングを行わないことでｔａｎδの増加を抑制できることが確認されている。しかしながら、この方法でｔａｎδの増加を抑制するためには、製造装置の状態を常に一定にする必要があり、装置管理や先行確認等によって製造コストが増加する。また、エッチング後の表面状態によっては、ミリングやアッシングを行わないとリーク電流が抑制できずに圧電素子の性能が低下するおそれがある。
【0007】
本発明は上記点に鑑みて、性能低下を抑制することができる圧電素子を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するため、請求項１に記載の発明では、圧電素子であって、支持体（１０）と、支持体に積層された第１電極膜（５１、５２）と、第１電極膜に積層された圧電膜（４１、４２）と、圧電膜に積層された第２電極膜（５２、５３）と、を備え、第１電極膜、圧電膜、第２電極膜の積層方向に垂直な平面において、第２電極膜の外縁は、第１電極膜の外縁の外側にある。
【0009】
本発明者らの鋭意検討によれば、リーク電流の発生および誘電損失の増加に関与する領域は第２電極膜の外縁近傍に存在し、第２電極膜の外縁の下部に第１電極膜が存在する場合にリーク電流が発生すると推測される。第２電極膜の外縁を第１電極膜の外縁の外側に形成することにより、リーク電流の発生に関与する領域が小さくなるため、ｔａｎδが改善され、性能低下を抑制することができる。
【0010】
また、請求項４に記載の発明では、圧電素子であって、支持体（１０）と、支持体に積層された第１電極膜（５１、５２）と、第１電極膜に積層された圧電膜（４１、４２）と、圧電膜に積層された第２電極膜（５２、５３）と、を備え、第１電極膜、圧電膜、第２電極膜の積層方向に垂直な平面において、第２電極膜の外縁は、第１電極膜の外縁の内側にあり、圧電膜は、第１電極膜の上面および第２電極膜の側面を露出させるスリット（２０ｂ）によって区画されており、スリットにおいて該側面の下部に位置する圧電膜が除去されている。
【0011】
本発明者らの鋭意検討によれば、リーク電流の発生および誘電損失の増加に関与する領域は第２電極膜の外縁近傍に存在し、第２電極膜の外縁の下部に第１電極膜が存在する場合にリーク電流が発生すると推測される。スリットにおいて第２電極膜の側面の下部に位置する圧電膜を除去することにより、リーク電流の発生に関与する領域が小さくなるため、ｔａｎδが改善され、性能低下を抑制することができる。
【0012】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【0013】
【図1】第１実施形態にかかる圧電素子の上面図である。
【図4】下層電極膜および中間電極膜の上面図である。
【図5】第１比較例の断面図である。
【図6】第２比較例の断面図である。
【図7】第３比較例の断面図である。
【図8】中間電極膜の周囲長とｔａｎδとの関係を示す図である。
【図9】中間電極膜の大きさとｔａｎδとの関係を示す図である。
【発明を実施するための形態】
【0014】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【0015】
（第１実施形態）
第１実施形態について説明する。本実施形態の圧電素子は、スマートフォンやＡＩ（artificial intelligence）スピーカ等に搭載されるマイクロフォン等に用いられると好適である。また、本実施形態の圧電素子は、超音波センサ等に用いられると好適である。
第１実施形態について説明する。本実施形態の圧電素子は、スマートフォンやＡＩ（artificial intelligence）スピーカ等に搭載されるマイクロフォン等に用いられると好適である。また、本実施形態の圧電素子は、超音波センサ等に用いられると好適である。
【0016】
圧電素子は、図１～図３に示すように、支持体１０と、支持体１０上に配置された振動部２０とを備え、平面形状が矩形状とされている。支持体１０は、一面１１ａを有する支持基板１１と、支持基板１１の一面１１ａ上に形成された絶縁膜１２とを有している。支持基板１１はシリコン基板等で構成され、絶縁膜１２は酸化膜等で構成されている。支持体１０の上面を構成する矩形の２辺に平行な方向をＸ方向とし、他の２辺に平行な方向をＹ方向とする。Ｘ方向およびＹ方向の両方に垂直な方向をＺ方向とする。後述する圧電膜４０、電極膜５０は、支持体１０に対してＺ方向に積層されている。
【0017】
支持体１０には、振動部２０における内縁側を浮遊させるための凹部１０ａが形成されている。このため、振動部２０は、支持体１０上に配置された支持領域２１ａと、支持領域２１ａと繋がっていると共に凹部１０ａ上で浮遊する浮遊領域２１ｂとを有する構成となっている。本実施形態の凹部１０ａは、振動部２０側の開口端の形状が平面矩形状とされている。したがって、浮遊領域２１ｂの全体は、平面矩形状とされている。
【0018】
絶縁膜１２および振動部２０の外縁部分には、支持基板１１の外縁部分を露出させる開口部１２ａ、２０ａが形成されている。開口部１２ａ、２０ａは、圧電素子を製造する際のダイシング工程を容易にするものであり、必ずしも形成されていなくてもよい。
【0019】
浮遊領域２１ｂには、当該浮遊領域２１ｂを厚さ方向に貫通するスリット３０が形成されている。スリット３０は、浮遊領域２１ｂを４分割するように形成されている。詳しくは、スリット３０は、浮遊領域２１ｂの中心部を通り、浮遊領域２１ｂの相対する角部に向かって延設されるように、２本形成されている。言い換えると、スリット３０は、平面矩形状とされた浮遊領域２１ｂの各角部から中心部に向かって延設されると共に、中心部にて各スリット３０が交差するように形成されている。これにより、浮遊領域２１ｂは、略平面三角形状とされた第１～第４振動領域２２ａ～２２ｄに分離されている。
【0020】
本実施形態のスリット３０は、支持領域２１ａまで延設されているが、浮遊領域２１ｂ内で終端するように形成されていてもよい。また、スリット３０が、浮遊領域２１ｂと支持領域２１ａとの境界部で終端するように形成されていてもよい。
【0021】
第１～第４振動領域２２ａ～２２ｄは、上記の構成とされることにより、支持領域２１ａ側の端部が固定端とされ、支持領域２１ａと反対側の先端部が自由端とされたカンチレバーとされている。
【0022】
振動部２０は、圧電膜４０および圧電膜４０と接続される電極膜５０を有する構成とされている。具体的には、圧電膜４０は、下層圧電膜４１と、下層圧電膜４１上に積層される上層圧電膜４２とを有している。下層圧電膜４１および上層圧電膜４２は、窒化スカンジウムアルミニウム（ＳｃＡｌＮ）や、窒化アルミニウム（ＡｌＮ）等の鉛フリーの圧電セラミックス等を用いて構成されている。また、下層圧電膜４１および上層圧電膜４２は、チタン酸ジルコン酸鉛（ＰＺＴ）等を用いて構成される。
【0023】
電極膜５０は、圧電膜４０と接続されるように各振動領域２２ａ～２２ｄに形成されており、モリブデン（Ｍｏ）を用いて構成されている。但し、電極膜５０は、モリブデンの他に、チタン（Ｔｉ）、プラチナ（Ｐｔ）、アルミニウム（Ａｌ）、ルテニウム（Ｒｕ）等のいずれか１つを主成分とする金属材料を用いて構成されていてもよい。
【0024】
そして、本実施形態では、電極膜５０として、下層圧電膜４１の下方に形成された下層電極膜５１と、下層圧電膜４１と上層圧電膜４２との間に形成された中間電極膜５２と、上層圧電膜４２の上方に形成された上層電極膜５３とが形成されている。下層電極膜５１と中間電極膜５２とは、下層圧電膜４１を挟んで対向するように配置されている。中間電極膜５２と上層電極膜５３とは、上層圧電膜４２を挟んで対向するように配置されている。上層電極膜５３は、後述する層間絶縁膜８１の下において、図１の破線Ｌ１で示す位置まで形成されている。下層電極膜５１は第１電極膜に相当し、中間電極膜５２は第２電極膜に相当する。なお、図１は、断面図ではないが、理解をし易くするために、上層電極膜５３等にハッチングを施してある。
【0025】
図４に示すように、本実施形態では、ＸＹ平面において、中間電極膜５２の外縁は下層電極膜５１の外縁の外側にあり、中間電極膜５２の外縁の下部においては下層電極膜５１が除去されている。具体的には、各振動領域２２ａ～２２ｄにおいて、下層電極膜５１、中間電極膜５２、上層電極膜５３は各振動領域２２ａ～２２ｄの上面形状に沿った三角形状とされている。そして、下層電極膜５１、中間電極膜５２、上層電極膜５３は、中間電極膜５２が下層電極膜５１、上層電極膜５３よりも大きくなるように相似形状とされており、ＸＹ平面において、下層電極膜５１、上層電極膜５３は全体が中間電極膜５２の内側に入っている。なお、図５では第１振動領域２２ａにおける下層電極膜５１と中間電極膜５２の上面形状を示しているが、第２～第４振動領域２２ｂ～２２ｄにおいても、同様に、中間電極膜５２の外縁の内側に下層電極膜５１の全体が配置されている。
【0026】
Ｚ方向に垂直でかつ下層電極膜５１、中間電極膜５２の外縁に垂直な方向における中間電極膜５２の外縁と下層電極膜５１の外縁との距離をｄ１とする。本実施形態では、距離ｄ１は０．２μｍ以上とされている。
【0027】
各振動領域２２ａ～２２ｄの端面においては、図２に示すように中間電極膜５２の端面が上層圧電膜４２に覆われていてもよいし、中間電極膜５２の端面がスリット３０に露出していてもよい。
【0028】
第１～第４振動領域２２ａ～２２ｄの電極膜５０は、配線部６０によって電気的に直列に接続されている。具体的には、各振動領域２２ａ～２２ｄに形成される各下層電極膜５１、各中間電極膜５２、各上層電極膜５３がそれぞれ並列に接続されつつ、各振動領域２２ａ～２２ｄ間が直列に接続されている。
【0029】
配線部６０は、下層電極膜５１に接続される第１電極部６１と、中層電極膜５２に接続される第２電極部６２と、第１電極部６１および第２電極部６２を接続する配線膜６３とを備えている。また、配線部６０は、上層電極膜５３に接続される第３電極部６４を備えており、第１電極部６１および第２電極部６２は、配線膜６３によって、第３電極部６４にも接続されている。
【0030】
支持領域２１ａには、下層圧電膜４１および上層圧電膜４２を貫通して下層電極膜５１を露出させる第１孔部６１ａが形成されており、第１電極部６１は、下層電極膜５１と電気的に接続されるように第１孔部６１ａに配置された第１貫通電極６１ｂを備えている。また、支持領域２１ａには、上層圧電膜４２を貫通して中層電極膜５２を露出させる第２孔部６２ａが形成されており、第２電極部６２は、中層電極膜５２と電気的に接続されるように第２孔部６２ａに配置された第２貫通電極６２ｂを備えている。
【0031】
本実施形態では、第１孔部６１ａの中間電極膜５２における開口部の下部に位置する下層圧電膜４１が除去されている。具体的には、第１孔部６１ａはＺ方向を軸方向とする四角柱状に形成されている。そして、Ｚ方向に平行な断面において第１孔部６１ａの壁面が平坦な形状となるように、中間電極膜５２の開口部の下部全体に渡って下層圧電膜４１が除去されている。
【0032】
後述するように、第１孔部６１ａの壁面、第２孔部６２ａの壁面、および、上層圧電膜４２の上面には、層間絶縁膜８１が形成されている。第１貫通電極６１ｂ、第２貫通電極６２ｂは、それぞれ、層間絶縁膜８１によって圧電膜４０と絶縁されるように、第１孔部６１ａ、第２孔部６２ａの内部に配置されている。配線膜６３は、層間絶縁膜８１の上面に配置されており、第１孔部６１ａ、第２孔部６２ａの上部において、第１貫通電極６１ｂ、第２貫通電極６２ｂと電気的に接続されている。なお、図１では、配線膜６３のうち、第１貫通電極６１ａと第２貫通電極６２ｂとを接続する部分、および、外部回路に接続されるパッド部のみを図示している。
【0033】
振動部２０は、支持体１０側に、下層電極膜５１が配置されるバッファ層７０を有している。バッファ層７０は、例えば、窒化アルミニウム（ＡｌＮ）等で構成される。バッファ層７０は、下層電極膜５１と同じ形状にパターニングされており、下層電極膜５１はバッファ層７０の上面に形成されている。
【0034】
第１孔部６１ａおよび第２孔部６２ａの壁面には、層間絶縁膜８１が形成されている。層間絶縁膜８１は、電極間のリークを抑制するためのものである。層間絶縁膜８１は、上層電極膜５３の上面、および、上層電極膜５３から露出した上層圧電膜４２の上面にも形成されており、第１電極部６１と第２電極部６２は、層間絶縁膜８１の上面に形成された配線膜６３を介して接続されている。層間絶縁膜８１は、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）等の感光性樹脂、または、酸化膜、窒化膜等の絶縁物で構成されている。
【0035】
圧電素子の中央部においては、層間絶縁膜８１に開口部８１ａが形成されており、これにより浮遊領域２１ｂの上層電極膜５３が層間絶縁膜８１から露出している。
【0036】
以上が本実施形態における圧電素子の構成である。このような圧電素子では、各振動領域２２ａ～２２ｄに音圧等の圧力が印加されると、各振動領域２２ａ～２２ｄが振動する。そして、例えば、各振動領域２２ａ～２２ｄの自由端側が上方に変位した場合、下層圧電膜４１には引張応力が発生し、上層圧電膜４２には圧縮応力が発生する。したがって、配線部６０のパッド部から電荷を取り出すことにより、音圧等の圧力が検出される。
【0037】
本実施形態の圧電素子の製造方法について説明する。まず、支持基板１１上に絶縁膜１２が配置されたウェハ状の支持体１０を用意する。次に、支持体１０上にＣＶＤ（Chemical Vapor Deposition）法等を用いてバッファ層７０および下層電極膜５１を順に成膜し、前述した形状にパターニングする。
【0038】
続いて、ＣＶＤ法等によって下層圧電膜４１および中間電極膜５２を成膜し、中間電極膜５２を前述した形状にパターニングする。同様に、ＣＶＤ法等によって上層圧電膜４２および上層電極膜５３を成膜し、上層電極膜５３を前述した形状にパターニングする。
【0039】
このようにして圧電膜４０および電極膜５０を形成した後、エッチングにより下層電極膜５１を露出させる第１孔部６１ａ、中間電極膜５２を露出させる第２孔部６２ａ、および、絶縁膜１２を露出させるスリット３０を形成する。また、ダイシングラインに位置する圧電膜４０を除去して開口部２０ａを形成すると共に、絶縁膜１２を除去して開口部１２ａを形成する。
【0040】
その後、層間絶縁膜８１を形成する。層間絶縁膜８１を感光性樹脂で構成する場合には、支持体１０、圧電膜４０、電極膜５０、バッファ層７０を覆うように、ウェハ全体に感光性樹脂を塗布し、図示しないマスクを用いてこの感光性樹脂を露光する。そして、現像により開口部８１ａ、第１孔部６１ａ、第２孔部６２ａに対応する部分の感光性樹脂を除去し、層間絶縁膜８１を形成する。層間絶縁膜８１を酸化膜、窒化膜等の絶縁物で構成する場合には、支持体１０、圧電膜４０、電極膜５０、バッファ層７０を覆うように、ウェハ全体に絶縁物を積層した後にレジストを塗布し、図示しないマスクを用いてこのレジストを露光する。そして、エッチングにより開口部８１ａ、第１孔部６１ａ、第２孔部６２ａに対応する部分の絶縁物を除去し、層間絶縁膜８１を形成する。
【0041】
続いて、第１孔部６１ａ、第２孔部６２ａを埋め込むように金属膜を成膜することにより、第１貫通電極６１ｂ、第２貫通電極６２ｂを形成する。そして、層間絶縁膜８１上に成膜された金属膜をパターニングすることで配線膜６３を形成する。これにより、配線部６０が形成される。
【0042】
その後は、適宜図示しないマスクを配置してエッチングを行うことにより、凹部１０ａを形成する。そして、ダイシングラインに沿ってチップ単位に分割する。これにより、支持体１０上に振動部２０が配置された上記の圧電素子が製造される。
【0043】
本実施形態の効果について説明する。本発明者らは、圧電素子におけるリーク電流について、電極膜の形状とｔａｎδとの関係を調べた。図５に示す第１比較例では、ＸＹ平面において中間電極膜５２の外縁は下層電極膜５１の外縁の内側にある。図６に示す第２比較例では、中間電極膜５２が２つに分割されており、２つの中間電極膜５２の外縁は下層電極膜５１の外縁の内側にある。図７に示す第３比較例では、中間電極膜５２が３つに分割されており、３つの中間電極膜５２の外縁は下層電極膜５１の外縁の内側にある。
【0044】
このような構成により、第１～第３比較例の中間電極膜５２全体における周囲長は、第１比較例が最も短く、第３比較例が最も長くなっている。このように中間電極膜５２の周囲長を変えてｔａｎδを計測したところ、図８に示すように、中間電極膜５２の周囲長が長いほどｔａｎδが大きくなった。
【0045】
図９は、距離ｄ１を変化させてｔａｎδを計測した結果を示す図である。なお、図９において、距離ｄ１は、ＸＹ平面において中間電極膜５２の外縁が下層電極膜５１の外縁の外側にあるときに正の値となり、中間電極膜５２の外縁が下層電極膜５１の外縁の内側にあるときに負の値となる。また、距離ｄ１は、ＸＹ平面において中間電極膜５２の外縁と下層電極膜５１の外縁が一致しているときに０となる。
【0046】
図９に示すように、距離ｄ１が０以上の範囲では、距離ｄ１が－２μｍ以下の範囲に比べて、ｔａｎδが小さい。そして、距離ｄ１が－２μｍより大きく０未満の範囲では、距離ｄ１が０以上の範囲、および、距離ｄ１が－２μｍ以下の範囲に比べて、距離ｄ１の変化に対してｔａｎδが大きく変化した。
【0047】
図８、図９に示す結果から、リーク電流の発生および誘電損失の増加に関与する領域は中間電極膜５２の外縁近傍に存在し、中間電極膜５２の外縁の下部に下層電極膜５１が存在する場合にリーク電流が発生すると考えられる。
【0048】
前述したように、本実施形態では、ＸＹ平面において中間電極膜５２の外縁が下層電極膜５１の外縁の外側にある。したがって、中間電極膜５２の外縁の下部に下層電極膜５１が存在しないため、リーク電流の発生およびｔａｎδの増加を抑制し、圧電素子の性能低下を抑制することができる。
【0049】
また、上記実施形態によれば、以下のような効果を得ることができる。
【0050】
（１）第１孔部６１ａの中間電極膜５２における開口部の下部に位置する下層圧電膜４１が除去されている。これによれば、第１孔部６１ａの開口端と下層電極膜５１との間にリーク電流の経路となる下層圧電膜４１が存在しないため、第１孔部６１ａにおけるリーク電流の発生を抑制することができる。
【0051】
（２）中間電極膜５２の外縁は、下層電極膜５１の外縁よりも０．２μｍ以上外側にある。これによれば、フォトリソグラフィでのアライメントずれやエッチングでのサイズ縮小によってサイズがばらついた場合でも、中間電極膜５２の外縁が下層電極膜５１の外縁の外側にある状態を維持することができる。
【0052】
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して上層電極膜５３の大きさを変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
第２実施形態について説明する。本実施形態は、第１実施形態に対して上層電極膜５３の大きさを変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【0053】
図１０、図１１に示すように、本実施形態では、ＸＹ平面において、上層電極膜５３の外縁は中間電極膜５２の外縁の外側にあり、上層電極膜５３の外縁の下部においては中間電極膜５２が除去されている。本実施形態では、下層電極膜５１、中間電極膜５２がそれぞれ第１電極膜、第２電極膜に相当するとともに、中間電極膜５２、上層電極膜５３がそれぞれ第１電極膜、第２電極膜に相当する。
【0054】
Ｚ方向に垂直でかつ中間電極膜５２、上層電極膜５３の外縁に垂直な方向における上層電極膜５３の外縁と中間電極膜５２の外縁との距離をｄ２とする。
【0055】
本実施形態では、第２孔部６２ａは、上層圧電膜４２および上層電極膜５３を貫通しており、第２孔部６２ａの上層電極膜５３における開口部の下部に位置する上層圧電膜４２が除去されている。具体的には、第２孔部６２ａはＺ方向を軸方向とする四角柱状に形成されている。そして、Ｚ方向に平行な断面において第２孔部６２ａの壁面が平坦な形状となるように、上層電極膜５３の開口部の下部全体に渡って上層圧電膜４２が除去されている。
【0056】
上層電極膜５３の外縁が中間電極膜５２の外縁の内側にあると、上層電極膜５３の形成後にミリング等を行った場合に、上層電極膜５３の外縁近傍でリーク電流が発生するおそれがある。本実施形態では、上層電極膜５３の外縁が中間電極膜５２の外縁の外側にあるため、このリーク電流の発生を抑制することができる。なお、距離ｄ２は、距離ｄ１と同様に、フォトリソグラフィでのアライメントずれや、エッチングでのサイズ縮小を考慮して、０．２μｍ以上とすることが望ましい。
【0057】
また、第２孔部６２ａの上層電極膜５３における開口部の下部に位置する上層圧電膜４２が除去されており、第２孔部６２ａの開口端と中間電極膜５２との間にリーク電流の経路となる上層圧電膜４２が存在しない。したがって、第２孔部６２ａにおけるリーク電流の発生を抑制することができる。
【0058】
本実施形態は、第１実施形態と同様の構成および作動からは第１実施形態と同様の効果を得ることができる。
【0059】
（第３実施形態）
第３実施形態について説明する。本実施形態は、第２実施形態に対して保護膜を追加したものであり、その他については第２実施形態と同様であるため、第２実施形態と異なる部分についてのみ説明する。
第３実施形態について説明する。本実施形態は、第２実施形態に対して保護膜を追加したものであり、その他については第２実施形態と同様であるため、第２実施形態と異なる部分についてのみ説明する。
【0060】
図１２に示すように、本実施形態の圧電素子は、下層圧電膜４１と中間電極膜５２との間に配置された下層保護膜９１と、上層圧電膜４２と上層電極膜５３との間に配置された上層保護膜９２とを備える。下層保護膜９１、上層保護膜９２は、シリコン等の酸化物または窒化物で構成されている。
【0061】
本実施形態は、第１、第２実施形態と同様の構成および作動からは第１、第２実施形態と同様の効果を得ることができる。
【0062】
また、上記実施形態によれば、以下のような効果を得ることができる。
【0063】
（１）下層圧電膜４１と中間電極膜５２との間に配置された下層保護膜９１を備える。また、上層圧電膜４２と上層電極膜５３との間に配置された上層保護膜９２を備える。これによれば、中間電極膜５２のエッチングによるダメージが下層圧電膜４１および下層電極膜５１に到達することを抑制するとともに、上層電極膜５３のエッチングによるダメージが上層圧電膜４２および中間電極膜５２に到達することを抑制することができる。したがって、リーク電流の発生をさらに抑制することができる。
【0064】
（２）下層保護膜９１、上層保護膜９２は、酸化膜または窒化膜で構成されている。これによれば、簡易な工程で下層保護膜９１、上層保護膜９２を形成することができる。
【0065】
（第４実施形態）
第４実施形態について説明する。本実施形態は、第３実施形態に対して中間電極膜５２、上層電極膜５３の構成を変更したものであり、その他については第３実施形態と同様であるため、第３実施形態と異なる部分についてのみ説明する。
第４実施形態について説明する。本実施形態は、第３実施形態に対して中間電極膜５２、上層電極膜５３の構成を変更したものであり、その他については第３実施形態と同様であるため、第３実施形態と異なる部分についてのみ説明する。
【0066】
図１３に示すように、本実施形態では、下層圧電膜４１、上層圧電膜４２、下層保護膜９１、上層保護膜９２を貫通して下層電極膜５１の上面を露出させるスリット２０ｂが各振動領域２２ａ～２２ｄに形成されている。スリット２０ｂは、ＸＹ平面において下層電極膜５１の外縁の内側に形成されており、下層電極膜５１の上面と相似な三角形の枠状に開口している。すなわち、下層圧電膜４１、上層圧電膜４２は、スリット２０ｂによって三角形状の領域と他の領域とに区画されている。
【0067】
中間電極膜５２、上層電極膜５３は、側面がスリット２０ｂの内壁面に露出するように、振動部２０のうちスリット２０ｂで囲まれた部分にのみ形成されている。すなわち、ＸＹ平面において中間電極膜５２、上層電極膜５３の外縁は一致しており、下層電極膜５１の外縁の内側にある。本実施形態では、下層電極膜５１が第１電極膜に相当し、中間電極膜５２が第２電極膜に相当する。
【0068】
スリット２０ｂにおいて、中間電極膜５２、上層電極膜５３の側面の下部に位置する下層圧電膜４１、上層圧電膜４２は除去されている。具体的には、スリット２０ｂはＺ方向に延設された三角枠状のスリットとされている。そして、Ｚ方向に平行な断面においてスリット２０ｂの壁面が平坦な形状となるように、中間電極膜５２、上層電極膜５３が除去された部分の下部全体に渡って下層圧電膜４１、上層圧電膜４２が除去されている。
【0069】
スリット２０ｂの内部は、埋め込み絶縁膜８２によって埋め込まれている。埋め込み絶縁膜８２は、絶縁性材料で構成されている。詳細には、埋め込み絶縁膜８２は、層間絶縁膜８１と同じ材料、すなわち、ポリイミド、ＰＢＯ等の感光性樹脂、または、酸化膜、窒化膜等の絶縁物で構成されている。なお、本実施形態ではスリット２０ｂは浮遊領域２１ｂから支持領域２１ａに至るように形成されており、支持領域２１ａに形成されたスリット２０ｂは、層間絶縁膜８１によって埋め込まれている。
【0070】
本実施形態は、第１～第３実施形態と同様の構成および作動からは第１～第３実施形態と同様の効果を得ることができる。
【0071】
また、上記実施形態によれば、以下のような効果を得ることができる。
【0072】
（１）スリット２０ｂの開口部の下部に位置する下層圧電膜４１、上層圧電膜４２が除去されている。これによれば、スリット２０ｂの内壁面に露出した中間電極膜５２、上層電極膜５３の側面と下層電極膜５１との間にリーク電流の経路となる下層圧電膜４１、上層圧電膜４２が存在しないため、スリット２０ｂにおけるリーク電流の発生を抑制することができる。
【0073】
（２）スリット２０ｂの内部が埋め込み絶縁膜８２で埋め込まれている。これによれば、下層圧電膜４１、上層圧電膜４２が除去された部分における短絡を抑制し、圧電素子の信頼性を向上させることができる。
【0074】
（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
【0075】
第１、第２実施形態において、下層電極膜５１、中間電極膜５２、上層電極膜５３が相似形状とされていなくてもよい。この場合、第１実施形態では、ＸＹ平面における下層電極膜５１の外縁と中間電極膜５２の外縁との最短距離を０．２μｍ以上とすることが望ましい。また、第２実施形態では、ＸＹ平面における中間電極膜５２の外縁と上層電極膜５３の外縁との最短距離を０．２μｍ以上とすることが望ましい。
【0076】
第２実施形態において、ＸＹ平面で中間電極膜５２の外縁が下層電極膜５１の外縁と同じ位置にあってもよいし、中間電極膜５２の外縁が下層電極膜５１の外縁の内側にあってもよい。このような構成においても、中間電極膜５２と上層電極膜５３との間のリーク電流を抑制することができる。しかしながら、下層圧電膜４１は上層圧電膜４２の下地となるため、下層圧電膜４１の上下に配置された下層電極膜５１、中間電極膜５２において、ＸＹ平面で下層電極膜５１が中間電極膜５２の外縁の内側に配置された構成とすることが望ましい。
【0077】
第３実施形態において、圧電素子が下層保護膜９１および上層保護膜９２のうちいずれか一方のみを備えていてもよい。ＸＹ平面で中間電極膜５２の外縁が下層電極膜５１の外縁と同じ位置にあってもよいし、中間電極膜５２の外縁が下層電極膜５１の外縁の内側にあってもよい。中間電極膜５２の外縁が下層電極膜５１の外縁と一致する場合や、下層電極膜５１の外縁の内側にある場合にも、下層保護膜９１によってリーク電流を抑制することができる。同様に、上層電極膜５３の外縁が中間電極膜５２の外縁と同じ位置にあってもよいし、上層電極膜５３の外縁が中間電極膜５２の外縁の内側にあってもよい。
【0078】
第４実施形態において、ＸＹ平面で上層電極膜５３の外縁が中間電極膜５２の外縁の内側にあり、スリット２０ｂが上層圧電膜４２を貫通して中間電極膜５２の上面を露出させるように形成されていてもよい。このような構成では、中間電極膜５２が第１電極膜に相当し、上層電極膜５３が第２電極膜に相当する。また、圧電素子が下層保護膜９１、上層保護膜９２を備えていなくてもよい。また、スリット２０ｂの内部が層間絶縁膜８１、埋め込み絶縁膜８２によって埋め込まれていなくてもよい。
【0079】
（本開示の特徴）
［第１の観点］
圧電素子であって、
支持体（１０）と、
前記支持体に積層された第１電極膜（５１、５２）と、
前記第１電極膜に積層された圧電膜（４１、４２）と、
前記圧電膜に積層された第２電極膜（５２、５３）と、を備え、
前記第１電極膜、前記圧電膜、前記第２電極膜の積層方向に垂直な平面において、前記第２電極膜の外縁は、前記第１電極膜の外縁の外側にある圧電素子。
［第２の観点］
前記第２電極膜の上部に配置された配線膜（６３）と、
前記第１電極膜と前記配線膜とを接続する貫通電極（６１ｂ、６２ｂ）と、を備え、
前記貫通電極は、前記第２電極膜および前記圧電膜を貫通して前記第１電極膜を露出させる孔部（６１ａ、６２ａ）の内部に配置されており、
前記孔部の前記第２電極膜における開口部の下部に位置する前記圧電膜が除去されている第１の観点に記載の圧電素子。
［第３の観点］
前記第２電極膜の外縁は、前記第１電極膜の外縁よりも０．２μｍ以上外側にある第１または第２の観点に記載の圧電素子。
［第４の観点］
圧電素子であって、
支持体（１０）と、
前記支持体に積層された第１電極膜（５１、５２）と、
前記第１電極膜に積層された圧電膜（４１、４２）と、
前記圧電膜に積層された第２電極膜（５２、５３）と、を備え、
前記第１電極膜、前記圧電膜、前記第２電極膜の積層方向に垂直な平面において、前記第２電極膜の外縁は、前記第１電極膜の外縁の内側にあり、
前記圧電膜は、前記第１電極膜の上面および前記第２電極膜の側面を露出させるスリット（２０ｂ）によって区画されており、
前記スリットにおいて該側面の下部に位置する前記圧電膜が除去されている圧電素子。
［第５の観点］
前記スリットの内部が絶縁膜（８１、８２）で埋め込まれている第４の観点に記載の圧電素子。
［第６の観点］
前記圧電膜と前記第２電極膜との間に配置された保護膜（９１、９２）を備える第１ないし第５の観点のいずれか１つに記載の圧電素子。
［第７の観点］
前記保護膜は、窒化物または酸化物で構成されている第６の観点に記載の圧電素子。
［第８の観点］
前記支持体に積層された下層電極膜（５１）と、
前記下層電極膜に積層された下層圧電膜（４１）と、
前記下層圧電膜に積層された中間電極膜（５２）と、
前記中間電極膜に積層された上層圧電膜（４２）と、
前記上層圧電膜に積層された上層電極膜（５３）と、を備え、
前記第１電極膜は前記下層電極膜で構成されており、
前記第２電極膜は前記中間電極膜で構成されている第１ないし第７の観点のいずれか１つに記載の圧電素子。
［第９の観点］
前記支持体に積層された下層電極膜（５１）と、
前記下層電極膜に積層された下層圧電膜（４１）と、
前記下層圧電膜に積層された中間電極膜（５２）と、
前記中間電極膜に積層された上層圧電膜（４２）と、
前記上層圧電膜に積層された上層電極膜（５３）と、を備え、
前記第１電極膜は前記中間電極膜で構成されており、
前記第２電極膜は前記上層電極膜で構成されている第１ないし第７の観点のいずれか１つに記載の圧電素子。
［第１０の観点］
前記圧電膜に印加される音圧を検出するマイクロフォンである第１ないし第９の観点のいずれか１つに記載の圧電素子。
［第１の観点］
圧電素子であって、
支持体（１０）と、
前記支持体に積層された第１電極膜（５１、５２）と、
前記第１電極膜に積層された圧電膜（４１、４２）と、
前記圧電膜に積層された第２電極膜（５２、５３）と、を備え、
前記第１電極膜、前記圧電膜、前記第２電極膜の積層方向に垂直な平面において、前記第２電極膜の外縁は、前記第１電極膜の外縁の外側にある圧電素子。
［第２の観点］
前記第２電極膜の上部に配置された配線膜（６３）と、
前記第１電極膜と前記配線膜とを接続する貫通電極（６１ｂ、６２ｂ）と、を備え、
前記貫通電極は、前記第２電極膜および前記圧電膜を貫通して前記第１電極膜を露出させる孔部（６１ａ、６２ａ）の内部に配置されており、
前記孔部の前記第２電極膜における開口部の下部に位置する前記圧電膜が除去されている第１の観点に記載の圧電素子。
［第３の観点］
前記第２電極膜の外縁は、前記第１電極膜の外縁よりも０．２μｍ以上外側にある第１または第２の観点に記載の圧電素子。
［第４の観点］
圧電素子であって、
支持体（１０）と、
前記支持体に積層された第１電極膜（５１、５２）と、
前記第１電極膜に積層された圧電膜（４１、４２）と、
前記圧電膜に積層された第２電極膜（５２、５３）と、を備え、
前記第１電極膜、前記圧電膜、前記第２電極膜の積層方向に垂直な平面において、前記第２電極膜の外縁は、前記第１電極膜の外縁の内側にあり、
前記圧電膜は、前記第１電極膜の上面および前記第２電極膜の側面を露出させるスリット（２０ｂ）によって区画されており、
前記スリットにおいて該側面の下部に位置する前記圧電膜が除去されている圧電素子。
［第５の観点］
前記スリットの内部が絶縁膜（８１、８２）で埋め込まれている第４の観点に記載の圧電素子。
［第６の観点］
前記圧電膜と前記第２電極膜との間に配置された保護膜（９１、９２）を備える第１ないし第５の観点のいずれか１つに記載の圧電素子。
［第７の観点］
前記保護膜は、窒化物または酸化物で構成されている第６の観点に記載の圧電素子。
［第８の観点］
前記支持体に積層された下層電極膜（５１）と、
前記下層電極膜に積層された下層圧電膜（４１）と、
前記下層圧電膜に積層された中間電極膜（５２）と、
前記中間電極膜に積層された上層圧電膜（４２）と、
前記上層圧電膜に積層された上層電極膜（５３）と、を備え、
前記第１電極膜は前記下層電極膜で構成されており、
前記第２電極膜は前記中間電極膜で構成されている第１ないし第７の観点のいずれか１つに記載の圧電素子。
［第９の観点］
前記支持体に積層された下層電極膜（５１）と、
前記下層電極膜に積層された下層圧電膜（４１）と、
前記下層圧電膜に積層された中間電極膜（５２）と、
前記中間電極膜に積層された上層圧電膜（４２）と、
前記上層圧電膜に積層された上層電極膜（５３）と、を備え、
前記第１電極膜は前記中間電極膜で構成されており、
前記第２電極膜は前記上層電極膜で構成されている第１ないし第７の観点のいずれか１つに記載の圧電素子。
［第１０の観点］
前記圧電膜に印加される音圧を検出するマイクロフォンである第１ないし第９の観点のいずれか１つに記載の圧電素子。
【符号の説明】
【0080】
１０ 支持体
４１ 下層圧電膜
４２ 上層圧電膜
５１ 下層電極膜
５２ 中間電極膜
５３ 上層電極膜
４１ 下層圧電膜
４２ 上層圧電膜
５１ 下層電極膜
５２ 中間電極膜
５３ 上層電極膜
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】