特開 2024-157917 ＤＣ／ＤＣコンバータ及びスイッチング制御回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024157917

(43)【公開日】2024-11-08

(54)【発明の名称】ＤＣ／ＤＣコンバータ及びスイッチング制御回路

(51)【国際特許分類】

   H02M 3/155 20060101AFI20241031BHJP

【ＦＩ】

H02M3/155 P

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023072587

(22)【出願日】2023-04-26

(71)【出願人】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110002000

【氏名又は名称】弁理士法人栄光事務所

(72)【発明者】

【氏名】下本 晃平

(72)【発明者】

【氏名】森尻 敬治

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS04

5H730AS05

5H730BB13

5H730BB14

5H730BB57

5H730BB83

5H730BB88

5H730DD04

5H730EE13

5H730EE58

5H730EE59

5H730EE60

5H730FD01

5H730FD51

5H730FF02

5H730FG05

(57)【要約】

【課題】出力電圧が安定したＤＣ／ＤＣコンバータ及びスイッチング制御回路を提供する。
【解決手段】ＤＣ／ＤＣ制御部６１は、誤差信号Ｖｅｒｒと降圧用のこぎり波Ｖｓｐ１との比較に応じたデューティでトランジスタＭＮ１，ＭＮ２をオンオフする。ＤＣ／ＤＣ制御部６２は、誤差信号Ｖｅｒｒと昇圧用のこぎり波Ｖｓｐ２との比較に応じたデューティでトランジスタＭＮ３，ＭＮ４をオンオフする。昇圧用のこぎり波Ｖｓｐ２は、降圧用のこぎり波Ｖｓｐ１をレベルシフトした波形である。降圧用のこぎり波Ｖｓｐ１と、昇圧用のこぎり波Ｖｓｐ２とは位相が異なる。
【選択図】図２

【特許請求の範囲】

【請求項1】

入力電圧を降圧した出力電圧を出力するための降圧用トランジスタと、
前記入力電圧を昇圧した前記出力電圧を出力するための昇圧用トランジスタと、
前記降圧用トランジスタ及び前記昇圧用トランジスタのオンオフを制御するスイッチング制御回路とを備え、
前記スイッチング制御回路が、
降圧用のこぎり波と、前記降圧用のこぎり波を電圧シフトした波形の昇圧用のこぎり波とを出力するのこぎり波生成回路と、
前記出力電圧に応じた電圧信号と第１の基準電圧との差分となる誤差信号を出力するエラーアンプと、
前記誤差信号と前記降圧用のこぎり波とを比較する降圧用コンパレータと、
前記誤差信号と前記昇圧用のこぎり波とを比較する昇圧用コンパレータと、
前記降圧用コンパレータの比較結果に応じたデューティで前記降圧用トランジスタをオンオフする降圧用ＤＣ／ＤＣ制御部と、
前記昇圧用コンパレータの比較結果に応じたデューティで前記昇圧用トランジスタをオンオフする昇圧用ＤＣ／ＤＣ制御部とを有する、
ＤＣ／ＤＣコンバータであって、
前記降圧用のこぎり波と、前記昇圧用のこぎり波とは位相が異なる、
ＤＣ／ＤＣコンバータ。

【請求項2】

請求項１に記載のＤＣ／ＤＣコンバータにおいて、
前記のこぎり波生成回路は、
位相が１８０°異なる第１のクロック信号及び第２のクロック信号を出力する発振器を有し、
前記第１のクロック信号及び前記第２のクロック信号各々に同期したのこぎり波を生成して、前記昇圧用のこぎり波及び前記降圧用のこぎり波を生成し、
前記発振器は、
コンデンサと、
前記コンデンサを充電する充電スイッチと、
前記コンデンサを放電する放電スイッチと、
前記コンデンサの両端電圧が第２の基準電圧を超えたか否かを判定する第１のコンパレータと、
前記コンデンサの両端電圧が第３の基準電圧を下回ったか否かを判定する第２のコンパレータと、
前記第１のコンパレータが前記コンデンサの両端電圧が前記第２の基準電圧を超えたと判定したタイミングを遅延させる第１の遅延回路と、
前記第２のコンパレータが前記コンデンサの両端電圧が前記第３の基準電圧を下回ったと判定したタイミングを遅延させる第２の遅延回路と、
前記第１の遅延回路及び前記第２の遅延回路により遅延させたタイミングごとに前記充電スイッチ及び前記放電スイッチのオンオフを切り替えるスイッチ制御部とを有し、
前記第１の遅延回路及び前記第２の遅延回路の出力を前記第１のクロック信号及び前記第２のクロック信号として出力する、
ＤＣ／ＤＣコンバータ。

【請求項3】

請求項１に記載のＤＣ／ＤＣコンバータにおいて、
前記のこぎり波生成回路は、
クロック信号を出力する発振器と、
前記発振器が出力した前記クロック信号の位相をシフトする位相シフト回路とを有し、
前記発振器から出力された前記クロック信号及び前記位相シフト回路により位相シフトされた前記クロック信号各々に同期したのこぎり波を生成して、前記昇圧用のこぎり波及び前記降圧用のこぎり波を生成する、
ＤＣ／ＤＣコンバータ。

【請求項4】

請求項３に記載のＤＣ／ＤＣコンバータにおいて、
前記位相シフト回路による位相シフト量を調整するための調整用入力部を備えた、
ＤＣ／ＤＣコンバータ。

【請求項5】

入力電圧を降圧した出力電圧を出力するための降圧用トランジスタと、前記入力電圧を昇圧した前記出力電圧を出力するための昇圧用トランジスタとのオンオフを制御するスイッチング制御回路であって、
降圧用のこぎり波と、前記降圧用のこぎり波を電圧シフトした波形の昇圧用のこぎり波とを出力するのこぎり波生成回路と、
前記出力電圧に応じた電圧信号と第１の基準電圧との差分となる誤差信号を出力するエラーアンプと、
前記誤差信号と前記降圧用のこぎり波とを比較する降圧用コンパレータと、
前記誤差信号と前記昇圧用のこぎり波とを比較する昇圧用コンパレータと、
前記降圧用コンパレータの比較結果に応じたデューティで前記降圧用トランジスタをオンオフする降圧用ＤＣ／ＤＣ制御部と、
前記昇圧用コンパレータの比較結果に応じたデューティで前記昇圧用トランジスタをオンオフする昇圧用ＤＣ／ＤＣ制御部とを有し、
前記降圧用のこぎり波と、前記昇圧用のこぎり波とは位相が異なる、
スイッチング制御回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＤＣ／ＤＣコンバータ及びスイッチング制御回路、に関する。

【背景技術】

【0002】

従来、ＤＣ／ＤＣコンバータとして、入力電圧を昇圧、降圧できる昇降圧型ＤＣ／ＤＣコンバータが提案されている（特許文献１）。特許文献１の昇降圧型ＤＣ／ＤＣコンバータは、誤差電圧（＝誤差信号）と昇圧側のこぎり波（＝昇圧用のこぎり波）、降圧側のこぎり波（＝降圧側のこぎり波）との比較に基づいて、昇圧動作、降圧動作を行っている。昇圧側のこぎり波は、降圧側のこぎり波を電圧シフトした波形であり、昇圧側のこぎり波と降圧側のこぎり波とは同位相である。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０００－１６６２２３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来の昇降圧ＤＣ／ＤＣコンバータは、出力電圧が安定しない、という課題があった。

【0005】

本発明は、上述した事情に鑑みてなされたものであり、その目的は、出力電圧が安定したＤＣ／ＤＣコンバータ及びスイッチング制御回路を提供することにある。

【課題を解決するための手段】

【0006】

前述した目的を達成するために、本発明に係るＤＣ／ＤＣコンバータ及びスイッチング制御回路は、下記［１］～［５］を特徴としている。
［１］
入力電圧を降圧した出力電圧を出力するための降圧用トランジスタと、
前記入力電圧を昇圧した前記出力電圧を出力するための昇圧用トランジスタと、
前記降圧用トランジスタ及び前記昇圧用トランジスタのオンオフを制御するスイッチング制御回路とを備え、
前記スイッチング制御回路が、
降圧用のこぎり波と、前記降圧用のこぎり波を電圧シフトした波形の昇圧用のこぎり波とを出力するのこぎり波生成回路と、
前記出力電圧に応じた電圧信号と第１の基準電圧との差分となる誤差信号を出力するエラーアンプと、
前記誤差信号と前記降圧用のこぎり波とを比較する降圧用コンパレータと、
前記誤差信号と前記昇圧用のこぎり波とを比較する昇圧用コンパレータと、
前記降圧用コンパレータの比較結果に応じたデューティで前記降圧用トランジスタをオンオフする降圧用ＤＣ／ＤＣ制御部と、
前記昇圧用コンパレータの比較結果に応じたデューティで前記昇圧用トランジスタをオンオフする昇圧用ＤＣ／ＤＣ制御部とを有する、
ＤＣ／ＤＣコンバータであって、
前記降圧用のこぎり波と、前記昇圧用のこぎり波とは位相が異なる、
ＤＣ／ＤＣコンバータ。
［２］
［１］に記載のＤＣ／ＤＣコンバータにおいて、
前記のこぎり波生成回路は、
位相が１８０°異なる第１のクロック信号及び第２のクロック信号を出力する発振器を有し、
前記第１のクロック信号及び前記第２のクロック信号各々に同期したのこぎり波を生成して、前記昇圧用のこぎり波及び前記降圧用のこぎり波を生成し、
前記発振器は、
コンデンサと、
前記コンデンサを充電する充電スイッチと、
前記コンデンサを放電する放電スイッチと、
前記コンデンサの両端電圧が第２の基準電圧を超えたか否かを判定する第１のコンパレータと、
前記コンデンサの両端電圧が第３の基準電圧を下回ったか否かを判定する第２のコンパレータと、
前記第１のコンパレータが前記コンデンサの両端電圧が前記第２の基準電圧を超えたと判定したタイミングを遅延させる第１の遅延回路と、
前記第２のコンパレータが前記コンデンサの両端電圧が前記第３の基準電圧を下回ったと判定したタイミングを遅延させる第２の遅延回路と、
前記第１の遅延回路及び前記第２の遅延回路により遅延させたタイミングごとに前記充電スイッチ及び前記放電スイッチのオンオフを切り替えるスイッチ制御部とを有し、
前記第１の遅延回路及び前記第２の遅延回路の出力を前記第１のクロック信号及び前記第２のクロック信号として出力する、
ＤＣ／ＤＣコンバータ。
［３］
［１］に記載のＤＣ／ＤＣコンバータにおいて、
前記のこぎり波生成回路は、
クロック信号を出力する発振器と、
前記発振器が出力した前記クロック信号の位相をシフトする位相シフト回路とを有し、
前記発振器から出力された前記クロック信号及び前記位相シフト回路により位相シフトされた前記クロック信号各々に同期したのこぎり波を生成して、前記昇圧用のこぎり波及び前記降圧用のこぎり波を生成する、
ＤＣ／ＤＣコンバータ。
［４］
［３］に記載のＤＣ／ＤＣコンバータにおいて、
前記位相シフト回路による位相シフト量を調整するための調整用入力部を備えた、
ＤＣ／ＤＣコンバータ。
［５］
入力電圧を降圧した出力電圧を出力するための降圧用トランジスタと、前記入力電圧を昇圧した前記出力電圧を出力するための昇圧用トランジスタとのオンオフを制御するスイッチング制御回路であって、
降圧用のこぎり波と、前記降圧用のこぎり波を電圧シフトした波形の昇圧用のこぎり波とを出力するのこぎり波生成回路と、
前記出力電圧に応じた電圧信号と第１の基準電圧との差分となる誤差信号を出力するエラーアンプと、
前記誤差信号と前記降圧用のこぎり波とを比較する降圧用コンパレータと、
前記誤差信号と前記昇圧用のこぎり波とを比較する昇圧用コンパレータと、
前記降圧用コンパレータの比較結果に応じたデューティで前記降圧用トランジスタをオンオフする降圧用ＤＣ／ＤＣ制御部と、
前記昇圧用コンパレータの比較結果に応じたデューティで前記昇圧用トランジスタをオンオフする昇圧用ＤＣ／ＤＣ制御部とを有し、
前記降圧用のこぎり波と、前記昇圧用のこぎり波とは位相が異なる、
スイッチング制御回路。

【発明の効果】

【0007】

本発明によれば、出力電圧が安定したＤＣ／ＤＣコンバータ及びスイッチング制御回路を提供することができる。

【0008】

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

【図面の簡単な説明】

【0009】

【図1】図１は、第１実施形態における本発明のＤＣ／ＤＣコンバータを示す回路図である。

【図2】図２は、図１に示す降圧用，昇圧用のこぎり波Ｖｓｐ１，Ｖｓｐ２、誤差信号Ｖｅｒｒ、ＰＷＭ信号Ｖｐｗｍ１，Ｖｐｗｍ４、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔのタイムチャートである。

【図3】図３は、従来のＤＣ／ＤＣコンバータから昇降圧モード中に出力される降圧用，昇圧用のこぎり波Ｖｓｐ１，Ｖｓｐ２、誤差信号Ｖｅｒｒ、ＰＷＭ信号Ｖｐｗｍ１～Ｖｐｗｍ４のタイムチャートである。

【図4】図４は、図１に示すＤＣ／ＤＣコンバータから昇降圧モード中に出力される降圧用，昇圧用のこぎり波Ｖｓｐ１，Ｖｓｐ２、誤差信号Ｖｅｒｒ、ＰＷＭ信号Ｖｐｗｍ１～Ｖｐｗｍ４のタイムチャートである。

【図5】図５は、第１実施形態における図１に示す、のこぎり波生成回路を示すブロック図である。

【図6】図６は、図５に示す発振器を示す回路図である。

【図7】図７は、図５に示す発振器の各部から出力される信号のタイムチャートである。

【図8】図８は、図６に示す発振器を構成する遅延回路の詳細を示す回路図である。

【図9】図９は、図８に示す遅延回路の各部から出力される信号のタイムチャートである。

【図10】図１０は、図５に示す昇圧用，降圧用のこぎり波生成回路を示す回路図である。

【図11】図１１は、図１０に示す昇圧用，降圧用のこぎり波生成回路の各部から出力される信号のタイムチャートである。

【図12】図１２は、第２実施形態におけるＤＣ／ＤＣコンバータを示す回路図である。

【図13】図１３は、第２実施形態におけるＤＣ／ＤＣコンバータの、のこぎり波生成回路を示すブロック図である。

【図14】図１４は、図１３に示す発振器の一部を示す回路である。

【図15】図１５は、図１３に示す位相シフト回路の詳細を示す回路図である。

【図16】図１６は、図１５に示す位相シフト回路の各部から出力される信号のタイムチャートである。

【図17】図１７は、図１３に示す昇圧用，降圧用のこぎり波生成回路の各部から出力される信号のタイムチャートである。

【図18】図１８は、図１５に示すワンショット回路の詳細を示す回路図である。

【図19】図１９は、図１７に示すワンショット回路の各部から出力される信号のタイムチャートである。

【発明を実施するための形態】

【0010】

本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。

【0011】

（第１実施形態）
まず、第１実施形態のＤＣ／ＤＣコンバータ１について図１を参照して説明する。第１実施形態のＤＣ／ＤＣコンバータ１は、入力端子Ｔｉｎから入力された入力電圧Ｖｉｎを昇圧または降圧した出力電圧Ｖｏｕｔを出力端子Ｔｏｕｔから出力する。ＤＣ／ＤＣコンバータ１は、トランジスタＭＮ１～ＭＮ４と、コイルＬと、コンデンサＣ１，Ｃ２と、トランジスタＭＮ１～ＭＮ４を制御する制御ＩＣ２（＝スイッチング制御回路）とを備えている。

【0012】

トランジスタＭＮ１～ＭＮ４は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭＮ１，ＭＮ２（＝降圧用トランジスタ）は、入力端子Ｔｉｎとグランドとの間に直列接続されている。詳しく説明すると、トランジスタＭＮ１のドレインが入力端子Ｔｉｎに接続され、トランジスタＭＮ２のソースがグランドに接続されている。トランジスタＭＮ１のソースとトランジスタＭＮ２のドレインとが接続されている。

【0013】

トランジスタＭＮ３，ＭＮ４（＝昇圧用トランジスタ）は、出力端子Ｔｏｕｔとグランドとの間に直列接続されている。詳しく説明すると、トランジスタＭＮ３のドレインが出力端子Ｔｏｕｔに接続され、トランジスタＭＮ４のソースがグランドに接続されている。トランジスタＭＮ３のソースとトランジスタＭＮ４のドレインとが接続されている。

【0014】

コイルＬは、トランジスタＭＮ１のソースとトランジスタＭＮ２のドレインの接続点と、トランジスタＭＮ３のソースとトランジスタＭＮ４のドレインの接続点との間に接続されている。コンデンサＣ１は、入力端子Ｔｉｎとグランドの間に接続されている。コンデンサＣ２は、出力端子Ｔｏｕｔとグランドの間に接続されている。

【0015】

トランジスタＭＮ３をオン、トランジスタＭＮ４をオフした状態で、トランジスタＭＮ１，ＭＮ２を交互にオンすると、ＤＣ／ＤＣコンバータ１は、降圧型として機能し、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔを出力する。トランジスタＭＮ１をオン、トランジスタＭＮ２をオフした状態で、トランジスタＭＮ３，ＭＮ４を交互にオンすると、ＤＣ／ＤＣコンバータ１は、昇圧型として機能し、入力電圧Ｖｉｎを昇圧した出力電圧Ｖｏｕｔを出力する。

【0016】

ＤＣ／ＤＣコンバータ１はさらに、コイルＬに流れるインダクタ電流を検出するためのセンス抵抗Ｒｓと、出力電圧Ｖｏｕｔを検出する電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。センス抵抗Ｒｓは、トランジスタＭＮ１のソースとトランジスタＭＮ２のドレインの接続点と、コイルＬとの間に接続されている。制御ＩＣ２の入力端子Ｔｉｎｐ，Ｔｉｎｎには、センス抵抗Ｒｓの両端が接続される。抵抗Ｒ１，Ｒ２は、出力端子Ｔｏｕｔとグランドとの間に直列接続される。制御ＩＣ２のフィードバック端子Ｔｆｂには、抵抗Ｒ１，Ｒ２の接続点が接続され、抵抗Ｒ１，Ｒ２により検出された電圧信号Ｖｆｂが入力される。

【0017】

制御ＩＣ２は、入力電圧Ｖｉｎが所望の出力電圧Ｖｏｕｔよりも大きい場合、入力電圧Ｖｉｎを降圧し、入力電圧Ｖｉｎが所望の出力電圧Ｖｏｕｔよりも小さい場合、入力電圧Ｖｉｎを昇圧して、一定の出力電圧Ｖｏｕｔが出力されるように、トランジスタＭＮ１～ＭＮ４のオンオフを制御する。

【0018】

制御ＩＣ２は、電流センス回路３と、エラーアンプＡｐ１と、のこぎり波生成回路４と、電流加算部５１，５２と、コンパレータＣｐ１，Ｃｐ２と、ＤＣ／ＤＣ制御部６１，６２と、ドライバ回路７１～７４とを有している。電流センス回路３は、入力端子Ｔｉｎｐ，Ｔｉｎｎに接続され、センス抵抗Ｒｓに流れる電流を増幅した電流信号Ｖｉｓを出力する。

【0019】

エラーアンプＡｐ１は、反転入力にフィードバック端子Ｔｆｂが接続され、非反転入力に基準電圧Ｖｒｅｆ１（＝第１の基準電圧）を出力する電源が接続されている。エラーアンプＡｐ１は、電圧信号Ｖｆｂと基準電圧Ｖｒｅｆ１との差に応じた誤差信号ＶｅｒｒをコンパレータＣｐ１，Ｃｐ２にそれぞれ供給する。

【0020】

のこぎり波生成回路４は、図２に示す、降圧用のこぎり波Ｖｓｐ１，昇圧用のこぎり波Ｖｓｐ２を生成する。降圧用のこぎり波Ｖｓｐ１及び昇圧用のこぎり波Ｖｓｐ２は、最小電圧から最大電圧、最大電圧から最小電圧への電圧変動を周期的に繰り返す同一周期の、のこぎり波形状の電圧信号である。昇圧用のこぎり波Ｖｓｐ２は、降圧用のこぎり波Ｖｓｐ１をレベルシフト（シフトアップ）した波形となっている。昇圧用のこぎり波Ｖｓｐ２の最小電圧が、降圧用のこぎり波Ｖｓｐ１の最大電圧よりも低くなるように、レベルシフトされている。

【0021】

降圧用のこぎり波Ｖｓｐ１及び昇圧用のこぎり波Ｖｓｐ２の位相は異なる。本実施形態では、降圧用のこぎり波Ｖｓｐ１及び昇圧用のこぎり波Ｖｓｐ２の位相は１８０°異なる。のこぎり波生成回路４の詳細については後述する。図１に示すように、電流加算部５１，５２は、降圧用のこぎり波Ｖｓｐ１，昇圧用のこぎり波Ｖｓｐ２に電流信号Ｖｉｓを加算して、コンパレータＣｐ１，Ｃｐ２に供給する。

【0022】

コンパレータＣｐ１（＝降圧用コンパレータ）は、降圧用のこぎり波Ｖｓｐ１と誤差信号Ｖｅｒｒとを比較した比較結果を示す比較信号Ｖｃｐ１をＤＣ／ＤＣ制御部６１（＝降圧用ＤＣ／ＤＣ制御部）に出力する。コンパレータＣｐ２（＝昇圧用コンパレータ）は、昇圧用のこぎり波Ｖｓｐ２と誤差信号Ｖｅｒｒとを比較した比較結果を示す比較信号Ｖｃｐ２をＤＣ／ＤＣ制御部６２（＝昇圧用ＤＣ／ＤＣ制御部）に出力する。ＤＣ／ＤＣ制御部６１は、コンパレータＣｐ１から供給された比較信号Ｖｃｐ１に応じたデューティのＰＷＭ信号Ｖｐｗｍ１，Ｖｐｗｍ２を生成してドライバ回路７１，７２にそれぞれ出力する。ＰＷＭ信号Ｖｐｗｍ１，Ｖｐｗｍ２はＨｉ、Ｌｏが互いに反転した信号である。

【0023】

ＤＣ／ＤＣ制御部６２は、コンパレータＣｐ２から供給された比較信号Ｖｃｐ２に応じたデューティのＰＷＭ信号Ｖｐｗｍ３，Ｖｐｗｍ４を生成して、ドライバ回路７３，７４に出力する。ＰＷＭ信号Ｖｐｗｍ３，Ｖｐｗｍ４はＨｉ、Ｌｏが互いに反転した信号である。ドライバ回路７１～７４は、ＰＷＭ信号Ｖｐｗｍ１～Ｖｐｗｍ４に応じた駆動信号をトランジスタＭＮ１～ＭＮ４のゲートに対して出力して、トランジスタＭＮ１～ＭＮ４のオンオフを制御する。

【0024】

次に、上述したＤＣ／ＤＣコンバータ１の動作について図２を参照して以下説明する。図２に示すように、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも高い降圧モードにおいては、誤差信号Ｖｅｒｒは、昇圧用のこぎり波Ｖｓｐ２の最小値よりも小さくなる。このため、ＤＣ／ＤＣコンバータ１は、トランジスタＭＮ３をオン、トランジスタＭＮ４をオフした状態で、トランジスタＭＮ１，ＭＮ２を交互にオンして、入力電圧Ｖｉｎを降圧する。

【0025】

入力電圧Ｖｉｎと出力電圧Ｖｏｕｔがほぼ等しい昇降圧モードにおいては、誤差信号Ｖｅｒｒは、昇圧用のこぎり波Ｖｓｐ２の最小値よりも大きく、降圧用のこぎり波Ｖｓｐ１の最大値よりも小さくなる。このため、ＤＣ／ＤＣコンバータ１は、トランジスタＭＮ１，ＭＮ２を交互にオンすると共に、トランジスタＭＮ３，ＭＮ４を交互にオンして、入力電圧Ｖｉｎを昇圧すると同時に降圧する。

【0026】

入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも低い昇圧モードにおいては、誤差信号Ｖｅｒｒは、降圧用のこぎり波Ｖｓｐ１の最大値よりも大きくなる。このため、ＤＣ／ＤＣコンバータ１は、トランジスタＭＮ１をオン、トランジスタＭＮ２をオフした状態で、トランジスタＭＮ３，ＭＮ４を交互にオンして、入力電圧Ｖｉｎを昇圧する。以上の動作により、ＤＣ／ＤＣコンバータ１は、一定の出力電圧Ｖｏｕｔを出力できる。

【0027】

次に、降圧用のこぎり波Ｖｓｐ１と昇圧用のこぎり波Ｖｓｐ２との位相を異ならせたことによる効果について図３及び図４を参照して説明する。なお、図３及び図４に示す降圧用，昇圧用のこぎり波Ｖｓｐ１，Ｖｓｐ２は電流信号Ｖｉｓが加算された後の信号である。同図に示すように、センス抵抗Ｒｓの影響により、トランジスタＭＮ１がオンオフするタイミングで、昇圧用のこぎり波Ｖｓｐ２にスイッチングノイズが発生する。

【0028】

図３に示すように、降圧用のこぎり波Ｖｓｐ１と昇圧用のこぎり波Ｖｓｐ２とが同位相の場合、トランジスタＭＮ１がオンするタイミングで、昇圧用のこぎり波Ｖｓｐ２が誤差信号Ｖｅｒｒを下回り、トランジスタＭＮ３がオン，トランジスタＭＮ４がオフする。すなわち、昇圧用のこぎり波Ｖｓｐ２が誤差信号Ｖｅｒｒを下回ってから誤差信号Ｖｅｒｒを超えるまでの間に、昇圧用のこぎり波Ｖｓｐ２にスイッチングノイズが発生してしまう。このため、トランジスタＭＮ３，ＭＮ４をオンするＰＷＭ信号Ｖｐｗｍ３，Ｖｐｗｍ４のパルス幅が安定しないため、出力電圧Ｖｏｕｔも不安定となる。

【0029】

これに対して、本実施形態では、降圧用のこぎり波Ｖｓｐ１と昇圧用のこぎり波Ｖｓｐ２との位相が１８０°異なる。このため、図４に示すように、トランジスタＭＮ１がオンオフするタイミングと、昇圧用のこぎり波Ｖｓｐ２が誤差信号Ｖｅｒｒを下回るタイミングとをずらすことができる。すなわち、昇圧用のこぎり波Ｖｓｐ２が誤差信号Ｖｅｒｒを下回ってから誤差信号Ｖｅｒｒを超えるまでの間に、昇圧用のこぎり波Ｖｓｐ２にスイッチングノイズが発生しない。このため、トランジスタＭＮ３，ＭＮ４をオンするＰＷＭ信号Ｖｐｗｍ３，Ｖｐｗｍ４のパルス幅が安定し、出力電圧Ｖｏｕｔも安定する。

【0030】

次に、のこぎり波生成回路４の詳細について図５を参照して説明する。同図に示すように、のこぎり波生成回路４は、発振器８と、降圧用のこぎり波生成回路９と、昇圧用のこぎり波生成回路１０と、レベルシフト回路１１とを有している。

【0031】

発振器８は、クロック信号Ｓｃ１（＝第１のクロック信号）と、クロック信号Ｓｃ１と１８０°位相が異なるクロック信号Ｓｃ２（＝第２のクロック信号）とを出力する。降圧用のこぎり波生成回路９は、クロック信号Ｓｃ１に同期した降圧用のこぎり波Ｖｓｐ１を生成する。昇圧用のこぎり波生成回路１０は、クロック信号Ｓｃ２に同期した、のこぎり波を生成する。レベルシフト回路１１は、昇圧用のこぎり波生成回路１０が生成した、のこぎり波をレベルシフト（シフトアップ）して昇圧用のこぎり波Ｖｓｐ２として出力する。

【0032】

次に、発振器８の詳細について図６を参照して説明する。図６に示すように、発振器８は、電流源１２と、トランジスタＭＰ１～ＭＰ３と、トランジスタＭＮ５，ＭＮ６と、スイッチＳＷ１（＝充電スイッチ），スイッチＳＷ２（＝放電スイッチ）と、コンデンサＣ３と、コンパレータＣｐ３（＝第１のコンパレータ），コンパレータＣｐ４（＝第２のコンパレータ）と、遅延回路１３（＝第１の遅延回路），遅延回路１４（＝第２の遅延回路）と、フリップフロップ１５（＝スイッチ制御部）とを有している。

【0033】

電流源１２は、グランドとトランジスタＭＰ１との間に接続され、電流Ｉｒｅｆ１を供給する。トランジスタＭＰ１～ＭＰ３は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭＰ１は、ソースが電源ラインＬＬに接続され、ドレインが電流源１２に接続され、ドレイン及びゲートが接続されている。電源ラインＬＬには電源電圧が供給される。即ち、トランジスタＭＰ１は、電流源１２と直列接続され、電流源１２からの電流Ｉｒｅｆ１が供給される。

【0034】

トランジスタＭＰ２，ＭＰ３は、ソースが電源ラインＬＬに接続され、ゲートがトランジスタＭＰ１のゲート及びドレインに接続される。即ち、トランジスタＭＰ２，ＭＰ３は、トランジスタＭＰ１にカレントミラー接続され、トランジスタＭＰ１に流れる電流Ｉｒｅｆ１をＮ倍（本実施形態では１倍）した電流を折り返す。

【0035】

トランジスタＭＮ５，ＭＮ６は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭＮ５は、ソースがグランドに接続され、ドレインがトランジスタＭＰ２のドレインに接続されている。即ち、トランジスタＭＮ５は、トランジスタＭＰ２に直列接続され、トランジスタＭＰ２が折り返した電流Ｉｒｅｆ１が供給される。

【0036】

トランジスタＭＮ６は、ソースがグランドに接続され、ゲートがトランジスタＭＮ５のゲート及びドレインに接続されている。即ち、トランジスタＭＮ６は、トランジスタＭＮ５にカレントミラー接続され、トランジスタＭＮ５に流れる電流Ｉｒｅｆ１をＮ倍（本実施形態では１倍）した電流を折り返す。

【0037】

スイッチＳＷ１，ＳＷ２は、トランジスタＭＰ３のドレインと、トランジスタＭＮ６のドレインとの間に直列接続されている。コンデンサＣ３は、スイッチＳＷ１，ＳＷ２の接続点とグランドとの間に接続されている。スイッチＳＷ１がオン，スイッチＳＷ２がオフすると、コンデンサＣ３は電流Ｉｒｅｆ１により充電される。スイッチＳＷ２がオン，スイッチＳＷ１がオフすると、コンデンサＣ３は電流Ｉｒｅｆ１により放電される。

【0038】

スイッチＳＷ１，ＳＷ２は交互にオンオフするように制御される。これにより、コンデンサＣ３の両端電圧であるノードＡの電圧は、充電による増加と放電による減少とを繰り返した波形となる（図７（Ａ）参照）。

【0039】

コンパレータＣＰ３は、非反転入力がノードＡに接続され、反転入力が基準電圧Ｖｒｅｆ２（＝第２の基準電圧）を出力する電源に接続され、ノードＡの電圧が基準電圧Ｖｒｅｆ２を超えたタイミングを判定する。コンパレータＣＰ３は、ノードＡの電圧が基準電圧Ｖｒｅｆ２を越えている間、Ｈｉレベルとなるパルス信号をノードＢから出力する（図７（Ｂ））。コンパレータＣＰ４は、反転入力がノードＡに接続され、非反転入力が基準電圧Ｖｒｅｆ３（＝第３の基準電圧）を出力する電源に接続され、ノードＡの電圧が基準電圧Ｖｒｅｆ３を下回ったタイミングを判定する。コンパレータＣＰ４は、ノードＡの電圧が基準電圧Ｖｒｅｆ３を下回っている間、Ｈｉレベルとなるパルス信号をノードＣから出力する（図７（Ｄ））。

【0040】

遅延回路１３は、ノードＢから出力されるパルス信号の立ち上がり（＝コンパレータＣＰ３がノードＡの電圧が基準電圧Ｖｒｅｆ２を超えたと判定したタイミング）を遅延時間ｔｄだけ遅延させたクロック信号Ｓｃ１をノードＤから出力させる（図７（Ｃ））。クロック信号Ｓｃ１の立下りは、ノードＢから出力されるパルス信号の立下りタイミングと同じである。遅延回路１４は、ノードＣから出力されるパルス信号の立ち上がり（＝コンパレータＣＰ４がノードＡの電圧が基準電圧Ｖｒｅｆ３を下回ったと判定したタイミング）を遅延時間ｔｄだけ遅延させたクロック信号Ｓｃ２をノードＥから出力させる（図７（Ｅ））。クロック信号Ｓｃ２の立下りは、ノードＣから出力されるパルス信号の立下りタイミングと同じである。遅延回路１３，１４の詳細については後述する。

【0041】

フリップフロップ１５は、Ｓ端子がノードＤに接続され、Ｒ端子がノードＥに接続されている。これにより、Ｑ端子からは、ノードＡの信号が基準電圧Ｖｒｅｆ２を越えてから遅延時間ｔｄ経過したタイミングでＨｉレベルに立ち上がり、ノードＡの信号が基準電圧Ｖｒｅｆ３を下回ってから遅延時間ｔｄ経過したタイミングでＬｏレベルに立ち下がるパルス信号が出力される（図７（Ｆ））。ＱＢ端子からは、Ｑ端子から出力されるパルス信号を反転した反転パルス信号が出力される（図７（Ｇ））。

【0042】

Ｑ端子から出力される信号がスイッチＳＷ２に供給され、ＱＢ端子から出力される信号がスイッチＳＷ１に供給される。スイッチＳＷ１，ＳＷ２は、ＱＢ端子，Ｑ端子から出力される信号がＨｉレベルの場合にオンし、ＱＢ端子，Ｑ端子から出力される信号がＬｏレベルの場合にオフする。

【0043】

次に、遅延回路１３，１４の詳細について図８及び図９を参照して説明する。図８に示すように、遅延回路１３，１４は各々、インバータ１６と、電流源１７と、トランジスタＭＰ７，ＭＮ７と、コンデンサＣ４と、インバータ１８，１９とを有している。遅延回路１３のインバータ１６は、入力がノードＢに接続されている。遅延回路１４のインバータ１６は、ノードＣに接続されている。インバータ１６の出力がノードＦとなる。電流源１７は、電源ラインＬＬと後述するトランジスタＭＰ７，ＭＮ７との間に接続され、電流Ｉｒｅｆ２を供給する。

【0044】

トランジスタＭＰ７は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭＮ７は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭＰ７，ＭＮ７は、ゲートがインバータ１６の出力であるノードＦに接続されている。また、トランジスタＭＰ７，ＭＮ７は、電流源１７とグランドとの間に直列接続されている。

【0045】

詳しく説明すると、トランジスタＭＰ７は、ソースが電流源１７に接続され、ドレインがトランジスタＭＮ７のドレインに接続される。トランジスタＭＮ７は、ソースがグランドに接続される。コンデンサＣ４は、トランジスタＭＰ７，ＭＮ７のドレイン同士の接続点とグランドとの間に接続される。トランジスタＭＰ７がオンされ、トランジスタＭＮ７がオフされると、コンデンサＣ４が電流Ｉｒｅｆ２により充電される。トランジスタＭＮ７がオンされ、トランジスタＭＰ７がオフされると、コンデンサＣ４の両端がグランドに接続され、コンデンサＣ４が急速に放電される。

【0046】

インバータ１８は、入力にコンデンサＣ４とトランジスタＭＰ７，ＭＮ７のドレインとの接続点であるノードＧが接続される。インバータ１９は、入力にインバータ１８の出力であるノードＨに接続される。遅延回路１３のインバータ１９の出力がノードＤとなる。遅延回路１４のインバータ１９の出力がノードＥとなる。

【0047】

以上の構成によれば、インバータ１６は、遅延回路１３，１４の入力に接続されるノードＢ，Ｃから出力されるパルス信号を反転したパルス信号をノードＦから出力する（図９（Ａ），（Ｂ））。ノードＦのパルス信号がＨｉレベルの間、トランジスタＭＰ７がオフ、トランジスタＭＮ７がオンするため、コンデンサＣ４は急速に放電され、ノードＨの電圧はグランド電圧となる。これに対して、ノードＦのパルス信号がＬｏレベルの間、トランジスタＭＰ７がオン、トランジスタＭＮ７がオフするため、コンデンサＣ４は電流Ｉｒｅｆ２により充電され、ノードＨの電圧は上昇する（図９（Ｃ））。

【0048】

インバータ１８は、ノードＧの電圧が閾値Ｖｔｈ１８を上回っている間、Ｌｏレベルとなり、閾値Ｖｔｈ１８を下回っている間、Ｈｉレベルとなる信号をノードＨから出力する（図９（Ｄ））。遅延回路１３のインバータ１９は、ノードＨからの出力された信号を反転させたクロック信号Ｓｃ１をノードＤから出力する。遅延回路１４のインバータ１９は、ノードＨから出力された信号を反転させたクロック信号Ｓｃ２をノードＥから出力する（図９（Ｅ））。

【0049】

ノードＢ，Ｃのパルス信号が立ち上がってからノードＤ，Ｅのクロック信号Ｓｃ１，Ｓｃ２が立ち上がるまでの遅延時間ｔｄは下記の式（１）に示すように、コンデンサＣ４の容量Ｃ４と、インバータ１８の閾値Ｖｔｈ１８と、電流Ｉｒｅｆ２によって設定される。
ｔｄ＝（Ｃ４×Ｖｔｈ１８）／Ｉｒｅｆ２ …（１）

【0050】

次に、降圧用，降圧用のこぎり波生成回路９，１０について図１０及び図１１を参照して以下説明する。図１０に示すように、降圧用、昇圧用のこぎり波生成回路９，１０は、電流源２０と、トランジスタＭＰ８，ＭＰ９と、コンデンサＣ５とを有している。

【0051】

電流源２０は、電源ラインＬＬとトランジスタＭＰ８との間に接続され、電流Ｉｒｅｆ３を供給する。トランジスタＭＰ８は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭＮ８は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭＰ８，ＭＮ８は、ゲートが降圧用，昇圧用のこぎり波生成回路９，１０の入力となり、クロック信号Ｓｃ１，Ｓｃ２が入力される。また、トランジスタＭＰ８，ＭＮ８は、電流源２０とグランドとの間に直列接続されている。

【0052】

詳しく説明すると、トランジスタＭＰ８は、ソースが電流源２０に接続され、ドレインがトランジスタＭＮ８のドレインに接続される。トランジスタＭＮ８は、ソースがグランドに接続される。コンデンサＣ５は、トランジスタＭＰ８，ＭＮ８のドレイン同士の接続点とグランドとの間に接続される。トランジスタＭＰ８がオンされ、トランジスタＭＮ８がオフされると、コンデンサＣ５が電流Ｉｒｅｆ３により充電される。トランジスタＭＮ８がオンされ、トランジスタＭＰ８がオフされると、コンデンサＣ５の両端がグランドに接続され、コンデンサＣ５が急速に放電される。

【0053】

以上の構成によれば、図１１に示すように、クロック信号Ｓｃ１，Ｓｃ２がＨｉレベルのときにコンデンサＣ５が放電されて、昇圧用，降圧用のこぎり波生成回路９，１０の出力はＬｏレベルとなる。クロック信号Ｓｃ１，Ｓｃ２がＬｏレベルときにコンデンサＣ５が電流Ｉｒｅｆ３により充電されて、昇圧用，降圧用のこぎり波生成回路９，１０の出力は徐々に増加する。クロック信号Ｓｃ１，Ｓｃ２は１８０°位相が異なっているため、昇圧用，降圧用のこぎり波生成回路９，１０から出力されるのこぎり波は、位相が１８０°異なる（図１１（Ｂ），（Ｄ））。

【0054】

降圧用のこぎり波生成回路９から出力されるのこぎり波は、降圧用のこぎり波Ｖｓｐ１として電流加算部５１に供給される。昇圧用のこぎり波生成回路１０から出力されるのこぎり波は、レベルシフト回路１１によりシフトアップされた後、昇圧用のこぎり波Ｖｓｐ２として電流加算部５２に供給される。レベルシフト回路１１としては、周知のレベルシフト回路を用いることができる。

【0055】

上述した実施形態によれば、降圧用，昇圧用のこぎり波Ｖｓｐ１，Ｖｓｐ２の位相を１８０°異ならせる。このため、トランジスタＭＮ１のオンオフにより昇圧用のこぎり波Ｖｓｐ２に発生するスイッチングノイズに対して、最も離れたタイミングでトランジスタＭＮ３をオンすることができ、スイッチングノイズの影響を受けにくくすることができる。しかも、位相が１８０°異なるクロック信号Ｓｃ１，Ｓｃ２を用いている。クロック信号Ｓｃ２は、クロック信号Ｓｃ１を生成する発振器８で生成することができるため、コンデンサなどを用いて位相シフトする回路が必要なく、回路構成を簡素にすることができる。

【0056】

（第２実施形態）
次に、第２実施形態のＤＣ／ＤＣコンバータ１Ｂについて、図１２などを参照して説明する。なお、図１２において、上述した第１実施形態で既に説明した図１などに示す、ＤＣ／ＤＣコンバータ１と同等の部分については同一符号を付してその詳細な説明を省略する。

【0057】

第２実施形態のＤＣ／ＤＣコンバータ１Ｂは、入力端子Ｔｉｎから入力された入力電圧Ｖｉｎを昇圧または降圧した出力電圧Ｖｏｕｔを出力端子Ｔｏｕｔから出力するとともに、入力端子Ｖｉｎを降圧した出力電圧Ｖｏｕｔ２を出力端子Ｔｏｕｔ２から出力する。

【0058】

ＤＣ／ＤＣコンバータ１Ｂは、第１実施形態と同様にトランジスタＭＮ１～ＭＮ４、コイルＬ、コンデンサＣ１，Ｃ２、センス抵抗Ｒｓ、抵抗Ｒ１，Ｒ２を備えている。これらについては第１実施形態と同等であるため詳細な説明を省略する。ＤＣ／ＤＣコンバータ１Ｂはさらに、トランジスタＭＮ９，ＭＮ１０と、コイルＬ２と、コンデンサＣ６を備えている。

【0059】

トランジスタＭＮ９，ＭＮ１０は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭＮ９，ＭＮ１０は、入力端子Ｔｉｎとグランドとの間に直列接続されている。詳しく説明すると、トランジスタＭＮ９のドレインが入力端子Ｔｉｎに接続され、トランジスタＭＮ１０のソースがグランドに接続されている。トランジスタＭＮ９のソースとトランジスタＭＮ１０のドレインとが接続されている。

【0060】

コイルＬ２は、トランジスタＭＮ９のソースとトランジスタＭＮ１０のドレインの接続点と、出力端子Ｔｏｕｔ２との間に接続されている。コンデンサＣ６は、出力端子Ｔｏｕｔ２とグランドとの間に接続されている。トランジスタＭＮ９，ＭＮ１０を交互にオンすると、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔ２が出力端子Ｔｏｕｔ２から出力される。

【0061】

また、ＤＣ／ＤＣコンバータ１Ｂは、トランジスタＭＮ１～ＭＮ４のオンオフを制御する制御ＩＣ（図１２には不図示）を備えている。第１実施形態の制御ＩＣ２と第２実施形態の制御ＩＣとで異なる点は、のこぎり波生成回路４Ｂの構成である。図１３を参照して第２実施形態の、のこぎり波生成回路４Ｂについて説明する。なお、図１３においては、上述した第１実施形態で既に説明した図５に示す、のこぎり波生成回路４と同等の部分については同一符号を付してその詳細な説明を省略する。

【0062】

第１実施形態の、のこぎり波生成回路４では、降圧用のこぎり波Ｖｓｐ１と、昇圧用のこぎり波Ｖｓｐ２との位相を１８０°ずらし、位相の調整はできなかった。第２実施形態の、のこぎり波生成回路４Ｂでは、降圧用のこぎり波Ｖｓｐ１と、昇圧用のこぎり波Ｖｓｐ２との位相シフト量を自由に調整できる構成となっている。

【0063】

第２実施形態のＤＣ／ＤＣコンバータ１Ｂは、図１２に示すように、入力電圧Ｖｉｎを昇降圧する回路に加えて、入力電圧Ｖｉｎを降圧する回路が加えられている。このため、トランジスタＭＮ１のオンオフに加えて、トランジスタＭＮ９がオンオフするタイミングで、昇圧用のこぎり波Ｖｓｐ２にスイッチングノイズが発生する虞がある。そこで、本実施形態のように、位相シフト量を自由に調整することにより、スイッチングノイズが発生しないタイミングで、昇圧用のこぎり波Ｖｓｐ２が誤差信号Ｖｅｒｒを下回ってトランジスタＭＮ３がオンするように調整することができる。

【0064】

図１３に示すように、のこぎり波生成回路４Ｂは、発振器８Ｂと、降圧用のこぎり波生成回路９と、位相シフト回路２１と、昇圧用のこぎり波生成回路１０と、レベルシフト回路１１とを有している。

【0065】

発振器８Ｂは、クロック信号Ｓｃ１と、ノードＢから出力されるパルス信号の立ち上がりのタイミングで立ち上がり、クロック信号Ｓｃ１の立ち上がりタイミングで立ち下がるクロック信号Ｓｃ３とを出力する（図７（Ｈ））。降圧用のこぎり波生成回路９は、第１実施形態と同様に、クロック信号Ｓｃ１に同期した降圧用のこぎり波Ｖｓｐ１を生成する。位相シフト回路２１は、クロック信号Ｓｃ３を位相シフトしたクロック信号Ｓｃ４を生成する。昇圧用のこぎり波生成回路１０は、クロック信号Ｓｃ４に同期した昇圧用のこぎり波Ｖｓｐ２を生成する。レベルシフト回路１１は、第１実施形態と同様に、昇圧用のこぎり波Ｖｓｐ２をレベルシフト（シフトアップ）する。

【0066】

次に、発振器８Ｂの詳細について説明する。発振器８Ｂは、第１実施形態と同様に、図６に示す電流源１２と、トランジスタＭＰ１～ＭＰ３と、トランジスタＭＮ５，ＭＮ６と、スイッチＳＷ１，ＳＷ２と、コンデンサＣ３と、コンパレータＣｐ３，Ｃｐ４と、遅延回路１３，１４と、フリップフロップ１５とを有している。これらは第１実施形態で既に説明したため詳細な説明を省略する。

【0067】

また、図１４に示すように、発振器８Ｂは、インバータ２２と、ＮＡＮＤ回路２３と、インバータ２４とをさらに有している。インバータ２２は、入力がノードＤ（図６）に接続され、クロック信号Ｓｃ１が入力される。ＮＡＮＤ回路２３は、第１入力にノードＢ（図６）が接続され、第２入力にインバータ２２の出力が接続されている。インバータ２４は、入力にＮＡＮＤ回路２３の出力が接続されている。インバータ２４の出力であるノードＩからは、ノードＢから出力されるパルス信号が立ち上がったタイミングでＨｉレベルに立ち上がり、その後、遅延時間ｔｄ経過してクロック信号Ｓｃ１が立ち上がったタイミングでＬｏレベルに立ち下がるクロック信号Ｓｃ３を出力する（図７（Ｈ））。

【0068】

次に、位相シフト回路２１の詳細について図１５を参照して説明する。位相シフト回路２１は、クロック信号Ｓｃ３の位相をシフトしたクロック信号Ｓｃ４を出力する。同図に示すように、位相シフト回路２１は、トランジスタＭＮ１１と、可変抵抗Ｒｐｓと、調整用入力部２５と、アンプＡｐ２と、トランジスタＭＰ１２，ＭＰ１３と、トランジスタＭＰ１４，ＭＮ１４と、コンデンサＣ７と、インバータ２６，２７と、ワンショット回路２８とを有している。

【0069】

トランジスタＭＮ１１は、Ｎチャンネルの電界効果トランジスタから構成されている。可変抵抗Ｒｐｓは、トランジスタＭＮ１１のソースとグランドとの間に接続され、抵抗値が可変に設けられている。調整用入力部２５は、ユーザが位相シフト量を調整するために設けられている。ユーザが調整用入力部２５を用いて入力した位相シフト量に応じた抵抗値に可変抵抗Ｒｐｓを設定できる。アンプＡｐ２は、非反転入力に基準電圧Ｖｒｅｆ４を出力する電源が接続され、反転入力が可変抵抗ＲｐｓとトランジスタＭＮ１１のソースとの接続点に接続され、出力がトランジスタＭＮ１１のゲートに接続されている。

【0070】

以上の構成により、アンプＡｐ２は反転入力と非反転入力が同電位となるようにトランジスタＭＮ１１を制御し、可変抵抗Ｒｐｓに下記の式（２）に示す電流Ｉｒｐｓが流れる。
Ｉｒｐｓ＝Ｖｒｅｆ４／Ｒｐｓ …（２）

【0071】

トランジスタＭＰ１２，ＭＰ１３は、Ｐチャンネルの電界効果トランジスタから構成される。トランジスタＭＰ１２は、ソースが電源ラインＬＬに接続され、ドレインがトランジスタＭＮ１１のドレインに接続され、ゲート及びドレインが接続されている。トランジスタＭＰ１３は、ソースが電源ラインＬＬに接続され、ゲートがトランジスタＭＰ１２のゲート及びドレインに接続されている。すなわち、トランジスタＭＰ１３は、トランジスタＭＰ１２にカレントミラー接続され、トランジスタＭＰ１２に流れる電流ＩｒｐｓのＭ倍の電流を電流Ｉｃｈｇとして折り返す。電流Ｉｃｈｇは下記の式（３）で表すことができる。
Ｉｃｈｇ＝Ｉｒｐｓ×Ｍ …（３）

【0072】

トランジスタＭＰ１４は、Ｐチャンネルの電界効果トランジスタから構成され、トランジスタＭＮ１４は、Ｎチャンネルの電界効果トランジスタから構成される。トランジスタＭＰ１４，ＭＮ１４は、トランジスタＭＰ１３のドレインとグランドとの間に直列接続される。詳しく説明すると、トランジスタＭＰ１４のソースがトランジスタＭＰ１３のドレインに接続され、トランジスタＭＮ１４のソースがグランドに接続され、トランジスタＭＰ１４，ＭＮ１４のドレイン同士が接続されている。また、トランジスタＭＰ１４，ＭＮ１４のゲート同士も接続され、クロック信号Ｓｃ３が入力されている。コンデンサＣ７は、トランジスタＭＰ１４，ＭＮ１４のドレイン同士の接続点とグランドとの間に接続されている。

【0073】

以上の構成によれば、クロック信号Ｓｃ３がＬｏレベルとなると、トランジスタＭＰ１４がオン、トランジスタＭＮ１４がオフして、コンデンサＣ７が電流Ｉｃｈｇで充電され、ノードＪの電位が上昇する。クロック信号Ｓｃ３がＨｉレベルとなると、トランジスタＭＰ１４がオフ、トランジスタＭＮ１４がオンして、コンデンサＣ７の両端がグランドに接続され放電され、ノードＪの電位がグランドとなる（図１６（Ａ）、（Ｂ））。

【0074】

インバータ２６は、入力がノードＪに接続されている。インバータ２６は、ノードＪの電位がインバータ２６の閾値Ｖｔｈ２６を超えている間、Ｌｏレベルとなり、閾値Ｖｔｈ２６を下回っている間、Ｈｉレベルとなるパルス信号を出力する。インバータ２７は、入力がインバータ２６の出力に接続され、インバータ２６の出力を反転させたパルス信号をノードＫから出力する（図１６（Ｃ））。ワンショット回路２８は、インバータ２７の出力が入力され、インバータ２７の出力（ノードＫ）がＨｉレベルに立ち上がる毎に所定時間Ｈｉレベルとなるワンショットパルスを出力する。このワンショット回路２８から出力されるワンショットパルスがクロック信号Ｓｃ４となる（図１６（Ｄ））。クロック信号Ｓｃ３が立ち下がってからクロック信号Ｓｃ４が立ち上がるまでの位相シフト量ｄは下記の式（４）で表すことができる。
ｄ＝（Ｃ７×Ｖｔｈ２６）／Ｉｃｈｇ …（４）

【0075】

上記式（２）～（４）により可変抵抗Ｒｐｓの抵抗値を調整することにより、位相シフト量ｄを調整することができる。そして、クロック信号Ｓｃ１を降圧用のこぎり波生成回路９に入力すると、クロック信号Ｓｃ１に同期した、のこぎり波が生成される（図１７（Ａ）、（Ｂ））。クロック信号Ｓｃ４を昇圧用のこぎり波生成回路１０に入力すると、クロック信号Ｓｃ４に同期した、のこぎり波が生成される（図１７（Ｃ）～（Ｅ））。よって、降圧用のこぎり波生成回路９から出力される、のこぎり波と、昇圧用のこぎり波生成回路１０から出力される、のこぎり波とは、位相シフト量ｄだけ位相が異なる。

【0076】

次に、ワンショット回路２８の詳細について図１８を参照して説明する。ワンショット回路２８は、インバータ２９と、電流源３０と、トランジスタＭＰ１５，ＭＮ１５と、コンデンサＣ８と、インバータ３１，３２と、ＮＯＲ回路３３とを有している。インバータ２９は、入力がノードＫ（図１５）に接続されている。

【0077】

電流源３０は、電源ラインＬＬとトランジスタＭＰ１５との間に接続され、電流Ｉｒｅｆ４を供給する。トランジスタＭＰ１５は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭＮ１５は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭＰ１５，ＭＮ１５は、ゲートがインバータ２９の出力に接続されている。また、トランジスタＭＰ１５，ＭＮ１５は、電流源３０とグランドとの間に直列接続されている。詳しく説明すると、トランジスタＭＰ１５のソースが電流源３０に接続され、トランジスタＭＮ１５のソースがグランドに接続され、トランジスタＭＰ１５，ＭＮ１５のドレイン同士が接続されている。

【0078】

コンデンサＣ８は、トランジスタＭＰ１５，ＭＮ１５のドレイン同士の接続点とグランドとの間に接続されている。インバータ３１は、入力がトランジスタＭＰ１５，ＭＮ１５のドレインとコンデンサＣ８の接続点が接続されている。インバータ３２は、入力がインバータ３１の出力に接続されている。ＮＯＲ回路３３は、第１入力にインバータ３２の出力が接続され、第２入力にインバータ２９の出力が接続されている。

【0079】

以上の構成によれば、ノードＫがＨｉレベルとなるとトランジスタＭＰ１５がオン、トランジスタＭＮ１５がオフして、コンデンサＣ８が電流Ｉｒｅｆ４により充電され、ノードＭの電位が徐々に上昇する。ノードＫがＬｏレベルとなるとトランジスタＭＰ１５がオフ、トランジスタＭＮ１５がオンして、コンデンサＣ８の両端がグランドに接続されて放電され、ノードＭの電位がグランドとなる（図１９（Ａ）、（Ｂ））。

【0080】

インバータ３１は、ノードＭの電位がインバータ３１の閾値Ｖｔｈ３１を超えている間Ｌｏレベル，閾値Ｖｔｈ３１を下回っている間Ｈｉレベルとなるパルス信号を出力する。インバータ３２は、インバータ３１の出力を反転させた信号をノードＮから出力する（図１９（Ｃ））。ＮＯＲ回路３３は、ノードＫの信号が立ち上がるタイミングで立ち上がり、ノードＮの信号が立ち上がるタイミングで立ち下がる信号をクロック信号Ｓｃ４として出力する（図１９（Ｄ））。

【0081】

上述した第２実施形態によれば、降圧用，昇圧用のこぎり波Ｖｓｐ１，Ｖｓｐ２の位相シフト量を自由に調整できる。このため、第２実施形態のように、複数のトランジスタのオンオフにより昇圧用のこぎり波Ｖｓｐ２にスイッチングノイズを発生させる虞がある回路においても、安定した出力電圧Ｖｏｕｔを出力することができる。

【0082】

なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。

【0083】

上述した第２実施形態では、昇圧または降圧した出力電圧Ｖｏｕｔと、降圧した出力電圧Ｖｏｕｔの２つを出力するＤＣ／ＤＣコンバータ１Ｂにおいて、位相シフト量ｄを可変抵抗Ｒｐｓにより調整できる構成としていたが、これに限ったものではない。位相シフト量ｄの調整は、トランジスタＭＮ１のオンオフタイミングとは別のタイミングで昇圧用のこぎり波Ｖｓｐ２にスイッチングノイズが乗ってしまう他の構成のＤＣ／ＤＣコンバータにも有効である。

【0084】

上述した第２実施形態では、位相シフト量ｄを可変抵抗Ｒｐｓにより調整できる構成としていたが、これに限ったものではない。可変抵抗Ｒｐｓに代えて固定抵抗を用いて、位相シフト量ｄが調整できない構成であってもよい。

【0085】

上述した第１，第２実施形態では、クロック信号Ｓｃ１，Ｓｃ２，Ｓｃ４の位相をずらすことにより、降圧用のこぎり波Ｖｓｐ１，昇圧用のこぎり波Ｖｓｐ２の位相をずらしていたが、これに限ったものではない。のこぎり波の位相をシフトして、昇降用のこぎり波Ｖｓｐ１，昇圧用のこぎり波Ｖｓｐ２の位相をずらしてもよい。

【0086】

上述した第１，第２実施形態では、降圧用のこぎり波Ｖｓｐ１をシフトアップして昇圧用のこぎり波Ｖｓｐ２としていたが、これは降圧用のこぎり波Ｖｓｐ１、昇圧用のこぎり波Ｖｓｐ２の生成法を限定したものではない。例えば、昇圧用のこぎり波Ｖｓｐ２をシフトダウンして降圧用のこぎり波Ｖｓｐ１を生成してもよい。

【符号の説明】

【0087】

１，１Ｂ ＤＣ／ＤＣコンバータ
２ 制御ＩＣ（スイッチング制御回路）
４，４Ｂ のこぎり波生成回路
８，８Ｂ 発振器
１３ 遅延回路（第１の遅延回路）
１４ 遅延回路（第２の遅延回路）
１５ フリップフロップ（スイッチ制御部）
２１ 位相シフト回路
２５ 調整用入力部
６１ ＤＣ／ＤＣ制御部（降圧用ＤＣ／ＤＣ制御部）
６２ ＤＣ／ＤＣ制御部（昇圧用ＤＣ／ＤＣ制御部）
Ａｐ１ エラーアンプ
Ｃ３ コンデンサ
Ｃｐ１ コンパレータ（降圧用コンパレータ）
Ｃｐ２ コンパレータ（昇圧用コンパレータ）
Ｃｐ３ コンパレータ（第１のコンパレータ）
Ｃｐ４ コンパレータ（第２のコンパレータ）
ＭＮ１，ＭＮ２ トランジスタ（降圧用トランジスタ）
ＭＰ１，ＭＰ２ トランジスタ（昇圧用トランジスタ）
ＳＷ１ スイッチ（充電スイッチ）
ＳＷ２ スイッチ（放電スイッチ）
Ｓｃ１ クロック信号（第１のクロック信号）
Ｓｃ２ クロック信号（第２のクロック信号）
Ｖｅｒｒ 誤差信号
Ｖｆｂ 電圧信号
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｓｐ１ 降圧用のこぎり波
Ｖｓｐ２ 昇圧用のこぎり波
Ｖｒｅｆ１ 基準電圧（第１の基準電圧）
Ｖｒｅｆ２ 基準電圧（第２の基準電圧）
Ｖｒｅｆ３ 基準電圧（第３の基準電圧）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】