▶ 独立行政法人産業技術総合研究所の特許一覧 ▶ 富士電機株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024158011
(43)【公開日】2024-11-08
(54)【発明の名称】炭化珪素半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20241031BHJP
H01L 29/12 20060101ALI20241031BHJP
H01L 29/872 20060101ALI20241031BHJP
H01L 29/47 20060101ALI20241031BHJP
【ＦＩ】
H01L29/78 657A
H01L29/78 652T
H01L29/78 653A
H01L29/78 652J
H01L29/78 652M
H01L29/86 301D
H01L29/86 301F
H01L29/48 F
H01L29/48 D
H01L29/78 652D
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023072786
(22)【出願日】2023-04-26
(71)【出願人】
【識別番号】301021533
【氏名又は名称】国立研究開発法人産業技術総合研究所
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100104190
【弁理士】
【氏名又は名称】酒井 昭徳
(72)【発明者】
【氏名】俵 武志
(72)【発明者】
【氏名】原田 信介
【テーマコード（参考）】
4M104
【Ｆターム（参考）】
4M104AA03
4M104BB14
4M104CC03
4M104DD08
4M104DD24
4M104FF07
4M104FF27
4M104GG03
4M104GG09
4M104GG18
4M104HH17
(57)【要約】
【課題】オン抵抗の上昇を抑制するとともに、短絡耐量を向上させることができる炭化珪素半導体装置を提供すること。
【解決手段】半導体基体３０に、ゲートトレンチ７ａとショットキートレンチ７ｂとが第２方向Ｙに交互に繰り返し設けられている。ｎ型電流拡散領域３は、互いに隣り合うトレンチ７ａ，７ｂ間に設けられ、ゲートトレンチ７ａの側壁でゲート絶縁膜８に接するＪＦＥＴ上部分３ａと、ショットキートレンチ７ｂの側壁でショットキー電極１７に接するＳＢＤ部分２１と、を有する。ショットキー電極１７とＳＢＤ部分２１との接合面にトレンチＳＢＤ２０が形成される。ＳＢＤ部分２１のキャリア濃度は、ＪＦＥＴ上部分３ａの窒素濃度の１０％以上１００％未満である。ＳＢＤ部分２１の幅Ｗ１は、第２高濃度領域１１ｂが第２方向Ｙに平行にショットキートレンチ７ｂの側壁から離れる方向に突出する幅よりも狭く、０．１μｍ以上０．５μｍ以下である。
【選択図】図１
【解決手段】半導体基体３０に、ゲートトレンチ７ａとショットキートレンチ７ｂとが第２方向Ｙに交互に繰り返し設けられている。ｎ型電流拡散領域３は、互いに隣り合うトレンチ７ａ，７ｂ間に設けられ、ゲートトレンチ７ａの側壁でゲート絶縁膜８に接するＪＦＥＴ上部分３ａと、ショットキートレンチ７ｂの側壁でショットキー電極１７に接するＳＢＤ部分２１と、を有する。ショットキー電極１７とＳＢＤ部分２１との接合面にトレンチＳＢＤ２０が形成される。ＳＢＤ部分２１のキャリア濃度は、ＪＦＥＴ上部分３ａの窒素濃度の１０％以上１００％未満である。ＳＢＤ部分２１の幅Ｗ１は、第２高濃度領域１１ｂが第２方向Ｙに平行にショットキートレンチ７ｂの側壁から離れる方向に突出する幅よりも狭く、０．１μｍ以上０．５μｍ以下である。
【選択図】図１
【特許請求の範囲】
【請求項1】
炭化珪素からなる半導体基体と、
前記半導体基体の内部に設けられた第１導電型の第１半導体領域と、
前記半導体基体のおもて面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
前記半導体基体のおもて面と前記第２半導体領域との間に選択的に設けられた第１導電型の第３半導体領域と、
前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域および前記第１半導体領域に接して設けられた、前記第１半導体領域よりも高い濃度で第１導電型不純物が添加された第１導電型の第４半導体領域と、
前記半導体基体のおもて面から所定深さの複数のトレンチと、
複数の前記トレンチのうち、深さ方向に前記第３半導体領域および前記第２半導体領域を貫通して前記第４半導体領域の内部で終端する第１トレンチと、
複数の前記トレンチのうちの前記第１トレンチを除く、前記第３半導体領域と離れて配置され、深さ方向に前記第２半導体領域を貫通して前記第４半導体領域の内部で終端する第２トレンチと、
前記第１トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第２トレンチの内壁で前記第４半導体領域に接するショットキー電極と、
前記第２半導体領域および前記第３半導体領域に電気的に接続され、かつ前記第２トレンチに埋め込まれて前記ショットキー電極に接する第１電極と、
前記半導体基体の裏面に電気的に接続された第２電極と、
前記第４半導体領域の一部であり、前記第２トレンチの側壁で前記ショットキー電極に接する第１導電型のＳＢＤ部分と、
前記第４半導体領域の一部であり、前記第１トレンチの側壁と前記ＳＢＤ部分との間に設けられた第１導電型のＪＦＥＴ上部分と、
前記ショットキー電極と前記ＳＢＤ部分との接合面に形成されるショットキー障壁の整流性を利用したショットキーバリアダイオードと、
を備え、
前記ＳＢＤ部分のキャリア濃度は、前記ＪＦＥＴ上部分に添加された前記第１導電型不純物の濃度よりも低いことを特徴とする炭化珪素半導体装置。
前記半導体基体の内部に設けられた第１導電型の第１半導体領域と、
前記半導体基体のおもて面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
前記半導体基体のおもて面と前記第２半導体領域との間に選択的に設けられた第１導電型の第３半導体領域と、
前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域および前記第１半導体領域に接して設けられた、前記第１半導体領域よりも高い濃度で第１導電型不純物が添加された第１導電型の第４半導体領域と、
前記半導体基体のおもて面から所定深さの複数のトレンチと、
複数の前記トレンチのうち、深さ方向に前記第３半導体領域および前記第２半導体領域を貫通して前記第４半導体領域の内部で終端する第１トレンチと、
複数の前記トレンチのうちの前記第１トレンチを除く、前記第３半導体領域と離れて配置され、深さ方向に前記第２半導体領域を貫通して前記第４半導体領域の内部で終端する第２トレンチと、
前記第１トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第２トレンチの内壁で前記第４半導体領域に接するショットキー電極と、
前記第２半導体領域および前記第３半導体領域に電気的に接続され、かつ前記第２トレンチに埋め込まれて前記ショットキー電極に接する第１電極と、
前記半導体基体の裏面に電気的に接続された第２電極と、
前記第４半導体領域の一部であり、前記第２トレンチの側壁で前記ショットキー電極に接する第１導電型のＳＢＤ部分と、
前記第４半導体領域の一部であり、前記第１トレンチの側壁と前記ＳＢＤ部分との間に設けられた第１導電型のＪＦＥＴ上部分と、
前記ショットキー電極と前記ＳＢＤ部分との接合面に形成されるショットキー障壁の整流性を利用したショットキーバリアダイオードと、
を備え、
前記ＳＢＤ部分のキャリア濃度は、前記ＪＦＥＴ上部分に添加された前記第１導電型不純物の濃度よりも低いことを特徴とする炭化珪素半導体装置。
【請求項2】
前記ＳＢＤ部分には、前記第１導電型不純物のみが実質的に添加され、
前記ＳＢＤ部分のキャリア濃度は、前記ＳＢＤ部分に添加された前記第１導電型不純物の濃度で決定され、
前記ＳＢＤ部分に添加された前記第１導電型不純物の濃度は、１×１０16／ｃｍ3以上であり、かつ前記ＪＦＥＴ上部分に添加された前記第１導電型不純物の濃度の１０％以上１００％未満の範囲内であることを特徴とする請求項１に記載の炭化珪素半導体装置。
前記ＳＢＤ部分のキャリア濃度は、前記ＳＢＤ部分に添加された前記第１導電型不純物の濃度で決定され、
前記ＳＢＤ部分に添加された前記第１導電型不純物の濃度は、１×１０16／ｃｍ3以上であり、かつ前記ＪＦＥＴ上部分に添加された前記第１導電型不純物の濃度の１０％以上１００％未満の範囲内であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項3】
前記ＳＢＤ部分には、前記第１導電型不純物および第２導電型不純物が添加され、
前記ＳＢＤ部分のキャリア濃度は、前記ＳＢＤ部分に添加された前記第１導電型不純物の濃度からイオン化率を乗じた前記第２導電型不純物の濃度を減算した濃度で決定されることを特徴とする請求項１に記載の炭化珪素半導体装置。
前記ＳＢＤ部分のキャリア濃度は、前記ＳＢＤ部分に添加された前記第１導電型不純物の濃度からイオン化率を乗じた前記第２導電型不純物の濃度を減算した濃度で決定されることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項4】
前記第２導電型不純物は、アルミニウム、ガリウムまたはボロンのいずれか１つであることを特徴とする請求項３に記載の炭化珪素半導体装置。
【請求項5】
前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域と離れて設けられ、前記第１トレンチの底面に対向する第２導電型の第５半導体領域と、
前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域と離れて設けられ、前記第２トレンチの底面に対向する第２導電型の第６半導体領域と、
前記第４半導体領域の一部であり、前記ＪＦＥＴ上部分と前記第１半導体領域の間において、前記半導体基体のおもて面に平行な方向に互いに隣り合う前記第５半導体領域と前記第６半導体領域との間に設けられた第１導電型のＪＦＥＴ下部分と、をさらに備え、
前記ＳＢＤ部分は、前記ＪＦＥＴ下部分と接しないことを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域と離れて設けられ、前記第２トレンチの底面に対向する第２導電型の第６半導体領域と、
前記第４半導体領域の一部であり、前記ＪＦＥＴ上部分と前記第１半導体領域の間において、前記半導体基体のおもて面に平行な方向に互いに隣り合う前記第５半導体領域と前記第６半導体領域との間に設けられた第１導電型のＪＦＥＴ下部分と、をさらに備え、
前記ＳＢＤ部分は、前記ＪＦＥＴ下部分と接しないことを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
【請求項6】
前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域と離れて設けられ、前記第１トレンチの底面に対向する第２導電型の第５半導体領域と、
前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域と離れて設けられ、前記第２トレンチの底面に対向する第２導電型の第６半導体領域と、をさらに備え、
前記ショットキー電極と前記ＳＢＤ部分との接合面から前記ＪＦＥＴ上部分と前記ＳＢＤ部分との界面までの幅は、前記半導体基体のおもて面に平行に前記第２トレンチの側壁から離れる方向に前記第６半導体領域が突出する幅よりも狭いことを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域と離れて設けられ、前記第２トレンチの底面に対向する第２導電型の第６半導体領域と、をさらに備え、
前記ショットキー電極と前記ＳＢＤ部分との接合面から前記ＪＦＥＴ上部分と前記ＳＢＤ部分との界面までの幅は、前記半導体基体のおもて面に平行に前記第２トレンチの側壁から離れる方向に前記第６半導体領域が突出する幅よりも狭いことを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
【請求項7】
前記ショットキー電極と前記ＳＢＤ部分との接合面から前記ＪＦＥＴ上部分と前記ＳＢＤ部分との界面までの幅は、０．１μｍ以上０．５μｍ以下の範囲内であることを特徴とする請求項６に記載の炭化珪素半導体装置。
【請求項8】
前記第１導電型不純物は、窒素であることを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
この開示は、炭化珪素半導体装置に関する。
【背景技術】
【0002】
従来、炭化珪素（ＳｉＣ）を半導体材料として用いた炭化珪素半導体装置では、同一の半導体基体（半導体チップ）にショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）を内蔵して寄生ｐｎダイオード動作を抑制することで低オン抵抗化を図ったトレンチゲート型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）が公知である（例えば、下記特許文献１および下記非特許文献１参照。）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－０７７６６４号公報
【特許文献2】国際公開第２０２２／２４４７４９号
【非特許文献】
【0004】
【非特許文献1】M. Okawa et al., "First Demonstration of Short-Circuit Capability for a 1.2 kV SiC SWITCH-MOS", IEEE Journal of the Electron Devices Society, Vol.7, (2019), pp.613-620
【非特許文献2】Krishnaswami et al., "A Study on the Reliability and Stability of High Voltage 4H-SiC MOSFET Devices", Materials Science Forum, Volumes 527-529, (2006), pp.1313-1316
【非特許文献3】T. Kimoto and J. A. Cooper, "Fundamentals of Silicon Carbide Technology: Growth, Characterization, Devices and Applications", November 2014, Wiley-IEEE Press, pp.487
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、ＳＢＤを内蔵したＭＯＳＦＥＴの短絡耐量（負荷短絡から素子破壊に至るまでの時間）は、ＳＢＤを内蔵しない通常のＭＯＳＦＥＴの短絡耐量と比べて大幅に低くなる（上記非特許文献１参照）。上記特許文献１に開示されるように内蔵ＳＢＤのショットキーバリアハイト（ショットキー障壁）を高くすることで短絡耐量が改善されるが、トレンチ形成時のエッチングダメージの悪影響によって、ＳＢＤを埋め込んだトレンチの内壁に沿って形成されるショットキー接合の界面（金属－半導体界面）でフェルミ準位のピンニング（フェルミ準位が特定のエネルギー位置にピン止めされたように固定された状態になる現象）が起こり、金属－半導体界面のバンド配置が変わってショットキーバリアハイトがばらつくことで短絡耐量がばらつく懸念がある。
【0006】
この開示は、上述した従来技術による問題点を解消するため、オン抵抗の上昇を抑制するとともに、短絡耐量を向上させることができる炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
本開示の代表的なものを示すと以下の通りである。この開示にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基体の内部に、第１導電型の第１半導体領域が設けられている。前記半導体基体のおもて面と前記第１半導体領域との間に、第２導電型の第２半導体領域が設けられている。前記半導体基体のおもて面と前記第２半導体領域との間に、第１導電型の第３半導体領域が選択的に設けられている。前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域および前記第１半導体領域に接して、第１導電型の第４半導体領域が設けられている。前記第４半導体領域には、前記第１半導体領域よりも高い濃度で第１導電型不純物が添加されている。
【0008】
前記半導体基体のおもて面から所定深さの複数のトレンチが設けられている。複数の前記トレンチのうちの第１トレンチは、深さ方向に前記第３半導体領域および前記第２半導体領域を貫通して前記第４半導体領域の内部で終端する。複数の前記トレンチのうち前記第１トレンチを除く第２トレンチは、前記第３半導体領域と離れて配置され、深さ方向に前記第２半導体領域を貫通して前記第４半導体領域の内部で終端する。前記第１トレンチの内部に、ゲート絶縁膜を介してゲート電極が設けられている。ショットキー電極は、前記第２トレンチの内壁で前記第４半導体領域に接する。
【0009】
第１電極は、前記第２半導体領域および前記第３半導体領域に電気的に接続され、かつ前記第２トレンチに埋め込まれて前記ショットキー電極に接する。第２電極は、前記半導体基体の裏面に電気的に接続されている。第１導電型のＳＢＤ部分は、前記第４半導体領域の一部であり、前記第２トレンチの側壁で前記ショットキー電極に接する。第１導電型のＪＦＥＴ上部分は、前記第４半導体領域の一部であり、前記第１トレンチの側壁と前記ＳＢＤ部分との間に設けられている。前記ショットキー電極と前記ＳＢＤ部分との接合面に形成されるショットキー障壁の整流性を利用したショットキーバリアダイオードが設けられている。前記ＳＢＤ部分のキャリア濃度は、前記ＪＦＥＴ上部分に添加された前記第１導電型不純物の濃度よりも低い。
【0010】
また、この開示にかかる炭化珪素半導体装置は、上述した開示において、前記ＳＢＤ部分には、前記第１導電型不純物のみが実質的に添加されている。前記ＳＢＤ部分のキャリア濃度は、前記ＳＢＤ部分に添加された前記第１導電型不純物の濃度で決定される。前記ＳＢＤ部分に添加された前記第１導電型不純物の濃度は、１×１０16／ｃｍ3以上であり、かつ前記ＪＦＥＴ上部分に添加された前記第１導電型不純物の濃度の１０％以上１００％未満の範囲内であることを特徴とする。
【0011】
また、この開示にかかる炭化珪素半導体装置は、上述した開示において、前記ＳＢＤ部分には、前記第１導電型不純物および第２導電型不純物が添加されている。前記ＳＢＤ部分のキャリア濃度は、前記ＳＢＤ部分に添加された前記第１導電型不純物の濃度からイオン化率を乗じた第２導電型不純物の濃度を減算した濃度で決定されることを特徴とする。
【0012】
また、この開示にかかる炭化珪素半導体装置は、上述した開示において、前記第２導電型不純物は、アルミニウム、ガリウムまたはボロンであることを特徴とする。
【0013】
また、この開示にかかる炭化珪素半導体装置は、上述した開示において、第２導電型の第５半導体領域と、第２導電型の第６半導体領域と、第１導電型のＪＦＥＴ下部分と、をさらに備える。前記第５半導体領域は、前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域と離れて設けられ、前記第１トレンチの底面に対向する。前記第２導電型の第６半導体領域は、前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域と離れて設けられ、前記第２トレンチの底面に対向する。前記ＪＦＥＴ下部分は、前記第４半導体領域の一部であり、前記ＪＦＥＴ上部分と前記第１半導体領域の間において、前記半導体基体のおもて面に平行な方向に互いに隣り合う前記第５半導体領域と前記第６半導体領域との間に設けられている。前記ＳＢＤ部分は、前記ＪＦＥＴ下部分と接しないことを特徴とする。
【0014】
また、この開示にかかる炭化珪素半導体装置は、上述した開示において、第２導電型の第５半導体領域と、第２導電型の第６半導体領域と、をさらに備える。前記第５半導体領域は、前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域と離れて設けられ、前記第１トレンチの底面に対向する。前記第２導電型の第６半導体領域は、前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域と離れて設けられ、前記第２トレンチの底面に対向する。前記ショットキー電極と前記ＳＢＤ部分との接合面から前記ＪＦＥＴ上部分と前記ＳＢＤ部分との界面までの幅は、前記半導体基体のおもて面に平行に前記第２トレンチの側壁から離れる方向に前記第６半導体領域が突出する幅よりも狭いことを特徴とする。
【0015】
また、この開示にかかる炭化珪素半導体装置は、上述した開示において、前記ショットキー電極と前記ＳＢＤ部分との接合面から前記ＪＦＥＴ上部分と前記ＳＢＤ部分との界面までの幅は、０．１μｍ以上０．５μｍ以下の範囲内であることを特徴とする。
【0016】
また、この開示にかかる炭化珪素半導体装置は、上述した開示において、前記第１導電型不純物は、窒素であることを特徴とする。
【0017】
上述した開示によれば、金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型炭化珪素半導体装置の動作時には比較的高不純物濃度のＪＦＥＴ上部分に電流が流れるため、オン抵抗の上昇を抑制することができる。負荷短絡時には比較的低不純物濃度のＳＢＤ部分によってＳＢＤ（ショットキーバリアダイオード）に流れるリーク電流が抑制されるため、短絡耐量が向上する。
【発明の効果】
【0018】
本開示にかかる炭化珪素半導体装置によれば、オン抵抗の上昇を抑制するとともに、短絡耐量を向上させることができるという効果を奏する。
【図面の簡単な説明】
【0019】
【図1】実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。
【図2】実施の形態１にかかる炭化珪素半導体装置の内蔵ダイオード動作時のＩＶ波形のシミュレーション結果を示す特性図である。
【図3】実施の形態１にかかる炭化珪素半導体装置のＳＢＤ部分のｎ型不純物濃度と特性オン抵抗との関係をシミュレーションした結果を示す特性図である。
【図4】実施の形態１にかかる炭化珪素半導体装置のＳＢＤ部分のｎ型不純物濃度とＳＢＤリーク電流密度との関係をシミュレーションした結果を示す特性図である。
【図5】実施の形態１にかかる炭化珪素半導体装置のＳＢＤ部分のｎ型不純物濃度と変曲点電流密度との関係をシミュレーションした結果を示す特性図である。
【図6】実施の形態１にかかる炭化珪素半導体装置のＳＢＤ部分の幅とＳＢＤリーク電流密度との関係をシミュレーションした結果を示す特性図である。
【図7】実施の形態１にかかる炭化珪素半導体装置のＳＢＤ部分の幅と変曲点電流密度との関係をシミュレーションした結果を示す特性図である。
【図8】実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。
【図9】実施の形態２にかかる炭化珪素半導体装置に関するアルミニウムのイオン化率と温度との関係を示す特性図である。
【図10】実施の形態２にかかる炭化珪素半導体装置に関するｎ型補償濃度と素子温度との関係を示す特性図である。
【図11】実施の形態２にかかる炭化珪素半導体装置に関するｐ型不純物のイオン化率の温度特性をシミュレーションした結果を示す特性図である。
【図12】参考例の炭化珪素半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【0020】
以下に添付図面を参照して、この開示にかかる炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【0021】
（概要）
ＭＯＳＦＥＴと同一の半導体基体に内蔵されたＳＢＤ（ショットキーバリアダイオード）は、当該ＭＯＳＦＥＴを例えばブリッジ型インバータ回路のスイッチング素子（上下アーム）として用いた場合に、上下アームを交互に繰り返しオン・オフさせる際の上下アームの同時オンを防ぐためのデッドタイム時のＭＯＳＦＥＴの寄生ｐｎダイオード動作を抑制して、寄生ｐｎダイオードの通順方向特性劣化の抑制および逆回復損失の低減を実現している。また、内蔵ＳＢＤによってＭＯＳＦＥＴの寄生ｐｎダイオード動作を抑制することで、低オン抵抗化を実現している。
ＭＯＳＦＥＴと同一の半導体基体に内蔵されたＳＢＤ（ショットキーバリアダイオード）は、当該ＭＯＳＦＥＴを例えばブリッジ型インバータ回路のスイッチング素子（上下アーム）として用いた場合に、上下アームを交互に繰り返しオン・オフさせる際の上下アームの同時オンを防ぐためのデッドタイム時のＭＯＳＦＥＴの寄生ｐｎダイオード動作を抑制して、寄生ｐｎダイオードの通順方向特性劣化の抑制および逆回復損失の低減を実現している。また、内蔵ＳＢＤによってＭＯＳＦＥＴの寄生ｐｎダイオード動作を抑制することで、低オン抵抗化を実現している。
【0022】
まず、同一の半導体基体にＳＢＤを内蔵したトレンチゲート型ＭＯＳＦＥＴの参考例について説明する。図１２は、参考例の炭化珪素半導体装置の構造を示す断面図である。図１２に示す参考例の炭化珪素半導体装置１１０は、半導体基体１３０のおもて面側に設けた複数のトレンチ１０７のうち、一部のトレンチ（以下、ゲートトレンチとする）１０７ａにゲート絶縁膜１０８を介してゲート電極１０９を埋め込み、ゲートトレンチ１０７ａを除く残りのトレンチ（以下、ショットキートレンチとする）１０７ｂにＳＢＤ（以下、トレンチＳＢＤとする）１２０を埋め込んだトレンチゲート型ＭＯＳＦＥＴである。
【0023】
半導体基体１３０は、ｎ+型ドレイン領域１０１となるｎ+型出発基板１３１上にｎ-型ドリフト領域１０２およびｐ型ベース領域１０４となる各炭化珪素層１３２，１３３を順にエピタキシャル成長させてなる。トレンチ１０７は、半導体基体１３０のおもて面に平行な第１方向Ｘにストライプ状に設けられている。ゲートトレンチ１０７ａとショットキートレンチ１０７ｂとは、半導体基体１３０のおもて面に平行でかつ第１方向Ｘと直交する第２方向Ｙに交互に繰り返し配置されている。
【0024】
ゲートトレンチ１０７ａは、深さ方向Ｚに半導体基体１３０のおもて面からｎ+型ソース領域１０５およびｐ型ベース領域１０４を貫通してｎ型電流拡散領域１０３に達する。ゲートトレンチ１０７ａの内部には、ゲート絶縁膜１０８を介してゲート電極１０９が設けられている。ショットキートレンチ１０７ｂは、深さ方向Ｚに半導体基体１３０のおもて面からｐ++型コンタクト領域１０６およびｐ型ベース領域１０４を貫通してｎ型電流拡散領域１０３に達する。ショットキートレンチ１０７ｂの側壁に沿って、ショットキー電極１１７が選択的に設けられている。ショットキートレンチ１０７ｂの内部には、ショットキー電極１１７上にソース電極１１４が埋め込まれている。
【0025】
半導体基体１３０のおもて面（ｐ型炭化珪素層１３３側の主面）とｐ型ベース領域１０４との間に、ｐ型ベース領域１０４に接して、ｎ+型ソース領域１０５およびｐ++型コンタクト領域１０６がそれぞれ選択的に設けられている。ｐ型ベース領域１０４とｎ-型ドリフト領域１０２との間に、ｎ型電流拡散領域１０３およびｐ+型領域１１１がそれぞれ選択的に設けられている。ｎ型電流拡散領域１０３は、互いに隣り合うｐ+型領域１１１間に、ｐ+型領域１１１に接して設けられている。
【0026】
ｎ型電流拡散領域１０３は、上面（ｎ+型ソース領域１０５側の面）でｐ型ベース領域１０４に接し、下面（ｎ+型ドレイン領域１０１側の面）でｎ-型ドリフト領域１０２に接する。ｎ型電流拡散領域１０３は、第２方向Ｙに両側に延在して一方でゲートトレンチ１０７ａに達し、他方でショットキートレンチ１０７ｂに達する。ｎ型電流拡散領域１０３は、ゲートトレンチ１０７ａの側壁でゲート絶縁膜１０８に接する。ｎ型電流拡散領域１０３は、ショットキートレンチ１０７ｂの側壁でショットキー電極１１７に接する。
【0027】
ｎ型電流拡散領域１０３の、少なくとも互いに隣り合うトレンチ１０７間の部分（以下、ＪＦＥＴ上部分とする）１０３ａは、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）抵抗低減のため、１×１０17／ｃｍ3程度の不純物濃度で窒素（Ｎ）がドープされている。ｐ+型領域１１１は、トレンチ１０７の底面よりもｎ+型ドレイン領域１０１側に深い位置に、ｐ型ベース領域１０４と離れて、かつｎ型電流拡散領域１０３に接して設けられている。ｐ+型領域１１１は、各トレンチ１０７の底面にそれぞれ対向して複数設けられている。
【0028】
層間絶縁膜１１２は、ゲート電極１０９を覆うように、半導体基体１３０のおもて面の全面に設けられている。ソース電極１１４は、半導体基体１３０のおもて面においてオーミック電極１１３を介してｎ+型ソース領域１０５およびｐ++型コンタクト領域１０６に電気的に接続されている。ソース電極１１４は、ショットキートレンチ１０７ｂの内壁において、ｐ型ベース領域１０４およびｐ++型コンタクト領域１０６に接するとともに、ショットキー電極１１７を介してｎ型電流拡散領域１０３に電気的に接続されている。ドレイン電極１１５，１１６は、半導体基体１３０の裏面（ｎ+型出発基板１３１側の面）に設けられている。
【0029】
トレンチＳＢＤ１２０は、ショットキートレンチ１０７ｂの側壁上のショットキー電極１１７と、ＪＦＥＴ上部分１０３ａと、の接合面に形成されるショットキー障壁の整流性を利用したダイオードであり、ショットキートレンチ１０７ｂの側壁に沿って形成されている。トレンチＳＢＤ１２０は、ＭＯＳＦＥＴのｐ型ベース領域１０４およびｐ+型領域１１１とｎ-型ドリフト領域１０２およびｎ型電流拡散領域１０３とのｐｎ接合で形成される寄生ｐｎダイオード（ボディダイオード）よりも早く導通して、ＭＯＳＦＥＴの寄生ｐｎダイオード動作を抑制する機能を有する。
【0030】
しかしながら、上述した炭化珪素半導体装置１１０（トレンチＳＢＤ１２０を内蔵したＭＯＳＦＥＴ）では、ドレイン・ソース間に流れた電流が回路に接続された負荷（ＭＯＳＦＥＴによってオン・オフされる負荷）へ流れ込み、負荷電圧を生じさせる。この状態で負荷短絡が起きると、ＭＯＳＦＥＴには、オンしたままドレイン電流Ｉｄが流れ、かつ回路の電圧源からドレイン・ソース間電圧Ｖｄｓがかかる。これによって、ｎ+型ドレイン領域１０１からｎ-型ドリフト領域１０２およびｎ型電流拡散領域１０３を通ってゲート電極１０９に向かう短絡電流が流れ、当該短絡電流の経路で温度上昇が起きる。
【0031】
短絡電流によって素子温度（半導体基体１３０の温度）が上昇すると、ＭＯＳＦＥＴをオフしても、ｎ+型ドレイン領域１０１からｎ-型ドリフト領域１０２およびｎ型電流拡散領域１０３を通ってトレンチＳＢＤ１２０にリーク電流が流れる。トレンチＳＢＤ１２０に流れるリーク電流が熱電界放出によって増大して、当該リーク電流の経路で温度上昇が起きることで、ＭＯＳＦＥＴが熱破壊に至る。上記特許文献１には、金属層とドリフト層との間のショットキーバリアハイトを１．７６ｅＶ以上３．１０ｅＶ以下となるように設定することで、負荷短絡時の温度上昇に伴う熱電界放出によるリーク電流を低減することが開示されている。
【0032】
上記特許文献２には、ＳＢＤを内蔵しない通常のＭＯＳＦＥＴについて、ｎ型のＪＦＥＴ上部分にコドープ（添加）されたｐ型不純物であるアルミニウム（Ａｌ）のイオン化率の温度依存性を利用し、負荷短絡による高温時にＪＦＥＴ上部分のキャリア濃度を低くしてＪＦＥＴ抵抗を高くすることで短絡電流を抑制することが開示されている。上記非特許文献１には、ＳＢＤを内蔵したトレンチゲート型ＭＯＳＦＥＴの短絡耐量（負荷短絡から素子破壊に至るまでの時間）が６．０μｓであり、ＳＢＤを内蔵しない通常のＭＯＳＦＥＴの短絡耐量（＝１０．０μｓ）の６０％と低いことが開示されている。
【0033】
上記非特許文献２には、ＳＢＤを内蔵しない通常のＭＯＳＦＥＴについて、ＪＦＥＴ上部分中のドナー濃度Ｎｄとアクセプタ濃度Ｎａとの濃度差（＝Ｎｄ－Ｎａ）が大きくなると、ＭＯＳＦＥＴのオフ時にゲート絶縁膜にかかる電界がゲート絶縁膜とＪＦＥＴ上部分との接触箇所で増大することが開示されている。上記非特許文献３には、金属層とｎ型炭化珪素層との接合面に形成されるＳＢＤについて、ｎ型炭化珪素層のｎ型不純物濃度が低いほど、逆バイアス印加時に金属層とｎ型炭化珪素層との接合面から空乏層が広がりやすく、当該接合面の電界強度が低下するため、ＳＢＤに流れるリーク電流が低減されることが開示されている。
【0034】
本発明者は、鋭意研究を重ねた結果、上述した参考例の炭化珪素半導体装置１１０（トレンチＳＢＤ１２０を内蔵したＭＯＳＦＥＴ：図１２参照）では、ショットキートレンチ１０７ｂの内壁のエッチングダメージの悪影響によって、トレンチＳＢＤ１２０のショットキー接合の界面（金属-半導体界面）でフェルミ準位のピンニングが起こり、ショットキーバリアハイトがばらつくことで短絡耐量がばらつく懸念があることを見出した。本実施の形態において解消する課題としては、ＳＢＤを内蔵してオン抵抗の上昇を抑制するとともに、ＳＢＤに流れるリーク電流を低減して短絡耐量を向上させることが挙げられる。
【0035】
（実施の形態１）
実施の形態１にかかる炭化珪素半導体装置の構造を図１の断面図により説明する。図１に示す炭化珪素半導体装置１０は、炭化珪素（ＳｉＣ）を半導体材料として用いた半導体基体３０のおもて面側に設けた複数のトレンチ７のうち、一部のトレンチ（ゲートトレンチ：第１トレンチ）７ａにゲート絶縁膜８を介してゲート電極９を埋め込み、ゲートトレンチ７ａを除く残りのトレンチ（ショットキートレンチ：第２トレンチ）７ｂにＳＢＤ（トレンチＳＢＤ）２０を埋め込んだトレンチゲート型ＭＯＳＦＥＴである。
実施の形態１にかかる炭化珪素半導体装置の構造を図１の断面図により説明する。図１に示す炭化珪素半導体装置１０は、炭化珪素（ＳｉＣ）を半導体材料として用いた半導体基体３０のおもて面側に設けた複数のトレンチ７のうち、一部のトレンチ（ゲートトレンチ：第１トレンチ）７ａにゲート絶縁膜８を介してゲート電極９を埋め込み、ゲートトレンチ７ａを除く残りのトレンチ（ショットキートレンチ：第２トレンチ）７ｂにＳＢＤ（トレンチＳＢＤ）２０を埋め込んだトレンチゲート型ＭＯＳＦＥＴである。
【0036】
図１には、活性領域に配置された同一構造（トレンチゲート構造）の隣接する複数の単位セル（素子の構成単位）のうちの２つの単位セルを示す。図１には、活性領域の周囲を囲むエッジ終端領域を図示省略する（図２においても同様）。活性領域とは、ＭＯＳＦＥＴがオン状態のときに電流が流れる領域である。エッジ終端領域は、活性領域と半導体基体（半導体チップ）３０の側面との間の領域であり、半導体基体３０のおもて面側の電界を緩和して耐圧を保持する耐圧構造が配置される。耐圧とは、半導体装置が誤動作や破壊を起こさない限界の電圧である。
【0037】
半導体基体３０は、炭化珪素を半導体材料として用いたｎ+型出発基板３１のおもて面上にｎ-型ドリフト領域（第１半導体領域）２およびｐ型ベース領域（第２半導体領域）４となる各炭化珪素層３２，３３を順にエピタキシャル成長させてなる。半導体基体３０は、ｐ型炭化珪素層３３側の主面をおもて面とし、ｎ+型出発基板３１側の主面（ｎ+型出発基板３１の裏面）を裏面とする。ｎ+型出発基板３１は、ｎ+型ドレイン領域１となる。活性領域において半導体基体３０のおもて面側に、トレンチゲート構造が設けられている。
【0038】
トレンチゲート構造は、ｐ型ベース領域４、ｎ+型ソース領域（第３半導体領域）５、ｐ++型コンタクト領域６、ゲートトレンチ７ａ、ゲート絶縁膜８およびゲート電極９で構成される。トレンチ７は、例えば、半導体基体３０のおもて面に平行な第１方向Ｘにストライプ状に設けられている。ゲートトレンチ７ａとショットキートレンチ７ｂとは、半導体基体３０のおもて面に平行でかつ第１方向Ｘと直交する第２方向Ｙに交互に繰り返し配置されている。
【0039】
ゲートトレンチ７ａは、深さ方向Ｚに半導体基体３０のおもて面からｎ+型ソース領域５およびｐ型ベース領域４を貫通して後述するｎ型電流拡散領域（第４半導体領域）３の内部で終端する。ｎ型電流拡散領域３は、後述するＪＦＥＴ上部分３ａ、ＪＦＥＴ下部分３ｂおよびＳＢＤ部分２１を含む。ゲートトレンチ７ａの内部には、ゲート絶縁膜８を介してゲート電極９が設けられている。ショットキートレンチ７ｂは、深さ方向Ｚに半導体基体３０のおもて面からｐ++型コンタクト領域６およびｐ型ベース領域４を貫通してｎ型電流拡散領域３の内部で終端する。ショットキートレンチ７ｂの側壁に沿って、ショットキー電極１７が選択的に設けられている。ショットキートレンチ７ｂの内部には、ショットキー電極１７上にソース電極（第１電極）１４が埋め込まれている。
【0040】
ｎ+型ソース領域５およびｐ++型コンタクト領域６は、半導体基体３０のおもて面とｐ型ベース領域４との間に、ｐ型ベース領域４に接して、それぞれ選択的に設けられている。ｎ+型ソース領域５およびｐ++型コンタクト領域６は、ｐ型炭化珪素層３３に例えばアルミニウム（Ａｌ）等のｐ型不純物（アクセプタ）のイオン注入により形成された拡散領域である。ｎ+型ソース領域５およびｐ++型コンタクト領域６は、半導体基体３０のおもて面に露出されている。半導体基体３０のおもて面に露出とは、半導体基体３０のおもて面でオーミック電極１３に接することである。
【0041】
ｎ+型ソース領域５は、ゲートトレンチ７ａの側壁でゲート絶縁膜８に接する。ｎ+型ソース領域５は、ショットキートレンチ７ｂと離れて設けられている。ｐ++型コンタクト領域６は、ゲートトレンチ７ａと離れて設けられている。ｐ++型コンタクト領域６は、ショットキートレンチ７ｂの側壁でソース電極１４に接する。ｐ++型コンタクト領域６は設けられていなくてもよい。この場合、ｐ++型コンタクト領域６に代えて、ｐ型ベース領域４が半導体基体３０のおもて面に露出される。ｐ型炭化珪素層３３の、ｎ+型ソース領域５およびｐ++型コンタクト領域６を除く部分がｐ型ベース領域４である。
【0042】
ｐ型ベース領域４とｎ-型ドリフト領域２との間に、ｎ型電流拡散領域３およびｐ+型領域１１がそれぞれ選択的に設けられている。ｎ型電流拡散領域３は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（ＣＳＬ：Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ）である。ｎ型電流拡散領域３は、ｎ-型炭化珪素層３２にイオン注入により形成された拡散領域である。ｎ型電流拡散領域３は、ｐ+型領域１１よりもｎ+型ソース領域５側の部分（以下、ＪＦＥＴ上部分とする）３ａと、第２方向Ｙにｐ+型領域１１に隣接する部分（以下、ＪＦＥＴ下部分とする）３ｂと、これらの部分よりもｎ型不純物濃度の低いＳＢＤ部分２１と、からなる。ＪＦＥＴ上部分３ａ、ＪＦＥＴ下部分３ｂおよびＳＢＤ部分２１のｎ型不純物濃度は、ｎ-型ドリフト領域２のｎ型不純物濃度よりも高い。
【0043】
ＪＦＥＴ上部分３ａは、上面（ｎ+型ソース領域５側の面）でｐ型ベース領域４に接し、下面（ｎ+型ドレイン領域１側の面）でＪＦＥＴ下部分３ｂ、後述する第１高濃度領域１１ａおよび第２高濃度領域１１ｂに接する。ＪＦＥＴ上部分３ａは、第２方向Ｙに両側に延在して一方でゲートトレンチ７ａに達し、他方でＳＢＤ部分２１に達する。ＪＦＥＴ上部分３ａは、ゲートトレンチ７ａの側壁でゲート絶縁膜８に接する。ＪＦＥＴ下部分３ｂは、互いに隣り合う第１高濃度領域（第５半導体領域）１１ａと第２高濃度領域（第６半導体領域）１１ｂとの間の部分であり、第２方向Ｙにこれらの領域に接し、下面でｎ-型ドリフト領域２に接する。ＪＦＥＴ上部分３ａおよびＪＦＥＴ下部分３ｂには、ドーパント（半導体に添加される不純物）として、ｎ型不純物（ドナー：第１導電型不純物）である窒素（Ｎ）がドープされている。
【0044】
ＪＦＥＴ上部分３ａおよびＪＦＥＴ下部分３ｂのｎ型不純物濃度（窒素濃度）は、例えば１×１０17／ｃｍ3程度である。なお、ＪＦＥＴ上部分３ａおよびＪＦＥＴ下部分３ｂのｎ型不純物濃度は、例えば、７×１０16／ｃｍ3以上７×１０17／ｃｍ3以下程度であるのが望ましい。上記下限値（＝７×１０16／ｃｍ3）以上とすることで、オン抵抗の増加を防止することができる。また、上記上限値（＝７×１０17／ｃｍ3）以下とすることで、長期信頼性を考慮して、ＭＯＳＦＥＴのオフ時にゲート絶縁膜８にかかる電界を３ＭＶ／ｃｍ以下とすることができる（上記非特許文献２参照）。
【0045】
ＳＢＤ部分２１は、ＪＦＥＴ上部分３ａとショットキートレンチ７ｂとの間に設けられている。ＳＢＤ部分２１は、上面でｐ型ベース領域４に接し、下面で第２高濃度領域１１ｂのみに接する。ＳＢＤ部分２１は、ＪＦＥＴ下部分３ｂに接しない。ＳＢＤ部分２１は、第２方向Ｙの一方でＪＦＥＴ上部分３ａに接し、第２方向Ｙの他方でショットキートレンチ７ｂに達する。ＳＢＤ部分２１は、ショットキートレンチ７ｂの側壁でショットキー電極１７に接して後述するトレンチＳＢＤ２０を形成するＳｉＣ半導体領域（ハッチング部分）である。ＳＢＤ部分２１は、負荷短絡時にショットキー電極１７との接合面から半導体基体３０内に空乏層を延ばしてトレンチＳＢＤ２０に流れるリーク電流を抑制する機能を有する。
【0046】
ＳＢＤ部分２１には、ドーパントとして、ｎ型不純物（ドナー：第１導電型不純物）である窒素がドープされている。ＳＢＤ部分２１のｎ型不純物濃度（窒素濃度）は、ＪＦＥＴ上部分３ａのｎ型不純物濃度の１０％以上１００％未満の範囲内である。ＳＢＤ部分２１のキャリア濃度は、ＪＦＥＴ上部分３ａのｎ型不純物濃度よりも低い。キャリア濃度とは、半導体に添加された不純物（ドーパント）のうち活性化されて電気伝導を担う電荷キャリア（荷電粒子）の濃度である。ｎ型不純物としての窒素は、炭化珪素半導体中で想定する温度範囲でほぼ１００％活性化してｎ型半導体の電荷キャリアである電子を放出する。したがって、ｎ型のＳＢＤ部分２１のキャリア濃度とは、活性化された電子濃度であるが、ｎ型不純物である窒素の濃度で近似できる。
【0047】
ＳＢＤ部分２１の幅Ｗ１は、ＳＢＤ部分２１の下面全面が第２高濃度領域１１ｂに接してＳＢＤ部分２１がＪＦＥＴ下部分３ｂと接しない範囲内とする。ＳＢＤ部分２１の幅Ｗ１とは、第２方向Ｙにショットキー電極１７とＳＢＤ部分２１との接合面からＪＦＥＴ上部分３ａとＳＢＤ部分２１との界面までの幅である。ＳＢＤ部分２１がＪＦＥＴ下部分３ｂと接しないことで、ＳＢＤ部分２１がＭＯＳＦＥＴ動作時（ＭＯＳＦＥＴのオン時）にチャネルを通って流れる主電流の電流経路にならない。このため、ＭＯＳＦＥＴのオン抵抗の上昇を抑制することができる（後述する図３参照）。
【0048】
一方、負荷（ＭＯＳＦＥＴによってオン・オフされる負荷）短絡時には、ＳＢＤ部分２１がトレンチＳＢＤ２０に流れるリーク電流の電流経路となる。例えば、参考例のＭＯＳＦＥＴ（炭化珪素半導体装置１１０：図１２参照）では、負荷短絡により素子温度（例えば２５０℃～５００℃程度）が上昇すると、ＭＯＳＦＥＴをオフした後にトレンチＳＢＤ１２０に流れるリーク電流が増大するが、実施の形態１においては、上述したようにｎ型電流拡散領域３のうちＳＢＤ部分２１のｎ型不純物濃度を相対的に低くしたことで、トレンチＳＢＤ２０の導通抵抗が高くなるため、負荷短絡時にトレンチＳＢＤ２０に流れるリーク電流を低減することができる（後述する図４参照）。
【0049】
ＳＢＤ部分２１のｎ型不純物濃度を低くするほど、負荷短絡時にトレンチＳＢＤ２０に流れるリーク電流を低減する効果が高くなる。これによって、ＭＯＳＦＥＴ（炭化珪素半導体装置１０）は、ゲートをオフした後（ゲート電極９への印加電圧がゲート閾値電圧未満になった後）の発熱（半導体基体３０の温度上昇）が抑えられ、短絡耐量が向上する。一方、ＳＢＤ部分２１のｎ型不純物濃度を低くするほど、トレンチＳＢＤ２０の導通抵抗が増加する。その結果、トレンチＳＢＤ２０が導通する前に、比較的低電流密度でＭＯＳＦＥＴの寄生ｐｎダイオード（ボディダイオード）が動作するようになり、寄生ｐｎダイオードの通順方向特性劣化や逆回復損失の増大が起こる。
【0050】
トレンチＳＢＤ２０の導通抵抗とは、トレンチＳＢＤ２０のＩＶ（電流－電圧）特性の導通（動作開始）点での抵抗値（微分抵抗）である。ＭＯＳＦＥＴの寄生ｐｎダイオードとは、ｐ型ベース領域４およびｐ+型領域１１（第１，２高濃度領域１１ａ，１１ｂ）とｎ-型ドリフト領域２およびｎ型電流拡散領域３（ＪＦＥＴ上部分３ａ、ＪＦＥＴ下部分３ｂ、ＳＢＤ部分２１）とのｐｎ接合によって半導体基体３０内に形成される内蔵ダイオードである。ＭＯＳＦＥＴの寄生ｐｎダイオードが動作開始（導通）する順方向電流密度は、半導体基体３０の内蔵ダイオードのＩＶ特性に基づいて取得可能である。半導体基体３０の寄生ｐｎダイオードのＩＶ波形をシミュレーションした結果を図２に示す。
【0051】
図２は、実施の形態１にかかる炭化珪素半導体装置の内蔵ダイオード（寄生ｐｎダイオード）動作時のＩＶ波形のシミュレーション結果を示す特性図である。図２の横軸は、ドレイン電極１５に対してソース電極１４に印加される正の電圧（ソース・ドレイン間電圧Ｖｓｄ）であり、寄生ｐｎダイオードの順方向電圧に相当する。図２の縦軸は、寄生ｐｎダイオードの順方向電流密度に相当する。図２には、ＳＢＤ部分２１のｎ型不純物濃度（図２にはＳＢＤ部分の濃度と図示）を１．１×１０17／ｃｍ3とした場合の寄生ｐｎダイオードのＩＶ波形４１（実線）と、ＳＢＤ部分２１のｎ型不純物濃度を１．８×１０16／ｃｍ3とした場合の寄生ｐｎダイオードのＩＶ波形４２（破線）と、を示す。ＩＶ波形４１は、ＪＦＥＴ上部分３ａおよびＳＢＤ部分２１の両方のｎ型不純物濃度が等しい構造（すなわち図１２の参考例の炭化珪素半導体装置１１０）の特性（比較例）になる。
【0052】
図２に示すように、ＳＢＤ部分２１のｎ型不純物濃度を１．１×１０17／ｃｍ3とした場合、寄生ｐｎダイオードのＩＶ波形４１は、順方向電圧の上昇に伴って順方向電流密度が大きくなっている。一方、ＳＢＤ部分２１のｎ型不純物濃度を１．８×１０16／ｃｍ3に低くした場合、７５０Ａ／ｃｍ2程度の順方向電流密度で寄生ｐｎダイオードのＩＶ波形４２が折れ曲がっており、寄生ｐｎダイオードが動作し始めてＪＦＥＴ上部分３ａ、ＪＦＥＴ下部分３ｂおよびｎ-型ドリフト領域２に少数キャリア（正孔）が注入されて寄生ｐｎダイオードの順方向電流密度が増加し、順方向電流密度の変曲点４２ａで寄生ｐｎダイオードの導通抵抗が低下していることが分かる（伝導度変調）。
【0053】
以後、ＭＯＳＦＥＴの寄生ｐｎダイオードのＩＶ波形の変曲点での順方向電流密度を変曲点電流密度と称し、寄生ｐｎダイオードの動作しやすさを示す指標とする。ＭＯＳＦＥＴの寄生ｐｎダイオードのＩＶ波形の変曲点電流密度は、少なくともＭＯＳＦＥＴの定格電流密度（例えば５００Ａ／ｃｍ2程度）以上であることが望ましい。以上の制約から、ＳＢＤ部分２１のｎ型不純物濃度は、例えば１×１０16／ｃｍ3以上１×１０17／ｃｍ3未満程度であることがよい（後述する図５参照）。ここでは、素子温度（半導体基体３０の温度）を１７５℃としたが、ＳＢＤ部分２１のｎ型不純物濃度と寄生ｐｎダイオードの順方向電流密度との関係は素子温度によらず同じ傾向を示す（後述する図４参照）。
【0054】
ｐ+型領域１１は、ｎ-型炭化珪素層３２に例えばアルミニウム等のｐ型不純物のイオン注入により形成された拡散領域である。ｐ+型領域１１は、図示省略する部分でソース電極１４に電気的に接続されており、ＭＯＳＦＥＴのオフ時に空乏化して（もしくはｎ型電流拡散領域３を空乏化させて、またはその両方）、ゲートトレンチ７ａの底面にかかる電界を緩和させる機能を有する。ｐ+型領域１１は、トレンチ７の底面よりもｎ+型ドレイン領域１側に深い位置に、ｐ型ベース領域４と離れて設けられている。ｐ+型領域１１は、各トレンチ７の底面にそれぞれ対向して複数設けられる。
【0055】
具体的には、ｐ+型領域１１は、ゲートトレンチ７ａ下の第１高濃度領域１１ａと、ショットキートレンチ７ｂ下の第２高濃度領域１１ｂと、からなる。第１高濃度領域１１ａの幅（第２方向Ｙの幅）Ｗ２１はゲートトレンチ７ａの幅（第２方向Ｙの幅）Ｗ１１よりも広く、第１高濃度領域１１ａは第２方向Ｙに平行にゲートトレンチ７ａの両側壁からそれぞれ離れる方向に突出している。第２高濃度領域１１ｂの幅（第２方向Ｙの幅）Ｗ２２はショットキートレンチ７ｂの幅（第２方向Ｙの幅）Ｗ１２よりも広く、第２高濃度領域１１ｂは第２方向Ｙに平行にショットキートレンチ７ｂの両側壁からそれぞれ離れる方向に突出している。
【0056】
第２高濃度領域１１ｂが第２方向Ｙに平行にショットキートレンチ７ｂの側壁から離れる方向に突出する幅は、ＳＢＤ部分２１の幅Ｗ１よりも広い。すなわち、第２高濃度領域１１ｂは、ＳＢＤ部分２１の下面の全面に接し、かつＪＦＥＴ上部分３ａに接する。第２高濃度領域１１ｂがＳＢＤ部分２１の下面の全面に接することで、ＳＢＤ部分２１とＪＦＥＴ下部分３ｂとが離れて配置される。第２高濃度領域１１ｂの幅Ｗ２２を第１高濃度領域１１ａの幅Ｗ２１よりも広くしてもよいし、第１高濃度領域１１ａの幅Ｗ２１と同じでも良い。なお、図１において、第２高濃度領域１１ｂの幅Ｗ２２とＳＢＤ部分２１の幅Ｗ１およびショットキートレンチ７ｂの幅Ｗ１２との関係は、Ｗ２２＞２・Ｗ１＋Ｗ１２が成り立つ。
【0057】
ｎ-型炭化珪素層３２の、ｎ型電流拡散領域３およびｐ+型領域１１を除く部分がｎ-型ドリフト領域２である。層間絶縁膜１２は、ゲート電極９を覆うように、半導体基体３０のおもて面の全面に設けられている。層間絶縁膜１２のコンタクトホールには、ｎ+型ソース領域５、ｐ++型コンタクト領域６およびショットキートレンチ７ｂが露出されている。オーミック電極１３は、層間絶縁膜１２のコンタクトホールにおいて半導体基体３０のおもて面にオーミック接触する。オーミック電極１３は、例えばニッケルシリサイド（ＮｉｘＳｉｙ、ただし、ｘ、ｙは正数）電極である。
【0058】
ソース電極１４は、層間絶縁膜１２のコンタクトホールおよびショットキートレンチ７ｂを埋め込むように、活性領域における半導体基体３０のおもて面の略全域に設けられている。ソース電極１４は、半導体基体３０のおもて面においてオーミック電極１３を介してｎ+型ソース領域５およびｐ++型コンタクト領域６に電気的に接続されている。ソース電極１４は、ショットキートレンチ７ｂの側壁において、ｐ型ベース領域４およびｐ++型コンタクト領域６に接するとともに、ショットキー電極１７を介してｎ型電流拡散領域３（ＪＦＥＴ上部分３ａ、ＪＦＥＴ下部分３ｂ、ＳＢＤ部分２１）に電気的に接続されている。
【0059】
ショットキー電極１７は、ショットキートレンチ７ｂの側壁とソース電極１４との間に、ショットキートレンチ７ｂの側壁に沿って設けられている。ショットキー電極１７は、ショットキートレンチ７ｂの側壁においてＳＢＤ部分２１に接する。ショットキー電極１７は、ショットキートレンチ７ｂの側壁から底面へ延在していてもよい。ショットキー電極１７は、ショットキートレンチ７ｂの内壁において、第２高濃度領域１１ｂ、ｐ型ベース領域４およびｐ++型コンタクト領域６に接していてもよい。ショットキー電極１７の材料は、例えばチタン（Ｔｉ）である。
【0060】
半導体基体３０のおもて面は、パッシベーション膜で保護されている。ソース電極１４の、パッシベーション膜の開口部に露出する部分がソース電極パッドである。半導体基体３０の裏面（ｎ+型出発基板３１の裏面）の全面にドレイン電極（第２電極）１５が設けられている。ドレイン電極１５は、ｎ+型ドレイン領域１（ｎ+型出発基板３１）にオーミック接触して、ｎ+型ドレイン領域１に接続されている。ドレイン電極１５の表面全面に、ドレイン電極パッド１６が設けられている。
【0061】
トレンチＳＢＤ２０は、ショットキートレンチ７ｂの側壁上のショットキー電極１７と、ＳＢＤ部分２１と、の接合面に形成されるショットキー障壁の整流性を利用したダイオードであり、ショットキートレンチ７ｂの側壁に沿って形成されている。トレンチＳＢＤ２０は、ＭＯＳＦＥＴのｐ型ベース領域４およびｐ+型領域１１（第１，２高濃度領域１１ａ，１１ｂ）とｎ型電流拡散領域３（ＪＦＥＴ上部分３ａ、ＪＦＥＴ下部分３ｂ、ＳＢＤ部分２１）およびｎ-型ドリフト領域２とのｐｎ接合で形成される寄生ｐｎダイオード（ボディダイオード）よりも早く導通して、ＭＯＳＦＥＴの寄生ｐｎダイオード動作を抑制する機能を有する。
【0062】
＜実施の形態１にかかる炭化珪素半導体装置の動作＞
炭化珪素半導体装置１０の動作について説明する。ソース電極１４に対して正の電圧（ドレイン・ソース間電圧Ｖｄｓ：ＭＯＳＦＥＴの順方向電圧）がドレイン電極１５に印加された状態で、ゲート電極９にゲート閾値電圧以上の電圧（ゲート電圧）が印加されると（定常動作時）、ｐ型ベース領域４のゲートトレンチ７ａの側壁に沿った部分にチャネル（ｎ型の反転層）が形成される。それによって、ｎ+型ドレイン領域１からチャネルを通ってｎ+型ソース領域５へ向かって主電流（ドリフト電流）が流れ、ＭＯＳＦＥＴ（炭化珪素半導体装置１０）がオンする。
炭化珪素半導体装置１０の動作について説明する。ソース電極１４に対して正の電圧（ドレイン・ソース間電圧Ｖｄｓ：ＭＯＳＦＥＴの順方向電圧）がドレイン電極１５に印加された状態で、ゲート電極９にゲート閾値電圧以上の電圧（ゲート電圧）が印加されると（定常動作時）、ｐ型ベース領域４のゲートトレンチ７ａの側壁に沿った部分にチャネル（ｎ型の反転層）が形成される。それによって、ｎ+型ドレイン領域１からチャネルを通ってｎ+型ソース領域５へ向かって主電流（ドリフト電流）が流れ、ＭＯＳＦＥＴ（炭化珪素半導体装置１０）がオンする。
【0063】
一方、ドレイン・ソース間電圧Ｖｄｓが印加された状態で、ゲート電圧がゲート閾値電圧未満になると、ｐ型ベース領域４およびｐ+型領域１１とｎ型電流拡散領域３およびｎ-型ドリフト領域２とのｐｎ接合（ＭＯＳＦＥＴの主接合）が逆バイアスされることで、主電流が流れなくなり、ＭＯＳＦＥＴはオフ状態を維持する。また、ＭＯＳＦＥＴの主接合から広がる空乏層によってｐ+型領域１１（もしくはｎ型電流拡散領域３、またはその両方）が空乏化され、ゲートトレンチ７ａの内壁のゲート絶縁膜８にかかる電界が緩和される。
【0064】
負荷短絡時には、低不純物濃度化されたＳＢＤ部分２１によって、ショットキー電極１７とＳＢＤ部分２１の接合面（ショットキー接合面）からｎ型電流拡散領域３内に空乏層が広がりやすくなり、当該ショットキー接合面での電界強度が低下する。このため、トレンチＳＢＤ２０にかかる電界が緩和され、トレンチＳＢＤ２０に流れるリーク電流を低減することができる。ＳＢＤ部分２１のｎ型不純物濃度はｎ型不純物のイオン注入のドーズ量によって再現性よく制御できるため、トレンチＳＢＤ２０の導通抵抗の制御性が高い。
【0065】
また、ＭＯＳＦＥＴのｐ型ベース領域４およびｐ+型領域１１とｎ-型ドリフト領域２およびｎ型電流拡散領域３とのｐｎ接合で形成される寄生ｐｎダイオードの順方向バイアス時、トレンチＳＢＤ２０は、上記寄生ｐｎダイオードよりも低い電圧で、当該寄生ｐｎダイオードよりも早く導通する。このため、ＭＯＳＦＥＴの寄生ｐｎダイオードは動作しない。これによって、ＭＯＳＦＥＴの寄生ｐｎダイオード動作による通順方向特性劣化や逆回復損失が生じない。
【0066】
＜実施の形態１にかかる炭化珪素半導体装置の製造方法＞
炭化珪素半導体装置１０の製造方法について説明する。まず、ｎ+型ドレイン領域１となるｎ+型出発基板（半導体ウエハ）３１のおもて面上に、ｎ-型ドリフト領域２となる例えば窒素ドープのｎ-型炭化珪素層３２をエピタキシャル成長（堆積）させる。この段階では、図１におけるｎ-型炭化珪素層３２（すなわち製品厚さの半導体基体３０を構成する所定厚さのｎ-型炭化珪素層３２）のうち、ＪＦＥＴ上部分３ａおよびＳＢＤ部分２１の形成領域に対応するｎ-型炭化珪素層は形成されていない。
炭化珪素半導体装置１０の製造方法について説明する。まず、ｎ+型ドレイン領域１となるｎ+型出発基板（半導体ウエハ）３１のおもて面上に、ｎ-型ドリフト領域２となる例えば窒素ドープのｎ-型炭化珪素層３２をエピタキシャル成長（堆積）させる。この段階では、図１におけるｎ-型炭化珪素層３２（すなわち製品厚さの半導体基体３０を構成する所定厚さのｎ-型炭化珪素層３２）のうち、ＪＦＥＴ上部分３ａおよびＳＢＤ部分２１の形成領域に対応するｎ-型炭化珪素層は形成されていない。
【0067】
次に、フォトリソグラフィおよび例えばアルミニウム（Ａｌ）等のｐ型不純物の選択的イオン注入により、ｎ-型炭化珪素層３２の表面領域に、第１高濃度領域１１ａと第２高濃度領域１１ｂとを第２方向Ｙに交互に繰り返し互いに離して形成する。フォトリソグラフィおよび窒素等のｎ型不純物の選択的イオン注入により、ｎ-型炭化珪素層３２の表面領域において、互いに隣り合う第１高濃度領域１１ａと第２高濃度領域１１ｂとの間にｎ型のＪＦＥＴ下部分３ｂを形成する。ＪＦＥＴ下部分３ｂのｎ型不純物濃度は、例えば１×１０17／ｃｍ3程度とされる。
【0068】
さらにエピタキシャル成長させてｎ-型炭化珪素層３２を所定厚さまで厚くする。この追加でエピタキシャル成長させるｎ-型炭化珪素層３２の厚さを増した部分のｎ型不純物濃度は、ＳＢＤ部分２１のｎ型不純物濃度に対応した窒素濃度（例えば１．８×１０16／ｃｍ3程度）とされる。このｎ-型炭化珪素層３２の厚さを増した部分（ｎ-型炭化珪素層）は、図１におけるｎ-型炭化珪素層３２のうち、ＪＦＥＴ上部分３ａおよびＳＢＤ部分２１の形成領域に対応する。このため、このｎ-型炭化珪素層３２の厚さを増した部分の厚さは、ＪＦＥＴ上部分３ａおよびＳＢＤ部分２１の厚さと同じ厚さに設定される。この段階で図１におけるｎ-型炭化珪素層３２の全体が形成される。
【0069】
次に、フォトリソグラフィにより、ｎ-型炭化珪素層３２の表面に、ＪＦＥＴ上部分３ａの形成領域に対応する部分を開口したイオン注入用マスクを形成する。次に、このイオン注入用マスクを用いて例えば窒素等のｎ型不純物のイオン注入により、ｎ-型炭化珪素層３２の厚さを増した部分に、ＪＦＥＴ下部分３ｂに達する深さでＪＦＥＴ上部分３ａを選択的に形成する。ＪＦＥＴ上部分３ａのｎ型不純物濃度は、例えば１×１０17／ｃｍ3程度とされる。その後、イオン注入用マスクを除去する。
【0070】
ｎ-型炭化珪素層３２の厚さを増した部分のうち、イオン注入用マスクに覆われることでイオン注入されずにエピタキシャル成長時のｎ型不純物濃度のまま残る部分がＳＢＤ部分２１となる。ＳＢＤ部分２１を形成するための窒素等のｎ型不純物のイオン注入を追加で行って、ＳＢＤ部分２１のｎ型不純物濃度を調整してもよい。この場合、ｎ-型炭化珪素層３２の表面にＳＢＤ部分２１の形成領域に対応する部分を開口したイオン注入用マスクを形成し、当該マスクを用いてｎ型不純物のイオン注入を行えばよい。ＪＦＥＴ上部分３ａとＳＢＤ部分２１との形成順序は逆になっても構わない。
【0071】
次に、ｎ-型炭化珪素層３２上に、ｐ型ベース領域４となる例えばアルミニウムドープのｐ型炭化珪素層３３をエピタキシャル成長（堆積）させる。ｐ型炭化珪素層３３は、下層のｎ-型炭化珪素層３２の表面領域に形成されたＪＦＥＴ上部分３ａおよびＳＢＤ部分２１に接する。ここまでの工程により、ｎ+型出発基板３１上に炭化珪素層３２，３３を順に積層した半導体基体（半導体ウェハ）３０が作製（製造）される。
【0072】
次に、フォトリソグラフィおよびイオン注入により、半導体基体３０のおもて面の表面領域においてｐ型炭化珪素層３３の内部に、ｎ+型ソース領域５およびｐ++型コンタクト領域６をそれぞれ選択的に形成する。ｐ型炭化珪素層３３の、イオン注入されずにエピタキシャル成長時の不純物濃度のまま残る部分がｐ型ベース領域４となる。次に、炭化珪素層３２，３３にイオン注入した不純物を活性化させるための熱処理を行う。
【0073】
次に、例えばドライエッチングにより、トレンチ７（ゲートトレンチ７ａおよびショットキートレンチ７ｂ）を形成する。ゲートトレンチ７ａは、半導体基体３０のおもて面からｎ+型ソース領域５およびｐ型ベース領域４を貫通してＪＦＥＴ上部分３ａに達し、深さ方向Ｚに第１高濃度領域１１ａに対向する。ゲートトレンチ７ａの底面と第１高濃度領域１１ａとの間にＪＦＥＴ上部分３ａが介在してもよいし、ゲートトレンチ７ａが深さ方向ＺにＪＦＥＴ上部分３ａを貫通して第１高濃度領域１１ａの内部で終端してもよい。
【0074】
ショットキートレンチ７ｂは、半導体基体３０のおもて面からｐ++型コンタクト領域６およびｐ型ベース領域４を貫通してＳＢＤ部分２１に達し、深さ方向Ｚに第２高濃度領域１１ｂに対向する。ショットキートレンチ７ｂの底面と第２高濃度領域１１ｂとの間にＳＢＤ部分２１が介在してもよいし、ショットキートレンチ７ｂが深さ方向ＺにＳＢＤ部分２１を貫通して第２高濃度領域１１ｂの内部で終端してもよい。
【0075】
次に、一般的な方法により、ゲートトレンチ７ａの内部に、ゲート絶縁膜８を介してゲート電極９を形成する。次に、半導体基体３０のおもて面の全面に層間絶縁膜１２を形成する。次に、深さ方向Ｚに層間絶縁膜１２を貫通して半導体基体３０のおもて面に達するコンタクトホールを形成する。層間絶縁膜１２のコンタクトホールには、ｎ+型ソース領域５、ｐ++型コンタクト領域６およびショットキートレンチ７ｂを露出させる。
【0076】
次に、一般的な方法により、層間絶縁膜１２のコンタクトホールにおいてｎ+型ソース領域５およびｐ++型コンタクト領域６にオーミック接触するオーミック電極１３を形成する。また、ショットキートレンチ７ｂの側壁に、ＳＢＤ部分２１に接してショットキー電極１７を形成する。これにより、ショットキー電極１７とＳＢＤ部分２１との接合面に形成されるショットキー障壁の整流性を利用するトレンチＳＢＤ２０が形成される。
【0077】
次に、半導体基体３０のおもて面上に、層間絶縁膜１２のコンタクトホールおよびショットキートレンチ７ｂを埋め込むようにソース電極１４を形成する。これにより、ショットキートレンチ７ｂの内部においてショットキー電極１７にソース電極１４が接続される。また、半導体基体３０の裏面上にドレイン電極１５を形成し、ドレイン電極１５上にドレイン電極パッド１６を形成する。その後、半導体ウエハをダイシング（切断）して個々のチップ状に個片化することで、図１に示す炭化珪素半導体装置１０が完成する。
【0078】
＜実施の形態１にかかる炭化珪素半導体装置のシミュレーション検証＞
上述したＳＢＤ部分２１（図１参照）のｎ型不純物濃度とＭＯＳＦＥＴの素子特性との関係について検証した。シミュレーションによる検証結果を図３～７に示す。図３～７では、図１に示す実施の形態１にかかる炭化珪素半導体装置１０の構造を備えたＭＯＳＦＥＴを用いてシミュレーションを行った。当該ＭＯＳＦＥＴにおいて、ＪＦＥＴ上部分３ａおよびＪＦＥＴ下部分３ｂを同じｎ型不純物濃度（１×１０17／ｃｍ3）で一定とした。
上述したＳＢＤ部分２１（図１参照）のｎ型不純物濃度とＭＯＳＦＥＴの素子特性との関係について検証した。シミュレーションによる検証結果を図３～７に示す。図３～７では、図１に示す実施の形態１にかかる炭化珪素半導体装置１０の構造を備えたＭＯＳＦＥＴを用いてシミュレーションを行った。当該ＭＯＳＦＥＴにおいて、ＪＦＥＴ上部分３ａおよびＪＦＥＴ下部分３ｂを同じｎ型不純物濃度（１×１０17／ｃｍ3）で一定とした。
【0079】
図３～５では、ＳＢＤ部分２１の幅Ｗ１を０．５μｍとして、ＳＢＤ部分２１のｎ型不純物濃度を変化させて諸特性をシミュレーションした。図３～図５の横軸は、ＳＢＤ部分２１のｎ型不純物濃度である。図３の縦軸は、ＭＯＳＦＥＴの特性オン抵抗（活性領域の表面積に依存しないオン抵抗）である。図４の縦軸は、トレンチＳＢＤ２０に流れるリーク電流の電流密度（以下、ＳＢＤリーク電流密度とする）である。図５の縦軸は、ＭＯＳＦＥＴの寄生ｐｎダイオードのＩＶ波形の変曲点電流密度である。
【0080】
図６，７では、ＳＢＤ部分２１のｎ型不純物濃度を１．８×１０16／ｃｍ3として、ＳＢＤ部分２１の幅Ｗ１を変化させて諸特性をシミュレーションした。図６，７の横軸は、ＳＢＤ部分２１の幅Ｗ１である。図６，７の縦軸は、それぞれＳＢＤリーク電流密度およびＭＯＳＦＥＴの寄生ｐｎダイオードのＩＶ波形の変曲点電流密度である。図３では、ＭＯＳＦＥＴのゲート電圧Ｖｇを２０Ｖとした。図４，６では、ゲート電圧Ｖｇを０Ｖとし、ドレイン・ソース間電圧Ｖｄｓを６００Ｖとした。図４，６は、負荷短絡時にＭＯＳＦＥＴに高電圧が印加された場合を想定している。
【0081】
図３，５，７では、素子温度を１７５℃とした。図４には、素子温度を１７５℃、２５０℃および５００℃とした場合の各シミュレーション結果を示す。図６では、素子温度を５００℃とした。素子温度とは、ＭＯＳＦＥＴの主接合（ｐｎ接合）での接合温度Ｔｊであり、半導体基体３０の温度に相当する。図３～７は窒素を添加した炭化珪素半導体に関するシミュレーション結果であり、ＳＢＤ部分２１のｎ型不純物濃度（窒素濃度）は半導体中のキャリア濃度に略等しく、トレンチＳＢＤ２０の順方向特性の温度依存性も無視できるものとしている。
【0082】
図３は、炭化珪素半導体装置１０のＳＢＤ部分のｎ型不純物濃度と特性オン抵抗との関係をシミュレーションした結果を示す特性図である。図３に示す結果から、ＳＢＤ部分２１を低不純物濃度化しても、ＭＯＳＦＥＴの特性オン抵抗はほぼ変わらないことが確認された。したがって、ＳＢＤ部分２１のｎ型不純物濃度によらず、ＭＯＳＦＥＴの所定の特性オン抵抗を設定することができる。
【0083】
図４は、炭化珪素半導体装置１０のＳＢＤ部分のｎ型不純物濃度とＳＢＤリーク電流密度との関係をシミュレーションした結果を示す特性図である。図４に示す結果から、ＳＢＤ部分２１のｎ型不純物濃度を低くすることで、ＭＯＳＦＥＴのオフ時のＳＢＤリーク電流密度を低減することができることが確認された。また、素子温度が高くなるほどＳＢＤリーク電流密度は大きくなるが、ＳＢＤ部分２１を低不純物濃度化することによるＳＢＤリーク電流密度低減の傾向は素子温度によらず同じである。したがって、ＳＢＤリーク電流密度を低減するには、ＳＢＤ部分２１を低不純物濃度化するとよい。
【0084】
その一方で、上述したように、ＳＢＤ部分２１のｎ型不純物濃度が低い場合、トレンチＳＢＤ２０の導通抵抗が増加し、ＭＯＳＦＥＴの寄生ｐｎダイオードが閾値電圧を超えて導通しやすくなる（図２参照）。寄生ｐｎダイオードが導通した場合、伝導度変調により寄生ｐｎダイオードの導通抵抗が低下し、寄生ｐｎダイオードのＩＶ波形の傾きが大きく変化する。トレンチＳＢＤ２０を設けたことよる効果（ＭＯＳＦＥＴの寄生ｐｎダイオード動作を抑制）を得るには、寄生ｐｎダイオードのＩＶ波形の変曲点電流密度での順方向電圧よりも低い順方向電圧でトレンチＳＢＤ２０が導通するように、ＳＢＤ部分２１のｎ型不純物濃度を設定すればよい。
【0085】
図５は、炭化珪素半導体装置１０のＳＢＤ部分のｎ型不純物濃度と変曲点電流密度との関係をシミュレーションした結果を示す特性図である。図５に示す結果から、ＳＢＤ部分２１のｎ型不純物濃度を低くすると、トレンチＳＢＤ２０の導通抵抗が増加し、寄生ｐｎダイオードのＩＶ波形の変曲点電流密度が低下することが確認された。ＭＯＳＦＥＴの寄生ｐｎダイオードがトレンチＳＢＤ２０よりも先に導通して、定常動作時のＭＯＳＦＥＴの動作に悪影響を与えないためには、寄生ｐｎダイオードのＩＶ波形の変曲点電流密度が少なくともＭＯＳＦＥＴの定格電流密度（実施の形態１では例えば５００Ａ／ｃｍ2程度：図５の破線）以上であることが望ましい。
【0086】
したがって、図５に示す結果から、ＳＢＤ部分２１のｎ型不純物濃度は、１×１０16／ｃｍ3以上程度となる。例えば、ＪＦＥＴ上部分３ａのｎ型不純物濃度が１×１０17／ｃｍ3（図５の最も右側のシミュレーション点と同じｎ型不純物濃度）である場合、ＳＢＤ部分２１のｎ型不純物濃度は、ＪＦＥＴ上部分３ａのｎ型不純物濃度の１０％以上程度となる。すなわち、ＳＢＤリーク電流密度を低減し、かつＭＯＳＦＥＴの寄生ｐｎダイオードのＩＶ波形の変曲点電流密度をＭＯＳＦＥＴの定格電流密度以上に保つためには、ＳＢＤ部分２１のｎ型不純物濃度は、ＪＦＥＴ上部分３ａのｎ型不純物濃度の１０％以上１００％未満とすればよい。
【0087】
また、ＳＢＤ部分２１の幅Ｗ１について検証した。図６は、実施の形態１にかかる炭化珪素半導体装置のＳＢＤ部分の幅とＳＢＤリーク電流密度との関係をシミュレーションした結果を示す特性図である。ＳＢＤ部分２１の幅Ｗ１とＭＯＳＦＥＴのオフ時のＳＢＤリーク電流密度との関係をシミュレーションした結果を図６に実線で示す。また、図６には、ＳＢＤ部分を備えていない参考例の炭化珪素半導体装置１１０（図１２参照）のオフ時のＳＢＤリーク電流密度を破線で示す。図６に示す結果から、ＳＢＤ部分２１の幅Ｗ１が広いほど、ＳＢＤリーク電流密度が低減されることが確認された。
【0088】
また、ＭＯＳＦＥＴの特性オン抵抗への悪影響を避けるため、ＳＢＤ部分の幅Ｗ１は、最大でもＳＢＤ部分２１がＪＦＥＴ下部分３ｂと接しない範囲（実施の形態１では例えば０．５μｍ以下程度）とするのが望ましい。その理由は、ＳＢＤ部分２１がＪＦＥＴ下部分３ｂの上面に接する範囲までショットキートレンチ７ｂの側壁から離れて第２方向Ｙに延在すると、定常動作時にＭＯＳＦＥＴの主電流の経路が狭くなり、ＭＯＳＦＥＴの特性オン抵抗の上昇を招くためである。ＳＢＤ部分２１がＪＦＥＴ下部分３ｂと接しないとは、ＳＢＤ部分２１とＪＦＥＴ上部分３ａとの界面がＪＦＥＴ下部分３ｂと第２高濃度領域１１ｂとの界面に対して第２高濃度領域１１ｂ側に位置すると言い換えることもできる。
【0089】
図７は、炭化珪素半導体装置１０のＳＢＤ部分の幅と変曲点電流密度との関係をシミュレーションした結果を示す特性図である。ＳＢＤ部分２１の幅Ｗ１と寄生ｐｎダイオードのＩＶ波形（図２の参照）の変曲点電流密度との関係をシミュレーションした結果を図７に示す。図７に示す結果から、ＳＢＤ部分２１の幅Ｗ１が狭いほど、寄生ｐｎダイオードのＩＶ波形の変曲点電流密度が上昇することが確認された。ＳＢＤ部分２１の幅Ｗ１が狭すぎると幅Ｗ１の制御が困難になるため、ＳＢＤ部分２１の幅Ｗ１は０．１μｍ以上程度であることが望ましい。したがって、ＳＢＤ部分２１の幅Ｗ１は、例えば０．１μｍ以上０．５μｍ以下（ＪＦＥＴ下部分３ｂと接しない範囲）程度であることがよい。
【0090】
以上、説明したように、実施の形態１によれば、ｎ型電流拡散領域は、ゲートトレンチの側壁でゲート絶縁膜に接するＪＦＥＴ上部分と、ショットキートレンチの側壁でショットキー電極に接するＳＢＤ部分と、を有する。ショットキートレンチの側壁に沿って、ショットキー電極とＳＢＤ部分との接合面に形成されるショットキー障壁の整流性を利用したトレンチＳＢＤが形成されている。これによって、ＭＯＳＦＥＴの定常動作時、比較的高不純物濃度のＪＦＥＴ上部分に主電流が流れ、特定オン抵抗の上昇を抑制することができる。負荷短絡時には、トレンチＳＢＤを流れるリーク電流が比較的低不純物濃度のＳＢＤ部分によって抑制される。したがって、特定オン抵抗の上昇を抑制するとともに、短絡耐量を向上させることができる。ＳＢＤ部分のｎ型不純物濃度はｎ型不純物のイオン注入のドーズ量によって再現性よく制御できるため、ＳＢＤ部分のｎ型不純物濃度をＪＦＥＴ上部分のｎ型不純物濃度と比べて低くすることによる製造歩留まりへの悪影響は小さい。
【0091】
（実施の形態２）
実施の形態２にかかる炭化珪素半導体装置の構造を図８の断面図により説明する。実施の形態２が実施の形態１（図１参照）と異なる点は、ＳＢＤ部分５１（ハッチング部分）にｎ型不純物（第１導電型不純物）である窒素をドープするとともに、ｐ型不純物（第２導電型不純物）であるアルミニウム（Ａｌ）をコドープ（添加）した点である。ＳＢＤ部分５１の、アルミニウムをコドープしたことおよび後述する窒素濃度範囲以外の構成は、実施の形態１の窒素のみをドープしたＳＢＤ部分２１と同様である。
実施の形態２にかかる炭化珪素半導体装置の構造を図８の断面図により説明する。実施の形態２が実施の形態１（図１参照）と異なる点は、ＳＢＤ部分５１（ハッチング部分）にｎ型不純物（第１導電型不純物）である窒素をドープするとともに、ｐ型不純物（第２導電型不純物）であるアルミニウム（Ａｌ）をコドープ（添加）した点である。ＳＢＤ部分５１の、アルミニウムをコドープしたことおよび後述する窒素濃度範囲以外の構成は、実施の形態１の窒素のみをドープしたＳＢＤ部分２１と同様である。
【0092】
実施の形態２において、ＳＢＤ部分５１は、多数キャリア（電子）となる窒素による実際のｎ型不純物濃度を少数キャリア（正孔）となるアルミニウムによって補償され、ＪＦＥＴ上部分３ａよりも低キャリア濃度（低補償濃度）のｎ型領域となっている。アルミニウムのイオン化率は温度に依存し、負荷（ＭＯＳＦＥＴによってオン・オフされる負荷）短絡により素子温度（例えば５００℃程度）が上昇すると、ＳＢＤ部分５１中のアルミニウムがほぼ１００％の比率でイオン化し、ＳＢＤ部分５１がアルミニウムから放出された正孔濃度に応じて低補償濃度化される。
【0093】
ショットキー電極１７とＳＢＤ部分５１との接合面に形成されるショットキー障壁の整流性を利用してトレンチＳＢＤ５２が形成されている。トレンチＳＢＤ５２のＳＢＤ部分５１以外の構成は、実施の形態１のトレンチＳＢＤ２０と同様である。すなわち、負荷短絡時、ＳＢＤ部分５１のｎ型キャリア濃度は、ＳＢＤ部分５１の窒素濃度からイオン化率を乗じたアルミニウム濃度を減算した濃度となる。トレンチＳＢＤ５２を形成するＳＢＤ部分５１が低補償濃度化することで、実施の形態１と同様に、負荷短絡時にトレンチＳＢＤ５２に流れるリーク電流を低減させることができる（上記非特許文献３参照）。
【0094】
ＳＢＤ部分５１のキャリア濃度は、ＳＢＤ部分５１にドープされて活性化されたｎ型不純物の濃度をＳＢＤ部分５１にコドープされて活性化されたｐ型不純物の濃度で補償した補償濃度となる。ＳＢＤ部分５１のキャリア濃度は、実施の形態１のＳＢＤ部分２１と同様に、ＪＦＥＴ上部分３ａのｎ型不純物濃度よりも低い。したがって、実施の形態２においても上記図２～７で検証したシミュレーション結果と同様の特性を持つ。負荷短絡時にＳＢＤ部分５１のキャリア濃度がＪＦＥＴ上部分３ａのｎ型不純物濃度よりも低くなればよく、ＳＢＤ部分５１とＪＦＥＴ上部分３ａとが略同じｎ型不純物濃度であってもよい。
【0095】
ＳＢＤ部分５１のショットキートレンチ７ｂに隣接する部分は、トレンチＳＢＤ５２にかかる電界を緩和する機能を有する。ＳＢＤ部分５１の窒素濃度は、例えば１×１０16／ｃｍ3以上７×１０17／ｃｍ3以下程度の範囲内である。ＳＢＤ部分５１の窒素濃度が上記下限値未満であると、トレンチＳＢＤ５２の導通抵抗が増加し、ＭＯＳＦＥＴ（炭化珪素半導体装置５０）の寄生ｐｎダイオードのＩＶ波形の変曲点電流密度が低下するため、好ましくない。ＳＢＤ部分５１のアルミニウム濃度は、例えば、ＳＢＤ部分５１の窒素濃度の１０％以上（好ましくは５０％以上）１００％未満程度の範囲内である。
【0096】
ｐ型不純物（アクセプタ）のイオン化率の温度変動は、アクセプタ準位の深さに大きく依存する（後述する図９参照）。このため、ＳＢＤ部分５１にコドープするｐ型不純物には、負荷短絡時の素子温度（例えば５００℃程度）でのイオン率がＭＯＳＦＥＴの定常動作時の素子温度（例えば１７５℃程度）でのイオン化率よりも大きくなるｐ型不純物を用いる。具体的には、ＳＢＤ部分５１にコドープするｐ型不純物として、アルミニウムを用いる以外に、アルミニウムよりも深いアクセプタ準位をもつガリウム（Ｇａ）やボロン（Ｂ（ｓｈａｌｌｏｗ ｂｏｒｏｎ））を用いてもよい。
【0097】
＜実施の形態２の半導体装置の製造方法＞
炭化珪素半導体装置５０の製造方法について説明する。実施の形態２が実施の形態１と異なる点は、ｎ-型炭化珪素層３２の厚さを増した部分においてＳＢＤ部分５１の形成領域に、上記窒素濃度範囲でかつ上記アルミニウム濃度範囲となるように、窒素のイオン注入およびアルミニウムのイオン注入を行った点である。ＳＢＤ部分５１を形成するための窒素のイオン注入およびアルミニウムのイオン注入の順序は適宜設定可能である。
炭化珪素半導体装置５０の製造方法について説明する。実施の形態２が実施の形態１と異なる点は、ｎ-型炭化珪素層３２の厚さを増した部分においてＳＢＤ部分５１の形成領域に、上記窒素濃度範囲でかつ上記アルミニウム濃度範囲となるように、窒素のイオン注入およびアルミニウムのイオン注入を行った点である。ＳＢＤ部分５１を形成するための窒素のイオン注入およびアルミニウムのイオン注入の順序は適宜設定可能である。
【0098】
具体的には、実施の形態２においては、ｎ-型炭化珪素層３２の厚さを増した後、ｐ型炭化珪素層３３をエピタキシャル成長させる前に、ｎ-型炭化珪素層３２の表面にＳＢＤ部分５１の形成領域に対応する部分を開口したイオン注入用マスクを形成し、当該マスクを用いて窒素のイオン注入およびアルミニウムのイオン注入を行えばよい。ｎ-型炭化珪素層３２の厚さを増した部分にＪＦＥＴ上部分３ａとＳＢＤ部分２１とを形成する順序は適宜設定可能である。ＳＢＤ部分５１を形成するための窒素のイオン注入は、ＪＦＥＴ上部分３ａを形成するための窒素のイオン注入と同時に行ってもよい。
【0099】
＜実施の形態２にかかる炭化珪素半導体装置の動作＞
上述したようにｎ型電流拡散領域３のうちのＳＢＤ部分５１のみに窒素の濃度未満の濃度でｐ型不純物であるアルミニウムがコドープされている。ＳＢＤ部分５１は、素子温度上昇時にアルミニウムのイオン化率が高くなることで低補償濃度化される。すなわち、ＳＢＤ部分５１のキャリア濃度は、素子温度が上昇するほど低下する。このため、ＳＢＤ部分５１は、ＭＯＳＦＥＴの定常動作時よりも素子温度が上昇する負荷短絡時に低補償濃度化される。
上述したようにｎ型電流拡散領域３のうちのＳＢＤ部分５１のみに窒素の濃度未満の濃度でｐ型不純物であるアルミニウムがコドープされている。ＳＢＤ部分５１は、素子温度上昇時にアルミニウムのイオン化率が高くなることで低補償濃度化される。すなわち、ＳＢＤ部分５１のキャリア濃度は、素子温度が上昇するほど低下する。このため、ＳＢＤ部分５１は、ＭＯＳＦＥＴの定常動作時よりも素子温度が上昇する負荷短絡時に低補償濃度化される。
【0100】
負荷短絡時にＳＢＤ部分５１が低補償濃度化されることで、短絡電流が抑制されるため、実施の形態１と同様に、短絡電流による温度上昇が抑制され、トレンチＳＢＤ５２に流れるリーク電流の増大を抑制することができる。また、負荷短絡時にＳＢＤ部分５１が低補償濃度化されることで、ショットキー電極１７とＳＢＤ部分５１との接合面から空乏層幅が広がりやすくなり、当該接合面の電界強度が低下する。このため、トレンチＳＢＤ５２にかかる電界が緩和され、トレンチＳＢＤ５２に流れるリーク電流を低減することができる。
【0101】
したがって、リーク電流による温度上昇が抑制され、ＭＯＳＦＥＴ（炭化珪素半導体装置５０）の熱破壊を抑制することができるため、短絡耐量を向上させることができる。また、ＳＢＤ部分５１にアルミニウムをコドープすることで、負荷短絡時にトレンチＳＢＤ５２に流れるリーク電流が低減されるため、トレンチＳＢＤ５２に流れるリーク電流を低減させるためにｎ型電流拡散領域３のうちのＳＢＤ部分５１の部分の窒素濃度を相対的に低くする必要がない。したがって、特性オン抵抗の上昇を抑制することができるとともに、短絡耐量を向上させることができる。
【0102】
実施の形態２にかかる炭化珪素半導体装置５０の定常動作時およびオフ時の動作は、実施の形態１にかかる炭化珪素半導体装置１０と同様である。
【0103】
＜実施の形態２にかかる炭化珪素半導体装置の検証＞
炭化珪素半導体装置５０のＳＢＤ部分５１のｎ型不純物濃度と素子温度との関係について検証した。図９は、実施の形態２にかかる炭化珪素半導体装置に関するアルミニウムのイオン化率と温度との関係を示す特性図である。図１０は、実施の形態２にかかる炭化珪素半導体装置に関するｎ型補償濃度と素子温度との関係を示す特性図である。
炭化珪素半導体装置５０のＳＢＤ部分５１のｎ型不純物濃度と素子温度との関係について検証した。図９は、実施の形態２にかかる炭化珪素半導体装置に関するアルミニウムのイオン化率と温度との関係を示す特性図である。図１０は、実施の形態２にかかる炭化珪素半導体装置に関するｎ型補償濃度と素子温度との関係を示す特性図である。
【0104】
図９に、上記特許文献２の図４から引用した、炭化珪素半導体にドープされたアルミニウムのイオン化率（Ａｌイオン化率）の温度特性を示す。図９に示すアルミニウム濃度の異なる複数の試料のいずれにおいても、アルミニウムのイオン化率は、高温度になるほど高くなり、８００Ｋ以上の温度で飽和してほぼ１００％となることがわかる。図９の横軸の温度において８００Ｋは、実施の形態２の負荷短絡時の素子温度である約５００℃に相当する。また、図９に示す温度特性から、アルミニウムのイオン化率の温度変動は、アルミニウム濃度によらずほぼ同じ傾向を示していることがわかる。
【0105】
図１０に、上記特許文献２の図５から引用した、窒素およびアルミニウムをドープした炭化珪素半導体のｎ型補償濃度の温度特性を示す。ｎ型補償濃度は、実効的に電気伝導に寄与するキャリアの濃度であるので、キャリア濃度と言い換えることもできる。図１０の各試料のアルミニウム濃度は、図９の試料のアルミニウム濃度と対応している。図１０のｎ型補償濃度は、窒素濃度（ドナー濃度Ｎｄ）からイオン化率（Ｋ）を乗じたアルミニウム濃度（アクセプタ濃度Ｎａ）を減算することで算出されている（＝Ｎｄ－Ｋ・Ｎａ）。イオン化率（Ｋ）は温度依存性を持つ、１以下の正の定数である。
【0106】
図１０に示す窒素およびアルミニウムをドープしたｎ型の炭化珪素半導体は、実施の形態２のＳＢＤ部分５１に相当する。図１０に示す温度特性から、窒素およびアルミニウムをドープしたｎ型の炭化珪素半導体（すなわちＳＢＤ部分５１）のｎ型補償濃度は、素子温度（半導体基体３０の温度）が高くなるほど低くなると推測される。したがって、図９，１０に示す温度特性から、ＳＢＤ部分５１にアルミニウムをコドープすることで、素子温度上昇に応じてＳＢＤ部分５１の低補償濃度化が可能であることが推測される。
【0107】
＜ｐ型不純物のイオン化率のシミュレーション検証＞
ｐ型不純物のイオン化率について検証した。図１１は、ｐ型不純物のイオン化率の温度特性をシミュレーションした結果を示す特性図である。複数のｐ型不純物について、不純物濃度（アクセプタ濃度Ｎａ）を１．４×１０17／ｃｍ3とし、１７５℃（ＭＯＳＦＥＴの定常動作時の素子温度）および５００℃（負荷短絡時の素子温度）のときのイオン化率の温度特性をそれぞれシミュレーションした結果を図１１に示す。
ｐ型不純物のイオン化率について検証した。図１１は、ｐ型不純物のイオン化率の温度特性をシミュレーションした結果を示す特性図である。複数のｐ型不純物について、不純物濃度（アクセプタ濃度Ｎａ）を１．４×１０17／ｃｍ3とし、１７５℃（ＭＯＳＦＥＴの定常動作時の素子温度）および５００℃（負荷短絡時の素子温度）のときのイオン化率の温度特性をそれぞれシミュレーションした結果を図１１に示す。
【0108】
上述したＳＢＤ部分５１にコドープするｐ型不純物としては、ＭＯＳＦＥＴの定常動作時の素子温度よりも負荷短絡時の素子温度でイオン化率が大きくなるｐ型不純物が好ましく、図１１に示す結果から、アルミニウムの他に、アルミニウム以上の深いアクセプタ準位をもつガリウムやボロンを用いることができる知見を得た。
【0109】
以上、説明したように、実施の形態２によれば、ＳＢＤ部分にアルミニウムをコドープすることで、素子温度が高くなる負荷短絡時にＳＢＤ部分のキャリア濃度が低補償濃度化されるため、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、負荷短絡時にＳＢＤ部分のキャリア濃度が低補償濃度化される分を上限として、ＳＢＤ部分のｎ型不純物濃度を高くすることができ、ＳＢＤ部分のｎ型不純物濃度を高くした分だけ特定オン抵抗を高くすることができる。
【0110】
実施の形態１と実施の形態２とは、ＳＢＤ部分のキャリア濃度がＪＦＥＴ上部分に添加されたｎ型不純物の濃度よりも低い点で共通する。また、実施の形態１と実施の形態２とは、ＳＢＤ部分のキャリア濃度の下限はＪＦＥＴ上部分に添加されたｎ型不純物の濃度の１０％以上である点でも共通する。実施の形態１と実施の形態２とは、次の点で異なっている。
【0111】
実施の形態１において、ＳＢＤ部分のキャリア濃度は、そこに添加されたｎ型不純物の濃度と実質的に等しい。その理由は、ｎ型不純物は、ＭＯＳＦＥＴの想定される動作温度範囲でほぼ１００％活性化してキャリア（電子）を放出するからである。すなわち、ＳＢＤ部分のキャリア濃度は、そこに添加されたｎ型不純物の濃度で決定される。したがって、実施の形態１においては、ＪＦＥＴ上部分およびＳＢＤ部分にｎ型不純物のみを実質的に添加することを想定する。実質的にとは、実施の形態の意義を損なわない程度で他の不純物が混入することを許容することを意味する。より具体的な他の不純物の許容される不純物量は、意図して添加した不純物の約１／１００以下、あるいは約１／１０００以下である。
【0112】
一方、実施の形態２においては、ＳＢＤ部分にｎ型不純物およびｐ型不純物の両方を添加する。したがって、ＳＢＤ部分のキャリア濃度は、添加したｎ型不純物の濃度（Ｎｄ）からイオン化率（Ｋ）を乗じたｐ型不純物の濃度（Ｎａ）を減算した濃度（＝Ｎｄ－Ｋ・Ｎａ）で決定される。その理由は、ｎ型不純物がＭＯＳＦＥＴの想定される動作温度範囲でほぼ１００％活性化してキャリア（電子）を放出するのに対して、ｐ型不純物が温度によってイオン化率（Ｋ）が変動し放出するキャリア（正孔）の濃度が変化するからである。したがって、実施の形態２において、ＳＢＤ部分のキャリア濃度は上記補償濃度（＝Ｎｄ－Ｋ・Ｎａ）で決定される。
【0113】
半導体素子中の不純物元素や不純物濃度は、ＳＩＭＳ（二次イオン質量分析法）によって測定することができる。半導体素子の形状によっては、ＡＥＳ（オージェ電子分光法）による測定を補助データとして併用してよい。半導体素子中のキャリア濃度は、前述の方法で測定した不純物濃度を元に、図１１に示したようなドーパント準位の深さと密度から計算されるイオン化率を参照して決定することができる。半導体素子の形状によっては、ｓＭＩＭ（走査型マイクロ波インピーダンス顕微鏡)による測定を補助データとして併用してよい。
【0114】
以上において本開示は、上述した実施の形態に限らず、本開示の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態において、ｎ型電流拡散領域にｎ型不純物（ドナー）として窒素以外のｎ型不純物（例えばリン（Ｐ）等）がドープされていてもよい。
【産業上の利用可能性】
【0115】
以上のように、本開示にかかる炭化珪素半導体装置は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
【符号の説明】
【0116】
１ ｎ+型ドレイン領域
２ ｎ-型ドリフト領域（第１半導体領域）
３ ｎ型電流拡散領域（第４半導体領域）
３ａ ＪＦＥＴ上部分
３ｂ ＪＦＥＴ下部分
４ ｐ型ベース領域（第２半導体領域）
５ ｎ+型ソース領域（第３半導体領域）
６ ｐ++型コンタクト領域
７ トレンチ
７ａ ゲートトレンチ
７ｂ ショットキートレンチ
８ ゲート絶縁膜
９ ゲート電極
１０，５０ 炭化珪素半導体装置
１１ ｐ+型領域
１１ａ 第１高濃度領域（第５半導体領域）
１１ｂ 第２高濃度領域（第６半導体領域）
１２ 層間絶縁膜
１３ オーミック電極
１４ ソース電極
１５ ドレイン電極
１６ ドレイン電極パッド
１７ ショットキー電極
２０，５２ トレンチ型ＳＢＤ
２１，５１ ＳＢＤ部分
３０ 半導体基体
３１ ｎ+型出発基板
３２ ｎ-型炭化珪素層
３３ ｐ型炭化珪素層
Ｗ１ ＳＢＤ部分の幅
Ｗ１１ ゲートトレンチの幅
Ｗ１２ ショットキートレンチの幅
Ｗ２１ 第１高濃度領域の幅
Ｗ２２ 第２高濃度領域の幅
Ｘ 半導体基体のおもて面に平行な第１方向
Ｙ 半導体基体のおもて面に平行な方向でかつ第１方向と直交する第２方向
Ｚ 深さ方向
２ ｎ-型ドリフト領域（第１半導体領域）
３ ｎ型電流拡散領域（第４半導体領域）
３ａ ＪＦＥＴ上部分
３ｂ ＪＦＥＴ下部分
４ ｐ型ベース領域（第２半導体領域）
５ ｎ+型ソース領域（第３半導体領域）
６ ｐ++型コンタクト領域
７ トレンチ
７ａ ゲートトレンチ
７ｂ ショットキートレンチ
８ ゲート絶縁膜
９ ゲート電極
１０，５０ 炭化珪素半導体装置
１１ ｐ+型領域
１１ａ 第１高濃度領域（第５半導体領域）
１１ｂ 第２高濃度領域（第６半導体領域）
１２ 層間絶縁膜
１３ オーミック電極
１４ ソース電極
１５ ドレイン電極
１６ ドレイン電極パッド
１７ ショットキー電極
２０，５２ トレンチ型ＳＢＤ
２１，５１ ＳＢＤ部分
３０ 半導体基体
３１ ｎ+型出発基板
３２ ｎ-型炭化珪素層
３３ ｐ型炭化珪素層
Ｗ１ ＳＢＤ部分の幅
Ｗ１１ ゲートトレンチの幅
Ｗ１２ ショットキートレンチの幅
Ｗ２１ 第１高濃度領域の幅
Ｗ２２ 第２高濃度領域の幅
Ｘ 半導体基体のおもて面に平行な第１方向
Ｙ 半導体基体のおもて面に平行な方向でかつ第１方向と直交する第２方向
Ｚ 深さ方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】