特開 2024-159456 トレンチを有するウエハおよび半導体素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024159456

(43)【公開日】2024-11-08

(54)【発明の名称】トレンチを有するウエハおよび半導体素子の製造方法

(51)【国際特許分類】

   H01L 21/301 20060101AFI20241031BHJP

   H01L 21/3205 20060101ALI20241031BHJP

【ＦＩ】

H01L21/78 L

H01L21/88 S

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023215396

(22)【出願日】2023-12-21

(31)【優先権主張番号】10-2023-0056142

(32)【優先日】2023-04-28

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】310024033

【氏名又は名称】エスケーハイニックス株式会社

【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．

【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ－ｄａｅｒｏ，Ｂｕｂａｌ－ｅｕｂ，Ｉｃｈｅｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｋｏｒｅａ

(74)【代理人】

【識別番号】110000796

【氏名又は名称】弁理士法人三枝国際特許事務所

(72)【発明者】

【氏名】キム ゴン ヒ

(72)【発明者】

【氏名】パク ヒョン ジン

(72)【発明者】

【氏名】イ スン ウォン

【テーマコード（参考）】

5F033

5F063

【Ｆターム（参考）】

5F033HH07

5F033HH08

5F033HH11

5F033HH13

5F033HH19

5F033HH31

5F033JJ01

5F033NN32

5F033QQ09

5F033RR04

5F033RR06

5F033RR29

5F033VV01

5F063AA36

5F063BA13

5F063BA28

5F063DD01

5F063DD25

(57)【要約】      （修正有）

【課題】半導体素子の製造工程において物理的に安定したシンギュレーション工程を提供する。
【解決手段】チップ領域ＣＡ及びスクライブレーンＳＬｘ、ＳＬｙ、ＳＬｃを有するウエハＷを準備し、スクライブレーンＳＬ内のウエハ上にダミー金属パターンを形成し、ダミー金属パターンを取り囲む層間絶縁層を形成し、ダミー金属パターンおよび層間絶縁層上にダミートップ金属パターンを形成し、ダミートップ金属パターンを覆うパッシベーション層を形成し、パッシベーション層上に再配線絶縁層を形成し、再配線絶縁層を垂直に貫通するトレンチを形成し、トレンチに沿って、シンギュレーション工程（切断ブレードＢやレーザビームによりスクライブレーンに沿って半導体素子を分離）を行う。
【選択図】図１

【特許請求の範囲】

【請求項1】

チップ領域および前記チップ領域の間に配置された第１スクライブレーンと、
前記第１スクライブレーン内に配置された第１トレンチパターンとを含み、
前記第１スクライブレーンは、第１方向に延び、および
前記第１トレンチパターンは、前記第１方向に離隔した複数の第１トレンチグループを含むウエハ。

【請求項2】

前記第１トレンチグループは、それぞれ前記第１方向に延びる複数の第１トレンチを含む、請求項１に記載のウエハ。

【請求項3】

前記複数の第１トレンチは、互いに平行なセグメント型である、請求項２に記載のウエハ。

【請求項4】

前記第１トレンチは、第２方向にオフセット配列され、および
前記第１方向と前記第２方向とは、互いに垂直である、請求項１に記載のウエハ。

【請求項5】

前記チップ領域の間に配置された第２スクライブレーンと、
前記第２スクライブレーン内に配置された第２トレンチパターンとをさらに含み、
前記第２スクライブレーンは、第２方向に延び、
前記第１方向と前記第２方向とは、互いに垂直であり、および
前記第２トレンチパターンは、前記第２方向に延びる複数の第２トレンチを含む、請求項１に記載のウエハ。

【請求項6】

前記第２トレンチパターンは、前記第２方向に離隔した複数の第２トレンチグループを含み、および
前記第２トレンチグループは、それぞれ前記複数の第２トレンチを含む、請求項５に記載のウエハ。

【請求項7】

前記第１スクライブレーンと前記第２スクライブレーンとの交差するクロス－インターセクション領域と、
前記クロス－インターセクション領域内に配置されたクロス－インターセクショントレンチパターンとをさらに含む、請求項５に記載のウエハ。

【請求項8】

前記第１スクライブ領域内に前記チップ領域に隣接するように配置されたバリアガードリングパターンと、
前記バリアガードリングパターンと垂直に整列されるように配置されたバリアトレンチとをさらに含む、請求項１に記載のウエハ。

【請求項9】

前記第１スクライブ領域内に前記第１トレンチパターンと垂直に整列されるように配置されたダミー金属パターンと、
前記ダミー金属パターンを取り囲む層間絶縁層と、
前記ダミー金属パターンおよび前記層間絶縁層上に配置されたダミートップ金属パターンと、
前記ダミートップ金属パターンを取り囲むパッシベーション層とをさらに含む、請求項１に記載のウエハ。

【請求項10】

前記ダミートップ金属パターンの間に形成されたエアギャップをさらに含み、および
前記エアギャップは、前記パッシベーション層によって画定される、請求項９に記載のウエハ。

【請求項11】

チップ領域および前記チップ領域の間に配置されたスクライブレーンを含む基板を含み、
前記スクライブレーンは、
前記基板上に配置されたダミー金属パターンと、
前記ダミー金属パターン上に配置されたダミートップ金属パターンと、
前記ダミートップ金属パターン上に配置された再配線絶縁層と、
前記再配線絶縁層を垂直に貫通する複数のトレンチとを含み、
前記トレンチは、前記ダミー金属パターンおよび前記ダミートップ金属パターンと垂直に整列されたウエハ。

【請求項12】

前記ダミートップ金属パターンの間に形成されたエアギャップをさらに含む、請求項１１に記載のウエハ。

【請求項13】

前記ダミー金属パターンを取り囲む層間絶縁層と、
前記ダミートップ金属パターンを取り囲むパッシベーション層とをさらに含み、
前記パッシベーション層は、前記エアギャップを画定する、請求項１２に記載のウエハ。

【請求項14】

前記チップ領域は、それぞれ
前記基板上に配置された金属パターンと、
前記金属パターン上に配置されたトップ金属パターンと、
前記トップ金属パターン上に配置された再配線絶縁層と、
前記再配線絶縁層を垂直に貫通して前記トップ金属パターンの一部の表面を露出する再配線ビアホールと、
前記再配線ビアホールの内壁および前記トップ金属パターンの前記露出した表面上に配置された再配線ビア金属層と、
前記再配線絶縁層上に配置された再配線配線層とを含む、請求項１１に記載のウエハ。

【請求項15】

前記トレンチの内壁上に形成されたキャッピング絶縁層をさらに含む、請求項１１に記載のウエハ。

【請求項16】

チップ領域およびスクライブレーンを有するウエハを準備し、
前記スクライブレーン内の前記ウエハ上にダミー金属パターンを形成し、
前記ダミー金属パターンを取り囲む層間絶縁層を形成し、および
前記ダミー金属パターンおよび前記層間絶縁層上にダミートップ金属パターンを形成し、
前記ダミートップ金属パターンを覆うパッシベーション層を形成し、
前記パッシベーション層上に再配線絶縁層を形成し、
前記再配線絶縁層を垂直に貫通するトレンチを形成し、および
前記トレンチに沿ってシンギュレーション工程を行うことを含む半導体素子の製造方法。

【請求項17】

前記ダミートップ金属パターンの間にエアギャップを形成することをさらに含む、請求項１６に記載の半導体素子の製造方法。

【請求項18】

前記チップ領域内の前記ウエハ上に前記層間絶縁層で取り囲まれた金属パターンを形成し、
前記パッシベーション層で取り囲まれたトップ金属パターンを形成し、
前記再配線絶縁層を垂直に貫通して前記トップ金属パターンの一部の表面を露出する再配線ビアホールを形成し、および
前記再配線ビアホールの内壁および前記トップ金属パターンの前記露出した表面上に再配線ビア金属層をコンフォーマルに形成することをさらに含む、請求項１６に記載の半導体素子の製造方法。

【請求項19】

前記トレンチの内壁上にキャッピング絶縁層を形成することをさらに含む、請求項１６に記載の半導体素子の製造方法。

【請求項20】

前記スクライブレーン内に前記チップ領域に隣接するようにバリアガードリングパターンおよび前記バリアガードリングパターンと垂直に整列されたバリアトレンチを形成することをさらに含み、および前記バリアガードリングパターンは、前記ダミー金属パターンおよび前記ダミートップ金属パターンと同一の構造を有する、請求項１６に記載の半導体素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、トレンチを有するウエハおよび半導体素子を製造する方法に関する。

【背景技術】

【0002】

ウエハをシンギュレーションして複数の半導体素子を製造する技術が使用される。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本開示の実施例が解決しようとする課題は、半導体素子の製造工程で物理的に安定したシンギュレーション工程を提供することである。

【課題を解決するための手段】

【0004】

上記の課題を解決するための、本開示の一実施例によるウエハは、チップ領域および前記チップ領域の間に配置された第１スクライブレーンと、前記第１スクライブレーン内に配置された第１トレンチパターンとを含むことができる。前記第１スクライブレーンは、第１方向に延びることができる。前記第１トレンチパターンは、前記第１方向に延びる複数の第１トレンチを含むことができる。

【0005】

上記の課題を解決するための、本開示の一実施例によるウエハは、チップ領域および前記チップ領域の間に配置されたスクライブレーンを含む基板を含むことができる。前記スクライブレーンは、前記基板上に配置されたダミー金属パターンと、前記ダミー金属パターン上に配置されたダミートップ金属パターンと、前記ダミートップ金属パターン上に配置された再配線絶縁層と、前記再配線絶縁層を垂直に貫通する複数のトレンチとを含むことができる。前記トレンチは、前記ダミー金属パターンおよび前記ダミートップ金属パターンと垂直に整列される。

【0006】

上記の課題を解決するための、本開示の一実施例による半導体素子の製造方法は、チップ領域およびスクライブレーンを有するウエハを準備し、前記スクライブレーン内の前記ウエハ上にダミー金属パターンを形成し、前記ダミー金属パターンを取り囲む層間絶縁層を形成し、および前記ダミー金属パターンおよび前記層間絶縁層上にダミートップ金属パターンを形成し、前記ダミートップ金属パターンを覆うパッシベーション層を形成し、前記パッシベーション層上に再配線絶縁層を形成し、前記再配線絶縁層を垂直に貫通するトレンチを形成し、および前記トレンチに沿ってシンギュレーション工程を行うことを含むことができる。

【発明の効果】

【0007】

本開示の実施例によれば、半導体素子が形成されたウエハは、スクライブレーン内に形成されたトレンチを含むことができる。トレンチを用いてシンギュレーション工程が物理的に安定するように行われる。また、追加的なフォトマスクおよびフォトリソグラフィ工程を行わず、既存の工程を用いてトレンチを形成することができる。

【図面の簡単な説明】

【0008】

【図1】本開示の一実施例によるウエハを概略的に示す上面図である。

【図2A】図１のＡ領域を拡大した図である。

【図2B】図１のＡ領域を拡大した図である。

【図2C】図１のＡ領域を拡大した図である。

【図3A】図１のＢ領域を拡大した図である。

【図3B】図１のＢ領域を拡大した図である。

【図3C】図１のＢ領域を拡大した図である。

【図3D】図１のＢ領域を拡大した図である。

【図3E】図１のＢ領域を拡大した図である。

【図4A】本開示の実施例による半導体素子製造用ウエハを概略的に示すために、図１のＩ－Ｉ’線に沿った縦断面図である。

【図4B】本開示の実施例による半導体素子製造用ウエハを概略的に示すために、図１のＩ－Ｉ’線に沿った縦断面図である。

【図5】本開示の実施例によるトレンチを詳細に示す拡大図である。

【図6】本開示の実施例によるトレンチの側壁の傾斜角による形状を詳細に示す拡大図である。

【図7A】本開示の一実施例によるトレンチを形成し、シンギュレーション工程を行って半導体素子を製造することを示す図である。

【図7B】本開示の一実施例によるトレンチを形成し、シンギュレーション工程を行って半導体素子を製造することを示す図である。

【図7C】本開示の一実施例によるトレンチを形成し、シンギュレーション工程を行って半導体素子を製造することを示す図である。

【図7D】本開示の一実施例によるトレンチを形成し、シンギュレーション工程を行って半導体素子を製造することを示す図である。

【図7E】本開示の一実施例によるトレンチを形成し、シンギュレーション工程を行って半導体素子を製造することを示す図である。

【発明を実施するための形態】

【0009】

以下、添付した図面を参照して、多様な実施例が詳細に説明される。図面は必ずしも一定の割合で示されたものとは限らず、いくつかの例において、実施例の特徴を明確に示すために図面に示された構造物の少なくとも一部の比例は誇張されてもよい。図面または詳細な説明に２以上の層を有する多層構造物が開示された場合、図示のような層の相対的な位置関係や配列順序は特定の実施例を反映するだけであって、本発明がこれに限定されるわけではなく、層の相対的な位置関係や配列順序は異なっていてもよい。また、多層構造物の図面または詳細な説明は特定の多層構造物に存在するすべての層を反映しなくてもよい（例えば、図示の２層の間に１つ以上の追加の層が存在してもよい）。例えば、図面または詳細な説明の多層構造物において第１層が第２層上にあるか、または基板上にある場合、第１層が第２層上に直接形成されるか、または基板上に直接形成されてもよいことを示すだけでなく、１つ以上の他の層が第１層と第２層との間、または第１層と基板との間に存在する場合も示すことができる。

【0010】

図１は、本開示の一実施例によるウエハＷを概略的に示す上面図（ｔｏｐ ｖｉｅｗ）である。図１を参照すれば、本開示の一実施例によるウエハＷは、チップ領域ＣＡおよびスクライブレーンＳＬを含むことができる。チップ領域ＣＡは、マトリクス状に配列される。スクライブレーンＳＬは、チップ領域ＣＡの間に格子（ｌａｔｔｉｃｅ）状に配置される。スクライブレーンＳＬは、ロウ方向ｘに延びるロウスクライブレーンＳＬｘと、カラム方向ｙに延びるカラムスクライブレーンＳＬｙと、ロウスクライブレーンＳＬｘとカラムスクライブレーンＳＬｙとの交差するクロス－インターセクション領域ＳＬｃとを含むことができる。スクライブレーンＳＬ内にトレンチパターンＴｐが配置される。ロウ方向ｘとカラム方向ｙとは、互いに垂直に交差することができる。

【0011】

図２Ａ～図２Ｃは、図１のＡ領域を拡大した図であり、図３Ａ～図３Ｅは、図１のＢ領域を拡大した図である。図２Ａを参照すれば、本開示の一実施例によるトレンチパターンＴｐ１は、複数のトレンチグループＴｇ１を含むことができる。複数のトレンチグループＴｇ１は、それぞれロウ方向ｘおよびカラム方向ｙに沿って互いに離隔するように配置される。各トレンチグループＴｇ１は、複数の平行なセグメント型トレンチＴｓ１を含むことができる。例えば、ロウスクライブレーンＳＬｘ内に配置されたトレンチグループＴｇ１は、ロウ方向ｘに延長および離隔するように配置された複数のセグメント型トレンチＴｓ１を含むことができ、カラムスクライブレーンＳＬｙ内に配置されたトレンチグループＴｇ１は、カラム方向ｙに延長および離隔するように配置された複数のセグメント型トレンチＴｓ１を含むことができる。図面において、１つのトレンチグループＴｇ１が５個のセグメント型トレンチＴｓ１を含むと仮定して示されたが、本開示の技術的思想はこれに限定されない。多様な実施例において、トレンチグループＴｇ１は、少なくとも１つ以上のセグメント型トレンチＴｓ１を含むことができる。

【0012】

図２Ｂを参照すれば、本開示の一実施例によるトレンチパターンＴｐ２は、複数のトレンチグループＴｇ２を含むことができ、各トレンチグループＴｇ２は、オフセット配列された複数のセグメント型トレンチＴｓ２を含むことができる。複数のトレンチグループＴｇ２は、それぞれロウ方向ｘおよびカラム方向ｙに沿って互いに離隔するように配置される。例えば、トレンチＴｓ２は、ロウ方向ｘに延び、カラム方向ｙにオフセット配列されるか、カラム方向ｙに延び、ロウ方向ｘにオフセット配列される。

【0013】

図２Ｃを参照すれば、本開示の一実施例によるトレンチパターンＴｐ３は、オフセット配列された複数のセグメント型トレンチＴｓ３を含むことができる。各トレンチＴｓ３は、ロウ方向ｘおよびカラム方向ｙに延びることができ、互いに離隔可能である。

【0014】

図１および図３Ａ～図３Ｅを参照すれば、本開示の一実施例によるウエハは、クロス－インターセクション領域ＳＬｃ内に配置された多様なクロス－インターセクショントレンチＴｃ１を含むことができる。図１を参照すれば、クロス－インターセクション領域ＳＬｃ内にトレンチパターンＴｐ１－Ｔｐ３は形成されない。図３Ａ～図３Ｅを参照すれば、クロス－インターセクション領域ＳＬｃ内にクロス－インターセクショントレンチパターンＴｃ１－Ｔｃ５が配置される。

【0015】

図３Ａを参照すれば、クロス－インターセクショントレンチパターンＴｃ１は、多角形（ｐｏｌｙｇｏｎ）状を有することができる。例えば、クロス－インターセクショントレンチパターンＴｃ１は、四角形（ｒｅｃｔａｎｇｕｌａｒ）状を有することができる。一実施例において、クロス－インターセクショントレンチパターンＴｃ１は、円形または点（ｄｏｔ）状を有することができる。

【0016】

図３Ｂを参照すれば、クロス－インターセクショントレンチパターンＴｃ２は、格子（ｌａｔｔｉｃｅ）状を有することができる。例えば、ロウ方向ｘに延びるライン形状のロウトレンチと、カラム方向ｙに延びるライン形状のカラムトレンチとが格子状に交差することができる。

【0017】

図３Ｃを参照すれば、クロス－インターセクショントレンチパターンＴｃ３は、十字（ｃｒｏｓｓ）形状を有することができる。例えば、セグメント形状のロウトレンチと、セグメント形状のカラムトレンチとがそれぞれ交差することができる。

【0018】

図３Ｄを参照すれば、クロス－インターセクショントレンチパターンＴｃ４は、ライン型トレンチとセグメント型トレンチとの組み合わせを含むことができる。セグメント型トレンチは、四角形またはドット型トレンチに代替されてもよい。ロウ方向ｘとカラム方向ｙとは、互いに逆転可能である。

【0019】

図３Ｅを参照すれば、クロス－インターセクショントレンチパターンＴｃ５は、互いに交差しないセグメント型トレンチを含むことができる。

【0020】

図３Ａ～図３Ｅに示された多様な実施例によるクロス－インターセクショントレンチパターンＴｃ１－Ｔｃ５の技術的思想は多様に組み合わされる。

【0021】

図４Ａおよび図４Ｂは、本開示の実施例による半導体素子製造用ウエハＷ１、Ｗ２を概略的に示すために、図１のＩ－Ｉ’線に沿った縦断面図である。図４Ａおよび図４Ｂを参照すれば、本開示の一実施例による半導体素子製造用ウエハＷ１、Ｗ２は、チップ領域ＣＡの間のスクライブレーンＳＬｘ、ＳＬｙを含むことができる。

【0022】

チップ領域ＣＡは、基板１０上に配置された金属パターン２０およびトップ金属パターン２０Ｔ、層間絶縁層３０、パッシベーション層４１、４２、再配線絶縁層５１、および再配線配線層５２、並びに再配線ビア構造５５を含むことができる。

【0023】

スクライブレーンＳＬｘ、ＳＬｙは、基板１０上に配置されたダミー金属パターン２０Ｄおよびダミートップ金属パターン２０ＤＴ、層間絶縁層３０、パッシベーション層４１、４２、再配線絶縁層５１、エアギャップＧ、およびトレンチＴを含むことができる。

【0024】

チップ領域ＣＡ内の金属パターン２０は、多層の金属配線および金属ビアを含むことができる。金属パターン２０は、半導体素子の動作のための伝導性回路構成要素の一部であってもよい。

【0025】

金属パターン２０は、ガードリングパターン２５をさらに含むことができる。ガードリングパターン２５は、水平方向に延びる複数のガードリング配線および垂直方向に延びる複数のガードリングビアを含むことができる。ガードリングパターン２５は、スクライブレーンＳＬｘ、ＳＬｙから発生したクラックがチップ領域ＣＡに伝播することをブロッキングすることができる。

【0026】

トップ金属パターン２０Ｔは、金属パターン２０上に配置された配線パターンまたはパッドパターンを含むことができる。層間絶縁層３０は、金属パターン２０を取り囲むことができる。層間絶縁層３０は、多層のシリコン酸化物系絶縁層およびシリコン窒化物系絶縁層を含むことができる。

【0027】

パッシベーション層４１、４２は、下部パッシベーション層４１および上部パッシベーション層４２を含むことができる。下部パッシベーション層４１は、トップ金属パターン２０Ｔを取り囲んで覆うことができる。下部パッシベーション層４１は、エアギャップＧを画定できるように低いコンフォーマリティを有する酸化物を含むことができる。例えば、下部パッシベーション層４１は、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化物を含むことができる。上部パッシベーション層４２は、下部パッシベーション層４１上に配置されて、下部パッシベーション層４１とエッチング選択比を有することができる。上部パッシベーション層４２は、下部パッシベーション層４１より硬くて（ｓｏｌｉｄ）緻密な（ｄｅｎｓｅ）絶縁物を含むことができる。例えば、上部パッシベーション層４２は、シリコン窒化物系絶縁物を含むことができる。上部パッシベーション層４２は、下部パッシベーション層４１より硬くて緻密なので、クラックが発生する可能性が高い。したがって、クラックの発生を防止するために、上部パッシベーション層４２は、下部パッシベーション層４１より薄く形成される。

【0028】

再配線絶縁層５１は、上部パッシベーション層４２上に形成される。再配線絶縁層５１は、上部パッシベーション層４２より低い誘電率を有することができる。再配線絶縁層５１は、トップ金属パターン２０Ｔと再配線配線層５２との間の寄生キャパシタンスを低減するために厚く形成される。例えば、再配線絶縁層５１は、下部パッシベーション層４１より厚く形成される。

【0029】

再配線配線層５２は、アルミニウム（Ａｌ）、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、ハンダ（ＳｎＡｇ）のような伝導性金属を含むことができる。特に、再配線配線層５２は、優れた金属接合性、安定した電気的特性および熱伝導性、柔軟性などを満たすアルミニウム（Ａｌ）を含むことができる。再配線配線層５２は、再配線ビア構造５５を介してトップ金属パターン２０Ｔの一部と電気的に連結可能である。

【0030】

再配線ビア構造５５は、再配線ビアホール５５Ｈおよび再配線ビア金属層５５Ｌを含むことができる。再配線ビアホール５５Ｈは、再配線絶縁層５１および上部パッシベーション層４２を垂直に貫通し、下部パッシベーション層４１を部分的に貫通してトップ金属パターン２０Ｔの上面を露出させることができる。再配線ビア金属層５５Ｌは、再配線ビアホール５５Ｈの内壁および露出したトップ金属パターン２０Ｔの上面上にコンフォーマルに形成される。再配線配線層５２と再配線ビア金属層５５Ｌとは、同一の金属を含むことで一体型に形成される。

【0031】

スクライブレーンＳＬｘ、ＳＬｙ内のダミー金属パターン２０Ｄおよびダミートップ金属パターン２０ＤＴは、多層のダミー金属配線およびダミー金属ビアを含むことができる。ダミー金属パターン２０Ｄは、工程モニタリングパターンまたはテストパターンを含むことができる。

【0032】

ダミートップ金属パターン２０の間にエアギャップＧが形成される。エアギャップＧは、ダミートップ金属パターン２０の間に形成されるように、下部パッシベーション層４１によって画定される。エアギャップＧは、ソーイング工程またはダイシング工程で切断経路（ソーイング経路（ｐａｔｈ）またはダイシング経路）を提供することができる。エアギャップＧは、コンフォーマリティが低い絶縁層形成工程により形成される。例えば、ＨＤＰ酸化物を含む下部パッシベーション層４１を形成する工程を用いて形成される。

【0033】

トレンチＴは、再配線絶縁層５１を垂直に貫通するように形成される。トレンチＴは、ダミー金属パターン２０Ｄおよびダミートップ金属パターン２０ＤＴと垂直に整列されるように配置される。トレンチＴは、再配線ビアホール５５Ｈより狭い水平幅を有するように形成される。トレンチＴは、再配線ビアホール５５Ｈを形成する工程を用いて形成される。すなわち、トレンチＴは、再配線ビアホール５５Ｈと同時に形成される。トレンチＴの水平幅が再配線ビアホール５５Ｈより十分に狭いので、スクライブレーンＳＬｘ、ＳＬｙ内の再配線絶縁層５１のエッチング率が、チップ領域ＣＡ内の再配線絶縁層５１のエッチング率より低い。したがって、再配線ビアホール５５Ｈがトップ金属パターン２０Ｔの上面を露出する時、トレンチＴの底面は、再配線絶縁層５１の内部または上部パッシベーション層４２を露出させることができる。一実施例において、トレンチＴの底面は、下部パッシベーション層４１の内部に位置してもよい。他の実施例において、トレンチＴの底面は、ダミートップ金属パターン２０ＤＴの上面を露出させることができる。さらに他の実施例において、トレンチＴの底面は、エアギャップＧと空間的に連結可能である。本開示の技術的思想によれば、追加的なフォトマスクおよびフォトリソグラフィ工程なしに、既存の工程を用いてトレンチＴが形成可能である。すなわち、既存のフォトマスクを改善して既存の工程を行うことにより、本開示の実施例によるトレンチＴが形成できる。

【0034】

トレンチＴは、ソーイング工程またはダイシング工程において切断経路（ソーイング経路またはダイシング経路）を提供することができる。したがって、低いエネルギーを用いてクラックの発生が低い安定したシンギュレーション工程が行われる。

【0035】

図４Ｂをさらに参照すれば、本開示の一実施例による半導体素子製造用ウエハＷ２は、図４Ａに図示および説明されたウエハＷ１と比較して、スクライブレーンＳＬｘ、ＳＬｙ内にチップ領域ＣＡに隣接するように配置されたバリアガードリングパターン２５ＢおよびバリアトレンチＴＢをさらに含むことができる。

【0036】

バリアガードリングパターン２５ＢおよびバリアトレンチＴＢは、スクライブレーンＳＬｘ、ＳＬｙの中央から発生したクラックを吸収することができる。すなわち、バリアガードリングパターン２５ＢおよびバリアトレンチＴＢは、スクライブレーンＳＬｘ、ＳＬｙの中央から発生したクラックがチップ領域ＣＡに伝播することをブロッキングおよび遮断することができる。

【0037】

他の実施例において、チップ領域ＣＡ内にガードリングパターン２５Ｂが省略可能である。ソーイング工程またはダイシング工程は、スクライブレーンＳＬｘ、ＳＬｙの中央領域で行われる。すなわち、ソーイング工程またはダイシング工程は、ダミー金属パターン２０Ｄ、ダミートップ金属パターン２０ＤＴ、およびトレンチＴが形成された領域で行われる。

【0038】

バリアガードリングパターン２５ＢおよびバリアトレンチＴＢは、スクライブレーンＳＬｘ、ＳＬｙの外郭領域、すなわちチップ領域ＣＡに隣接した位置に配置されて、スクライブレーンＳＬｘ、ＳＬｙの中央領域から発生するクラックをブロッキングおよび遮断することができる。

【0039】

図５は、本開示の実施例によるトレンチＴ１－Ｔ４を詳細に示す拡大図である。図５を参照すれば、トレンチＴ１－Ｔ４は、多様な深さｄ１－ｄ４を有することができる。トレンチＴ１－Ｔ４の深さｄ１－ｄ４は、シンギュレーション工程のエネルギーによって決定される。例えば、シンギュレーション工程のエネルギーが高い場合、相対的に低い深さｄ１を有する第１トレンチＴ１が形成され、シンギュレーション工程のエネルギーが低い場合、相対的に深い深さｄ３を有する第３トレンチＴ３が形成される。通常の工程において、中間の深さｄ２を有する第２トレンチＴ２が形成される。第１トレンチＴ１の底面は、再配線絶縁層５１内に位置してもよい。第２トレンチＴ２の底面は、上部パッシベーション層４２を露出させることができる。例えば、第２トレンチＴ２の底面は、上部パッシベーション層４２内に位置してもよい。第３トレンチＴ３の底面は、下部パッシベーション層４１内に位置してもよい。他の実施例において、エアギャップＧに連結された第４トレンチＴ４が形成される。本開示の技術的思想によれば、シンギュレーションエネルギーとトレンチＴ１－Ｔ４の深さｄ１－ｄ４は多様に選択および組み合わされる。半導体素子を製造する工程において、シンギュレーション工程が低いエネルギーを用いて安定して行われる。

【0040】

図６は、本開示の実施例によるトレンチＴａ－Ｔｄの側壁の傾斜角による形状を詳細に示す拡大図である。図６を参照すれば、各トレンチＴａ－Ｔｄは、多様な側壁の傾斜角を有することができる。側壁の傾斜角が小さいほど内部側壁上にキャッピング絶縁層６０が厚く形成される。キャッピング絶縁層６０は、湿気が侵入することをブロッキングすることができる。したがって、適切な厚さのキャッピング絶縁層６０が形成されるように、トレンチＴの側壁傾斜度が調整および設定可能である。キャッピング絶縁層６０は、シリコン窒化物系の無機絶縁物を含むことができる。図６に示されたトレンチＴａ－Ｔｄの形状は、本開示の技術的思想を理解しやすいように誇張された。

【0041】

図７Ａ～図７Ｅは、本開示の一実施例によるトレンチＴを形成し、シンギュレーション工程を行って半導体素子１００を製造することを示す図である。

【0042】

図７Ａを参照すれば、前記方法は、チップ領域ＣＡおよびスクライブレーンＳＬｘ、ＳＬｙを有する基板１０を準備することを含むことができる。基板１０は、ウエハ状態であってもよい。

【0043】

前記方法は、基板１０、すなわちウエハ上に金属パターン２０、ダミー金属パターン２０Ｄを形成することをさらに含むことができる。金属パターン２０は、チップ領域ＣＡ内に形成され、ダミー金属パターン２０Ｄは、スクライブレーンＳＬｘ、ＳＬｙ内に形成される。

【0044】

前記方法は、金属パターン２０およびダミー金属パターン２０Ｄを取り囲む層間絶縁層３０を形成することをさらに含むことができる。金属パターン２０、ダミー金属パターン２０Ｄ、および層間絶縁層３０は、それぞれ多層の物質層を含むことができる。したがって、金属パターン２０、ダミー金属パターン２０Ｄ、および層間絶縁層３０を形成するための工程は、それぞれ繰り返し行われる。

【0045】

前記方法は、チップ領域ＣＡ内の層間絶縁層３０上にトップ金属パターン２０Ｔを形成し、スクライブレーンＳＬｘ、ＳＬｙ内の層間絶縁層３０上にダミートップ金属パターン２０ＤＴを形成することをさらに含むことができる。

【0046】

図７Ｂを参照すれば、前記方法は、チップ領域ＣＡおよびスクライブレーンＳＬｘ、ＳＬｙ内で、トップ金属パターン２０Ｔおよびダミートップ金属パターン２０ＤＴを覆う下部パッシベーション層４１を形成し、下部パッシベーション層４１上に上部パッシベーション層４２を形成し、および上部パッシベーション層４２上に再配線絶縁層５１を形成することをさらに含むことができる。下部パッシベーション層４１は、ＨＤＰ（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ）酸化物形成工程を行って形成される。下部パッシベーション層４１は、ダミートップ金属パターン２０ＤＴの間の空間を完全に満たさないように低いコンフォーマリティを有することができる。したがって、下部パッシベーション層４１は、スクライブレーンＳＬｘ、ＳＬｙ内のダミートップ金属パターン２０ＤＴの間にエアギャップＧを画定することができる。他の実施例において、チップ領域ＣＡ内のトップ金属パターン２０Ｔの間にもエアギャップＧが形成される。

【0047】

図７Ｃを参照すれば、前記方法は、再配線ビアホール５５ＨおよびトレンチＴを形成することをさらに含むことができる。例えば、チップ領域ＣＡ内で再配線絶縁層５１を貫通してトップ金属パターン２０Ｔの一部の上面を露出させる再配線ビアホール５５Ｈを形成し、スクライブレーンＳＬｘ、ＳＬｙ内で再配線絶縁層５１を垂直に貫通するトレンチＴを形成することをさらに含むことができる。図５をさらに参照して、トレンチＴの底面は、再配線絶縁層５１の内部、上部パッシベーション層４２の内部、または下部パッシベーション層４１の内部に位置してもよい。他の実施例において、トレンチＴの底は、エアギャップＧと空間的に連結可能である。再配線ビアホール５５ＨとトレンチＴは、同一の工程により同時に形成される。

【0048】

図７Ｄを参照すれば、前記方法は、チップ領域ＣＡ内の再配線ビアホール５５Ｈの内壁および底面上に再配線ビア金属層５５Ｌおよび再配線絶縁層５１上に再配線配線層５２を形成することをさらに含むことができる。再配線ビア金属層５５Ｌは、再配線ビアホール５５Ｈの内壁および再配線ビアホール５５Ｈ内に露出したトップ金属パターン２０Ｔの表面上にコンフォーマルに形成される。再配線ビアホール５５Ｈおよび再配線ビア金属層５５Ｌを含む再配線ビア構造５５が形成される。再配線配線層５２は、スクライブレーンＳＬｘ、ＳＬｙ内にも形成される。スクライブレーンＳＬｘ、ＳＬｙ内で、再配線配線層５２は、残存してもよく、除去されてもよい。図面において、スクライブレーンＳＬｘ、ＳＬｙ内で再配線配線層５２が除去された。

【0049】

一実施例において、前記方法は、全面的にキャッピング絶縁層（図６の６０）を形成することをさらに含むことができる。キャッピング絶縁層６０は、シリコン窒化物系絶縁物を含むことができる。

【0050】

図７Ｅを参照すれば、前記方法は、シンギュレーション工程を行ってスクライブレーンＳＬｘ、ＳＬｙに沿って半導体素子１００を分離することをさらに含むことができる。切断ブレードＢがスクライブレーンＳＬに沿って半導体素子１００を分離することができる。切断ブレードＢは、ソーイングブレードであってもよい。他の実施例において、切断ブレードＢは、レーザビームに代替されてもよい。

【0051】

本発明の技術思想は上記の好ましい実施例により具体的に記録されたが、上記の実施例はその説明のためのものであり、それを制限するためではないことに注意しなければならない。また、本発明の技術分野における通常の専門家であれば本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができる。

【符号の説明】

【0052】

Ｗ、Ｗ１、Ｗ２：ウエハ
ＣＡ：チップ領域
ＳＬ：スクライブレーン
ＳＬｘ：ロウスクライブレーン
ＳＬｙ：カラムスクライブレーン
ＳＬｃ：クロス－インターセクション領域
Ｔｐ：トレンチパターン
Ｔｓ１－Ｔｄｓ３：セグメント型トレンチ
Ｔｃ１－Ｔｃ５：クロス－インターセクショントレンチ
Ｔ：トレンチ
ＴＢ：バリアトレンチ
１０：基板
２０：金属パターン
２０Ｄ：ダミー金属パターン
２０Ｔ：トップ金属パターン
２０ＤＴ：ダミートップ金属パターン
２５：ガードリングパターン
２５Ｂ：バリアガードリングパターン
３０：層間絶縁層
４１：下部パッシベーション層
４２：上部パッシベーション層
Ｇ：エアギャップ
５１：再配線絶縁層
５２：再配線配線層
５５：再配線ビア構造
５５Ｈ：再配線ビアホール
５５Ｌ：再配線ビア金属層
６０：キャッピング絶縁層

【図1】

【図2A】

【図2B】

【図2C】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図4A】

【図4B】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図7D】

【図7E】