知財求人 - 知財ポータルサイト「IP Force」
特開2024-15962イメージセンサの性能を向上させる複数の部品を有する分離構造
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024015962
(43)【公開日】2024-02-06
(54)【発明の名称】イメージセンサの性能を向上させる複数の部品を有する分離構造
(51)【国際特許分類】
H01L 27/146 20060101AFI20240130BHJP
【ＦＩ】
H01L27/146 A
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023080485
(22)【出願日】2023-05-16
(31)【優先権主張番号】63/391,902
(32)【優先日】2022-07-25
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】63/417,351
(32)【優先日】2022-10-19
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】18/150,247
(32)【優先日】2023-01-05
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】500262038
【氏名又は名称】台湾積體電路製造股▲ふん▼有限公司
【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．
【住所又は居所原語表記】Ｎｏ．８， Ｌｉ－Ｈｓｉｎ Ｒｄ．６， Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ， Ｈｓｉｎｃｈｕ， ＴＡＩＷＡＮ
(74)【代理人】
【識別番号】100147485
【弁理士】
【氏名又は名称】杉村 憲司
(74)【代理人】
【識別番号】230118913
【弁護士】
【氏名又は名称】杉村 光嗣
(74)【代理人】
【識別番号】100164448
【弁理士】
【氏名又は名称】山口 雄輔
(72)【発明者】
【氏名】許 文義
(72)【発明者】
【氏名】郭 文昌
(72)【発明者】
【氏名】楊 敦年
(72)【発明者】
【氏名】洪 豐基
(72)【発明者】
【氏名】陳 信宏
(72)【発明者】
【氏名】劉 人誠
【テーマコード（参考）】
4M118
【Ｆターム（参考）】
4M118AA06
4M118AB01
4M118BA14
4M118CA03
4M118CA22
4M118CB01
4M118DD04
4M118EA14
4M118FA27
4M118GC07
4M118GD04
4M118HA25
4M118HA33
(57)【要約】
【目的】基板内に配置された複数の光検出器を含むイメージセンサを提供する。
【解決手段】光検出器は、それぞれ複数の画素領域内に配置される。フローティング拡散ノードは、複数の画素領域の中間領域において基板の前面に沿って配置される。複数のウェル領域は、複数の画素領域の角部において基板内に配置される。分離構造は、基板の裏面に延伸する。分離構造は、隣接する画素領域の間に配置された複数の長尺状分離部品と、フローティング拡散ノードに合わせて配置された中間分離部品と、複数のウェル領域に合わせて配置された複数の周辺分離部品と、を含む。長尺状分離部品は、第１高さを有し、中間および周辺分離部品は、第１高さよりも低い第２高さを有する。
【選択図】図１９Ｂ
【解決手段】光検出器は、それぞれ複数の画素領域内に配置される。フローティング拡散ノードは、複数の画素領域の中間領域において基板の前面に沿って配置される。複数のウェル領域は、複数の画素領域の角部において基板内に配置される。分離構造は、基板の裏面に延伸する。分離構造は、隣接する画素領域の間に配置された複数の長尺状分離部品と、フローティング拡散ノードに合わせて配置された中間分離部品と、複数のウェル領域に合わせて配置された複数の周辺分離部品と、を含む。長尺状分離部品は、第１高さを有し、中間および周辺分離部品は、第１高さよりも低い第２高さを有する。
【選択図】図１９Ｂ
【特許請求の範囲】
【請求項1】
基板内に配置され、それぞれが複数の画素領域内に配置された複数の光検出器と、
前記複数の画素領域の中間領域において前記基板の前面に沿って配置されたフローティング拡散ノードと、
前記複数の画素領域の角部において前記基板内に配置された複数のウェル領域と、
前記基板の裏面に延伸する分離構造と、
を含み、前記分離構造が、隣接する画素領域の間に配置された複数の長尺状分離部品と、フローティング拡散ノードに合わせて配置された中間分離部品と、前記複数のウェル領域に合わせて配置された複数の周辺分離部品と、を含み、前記長尺状分離部品が、第１高さを有し、前記中間および周辺分離部品が、前記第１高さよりも低い第２高さを有するイメージセンサ。
前記複数の画素領域の中間領域において前記基板の前面に沿って配置されたフローティング拡散ノードと、
前記複数の画素領域の角部において前記基板内に配置された複数のウェル領域と、
前記基板の裏面に延伸する分離構造と、
を含み、前記分離構造が、隣接する画素領域の間に配置された複数の長尺状分離部品と、フローティング拡散ノードに合わせて配置された中間分離部品と、前記複数のウェル領域に合わせて配置された複数の周辺分離部品と、を含み、前記長尺状分離部品が、第１高さを有し、前記中間および周辺分離部品が、前記第１高さよりも低い第２高さを有するイメージセンサ。
【請求項2】
前記ウェル領域が、前記複数の光検出器のうちの対応する光検出器によって前記フローティング拡散ノードからそれぞれ分離された請求項１に記載のイメージセンサ。
【請求項3】
前記ウェル領域を直接覆い、且つ電気的に結合された複数の導電性グラウンドビアをさらに含む請求項１に記載のイメージセンサ。
【請求項4】
前記分離構造、前記フローティング拡散ノード、および前記複数のウェル領域が、少なくとも４回の回転対称性を有する請求項１に記載のイメージセンサ。
【請求項5】
上面図から見ると、前記中間分離部品および前記周辺分離部品が、それぞれ十字形を有し、断面図から見ると、前記中間分離部品および前記周辺分離部品が、それぞれ矩形を有する請求項１に記載のイメージセンサ。
【請求項6】
前記ウェル領域が、第１ドーピング型を有し、前記光検出器が、第２ドーピング型を有し、前記フローティング拡散ノードが、前記第２ドーピング型を有し、前記第１ドーピング型が、前記第２ドーピング型とは反対であり、前記フローティング拡散ノードおよび前記ウェル領域のドーピング濃度が、前記光検出器のドーピング濃度よりも高い請求項１に記載のイメージセンサ。
【請求項7】
前記画素領域を覆う複数のゲート構造をさらに含み、
前記フローティング拡散ノードと前記複数のウェル領域のうち最も近いウェル領域の間の最小距離が、前記複数のゲート構造における個々のゲート構造の幅よりも大きい請求項１に記載のイメージセンサ。
前記フローティング拡散ノードと前記複数のウェル領域のうち最も近いウェル領域の間の最小距離が、前記複数のゲート構造における個々のゲート構造の幅よりも大きい請求項１に記載のイメージセンサ。
【請求項8】
前記複数のゲート構造が、それぞれ前記前面に配置されたゲート本体と、前記前面に延伸するゲート突起と、を含み、前記ゲート突起が、前記フローティング拡散ノードと前記複数のウェル領域の間に直接横方向に配置された請求項７に記載のイメージセンサ。
【請求項9】
前記基板の前記前面と前記中間分離部品の間の距離が、前記フローティング拡散ノードの高さよりも大きい請求項１に記載のイメージセンサ。
【請求項10】
前記中間分離部品の幅および長さが、前記複数の周辺分離部品における個々の周辺分離部品の幅および長さよりも大きい請求項１に記載のイメージセンサ。
【請求項11】
基板内に配置された複数の画素領域と、
前記基板の前面に配置され、それぞれが前記複数の画素領域内に配置された複数の転送ゲート構造と、
前記複数の画素領域の交差部分において前記基板内に配置されたフローティング拡散ノードと、
基板内に配置され、それぞれが前記フローティング拡散ノードの対応する辺縁の対角線上に配置された複数のウェル領域と、
前記基板の裏面に延伸し、且つ前記複数の画素領域の間に横方向に延伸する分離構造と、
を含み、前記分離構造が、前記フローティング拡散ノードと配置された中間分離部品と、前記ウェル領域と配置された複数の周辺分離部品と、前記中間分離部品と前記周辺分離部品の間に横方向に延伸する複数の長尺分離部品と、を含み、前記長尺分離部品の第１深さが、前記中間および周辺分離部品の第２深さよりも深いイメージセンサ。
前記基板の前面に配置され、それぞれが前記複数の画素領域内に配置された複数の転送ゲート構造と、
前記複数の画素領域の交差部分において前記基板内に配置されたフローティング拡散ノードと、
基板内に配置され、それぞれが前記フローティング拡散ノードの対応する辺縁の対角線上に配置された複数のウェル領域と、
前記基板の裏面に延伸し、且つ前記複数の画素領域の間に横方向に延伸する分離構造と、
を含み、前記分離構造が、前記フローティング拡散ノードと配置された中間分離部品と、前記ウェル領域と配置された複数の周辺分離部品と、前記中間分離部品と前記周辺分離部品の間に横方向に延伸する複数の長尺分離部品と、を含み、前記長尺分離部品の第１深さが、前記中間および周辺分離部品の第２深さよりも深いイメージセンサ。
【請求項12】
前記フローティング拡散ノードとウェル領域の間の最小距離が、前記フローティング拡散ノードの対角線長よりも大きい請求項１１に記載のイメージセンサ。
【請求項13】
前記基板の前記前面に配置されたエッチストップ層をさらに含み、
前記長尺分離部品が、前記エッチストップ層に直接接触し、前記中間および周辺分離部品が、前記エッチストップ層から垂直にオフセットされた請求項１１に記載のイメージセンサ。
前記長尺分離部品が、前記エッチストップ層に直接接触し、前記中間および周辺分離部品が、前記エッチストップ層から垂直にオフセットされた請求項１１に記載のイメージセンサ。
【請求項14】
前記中間分離部品の長さが、前記フローティング拡散ノードの長さと実質的に等しく、前記中間分離部品の幅が、前記フローティング拡散ノードの幅と実質的に等しい請求項１１に記載のイメージセンサ。
【請求項15】
前記複数の長尺状分離部品のうちの第１長尺状分離部品が、前記複数の周辺分離部品のうちの第１周辺分離部品の側壁と揃えられた第１側壁を含み、前記第１長尺状分離部品が、前記中間分離部品の側壁と揃えられ、且つ前記第１側壁と直交する第２側壁を含む請求項１１に記載のイメージセンサ。
【請求項16】
基板内に複数の光検出器を形成し、前記光検出器が、それぞれ複数の画素領域内に配置されることと、
前記基板をドーピングして、前記複数の画素領域の交差部分にフローティング拡散ノードを形成し、前記フローティング拡散ノードの辺縁の対角線上に複数のウェル領域を形成することと、
前記基板の裏面にハードマスク構造を形成し、前記ハードマスク構造が、前記フローティング拡散ノードに合わせて配置された第１ハードマスク部品と、前記ウェル領域に合わせて配置された複数の第２ハードマスク部品と、を含むことと、
前記ハードマスク構造が設置された前記基板に対してエッチングプロセスを行って、前記基板内に分離構造トレンチを形成し、前記分離構造トレンチが、第１深さを有する複数の第１部品と、第１深さよりも深い第２深さを有する複数の第２部品と、を含み、前記第１部品が、前記フローティング拡散ノードおよび前記ウェル領域に合わせて配置されることと、
前記分離構造を分離構造トレンチ内に形成し、前記分離構造が、第１深さを有する中間分離部品および複数の周辺分離部品と、第２深さを有する複数の長尺状分離部品と、を含むことと、
を含むイメージセンサの形成方法。
前記基板をドーピングして、前記複数の画素領域の交差部分にフローティング拡散ノードを形成し、前記フローティング拡散ノードの辺縁の対角線上に複数のウェル領域を形成することと、
前記基板の裏面にハードマスク構造を形成し、前記ハードマスク構造が、前記フローティング拡散ノードに合わせて配置された第１ハードマスク部品と、前記ウェル領域に合わせて配置された複数の第２ハードマスク部品と、を含むことと、
前記ハードマスク構造が設置された前記基板に対してエッチングプロセスを行って、前記基板内に分離構造トレンチを形成し、前記分離構造トレンチが、第１深さを有する複数の第１部品と、第１深さよりも深い第２深さを有する複数の第２部品と、を含み、前記第１部品が、前記フローティング拡散ノードおよび前記ウェル領域に合わせて配置されることと、
前記分離構造を分離構造トレンチ内に形成し、前記分離構造が、第１深さを有する中間分離部品および複数の周辺分離部品と、第２深さを有する複数の長尺状分離部品と、を含むことと、
を含むイメージセンサの形成方法。
【請求項17】
前記分離構造を形成することが、
前記分離構造トレンチ内にトレンチ充填層を堆積させ、前記トレンチ充填層が、前記ハードマスク構造の側壁に接触することと、
前記トレンチ充填層および前記ハードマスク構造に対して平坦化プロセスを行うことと、
を含む請求項１６に記載の方法。
前記分離構造トレンチ内にトレンチ充填層を堆積させ、前記トレンチ充填層が、前記ハードマスク構造の側壁に接触することと、
前記トレンチ充填層および前記ハードマスク構造に対して平坦化プロセスを行うことと、
を含む請求項１６に記載の方法。
【請求項18】
前記第１ハードマスク部品の幅が、前記第２ハードマスク部品の幅よりも大きい請求項１６に記載の方法。
【請求項19】
前記第２ハードマスク部品が、それぞれ前記複数の光検出器のうちの対応する光検出器によって前記第１ハードマスク部品から横方向にオフセットされた請求項１６に記載の方法。
【請求項20】
前記ハードマスク構造が、第１ハードマスク層と、前記第１ハードマスク層を覆う第２ハードマスク層と、を含む請求項１６に記載の方法。
【発明の詳細な説明】
【背景技術】
【0001】
現代の電子機器（例えば、デジタルカメラ、光学撮像装置等）の多くは、イメージセンサを含む。イメージセンサは、画素領域のアレイを含み、各画素領域は、光信号（例えば、光）を取得して、デジタルデータ（例えば、デジタル画像）に変換するよう構成されたフォトダイオードを含む。相補型金属酸化膜半導体（complementary metal-oxide-semiconductor, CMOS）イメージセンサは、低電力消費、高速データ処理、および低製造コスト等の多くの利点を有するため、電荷結合素子（charge-coupled device, CCD）イメージセンサよりもよく使用される。
【発明の概要】
【発明が解決しようとする課題】
【0002】
イメージセンサは、アレイ状に配置された複数の画素領域を含む。各画素領域は、基板内に配置され、入射放射線（例えば、可視光）を電荷担体に変換するように構成された光検出器（例えば、フォトダイオード）を含む。転送ゲート構造は、基板の前面に配置され、変換された電荷担体の流れを前面に沿って配置されたフローティング拡散ノードに制御するよう構成される。フローティング拡散ノードは、複数の画素デバイス（例えば、リセットトランジスタ、ソースフォロワートランジスタ等）に結合され、変換された入射放射線のデジタル読み出しを容易にする。複数の画素領域は、１つのフローティング拡散ノードを共有することができ、フローティング拡散ノードは、隣接する画素領域の交差部分に配置される。例えば、２×２の共有画素レイアウトにおいて、フローティング拡散ノードは、隣接する４つの光検出器の中間領域に配置される。
【0003】
複数の画素領域に対して１つのフローティング拡散ノードを利用することによって、隣接する画素領域が互いにより近接して配置されるため、イメージセンサの横方向の占有面積（lateral footprint）を減らすことができる。しかしながら、画素領域間の距離を縮小することによって、隣接する光検出器間の電気的および光学的絶縁が低下する可能性がある。光学的クロストークの例としては、入射放射線（例えば、光）が角度を付けて画素領域に入り、隣接する画素領域を交差して渡る場合である。電気的クロストークの例としては、光検出器内の電荷担体が隣接する光検出器に移動する場合である。電気的および光学的絶縁を向上させるために、隣接する画素領域の間の基板内にディープトレンチアイソレーション（deep trench isolation, DTI）構造を配置する。ＤＴＩ構造は、フローティング拡散ノードに向かって垂直に延伸する中央分離セグメントおよび中央分離セグメントから延伸し、且つ隣接する画素領域を分離する外側分離セグメントを含むことができる。
【0004】
フローティング拡散ノードの損傷を防ぐため、中央分離セグメントの高さは、外側分離セグメントの高さよりも低い。これにより、ＤＴＩ構造の開口またはトレンチを形成するために使用されるエッチングプロセス中のフローティング拡散ノードへの損傷が軽減される。さらに、ウェル領域は、基板内のフローティング拡散ノードの対向する側に配置される。ウェル領域は、イメージセンサのレイアウトが非対称的または低回の回転対称性（すなわち、２回の回転対称性）を有するように、フローティング拡散ノードの２つの側だけに配置される。また、ウェル領域は、フローティング拡散ノードの第２ドーピング型（例えば、ｎ型）とは反対の第１ドーピング型（例えば、ｐ型）を有する。ウェル領域は、基準電圧（例えば、グラウンドまたは０ボルト）に結合され、イメージセンサ全体でノイズを低減するように構成される。イメージセンサの特徴は、縮小することによってイメージセンサのデバイス密度を増やすことができる。イメージセンサの非対称または低回の回転対称性レイアウトにより、デバイス特徴が縮小されるにつれて、フローティング拡散ノードとウェル領域の間の最小距離が実質的に短くなる可能性がある（例えば、対応する光検出器の長さまたは幅より小さい）ため、フローティング拡散ノードとウェル領域の間で接合リークが発生する。その結果、電気的絶縁が低下して、イメージセンサ全体で光応答不均一性（photo response non-uniformity, PRNU）およびダーク画像不均一性（dark image non-uniformity, DINU）が増加するため、それにより、イメージセンサの全体的な性能が低下する。
【課題を解決するための手段】
【0005】
本発明は、いくつかの実施形態において、イメージセンサを提供する。イメージセンサは、基板内に配置された複数の光検出器を含み、光検出器は、複数の画素領域内にそれぞれ配置される。また、複数の画素領域の中間領域において基板の前面に沿って配置されたフローティング拡散ノードと、複数の画素領域の角部において基板内に配置された複数のウェル領域と、基板の裏面に延伸する分離構造と、を含み、分離構造は、隣接する画素領域の間に配置された複数の長尺状分離部品と、フローティング拡散ノードに合わせて配置された中間分離部品と、複数のウェル領域に合わせて配置された複数の周辺分離部品と、を含み、長尺状分離部品は、第１高さを有し、中間および周辺分離部品は、第１高さよりも低い第２高さを有する。
【0006】
本発明は、いくつかの実施形態において、イメージセンサを提供する。イメージセンサは、基板内に配置された複数の画素領域と、基板の前面に配置された複数の転送ゲート構造と、を含み、転送ゲート構造は、それぞれ複数の画素領域内に配置される。また、複数の画素領域の交差部分において基板内に配置されたフローティング拡散ノードと、基板内に配置された複数のウェル領域と、を含み、ウェル領域は、それぞれフローティング拡散ノードの対応する辺縁の対角線上に配置される。さらに、基板の裏面に延伸し、且つ複数の画素領域の間に横方向に延伸する分離構造を含み、分離構造は、フローティング拡散ノードと配置された中間分離部品と、複数のウェル領域と配置された複数の周辺分離部品と、中間分離部品と周辺分離部品の間に横方向に延伸する複数の長尺状分離部品と、を含み、長尺状分離部品の第１深さは、中間分離部品および周辺分離部品の第２深さよりも深い。
【0007】
本発明は、いくつかの実施形態において、イメージセンサの形成方法を提供する。この方法は、基板内に複数の光検出器を形成し、光検出器が、それぞれ複数の画素領域内に配置されることと、基板をドーピングして、複数の画素領域の交差部分にフローティング拡散ノードを形成し、フローティング拡散ノードの辺縁の対角線上に複数のウェル領域を形成することと、基板の裏面にハードマスク構造を形成し、ハードマスク構造がフローティング拡散ノードに合わせて配置された第１ハードマスク部品と、ウェル領域に合わせて配置された第２ハードマスク部品と、を含むことと、ハードマスク構造が設置された基板に対してエッチングプロセスを行い、基板内に分離構造トレンチを形成し、分離構造トレンチが、第１深さを有する複数の第１部品と、第１深さよりも深い第２深さを有する複数の第２部品と、を含み、第１部品が、フローティング拡散ノードおよびウェル領域に合わせて配置されることと、分離構造トレンチ内に分離構造を形成し、分離構造が、第１深さを有する中間分離部品および複数の周辺分離部品と、第２深さを有する複数の長尺状分離部品と、を含むことと、を含む。
【発明の効果】
【0008】
本発明によれば、イメージセンサのレイアウトは、高回の対称性を有し（例えば、４回の回転対称性を有し）、フローティング拡散ノードとウェル領域の間の最小距離が増加する。その結果、イメージセンサ全体で電気的および光学的絶縁を向上させながら、同時に、イメージセンサのデバイス特徴を縮小することができる。これにより、デバイス密度が増加して、光応答不均一性（ＰＲＮＵ）およびダーク画像不均一性（ＤＩＮＵ）が減少するため、それにより、イメージセンサの全体的な性能が向上する。
【図面の簡単な説明】
【0009】
本発明の態様は、添付の図面とともに読む場合に、以下の詳細な説明から最も良く理解される。言及すべきこととして、本産業の標準技法に従って、様々な特徴は、縮尺通りではない。実際に、様々な特徴の寸法は、説明をわかりやすくするため、任意に増減させてもよい。
【0010】
【図1A】異なる高さを有する複数の分離部品を有する分離構造によって分離された複数のウェル領域および複数の画素領域を含むイメージセンサのいくつかの実施形態の図を示したものである。
【図1B】異なる高さを有する複数の分離部品を有する分離構造によって分離された複数のウェル領域および複数の画素領域を含むイメージセンサのいくつかの実施形態の図を示したものである。
【図1C】異なる高さを有する複数の分離部品を有する分離構造によって分離された複数のウェル領域および複数の画素領域を含むイメージセンサのいくつかの実施形態の図を示したものである。
【図4A】第２チップに接合された第１チップおよび第２チップに接合された画素チップを含み、画素チップが、異なる高さを有する複数の分離部品を有する分離構造によって分離された複数の画素領域を含む集積チップ（integrated chip, IC）のいくつかの実施形態の断面図を示したものである。
【図4B】第２チップに接合された第１チップおよび第２チップに接合された画素チップを含み、画素チップが、異なる高さを有する複数の分離部品を有する分離構造によって分離された複数の画素領域を含む集積チップ（ＩＣ）のいくつかの実施形態の断面図を示したものである。
【図5】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図6】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図7】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図8】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図9】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図10】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図11】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図12】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図13A】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図13B】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図13C】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図14A】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図14B】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図14C】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図15A】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図15B】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図15C】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図16A】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図16B】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図16C】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図17A】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図17B】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図17C】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図18A】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図18B】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図18C】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図19A】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図19B】複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の図を示したものである。
【図20】複数の分離部品を有する分離構造によって分離された複数のウェル領域および複数の画素領域を含むイメージセンサの形成方法のいくつかの実施形態に係るフローチャートを示したものである。
【図21】複数の分離部品を有する分離構造によって分離された複数のウェル領域および複数の画素領域を含むイメージセンサの形成方法のいくつかの別の実施形態の断面図を示したものである。
【図22】複数の分離部品を有する分離構造によって分離された複数のウェル領域および複数の画素領域を含むイメージセンサの形成方法のいくつかの別の実施形態の断面図を示したものである。
【図23】複数の分離部品を有する分離構造によって分離された複数のウェル領域および複数の画素領域を含むイメージセンサの形成方法のいくつかの別の実施形態の断面図を示したものである。
【発明を実施するための形態】
【0011】
本発明は、本発明の異なる特徴を実施するための多くの異なる実施形態または実例を提供する。本発明を簡易化するために、構成要素および配置の具体例を以下に記載する。これらはもちろん単なる例であり、限定することを意図しない。例えば、以下の説明において、第２の特徴の上に（over）、または第２の特徴上に（on）第１の特徴を形成することは、第１および第２の特徴が直接接触するように形成される実施形態を含んでもよく、また、第１と第２の特徴が直接接触せずに、第１の特徴と第２の特徴との間に追加の特徴が形成される実施形態を含んでもよい。さらに、本発明は、様々な例において参照番号および／または文字を繰り返すことがある。この繰り返しは、単純さと明瞭さの目的のためであって、それ自体は、議論された様々な実施形態間および／または構成間の関係を指示するものではない。
【0012】
さらに、「下に」、「下方に」、「下位に」、「上方に」、「上位に」などの空間的に相対的な用語は、図に示されるような１つの要素または特徴の別の要素または特徴に対する関係を記載するために、説明を容易にするためにここでは使用され得る。空間的に相対的な用語は、図に示されている方向に加えて、使用中または動作中の装置の異なる向きを包含することを意図している。装置は、他の方向を向いて（９０度または他の方向に回転されて）いてもよく、本明細書で使用される空間的に相対的な記述は、それに応じて同様に解釈され得る。
【0013】
様々な実施形態において、本発明は、フローティング拡散ノードの周囲に配置された複数のウェル領域と、複数の長尺状分離部品および複数の短尺状分離部品を含む分離構造と、を有するイメージセンサに関するものである。イメージセンサは、複数の光検出器の交差部分に配置されたフローティング拡散ノードを含む共有画素レイアウト構造（例えば、２×２共有画素レイアウト）を含むことができる。分離構造の短尺状分離部品は、共有画素レイアウト構造の交差部分に配置された中間分離部品と、角部に配置された複数の周辺分離部品と、を含む。長尺状分離部品は、共有画素レイアウト構造の各側に配置され、短尺状分離部品の間に横方向に延伸する。さらに、ウェル領域は、共有画素レイアウト構造の角部に配置されるため、周辺分離部品は、ウェル領域に向かって垂直に延伸する。ウェル領域は、フローティング拡散ノードとは反対のドーピング型を含み、基準電圧（例えば、グラウンドまたは０ボルト）に電気的に結合される。周辺分離部品およびウェル領域が共有画素レイアウト構造の角部に配置されることによって、イメージセンサのレイアウトが高回の対称性を有し（例えば、４回の回転対称性を有し）、フローティング拡散ノードとウェル領域の間の最小距離が増加する。その結果、イメージセンサ全体で電気的および光学的絶縁を向上させながら、同時に、イメージセンサのデバイス特徴を縮小することができる。これにより、デバイス密度が増加して、光応答不均一性（ＰＲＮＵ）およびダーク画像不均一性（ＤＩＮＵ）が減少するため、それにより、イメージセンサの全体的な性能が向上する。
【0014】
また、長尺状分離部品は、第１高さを有し、中間および周辺分離部品は、第１高さよりも低い第２高さを有する。中間および周辺分離部品が第２高さを有することによって、フローティング拡散ノードおよびウェル領域の損傷が減少する。例えば、イメージセンサを製造している間、基板に対してエッチングプロセスを行い、分離構造の開口またはトレンチを形成する。エッチングプロセスを行うことによって、長尺状分離部品の開口が中間および周辺分離部品の開口より深くなる。これにより、エッチングプロセス中のフローティング拡散ノードおよび／またはウェル領域への損傷が軽減されるため、それにより、デバイスの収率および耐久性が向上する。
【0015】
図１Ａ～図１Ｃは、複数の分離部品１１４、１１６ｍ、１１６ｐを含む分離構造１１２によって分離された複数のウェル領域１１０および複数の画素領域１０３を有するイメージセンサのいくつかの実施形態の様々な図１００ａ～１００ｃを示したものである。図１Ａは、基板１０２の前面１０２ｆから見たイメージセンサの上面図１００ａを示したものである。図１Ｂは、図１Ａの上面図１００ａの線Ａ－Ａ’に沿って作成された断面図１００ｂを示したものである。図１Ｃは、図１Ａの上面図１００ａの線Ｂ－Ｂ’に沿って作成された断面図１００ｃを示したものである。簡潔かつ容易に示すため、図１Ａの上面図１００ａからは、断面図１００ｂ、１００ｃの構造（例えば、相互接続誘電体構造１２０）が省略され、断面図１００ｂ、１００ｃのイメージセンサの構造または領域（例えば、光検出器１０６、分離部品１１６ｍ、１１６ｐ）は、図１Ａの上面図１００ａにおいて、破線の多角形で示され、および／または少なくとも部分的に透明である。
【0016】
図１Ａの上面図１００ａに示すように、イメージセンサは、複数の画素領域１０３ａ～１０３ｄの交差部分に配置されたフローティング拡散ノード１０８を含む共有画素レイアウト構造を含む。複数の光検出器１０６は、基板１０２内に配置され、各画素領域１０３ａ～１０３ｄは、個々の光検出器１０６を含む。複数の画素領域１０３ａ～１０３ｄは、第１画素領域１０３ａ、第２画素領域１０３ｂ、第３画素領域１０３ｃ、および第４画素領域１０３ｄを含み、第１画素領域１０３ａは、第２画素領域１０３ｂの対角線上に配置される。基板１０２は、半導体本体（例えば、単結晶シリコン、ＣＭＯＳバルク、シリコン－ゲルマニウム、シリコン・オン・インシュレーター（silicon-on-insulator, SOI）等）を含むことができる。様々な実施形態において、基板１０２は、第１ドーピング型（例えば、ｐ型）を有する。光検出器１０６およびフローティング拡散ノード１０８は、第１ドーピング型とは反対の第２ドーピング型（例えば、ｎ型）を有することができる。いくつかの実施形態において、第１ドーピング型は、ｐ型であり、第２ドーピング型は、ｎ型であるが、その逆であってもよい。フローティング拡散ノード１０８は、共有画素レイアウト構造の中央および／または交差部分に（例えば、複数の画素領域１０３ａ～１０３ｄの中央および／または交差部分に）配置される。
【0017】
さらに、複数のウェル領域１１０は、基板１０２内に配置され、第１ドーピング型（例えば、ｐ型）を有する。ウェル領域１１０は、共有画素レイアウト構造の角部に配置されるため、ウェル領域１１０は、フローティング拡散ノード１０８の角部または辺縁の対角線上に配置される。ウェル領域１１０は、フローティング拡散ノード１０８および光検出器１０６の第２ドーピング型（例えば、ｎ型）とは反対の第１ドーピング型（例えば、ｐ型）を有する。
【0018】
複数の転送ゲート構造１１８は、基板１０２上に配置され、転送ゲート構造１１８は、対応する光検出器１０６に合わせて配置される。光検出器１０６は、入射光（例えば、光子）を吸収し、入射光に対応する各電気信号を生成するように構成される。例えば、光検出器１０６は、入射光から電子・正孔対を生成することができる。いくつかの実施形態において、転送ゲート構造１１８は、フローティング拡散ノード１０８と対応する光検出器１０６の間の電流フローを制御するように構成される。例えば、転送ゲート構造１１８は、フローティング拡散ノード１０８と隣接する光検出器１０６の間で、基板１０２内に導電性チャネルを選択的に形成して、光検出器１０６に蓄積された電荷をフローティング拡散ノード１０８に転送するように構成されてもよい。
【0019】
分離構造１１２は、基板１０２に配置され、隣接する光検出器１０６の間に配置される。いくつかの実施形態において、分離構造１１２は、複数の長尺状分離部品１１４と、複数の短尺状分離部品１１６ｍ、１１６ｐと、を含む。様々な実施形態において、複数の短尺状分離部品１１６ｍ、１１６ｐは、交差部分に配置された中間分離部品１１６ｍと、複数のウェル領域１１０に合わせて配置された複数の周辺分離部品１１６ｐと、を含む。いくつかの実施形態において、長尺状分離部品１１４を第１分離部品と称してもよく、周辺分離部品１１６ｐを第２分離部品と称してもよく、中間分離部品１１６ｍを中央第２分離部品または中間第２分離部品と称してもよい。様々な実施形態において、長尺状分離部品１１４は、第１高さ（例えば、図１Ｃのｈ１）を有し、短尺状分離部品１１６ｍ、１１６ｐは、第１高さよりも低い第２高さ（例えば、図１Ｂおよび図１Ｃのｈ２）を有する（例えば、図１Ｃを参照）。分離構造１１２は、各画素領域１０３を横方向に取り囲み、イメージセンサ全体で光学的および電気的絶縁を向上させるように構成される。
【0020】
ウェル領域１１０が共有画素レイアウト構造の角部に配置されることによって、共有画素レイアウト構造のレイアウトが高度に対称的になり（例えば、少なくとも４回の回転対称性を有し）、ウェル領域１１０とフローティング拡散ノード１０８の間の最小距離が増加する。その結果、ウェル領域１１０は、フローティング拡散ノード１０８とウェル領域１１０の間で接合リークを緩和しながら、同時に、基板１０２全体で隣接する画素領域の間（例えば、隣接する共有画素レイアウト構造内の画素領域の間）の電気的絶縁を向上させることができる。これにより、イメージセンサ全体で電気的および光学的絶縁を向上させながら、同時に、イメージセンサのデバイス特徴を縮小することが容易になる。さらなる実施形態において、図１Ａの共有画素レイアウト構造は、フローティング拡散ノード１０８に関して少なくとも４回の回転対称性を有するため、入射放射線の相互作用がイメージセンサ全体で均一になる。その結果、イメージセンサ全体で光応答不均一性（ＰＲＮＵ）およびダーク画像不均一性（ＤＩＮＵ）が減少するため、イメージセンサの全体的な性能が向上する。
【0021】
様々な実施形態において、中間分離部品１１６ｍの長さおよび幅は、フローティング拡散ノード１０８の長さおよび幅よりも大きい。さらなる実施形態において、中間分離部品１１６ｍの長さおよび幅は、各周辺分離部品１１６ｐの長さおよび幅よりも大きい。
【0022】
図１Ａの線Ａ－Ａ’および線Ｂ－Ｂ’に沿ってそれぞれ作成された図１Ｂ～図１Ｃの断面図１００ｂおよび１００ｃに示すように、相互接続構造１０４は、基板１０２の前面１０２ｆを覆う。いくつかの実施形態において、相互接続構造１０４は、相互接続誘電体構造１２０内に配置された複数の導電性ビア１２２および複数の導電性ワイヤ１２４を含む。いくつかの実施形態において、複数の導電性ビア１２２は、ウェル領域１１０を直接覆い、且つそれに結合された複数の導電性グラウンドビアを含み、導電性グラウンドビアは、ウェル領域１１０をグラウンド（例えば、０ボルト）に直接電気的に結合するように構成される。さらに、複数の転送ゲート構造１１８は、転送ゲート電極と、基板１０２と転送ゲート電極の間に配置された転送ゲート誘電体と、を含むことができる。転送ゲート電極は、例えば、アルミニウム、チタン、タンタル、ポリシリコン、別の導電性材料、またはこれらの任意の組み合わせであってもよく、または含んでもよい。転送ゲート誘電体は、例えば、二酸化ケイ素、高ｋ誘電体材料（例えば、酸化アルミニウム、酸化ハフニウム）、別の誘電体材料、またはこれらの任意の組み合わせであってもよく、または含んでもよい。
【0023】
様々な実施形態において、中間分離部品１１６ｍおよび周辺分離部品１１６ｐは、基板１０２の裏面１０２ｂから前面１０２ｆに向かって連続的に延伸する。中間分離部品１１６ｍは、フローティング拡散ノード１０８の下方に配置され、第１距離ｄ１によって前面１０２ｆから分離される。いくつかの実施形態において、第１距離ｄ１は、フローティング拡散ノード１０８の高さと等しいため、中間分離部品１１６ｍの上面は、フローティング拡散ノード１０８の底部に接触する。さらなる実施形態において、周辺分離部品１１６ｐは、対応するウェル領域１１０の下方に配置され、第１距離ｄ１によって前面１０２ｆから分離される。中間分離部品１１６ｍは、第１画素領域１０３ａと第２画素領域１０３ｂの間に配置される。さらに、基板１０２の前面１０２ｆにエッチストップ層１２６が配置される。いくつかの実施形態において、エッチストップ層１２６は、長尺状分離部品１１４の上面に沿って配置される。
【0024】
いくつかの実施形態において、複数の長尺状分離部品１１４は、第１高さｈ１を有し、複数の短尺状分離部品１１６ｍ、１１６ｐは、第１高さｈ１よりも低い第２高さｈ２を有する。第１高さｈ１が第２高さｈ２よりも高いことによって、長尺状分離部品１１４は、隣接する画素領域１０３の間の光学的および電気的絶縁を向上させる。また、短尺状分離部品１１６ｍ、１１６ｐの第２高さｈ２が比較的小さいことによって、イメージセンサのドープ領域（例えば、フローティング拡散ノード１０８、ウェル領域１１０等）への損傷を軽減しながら、同時に、画素領域１０３の間の電気的および光学的絶縁を促進する。例えば、イメージセンサを製造している間、基板１０２の裏面１０２ｂにエッチングプロセスを行って、分離構造１１２のための開口を形成することができる。エッチングプロセスを行うことによって、長尺状分離部品１１４のための開口が短尺状分離部品１１６ｍ、１１６ｐのための開口よりも深くなる。これにより、エッチングプロセス中のフローティング拡散ノード１０８および／またはウェル領域１１０への損傷が軽減される。そのため、異なる高さを有する長尺状分離部品１１４および短尺状分離部品１１６ｍ、１１６ｐを含むイメージセンサは、デバイスの安定性および耐久性を向上させながら、イメージセンサ全体で光学的および電気的絶縁を向上させることができる。
【0025】
図２Ａ～図２Ｃは、複数の分離部品１１４、１１６ｍ、１１６ｐを含む分離構造１１２によって分離された複数のウェル領域１１０および複数の画素領域１０３を有するイメージセンサのいくつかの実施形態の様々な２００ａ～２００ｃを示したものである。図２Ａは、基板１０２の前面１０２ｆから見たイメージセンサの上面図２００ａを示したものである。図２Ｂは、図２Ａの上面図２００ａの線Ａ－Ａ’に沿って作成された断面図２００ｂを示したものである。図２Ｃは、図２Ａの上面図２００ａの線Ｂ－Ｂ’に沿って作成された断面図２００ｃを示したものである。簡潔かつ容易に示すため、図２Ａの上面図２００ａからは、断面図２００ｂ、２００ｃの構造（例えば、相互接続誘電体構造１２０）が省略され、断面図２００ｂ、２００ｃのイメージセンサの構造または領域（例えば、光検出器１０６、分離部品１１６ｍ、１１６ｐ）は、図２Ａの上面図２００ａにおいて、破線の多角形で示され、および／または少なくとも部分的に透明である。
【0026】
イメージセンサは、基板１０２の前面１０２ｆに配置された相互接続構造１０４を含む。複数の画素領域１０３は、基板１０２全体に配置される。各画素領域１０３は、基板１０２内に配置された光検出器１０６を含む。分離構造１１２は、基板１０２の裏面１０２ｂに延伸し、各光検出器１０６を横方向に包囲する。分離構造１１２は、隣接する画素領域１０３間の絶縁を提供するよう構成される。いくつかの実施形態において、分離構造１１２は、複数の長尺状分離部品１１４、中間分離部品１１６ｍ、および複数の周辺分離部品１１６ｐを含む。基板１０２は、例えば、シリコン、単結晶シリコン、エピタキシャルシリコン、ゲルマニウム、シリコンゲルマニウム、III－Ｖ材料（例えば、窒化ガリウム等）、別の半導体材料等であってもよく、または含んでもよい。いくつかの実施形態において、基板１０２は、第１ドーピング型（例えば、ｐ型）を有する。
【0027】
相互接続構造１０４は、相互接続誘電体構造１２０、複数の導電性ビア１２２、および複数の導電性ワイヤ１２４を含む。相互接続誘電体構造１２０は、例えば、それぞれ二酸化ケイ素、低ｋ誘電体材料、窒化ケイ素、炭化ケイ素、別の誘電体材料、またはこれらの任意の組み合わせを含む１つまたはそれ以上の誘電体層であってもよく、または含んでもよい。ここで使用される低ｋ誘電体材料は、比誘電率が３．９未満の誘電体材料である。導電性ビア１２２および導電性ワイヤ１２４は、例えば、アルミニウム、銅、ルテニウム、タングステン、別の導電性材料、またはこれらの任意の組み合わせであってもよく、または含んでもよい。
【0028】
光検出器１０６は、基板１０２内に配置され、第１ドーピング型（例えば、ｐ型）とは反対の第２ドーピング型（例えば、ｎ型）を含む。いくつかの実施形態において、光検出器１０６のドーピング濃度は、約５×１０１１から５×１０１４ａｔｏｍ／ｃｍ３または他の適切な値の範囲内にある。様々な実施形態において、イメージセンサは、フローティング拡散ノード１０８の周囲に配置された複数の画素領域１０３ａ～１０３ｄを含む共有画素レイアウト構造を含む。フローティング拡散ノード１０８は、基板１０２内に配置され、第２ドーピング型（例えば、ｎ型）を含む。いくつかの実施形態において、フローティング拡散ノード１０８のドーピング濃度は、約１０１３から１０１６ａｔｏｍ／ｃｍ３または他の適切な値の範囲内である。さらなる実施形態において、光検出器１０６のドーピング濃度は、フローティング拡散ノード１０８のドーピング濃度よりも低い。中間分離部品１１６ｍは、基板１０２の裏面１０２ｂから浮遊拡散ノード１０８に向かって連続的に延伸される。
【0029】
複数のウェル領域１１０は、基板１０２の前面１０２ｆ内に配置される。いくつかの実施形態において、ウェル領域１１０は、第１ドーピング型（例えば、ｐ型）を有し、約１０１３～１０１６ａｔｏｍ／ｃｍ３または他の適切な値の範囲内のドーピング濃度を有する。様々な実施形態において、ウェル領域１１０のドーピング濃度は、フローティング拡散ノード１０８のドーピング濃度と等しい。さらなる実施形態において、ウェル領域１１０は、共有画素レイアウト構造の角部または辺縁に配置され、それぞれフローティング拡散ノード１０８の対応する辺縁の対角線上に配置される。いくつかの実施形態において、ウェル領域１１０は、基準電圧、例えば、グラウンド（例えば、０ボルト）に直接電気的に結合され、基準電圧で基板１０２にバイアスをかけるように構成される。さらなる実施形態において、ウェル領域１１０は、グラウンドウェル領域と称される。ウェル領域１１０が共有画素レイアウト構造の角部または辺縁に配置されることによって、イメージセンサのレイアウトが高度に対称的になる（例えば、複数の画素領域１０３ａ～１０３ｄの中心領域に関して少なくとも４回の回転対称性を有する）ため、イメージセンサ全体で光応答不均一性（ＰＲＮＵ）およびダーク画像不均一性（ＤＩＮＵ）が減少する。さらに、ウェル領域１１０を共有画素レイアウト構造の角部または辺縁に配置することによって、ウェル領域１１０とフローティング拡散ノード１０８の間の最小距離が増加するため、それにより、イメージセンサ全体で接合リークが低減される。
【0030】
複数の転送ゲート構造１１８は、基板１０２上に配置され、対応する光検出器１０６と配置されてもよい。転送ゲート構造１１８は、フローティング拡散ノード１０８と対応する光検出器１０６の間の電流フローを制御するように構成される。さらに、複数の転送ゲート構造１１８は、転送ゲート電極と、基板１０２と転送ゲート電極の間に配置された転送ゲート誘電体と、を含むことができる。いくつかの実施形態において、図２Ｂの断面図２００ｂに示すように、転送ゲート構造１１８は、それぞれ基板１０２の前面１０２ｆに配置されたゲート本体１１８ａと、前面１０２ｆに延伸するゲート突起１１８ｂと、を含む。このような実施形態において、転送ゲート構造１１８は、垂直ゲート構造として構成され、転送ゲート構造１１８のフローティング拡散ノード１０８と光検出器１０６の間の電流フローを制御する能力を高めることができる。
【0031】
様々な実施形態において、中間分離部品１１６ｍは、複数の画素領域１０３ａ～１０３ｄの交差部分に配置され、周辺分離部品１１６ｐは、共有画素レイアウト構造の角部または辺縁に配置される。周辺分離部品１１６ｐは、基板１０２の裏面１０２ｂからウェル領域１１０に向かって連続的に延伸する。長尺状分離部品１１４は、隣接する周辺分離部品１１６ｐの間に連続して横方向に延伸し、中間分離部品１１６ｍと周辺分離部品１１６ｐの両方に直接接触する。長尺状分離部品１１４は、第１高さｈ１を有し、中間分離部品１１６ｍおよび周辺分離部品１１６ｐは、第１高さｈ１よりも低い第２高さｈ２を有する。第１高さｈ１が第２高さｈ２よりも高いことによって、イメージセンサのドープされた領域（例えば、フローティング拡散ノード１０８、ウェル領域１１０等）を損傷することなく、隣接する画素領域１０３間の絶縁が向上する。
【0032】
いくつかの実施形態において、分離構造１１２は、誘電体材料（例えば、二酸化ケイ素、酸化アルミニウム、炭化ケイ素、窒化ケイ素等）、導電性材料（例えば、銅、アルミニウム、窒化チタン、タングステン等）、他の材料、またはこれらの任意の組み合わせを含む。さらなる実施形態において、分離構造１１２は、ライナー層およびトレンチ充填構造（図示せず）を含んでもよく、トレンチ充填構造は、基板１０２の裏面１０２ｂに延伸し、ライナー層は、トレンチ充填構造と基板１０２の表面の間に配置される。このような実施形態において、ライナー層は、誘電体材料（例えば、二酸化ケイ素、酸化アルミニウム、窒化ケイ素等）を含んでもよく、トレンチ充填構造は、金属材料（例えば、アルミニウム、銅、タングステン等）を含んでもよい。様々な実施形態において、金属材料からなる分離構造１１２は、隣接する画素領域間の光学的クロストークを減少させることで、イメージセンサ全体で光学的絶縁をさらに向上させることができる。
【0033】
図２Ｂの断面図２００ｂに示すように、隣接する転送ゲート構造１１８のゲート突起１１８ｂは、フローティング拡散ノード１０８と隣接するウェル領域１１０の間に配置される。様々な実施形態において、中間分離部品１１６ｍは、フローティング拡散ノード１０８に直接接触し、周辺分離部品１１６ｐは、対応するウェル領域１１０に直接接触する。さらなる実施形態において、図２Ｃの断面図２００ｃに示すように、中間分離部品１１６ｍの第１幅ｗ１は、フローティング拡散ノード１０８の第２幅ｗ２と等しい。いくつかの実施形態において、長尺状分離部品は、フローティング拡散ノード１０８の対向する側に配置され、接触する。
【0034】
図３Ａおよび３Ｂは、図１Ａ～図１Ｃのイメージセンサのいくつかの他の実施形態に対応するイメージセンサのいくつかの実施形態の断面図３００ａおよび３００ｂを示したものであり、フローティング拡散ノード１０８およびウェル領域１１０は、中間および周辺分離部品１１６ｍ、１１６ｐから垂直に分離される。いくつかの実施形態において、図３Ａおよび３Ｂの断面図３００ａおよび３００ｂは、図１Ａの上面図１００ａの線Ａ－Ａ’および線Ｂ－Ｂ’に沿ってそれぞれ作成される。様々な実施形態において、コンタクトエッチストップ層（contact etch stop layer, CESL）３０２は、基板１０２の前面１０２ｆに沿って連続的に延伸する。いくつかの実施形態において、コンタクトエッチストップ層（ＣＥＳＬ）３０２は、ウェル領域１１０の上部から転送ゲート構造１１８の側壁に連続的に延伸する。
【0035】
図４Ａおよび４Ｂは、複数の分離部品１１４、１１６ｍ、１１６ｐを含む分離構造１１２によって分離された複数のウェル領域１１０および複数の画素領域１０３を有する画素チップ４０６を含む集積回路（integrated chip, IC）のいくつかの実施形態の断面図４００ａおよび４００ｂを示したものである。いくつかの実施形態において、図４Ａおよび４Ｂの断面図４００ａおよび４００ｂは、図１Ａの上面図１００ａの線Ａ－Ａ’および線Ｂ－Ｂ’に沿って作成される。
【0036】
図４Ａに示すように、集積回路（ＩＣ）は、第１チップ４０２、第２チップ４０４、および画素チップ４０６を含む。画素チップ４０６は、本発明のイメージセンサ（例えば、図１Ａ～図１Ｃのイメージセンサ、図２Ａ～図２Ｃのイメージセンサ、または図３Ａ～図３Ｂのイメージセンサ）を含む。例えば、画素チップ４０６は、複数の画素領域１０３、複数の光検出器１０６、分離構造１１２、フローティング拡散ノード１０８、ウェル領域１１０等を含む。理解すべきこととして、容易に示すため、図４Ｂの断面図４００ｂからは、第１チップ４０２、第２チップ４０４、および相互接続構造１０４の一部が省略されている。
【0037】
第１チップ４０２は、第１基板４０８、第１相互接続構造４１０、および第１の複数の半導体デバイス４１２（例えば、金属酸化物半導体界面効果トランジスタ（metal-oxide-semiconductor field-effect transistor, MOSFET））を含む。様々な実施形態において、第１相互接続構造４１０は、誘電体構造４１４、複数の導電性ワイヤ４１６、および複数の導電性ビア４１８を含む。第１相互接続構造４１０は、第１の複数の半導体デバイス４１２を他の半導体デバイスおよび／または構造物（例えば、第２チップ４０４および／または画素チップ４０６のデバイスおよび／または構造物）に電気的に結合するように構成される。いくつかの実施形態において、第１チップ４０２は、特定用途向け集積回路（application-specific integrated circuit, ASIC）として構成されてもよい。
【0038】
第２チップ４０４は、裏面接合構造４２０、第２基板４２２、第２相互接続構造４３０、および第２の複数の半導体デバイス４２８（例えば、ＭＯＳＦＥＴ）を含む。第２相互接続構造４３０は、誘電体構造４１４、複数の導電性ワイヤ４１６、および複数の導電性ビア４１８を含むことができる。第２相互接続構造４３０は、第２の複数の半導体デバイス４２８を他の半導体デバイスおよび／または構造物（例えば、第１チップ４０２および／または画素チップ４０６のデバイスおよび／または構造物）に電気的に結合するように構成される。裏面接合構造４２０は、第２基板４２２の裏面４２２ｂに配置され、第２相互接続構造４３０は、第２基板４２２の前面４２２ｆに配置される。いくつかの実施形態において、裏面接合構造４２０は、接合誘電体構造４２４および導電性ワイヤ４１６を含む。様々な実施形態において、複数の貫通基板ビア（through-substrate via, TSV）４２６は、裏面接合構造４２０から第２基板４２２を貫通して第２相互接続構造４３０に連続的に延伸する。複数の貫通基板ビア（ＴＳＶ）４２６は、裏面接合構造４２０を第２相互接続構造４３０に電気的に結合する。様々な実施形態において、第２の複数の半導体デバイス４２８は、例えば、１つまたはそれ以上のリセットトランジスタ、１つまたはそれ以上のソースフォロワートランジスタ、他の適切な画素デバイス、またはこれらの任意の組み合わせを含むことができる。このような実施形態において、第２の複数の半導体デバイス４２８は、複数の光検出器１０６のデジタル読み出しを行うように構成されてもよい。
【0039】
様々な実施形態において、複数の光フィルタ４３２は、基板１０２の裏面１０２ｂに配置される。光フィルタ４３２は、光検出器１０６を直接覆う。格子構造４３４は、分離構造１１２を直接覆い、光検出器１０６間の光学的クロストークを低減するように構成される。さらに、複数のマイクロレンズ４３６は、光フィルタ４３２の上に配置される。マイクロレンズ４３６は、入射する電磁放射を光検出器１０６に向かって誘導するように構成される。
【0040】
図５～図１９Ｂは、複数の分離部品および複数の対称的なレイアウトを有するウェル領域を有する分離構造を含むイメージセンサの形成方法のいくつかの実施形態の様々な図５００～１９００ｂを示したものである。図５～図１９Ｂに示した様々な図５００～１９００ｂは、方法に関して説明されたものであるが、図５～図１９Ｂに示した構造は、方法に限定されるものではなく、方法から独立して存在してもよい。さらに、図５～図１９Ｂは、一連の動作として説明されているが、これらの動作の順序は、別の実施形態において変更される可能性があり、開示された方法は、他の構造にも適用可能である。別の実施形態において、図示および／または説明されるいくつかの動作は、全体的に、または部分的に省略されてもよい。
【0041】
図５の断面図５００に示すように、複数の光検出器１０６は、基板１０２内に形成される。基板１０２は、例えば、シリコン、単結晶シリコン、エピタキシャルシリコン、ゲルマニウム、シリコンゲルマニウム、ＩＩＩ－Ｖ材料（例えば、窒化ガリウム等）、他の半導体材料等であってもよく、または含むことができ、第１ドーピング型（例えば、ｐ型）を有することができる。いくつかの実施形態において、光検出器１０６を形成するプロセスは、基板１０２の前面１０２ｆにマスキング層（図示せず）を選択的に形成することと、マスキング層が設置された基板１０２に対して選択的なイオン注入プロセスを行い、それにより、基板１０２内に１つまたはそれ以上のドーパントを注入することと、除去プロセスを行って、マスキング層を除去することと、を含む。各光検出器１０６は、対応する画素領域１０３内に配置され、例えば、第１画素領域１０３ａおよび第２画素領域１０３ｂは、それぞれ光検出器１０６を含む。様々な実施形態において、光検出器１０６は、第１ドーピング型（例えば、ｐ型）とは反対の第２ドーピング型（例えば、ｎ型）を含む。いくつかの実施形態において、光検出器１０６のドーピング濃度は、基板１０２に隣接する領域、および／またはその周囲の領域のドーピング濃度よりも高い。
【0042】
図６の断面図６００に示すように、フローティング拡散ノード１０８および複数のウェル領域１１０は、基板１０２内に形成される。いくつかの実施形態において、フローティング拡散ノード１０８は、第２ドーピング型（例えば、ｎ型）を含み、ウェル領域１１０は、第１ドーピング型（ｐ型）を含む。様々な実施形態において、フローティング拡散ノード１０８のドーピング濃度およびウェル領域１１０のドーピング濃度は、いずれも光検出器１０６のドーピング濃度よりも高い。さらなる実施形態において、ウェル領域１１０は、グラウンドウェル領域とも称される。さらなる実施形態において、フローティング拡散ノード１０８および複数のウェル領域１１０は、基板１０２の上にマスキング層（図示せず）を形成することと、マスキング層を設置してイオン注入プロセスを行い、それにより、基板１０２内に１つまたはそれ以上のドーパントを注入することと、除去プロセスを行って、マスキング層を除去することと、を含む個々のドーピングプロセスによって、それぞれ形成することができる。さらに、フローティング拡散ノード１０８、ウェル領域１１０、および光検出器１０６は、図１Ａの上面図１００ａまたは図２Ａの上面図２００ａに図示および／または説明されるように、上述したドープされた領域が同じレイアウト有するように形成されてもよい。
【0043】
図７の断面図７００に示すように、複数の転送ゲート構造１１８は、基板１０２の前面１０２ｆに形成される。いくつかの実施形態において、転送ゲート構造１１８は、それぞれ基板１０２の上に配置された転送ゲート電極と、転送ゲート電極と基板１０２の間に配置された転送ゲート誘電体と、を含む。様々な実施形態において、転送ゲート構造１１８を形成するプロセスは、基板１０２の上に転送ゲート誘電体を堆積させる（例えば、物理蒸着法（physical vapor deposition, PVD）、化学気相堆積法（chemical vapor deposition, CVD）、原子層堆積法（atomic layer deposition, ALD）等によって）ことと、転送ゲート誘電体上に転送ゲート電極を堆積させる（例えば、ＰＶＤ、ＣＶＤ、スパッタリング、電気めっき等によって）ことと、転送ゲート電極および転送ゲート誘電体に対してパターニングプロセスを行うことと、を含む。様々な実施形態において、転送ゲート構造１１８は、図２Ａ～図２Ｃに図示および／または説明されるように、各転送ゲート構造がゲート突起を覆うゲート本体を含むように形成され、ゲート突起は、ゲート本体から基板１０２の前面１０２ｆに連続的に延伸する。
【0044】
図８の断面図８００に示すように、相互接続構造１０４は、基板１０２の前面１０２ｆに形成される。相互接続構造１０４は、コンタクトエッチストップ層（ＣＥＳＬ）３０２、相互接続誘電体構造１２０、複数の導電性ビア１２２、および複数の導電性ワイヤ１２４を含む。様々な実施形態において、コンタクトエッチストップ層（ＣＥＳＬ）３０２および相互接続誘電体構造１２０は、ＰＶＤプロセス、ＣＶＤプロセス、ＡＬＤプロセス、他適切な成長または堆積プロセス、またはこれらの任意の組み合わせ等の１つまたはそれ以上の堆積プロセスによって形成することができる。さらなる実施形態において、複数の導電性ビア１２２および複数の導電性ワイヤ１２４は、１つまたはそれ以上の堆積プロセス、１つまたはそれ以上のパターニングプロセス、１つまたはそれ以上の平坦化プロセス、他の適切な製造プロセス、またはこれらの任意の組み合わせによって形成することができる。
【0045】
図９の断面図９００に示すように、相互接続構造１０４に接合された第２チップ４０４を提供する。様々な実施形態において、第２チップ４０４は、第２基板４２２の前面４２２ｆに沿って配置された第２相互接続構造４３０と、第２基板４２２内に、および／または上に配置された第２の複数の半導体デバイス４２８と、を含む。様々な実施形態において、第２チップ４０４は、共晶接合（eutectic bonding）プロセス、融着接合（fusion bonding）プロセス、ハイブリッド接合（hybrid bonding）プロセス、または他の適切な接合プロセスによって、相互接続構造１０４に接合される。
【0046】
図１０の断面図１０００に示すように、裏面接合構造４２０および複数の貫通基板ビア（ＴＳＶ）４２６は、第２基板４２２の上に、および／または中に形成される。いくつかの実施形態において、裏面接合構造４２０および複数の貫通基板ビア（ＴＳＶ）は、１つまたはそれ以上の堆積プロセス、１つまたはそれ以上のパターニングプロセス、１つまたはそれ以上の平坦化プロセス、１つまたはそれ以上のイオン注入プロセス、他の適切な製造プロセス、またはこれらの任意の組み合わせによって形成することができる。
【0047】
図１１の断面図１１００に示すように、第２チップ４０４に接合された第１チップ４０２を提供する。いくつかの実施形態において、第１チップ４０２は、第１基板４０８、第１相互接続構造４１０、および第１基板４０８内に、および／または上に配置された第１の複数の半導体デバイス４１２を含む。様々な実施形態において、第１チップ４０２は、共晶接合プロセス、融着接合プロセス、ハイブリッド接合プロセス、または他の適切な接合プロセスによって、第２チップ４０４に接合される。
【0048】
図１２の断面図１２００に示すように、基板１０２に対して薄化プロセスを行って、基板１０２の初期の厚さＴｉを厚さＴｓまで減らす。様々な実施形態において、薄化プロセスは、機械的研削プロセス、化学機械的平坦化（chemical mechanical planarization, CMP）プロセス、エッチングプロセス、他の薄化プロセス、またはこれらの任意の組み合わせを実行することを含む。
【0049】
上面図１３００ａの線Ａ－Ａ’および線Ｂ－Ｂ’に沿ってそれぞれ作成された図１３Ａの上面視図１３００ａおよび図１３Ｂ～図１３Ｃの断面図１３００ｂ～１３００ｃに示すように、いくつかの実施形態において、基板１０２の裏面１０２ｂの上にハードマスク構造１３０２が形成される。注意すべきこととして、容易に示すために、図１３Ａ～図１３Ｂおよび図５～図１９Ｂの方法における他の後続の図からは、第１チップ（図１２の４０２）、第２チップ（図１２の４０４）、および相互接続構造（図１２の１０４）の一部が省略されている。様々な実施形態において、ハードマスク構造１３０２は、複数の部品を含み、第１ハードマスク部品は、フローティング拡散ノード１０８の上に合わせて配置され、複数の周辺ハードマスク部品は、対応するウェル領域１１０に合わせて配置される。いくつかの実施形態において、第１ハードマスク部品は、各個々の周辺ハードマスク部品よりも大きい。
【0050】
上面図１４００ａの線Ａ－Ａ’および線Ｂ－Ｂ’に沿ってそれぞれ作成された図１４Ａの上面図１４００ａおよび図１４Ｂ～図１４Ｃの断面図１４００ｂ～１４００ｃに示すように、いくつかの実施形態において、ハードマスク構造１３０２の上に上部誘電体構造１４０２が形成される。いくつかの実施形態において、上部誘電体構造１４０２は、第１誘電体層１４０４、第２誘電体層１４０６、および第３誘電体層１４０８を含む。
【0051】
上面図１５００ａの線Ａ－Ａ’および線Ｂ－Ｂ’に沿ってそれぞれ作成された図１５Ａの上面図１５００ａおよび図１５Ｂ～図１５Ｃの断面図１５００ｂ～１５００ｃに示すように、いくつかの実施形態において、上部誘電体構造１４０２の上にフォトレジスト１５０２が形成される。様々な実施形態において、フォトレジスト１５０２は、上部誘電体構造１４０２の上に複数の開口１５０４を定義する側壁を含むように形成される。様々な実施形態において、図１５Ｂの断面図１５００ｂに示すように、開口１５０４の１つまたはそれ以上の幅は、ハードマスク構造１３０２の対応する下部ハードマスク部品の幅よりも小さい。
【0052】
上面図１６００ａの線Ａ－Ａ’および線Ｂ－Ｂ’に沿ってそれぞれ作成された図１６Ａの上面図１６００ａおよび図１６Ｂ～図１６Ｃの断面図１６００ｂ～１６００ｃに示すように、いくつかの実施形態において、基板１０２に対してエッチングプロセスを行い、第１深さｄｐ１を有する複数の第１部品１６０２および第２深さｄｐ２を有する複数の第２部品１６０４を含む分離構造トレンチを形成する。様々な実施形態において、基板１０２は、エッチングプロセス中にハードマスク構造１３０２よりも速くエッチングされるため、第１深さｄｐ１は、第２深さｄｐ２よりも浅い。いくつかの実施形態において、基板１０２とハードマスク構造１３０２のエッチング速度比は、約２：１から１５：１、または他の適切な値の範囲内である。さらなる実施形態において、ハードマスク構造１３０２の厚さは、分離構造トレンチを形成するために使用されるエッチングプロセス中の基板１０２とハードマスク構造１３０２のエッチング速度比に基づいて決定することができる。様々な実施形態において、エッチングプロセスは、ドライエッチプロセス、ウェットエッチプロセス、またはその組み合わせであってもよい。ハードマスク構造１３０２がエッチングプロセス中に基板１０２よりも遅くエッチングされることにより、分離構造トレンチの第１部品１６０２の深さは、ハードマスク構造１３０２により減少する。これにより、第１深さｄｐ１が第２深さｄｐ２よりもある程度浅くなるため、それにより、エッチングプロセス中のフローティング拡散ノード１０８および／またはウェル領域１１０の損傷を防ぐことができる。
【0053】
上面図１７００ａの線Ａ－Ａ’および線Ｂ－Ｂ’に沿ってそれぞれ作成された図１７Ａの上面図１７００ａおよび図１７Ｂ～図１７Ｃの断面図１７００ｂ～１７００ｃに示すように、いくつかの実施形態において、基板１０２の上に、および／または中に、トレンチ充填材料１７０２が形成される。様々な実施形態において、トレンチ充填材料１７０２は、ＣＶＤプロセス、ＰＶＤプロセス、ＡＬＤプロセス、スパッタリングプロセス、電気めっきプロセス、または他適切な成長または堆積プロセスによって形成される。
【0054】
上面図１８００ａの線Ａ－Ａ’および線Ｂ－Ｂ’に沿ってそれぞれ作成された図１８Ａの上面図１８００ａおよび図１８Ｂ～図１８Ｃの断面図１８００ｂ～１８００ｃに示すように、いくつかの実施形態において、トレンチ充填材料（図１７Ａ～図１７Ｃの１７０２）に対して平坦化プロセスを行い、それにより、複数の長尺状分離部品１１４、中間分離部品１１６ｍ、および複数の周辺分離部品１１６ｐを含む分離構造１１２を定義する。様々な実施形態において、複数の短尺状分離部品１１６ｍ、１１６ｐは、画素領域１０３ａ～１０３ｄの交差部分に配置された中間分離部品１１６ｍと、複数のウェル領域１１０に合わせて配置された複数の周辺分離部品１１６ｐと、を含む。様々な実施形態において、フォトレジスト（図１７Ａ～図１７Ｃの１５０２）を形成する前にハードマスク構造（図１７Ａ～図１７Ｃの１３０２）を配置することによって、分離構造１１２の長尺状分離部品１１４、中間分離部品１１６ｍ、および周辺分離部品１１６ｐを単一のフォトリソグラフィプロセスによって形成することができる。その結果、重複や誤差の問題が軽減され、フローティング拡散ノード１０８およびウェル領域１１０への損傷が減少する。
【0055】
上面図１９００ａの線Ａ－Ａ’に沿って作成された図１９Ａの上面図１９００ａおよび図１９Ｂの断面図１９００ｂに示すように、いくつかの実施形態において、基板１０２の裏面１０２ｂの上に、格子構造４３４、複数の光フィルタ４３２、および複数のマイクロレンズ４３６が形成される。容易に示すため、図１９Ａの画素領域１０３ａ～１０３ｄの上に光フィルタ４３２、格子構造４３４、およびマイクロレンズ４３６を示し、基板１０２の上の他の領域からは、これらを省略する。格子構造４３４は、分離構造１１２を直接覆い、基板１０２の上に格子材料を堆積させて、格子材料をパターン化して格子構造４３４を形成することにより形成することができる。光フィルタ４３２は、複数の光フィルタ４３２に対応する各カラーフィルタ層を堆積させて、パターン化することにより形成することができる。様々な実施形態において、マイクロレンズ４３６は、光フィルタ４３２の上にマイクロレンズ材料を堆積させて、マイクロレンズ材料をパターン化して複数のマイクロレンズ４３６を形成することにより形成することができる。
【0056】
図２０は、複数の分離部品を有する分離構造によって分離された複数のウェル領域および複数の画素領域を含むイメージセンサを形成するための方法２０００のいくつかの実施形態を示したものである。方法２０００は、一連の動作または事象として図示および／または説明されるが、注意すべきこととして、方法は、示された順序または動作に限定されるものではない。したがって、いくつかの実施形態において、動作は、示された順序とは異なる順序で実行されてもよく、および／または同時に実行されてもよい。さらに、いくつかの実施形態において、示された動作または事象は、複数の行為または事象に細分化されてもよく、これらは別々の時間に、または他の動作またはサブ動作と同時に実行してもよい。いくつかの実施形態において、いくつかの示された動作または事象を省略してもよく、他の示されていない動作または事象を含んでもよい。
【0057】
【0058】
動作２００４において、複数の画素領域の交差部分にフローティング拡散ノードを形成し、複数の画素領域の角部に複数のウェル領域を形成する。図６は、動作２００４のいくつかの実施形態に対応する断面図６００を示したものである。
【0059】
【0060】
【0061】
【0062】
【0063】
動作２０１４において、基板の裏面にハードマスク構造を形成する。ハードマスク構造は、フローティング拡散ノードおよびウェル領域に合わせて配置されたハードマスク部品を含む。図１３Ａ～図１３Ｃは、動作２０１４のいくつかの実施形態に対応する様々な図を示したものである。
【0064】
動作２０１６において、ハードマスク構造の上にフォトレジストを形成する。フォトレジストは、ハードマスク構造の上にあり、且つ複数の画素領域の周辺を取り囲む開口を定義する側壁を含む。図１５Ａ～図１５Ｃは、動作２０１６のいくつかの実施形態に対応する様々な図を示したものである。
【0065】
動作２０１８において、基板に対してエッチングプロセスを行い、基板内に第１深さを有する複数の第１部品および第１深さよりも深い第２深さを有する複数の第２部品を含む分離構造トレンチを形成する。第１部品は、ハードマスク部品に合わせて配置される。図１６Ａ～図１６Ｃは、動作２０１８のいくつかの実施形態に対応する様々な図を示したものである。
【0066】
動作２０２０において、分離構造トレンチ内に分離構造を形成し、分離構造は、複数の長尺状分離部品、中間分離部品、および複数の周辺分離部品を含む。長尺状分離部品は、第１高さを有し、中間および周辺分離部品は、第１高さよりも低い第２高さを有する。図１７Ａ～図１７Ｃおよび図１８Ａ～図１８Ｃは、動作２０２０のいくつかの実施形態に対応する様々な図を示したものである。
【0067】
動作２０２２において、裏面の上に複数の光フィルタを形成し、複数の光フィルタの上に複数のマイクロレンズを形成する。図１９Ａ～図１９Ｂは、動作２０２２のいくつかの実施形態に対応する様々な図を示したものである。
【0068】
いくつかの実施形態において、注意すべきこととして、図５～図１９Ｂの方法は、図５～図８から図１２～図１９Ｂへ代わりに進む（つまり、図９～図１１をスキップする）ことができる。このような実施形態において、第１チップ（図１２の４０２）と第２チップ（図１２の４０４）を省略し、基板（図８の１０２）の上に相互接続構造（図８の１０４）を形成した直後に、図１２の薄化プロセスを行ってもよい。
【0069】
図２１～図２３を参照すると、断面図２１００～２３００は、図１３Ａ～図１３Ｃおよび図１４Ａ～図１４Ｃの動作の代わりに実行可能な代替動作を示したものである。１つの実施形態において、図５～図１９Ｂの方法は、図５～図１２から図２１へ代わりに進み、その後、図２１から図１５Ａ～図１９Ｂへ代わりに進む（つまり、図１３Ａ～図１３Ｃおよび図１４Ａ～図１４Ｃの動作をスキップする）ことができる。別の実施形態において、図５～図１９Ｂの方法は、図５～図１２から図２２へ代わりに進み、その後、図２２から図１５Ａ～図１９Ｂへ代わりに進む（つまり、図１３Ａ～図１３Ｃおよび図１４Ａ～図１４Ｃの動作をスキップする）ことができる。さらに別の実施形態において、図５～図１９Ｂの方法は、図５～図１２から図２３へ代わりに進み、その後、図２３から図１５Ａ～図１９Ｂへ代わりに進む（つまり、図１３Ａ～図１３Ｃおよび図１４Ａ～図１４Ｃの動作をスキップする）ことができる。
【0070】
図２１の断面図２１００に示すように、基板１０２の裏面１０２ｂにハードマスク構造１３０２および上部誘電体構造１４０２が形成される。様々な実施形態において、ハードマスク構造１３０２は、ハードマスク層の多層スタックを含む。例えば、ハードマスク構造１３０２は、第１ハードマスク層２１０２、第２ハードマスク層２１０４、および第３ハードマスク層２１０６を含むことができる。第１ハードマスク層２１０２は、基板１０２上に配置され、第２ハードマスク層２１０４は、第１ハードマスク層２１０２上に配置され、第３ハードマスク層２１０６は、第２ハードマスク層２１０４上に配置される。様々な実施形態において、第１、第２、および第３ハードマスク層２１０２～２１０６は、同じ材料（例えば、酸化物、窒化物等）を含む。さらなる実施形態において、第１ハードマスク層２１０２は、第１材料（例えば、二酸化ケイ素）、第２ハードマスク層２１０４は、第２材料（例えば、窒化ケイ素）、および第３ハードマスク層２１０６は、第３材料（例えば、炭化ケイ素）を含み、第１材料、第２材料、および第３材料は、互いに異なる。ハードマスク構造１３０２が多層スタックから構成されることによって、図１６Ａ～１６Ｃのエッチングプロセスにおいてハードマスク構造１３０２のエッチング速度を適切に設定し、第１部品（図１６Ａ～図１６Ｃの１６０２）が第１深さｄｐ１を有するようにすることができる。様々な実施形態において、ハードマスク構造１３０２は、フローティング拡散ノード１０８およびウェル領域１１０をそれぞれ覆うハードマスク部品（例えば、図１３Ａの上面図１３００ａに示す）を含む。
【0071】
図２２の断面図２２００に示すように、基板１０２の裏面１０２ｂにハードマスク構造１３０２および上部誘電体構造１４０２が形成される。いくつかの実施形態において、ハードマスク構造１３０２は、単一のハードマスク層を含む。さらに、上部誘電体構造１４０２は、第１誘電体層１４０４、第２誘電体層１４０６、および第３誘電体層１４０８を含み、ハードマスク構造１３０２は、第１誘電体層１４０４に埋め込まれ、基板１０２の裏面１０２ｂから垂直にオフセットされる。様々な実施形態において、ハードマスク構造１３０２は、フローティング拡散ノード１０８およびウェル領域１１０をそれぞれ覆うハードマスク部品（例えば、図１３Ａの上面図１３００ａに示す）を含む。
【0072】
図２３の断面図２３００に示すように、基板１０２の裏面１０２ｂにハードマスク構造１３０２および上部誘電体構造１４０２が形成される。様々な実施形態において、ハードマスク構造１３０２は、ハードマスク層の多層スタックを含む。例えば、ハードマスク構造１３０２は、第１のハードマスク層２３０２および第２のハードマスク層２３０４を含むことができる。様々な実施形態において、第１および第２ハードマスク層２３０２～２３０４は、同じ材料（例えば、酸化物、窒化物等）を含む。さらなる実施形態において、第１ハードマスク層２３０２は、第１材料（例えば、二酸化ケイ素）を含み、第２ハードマスク層２３０４は、第１の材料とは異なる第２材料（例えば、窒化ケイ素）を含む。ハードマスク構造１３０２が多層スタックで構成されることによって、図１６Ａ～図１６Ｃのエッチングプロセスにおいてハードマスク構造１３０２のエッチング速度を適切に設定し、第１部品（図１６Ａ～図１６Ｃの１６０２）が第１深さｄｐ１を有するようにすることができる。様々な実施形態において、ハードマスク構造１３０２は、フローティング拡散ノード１０８およびウェル領域１１０をそれぞれ覆うハードマスク部品（例えば、図１３Ａの上面図１３００ａに示す）を含む。さらに、上部誘電体構造１４０２は、第１誘電体層１４０４、第２誘電体層１４０６、および第３誘電体層１４０８を含み、ハードマスク構造１３０２は、第１の誘電体層１４０４に埋め込まれ、基板１０２の裏面１０２ｂに垂直にオフセットされる。
【0073】
したがって、いくつかの実施形態において、本発明は、基板内に配置された複数の画素領域と、複数の画素領域の交差部分に配置されたフローティング拡散ノードと、フローティング拡散ノードの辺縁の対角線上に配置された複数のウェル領域と、を含むイメージセンサに関するものである。さらに、分離構造は、基板内に配置され、複数の長尺状分離部品と、交差部分に配置された中間分離部品と、ウェル領域に合わせて配置された周辺分離部品と、を含む。長尺状分離部品は、第１高さを有し、中間および周辺分離部品は、第１高さよりも低い第２高さを有する。
【0074】
いくつかの実施形態において、本発明は、イメージセンサを提供する。イメージセンサは、基板内に配置された複数の光検出器を含み、光検出器は、複数の画素領域内にそれぞれ配置される。また、複数の画素領域の中間領域において基板の前面に沿って配置されたフローティング拡散ノードと、複数の画素領域の角部において基板内に配置された複数のウェル領域と、基板の裏面に延伸する分離構造と、を含み、分離構造は、隣接する画素領域の間に配置された複数の長尺状分離部品と、フローティング拡散ノードに合わせて配置された中間分離部品と、複数のウェル領域に合わせて配置された複数の周辺分離部品と、を含み、長尺状分離部品は、第１高さを有し、中間および周辺分離部品は、第１高さよりも低い第２高さを有する。１つの実施形態において、ウェル領域は、複数の光検出器のうちの対応する光検出器によってフローティング拡散ノードからそれぞれ分離される。１つの実施形態において、イメージセンサは、さらに、ウェル領域を直接覆い、且つ電気的に結合された複数の導電性グランドビアを含む。１つの実施形態において、分離構造、フローティング拡散ノード、および複数のウェル領域は、少なくとも４回の回転対称性を有する。１つの実施形態において、上面図から見ると、中間分離部品および周辺分離部品は、それぞれ十字形を有し、断面図から見ると、中間分離部品および周辺分離部品は、それぞれ矩形を有する。１つの実施形態において、ウェル領域は、第１ドーピング型を有し、光検出器は、第２ドーピング型を有し、フローティング拡散ノードは、第２ドーピング型を有し、第１ドーピング型は、第２ドーピング型とは反対であり、フローティング拡散ノードおよびウェル領域のドーピング濃度は、光検出器のドーピング濃度よりも高い。１つの実施形態において、イメージセンサは、さらに、画素領域を覆う複数のゲート構造を含み、フローティング拡散ノードと複数のウェル領域のうち最も近いウェル領域の間の最小距離は、複数のゲート構造における個別ゲート構造の幅よりも大きい。１つの実施形態において、複数のゲート構造は、それぞれ前面に配置されたゲート本体と、前面に延伸するゲート突起と、を含み、ゲート突起は、フローティング拡散ノードと複数のウェル領域の間に直接横方向に配置される。１つの実施形態において、基板の前面と中間分離部品の間の距離は、フローティング拡散ノードの高さよりも大きい。１つの実施形態において、中間分離部品の幅および長さは、複数の周辺分離部品における個々の周辺分離部品の幅および長さよりも大きい。
【0075】
いくつかの実施形態において、本発明は、イメージセンサを提供する。イメージセンサは、基板内に配置された複数の画素領域と、基板の前面に配置された複数の転送ゲート構造と、を含み、転送ゲート構造は、それぞれ複数の画素領域内に配置される。また、複数の画素領域の交差部分において基板内に配置されたフローティング拡散ノードと、基板内に配置された複数のウェル領域と、を含み、ウェル領域は、それぞれフローティング拡散ノードの対応する辺縁の対角線上に位置する。また、基板の裏面に延伸し、且つ複数の画素領域の間に横方向に延伸する分離構造を含み、分離構造は、フローティング拡散ノードと配置された中間分離部品と、ウェル領域と配置された複数の周辺分離部品と、中間分離部品と周辺分離部品の間に横方向に延伸する複数の長尺状分離部品と、を含み、長尺状分離部品の第１の深さは、中間および周辺分離部品の第２の深さよりも深い。１つの実施形態において、フローティング拡散ノードとウェル領域の間の最小距離は、フローティング拡散ノードの対角線長よりも大きい。１つの実施形態において、イメージセンサは、さらに、基板の前面に配置されたエッチストップ層を含み、長尺状分離部品は、エッチストップ層に直接接触し、中間および周辺分離部品は、エッチストップ層から垂直方向にオフセットされる。１つの実施形態において、中間分離部品の長さは、フローティング拡散ノードの長さと等しく、中間分離部品の幅は、フローティング拡散ノードの幅と等しい。１つの実施形態において、複数の長尺状分離部品のうちの第１長尺状分離部品は、複数の周辺分離部品のうちの第１周辺分離部品の側壁と揃えられた第１側壁を含み、第１長尺状分離部品は、中間分離部品の側壁と揃えられ、且つ第１側壁と直交する第２側壁を含む。
【0076】
いくつかの実施形態において、本発明は、イメージセンサの形成方法を提供する。この方法は、基板内に複数の光検出器を形成し、光検出器が、それぞれ複数の画素領域内に配置されることと、基板をドーピングして、複数の画素領域の交差部分にフローティング拡散ノードを形成し、フローティング拡散ノードの辺縁の対角線上に複数のウェル領域を形成することと、基板の裏面にハードマスク構造を形成し、ハードマスク構造が、フローティング拡散ノードに合わせて配置された第１ハードマスク部品と、ウェル領域に合わせて配置された複数の第２のハードマスク部品と、を含むことと、ハードマスク構造が設置された基板に対してエッチングプロセスを行って、基板内に分離構造トレンチを形成し、分離構造トレンチが、第１深さを有する複数の第１部品と、第１深さよりも深い第２深さを有する複数の第２部品と、を含み、第１部品が、フローティング拡散ノードおよびウェル領域に合わせて配置されることと、分離構造トレンチ内に分離構造を形成し、分離構造が、第１深さを有する中間分離部品および複数の周辺分離部品と、第２深さを有する複数の長尺状分離部品と、を含むことと、を含む。１つの実施形態において、分離構造を形成することは、分離構造トレンチ内にトレンチ充填層を堆積させ、トレンチ充填層が、ハードマスク構造の側壁に接触することと、トレンチ充填層およびハードマスク構造に対して平坦化プロセスを行うことと、を含む。１つの実施形態において、第１ハードマスク部品の幅は、第２ハードマスク部品の幅よりも大きい。１つの実施形態において、第２ハードマスク部品は、それぞれ複数の光検出器のうちの対応する光検出器によって、第１ハードマスク部品から横方向にオフセットされる。１つの実施形態において、ハードマスク構造は、第１のハードマスク層と、第１ハードマスク層を覆う第２ハードマスク層と、を含む。
【0077】
上記の内容は、当業者が本発明の態様をより理解できるようにするために、いくつかの実施形態の特徴を概説したものである。本発明を基礎として、ここで説明した実施形態の同じ目的を実行する、および／または同じ利点を達成するために、他のプロセスおよび構造を設計または修正することができることを、当業者は理解すべきである。また、このような同等の構造が本発明の精神および範囲から逸脱しないこと、そして、本発明の精神および範囲から逸脱することなく、ここで様々な変更、置換、および代替を行うことができることを、当業者は認識すべきである。
【産業上の利用可能性】
【0078】
本発明は、新しいイメージセンサおよびイメージセンサの形成方法を提供する。
【符号の説明】
【0079】
１００ａ、２００ａ、１３００ａ、１４００ａ、１５００ａ、１６００ａ、１７００ａ、１８００ａ、１９００ａ 上面図
１００ｂ、１００ｃ、２００ｂ、２００ｃ、３００ａ、３００ｂ、４００ａ、４００ｂ、５００、６００、７００、８００、９００、１０００、１１００、１２００、１３００ｂ、１３００ｃ、１４００ｂ、１４００ｃ、１５００ｂ、１５００ｃ、１６００ｂ、１６００ｃ、１７００ｂ、１７００ｃ、１８００ｂ、１８００ｃ、１９００ｂ、２１００、２２００、２３００ 断面図
１０２ 基板
１０２ｂ、４２２ｂ 裏面
１０２ｆ、４２２ｆ 前面
１０３ 画素領域
１０３ａ 第１画素領域
１０３ｂ 第２画素領域
１０３ｃ 第３画素領域
１０３ｄ 第４画素領域
１０４ 相互接続構造
１０６ 光検出器
１０８ フローティング拡散ノード
１１０ ウェル領域
１１２ 分離構造
１１４ 分離部品／長尺状分離部品
１１６ｍ 分離部品／短尺状分離部品／中間分離部品
１１６ｐ 分離部品／短尺状分離部品／周辺分離部品
１１８ 転送ゲート構造
１１８ａ ゲート本体
１１８ｂ ゲート突起
１２０ 相互接続誘電体構造
１２２、４１８ 導電性ビア
１２４、４１６ 導電性ワイヤ
１２６ エッチストップ層
３０２ コンタクトエッチストップ層（ＣＥＳＬ）
４０２ 第１チップ
４０４ 第２チップ
４０６ 画素チップ
４０８ 第１基板
４１０ 第１相互接続構造
４１２、４２８ 半導体デバイス
４１４ 誘電体構造
４２０ 裏面接合構造
４２２ 第２基板
４２４ 接合誘電体構造
４２６ 貫通基板ビア（ＴＳＶ）
４３０ 第２相互接続構造
４３２ 光フィルタ
４３４ 格子構造
４３６ マイクロレンズ
１３０２ ハードマスク構造
１４０２ 上部誘電体構造
１４０４ 第１誘電体層
１４０６ 第２誘電体層
１４０８ 第３誘電体層
１５０２ フォトレジスト
１５０４ 開口
１６０２ 第１部品
１６０４ 第２部品
１７０２ トレンチ充填材料
２０００ 方法
２００２、２００４、２００６、２００８、２０１０、２０１２、２０１４、２０１６、２０１８、２０２０、２０２２ 動作
２１０２、２３０２ 第１ハードマスク層
２１０４、２３０４ 第２ハードマスク層
２１０６ 第３ハードマスク層
ｄ１ 第１距離
ｄｐ１ 第１深さ
ｄｐ２ 第２深さ
ｈ１ 第１高さ
ｈ２ 第２高さ
Ｔｉ、Ｔｓ 厚さ
ｗ１ 第１幅
ｗ２ 第２幅
１００ｂ、１００ｃ、２００ｂ、２００ｃ、３００ａ、３００ｂ、４００ａ、４００ｂ、５００、６００、７００、８００、９００、１０００、１１００、１２００、１３００ｂ、１３００ｃ、１４００ｂ、１４００ｃ、１５００ｂ、１５００ｃ、１６００ｂ、１６００ｃ、１７００ｂ、１７００ｃ、１８００ｂ、１８００ｃ、１９００ｂ、２１００、２２００、２３００ 断面図
１０２ 基板
１０２ｂ、４２２ｂ 裏面
１０２ｆ、４２２ｆ 前面
１０３ 画素領域
１０３ａ 第１画素領域
１０３ｂ 第２画素領域
１０３ｃ 第３画素領域
１０３ｄ 第４画素領域
１０４ 相互接続構造
１０６ 光検出器
１０８ フローティング拡散ノード
１１０ ウェル領域
１１２ 分離構造
１１４ 分離部品／長尺状分離部品
１１６ｍ 分離部品／短尺状分離部品／中間分離部品
１１６ｐ 分離部品／短尺状分離部品／周辺分離部品
１１８ 転送ゲート構造
１１８ａ ゲート本体
１１８ｂ ゲート突起
１２０ 相互接続誘電体構造
１２２、４１８ 導電性ビア
１２４、４１６ 導電性ワイヤ
１２６ エッチストップ層
３０２ コンタクトエッチストップ層（ＣＥＳＬ）
４０２ 第１チップ
４０４ 第２チップ
４０６ 画素チップ
４０８ 第１基板
４１０ 第１相互接続構造
４１２、４２８ 半導体デバイス
４１４ 誘電体構造
４２０ 裏面接合構造
４２２ 第２基板
４２４ 接合誘電体構造
４２６ 貫通基板ビア（ＴＳＶ）
４３０ 第２相互接続構造
４３２ 光フィルタ
４３４ 格子構造
４３６ マイクロレンズ
１３０２ ハードマスク構造
１４０２ 上部誘電体構造
１４０４ 第１誘電体層
１４０６ 第２誘電体層
１４０８ 第３誘電体層
１５０２ フォトレジスト
１５０４ 開口
１６０２ 第１部品
１６０４ 第２部品
１７０２ トレンチ充填材料
２０００ 方法
２００２、２００４、２００６、２００８、２０１０、２０１２、２０１４、２０１６、２０１８、２０２０、２０２２ 動作
２１０２、２３０２ 第１ハードマスク層
２１０４、２３０４ 第２ハードマスク層
２１０６ 第３ハードマスク層
ｄ１ 第１距離
ｄｐ１ 第１深さ
ｄｐ２ 第２深さ
ｈ１ 第１高さ
ｈ２ 第２高さ
Ｔｉ、Ｔｓ 厚さ
ｗ１ 第１幅
ｗ２ 第２幅
【図1A】
【図1B】
【図1C】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図14C】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【図16C】
【図17A】
【図17B】
【図17C】
【図18A】
【図18B】
【図18C】
【図19A】
【図19B】
【図20】
【図21】
【図22】
【図23】
【手続補正書】
【提出日】2023-05-16
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
基板内に配置され、それぞれが複数の画素領域内に配置された複数の光検出器と、
前記複数の画素領域の中間領域において前記基板の前面に沿って配置されたフローティング拡散ノードと、
前記複数の画素領域の角部において前記基板内に配置された複数のウェル領域と、
前記基板の裏面に延伸する分離構造と、
を含み、前記分離構造が、隣接する画素領域の間に配置された複数の長尺状分離部品と、フローティング拡散ノードに合わせて配置された中間分離部品と、前記複数のウェル領域に合わせて配置された複数の周辺分離部品と、を含み、前記長尺状分離部品が、第１高さを有し、前記中間および周辺分離部品が、前記第１高さよりも低い第２高さを有するイメージセンサ。
前記複数の画素領域の中間領域において前記基板の前面に沿って配置されたフローティング拡散ノードと、
前記複数の画素領域の角部において前記基板内に配置された複数のウェル領域と、
前記基板の裏面に延伸する分離構造と、
を含み、前記分離構造が、隣接する画素領域の間に配置された複数の長尺状分離部品と、フローティング拡散ノードに合わせて配置された中間分離部品と、前記複数のウェル領域に合わせて配置された複数の周辺分離部品と、を含み、前記長尺状分離部品が、第１高さを有し、前記中間および周辺分離部品が、前記第１高さよりも低い第２高さを有するイメージセンサ。
【請求項2】
前記ウェル領域が、前記複数の光検出器のうちの対応する光検出器によって前記フローティング拡散ノードからそれぞれ分離された請求項１に記載のイメージセンサ。
【請求項3】
上面図から見ると、前記中間分離部品および前記周辺分離部品が、それぞれ十字形を有し、断面図から見ると、前記中間分離部品および前記周辺分離部品が、それぞれ矩形を有する請求項１に記載のイメージセンサ。
【請求項4】
前記画素領域を覆う複数のゲート構造をさらに含み、
前記フローティング拡散ノードと前記複数のウェル領域のうち最も近いウェル領域の間の最小距離が、前記複数のゲート構造における個々のゲート構造の幅よりも大きい請求項１に記載のイメージセンサ。
前記フローティング拡散ノードと前記複数のウェル領域のうち最も近いウェル領域の間の最小距離が、前記複数のゲート構造における個々のゲート構造の幅よりも大きい請求項１に記載のイメージセンサ。
【請求項5】
前記基板の前記前面と前記中間分離部品の間の距離が、前記フローティング拡散ノードの高さよりも大きい請求項１に記載のイメージセンサ。
【請求項6】
基板内に配置された複数の画素領域と、
前記基板の前面に配置され、それぞれが前記複数の画素領域内に配置された複数の転送ゲート構造と、
前記複数の画素領域の交差部分において前記基板内に配置されたフローティング拡散ノードと、
基板内に配置され、それぞれが前記フローティング拡散ノードの対応する辺縁の対角線上に配置された複数のウェル領域と、
前記基板の裏面に延伸し、且つ前記複数の画素領域の間に横方向に延伸する分離構造と、
を含み、前記分離構造が、前記フローティング拡散ノードと配置された中間分離部品と、前記ウェル領域と配置された複数の周辺分離部品と、前記中間分離部品と前記周辺分離部品の間に横方向に延伸する複数の長尺分離部品と、を含み、前記長尺分離部品の第１深さが、前記中間および周辺分離部品の第２深さよりも深いイメージセンサ。
前記基板の前面に配置され、それぞれが前記複数の画素領域内に配置された複数の転送ゲート構造と、
前記複数の画素領域の交差部分において前記基板内に配置されたフローティング拡散ノードと、
基板内に配置され、それぞれが前記フローティング拡散ノードの対応する辺縁の対角線上に配置された複数のウェル領域と、
前記基板の裏面に延伸し、且つ前記複数の画素領域の間に横方向に延伸する分離構造と、
を含み、前記分離構造が、前記フローティング拡散ノードと配置された中間分離部品と、前記ウェル領域と配置された複数の周辺分離部品と、前記中間分離部品と前記周辺分離部品の間に横方向に延伸する複数の長尺分離部品と、を含み、前記長尺分離部品の第１深さが、前記中間および周辺分離部品の第２深さよりも深いイメージセンサ。
【請求項7】
前記フローティング拡散ノードとウェル領域の間の最小距離が、前記フローティング拡散ノードの対角線長よりも大きい請求項６に記載のイメージセンサ。
【請求項8】
前記中間分離部品の長さが、前記フローティング拡散ノードの長さと実質的に等しく、前記中間分離部品の幅が、前記フローティング拡散ノードの幅と実質的に等しい請求項６に記載のイメージセンサ。
【請求項9】
基板内に複数の光検出器を形成し、前記光検出器が、それぞれ複数の画素領域内に配置されることと、
前記基板をドーピングして、前記複数の画素領域の交差部分にフローティング拡散ノードを形成し、前記フローティング拡散ノードの辺縁の対角線上に複数のウェル領域を形成することと、
前記基板の裏面にハードマスク構造を形成し、前記ハードマスク構造が、前記フローティング拡散ノードに合わせて配置された第１ハードマスク部品と、前記ウェル領域に合わせて配置された複数の第２ハードマスク部品と、を含むことと、
前記ハードマスク構造が設置された前記基板に対してエッチングプロセスを行って、前記基板内に分離構造トレンチを形成し、前記分離構造トレンチが、第１深さを有する複数の第１部品と、第１深さよりも深い第２深さを有する複数の第２部品と、を含み、前記第１部品が、前記フローティング拡散ノードおよび前記ウェル領域に合わせて配置されることと、
前記分離構造を分離構造トレンチ内に形成し、前記分離構造が、第１深さを有する中間分離部品および複数の周辺分離部品と、第２深さを有する複数の長尺状分離部品と、を含むことと、
を含むイメージセンサの形成方法。
前記基板をドーピングして、前記複数の画素領域の交差部分にフローティング拡散ノードを形成し、前記フローティング拡散ノードの辺縁の対角線上に複数のウェル領域を形成することと、
前記基板の裏面にハードマスク構造を形成し、前記ハードマスク構造が、前記フローティング拡散ノードに合わせて配置された第１ハードマスク部品と、前記ウェル領域に合わせて配置された複数の第２ハードマスク部品と、を含むことと、
前記ハードマスク構造が設置された前記基板に対してエッチングプロセスを行って、前記基板内に分離構造トレンチを形成し、前記分離構造トレンチが、第１深さを有する複数の第１部品と、第１深さよりも深い第２深さを有する複数の第２部品と、を含み、前記第１部品が、前記フローティング拡散ノードおよび前記ウェル領域に合わせて配置されることと、
前記分離構造を分離構造トレンチ内に形成し、前記分離構造が、第１深さを有する中間分離部品および複数の周辺分離部品と、第２深さを有する複数の長尺状分離部品と、を含むことと、
を含むイメージセンサの形成方法。
【請求項10】
前記分離構造を形成することが、
前記分離構造トレンチ内にトレンチ充填層を堆積させ、前記トレンチ充填層が、前記ハードマスク構造の側壁に接触することと、
前記トレンチ充填層および前記ハードマスク構造に対して平坦化プロセスを行うことと、
を含む請求項９に記載の方法。
前記分離構造トレンチ内にトレンチ充填層を堆積させ、前記トレンチ充填層が、前記ハードマスク構造の側壁に接触することと、
前記トレンチ充填層および前記ハードマスク構造に対して平坦化プロセスを行うことと、
を含む請求項９に記載の方法。
【外国語明細書】