特開 2024-162161 送信装置、受信装置、及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024162161

(43)【公開日】2024-11-21

(54)【発明の名称】送信装置、受信装置、及びプログラム

(51)【国際特許分類】

   H03M 13/19 20060101AFI20241114BHJP

   H04L 1/00 20060101ALI20241114BHJP

【ＦＩ】

H03M13/19

H04L1/00 B

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023077453

(22)【出願日】2023-05-09

(71)【出願人】

【識別番号】000004352

【氏名又は名称】日本放送協会

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】230118913

【弁護士】

【氏名又は名称】杉村 光嗣

(74)【代理人】

【識別番号】100164471

【弁理士】

【氏名又は名称】岡野 大和

(74)【代理人】

【識別番号】100161148

【弁理士】

【氏名又は名称】福尾 誠

(72)【発明者】

【氏名】小泉 雄貴

(72)【発明者】

【氏名】小島 政明

(72)【発明者】

【氏名】亀井 雅

(72)【発明者】

【氏名】岡野 正寛

【テーマコード（参考）】

5J065

5K014

【Ｆターム（参考）】

5J065AB03

5J065AC02

5J065AD07

5J065AE06

5J065AH01

5K014BA05

(57)【要約】

【課題】超低受信Ｃ／Ｎ下においても安定的な衛星伝送を実現する。
【解決手段】ＩＳＤＢ－Ｓ３に規定される検査行列を用いて、符号化率がＩＳＤＢ－Ｓ３に規定されるＬＤＰＣ符号化率よりも低いＬＤＰＣ符号を生成できるように、情報ビットに所定のビットパターンのパディングビットを付加するＰＢ付加部１１３と、パディングビットが付加された情報ビットを、記検査行列を用いて符号化し、符号化率が前記ＬＤＰＣ符号化率よりも低いＬＤＰＣ符号化信号を生成するＬＤＰＣ符号化部１１４と、ＬＤＰＣ符号化信号を変調して主信号の変調シンボルを生成する変調部１１５と、主信号の変調シンボルに、フレーム同期信号、パイロット信号、及び制御信号を付加し、ＩＳＤＢ－Ｓ３に規定される変調信号フレームを構成する変調信号フレーム構成部１３と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

ＩＳＤＢ－Ｓ３に規定される検査行列を用いて、符号化率がＩＳＤＢ－Ｓ３に規定されるＬＤＰＣ符号化率よりも低いＬＤＰＣ符号を生成できるように、情報ビットに所定のビットパターンのパディングビットを付加するＰＢ付加部と、
前記パディングビットが付加された情報ビットを、前記検査行列を用いて符号化し、符号化率が前記ＬＤＰＣ符号化率よりも低いＬＤＰＣ符号化信号を生成するＬＤＰＣ符号化部と、
前記ＬＤＰＣ符号化信号を変調し、主信号の変調シンボルを生成する変調部と、
前記主信号の変調シンボルに、フレーム同期信号、パイロット信号、及び制御信号を付加し、ＩＳＤＢ－Ｓ３に規定される変調信号フレームを構成する変調信号フレーム構成部と、
を備える送信装置。

【請求項2】

前記変調信号フレーム構成部は、前記パディングビットを変調したシンボルを、前記変調信号フレームの各変調スロット内の先頭に位置する主信号の変調シンボル領域に割り当てる、請求項１に記載の送信装置。

【請求項3】

前記変調信号フレーム構成部は、前記パディングビットを変調したシンボルを、前記変調信号フレームの先頭の変調スロット内の主信号の変調シンボル領域に割り当てる、請求項１に記載の送信装置。

【請求項4】

前記変調信号フレーム構成部は、前記パディングビットを変調したシンボルの全てを前記主信号の変調シンボル領域へ割り当てる、請求項２又は３に記載の送信装置。

【請求項5】

所定の符号長のＬＤＰＣ符号化信号であるＬＤＰＣブロックの前記パディングビットのビットパターンを決定し前記ＰＢ付加部に指示するＰＢパターン指示部を更に備え、
前記ビットパターンは一定ではない、請求項１に記載の送信装置。

【請求項6】

前記ＰＢパターン指示部は、前記変調信号フレームに最初に割り当てられるＬＤＰＣブロックと、残りのＬＤＰＣブロック群とで、前記ビットパターンを異なるものとする、請求項５に記載の送信装置。

【請求項7】

請求項１に記載の送信装置から前記変調信号フレームを受信する受信装置であって、
前記フレーム同期信号、及び前記パディングビットを変調したＰＢシンボルを用いて、前記変調信号フレームの先頭を検出し、フレーム同期を行うフレーム同期部と、
前記フレーム同期が行われた前記主信号の復調を行い、復調シンボルを生成する復調部と、
前記復調シンボル及び前記パイロット信号による基準点を用いて、ＬＤＰＣブロック単位でＬＤＰＣ復号に必要なＬＬＲを算出するＬＬＲ計算部と、
前記ＬＬＲに対して、前記パディングビットに相当するＬＬＲを、前記パディングビットが０である場合には第１の所定値よりも大きい正の値に差し替え、前記パディングビットが１である場合には第２の所定値よりも小さな負の値に差し替えるＬＬＲ差替部と、
前記差し替えられたＬＬＲを元に、ＩＳＤＢ－Ｓ３に規定される前記検査行列を用いて復号を行い、復号ビット列を生成するＬＤＰＣ復号部と、
前記復号ビット列から前記パディングビットを除去するＰＢ除去部と、
を備える受信装置。

【請求項8】

前記フレーム同期部は、前記フレーム同期信号、及び前記変調信号フレームの各変調スロットの先頭に位置する主信号の変調シンボル領域に割り当てられた前記ＰＢシンボルを用いて、前記変調信号フレームの先頭を検出する、請求項７に記載の受信装置。

【請求項9】

前記フレーム同期部は、前記フレーム同期信号、及び前記変調信号フレームの先頭の変調スロット内の主信号の変調シンボル領域に割り当てられた前記ＰＢシンボルを用いて、前記変調信号フレームの先頭を検出する、請求項７に記載の受信装置。

【請求項10】

コンピュータを、請求項１に記載の送信装置として機能させるためのプログラム。

【請求項11】

コンピュータを、請求項７に記載の受信装置として機能させるためのプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、送信装置、受信装置、及びプログラムに関する。

【背景技術】

【0002】

衛星放送は、全国一律に同一の信号を伝送可能な同報性に優れた伝送システムである。そして、放送衛星は地球から３６，０００ｋｍ離れた宇宙空間で運用されることから、地上放送網や通信回線と比較して災害にも強く、有事においても信号伝送を継続可能な伝送手段の一つである。日本では衛星放送の規格として、ＩＳＤＢ－Ｓ３（非特許文献１参照）が採用されている。

【先行技術文献】

【非特許文献】

【0003】

【非特許文献1】「高度広帯域衛星デジタル放送の伝送方式（ＩＳＤＢ－Ｓ３） 標準規格 ＡＲＩＢ ＳＴＤ－Ｂ４４２．１版」、一般社団法人 電波産業会

【発明の概要】

【発明が解決しようとする課題】

【0004】

災害などの有事において安定的に衛星放送を継続するためには、受信Ｃ／Ｎのマージンを大きく取り、受信環境の変化による受信Ｃ／Ｎの低下に対応する必要がある。ＩＳＤＢ－Ｓ３規格においては、受信Ｃ／Ｎが－４．０ｄＢ程度の場合まで受信可能である。しかし、有事に衛星放送を受信することを考慮すると、受信アンテナは携帯可能な小型なものが望ましく、高い受信Ｃ／Ｎを確保することが難しい状況が考えられる。そのため、ＩＳＤＢ－Ｓ３規格では受信できないような超低受信Ｃ／Ｎ下においても、安定的に衛星伝送を実現することが求められている。

【0005】

かかる事情に鑑みてなされた本発明の目的は、ＩＳＤＢ－Ｓ３規格では受信できないような超低受信Ｃ／Ｎ下においても、安定的な衛星伝送を実現することが可能な送信装置、受信装置、及びプログラムを提供することにある。

【課題を解決するための手段】

【0006】

上記課題を解決するための本発明の要旨は、以下のとおりである。

【0007】

（１）ＩＳＤＢ－Ｓ３に規定される検査行列を用いて、符号化率がＩＳＤＢ－Ｓ３に規定されるＬＤＰＣ符号化率よりも低いＬＤＰＣ符号を生成できるように、情報ビットに所定のビットパターンのパディングビットを付加するＰＢ付加部と、前記パディングビットが付加された情報ビットを、前記検査行列を用いて符号化し、符号化率が前記ＬＤＰＣ符号化率よりも低いＬＤＰＣ符号化信号を生成するＬＤＰＣ符号化部と、前記ＬＤＰＣ符号化信号を変調し、主信号の変調シンボルを生成する変調部と、前記主信号の変調シンボルに、フレーム同期信号、パイロット信号、及び制御信号を付加し、ＩＳＤＢ－Ｓ３に規定される変調信号フレームを構成する変調信号フレーム構成部と、を備える送信装置。

【0008】

（２）前記変調信号フレーム構成部は、前記パディングビットを変調したシンボルを、前記変調信号フレームの各変調スロット内の先頭に位置する主信号の変調シンボル領域に割り当てる、（１）に記載の送信装置。

【0009】

（３）前記変調信号フレーム構成部は、前記パディングビットを変調したシンボルを、前記変調信号フレームの先頭の変調スロット内の主信号の変調シンボル領域に割り当てる、（１）に記載の送信装置。

【0010】

（４）前記変調信号フレーム構成部は、前記パディングビットを変調したシンボルの全てを前記主信号の変調シンボル領域へ割り当てる、（２）又は（３）に記載の送信装置。

【0011】

（５）所定の符号長のＬＤＰＣ符号化信号であるＬＤＰＣブロックの前記パディングビットのビットパターンを決定し前記ＰＢ付加部に指示するＰＢパターン指示部を更に備え、前記ビットパターンは一定ではない、（１）～（４）のいずれかに記載の送信装置。

【0012】

（６）前記ＰＢパターン指示部は、前記変調信号フレームに最初に割り当てられるＬＤＰＣブロックと、残りのＬＤＰＣブロック群とで、前記ビットパターンを異なるものとする、（５）に記載の送信装置。

【0013】

（７）（１）～（６）に記載の送信装置から前記変調信号フレームを受信する受信装置であって、前記フレーム同期信号、及び前記パディングビットを変調したＰＢシンボルを用いて、前記変調信号フレームの先頭を検出し、フレーム同期を行うフレーム同期部と、前記フレーム同期が行われた前記主信号の復調を行い、復調シンボルを生成する復調部と、前記復調シンボル及び前記パイロット信号による基準点を用いて、ＬＤＰＣブロック単位でＬＤＰＣ復号に必要なＬＬＲを算出するＬＬＲ計算部と、前記ＬＬＲに対して、前記パディングビットに相当するＬＬＲを、前記パディングビットが０である場合には第１の所定値よりも大きい正の値に差し替え、前記パディングビットが１である場合には第２の所定値よりも小さな負の値に差し替えるＬＬＲ差替部と、前記差し替えられたＬＬＲを元に、ＩＳＤＢ－Ｓ３に規定される前記検査行列を用いて復号を行い、復号ビット列を生成するＬＤＰＣ復号部と、前記復号ビット列から前記パディングビットを除去するＰＢ除去部と、を備える受信装置。

【0014】

（８）前記フレーム同期部は、前記フレーム同期信号、及び前記変調信号フレームの各変調スロットの先頭に位置する主信号の変調シンボル領域に割り当てられた前記ＰＢシンボルを用いて、前記変調信号フレームの先頭を検出する、（７）に記載の受信装置。

【0015】

（９）前記フレーム同期部は、前記フレーム同期信号、及び前記変調信号フレームの先頭の変調スロット内の主信号の変調シンボル領域に割り当てられた前記ＰＢシンボルを用いて、前記変調信号フレームの先頭を検出する、（７）に記載の受信装置。

【0016】

（１０）コンピュータを、（１）～（６）のいずれかに記載の送信装置として機能させるためのプログラム。

【0017】

（１１）コンピュータを、（７）～（９）のいずれかに記載の受信装置として機能させるためのプログラム。

【発明の効果】

【0018】

本発明によれば、ＩＳＤＢ－Ｓ３規格では受信できないような超低受信Ｃ／Ｎ下においても、安定的に衛星伝送を実現することが可能となる。

【図面の簡単な説明】

【0019】

【図1】第１の実施形態に係る送信装置の構成例を示すブロック図である。

【図2】第１の実施形態に係る送信装置におけるＰＢ付加部とＬＤＰＣ符号化部の処理例を示す図である。

【図3】符号化率Ｒの検査行列の一例を示す図である。

【図4】第１の実施形態に係る送信装置における変調信号フレーム構成部の第１の処理例を示す図である。

【図5】第１の実施形態に係る送信装置における変調信号フレーム構成部の第２の処理例を示す図である。

【図6】第１の実施形態に係る受信装置の構成例を示すブロック図である。

【図7】第１の実施形態に係る受信装置におけるＬＬＲ差替部の処理例を示す図である。

【図8】第１の実施形態に係る送信装置において、符号化率Ｒ＝６１／１２０の検査行列を用いて生成された、符号化率Ｒ_Ｌｏｗ≒１／７のＬＤＰＣブロックを示す図である。

【図9】第１の実施形態に係る送信装置における、図８に示すＬＤＰＣブロックを用いた変調信号フレーム構成部の処理例を示す図である。

【図10】第１の実施形態に係る送信装置において、符号化率Ｒ＝４１／１２０の検査行列を用いて生成された、符号化率Ｒ_Ｌｏｗ≒１／７のＬＤＰＣブロックを示す図である。

【図11】第１の実施形態に係る送信装置における、図１０に示すＬＤＰＣブロックを用いた変調信号フレーム構成部の処理例を示す図である。

【図12】第２の実施形態に係る送信装置の構成例を示すブロック図である。

【図13】第２の実施形態に係る送信装置におけるＰＢパターン指示部の処理例を示す図である。

【図14】第２の実施形態に係る送信装置における変調信号フレーム構成部の第１の処理例を示す図である。

【図15】第２の実施形態に係る送信装置における変調信号フレーム構成部の第２の処理例を示す図である。

【図16】第２の実施形態に係る送信装置における、図８に示すＬＤＰＣブロックを用いた変調信号フレーム構成部の処理例を示す図である。

【図17】第２の実施形態に係る送信装置における、図１０に示すＬＤＰＣブロックを用いた変調信号フレーム構成部の処理例を示す図である。

【発明を実施するための形態】

【0020】

＜第１の実施形態＞
本発明の第１の実施形態について、図１から図１１を参照して詳細に説明する。送信装置について説明した後、受信装置について説明する。

【0021】

＜＜送信装置＞＞
図１に、第１の実施形態に係る送信装置の構成ブロックを示す。図１に示す送信装置１は、主信号部１１と、同期・制御信号生成部１２と、変調信号フレーム構成部１３と、を備える。主信号部１１は、ＢＣＨ符号化部１１１と、電力拡散部１１２と、ＰＢ付加部１１３と、ＬＤＰＣ符号化部１１４と、変調部１１５と、を備える。

【0022】

送信装置１は、ＩＳＤＢ－Ｓ３に規定される誤り訂正符号の検査行列とパディングビット（以下、「ＰＢ」という。）を用いて、ＩＳＤＢ－Ｓ３に規定のない低符号化率の信号を生成するとともに、ＰＢをフレーム同期信号として利用するような変調信号フレームを構築する。ＰＢ付加部１１３を除く各ブロックは、ＩＳＤＢ－Ｓ３に規定される処理を行う。

【0023】

ＢＣＨ符号化部１１１は、送信装置１に入力された送信ビット列から、ＩＳＤＢ－Ｓ３に規定されるＬＤＰＣ符号化率に応じたビット数の送信ビットを取得し、ＩＳＤＢ－Ｓ３に規定されるＢＣＨ符号化を行う。ＢＣＨ符号化部１１１は、取得した送信ビットを電力拡散部１１２に出力する。

【0024】

電力拡散部１１２は、ＢＣＨ符号化部１１１によりＢＣＨ符号化された送信ビットに対して、ＩＳＤＢ－Ｓ３に規定される電力拡散（エネルギー拡散）を施し、情報ビットを生成する。電力拡散部１１２は、生成した情報ビットをＰＢ付加部１１３に出力する。

【0025】

ＰＢ付加部１１３は、ＩＳＤＢ－Ｓ３に規定される検査行列を用いて、符号化率がＩＳＤＢ－Ｓ３に規定されるＬＤＰＣ符号化率よりも低いＬＤＰＣ符号を生成できるように、電力拡散部１１２から入力した情報ビットに、不足分の情報ビットとして、所定のビットパターンのＰＢを付加する。ＰＢ付加部１１３は、ＰＢが付加された情報ビットをＬＤＰＣ符号化部１１４に出力する。

【0026】

ＬＤＰＣ符号化部１１４は、ＰＢ付加部１１３によりＰＢが付加された情報ビットを、ＩＳＤＢ－Ｓ３に規定される検査行列を用いて符号化し、符号化率がＩＳＤＢ－Ｓ３で規定するよりも低いＬＤＰＣ符号化信号を生成する。ＬＤＰＣ符号化部１１４は、生成したＬＤＰＣ符号化信号を変調部１１５に出力する。

【0027】

図２に、ＰＢ付加部１１３とＬＤＰＣ符号化部１１４の処理を示し、図３に符号化率Ｒの検査行列の一例を示す。ＬＤＰＣ符号化部１１４は、ＩＳＤＢ－Ｓ３に規定される符号化率Ｒの検査行列を用いて、符号化率Ｒよりも低い符号化率Ｒ_Ｌｏｗ（Ｒ＞Ｒ_Ｌｏｗ）のＬＤＰＣ符号化信号を生成する。ＩＳＤＢ－Ｓ３に規定されるＬＤＰＣ符号の符号長は４４８８０ビットである。以下、所定の符号長（実施形態では４４８８０ビット）のＬＤＰＣ符号化信号を「ＬＤＰＣブロック」と称する。符号化率ＲのＬＤＰＣブロックの情報ビットのビット数をｉ、パリティビットのビット数をｐとすると、ｉ＋ｐ＝４４８８０である。ここではビット数ｉは、前述のＢＣＨ符号化及び電力拡散後のビット列のビット数である。

【0028】

図３に示すように、符号化率Ｒの検査行列のサイズはｐ×４４８８０となる。ｐ×ｉの長方行列においてはランダムに１が配置され、正方行列においては斜めに１が配置され、他の部分には０が配置される。なお、パリティビットが多くなる（符号化率が小さくなる）と、パリティが正方行列という条件により行数が増えるため、検査行列のサイズは大きくなる。

【0029】

符号化率Ｒ_ＬｏｗのＬＤＰＣブロックにおける情報ビットのビット数をｉ__Ｌｏｗ（ｉ＞ｉ__Ｌｏｗ）とする。ここで、符号化率Ｒの検査行列を用いて符号化率Ｒ_Ｌｏｗに変換する際、情報ビットが（ｉ－ｉ__Ｌｏｗ）ビット不足する。この不足するビットを、既知のビットパターンを持つＰＢで埋めることで、符号化率Ｒの検査行列を用いて符号化率Ｒ_ＬｏｗとなるＬＤＰＣ符号化を行うことが可能となる。なお、本明細書において「既知」とは、送受信間で既知という意味である。以下、ＰＢのビット数（ｉ－ｉ__Ｌｏｗ）をｎ__ＰＢと表記する。従来は、ｉビットの情報ビット、及び符号化率Ｒの検査行列を用いて、図２の上側に示す符号化率ＲのＬＤＰＣブロックを生成する。一方、ＬＤＰＣ符号化部１１４は、ｎ__ＰＢビットのＰＢ、ｉビットの情報ビット、及び符号化率Ｒの検査行列を用いて、図２の下側に示す符号化率Ｒ_ＬｏｗのＬＤＰＣブロックを生成する。

【0030】

変調部１１５は、ＰＢを用いて符号化率Ｒ_Ｌｏｗに変換されたＬＤＰＣ符号化信号を、ＩＳＤＢ－Ｓ３に規定された変調方式で変調し、主信号の変調シンボルを生成する。

【0031】

同期・制御信号生成部１２は、ＩＳＤＢ－Ｓ３に規定されるフレーム同期信号、パイロット信号、及び制御信号であるＴＭＣＣ（Transmission & Multiplexing Configuration Control）信号を生成する。同期・制御信号生成部１２は、生成した信号を変調信号フレーム構成部１３に出力する。

【0032】

変調信号フレーム構成部１３は、変調部１１５により生成された主信号の変調シンボルに、同期・制御信号生成部１２により生成されたフレーム同期信号、パイロット信号、及びＴＭＣＣ信号を付加し、ＩＳＤＢ－Ｓ３に規定される変調信号フレームを構成する。変調信号フレーム構成部１３は、生成した変調信号フレームを、送信アンテナを介して送信する。

【0033】

図４、図５に変調信号フレーム構成部１３の処理例を示す。ここでは、変調方式がＢＰＳＫである場合について説明する。変調信号フレーム構成部１３は、１つの変調信号フレームに２４スロット分のＬＤＰＣブロックを、主信号の変調シンボルとして割り当てる。変調信号フレーム構成部１３により構成される各変調信号フレームは、１２０の変調スロットからなる。各変調スロットの主信号の変調シンボル数は、４４８８０×２４／１２０＝８９６６となる。１３６シンボルの主信号の変調シンボルごとに４シンボルのＴＭＣＣ信号を挿入すると、各変調スロットは、この組を６６組有する（８９６６／１３６＝６６）。さらに各変調スロットは、先頭に２４シンボルのフレーム同期信号（ＦＳｙｎｃ，！ＦＳｙｎｃ）又はスロット同期信号（ＳＳｙｎｃ）を有し、次に３２シンボルのパイロット信号を有する。なお、！ＦＳｙｎｃはＦＳｙｎｃの反転パターンである。以下、１３６シンボルの主信号の変調シンボルが配置される領域を「主信号の変調シンボル領域」と称する。

【0034】

図４に示す処理では、変調信号フレーム構成部１３は、既知のＰＢを変調したシンボル（以下、「ＰＢシンボル」という。）を、変調信号フレームの各変調スロット内の先頭に位置する主信号の変調シンボル領域へ、先頭の変調スロット＃１から順に割り当てる。これにより、フレーム同期に用いる既知パターンを２４シンボルから１６０シンボル（＝２４＋１３６シンボル）に増加することが可能であり、超低受信Ｃ／Ｎの環境下においてもフレーム同期を確立することが可能となる。図４ではｎ__ＰＢ＝１３６×１２０の場合を示しているが、ｎ__ＰＢの値はこれに限られない。ｎ__ＰＢ＜１３６×１２０の場合には、主信号の変調シンボル領域にＰＢシンボルが割り当てられていない変調スロットが存在することになる。

【0035】

図５に示す処理では、変調信号フレーム構成部１３は、ＰＢシンボルを、変調信号フレームの先頭の変調スロット＃１内の主信号の変調シンボル領域へ順に割り当てる。これにより、変調スロット＃１内の既知パターンの変調シンボル数を増加させ、変調スロット＃１の同期性能を向上することが可能となる。受信側では、変調スロット＃１から受信処理を開始するため、変調信号フレームの先頭に位置する変調スロット＃１の同期を向上することは、超低受信Ｃ／Ｎにおける受信処理において有効な手法である。図５ではｎ__ＰＢ＝１３６×６６の場合を示しているが、ｎ__ＰＢの値はこれに限られない。ｎ__ＰＢ＜１３６×６６の場合には、変調信号フレームの先頭の変調スロット＃１に、ＰＢシンボルが割り当てられていない主信号の変調シンボル領域が存在することになる。

【0036】

このように、ＰＢシンボルを各変調スロット内の先頭、又は変調信号フレームの先頭の変調スロット＃１に配置することにより、ＩＳＤＢ－Ｓ３の変調信号フレーム構成を維持したまま、フレーム同期性能を向上することが可能となる。また、ＰＢを符号化率の変換に用いるだけでなく、フレーム同期性能の向上にも活用することで、ＰＢを誤り訂正及びフレーム同期の両方に有効活用することが可能となる。

【0037】

図４に示す手法は、各変調スロットの同期性能が向上しており、どの変調スロットからでもフレーム同期を確立することが可能であるが、図５に示す手法と比較して同期性能は低くなる。一方、図５に示す手法は、受信処理を開始する変調スロット＃１の同期性能を大幅に向上することが可能であるが、変調スロット＃１を受信するタイミングでしか高精度で同期を確立できないため、同期確立に時間を要するといったトレードオフの関係が生じる。そのため、伝送システムの要求条件に応じて、いずれかの手法を選択するようにしてもよい。

【0038】

変調信号フレーム構成部１３は、ＰＢシンボルの全てを主信号の変調シンボル領域へ割り当ててもよい。すなわち、２４スロットのＬＤＰＣブロックのうちのスロット＃１のＰＢシンボルだけでなく、２４スロット全てのＰＢシンボルを主信号の変調シンボル領域へ割り当てることにより、ＩＳＤＢ－Ｓ３規格に準拠した既存の送信装置及び受信装置から構成を大きく変更することなく、互換性を維持することが可能となる。

【0039】

＜＜受信装置＞＞
次に、第１の実施形態に係る受信装置について説明する。図６に、一実施形態に係る受信装置の構成ブロックを示す。図６に示す受信装置２は、周波数粗調部２１と、マッチドフィルタ適用部２２と、シンボル同期部２３と、フレーム同期部２４と、周波数微調部２５と、復調部２６と、同期・制御信号取得部２７と、ＬＤＰＣ復号部２８と、ＰＢ除去部２９と、電力逆拡散部３０と、ＢＣＨ復号部３１と、を備える。ＬＤＰＣ復号部２８は、ＬＬＲ（対数尤度比；Log-likelihood ratio）計算部２８１と、ＬＬＲ差替部２８２と、ＬＤＰＣ復号部２８３と、を備える。

【0040】

受信装置２は、送信装置１から変調信号フレームを受信する。フレーム同期部２４を除く各ブロックは、ＩＳＤＢ－Ｓ３に規定される処理を行う。

【0041】

周波数粗調部２１は、送信装置１から受信アンテナを介して受信した信号に対して、シンボル同期以降の処理を行うために必要な初期段階のキャリア再生を行い、ＩＱシンボルを生成する。周波数粗調処理は、例えばBalanced quadricorrelatorなどの手法により行われる。周波数粗調部２１は、生成したＩＱシンボルをマッチドフィルタ適用部２２に出力する。

【0042】

マッチドフィルタ適用部２２は、ＩＱシンボルに対して、フィルタ処理を施す。フィルタ処理は、例えばルートロールオフフィルタリングなどの手法により行われる。マッチドフィルタ適用部２２は、フィルタ処理したＩＱシンボルをシンボル同期部２３に出力する。

【0043】

シンボル同期部２３は、フィルタ処理されたＩＱシンボルに対して、シンボル同期を行う。シンボル同期は、例えばＧ－ＴＥＤ（Gardner timing error detector）、ＺＣ－ＴＥＤ（Zero-Crossing timing error detector）などの手法により行われる。シンボル同期部２３は、シンボル同期したＩＱシンボル（受信シンボル）をフレーム同期部２４に出力する。

【0044】

フレーム同期部２４は、図４、図５に示した、フレーム同期信号及びＰＢシンボルを用いて受信シンボルとの相関を取ることにより、変調信号フレームの先頭を検出し、フレーム同期を行う。ＰＢシンボルも既知のシンボル遷移を持つため、フレーム同期信号として用いることができる。そのため、既存のＩＳＤＢ－Ｓ３方式よりもフレーム同期性能を向上でき、超低受信Ｃ／Ｎ下においてもフレーム同期が可能となる。

【0045】

送信装置１の変調信号フレーム構成部１３において図４に示す処理が行われていた場合、フレーム同期部２４は、フレーム同期信号、及び変調信号フレームの各変調スロット内の先頭に位置する主信号の変調シンボル領域に割り当てられたＰＢシンボルを用いて、変調信号フレームの先頭を検出し、フレーム同期を行う。

【0046】

送信装置１の変調信号フレーム構成部１３において図５に示す処理が行われていた場合、フレーム同期部２４は、フレーム同期信号、及び変調信号フレームの先頭の変調スロット内の主信号の変調シンボル領域に割り当てられたＰＢシンボルを用いて、変調信号フレームの先頭を検出し、フレーム同期を行う。

【0047】

周波数微調部２５は、フレーム同期信号、ＴＭＣＣ信号、及び主信号の変調シンボルのπ／２ＢＰＳＫ変調シンボルを用いて、受信信号の復調に必要な精度のキャリア再生を行う。周波数微調部２５は、再生したキャリア信号を復調部２６に出力する。

【0048】

同期・制御信号取得部２７は、ＴＭＣＣ信号から主信号の変調方式、誤り訂正符号化率などの伝送パラメータ情報、及び誤り訂正復号に用いるパイロット信号を取得し、復調部２６、ＬＤＰＣ復号部２８、ＰＢ除去部２９、電力逆拡散部３０、及びＢＣＨ復号部３１に通知する。

【0049】

復調部２６は、再生されたキャリア信号を用いて主信号の復調を行い、復調シンボルを生成する。復調部２６は、生成した復調シンボルをＬＬＲ計算部２８１に出力する。

【0050】

ＬＬＲ計算部２８１は、復調シンボル及びパイロット信号による基準点を用いて、ＬＤＰＣブロック単位でＬＤＰＣ復号に必要なＬＬＲを算出する。ＬＬＲは、伝送されたビットが０であるか１であるかの尤もらしさを示す。ＬＬＲ計算部２８１は、算出したＬＬＲをＬＬＲ差替部２８２に出力する。

【0051】

ＬＬＲ差替部２８２は、ＬＬＲ計算部２８１で求めたＬＬＲに対して、ＰＢ部に相当するＬＬＲを、ＰＢが０である場合には第１の所定値よりも大きい正の値に差し替え、ＰＢが１である場合には第２の所定値よりも小さな負の値に差し替える。ＬＬＲ差替部２８２は、差し替え後のＬＬＲをＬＤＰＣ復号部２８３に出力する。

【0052】

図７に、ＬＬＲ差替部２８２の処理を示す。ＬＬＲ差替部２８２は、ＰＢ部に相当するＬＬＲを、ＰＢの０又は１に応じて＋∞又は－∞に差し替える。ＰＢは、送信装置１と受信装置２との間でビットパターンが共有された既知の値のため、ＰＢ部においては正しいビット列を確定することができる。ここで、差し替えるＬＬＲを±∞としたが、以降のＬＤＰＣ復号処理が発散しない程度に絶対値が十分に大きな値（所定値より大きな値）を設定することが望ましい。例えば、下記の参考文献では、処理の発散を抑え、且つ復号性能を引き出すために十分な値として、±１５としている。
［参考文献］小泉雄貴、他４名、「衛星放送の降雨減衰補償を目的とした通信回線の誤り訂正用エンコーダ／デコーダ開発」、電子情報通信学会技術研究報告ＳＡＴ衛星通信、ｖｏｌ．１２１、ｎｏ．１２８、ＳＡＴ２０２１－２５、ｐｐ．３０－３５、２０２１年７月

【0053】

ＬＤＰＣ復号部２８３は、ＬＬＲ差替部２８２により差し替えられたＬＬＲを元に、ＬＤＰＣブロック単位で、ＩＳＤＢ－Ｓ３に規定される符号化率Ｒの検査行列を用いて復号を行い、復号ビット列を生成する。復号処理は、例えばｓｕｍ－ｐｒｏｄｕｃｔ法により行われる。ＬＤＰＣ復号部２８３は、生成した復号ビット列をＰＢ除去部２９に出力する。

【0054】

ＰＢ除去部２９は、ＬＤＰＣ復号部２８３により生成された復号ビット列から、送信側で付加されたＰＢを除去する。ＰＢ除去部２９は、ＰＢを除去した復号ビット列を電力逆拡散部３０に出力する。

【0055】

電力逆拡散部３０は、ＰＢ除去部２９によりＰＢが除去された復号ビット列に対して、ＩＳＤＢ－Ｓ３に規定される電力逆拡散（エネルギー逆拡散）を施す。電力逆拡散部３０は、電力逆拡散した復号ビット列をＢＣＨ復号部３１に出力する。

【0056】

ＢＣＨ復号部３１は、電力逆拡散部３０により電力逆拡散された復号ビット列に対して、ＩＳＤＢ－Ｓ３に規定されるＢＣＨ復号を行い、復号ビット列を受信装置２の外部に出力する。

【0057】

＜第１の実施形態の具体例＞
第１の実施形態の具体例として、超低受信Ｃ／Ｎ下において受信可能な衛星伝送システムについて示す。主信号の変調方式はπ／２シフトＢＰＳＫとし、ＰＢにより低符号化率Ｒ_Ｌｏｗ≒１／７を設計する場合について示す。また、誤り訂正符号は、ＩＳＤＢ－Ｓ３準拠の符号長４４８８８０ビットのＬＤＰＣ符号とする。具体例１では、符号化率Ｒ＝６１／１２０の検査行列を用いてＲ_Ｌｏｗ≒１／７の低符号化率を実現し、図４で示したように各変調スロット＃１～＃１２０へＰＢを割り当てる手法を示す。具体例２では、符号化率Ｒ＝４１／１２０の検査行列を用いてＲ_Ｌｏｗ≒１／７の低符号化率を実現し、図５で示したように先頭の変調スロット＃１へＰＢを割り当てる手法を示す。

【0058】

＜＜具体例１＞＞
図８に、符号化率Ｒ＝６１／１２０の検査行列を用いて生成された、符号化率Ｒ_Ｌｏｗ≒１／７のＬＤＰＣブロックを示す。符号化率Ｒ＝６１／１２０の情報ビットのビット数は２２８１４ビットであり、パリティビットのビット数ｐは２２０６６ビットである。ＰＢ付加部１１３は、符号化率Ｒ_Ｌｏｗ≒１／７とするために、ＰＢをｎ__ＰＢ＝１６３２０ビット挿入する。ＬＤＰＣ符号化部１１４は、ＰＢが付加された情報ビットに対して、符号化率Ｒ＝６１／１２０の検査行列を用いてＬＤＰＣ符号化する。

【0059】

図９に、変調信号フレーム構成部１３の処理を示す。変調信号フレーム構成部１３は、ＰＢをπ／２シフトＢＰＳＫ変調したＰＢシンボルを、変調信号フレームの各変調スロット内の先頭に位置する主信号の変調シンボル領域に配置する。このようにＰＢを配置するため、変調シンボルは１３６シンボル×１２０変調スロット＝１６３２０シンボルが必要となる。この１６３２０シンボルは、スロット＃１のＰＢ（ｎ__ＰＢ＝１６３２０ビット）に対応する。このように主信号の変調シンボル領域の先頭のシンボル数とＰＢシンボル数を合わせることで、各変調スロット内の既知シンボルパターンを増やし、フレーム同期に活用し、同期性能を向上することが可能である。この手法により、各変調スロットの同期に活用できる既知シンボルパターンは、既存のフレーム同期信号２４シンボルに加え、ＰＢを変調したπ／２シフトＢＰＳＫ信号１３６シンボルによる合計１６０シンボルとなる。

【0060】

受信装置２側の処理では、フレーム同期部２４は、１６０シンボルの既知のシンボルパターンをフレーム同期処理に用いて、変調信号フレームの先頭を検出する。相関によるフレーム同期を行うため、既知のシンボルパターンを従来の２４シンボルから１６０シンボルに拡張することで、既存のＩＳＤＢ－Ｓ３よりも同期性能を向上させることが可能となる。

【0061】

ＬＤＰＣ復号部２８は、ＰＢの０，１に応じてＬＬＲを＋１５，－１５に差替え、符号化率Ｒ＝６１／１２０の検査行列によりＬＤＰＣ復号を行う。

【0062】

＜＜具体例２＞＞
図１０に、符号化率Ｒ＝４１／１２０の検査行列を用いて生成された、符号化率Ｒ_Ｌｏｗ≒１／７のＬＤＰＣブロックを示す。符号化率Ｒ＝４１／１２０の情報ビットのビット数は１５３３４ビットであり、パリティビットのビット数ｐは２９５４６ビットである。ＰＢ付加部１１３は、符号化率Ｒ_Ｌｏｗ≒１／７とするために、ＰＢをｎ__ＰＢ＝８９７６ビット挿入する。ＬＤＰＣ符号化部１１４は、ＰＢが付加された情報ビットに対して、符号化率Ｒ＝４１／１２０の検査行列を用いてＬＤＰＣ符号化する。

【0063】

図１１に、変調信号フレーム構成部１３の処理を示す。変調信号フレーム構成部１３は、ＰＢをπ／２シフトＢＰＳＫ変調したＰＢシンボルを、変調信号フレームの先頭の変調スロット＃１内の主信号の変調シンボル領域１から順に配置する。本具体例では、ＰＢのビット数ｎ__ＰＢ＝８９７６ビットのため、変調スロット＃１の主信号の変調シンボル領域１から６６にＰＢシンボルを割り当てることが可能である。この手法により、変調信号フレームの同期に活用できる既知シンボルパターンは、既存のフレーム同期信号２４シンボルに加え、ＰＢを変調したπ／２シフトＢＰＳＫ信号８９７６シンボルによる合計９０００シンボルとなる。

【0064】

受信装置２側の処理では、フレーム同期部２４は、９０００シンボルの既知のシンボルパターンをフレーム同期処理に用いて、変調信号フレームの先頭を検出する。相関によるフレーム同期を行うため、既知のシンボルパターンを従来の２４シンボルから９０００シンボルに拡張することで、既存のＩＳＤＢ－Ｓ３よりも同期性能を向上させることが可能となる。

【0065】

ＬＤＰＣ復号部２８は、ＰＢの０，１に応じてＬＬＲを＋１５，－１５に差替え、符号化率Ｒ＝４１／１２０の検査行列によりＬＤＰＣ復号を行う。

【0066】

このように、本発明は、ＩＳＤＢ－Ｓ３に規定される誤り訂正符号の検査行列と、既知のＰＢを用いて、ＩＳＤＢ－Ｓ３に規定される符号化率よりも低い符号化率を実現する。ＩＳＤＢ－Ｓ３に規定のない符号化率（例えば、１/７）を実現しようとした場合、従来は検査行列を一から設計する必要があったが、本発明ではＰＢを用いることで、ＩＳＤＢ－Ｓ３で規定されている検査行列を変更することなく、ＩＳＤＢ－Ｓ３に規定のない符号化率を実現することが可能となる。

【0067】

また、誤り訂正で用いたＰＢをフレーム同期信号に用いることで、フレーム同期に使用するパターン長を増やすことができるため、フレーム同期性能を向上させ、超低受信Ｃ／Ｎ下における安定的な受信を実現することが可能となる。また、誤り訂正符号構成及びフレーム構成に関する設計手法は、どちらもＩＳＤＢ－Ｓ３との互換性を維持する観点を備えているため、本発明により既存のＩＳＤＢ－Ｓ３規格に準拠した送信装置及び受信装置の構成を大きく変えず、超低受信Ｃ／Ｎに対応した伝送モードを実装することが可能となる。

【0068】

＜第２の実施形態＞
次に、本発明の第２の実施形態に係る送信装置について、図１２から図１７を参照して詳細に説明する。受信装置については第１の実施形態と同じであるため、説明を省略する。

【0069】

＜＜送信装置＞＞
図１２に、第２の実施形態に係る送信装置の構成ブロックを示す。図１２に示す送信装置１ａは、主信号部１１と、同期・制御信号生成部１２と、変調信号フレーム構成部１３と、を備える。主信号部１１は、ＢＣＨ符号化部１１１と、電力拡散部１１２と、ＰＢ付加部１１３と、ＬＤＰＣ符号化部１１４と、変調部１１５と、ＰＢパターン指示部１１６と、を備える。第２の実施形態に係る送信装置１ａは、第１の実施形態に係る送信装置１と比較して、更にＰＢパターン指示部１１６を備える点が相違する。その他の構成については第１の実施形態と同様であるため、同一の参照番号を付して説明を省略する。

【0070】

ＰＢパターン指示部１１６は、ＬＤＰＣブロックのＰＢのビットパターンを決定し、ＰＢ付加部１１３に指示する。ＰＢのビットパターンを一定としないことにより、フレームの途中で疑似同期してしまうことを防ぐことが可能となる。例えば、ＰＢパターン指示部１１６は、変調信号フレームに最初に割り当てられるＬＤＰＣブロックと、残りのＬＤＰＣブロック群とで、ＰＢのビットパターンを異なるものとする。

【0071】

図１３に、ＰＢパターン指示部１１６の処理例を示す。ＩＳＤＢ－Ｓ３に示されるとおりにＢＰＳＫ変調を行う場合、変調信号フレームあたり符号化済みＬＤＰＣブロックは２４スロット必要となる。この例では、ＰＢパターン指示部１１６は、変調信号フレームに最初に割り当てられるＬＤＰＣブロック（スロット＃１）と、残りのＬＤＰＣブロック群（スロット＃２～＃２４）とで、ＰＢのビットパターンを反転関係とする。すなわち、スロット＃１のＰＢをＰＢ＿αとし、スロット＃２～＃２４のＰＢをＰＢ＿βとすると、ＰＢ＿β＝！ＰＢ＿α（！：反転パターン）となる。本実施形態では、ＰＢパターン指示部１１６が指示するビットパターンは上記の２種類とするが、３種類以上のビットパターンを指示してもよいし、全スロット＃１～＃２４について異なるビットパターンを指示してもよい。

【0072】

図１４、図１５に変調信号フレーム構成部１３の処理例を示す。ここでは、変調方式がＢＰＳＫである場合について説明する。図１４に示す処理では、変調信号フレーム構成部１３は、最初のＬＤＰＣブロック（スロット＃１）のＰＢシンボルを、変調信号フレームの各変調スロット内の先頭に位置する主信号の変調シンボル領域へ先頭の変調スロットから順に割り当てる。これにより、フレーム同期に用いる既知パターンを２４シンボルから１６０シンボル（＝２４＋１３６シンボル）に増加することが可能であり、超低受信Ｃ／Ｎの環境下においてもフレーム同期を確立することが可能となる。２つ目のＬＤＰＣブロック（スロット＃２）以降のＰＢシンボルも変調信号フレームの途中に配置されるが、ＰＢ＿αとＰＢ＿βのようにパターンの異なるシンボルのため、フレームの疑似同期は生じない。フレーム同期は、フレーム同期信号又はスロット同期信号と、ＰＢ＿αとを連接したパターンで行うため、フレームの途中で同期することはない。

【0073】

図１５に示す処理では、変調信号フレーム構成部１３は、最初のＬＤＰＣブロック（スロット＃１）のＰＢによる既知パターン（ＰＢ＿α）のＰＢシンボルを、変調信号フレームの先頭の変調スロット＃１内の主信号の変調シンボル領域へ順に割り当てる。これにより、変調スロット＃１内の既知パターンの変調シンボル数を増加させ、変調スロット＃１の同期性能を向上することが可能となる。受信装置２では、変調スロット＃１から受信処理を開始するため、変調信号フレームの先頭に位置する当該変調スロットの同期を向上することは、超低受信Ｃ／Ｎにおける受信処理において有効な手法である。２つ目のＬＤＰＣブロック（スロット＃２）以降もＰＢによる既知パターン（ＰＢ＿β）の変調シンボルが変調信号フレームの途中に配置されるが、ＰＢ＿αとＰＢ＿βのようにパターンの異なるシンボルのため、フレームの疑似同期は生じない。フレーム同期は、フレーム同期信号又はスロット同期信号と、ＰＢ＿αとを連接したパターンで行うため、フレームの途中で同期することはない。

【0074】

＜第２の実施形態の具体例＞
第２の実施形態の具体例として、超低受信Ｃ／Ｎ下において受信可能な衛星伝送システムについて示す。主信号の変調方式はπ／２シフトＢＰＳＫとし、ＰＢにより低符号化率Ｒ_Ｌｏｗ≒１／７を設計する場合について示す。また、誤り訂正符号は、ＩＳＤＢ－Ｓ３準拠の符号長４４８８８０ビットのＬＤＰＣ符号とする。具体例１では、符号化率Ｒ＝６１／１２０の検査行列を用いてＲ_Ｌｏｗ≒１／７の低符号化率を実現し、図８に示したＬＤＰＣブロックを用いて、図１４で示したように各変調スロット＃１～＃１２０へＰＢを割り当てる手法を示す。具体例２では、符号化率Ｒ＝４１／１２０の検査行列を用いてＲ_Ｌｏｗ≒１／７の低符号化率を実現し、図１０に示したＬＤＰＣブロックを用いて、図１５で示したように先頭の変調スロット＃１へＰＢを割り当てる手法を示す。

【0075】

＜＜具体例１＞＞
図１６に、変調信号フレーム構成部１３の処理を示す。変調信号フレーム構成部１３は、ＰＢをπ／２シフトＢＰＳＫ変調したＰＢシンボルを、変調信号フレームの各変調スロット内の先頭に位置する主信号の変調シンボル領域に配置する。このようにＰＢを配置するため、変調シンボルは１３６シンボル×１２０変調スロット＝１６３２０シンボルが必要となる。この１６３２０シンボルは、スロット＃１のＰＢ（ｎ__ＰＢ＝１６３２０ビット）に対応する。このように主信号の変調シンボル領域の先頭のシンボル数とＰＢシンボル数を合わせることで、各変調スロット内の既知シンボルパターンを増やし、フレーム同期に活用し、同期性能を向上することが可能である。この手法により、各変調スロットの同期に活用できる既知シンボルパターンは、既存のフレーム同期信号２４シンボルに加え、ＰＢを変調したπ／２シフトＢＰＳＫ信号１３６シンボルによる合計１６０シンボルとなる。

【0076】

受信装置２側の処理では、フレーム同期部２４は、１６０シンボルの既知のシンボルパターンをフレーム同期処理に用いて、変調信号フレームの先頭を検出する。相関によるフレーム同期を行うため、既知のシンボルパターンを従来の２４シンボルから１６０シンボルに拡張することで、既存のＩＳＤＢ－Ｓ３よりも同期性能を向上させることが可能となる。フレーム途中に配置されたＰＢ＿βによる既知のシンボルパターンは、ＰＢ＿αとパターンが異なるため、フレーム途中での疑似同期を防止することができる。

【0077】

＜＜具体例２＞＞
図１７に、変調信号フレーム構成部１３の処理を示す。変調信号フレーム構成部１３は、ＰＢをπ／２シフトＢＰＳＫ変調したＰＢシンボルを、変調信号フレームの先頭の変調スロット＃１内の主信号の変調シンボル領域１から順に配置する。本具体例では、ＰＢ数のビット数ｎ__ＰＢ＝８９７６ビットのため、変調スロット＃１の主信号の変調シンボル領域１から６６にＰＢシンボルを割り当てることが可能である。この手法により、変調信号フレームの同期に活用できる既知シンボルパターンは、既存のフレーム同期信号２４シンボルに加え、ＰＢを変調したπ／２シフトＢＰＳＫ信号８９７６シンボルによる合計９０００シンボルとなる。

【0078】

受信装置２側の処理では、フレーム同期部２４は、９０００シンボルの既知のシンボルパターンをフレーム同期処理に用いて、変調信号フレームの先頭を検出する。相関によるフレーム同期を行うため、既知のシンボルパターンを従来の２４シンボルから９０００シンボルに拡張することで、既存のＩＳＤＢ－Ｓ３よりも同期性能を向上させることが可能となる。フレーム途中に配置されたＰＢ＿βによる既知のシンボルパターンは、ＰＢ＿αとパターンが異なるため、フレーム途中での疑似同期を防止することができる。

【0079】

このように、第２の実施形態においては、第１の実施形態における効果に加えて、さらにフレーム途中での疑似同期を防止することができるという効果を有する。

【0080】

＜プログラム＞
上述した送信装置１，１ａ及び受信装置２として機能させるために、それぞれプログラム命令を実行可能なコンピュータを用いることも可能である。ここで、コンピュータは、汎用コンピュータ、専用コンピュータ、ワークステーション、ＰＣ（Personal Computer）、電子ノートパッドなどであってもよい。プログラム命令は、必要なタスクを実行するためのプログラムコード、コードセグメントなどであってもよい。

【0081】

コンピュータは、プロセッサと、記憶部と、入力部と、出力部と、通信インターフェースとを備える。プロセッサは、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＳｏＣ（System on a Chip）などであり、同種又は異種の複数のプロセッサにより構成されてもよい。プロセッサは、記憶部からプログラムを読み出して実行することで、上記各構成の制御及び各種の演算処理を行う。なお、これらの処理内容の少なくとも一部をハードウェアで実現することとしてもよい。入力部は、ユーザの入力操作を受け付けてユーザの操作に基づく情報を取得する入力インターフェースであり、ポインティングデバイス、キーボード、マウスなどである。出力部は、情報を出力する出力インターフェースであり、ディスプレイ、スピーカなどである。通信インターフェースは、外部の装置と通信するためのインターフェースであり、例えばＬＡＮ（Local Area Network）インターフェースである。

【0082】

プログラムは、コンピュータが読み取り可能な記録媒体に記録されていてもよい。このような記録媒体を用いれば、プログラムをコンピュータにインストールすることが可能である。ここで、プログラムが記録された記録媒体は、非一過性（non-transitory）の記録媒体であってもよい。非一過性の記録媒体は、特に限定されるものではないが、例えば、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、ＵＳＢ（Universal Serial Bus）メモリなどであってもよい。また、このプログラムは、ネットワークを介して外部装置からダウンロードされる形態としてもよい。

【0083】

例えば、送信装置１として機能させるためのプログラムは、ＩＳＤＢ－Ｓ３に規定される検査行列を用いて、符号化率がＩＳＤＢ－Ｓ３に規定されるＬＤＰＣ符号化率よりも低いＬＤＰＣ符号を生成できるように、情報ビットに所定のビットパターンのＰＢを付加するステップと、ＰＢが付加された情報ビットを、ＩＳＤＢ－Ｓ３に規定される検査行列を用いて符号化し、符号化率がＩＳＤＢ－Ｓ３に規定されるＬＤＰＣ符号化率よりも低いＬＤＰＣ符号化信号を生成するステップと、ＬＤＰＣ符号化信号を変調し、主信号の変調シンボルを生成するステップと、主信号の変調シンボルに、フレーム同期信号、パイロット信号、及び制御信号を付加し、ＩＳＤＢ－Ｓ３に規定される変調信号フレームを構成するステップと、をコンピュータに実行させる。

【0084】

例えば、受信装置２として機能させるためのプログラムは、フレーム同期信号、及びＰＢを変調したＰＢシンボルを用いて、変調信号フレームの先頭を検出し、フレーム同期を行うステップと、フレーム同期が行われた主信号の復調を行い、復調シンボルを生成するステップと、復調シンボル及びパイロット信号による基準点を用いて、ＬＤＰＣブロック単位でＬＤＰＣ復号に必要なＬＬＲを算出するステップと、ＬＬＲに対して、ＰＢに相当するＬＬＲを、ＰＢが０である場合には第１の所定値よりも大きい正の値に差し替え、ＰＢが１である場合には第２の所定値よりも小さな負の値に差し替えるステップと、差し替えられたＬＬＲを元に、ＩＳＤＢ－Ｓ３に規定される検査行列を用いて復号を行い、復号ビット列を生成するステップと、復号ビット列からＰＢを除去するステップと、をコンピュータに実行させる。

【0085】

また、送信装置１，１ａ及び受信装置２は、それぞれ１つ又は複数の半導体チップにより構成されてもよく、該半導体チップは、送信装置１、受信装置２の各機能を実現する処理内容を記述したプログラムを実行するＣＰＵを搭載してもよい。

【0086】

上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形又は変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを統合したり、１つの構成ブロックを分割したりすることが可能である。

【符号の説明】

【0087】

１，１ａ 送信装置
２ 受信装置
１１ 主信号部
１２ 同期・制御信号生成部
１３ 変調信号フレーム構成部
２１ 周波数粗調部
２２ マッチドフィルタ適用部
２３ シンボル同期部
２４ フレーム同期部
２５ 周波数微調部
２６ 復調部
２７ 同期・制御信号取得部
２８ ＬＤＰＣ復号部
２９ ＰＢ除去部
３０ 電力逆拡散部
３１ ＢＣＨ復号部
１１１ ＢＣＨ符号化部
１１２ 電力拡散部
１１３ ＰＢ付加部
１１４ ＬＤＰＣ符号化部
１１５ 変調部
１１６ ＰＢパターン指示部
２８１ ＬＬＲ計算部
２８２ ＬＬＲ差替部
２８３ ＬＤＰＣ復号部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】