(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024162554
(43)【公開日】2024-11-21
(54)【発明の名称】半導体増幅器
(51)【国際特許分類】
H03F 1/02 20060101AFI20241114BHJP
H03F 3/68 20060101ALI20241114BHJP
【ＦＩ】
H03F1/02
H03F3/68
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023078161
(22)【出願日】2023-05-10
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110001896
【氏名又は名称】弁理士法人朝日奈特許事務所
(72)【発明者】
【氏名】能村 健一
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA51
5J500AC02
5J500AC36
5J500AC41
5J500AC92
5J500AF18
5J500AH02
5J500AH09
5J500AH25
5J500AH29
5J500AH33
5J500AH39
5J500AM08
5J500AS13
5J500AT01
5J500LV07
(57)【要約】
【課題】多段階の信号増幅器において増幅機能の停止中の意図しない信号の入力による不要な消費電流の増大を、増幅器の特性劣化や大型化を伴わずに防止する。
【解決手段】実施形態の半導体増幅器１００は、第１制御端子１ａと、第１高位側端子１ｂ及び第１低位側端子１ｃと、を有していて第１制御端子１ａで受け取る入力信号を増幅する第１トランジスタ１と、直流を遮断するように第１高位側端子１ｂに接続されている第２制御端子２ａと、第２高位側端子２ｂ及び第２低位側端子２ｃとを有していて、第２制御端子２ａで受け取る信号を増幅して出力する第２トランジスタ２と、を含み、第２低位側端子２ｃと第１高位側端子１ｂとの間に直流電流の通電経路Ｐを備えている。半導体増幅器１００は、さらに、第２高位側端子２ｂと第２低位側端子２ｃとの間に接続されている抵抗素子８１と、通電経路Ｐの導通状態を切り替える第１スイッチ３０と、を含んでいる。
【選択図】図１
【解決手段】実施形態の半導体増幅器１００は、第１制御端子１ａと、第１高位側端子１ｂ及び第１低位側端子１ｃと、を有していて第１制御端子１ａで受け取る入力信号を増幅する第１トランジスタ１と、直流を遮断するように第１高位側端子１ｂに接続されている第２制御端子２ａと、第２高位側端子２ｂ及び第２低位側端子２ｃとを有していて、第２制御端子２ａで受け取る信号を増幅して出力する第２トランジスタ２と、を含み、第２低位側端子２ｃと第１高位側端子１ｂとの間に直流電流の通電経路Ｐを備えている。半導体増幅器１００は、さらに、第２高位側端子２ｂと第２低位側端子２ｃとの間に接続されている抵抗素子８１と、通電経路Ｐの導通状態を切り替える第１スイッチ３０と、を含んでいる。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１制御端子と、前記第１制御端子の状態に応じた電流が流れる第１高位側端子及び第１低位側端子と、を有していて前記第１制御端子で受け取る入力信号を増幅する第１トランジスタと、
直流を遮断するように前記第１高位側端子に接続されている第２制御端子と、前記第２制御端子の状態に応じた電流が流れる第２高位側端子及び第２低位側端子とを有していて、前記第２制御端子で受け取る信号を増幅して得られる出力信号を前記第２高位側端子から出力する第２トランジスタと、
を含んでいて、前記第２低位側端子と前記第１高位側端子との間に直流電流の通電経路を備える半導体増幅器であって、さらに、
前記第２高位側端子と前記第２低位側端子との間に接続されている抵抗素子と、
前記通電経路の導通状態を切り替える第１スイッチと、
を含んでいる半導体増幅器。
直流を遮断するように前記第１高位側端子に接続されている第２制御端子と、前記第２制御端子の状態に応じた電流が流れる第２高位側端子及び第２低位側端子とを有していて、前記第２制御端子で受け取る信号を増幅して得られる出力信号を前記第２高位側端子から出力する第２トランジスタと、
を含んでいて、前記第２低位側端子と前記第１高位側端子との間に直流電流の通電経路を備える半導体増幅器であって、さらに、
前記第２高位側端子と前記第２低位側端子との間に接続されている抵抗素子と、
前記通電経路の導通状態を切り替える第１スイッチと、
を含んでいる半導体増幅器。
【請求項2】
前記第１スイッチは、前記第１トランジスタ及び前記第２トランジスタの少なくとも一方が遮断領域へと制御されるときに前記通電経路を非導通にするようにバイアスされる第３制御端子を有している、請求項１記載の半導体増幅器。
【請求項3】
前記第１スイッチは、前記第３制御端子と、前記第２低位側端子からの電流を流入させる第３高位側端子と、前記第１高位側端子へと流れる電流を流出させる第３低位側端子と、を有する第３トランジスタを含み、
前記第３制御端子と前記第３低位側端子との間に接続されている容量素子を、さらに備える請求項２記載の半導体増幅器。
前記第３制御端子と前記第３低位側端子との間に接続されている容量素子を、さらに備える請求項２記載の半導体増幅器。
【請求項4】
前記第１スイッチと前記第２低位側端子との間の前記通電経路に設けられている第２スイッチをさらに含んでいる請求項１～３のいずれか１項に記載の半導体増幅器。
【請求項5】
前記第２スイッチは、第４制御端子と、前記第２低位側端子からの電流が流れる二つの端子と、を有する第４トランジスタを含み、
前記二つの端子の間に接続されている抵抗素子をさらに含んでいる請求項４記載の半導体増幅器。
前記二つの端子の間に接続されている抵抗素子をさらに含んでいる請求項４記載の半導体増幅器。
【請求項6】
前記第１スイッチと前記第２低位側端子との間の前記通電経路に設けられていて、第４制御端子、及び前記第２低位側端子からの電流が流れる二つの端子を有する第４トランジスタと、
前記二つの端子の間に接続されている抵抗素子と、をさらに含み、
前記第３制御端子と前記第４制御端子とが共通のノードに接続されている、請求項２又は３記載の半導体増幅器。
前記二つの端子の間に接続されている抵抗素子と、をさらに含み、
前記第３制御端子と前記第４制御端子とが共通のノードに接続されている、請求項２又は３記載の半導体増幅器。
【請求項7】
第５制御端子を有し、前記第１スイッチと前記第１高位側端子との間の前記通電経路に設けられていて前記第１スイッチからの電流が流れる第５トランジスタをさらに含み、
前記第５制御端子と、前記第４制御端子と、前記第３制御端子とが、共通のノードに接続されている、請求項６記載の半導体増幅器。
前記第５制御端子と、前記第４制御端子と、前記第３制御端子とが、共通のノードに接続されている、請求項６記載の半導体増幅器。
【請求項8】
前記第１スイッチが前記通電経路を非導通にするときに、前記第１スイッチと前記第５トランジスタとの間のノードを定電位に接続するスイッチをさらに含んでいる、請求項７記載の半導体増幅器。
【請求項9】
前記第１トランジスタ及び前記第２トランジスタを制御すると共に、前記第１スイッチを制御する制御回路をさらに含み、
前記制御回路は、前記第１トランジスタ及び前記第２トランジスタの少なくとも一方を遮断領域へと制御するときに、前記通電経路を非導通にするように前記第１スイッチを制御するように構成されている、請求項１～３のいずれか１項に記載の半導体増幅器。
前記制御回路は、前記第１トランジスタ及び前記第２トランジスタの少なくとも一方を遮断領域へと制御するときに、前記通電経路を非導通にするように前記第１スイッチを制御するように構成されている、請求項１～３のいずれか１項に記載の半導体増幅器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体増幅器に関する。
【背景技術】
【0002】
無線通信などに使用される高周波信号、例えば数ＧＨｚ以上の周波数を有する高周波信号の増幅器では、大きなゲインを得るべく多段階の増幅が行われることがある。また多段階の信号増幅には、より少ない消費電流で複数段の増幅が可能なように、所謂カレントリユース方式の増幅回路が用いられることがある（例えば非特許文献１参照）。カレントリユース方式の多段階増幅回路では、後段の増幅回路に流れる電流が前段の増幅回路にも利用される。すなわち、各段の増幅回路を構成するトランジスタの動作点を決めるバイアス電流が各段の増幅回路間で共用（再利用）される。そうすることによって、各段の増幅回路毎に電流を供給する必要がなく電流を効率的に利用することができるので、増幅器全体の消費電力を抑制することができる。また、消費電力の抑制により自己発熱も低減されるため、温度ドリフトなどによる特性変動も抑制することができる。
【0003】
図７には、従来のカレントリユース方式の２段増幅回路９００が示されている。２段増幅回路９００は、いずれも電界効果トランジスタである前段トランジスタ９０１及び後段トランジスタ９０２と、キャパシタ９０３、９０４、９０５、９０６と、抵抗９０７、９０８と、インダクタ９０９、９１０と、を含んでいる。電源端子９１１に電源電圧ＶＤＤが印加され、第１バイアス端子９１２及び第２バイアス端子９１３に、前段トランジスタ９０１又は後段トランジスタ９０２の閾値を超える適度な電圧が印加されると、電源端子９１１から後段トランジスタ９０２のドレインに電流Ｉｂが流れる。後段トランジスタ９０２のソースから流出した電流Ｉｂの直流成分は、キャパシタ９０５があるためＧＮＤには流れずに、インダクタ９０９を通って前段トランジスタ９０１のドレインへと流れ込み、そのソースから流出してＧＮＤに流れ込む。このように、前段トランジスタ９０１及び後段トランジスタ９０２それぞれの所定の動作点での動作に必要なドレイン電流（電流Ｉｂ）が、前段トランジスタ９０１と後段トランジスタ９０２とで共用される。なお、電流Ｉｂに重畳している高周波成分はキャパシタ９０５を介してＧＮＤへと流れる。
【0004】
一方、入力端子９１４に入力される高周波信号ＲＦは、キャパシタ９０３を通過して前段トランジスタ９０１のゲートに与えられ、前段トランジスタ９０１で増幅される。増幅された高周波信号ＲＦは、前段トランジスタ９０１のドレインから出力され、キャパシタ９０４を通って後段トランジスタ９０２のゲートに与えられ、後段トランジスタ９０２で再度増幅される。その増幅後の信号が、後段トランジスタ９０２のドレインからキャパシタ９０６を通って出力端子９１５から、２段増幅器９００の外部へと出力される。なお、前段トランジスタ９０１で増幅された高周波信号ＲＦは、インダクタ９０９によって遮断されるため、後段トランジスタ９０２やキャパシタ９０５には伝わらない。
【0005】
図７に示される２段増幅器９００では、前段トランジスタ９０１及び後段トランジスタ９０２の少なくとも一方を遮断領域に置くことで、高周波信号ＲＦの増幅、並びに、入力端子９１４から出力端子９１５への高周波信号ＲＦの伝播を阻止することができる。さらに、２段増幅器９００を電流Ｉｂが流れない状態にすることができる。すなわち、高周波信号ＲＦの増幅が行われないときの電力消費を抑制することができる。例えば第１バイアス端子９１２及び第２バイアス端子９１３の少なくとも一方に０Ｖを印加することで、２段増幅器９００を、内部に直流電流が流れないスタンバイモードにすることができる。
【0006】
図７の２段増幅器９００のような高周波信号の増幅器は、一例において無線通信の送受信機に好適に用いられる。具体的には、図８に構成の概略が示される、アンテナ９２１を送信系９２２と受信系９２３とで共用する無線送受信機のフロントエンド９２０において受信系９２３の低雑音増幅器（ＬＮＡ：Low Noise Amplifier）９２４として、２段増幅器９００のような増幅器が用いられることがある。図８のフロントエンド９２０では、サーキュレータ９２５を用いて、アンテナ９２１が送信系９２２と受信系９２３との間で共用されている。フロントエンド９２０において受信モードでは、アンテナ９２１で受信された信号は、サーキュレータ９２５で受信系９２３に出力されてＬＮＡ９２４で増幅される。一方、送信モードでは、パワーアンプ９２６で増幅された送信信号Ｓｓは、サーキュレータ９２５によってアンテナ９２１側に出力される。そのため、送信信号Ｓｓは理想的には受信系９２３には略出力されない。例えばサーキュレータ９２５の逆方向損失（アイソレーション）が４０ｄＢで、パワーアンプ９２６による増幅後の送信信号Ｓｓの電力が３０ｄＢｍである場合、受信系９２３には、－１０ｄＢｍ程度の電力のリーク信号Ｓｅしか出力されない。この程度の電力の信号がＬＮＡ９２４に入力されても、ＬＮＡ９２４を構成する例えば図７の２段増幅器９００において第１バイアス端子９１２又は第２バイアス端子９１３に０Ｖが印加されていると、リーク信号Ｓｅの増幅は行われず、ＬＮＡ９２４の内部にも電流は流れない。
【0007】
しかし、サーキュレータ９２５のアイソレーションが十分でない場合、例えば２０ｄＢ程度である場合、上記３０ｄＢｍの送信信号Ｓｓについて１０ｄＢｍのリーク信号ＳｅがＬＮＡ９２４に入力される。また、アンテナ９２１が故障した場合には、上記３０ｄＢｍの送信信号Ｓｓがアンテナ９２１で反射する。そして、略３０ｄＢｍのままの電力を有する反射信号Ｓｒが、サーキュレータ９２５を介してＬＮＡ９２４に入力される。
【0008】
図９Ａ～図９Ｄには、図７に示される２段増幅器９００がスタンバイモードにあるときに、０ｄＢｍ、１０ｄＢｍ、２０ｄＢｍの電力Ｐｉｎを有する約３．８ＧＨｚの入力信号が入力端子９１４に与えられた場合のシミュレーション結果が示されている。図９Ａは前段トランジスタ９０１のゲート端子の電圧振幅Ｖｇａ１、図９Ｂは後段トランジスタ９０２のゲート端子の電圧振幅Ｖｇａ２、図９Ｃは後段トランジスタ９０２のゲート－ソース間の電圧振幅Ｖｇｓａ、そして図９Ｄは入力信号の電力に対する電流Ｉｂ、それぞれのシミュレーション結果を示している。
【0009】
図９Ａ～図９Ｃに示されるように、入力信号の電力Ｐｉｎが０ｄＢｍ程度であれば、前段トランジスタ９０１のゲートの電圧振幅Ｖｇａ１は０．５Ｖ未満程度であり、そのため、前段トランジスタ９０１は遮断状態のままである。また、後段トランジスタ９０２のゲートの電圧振幅Ｖｇａ２及びそのゲート－ソース間の電圧振幅Ｖｇｓａも０．５Ｖよりも遥かに小さく、後段トランジスタ９０２も遮断状態のままなので、図９Ｄに示されるように、電流Ｉｂは略流れない。
【0010】
しかし、入力信号の電力Ｐｉｎが１０ｄＢｍ程度であると、電圧振幅Ｖｇａ１が１Ｖを超える程になり、前段トランジスタ９０１の閾値を超えるときに前段トランジスタ９０１がオン状態となる。そして、前段トランジスタ９０１がオン状態となることで、後段トランジスタ９０２のゲート電圧にも振幅が生じ、０．５Ｖを超えるような電圧振幅Ｖｇａ２が生じている。その結果、後段トランジスタ９０２の閾値を超えるような電圧振幅Ｖｇｓａが生じて後段トランジスタ９０２がオン状態となり、図９Ｄに示されるように電流Ｉｂが流れ始める。入力信号の電力Ｐｉｎが２０ｄＢｍであると各部の電圧振幅はさらに増大し、より多くの電流Ｉｂが流れる。すなわち、スタンバイモードであるにも関わらず、２段増幅器９００に不要な電流Ｉｂが流れて消費電力が増大することになる。
【0011】
このように多段増幅器の用途として好適な、高周波機器に用いられるＬＮＡへの大電力信号の入力を回避する技術として、特許文献１には、高周波機器のフロントエンド回路において、入力される高周波信号（ＲＦ信号）のバイパス経路を設けることが開示されている。特許文献１の開示では、入力されるＲＦ信号の電力が一定以上に大きいときには、ＲＦ信号の伝播経路が、ＬＮＡを通らないバイパス経路へと切り替えスイッチを用いて切り替えられる。
【0012】
また、特許文献２には、図１０に示されるように、切り替えスイッチなどを介さずにＲＦ信号をＲＦ信号増幅用トランジスタ９３１に入力しながら、ＲＦ信号のバイパス時には、ＲＦ信号増幅用トランジスタ９３１をオフ状態にすることが開示されている。すなわち、図１０の利得可変増幅回路９３０では、スイッチ用トランジスタ９３２が設けられている。そして、入力端子９３３に入力されるＲＦ信号にＲＦ信号増幅用トランジスタ９３１をバイパスさせるときには、制御端子９３４にロウレベルの電圧が印加される。スイッチ用トランジスタ９３２がオフ状態となり、ＲＦ信号増幅用トランジスタ９３１のソースとドレインとが直流的に略同電位となる。そのため、そのゲート電圧が閾値を超えなくなってＲＦ信号増幅用トランジスタ９３１がオフ状態を維持する。その間、入力端子９３３に与えられたＲＦ信号は、制御端子９３４へのロウレベル電圧の印加によってバイパス回路９３５内のトランジスタがオン状態となるためバイパス回路９３５を通って、増幅されずに（ゲイン０ｄＢで）出力端子９３６から出力される。
【0013】
一方、ＲＦ信号増幅用トランジスタ９３１にＲＦ信号を増幅させる場合は、制御端子９３４にハイレベル電圧が入力される。バイパス回路９３５内のトランジスタがオフ状態にンなると共に、スイッチ用トランジスタ９３２がオン状態となる。そのため、ＲＦ信号増幅用トランジスタ９３１のソース電圧が低下し、そのゲート電圧が閾値を超えることとなってＲＦ信号の増幅が行われる。増幅されたＲＦ信号は出力端子９３６から出力される。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】特開平１０－８４３００号公報
【特許文献2】特許第３９８３５１１号公報
【非特許文献】
【0015】
【非特許文献1】Zhe-Yang Huang et al.,“A 0.18um CMOS Current Reused Low-Noise Amplifier with Gain Compensated for Ultra-Wideband Wireless Receiver”ITC-CSCC 2008 pp.437-440
【発明の概要】
【発明が解決しようとする課題】
【0016】
特許文献１に開示の構成では、ＲＦ信号がバイパス経路へとバイパスされずにＬＮＡによって増幅されるときにも、ＲＦ信号は、ＬＮＡに入力される前に、ＲＦ信号の伝播経路の切り替えスイッチを通過する。切り替えスイッチは、電界効果トランジスタなどで構成される。そのため、ＬＮＡによるＲＦ信号の増幅時には、この切り替えスイッチに用いられるトランジスタのオン抵抗により、増幅器全体の雑音指数（ＮＦ：Noise Figure）が劣化するという問題がある。一方、特許文献２に開示の構成では、図１０に示されるＲＦ信号増幅用トランジスタ９３１の入力側（ゲート側）にはトランジスタは配置されていない。しかし、ＲＦ信号増幅用トランジスタ９３１のソースとＧＮＤとの間には、スイッチ用トランジスタ９３２、さらに、トランジスタ９３７及び抵抗９３８が配置されている。ＲＦ信号増幅用トランジスタ９３１は利得可変増幅器９３０の初段の増幅回路を構成しているので、そのソースに接続された抵抗成分は、やはり利得可変増幅器９３０のＮＦを劣化させる。特許文献２では、高周波成分がスイッチ用トランジスタ９３２などをバイパスするように、ＲＦ信号増幅用トランジスタ９３１のソースとＧＮＤとの間にキャパシタ９３９が配置されている。しかし、ＮＦの劣化を防止するには、キャパシタ９３９において、スイッチ用トランジスタ９３２などの抵抗成分がＲＦ信号の周波数帯において無視できるほど大きなキャパシタンスが必要になる。すなわち、大きなサイズのキャパシタを設ける必要があるため、高周波増幅器の小型化が阻害されることがある。特に、半導体チップ上で高周波増幅器を実現する場合、そのような大型のキャパシタは、非常に大きな専有面積を必要としてチップ面積を増大させるため、問題となり易い。
【0017】
本発明は、このような問題に鑑み、高周波信号を多段階に増幅する半導体増幅器において、増幅機能の停止中の意図しない信号の入力による不要な消費電流の増大を、増幅器のＮＦなどの特性劣化や大型化を伴わずに防ぐことを目的とする。
【課題を解決するための手段】
【0018】
本発明の一実施形態の半導体増幅器は、第１制御端子と、前記第１制御端子の状態に応じた電流が流れる第１高位側端子及び第１低位側端子と、を有していて前記第１制御端子で受け取る入力信号を増幅する第１トランジスタと、直流を遮断するように前記第１高位側端子に接続されている第２制御端子と、前記第２制御端子の状態に応じた電流が流れる第２高位側端子及び第２低位側端子とを有していて、前記第２制御端子で受け取る信号を増幅して得られる出力信号を前記第２高位側端子から出力する第２トランジスタと、を含んでいて、前記第２低位側端子と前記第１高位側端子との間に直流電流の通電経路を備えている。一実施形態の半導体増幅器は、さらに、前記第２高位側端子と前記第２低位側端子との間に接続されている抵抗素子と、前記通電経路の導通状態を切り替える第１スイッチと、を含んでいる。
【発明の効果】
【0019】
本発明の半導体増幅器によれば、高周波信号を多段階に増幅する半導体増幅器において、増幅機能の停止中の意図しない信号の入力による不要な消費電流の増大を、増幅器の雑音指数などの特性劣化や大型化を伴わずに防ぐことができる。
【図面の簡単な説明】
【0020】
【図1】本発明の第１実施形態の半導体増幅器の一例を示す回路図である。
【図2】本発明の第２実施形態の半導体増幅器の一例を示す回路図である。
【図3】シミュレーションによる第１及び第２の実施形態の半導体増幅器の効果を示すプロット図である。
【図4】本発明の第３実施形態の半導体増幅器の一例を示す回路図である。
【図5A】シミュレーションによる第１～第３の実施形態の半導体増幅器のゲインの周波数特性を示すプロット図である。
【図5B】シミュレーションによる第１～第３の実施形態の半導体増幅器の雑音指数の周波数特性を示すプロット図である。
【図6】本発明の第１実施形態の半導体増幅器の変形例を示す回路図である。
【図7】従来のカレントリユース方式の２段増幅回路を示す回路図である。
【図8】高周波信号の増幅器の用途の一例である無線送受信機のフロントエンドを示す回路図である。
【図10】従来の利得可変増幅回路を示す回路図である。
【発明を実施するための形態】
【0021】
図面を参照しながら本発明の半導体増幅器の幾つかの実施形態を説明する。しかし、本発明の半導体増幅器は、以下に説明される実施形態に限定されない。
【0022】
＜第１実施形態＞
図１には、第１実施形態の半導体増幅器の一例である半導体増幅器１００が示されている。なお、図１は、第１実施形態の半導体増幅器が備え得る主要な回路要素の一部だけを示している場合があり、第１実施形態の半導体増幅器は、図１に示されていない回路要素を含むこともある。これは、後に参照する図２、図４、及び図６に示される各実施形態の半導体増幅器にも該当する。
図１には、第１実施形態の半導体増幅器の一例である半導体増幅器１００が示されている。なお、図１は、第１実施形態の半導体増幅器が備え得る主要な回路要素の一部だけを示している場合があり、第１実施形態の半導体増幅器は、図１に示されていない回路要素を含むこともある。これは、後に参照する図２、図４、及び図６に示される各実施形態の半導体増幅器にも該当する。
【0023】
図１に示されるように、本実施形態の半導体増幅器１００は、第１トランジスタ１と、第２トランジスタ２と、を含んでいる。第１トランジスタ１は、制御端子１ａ（第１制御端子）と、高位側端子１ｂ（第１高位側端子）と、低位側端子１ｃ（第１低位側端子）と、を有している。第１トランジスタ１の高位側端子１ｂ及び低位側端子１ｃには、制御端子１ａの状態に応じた電流が流れる。第１トランジスタ１は、制御端子１ａで受け取る入力信号を増幅する。第２トランジスタ２は、制御端子２ａ（第２制御端子）と、高位側端子２ｂ（第２高位側端子）と、低位側端子２ｃ（第２低位側端子）と、を有している。第２トランジスタ２の高位側端子２ｂ及び低位側端子２ｃには、制御端子２ａの状態に応じた電流が流れる。第２トランジスタ２は、制御端子２ａで受け取る信号を増幅して得られる出力信号を高位側端子２ｂから出力する。
【0024】
本実施形態の半導体増幅器１００は、さらに、抵抗素子（第１抵抗素子）８１と、第１スイッチ３０と、容量素子７と、抵抗素子８３と、を含んでいる。図１の例の半導体増幅器１００において第１スイッチ３０は、第３トランジスタ３を含んでいる。第３トランジスタ３は、制御端子３ａ（第３制御端子）と、高位側端子３ｂ（第３高位側端子）と、低位側端子３ｃ（第３低位側端子）と、を有している。高位側端子３ｂと低位側端子３ｃとの間の導通状態が制御端子３ａによって制御される。高位側端子３ｂと低位側端子３ｃとが導通しているときに、高位側端子３ｂは、第２トランジスタ２の低位側端子２ｃからの電流を第３トランジスタ３に流入させ、低位側端子３ｃは、第１トランジスタ１の高位側端子１ｂへと流れる電流を第３トランジスタ３から流出させる。容量素子７は、制御端子３ａと低位側端子３ｃとの間に接続されている。
【0025】
図１の例の半導体増幅器１００は、さらに、容量素子７ａ、７ｂ、７ｃ、７ｄ、及び抵抗素子８ａ、８ｂ、誘導素子９ａ、９ｂを含んでいる。また、半導体増幅器１００には、第１バイアス端子１１、第２バイアス端子１２、電源端子１３、入力端子１４、出力端子１５、及び第１スイッチ端子１６が備えられている。容量素子７ａ、７ｂ、７ｃ、７ｄ、及び抵抗素子８ａ、８ｂ、誘導素子９ａ、９ｂは、それぞれ、図７のキャパシタ９０３、９０４、９０５、９０６、抵抗９０７、９０８、インダクタ９０９、９０１と同様の機能を有する。第１トランジスタ１、第２トランジスタ２は、それぞれ、図７の前段トランジスタ９０１、後段トランジスタ９０２と同様の機能を有し得る。本実施形態の半導体増幅器１００は、主に、抵抗素子８１及び第１スイッチ３０を備えている点で、図７の２段増幅器９００と異なる。
【0026】
第２トランジスタ２の制御端子２ａは、容量素子７ｂを介して第１トランジスタ１の高位側端子１ｂに接続されている。そのため、第１トランジスタ１の高位側端子１ｂから第２トランジスタ２の制御端子２ａには、時間と共にレベルを変化させる信号だけが伝播し、直流成分は遮断される。すなわち、制御端子２ａは、直流を遮断するように高位側端子１ｂに接続されている。
【0027】
第２トランジスタ２の低位側端子２ｃと第１トランジスタ１の高位側端子１ｂとは、誘導素子９ａと第１スイッチ３０とを介して接続されている。一定以上の周波数を有する高周波信号は、第１スイッチ３０の開閉状態に依らず、誘導素子９ａ及び容量素子７ｃの作用により、第２トランジスタ２の低位側端子２ｃから第１トランジスタ１の高位側端子１ｂに略伝播しない。しかし、直流電流は、第１スイッチ３０が閉状態でさえあれば、低位側端子２ｃから高位側端子１ｂへと流れることができる。半導体増幅器１００は、このように、第２トランジスタ２の低位側端子２ｃと第１トランジスタ１の高位側端子１ｂとの間に直流電流の通電経路Ｐを備えている。第１スイッチ３０は、第２トランジスタ２の低位側端子２ｃと第１トランジスタ１の高位側端子１ｂとの間、すなわち、通電経路Ｐの経路上に配置されている。従って、第１スイッチ３０は、自身の開閉状態を遷移させることによって、直流電流が流れる通電経路Ｐの導通状態を切り替える。
【0028】
抵抗素子８１は、第２トランジスタ２の高位側端子２ｂと低位側端子２ｃとの間に接続されている。そのため、低位側端子２ｃから第２トランジスタ２の外側（ＧＮＤ側）をみたときのインピーダンスが高ければ高い程、低位側端子２ｃの電位は高位側端子２ｂの電位へと近づく。例えば低位側端子２ｃが実質的にオープンの状態であれば、低位側端子２ｃの電位は高位側端子２ｂの電位と略等しい。本実施形態の半導体増幅器１００では、低位側端子２ｃは、容量素子７ｃを介してＧＮＤに接続されると共に通電経路Ｐに接続されている。従って、通電経路Ｐが導通していない場合には、低位側端子２ｃは直流的にはオープン状態となって、低位側端子２ｃの電位は高位側端子２ｂの電位と略同じになる。低位側端子２ｃの電位が高いと、制御端子２ａの電位が意図せず高まっても、第２トランジスタ２がオン状態になり難くなる。
【0029】
そして、本実施形態の半導体増幅器１００は、前述したように、通電経路Ｐの導通状態を制御する第１スイッチ３０を備えている。すなわち、第１スイッチ３０を開状態にすることによって、通電経路Ｐを非導通の状態にすることができる。本実施形態の半導体増幅器１００は、このような抵抗素子８１及び第１スイッチ３０を含んでいるので、後述するように、第１トランジスタ１及び第２トランジスタ２に流れる電流を抑制することができる。
【0030】
＜各構成要素同士の接続＞
入力端子１４には、半導体増幅器１００で増幅される高周波信号が入力される、入力端子１４は容量素子７ａの一端に接続されており、容量素子７ａの他端は第１トランジスタ１の制御端子１ａ及び抵抗素子８ａの一端に接続され、抵抗素子８ａの他端は第１バイアス端子１１に接続されている。第１トランジスタ１の低位側端子１ｃはＧＮＤに接続されており、高位側端子１ｂは容量素子７ｂの一端に接続され、容量素子７ｂの他端は第２トランジスタ２の制御端子２ａに接続されている。第２トランジスタ２の制御端子２ａには、抵抗素子８ｂを介して第２バイアス端子１２が接続されている。
入力端子１４には、半導体増幅器１００で増幅される高周波信号が入力される、入力端子１４は容量素子７ａの一端に接続されており、容量素子７ａの他端は第１トランジスタ１の制御端子１ａ及び抵抗素子８ａの一端に接続され、抵抗素子８ａの他端は第１バイアス端子１１に接続されている。第１トランジスタ１の低位側端子１ｃはＧＮＤに接続されており、高位側端子１ｂは容量素子７ｂの一端に接続され、容量素子７ｂの他端は第２トランジスタ２の制御端子２ａに接続されている。第２トランジスタ２の制御端子２ａには、抵抗素子８ｂを介して第２バイアス端子１２が接続されている。
【0031】
第１トランジスタ１の高位側端子１ｂは、誘導素子９ａの一端にも接続されており、誘導素子９ａの他端は第３トランジスタ３の低位側端子３ｃ（第１スイッチ３０の一端）に接続されている。第３トランジスタ３の制御端子３ａは抵抗素子８３の一端に接続されており、抵抗素子８３の他端は第１スイッチ端子１６に接続されている。前述したように第３トランジスタ３の制御端子３ａと低位側端子３ｃとの間に容量素子７が接続されている。
【0032】
第３トランジスタ３の高位側端子３ｂ（第１スイッチ３０の他端）は、容量素子７ｃの一端と第２トランジスタ２の低位側端子２ｃに接続されており、容量素子７ｃの他端はＧＮＤに接続されている。第２トランジスタ２の高位側端子２ｂは、誘導素子９ｂを介して電源端子１３に接続されると共に、容量素子７ｄを介して出力端子１５に接続されている。前述したように第２トランジスタ２の高位側端子２ｂと低位側端子２ｃとの間に抵抗素子８１が接続されている。出力端子１５から、半導体増幅器１００によって増幅された高周波信号が出力される。
【0033】
第１トランジスタ１、第２トランジスタ２、及び第３トランジスタ３は、図１の例では、全てｎ型電界効果トランジスタ（ｎ型ＦＥＴ）である。従って、図１の例において、制御端子１ａ、制御端子２ａ、及び制御端子３ａはゲート端子（又は半導体チップ上のゲート領域）である。また、「高位側端子」は、第１～第３の各トランジスタの三つの端子のうち、「制御端子」以外の二つの端子のうちの高電位側の端子であり、「低位側端子」は、その二つの端子のうちの低電位側の端子である。従って、図１の例において、高位側端子１ｂ、高位側端子２ｂ、及び高位側端子３ｂは、いずれもドレイン端子（又は半導体チップ上のドレイン領域）であり、低位側端子１ｃ、低位側端子２ｃ、及び低位側端子３ｃは、いずれもソース端子（又は半導体チップ上のソース領域）である。
【0034】
第１トランジスタ１、第２トランジスタ２、及び第３トランジスタ３は、図１の例と異なり、ｐ型電界効果トランジスタ（ｐ型ＦＥＴ）であってもよい。その場合、高位側端子１ｂ、高位側端子２ｂ、及び高位側端子３ｂは、いずれもソース端子（又は半導体チップ上のソース領域）であり得、低位側端子１ｃ、低位側端子２ｃ、及び低位側端子３ｃは、いずれもドレイン端子（又は半導体チップ上のドレイン領域）であり得る。
【0035】
また、第１トランジスタ１、第２トランジスタ２、及び第３トランジスタ３は、全てバイポーラ（接合型）トランジスタであってもよい。その場合、制御端子１ａ、制御端子２ａ、及び制御端子３ａはベース端子（又は半導体チップ上のベース領域）であり得る。そしてこれら各トランジスタがｎｐｎトランジスタである場合は、高位側端子１ｂ、高位側端子２ｂ、及び高位側端子３ｂは、いずれもコレクタ端子（又は半導体チップ上のコレクタ領域）であり得、低位側端子１ｃ、低位側端子２ｃ、及び低位側端子３ｃは、いずれもエミッタ端子（又は半導体チップ上のエミッタ領域）であり得る。一方、これら各トランジスタがｐｎｐトランジスタである場合は、高位側端子１ｂ、高位側端子２ｂ、及び高位側端子３ｂは、いずれもエミッタ端子（又は半導体チップ上のエミッタ領域）であり得、低位側端子１ｃ、低位側端子２ｃ、及び低位側端子３ｃは、いずれもコレクタ端子（又は半導体チップ上のコレクタ領域）であり得る。
【0036】
第１スイッチ３０は、上記の通り、図１の例では、電界効果トランジスタ（ＦＥＴ）を含んでおり、略ＦＥＴだけで構成されている。しかし、第１スイッチ３０は、ＦＥＴ又はバイポーラトランジスタなどのトランジスタでなくてもよく、通電経路Ｐの導通状態を切り替えられるものであって、意図されるときに通電経路Ｐを非導通にできるものであればよい。なお通電経路Ｐの「非導通」は、一例として、第１スイッチ３０を挟む通電経路Ｐの二つのノード間の抵抗が１０ＭΩ以上であることを意味する。
【0037】
容量素子７、容量素子７ａ～７ｄは、任意の特性を有するキャパシタ（コンデンサ）などのような、主に容量性リアクタンスを有する受動素子であり得、誘導素子９ａ、９ｂは、任意の特性を有するインダクタ（コイル）などのような、主に誘導性リアクタンスを有する受動素子であり得る。
【0038】
＜本実施形態の半導体増幅器の作用＞
電源端子１３には、直流電源（図示せず）から電源電圧ＶＤＤが供給される。例えば３Ｖ～２０Ｖ程度の電源電圧ＶＤＤが供給される。半導体増幅器１００に入力信号を増幅させるとき（例えば先に参照した図８のフロントエンド９２０のＬＮＡ９２４として半導体増幅器１００が用いられ、フロントエンド９２０が受信モードで動作するとき）は、第１バイアス端子１１及び第２バイアス端子１２に、ＦＥＴである第１及び第２トランジスタ１、２を飽和領域内の動作点で動作させる電圧が印加される。さらに、第１スイッチ端子１６には、第３トランジスタ３をオン状態にする電圧が印加される。
電源端子１３には、直流電源（図示せず）から電源電圧ＶＤＤが供給される。例えば３Ｖ～２０Ｖ程度の電源電圧ＶＤＤが供給される。半導体増幅器１００に入力信号を増幅させるとき（例えば先に参照した図８のフロントエンド９２０のＬＮＡ９２４として半導体増幅器１００が用いられ、フロントエンド９２０が受信モードで動作するとき）は、第１バイアス端子１１及び第２バイアス端子１２に、ＦＥＴである第１及び第２トランジスタ１、２を飽和領域内の動作点で動作させる電圧が印加される。さらに、第１スイッチ端子１６には、第３トランジスタ３をオン状態にする電圧が印加される。
【0039】
一例として電源電圧ＶＤＤが５Ｖであるとき、第１バイアス端子１１、第２バイアス端子１２に、０．５Ｖ、２．５Ｖが、それぞれ印加され、第１スイッチ端子１６に５Ｖが印加される。なおＦＥＴである第１及び第２のトランジスタ１、２の「飽和領域」（第１及び第２のトランジスタ１、２がバイポーラトランジスタである場合は「活性領域」）は、各制御端子１ａ、２ａの電圧に応じて、高位側端子１ｂ、低位側端子１ｃ、高位側端子２ｂ、及び低位側端子２ｃに流れる電流が変化する領域である。
【0040】
第１トランジスタ１及び第２トランジスタ２が飽和領域で動作するので、各トランジスタにおいて、それぞれの制御端子１ａ、１ｂに入力される信号の増幅が行われる。すなわち、入力端子１４に入力された高周波信号は、第１トランジスタ１で増幅されて高位側端子１ｂから出力される。その増幅後の信号は、誘導素子９ａが介在するため通電経路Ｐには略伝播せずに、容量素子７ｂを通って第２トランジスタ２の制御端子２ａに入力される。制御端子２ａに入力された信号は、さらに第２トランジスタ２で増幅されて高位側端子２ｂから出力され、誘導素子９ｂで遮断されるため電源端子１３には伝播せずに、容量素子７ｄでカップリングされた出力端子１５から出力される。このようにして、半導体増幅器１００によって２段階の増幅が行われる。
【0041】
この増幅動作において、電源端子１３から半導体増幅器１００内を流れる直流電流は、第２トランジスタ２の高位側端子２ｂから低位側端子２ｃへと流れ、容量素子７ｃでカップリングされたＧＮＤには略流れずに、オン状態の第３トランジスタ３に流入する。第３トランジスタ３から流出した電流は、誘導素子９ａを通り、さらに第１トランジスタ１の高位側端子１ｂ及び低位側端子１ｃを経てＧＮＤに流れる。このように、半導体増幅器１００において増幅が行われている間、電源端子１３からの電流が第１トランジスタ１と第２トランジスタ２との間で共用される。換言すると、第２トランジスタ２の増幅動作に用いられた電流が第１トランジスタ１での増幅動作に再利用される。そのため、半導体増幅器１００の消費電力を少なくすることができる。
【0042】
一方、半導体増幅器１００に入力信号の増幅をさせないとき（例えば先に参照した図８のフロントエンド９２０のＬＮＡ９２４として半導体増幅器１００が用いられ、フロントエンド９２０が送信モードで動作するとき）は、第１バイアス端子１１及び第２バイアス端子１２に、第１及び第２トランジスタ１、２を遮断領域へと制御する電圧が印加される（半導体増幅器１００が入力信号を増幅しないモードは、以下では「スタンバイモード」とも称される）。一例として、第１バイアス端子１１及び第２バイアス端子１２それぞれに０Ｖ（ＧＮＤ電位）が印加される。なお、第１バイアス端子１１及び第２バイアス端子１２のいずれか一方だけに、第１トランジスタ１又は第２トランジスタ２を遮断領域へと制御する電圧が印加されてもよい。これら両トランジスタの一方だけを遮断領域へと制御するだけでも、半導体増幅器１００に増幅動作をさせないようにすることができる。
【0043】
そして、第１スイッチ端子１６には、第１スイッチ３０を開状態にする、すなわち、通電経路Ｐを非導通の状態にする電圧が印加される。具体的には、第１スイッチ３０を構成する第３トランジスタ３をオフ状態にする電圧が、第１スイッチ端子１６から抵抗素子８３を介して第３トランジスタ３の制御端子３ａに印加される。一例として、第１スイッチ端子１６に０Ｖ（ＧＮＤ電位）が印加される。このように、図１の半導体増幅器１００において第１スイッチ３０は、第１トランジスタ１及び第２トランジスタ２の少なくとも一方、又は両方が遮断領域へと制御されるときに通電経路Ｐを非導通にするようにバイアスされる第３トランジスタ３の制御端子３ａを有している。なお、第３トランジスタ３をオフ状態にすべく第１スイッチ端子１６に与えられる電気量は、電圧に限定されず、例えば第３トランジスタ３がバイポーラトランジスタである場合には、電流であってもよい。
【0044】
スタンバイモードにおいて、高周波信号が入力端子１４から入力されると、第１トランジスタ１の制御端子１ａに電圧振幅が発生する。第１トランジスタ１は遮断領域にあるため、容易にはオン状態にならない。しかし、入力端子１４に大きな振幅を有する大電力の高周波信号が入力されると、制御端子１ａ（ゲート端子）と低位側端子１ｃ（ソース端子）との電位差が第１トランジスタ１の閾値を越えて第１トランジスタ１がオン状態になることがある。そのオン状態の第１トランジスタ１の高位側端子１ｂ（ドレイン端子）から漏れた高周波信号は、第２トランジスタ２制御端子２ａ（ゲート端子）に電圧振幅を発生させる。しかし、通電経路Ｐが第１スイッチ３０によって非導通状態になっているため、第２トランジスタ２の低位側端子２ｃ（ソース端子）の電位は、前述したように抵抗素子８１を介して接続されている高位側端子２ｂ（ドレイン端子）の電位と略同電位となるほど高まっている。そのため、制御端子２ａと低位側端子２ｃとの間の電位差は、第２トランジスタ２の閾値電圧を越えるほど大きくなり難く、第２トランジスタ２がオン状態となることが抑制される。
【0045】
このように、スタンバイモード時に、第１スイッチ３０を開状態（第３トランジスタ３をオフ状態）にすることで、第２トランジスタ２の低位側端子２ｃの電位の低下を抑制して第２トランジスタ２がオン状態になるのを防ぐと共に、第２トランジスタ２から流出した電流が第１トランジスタ１へと向かう流路（通電経路Ｐ）を遮断することができる。
【0046】
なお、第１トランジスタ１の高位側端子１ｂから漏れた高周波信号が、誘導素子９ａを通過して第３トランジスタ３の低位側端子３ｃ（ソース端子）まで伝播して、低位側端子３ｃに電圧振幅を発生させることがある。この電圧振幅によって、第３トランジスタ３の制御端子３ａ（ゲート端子）と低位側端子３ｃとの間の電位差が第３トランジスタ３の閾値電圧を越えると、第３トランジスタ３がオン状態（第１スイッチ３０が閉状態）になってしまう。その防止のために、容量素子７が、制御端子２ａと低位側端子２ｃとの間に接続されている。容量素子７でこれら両端子間を高周波的に容量結合することによって、高周波信号が第１トランジスタ１から第３トランジスタ３へと伝播してきても、第３トランジスタ３の制御端子３ａと低位側端子３ｃとの間の電位差の増大が防止され、第３トランジスタ３のオフ状態が維持される。
【0047】
このように、スタンバイモード時に入力端子１４から大きな電力の高周波信号が入力されても、第２トランジスタ２がオン状態にならないため、電源端子１３から流れる電流は増加し難い。第２トランジスタ２に接続される抵抗素子８１は、後述のように適度に高い抵抗値を有していれば、第２トランジスタ２、乃至半導体増幅器１００における高周波信号の増幅特性に影響を与えない。第１スイッチ３０も、直流電流の経路である通電経路Ｐに配置されているため、高周波信号の増幅特性に影響を及ぼさない。さらに、高周波信号が伝播する第１トランジスタ１の制御端子１ａ側、及び低位側端子１ｃ側には何ら回路素子が追加されていないので、従来の半導体増幅器と比べて、雑音指数が劣化することもない。雑音指数の劣化の懸念がないため、大きなキャパシタンスを有するキャパシタのような、雑音指数劣化防止のための大型の部品を新たに配置する必要もない。従って、本実施形態の半導体増幅器によれば、高周波信号を多段階に増幅する半導体増幅器において、増幅機能の停止中の意図しない信号の入力による不要な消費電流の増大を、増幅器の雑音指数などの特性劣化や、大型化を伴わずに防ぐことができる。
【0048】
容量素子７、容量素子７ａ～７ｄ、誘導素子９ａ、９ｂ、抵抗素子８１、８３、及び抵抗素子８ａ～８ｂは、半導体増幅器１００に求められる特性や半導体増幅器１００に入力される高周波信号の信号レベルや周波数に応じた適切な範囲の任意のキャパシタンス、インダクタンス、又は抵抗値を有し得る。
【0049】
一例として、半導体増幅器１００には、数ＭＨｚ～数百ＧＨｚの周波数の高周波信号が入力される。入力信号の周波数が数ＧＨｚ程度である場合、容量素子７のキャパシタンスは、例えば０．１ｐＦ～１ｐＦ程度であり得る。第３トランジスタ３の制御端子３ａと低位側端子３ｃとを高周波信号に対して容量結合することができ、前述のように、第１トランジスタ１側から高周波信号が伝播してきても、第３トランジスタ３のオフ状態を維持することができる。また、入力信号の周波数が上記のように数ＭＨｚ～数百ＧＨｚである場合、容量素子７ａ～７ｄは、０．１ｐＦ～数百ｐＦ程度であり得る。半導体増幅器１００内を伝播する高周波信号に十分に低い伝播経路を提供しつつ直流成分を遮断することができ、しかも小さなサイズで形成されると考えられる。
【0050】
抵抗素子８１の抵抗値は、一例として数十ｋΩ以上、１ＭΩ以下程度であり得る。第２トランジスタ２による増幅特性に略影響を与えずに、且つ、前述したように第２トランジスタ２の低位側端子２ｃが実質的にオープン状態の時の低位側端子２ｃの電位を高めることができる。なお抵抗素子８３、及び抵抗素子８ａ、８ｂは、一例として１０ｋΩ～１００ｋΩ程度であり得、第１～第３のトランジスタ１～３それぞれの制御端子１ａ、２ａ、３ａへの突入電流を制限する。
【0051】
第１トランジスタ１、第２トランジスタ２、及び第３トランジスタ３の特性は、上記の各受動素子同様、半導体増幅器１００に求められる特性や半導体増幅器１００に入力される高周波信号の信号レベルや周波数に応じた適切な特性を有している。例えばＦＥＴである第１～第３のトランジスタ１～３のオン抵抗が小さいと、ゲインロスが少なく、よって高いゲインを有すると共に、良好な雑音指数を有する半導体増幅器１００が得られる。しかし、ＦＥＴである各トランジスタのゲート幅を、低いオン抵抗を有するべく拡大することは、各トランジスタのオフ時の特性の劣化を招くことがある。例えばオフ時のゲート容量が増大してしまい、オフ状態の各トランジスタに伝播してくる高周波信号によって意図せずオン状態に転じることがある。従って、無暗にゲート幅が拡大されるのではなく、適度な大きさのゲート幅が選択される。例えば、数ＭＨｚ～数百ＧＨｚの周波数の高周波信号が入力される半導体増幅器１００を構成する第１～第３のトランジスタ１～３それぞれが半導体チップ上で実現される場合のゲート幅は、５００μｍ以上、２０００μｍ以下程度であり得る。
【0052】
なお、第１～第３のトランジスタ１～３は、それぞれエンハンスメント型のＦＥＴであってもよく、デプレッション型のＦＥＴであってもよい。しかし、各制御端子１ａ～３ａへの入力にＧＮＤ電位を用いることで容易に各トランジスタを遮断領域へと制御することが可能な点などから、エンハンスメント型が好ましいことがある。
【0053】
＜第２実施形態＞
図２には、第２実施形態の半導体増幅器の一例である半導体増幅器１０２が示されている。半導体増幅器１０２は、図１の半導体増幅器１００が含む構成要素に加えて、さらに、第２スイッチ４０、抵抗素子８２（第２抵抗素子）、及び抵抗素子８４を含んでいる。図２の半導体増幅器１０２は、第２スイッチ４０、抵抗素子８２、８４を含んでいることを除いて、図１の半導体増幅器１００と同じ構成を有していて同じ構成要素を含んでいる。半導体増幅器１００に含まれる構成要素と同様の構成要素については図１において付されている符号と同じ符号が図２において付されるか適宜省略され、それら同様の構成要素についての重複する説明は省略される。
図２には、第２実施形態の半導体増幅器の一例である半導体増幅器１０２が示されている。半導体増幅器１０２は、図１の半導体増幅器１００が含む構成要素に加えて、さらに、第２スイッチ４０、抵抗素子８２（第２抵抗素子）、及び抵抗素子８４を含んでいる。図２の半導体増幅器１０２は、第２スイッチ４０、抵抗素子８２、８４を含んでいることを除いて、図１の半導体増幅器１００と同じ構成を有していて同じ構成要素を含んでいる。半導体増幅器１００に含まれる構成要素と同様の構成要素については図１において付されている符号と同じ符号が図２において付されるか適宜省略され、それら同様の構成要素についての重複する説明は省略される。
【0054】
第２スイッチ４０は、第１スイッチ３０と第２トランジスタ２の低位側端子２ｃ（第２低位側端子）との間の通電経路Ｐに設けられている。図２の例において第２スイッチ４０は、第４トランジスタ４を含んでいる。第４トランジスタ４は、制御端子４ａ（第４制御端子）と、制御端子４ａによって互いの間の導通状態が制御される二つの端子（高位側端子４ｂ及び低位側端子４ｃ）とを有している。第４トランジスタ４の高位側端子４ｂ（第２スイッチ４０の一端）は、第２トランジスタ２の低位側端子２ｃに接続されている。そのため、第４トランジスタ４の高位側端子４ｂ及び低位側端子４ｃには、第２トランジスタ２の低位側端子２ｃから流れてくる電流が流れる。第４トランジスタ４の低位側端子４ｃ（第２スイッチ４０の他端）は、第３トランジスタ３の高位側端子（第１スイッチ３０の他端）に接続されている。抵抗素子８２は、第４トランジスタ４の高位側端子４ｂと低位側端子４ｃとの間に接続されている。第４トランジスタ４の制御端子４ａは、抵抗素子８４の一端に接続され、抵抗素子８４の他端は、一端が第３トランジスタ３の制御端子３ａに接続されている抵抗素子８３の他端と共に、第１スイッチ端子１６に接続されている。すなわち、第３トランジスタ３の制御端子３ａと第４トランジスタ４の制御端子４ａとは、共通のノード（第１スイッチ端子１６）に接続されている。
【0055】
第４トランジスタ４は、図２の例では、ｎ型ＦＥＴである。従って、図１の例において、制御端子４ａはゲート端子であり、高位側端子４ｂはドレイン端子であり、低位側端子４ｃはソース端子である。第４トランジスタ４は、図２の例と異なり、ｐ型ＦＥＴであってもよい。その場合、高位側端子４ｂはソース端子であり得、低位側端子４ｃはドレイン端子であり得る。また、第４トランジスタ４はバイポーラトランジスタであってもよく、その場合、制御端子４ａはベース端子であり得、高位側端子４ｂ及び低位側端子４ｃは、第４トランジスタ４の接続型式（ｎｐｎ型又はｐｎｐ型）に応じて、コレクタ端子又はエミッタ端子であり得る。なお、後述の第５トランジスタ５及び第６トランジスタ６（図４参照）は、第１～第４の各トランジスタと同様に、ｎ型又はｐ型のＦＥＴであり得、ｎｐｎ型又はｐｎｐ型のバイポーラトランジスタであってもよい。第５及び第６の各トランジスタの制御端子は、これら各トランジスタの形式に応じてゲート端子又はベース端子であり得、高位側端子及び低位側端子は、それぞれ、各トランジスタの形式や導電型若しくは接続型式に応じて、ドレイン端子、ソース端子、コレクタ端子、又はエミッタ端子であり得る。
【0056】
第２スイッチ４０は、図２の例では、ＦＥＴである第４トランジスタ４だけで構成されている。しかし、第２スイッチ４０は、ＦＥＴ又はバイポーラトランジスタなどのトランジスタでなくてもよく、通電経路Ｐの導通状態を切り替えられるものであって、意図されるときに通電経路Ｐを非導通にできるものであればよい。
【0057】
半導体増幅器１０２に入力信号を増幅させるときは、第１スイッチ端子１６には、第３トランジスタ３をオン状態にすると共に第４トランジスタ４をオン状態にする電圧が印加される。例えば電源電圧ＶＤＤが５Ｖであるとき、第１スイッチ端子１６に５Ｖが印加される。図１の例の半導体増幅器１００と同様に、半導体増幅器１０２によって２段階の増幅が行われる。また、第２トランジスタ２の増幅動作に用いられた電流が第１トランジスタ１での増幅動作に再利用される。
【0058】
そして、半導体増幅器１０２をスタンバイモードにするときは、第１スイッチ３０が開状態にされ、さらに、第２スイッチ４０を開状態にする（具体的には第２スイッチ４０を構成する第４トランジスタ４をオフ状態にする）電圧が、第１スイッチ端子１６から抵抗素子８４を介して第４トランジスタ４の制御端子４ａに印加される。一例として、第１スイッチ端子１６に０Ｖ（ＧＮＤ電位）が印加される。前述したように、第３トランジスタ３の制御端子３ａと第４トランジスタ４の制御端子４ａとは、共通のノード（第１スイッチ端子１６）に接続されている。そのため、第１スイッチ３０と第２スイッチ４０の両方を容易に開状態にすることができる。なお、第４トランジスタ４をオフ状態にすべく第１スイッチ端子１６に与えられる電気量は、電圧に限定されず、電流であってもよい。
【0059】
第２実施形態の半導体増幅器１０２は、第１スイッチ３０に加えて第２スイッチ４０も含んでいるので、スタンバイモード時に通電経路Ｐの遮断状態をより確実に維持することができ、第１トランジスタ１及び第２トランジスタ２に電流が流れることを、より強固に防ぐことができる。従って、第２実施形態の半導体増幅器１０２によれば、より大きな電力の高周波信号がスタンバイモード時に入力されても、不要な消費電流の増大を防ぐことができる。
【0060】
加えて、図２の例の半導体増幅器１０２は抵抗素子８２を含んでいる。抵抗素子８２によって、第１スイッチ３０が開状態であって第４トランジスタ４もオフ状態であるスタンバイモード時における第４トランジスタ４の低位側端子４ｃ（ソース端子）の電位は、高位側端子４ｂ（ドレイン端子）と略同電位となるほど高められる。この作用は、前述した第２トランジスタ２に対する抵抗素子８１の作用と同様である。そのため、制御端子４ａと低位側端子４ｃとの間の電位差は、第４トランジスタ４の閾値電圧を越えるほど大きくなり難く、第４トランジスタ４がオン状態となることが抑制される。抵抗素子８２の抵抗値は、一例として数十ｋΩ以上、１ＭΩ以下程度であり得る。前述したようにスタンバイモード時に第４トランジスタ４の低位側端子４ｃの電位を高めることができる。
【0061】
なお、第２実施形態において抵抗素子８２が設けられないこともある。抵抗素子８２が設けらず、第２スイッチ４０を含んでいるだけでも、第２実施形態において第１実施形態よりも、スタンバイモード時の消費電流の増大をより強固に防ぎ得ることがある。
【0062】
なお、第２実施形態においても、第２スイッチ４０は直流電流の経路である通電経路Ｐに配置されているため、高周波信号の増幅特性に影響を及ぼさない。さらに、高周波信号が伝播する第１トランジスタ１の制御端子１ａ側、及び低位側端子１ｃ側には何ら回路素子が追加されていないので、従来の半導体増幅器と比べて、雑音指数が劣化することもない。
【0063】
図３には、シミュレーションによる、従来の半導体増幅器（比較例）に対する、図１の第１実施形態の半導体増幅器１００及び図２の第２実施形態の半導体増幅器１０２それぞれの効果が示されている。すなわち、スタンバイモード時に入力される高周波信号の電力Ｐｉｎ（横軸）に対する、各半導体増幅器に流れる消費電流ＩＤＤ（縦軸）のシミュレーション結果が示されている。比較例の半導体増幅器は、図１の半導体増幅器１００に含まれる抵抗素子８１、８３、第１スイッチ３０、及び容量素子７を含んでいない。シミュレーションに用いられた高周波信号の周波数は３．８ＧＨｚであり、電源電圧ＶＤＤは５Ｖ、抵抗素子８１、８２それぞれの抵抗値は５００ｋΩ、容量素子７のキャパシタンスは０．５ｐＦ、第１～第３のトランジスタ１～３それぞれのゲート幅は１０００μｍであった。
【0064】
図３に示されるように、比較例では、入力信号の電力が１０ｄＢｍ程度になると、スタンバイモードであるにも拘わらず消費電流ＩＤＤが流れ始めるのに対し、第１実施形態及び第２実施形態では、１８ｄＢｍ以上の電力の高周波信号が入力されて、初めて消費電流ＩＤＤが流れ始める。また、同一の電力Ｐｉｎでの比較において、第２実施形態の消費電流ＩＤＤは、第１実施形態の消費電流ＩＤＤよりも小さい。このように第１及び第２の実施形態では、従来の半導体増幅器に対して消費電流の抑制効果が得られることが解る。また、第１実施形態よりも第２実施形態の方が、その効果が大きいことが解る。
【0065】
＜第３実施形態＞
図４には、第３実施形態の半導体増幅器の一例である半導体増幅器１０３が示されている。半導体増幅器１０３は、図２の半導体増幅器１０２が含む構成要素に加えて、第５トランジスタ５、スイッチ６０（第４スイッチ）、抵抗素子８５、及び抵抗素子８６を含んでいる。図４の半導体増幅器１０３は、第５トランジスタ５、スイッチ６０、及び抵抗素子８５、８６を含んでいることを除いて、図２の半導体増幅器１０２と同じ構成を有していて同じ構成要素を含んでいる。半導体増幅器１０２に含まれる構成要素と同様の構成要素については図２において付されている符号と同じ符号が図４において付されるか又は適宜省略され、それら同様の構成要素についての重複する説明は省略される。
図４には、第３実施形態の半導体増幅器の一例である半導体増幅器１０３が示されている。半導体増幅器１０３は、図２の半導体増幅器１０２が含む構成要素に加えて、第５トランジスタ５、スイッチ６０（第４スイッチ）、抵抗素子８５、及び抵抗素子８６を含んでいる。図４の半導体増幅器１０３は、第５トランジスタ５、スイッチ６０、及び抵抗素子８５、８６を含んでいることを除いて、図２の半導体増幅器１０２と同じ構成を有していて同じ構成要素を含んでいる。半導体増幅器１０２に含まれる構成要素と同様の構成要素については図２において付されている符号と同じ符号が図４において付されるか又は適宜省略され、それら同様の構成要素についての重複する説明は省略される。
【0066】
第５トランジスタ５は、図４の例ではｎ型ＦＥＴであって、制御端子５ａ（第５制御端子）と、制御端子５ａによって互いの間の導通状態が制御される二つの端子（高位側端子５ｂ及び低位側端子５ｃ）とを有している。第５トランジスタ５は、第１スイッチ３０と第１トランジスタ１の高位側端子１ｂ（第１高位側端子）との間の通電経路Ｐに設けられている。すなわち、第５トランジスタ５の高位側端子５ｂは、第３トランジスタ３の低位側端子３ｃ（第１スイッチ３０の一端）に接続され、低位側端子５ｃは、誘導素子９ａに接続されている。従って、第５トランジスタ５によって通電経路Ｐの導通状態を切り替えるスイッチ（第３スイッチ）が構成されている。第５トランジスタ５がオン状態にあって通電経路Ｐが導通状態にあるときには、第１スイッチ３０から流れてくる電流が、第５トランジスタ５の高位側端子５ｂ及び低位側端子５ｃを通って流れる。
【0067】
第５トランジスタ５の制御端子５ａは、抵抗素子８５の一端に接続されている。抵抗素子８５の他端は、一端が第３トランジスタ３の制御端子３ａに接続されている抵抗素子８３及び、一端が第４トランジスタ４の制御端子４ａに接続されている抵抗素子８４の他端と共に、第１スイッチ端子１６に接続されている。すなわち、第５トランジスタ５の制御端子５ａと、第４トランジスタ４の制御端子４ａと、第３トランジスタ３の制御端子３ａとが、共通のノード（第１スイッチ端子１６）に接続されている。
【0068】
スイッチ６０は、図４の例ではｎ型ＦＥＴである第６トランジスタ６を含んでいて主に第６トランジスタ６によって構成されている。第６トランジスタ６は、制御端子６ａ（第６制御端子）と、制御端子６ａによって互いの間の導通状態が制御される高位側端子６ｂ及び低位側端子６ｃとを有している。スイッチ６０は、第１スイッチ３０と第５トランジスタ５との間のノードＮとＧＮＤとの間に配置されている。すなわち、スイッチ６０の一端（第６トランジスタ６の高位側端子６ｂ）はノードＮに接続され、スイッチ６０の他端（第６トランジスタ６の低位側端子６ｃ）はＧＮＤに接続されている。第６トランジスタ６の制御端子６ａは、抵抗素子８６を介して第２スイッチ端子１７に接続されている。制御端子６ａによってスイッチ６０の開閉状態が制御され、スイッチ６０によって、ノードＮとＧＮＤとの間の接続と分離とが切り替えられる。なお、スイッチ６０は、ＦＥＴ又はバイポーラトランジスタなどのトランジスタでなくてもよく、ノードＮとＧＮＤ電位のような定電位との間の接続と分離とを切り替えられるものであればよい。
【0069】
半導体増幅器１０３に入力信号を増幅させるときは、第１スイッチ端子１６には、第３及び第４のトランジスタ３、４をオン状態にすると共に第５トランジスタ５をオン状態にする電圧が印加される。例えば電源電圧ＶＤＤが５Ｖであるとき、第１スイッチ端子１６に５Ｖが印加される。また、第２スイッチ端子１７には、スイッチ６０を開状態（第６トランジスタ６をオフ状態）にする電圧が印加される。例えば第２スイッチ端子１７に０Ｖ（ＧＮＤ電位）が印加される。図２の例の半導体増幅器１０２と同様に、半導体増幅器１０３によって２段階の増幅が行われる。また、第２トランジスタ２の増幅動作に用いられた電流が第１トランジスタ１での増幅動作に再利用される。
【0070】
そして、半導体増幅器１０３をスタンバイモードにするときは、第１及び第２のスイッチ３０、４０が開状態にされ、さらに、第５スイッチ５をオフ状態にする電圧が、第１スイッチ端子１６から抵抗素子８５を介して第５トランジスタ５の制御端子５ａに印加される。一例として、第１スイッチ端子１６に０Ｖ（ＧＮＤ電位）が印加される。前述したように、第３トランジスタ３の制御端子３ａ、第４トランジスタ４の制御端子４ａ、及び第５トランジスタ５の制御端子５ａは、共通のノード（第１スイッチ端子１６）に接続されている。そのため、第１及び第２のスイッチ３０、４０を開状態にすると共に容易に第５トランジスタ５をオフ状態にすることができる。
【0071】
さらに、第２スイッチ端子１７には、スイッチ６０を閉状態にする（具体的には第６トランジスタ６をオン状態にする）電圧が印加される。一例として第２スイッチ端子１７に０．７Ｖが印加される。第６トランジスタ６がオン状態になるので、ノードＮが、定電位であるＧＮＤに接続される。すなわち、スイッチ６０は、第１スイッチ３０及び第２スイッチ４０が通電経路Ｐを非導通にするときに、第１スイッチ３０と第５トランジスタ５との間のノードＮを定電位に接続する。なお、第５トランジスタ５をオフ状態にすべく第１スイッチ端子１６に与えられる電気量、及びスイッチ６０を閉状態にすべく第２スイッチ端子１７に与えられる電気量は、いずれも電圧に限定されず、電流であってもよい。
【0072】
第３実施形態の半導体増幅器１０３は、第１及び第２のスイッチ３０、４０に加えて、通電経路Ｐを非導通状態にする第５トランジスタ５も含んでいるので、スタンバイモード時に通電経路Ｐの遮断状態をより確実に維持することができ、第１トランジスタ１及び第２トランジスタ２に電流が流れることを、一層強固に防ぐことができる。従って、第３実施形態の半導体増幅器１０３によれば、より大きな電力の高周波信号（例えば、図８のようなフロントエンド９２０における故障したアンテナ９２１からの反射信号）がスタンバイモード時に入力されても、不要な消費電流の増大を防ぐことができる。
【0073】
また、図４の例の半導体増幅器１０３は、スイッチ６０も含んでいるので、第２実施形態に対して第５トランジスタ５だけが追加される場合と比べて、スタンバイモード時の不要な消費電流の増大を、より確実に防ぐことができる。すなわち、スイッチ６０を閉状態にしてノードＮをＧＮＤ電位のような定電位に接続することによって、第１トランジスタ１側から伝播する高周波信号によって第１スイッチ３０がオン状態になるのをより確実に防ぐことができる。
【0074】
なお、第３実施形態においても、第５スイッチ５は直流電流の経路である通電経路Ｐに配置されているため、高周波信号の増幅特性に影響を及ぼさない。さらに、高周波信号が伝播する第１トランジスタ１の制御端子１ａ側、及び低位側端子１ｃ側には何ら回路素子が追加されていないので、従来の半導体増幅器と比べて、雑音指数が劣化することもない。
【0075】
図５Ａ及び図５Ｂには、図１の第１実施形態の半導体増幅器１００、図２の第２実施形態の半導体増幅器１０２、及び図４の第３実施形態の半導体増幅器１０３それぞれにおける高周波信号の増幅特性についてのシミュレーション結果が、従来の半導体増幅器（比較例）についてのシミュレーション結果と共に示されている。図５Ａはゲインの周波数特性を示し、図５Ｂは雑音指数（ＮＦ）の周波数特性を示す。シミュレーションに用いられた電源電圧ＶＤＤ、抵抗素子８１、８２それぞれの抵抗値、容量素子７のキャパシタンス、及び、第１～第３のトランジスタ１～３それぞれのゲート幅は、図３に結果が示されるシミュレーションに用いられた値と同じである。追加された第５トランジスタ５、第６トランジスタ６のゲート幅は、それぞれ、１０００μｍ、１００μｍであった。
【0076】
図５Ａ及び図５Ｂに示されるように、比較例及び第１～第３の実施形態それぞれについてのシミュレーション結果は、ゲインの周波数特性及びＮＦの周波数特性の何れにおいても全帯域に渡って略重なっている。すなわち、第１～第３の実施形態では従来の半導体増幅器に対して幾つかの回路素子が追加されているが、いずれの実施形態においても、従来の半導体増幅器と比べて高周波信号の増幅特性が劣化しないことが解る。
【0077】
＜第１実施形態の変形例＞
図６には、図１に一例が示される第１実施形態の半導体増幅器の変形例である半導体増幅器１０１が示されている。半導体増幅器１０１は、図１の半導体増幅器１００が含む構成要素に加えて、制御回路２０を含んでいる。図６の半導体増幅器１０１は、制御回路２０を含んでいることを除いて、図１の半導体増幅器１００と同じ構成を有していて同じ構成要素を含んでいる。半導体増幅器１００に含まれる構成要素と同様の構成要素については図１において付されている符号と同じ符号が図６において付されるか適宜省略され、それら同様の構成要素についての重複する説明は省略される。
図６には、図１に一例が示される第１実施形態の半導体増幅器の変形例である半導体増幅器１０１が示されている。半導体増幅器１０１は、図１の半導体増幅器１００が含む構成要素に加えて、制御回路２０を含んでいる。図６の半導体増幅器１０１は、制御回路２０を含んでいることを除いて、図１の半導体増幅器１００と同じ構成を有していて同じ構成要素を含んでいる。半導体増幅器１００に含まれる構成要素と同様の構成要素については図１において付されている符号と同じ符号が図６において付されるか適宜省略され、それら同様の構成要素についての重複する説明は省略される。
【0078】
制御回路２０は、第１トランジスタ１及び第２トランジスタ２を制御すると共に、第１スイッチ３０を制御するように構成されている。図６の例において制御回路２０は、三つの出力端子２１、２２、２３と、入力端子２４とを備えている。出力端子２１は、抵抗素子８ａを介して第１トランジスタ１の制御端子１ａに接続されている。出力端子２２は、抵抗素子８ｂを介して第２トランジスタ２の制御端子２ａに接続されている。一方、出力端子２３は、抵抗素子８３を介して、第１スイッチ３０が有する制御端子３ａに接続されている。制御回路２０は、一例として、半導体増幅器１０１の動作モードに関して上位の制御装置（図示せず）から送られて入力端子２４で受け取る指示に従って、第１及び第２トランジスタ１、２を制御すると共に、第１スイッチ３０を通じて通電経路Ｐの導通状態を制御する。
【0079】
すなわち、半導体増幅器１０１が入力信号の増幅を行うように制御されるときは、制御回路２０は、第１及び第２のトランジスタ１、２においてそれぞれの制御端子１ａ、２ａに入力される高周波信号の増幅が可能になる電圧や電流を、制御端子１ａ及び制御端子２ａに供給する。また、制御回路２０は、第１スイッチ３０を構成する第３トランジスタ３をオン状態にする電圧や電流を制御端子３ａに供給する。
【0080】
一方、半導体増幅器１０１がスタンバイモードへと制御されるときは、制御回路２０は、第１トランジスタ１及び第２トランジスタ２の少なくとも一方を遮断領域へと制御する電圧又は電流を、制御端子１ａ及び制御端子２ａの一方又は両方に供給する。また、制御回路２０は、通電経路Ｐを非導通にすべく、第１スイッチ３０を構成する第３トランジスタ３をオフ状態にする電圧や電流を制御端子３ａに供給する。このように制御回路２０は、第１トランジスタ１及び第２トランジスタ２の少なくとも一方を遮断領域へと制御するときに、通電経路Ｐを非導通にするように第１スイッチ３０を制御するように構成されている。
【0081】
制御回路２０は、一例として、入力端子２４に入力される信号に応じて所定の電圧や電流を出力するようにプログラムされる信号処理装置によって構成される。或いは制御回路２０は、入力端子２４の電圧などに応じて所定の電圧や電流を出力するように相互接続された、論理回路素子やアナログ回路素子及び／又は各種の受動素子の組み合わせで構成されてもよい。
【0082】
図６に例示の第１実施形態の変形例のように制御回路２０を含むことによって、実施形態の半導体増幅回路における高周波信号を増幅するモードと増幅しないモードとの間の切り替えを容易に行うことができる。なお、制御回路２０は、図２の第２実施形態の半導体増幅器、及び図４の第３実施形態の半導体増幅器に含められてもよい。
【符号の説明】
【0083】
１００～１０３ 半導体増幅器
１ 第１トランジスタ
１ａ 制御端子（第１制御端子、ゲート端子）
１ｂ 高位側端子（第１高位側端子、ドレイン端子）
１ｃ 低位側端子（第１低位側端子、ソース端子）
２ 第２トランジスタ
２ａ 制御端子（第２制御端子、ゲート端子）
２ｂ 高位側端子（第２高位側端子、ドレイン端子）
２ｃ 低位側端子（第２低位側端子、ソース端子）
２０ 制御回路
３ 第３トランジスタ
３ａ 制御端子（第３制御端子、ゲート端子）
３ｂ 高位側端子（第３高位側端子、ドレイン端子）
３ｃ 低位側端子（第３低位側端子、ソース端子）
３０ 第１スイッチ
４ 第４トランジスタ
４ａ 制御端子（第４制御端子、ゲート端子）
４ｂ 高位側端子（ドレイン端子）
４ｃ 低位側端子（ソース端子）
４０ 第２スイッチ
５ 第５トランジスタ
５ａ 制御端子（第５制御端子、ゲート端子）
６０ スイッチ
７、７ａ～７ｄ 容量素子
８１～８６、８ａ、８ｂ 抵抗素子
Ｎ 第１スイッチと第５トランジスタとの間のノード
Ｐ 通電経路
１ 第１トランジスタ
１ａ 制御端子（第１制御端子、ゲート端子）
１ｂ 高位側端子（第１高位側端子、ドレイン端子）
１ｃ 低位側端子（第１低位側端子、ソース端子）
２ 第２トランジスタ
２ａ 制御端子（第２制御端子、ゲート端子）
２ｂ 高位側端子（第２高位側端子、ドレイン端子）
２ｃ 低位側端子（第２低位側端子、ソース端子）
２０ 制御回路
３ 第３トランジスタ
３ａ 制御端子（第３制御端子、ゲート端子）
３ｂ 高位側端子（第３高位側端子、ドレイン端子）
３ｃ 低位側端子（第３低位側端子、ソース端子）
３０ 第１スイッチ
４ 第４トランジスタ
４ａ 制御端子（第４制御端子、ゲート端子）
４ｂ 高位側端子（ドレイン端子）
４ｃ 低位側端子（ソース端子）
４０ 第２スイッチ
５ 第５トランジスタ
５ａ 制御端子（第５制御端子、ゲート端子）
６０ スイッチ
７、７ａ～７ｄ 容量素子
８１～８６、８ａ、８ｂ 抵抗素子
Ｎ 第１スイッチと第５トランジスタとの間のノード
Ｐ 通電経路
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図10】