特開2024-162757スイッチング電源の制御装置、及びスイッチング電源装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024162757
(43)【公開日】2024-11-21
(54)【発明の名称】スイッチング電源の制御装置、及びスイッチング電源装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20241114BHJP
【ＦＩ】
H02M3/28 H
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2023078625
(22)【出願日】2023-05-11
(71)【出願人】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110001896
【氏名又は名称】弁理士法人朝日奈特許事務所
(72)【発明者】
【氏名】三添 公義
(72)【発明者】
【氏名】宮島 一之
(72)【発明者】
【氏名】久保田 仁史輝
(72)【発明者】
【氏名】海瀬 兼介
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AS01
5H730BB43
5H730BB57
5H730DD04
5H730EE02
5H730EE07
5H730EE59
5H730FD25
5H730FG01
5H730VV01
(57)【要約】
【課題】スイッチング電源装置のトランスの２次側に誘起されるフライバック電圧が低下を始めるまでの時間が短くても出力電圧の安定した制御を可能にする。
【解決手段】実施形態のスイッチング電源装置１は、トランスＴの補助巻線Ｔａで生じるフライバック電圧Ｖｂａに基づく帰還電圧Ｖｆｂを保持する電圧保持回路２と、スイッチング素子Ｑの非導通期間におけるトランスＴの２次巻線Ｔｓでの通電を帰還電圧Ｖｆｂに基づいて判別する検出回路３と、２次巻線Ｔｓでの通電時間に対応する電気量を生じさせる計時回路４と、計時回路４から得られる２次巻線Ｔｓの通電時間に基づいて、電圧保持回路２による帰還電圧Ｖｆｂの保持時期を検出する保持時期制御回路５と、電圧保持回路２で保持されている電圧Ｖｆｂｈを用いてスイッチング素子Ｑの導通時期を決定する導通時間制御回路６と、を備えている。
【選択図】図１
【解決手段】実施形態のスイッチング電源装置１は、トランスＴの補助巻線Ｔａで生じるフライバック電圧Ｖｂａに基づく帰還電圧Ｖｆｂを保持する電圧保持回路２と、スイッチング素子Ｑの非導通期間におけるトランスＴの２次巻線Ｔｓでの通電を帰還電圧Ｖｆｂに基づいて判別する検出回路３と、２次巻線Ｔｓでの通電時間に対応する電気量を生じさせる計時回路４と、計時回路４から得られる２次巻線Ｔｓの通電時間に基づいて、電圧保持回路２による帰還電圧Ｖｆｂの保持時期を検出する保持時期制御回路５と、電圧保持回路２で保持されている電圧Ｖｆｂｈを用いてスイッチング素子Ｑの導通時期を決定する導通時間制御回路６と、を備えている。
【選択図】図１
【特許請求の範囲】
【請求項1】
トランスの１次側に２次巻線と磁気的に結合するように巻回されている補助巻線の電圧を用いて、前記１次巻線に接続されているスイッチング素子の導通時間を調整することにより出力電圧が制御されるフライバック式絶縁型スイッチング電源の制御装置であって、
前記補助巻線で生じるフライバック電圧に基づく帰還電圧を保持する電圧保持回路と、
前記スイッチング素子の非導通期間における前記トランスの２次巻線での通電を前記帰還電圧に基づいて判別する検出回路と、
前記２次巻線での通電時間に対応する電気量を生じさせる計時回路と、
前記計時回路から得られる前記２次巻線の通電時間に基づいて、前記電圧保持回路による前記帰還電圧の保持時期を検出する保持時期制御回路と、
前記電圧保持回路で保持されている電圧を用いて前記スイッチング素子の導通時期を決定する導通時間制御回路と、
を備えている、スイッチング電源の制御装置。
前記補助巻線で生じるフライバック電圧に基づく帰還電圧を保持する電圧保持回路と、
前記スイッチング素子の非導通期間における前記トランスの２次巻線での通電を前記帰還電圧に基づいて判別する検出回路と、
前記２次巻線での通電時間に対応する電気量を生じさせる計時回路と、
前記計時回路から得られる前記２次巻線の通電時間に基づいて、前記電圧保持回路による前記帰還電圧の保持時期を検出する保持時期制御回路と、
前記電圧保持回路で保持されている電圧を用いて前記スイッチング素子の導通時期を決定する導通時間制御回路と、
を備えている、スイッチング電源の制御装置。
【請求項2】
前記保持時期制御回路は、前記２次巻線の通電時間に関する１以上の閾値を設定し、前記スイッチング素子の非導通期間における前記２次巻線の通電開始からの経過時間に応じて前記計時回路が生じさせる前記電気量と前記１以上の閾値から前記保持時期を検出するように構成されている、請求項１記載のスイッチング電源の制御装置。
【請求項3】
前記保持時期制御回路は、前記１以上の閾値として複数の閾値を設定するように構成されている、請求項２記載のスイッチング電源の制御装置。
【請求項4】
前記保持時期制御回路は、
前記１以上の閾値として、前記スイッチング素子の第１の非導通期間において前記電気量として前記計時回路が生じさせる電圧よりも小さい１以上の閾値電圧を設定し、
前記第１の非導通期間後の前記スイッチング素子の第２の非導通期間において前記２次巻線の通電開始から前記電気量として前記計時回路が生じさせる電圧が前記１以上の閾値電圧それぞれに達する時点を前記保持時期として検出する、請求項２又は３記載のスイッチング電源の制御装置。
前記１以上の閾値として、前記スイッチング素子の第１の非導通期間において前記電気量として前記計時回路が生じさせる電圧よりも小さい１以上の閾値電圧を設定し、
前記第１の非導通期間後の前記スイッチング素子の第２の非導通期間において前記２次巻線の通電開始から前記電気量として前記計時回路が生じさせる電圧が前記１以上の閾値電圧それぞれに達する時点を前記保持時期として検出する、請求項２又は３記載のスイッチング電源の制御装置。
【請求項5】
前記計時回路は、前記第２の非導通期間において前記検出回路によって前記２次巻線の通電が判別されると充電される第１キャパシタと、前記第１の非導通期間における前記２次巻線の通電時間に相当する充電電圧を保持する第２キャパシタと、を備え、
前記保持時期制御回路は、前記第２キャパシタの充電電圧を分圧して前記１以上の閾値電圧を生じさせ、前記第１キャパシタの充電電圧が前記１以上の閾値電圧それぞれに達するときに、前記電圧保持回路に前記帰還電圧を保持させる時期を示す信号を生成するように構成されている、請求項４記載のスイッチング電源の制御装置。
前記保持時期制御回路は、前記第２キャパシタの充電電圧を分圧して前記１以上の閾値電圧を生じさせ、前記第１キャパシタの充電電圧が前記１以上の閾値電圧それぞれに達するときに、前記電圧保持回路に前記帰還電圧を保持させる時期を示す信号を生成するように構成されている、請求項４記載のスイッチング電源の制御装置。
【請求項6】
前記保持時期制御回路は、
前記第２キャパシタの充電電圧を分圧して前記１以上の閾値電圧を生じさせる抵抗の直列回路と、
前記第１キャパシタの充電電圧と、前記１以上の閾値電圧それぞれとを比較する比較器と、
前記比較器の出力に基づいて前記信号を生成して前記電圧保持回路に出力するゲート回路と、
を備え、
前記ゲート回路は、前記スイッチング素子の非導通期間において最初に前記検出回路によって前記２次巻線の通電が判別されている期間以外の期間に前記信号を出力しないように構成されている、請求項５記載のスイッチング電源の制御装置。
前記第２キャパシタの充電電圧を分圧して前記１以上の閾値電圧を生じさせる抵抗の直列回路と、
前記第１キャパシタの充電電圧と、前記１以上の閾値電圧それぞれとを比較する比較器と、
前記比較器の出力に基づいて前記信号を生成して前記電圧保持回路に出力するゲート回路と、
を備え、
前記ゲート回路は、前記スイッチング素子の非導通期間において最初に前記検出回路によって前記２次巻線の通電が判別されている期間以外の期間に前記信号を出力しないように構成されている、請求項５記載のスイッチング電源の制御装置。
【請求項7】
前記計時回路は、さらに、
前記第１キャパシタ及び前記第２キャパシタそれぞれに定電流を供給する定電流源と、
前記第１キャパシタ及び前記第２キャパシタそれぞれと前記定電流源とを接続又は分離する第１スイッチと、
前記第１キャパシタ及び前記第２キャパシタそれぞれとグランド電位とを接続又は分離する第２スイッチと、
前記第１キャパシタ及び前記第２キャパシタそれぞれと前記比較器とを接続又は分離する第３スイッチと、
前記第１キャパシタ及び前記第２キャパシタそれぞれと前記直列回路とを接続又は分離する第４スイッチと、
前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、及び前記第４スイッチを制御するスイッチ制御回路と、を備え、
前記スイッチ制御回路は、前記スイッチング素子の非導通期間毎に、前記定電流源で充電されるキャパシタ、前記比較器と接続されるキャパシタ、及び前記直列回路と接続されるキャパシタそれぞれを、前記第１キャパシタと前記第２キャパシタとの間で切り替えるように構成されている、請求項６記載のスイッチング電源の制御装置。
前記第１キャパシタ及び前記第２キャパシタそれぞれに定電流を供給する定電流源と、
前記第１キャパシタ及び前記第２キャパシタそれぞれと前記定電流源とを接続又は分離する第１スイッチと、
前記第１キャパシタ及び前記第２キャパシタそれぞれとグランド電位とを接続又は分離する第２スイッチと、
前記第１キャパシタ及び前記第２キャパシタそれぞれと前記比較器とを接続又は分離する第３スイッチと、
前記第１キャパシタ及び前記第２キャパシタそれぞれと前記直列回路とを接続又は分離する第４スイッチと、
前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、及び前記第４スイッチを制御するスイッチ制御回路と、を備え、
前記スイッチ制御回路は、前記スイッチング素子の非導通期間毎に、前記定電流源で充電されるキャパシタ、前記比較器と接続されるキャパシタ、及び前記直列回路と接続されるキャパシタそれぞれを、前記第１キャパシタと前記第２キャパシタとの間で切り替えるように構成されている、請求項６記載のスイッチング電源の制御装置。
【請求項8】
前記スイッチ制御回路は、前記スイッチング素子の非導通期間において最初に前記検出回路によって判別された前記２次巻線の通電期間の終了時だけ、前記第１スイッチ、前記第３スイッチ、及び前記第４スイッチの導通状態を同時に切り替えるように構成されている、請求項７記載のスイッチング電源の制御装置。
【請求項9】
前記電圧保持回路は、
複数の電圧保持キャパシタと、
前記複数の電圧保持キャパシタそれぞれの一端と前記帰還電圧が入力される端子との間にそれぞれ配置されている複数の入力側スイッチと、
前記複数の電圧保持キャパシタそれぞれの前記一端と前記導通時間制御回路との間に配置されている複数の出力側スイッチと、
前記保持時期制御回路からの信号に基づいて前記複数の入力側スイッチ及び前記複数の出力側スイッチを制御する充電制御回路と、を含み、
前記充電制御回路は、前記保持時期制御回路で前記保持時期が検出される毎に、前記複数の電圧保持キャパシタのうちの前記帰還電圧で充電されるキャパシタ、及び前記導通時間制御回路に接続されるキャパシタを順次切り替えるように構成されている、請求項３記載のスイッチング電源の制御装置。
複数の電圧保持キャパシタと、
前記複数の電圧保持キャパシタそれぞれの一端と前記帰還電圧が入力される端子との間にそれぞれ配置されている複数の入力側スイッチと、
前記複数の電圧保持キャパシタそれぞれの前記一端と前記導通時間制御回路との間に配置されている複数の出力側スイッチと、
前記保持時期制御回路からの信号に基づいて前記複数の入力側スイッチ及び前記複数の出力側スイッチを制御する充電制御回路と、を含み、
前記充電制御回路は、前記保持時期制御回路で前記保持時期が検出される毎に、前記複数の電圧保持キャパシタのうちの前記帰還電圧で充電されるキャパシタ、及び前記導通時間制御回路に接続されるキャパシタを順次切り替えるように構成されている、請求項３記載のスイッチング電源の制御装置。
【請求項10】
前記検出回路は、前記帰還電圧が印加される非反転入力端子と、基準電圧が印加される反転入力端子とを有する比較器を備えている、請求項１～３及び９のいずれか１項に記載のスイッチング電源の制御装置。
【請求項11】
請求項１～３及び９のいずれか１項に記載のスイッチング電源の制御装置と、
前記制御装置に導通時間を制御されるスイッチング素子と、
前記スイッチング素子と接続されている１次巻線、前記１次巻線と磁気的に結合されている２次巻線、及び前記２次巻線と磁気的に結合するように１次側に巻回されている補助巻線を備えるトランスと、
前記補助巻線に誘起されるフライバック電圧を分圧して、前記制御装置に入力される帰還電圧を生成する帰還抵抗と、
前記トランスの２次側に接続されていて、前記２次巻線に誘起される電圧を整流及び平滑化する平滑回路と、を備えるスイッチング電源装置。
前記制御装置に導通時間を制御されるスイッチング素子と、
前記スイッチング素子と接続されている１次巻線、前記１次巻線と磁気的に結合されている２次巻線、及び前記２次巻線と磁気的に結合するように１次側に巻回されている補助巻線を備えるトランスと、
前記補助巻線に誘起されるフライバック電圧を分圧して、前記制御装置に入力される帰還電圧を生成する帰還抵抗と、
前記トランスの２次側に接続されていて、前記２次巻線に誘起される電圧を整流及び平滑化する平滑回路と、を備えるスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング電源の制御装置、及びスイッチング電源装置に関する。
【背景技術】
【0002】
トランスなどの絶縁性のエネルギー伝達素子を用いるスイッチング電源は、入力側と出力側とが電気的に分離可能なことによる安全性、グランド分離によるノイズ波及範囲の限定性、さらにフローティング出力がもたらす出力側での基準電位の選択自由度の高さ、などの利点を有し、多様なアプリケーションに用いられている。そのうち、フライバック式の絶縁型スイッチング電源は、フォワード式と比べて部品点数が少なく、昇圧及び降圧のいずれも可能で、比較的低デューティでも高い出力電圧が得られるなどの利点があり、例えば２００Ｗ程度までの小型から中型の直流電力の供給源として用いられている。
【0003】
図８には、従来のフライバック式絶縁型スイッチング電源の概略構成の一例が示されている。トランス９０Ｔの１次巻線９０Ｔｐに接続されたトランジスタ９０Ｑの通電状態が制御装置９０１によって駆動電圧Ｖｄｒで制御される。トランス９０Ｔの１次巻線９０Ｔｐには入力電圧Ｖｉｎが印加される。トランス９０Ｔの２次巻線９０Ｔｓから、ダイオードとキャパシタとで構成される平滑回路９０Ｓａを介して出力電圧Ｖｏｕｔが出力される。入力電圧Ｖｉｎが印加されると、起動抵抗９０Ｒｓを介して供給される電力により制御装置９０１が起動する。トランジスタ９０Ｑがオン状態のときには、１次巻線９０Ｔｐに励磁電流が流れて２次巻線９０Ｔｓの両端間に電圧が誘起される。その誘起電圧は平滑回路９０Ｓａのダイオードにとって逆バイアスとなるため２次巻線９０Ｔｓに電流は流れず、トランス９０Ｔに電磁エネルギーが蓄えられる。そしてトランジスタ９０Ｑがオフ状態に遷移すると、オン状態の時とは逆方向のフライバック電圧が２次巻線９０Ｔｓに誘起され、トランス９０Ｔに蓄えられていた電磁エネルギーが二次側において放出される。トランジスタ９０Ｑのターンオンとターンオフとが繰り返され、ターンオフ時に２次巻線９０Ｔｓに生じる電圧が平滑回路９０Ｓａで平滑されて、出力電圧Ｖｏｕｔとして出力される。トランジスタ９０Ｑがオン状態のときに１次巻線９０Ｔｐに流れる電流は、電流検出抵抗９０Ｒｉによって電圧に変換され、変換された電圧は制御装置９０１に入力される。制御装置９０１は、電流検出抵抗９０Ｒｉから入力される電圧を用いてトランジスタ９０Ｑをターンオフさせる時期を制御する。
【0004】
図８のフライバック式絶縁型スイッチング電源が備えるトランス９０Ｔは、さらに、補助巻線９０Ｔａを備えている。補助巻線９０Ｔａは、１次巻線９０Ｔｐと逆極性になるように１次側に巻回されている。補助巻線９０Ｔａには、トランジスタ９０Ｑのターンオフ時にフライバック電圧Ｖｂａが誘起される。フライバック電圧Ｖｂａは、平滑回路９０Ｓｂで整流及び平滑化されて、起動後の制御装置９０１に供給される。また、フライバック電圧Ｖｂａは、帰還抵抗９０Ｒで分圧され、さらにダイオード９０Ｄで負電圧側をクランプされて帰還電圧Ｖｆｂとして制御装置９０１に入力される。補助巻線９０Ｔａは、２次巻線９０Ｔｓに誘起されるフライバック電圧に比例したフライバック電圧Ｖｂａが誘起されるように設けられる。そのため、制御装置９０１は、帰還電圧Ｖｆｂに基づいて、所望の大きさの出力電圧Ｖｏｕｔが出力されるように、トランジスタ９０Ｑを適切にターンオンさせることができる。補助巻線９０Ｔａを用いることによって、トランス９０Ｔの２次側からのフィードバックを用いることなく、１次側だけで出力電圧Ｖｏｕｔを精度よく制御することができる。
【0005】
図８の補助巻線９０Ｔａのような１次側に巻回された補助巻線には、１次側電流の遮断に応じて断続的にフライバック電圧が生じる。そのため、図８のように補助巻線のフライバック電圧を用いてスイッチングトランジスタが制御される場合、フライバック電圧に基づく帰還電圧が１次側電流の遮断期間毎に所定のタイミングで保持され、この保持された電圧を用いて、スイッチングトランジスタが制御される。特許文献１には、このようにトランスの補助巻線のフライバック電圧に基づく電圧を保持してスイッチングトランジスタの制御に用いるスイッチング電源が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国特許第７２３９５３２号明細書
【発明の概要】
【発明が解決しようとする課題】
【0007】
図９には、図８のスイッチング電源の駆動電圧Ｖｄｒ及び帰還電圧Ｖｆｂのタイミング図が示されている。駆動電圧Ｖｄｒのハイレベルは、図８のトランジスタ９０Ｑがオン状態であることを示している。一方、駆動電圧Ｖｄｒのロウレベルはトランジスタ９０Ｑがオフ状態であることを示しており、この期間に、帰還電圧Ｖｆｂをもたらすフライバック電圧が補助巻線に誘起され、グランド電位に対して正の帰還電圧Ｖｆｂが生じる。特許文献１に開示のスイッチング電源では、補助巻線のフライバック電圧に基づく帰還電圧は、スイッチングトランジスタがターンオフしてから所定のブランク期間が経過した時点で保持されている。すなわち、図９において、駆動電圧Ｖｄｒがロウレベルに遷移してから、駆動電圧Ｖｄｒのハイレベル期間と同じ時間ｔｏｎが経過した時点Ｔ９１の電圧Ｖ９１で帰還電圧Ｖｆｂが保持される。スイッチングトランジスタがターンオフしてから一定時間経過後の帰還電圧Ｖｆｂを保持してスイッチングトランジスタの制御に用いることで、スイッチングトランジスタのターンオフ直後の過渡的な電圧変化の影響を回避している。
【0008】
一方、図８のようなスイッチング電源の２次側に誘起されるフライバック電圧は、スイッチングトランジスタの直前のオン期間中に蓄えられたエネルギーが放出されると消滅する。そして、この２次側のフライバック電圧の消滅までの時間は、例え、スイッチングトランジスタの直前のオン期間の長さが一定であっても、入力電圧や負荷の変動に応じて変化する。例えば負荷が重い方に（出力電流が多く流れる方に）変動すると、２次側のフライバック電圧の消滅までの時間が短くなる。２次側のフライバック電圧が消滅すると、補助巻線に誘起されるフライバック電圧も消滅する。すなわち、図９に二点鎖線Ｌ１で示されるように、帰還電圧Ｖｆｂの低下が早まる。そして、帰還電圧Ｖｆｂの低下が時点Ｔ９１よりも早まると、すなわち、２次側に誘起されるフライバック電圧が時点Ｔ９１よりも早く低下を始めると、スイッチングトランジスタの制御に用いるのに適した電圧値が保たれている時点で帰還電圧Ｖｆｂが保持されないことになる。すなわち、２次側の出力電圧を正確に検出できないことがある。その結果、スイッチング電源の出力電圧が正確に制御されないことがある。
【0009】
本発明は、このような問題に鑑み、フライバック方式の絶縁型スイッチング電源において、トランスの２次側に誘起されるフライバック電圧が低下を始めるまでの時間が短くなっても、帰還電圧の適切な保持による出力電圧の安定した制御を可能にすることを目的とする。
【課題を解決するための手段】
【0010】
本発明の一実施形態のスイッチング電源の制御装置は、トランスの１次側に２次巻線と磁気的に結合するように 巻回されている補助巻線の電圧を用いて、前記１次巻線に接続されているスイッチング素子の導通時間を調整することにより出力電圧が制御されるフライバック式絶縁型スイッチング電源の制御装置であって、前記補助巻線で生じるフライバック電圧に基づく帰還電圧を保持する電圧保持回路と、前記スイッチング素子の非導通期間における前記トランスの２次巻線での通電を前記帰還電圧に基づいて判別する検出回路と、前記２次巻線での通電時間に対応する電気量を生じさせる計時回路と、前記計時回路から得られる前記２次巻線の通電時間に基づいて、前記電圧保持回路による前記帰還電圧の保持時期を検出する保持時期制御回路と、前記電圧保持回路で保持されている電圧を用いて前記スイッチング素子の導通時期を決定する導通時間制御回路と、を備えている。
【0011】
本発明の一実施形態の、スイッチング電源装置は、前記スイッチング電源の制御装置と、前記制御装置に導通時間を制御されるスイッチング素子と、前記スイッチング素子と接続されている１次巻線、前記１次巻線と磁気的に結合されている２次巻線、及び前記２次巻線と磁気的に結合するように１次側に巻回されている補助巻線を備えるトランスと、前記補助巻線に誘起されるフライバック電圧を分圧して、前記制御装置に入力される帰還電圧を生成する帰還抵抗と、前記トランスの２次側に接続されていて、前記２次巻線に誘起される電圧を整流及び平滑化する平滑回路と、を備えている。
【発明の効果】
【0012】
本発明のスイッチング電源の制御装置及スイッチング電源装置によれば、フライバック方式の絶縁型スイッチング電源において、トランスの２次側に誘起されるフライバック電圧が低下を始めるまでの時間が短くなっても、帰還電圧の適切な保持により出力電圧を安定して制御することができる。
【図面の簡単な説明】
【0013】
【図1】本発明の一実施形態のスイッチング電源の制御装置及びスイッチング電源装置の一例を示す回路図である。
【図2】一実施形態のスイッチング電源の制御装置における検出回路、計時回路、及び保持時期制御回路それぞれの一具体例を示す回路図である。
【図3】一実施形態のスイッチング電源の制御装置における計時回路の動作の一例を示すタイミング図である。
【図4】一実施形態のスイッチング電源の制御装置における保持時期制御回路及び電圧保持回路それぞれの一具体例を示す回路図である。
【図5】一実施形態のスイッチング電源の制御装置における保持時期制御回路及び電圧保持回路の動作の一例を示すタイミング図である。
【図6】一実施形態のスイッチング電源の制御装置における各回路の動作の他の例を示すタイミング図である。
【図7】一実施形態のスイッチング電源の制御装置におけるオン／オフ制御回路の一具体例を示す回路図である。
【図8】従来のスイッチング電源の一例を示す回路図である。
【発明を実施するための形態】
【0014】
図面を参照しながら本発明のスイッチング電源の制御装置及びスイッチング電源装置を説明する。なお、本発明は、以下に説明される実施形態に限定されない。また、各図面に示される各回路の具体例は、それぞれ、単なる一例に過ぎず、実施形態のスイッチング電源の制御装置及びスイッチング電源装置が含む各回路の構成は、各図面に示される回路構成に限定されない。
【0015】
＜一実施形態のスイッチング電源装置の全体構成＞
図１には、一実施形態のスイッチング電源装置の一例であるスイッチング電源装置１００、及び、一実施形態のスイッチング電源装置の制御装置の一例である制御装置１が示されている。図１に示されるようにスイッチング電源装置１００は制御装置１を備えている。スイッチング電源装置１００は、さらに、トランスＴと、スイッチング素子Ｑと、直列接続された帰還抵抗Ｒ１、Ｒ２と、トランスＴの２次側Ｔβに接続されている平滑回路Ｓａと、を備えている。スイッチング電源装置１００は、トランスＴの１次側Ｔαに電流が流れているときにトランスＴに電磁エネルギーを蓄え、１次側Ｔαに流れていた電流が遮断されたときに、蓄えていたエネルギーを２次側Ｔβにおいて放出するフライバック式の絶縁型スイッチング電源である。
図１には、一実施形態のスイッチング電源装置の一例であるスイッチング電源装置１００、及び、一実施形態のスイッチング電源装置の制御装置の一例である制御装置１が示されている。図１に示されるようにスイッチング電源装置１００は制御装置１を備えている。スイッチング電源装置１００は、さらに、トランスＴと、スイッチング素子Ｑと、直列接続された帰還抵抗Ｒ１、Ｒ２と、トランスＴの２次側Ｔβに接続されている平滑回路Ｓａと、を備えている。スイッチング電源装置１００は、トランスＴの１次側Ｔαに電流が流れているときにトランスＴに電磁エネルギーを蓄え、１次側Ｔαに流れていた電流が遮断されたときに、蓄えていたエネルギーを２次側Ｔβにおいて放出するフライバック式の絶縁型スイッチング電源である。
【0016】
トランスＴは、磁気的に互いに結合するように共通のコアに巻回された１次巻線Ｔｐ及び２次巻線Ｔｓを備えている。１次巻線Ｔｐは、スイッチング素子Ｑに接続されている。トランスＴは、さらに、２次巻線Ｔｓと磁気的に結合するように１次側Ｔαに巻回されている補助巻線Ｔａを備えている。補助巻線Ｔａは、２次巻線Ｔｓの巻き数に対して所定の比率の巻き数で巻回されている。一例として、補助巻線Ｔａの巻き数は２次巻線Ｔｓの巻き数と同じであってもよい。制御装置１内の抵抗値などの定数設定が容易なことがある。
【0017】
スイッチング電源装置１００の入力端子ＩＮの正極側の端子が、トランスＴの１次巻線Ｔｐの一端に接続されている。入力端子ＩＮの負極側の端子は１次側Ｔαのグランド電位（ＧＮＤ）に接続されている。１次巻線Ｔｐの他端はスイッチング素子Ｑに接続されている。スイッチング素子Ｑは、制御端子と二つの被制御端子とを有している。スイッチング素子Ｑは、制御装置１によって二つの被制御端子間の導通時間を制御される。
【0018】
図１の例において、スイッチング素子Ｑは、ｎ型ＭＯＳＦＥＴで構成されており、スイッチング素子Ｑの制御端子、二つの被制御端子の一方及び他方は、それぞれ、ｎ型ＭＯＳＦＥＴのゲート、ドレイン及びソースである。１次巻線Ｔｐの他端はスイッチング素子Ｑを構成するｎ型ＭＯＳＦＥＴのドレインに接続され、そのソース及びゲートは、それぞれ、後述する電流検出抵抗Ｒｓの一端、及び制御装置１の出力端子ＧＡＴＥに接続されている。制御装置１から送られる信号によって、スイッチング素子Ｑを構成するｎ型ＭＯＳＦＥＴのドレイン－ソース間の導通状態と非導通状態とが切り替えられる。
【0019】
以下の説明において、スイッチング素子Ｑの「導通」及び「非導通」は、それぞれ「オン」及び「オフ」とも称される。また、以下の説明において、特段の説明なく用いられる「オン時間」（又は「オン期間」）は、スイッチング素子Ｑがオン状態に遷移（「ターンオン」とも称される）してからオフ状態に遷移（「ターンオフ」とも称される）するまでの時間（又は期間）を意味する。また、特段の説明なく用いられる「オフ時間」（又は「オフ期間」）は、スイッチング素子Ｑがオフ状態に遷移してからオン状態に遷移するまでの時間（又は期間）を意味する。なお、実施形態のスイッチング電源装置に備えられるスイッチング素子Ｑは、制御装置１の構成次第で、ｎ型ＭＯＳＦＥＴ以外のトランジスタであってもよい。スイッチング素子Ｑは、制御装置１の制御の下で１次巻線Ｔｐの通電を断続させ得るものであればよく、トランジスタにも限定されない。
【0020】
トランスＴの２次巻線Ｔｓの一端は、平滑回路Ｓａを介して、出力端子ＯＵＴの正極側の端子に接続されている。２次巻線Ｔｓの他端は、出力端子ＯＵＴの負極側の端子、すなわち、２次側Ｔβの基準電位（図１の例においてＧＮＤｓ）に接続されている。平滑回路Ｓａは、２次巻線Ｔｓの一端と出力端子ＶＯＵＴとの間に２次巻線Ｔｓ側にアノードが位置するように接続されているダイオードＤｓａ、及びダイオードＤｓａのカソードとＧＮＤｓとの間に接続されているキャパシタＣｓａによって構成されている。平滑回路Ｓａは、ダイオードＤｓａ及びキャパシタＣｓａによって、２次巻線Ｔｓに誘起される電圧を整流及び平滑化する。平滑回路Ｓａで平滑化された電圧が、出力電圧Ｖｏｕｔとして取り出され、出力端子ＯＵＴの正負両極間に接続される負荷（図示せず）に供給される。
【0021】
補助巻線Ｔａの一端は、直列接続されている帰還抵抗Ｒ１及び帰還抵抗Ｒ２の一端に接続され、補助巻線Ｔａの他端、並びに直列接続の帰還抵抗Ｒ１及び帰還抵抗Ｒ２の他端はＧＮＤ（１次側Ｔαのグランド電位）に接続されている。帰還抵抗Ｒ１及び帰還抵抗Ｒ２は、補助巻線Ｔａに誘起されるフライバック電圧Ｖｂａを分圧して、帰還抵抗Ｒ１と帰還抵抗Ｒ２との接続点に帰還電圧Ｖｆｂを生成する。帰還電圧Ｖｆｂは、制御装置１が有する入力端子ＦＢに入力される。
【0022】
なお、入力端子ＩＮに接続されている１次巻線Ｔｐの一端、平滑回路Ｓａを介して出力端子ＯＵＴの正極側の端子に接続されている２次巻線Ｔｓの一端、及び、帰還抵抗Ｒ１を介して制御装置１に接続されている補助巻線Ｔａの一端は、それぞれ、以下の説明において「正極」と称されることもあり、その反対側の他端は「負極」と称されることもある。
【0023】
図１の例においてスイッチング電源装置１００は、さらに、スイッチング電源装置１００の入力端子ＩＮの正負両極間に接続されている入力キャパシタＣｉｎ、入力端子ＩＮの正極側の端子と制御装置１の電源端子ＶＤＤとの間に接続されている起動抵抗Ｒｓを含んでいる。スイッチング電源装置１００は、さらに、トランスＴの補助巻線Ｔａの一端と制御装置１の電源端子ＶＤＤとの間に接続されている平滑回路Ｓｂ、帰還抵抗Ｒ２と並列に接続されているダイオードＤｃ、及び、スイッチング素子Ｑを構成するｎ型ＭＯＳＦＥＴのソースとＧＮＤとの間に接続されている電流検出抵抗Ｒｓを含んでいる。ダイオードＤｃは、補助巻線Ｔａに誘起されるフライバック電圧ＶｂａのＧＮＤに対する負電圧側をクランプする。平滑回路Ｓｂは、補助巻線Ｔａと制御装置１の電源端子ＶＤＤとの間に接続されているダイオードＤｓｂ及びダイオードＤｓｂのカソードとＧＮＤとの間に接続されているキャパシタＣｓｂを含んでいる。
【0024】
入力端子ＩＮに直流電圧Ｖｉｎが印加されると、入力キャパシタＣｉｎで安定化された電圧がトランスＴの１次巻線Ｔｐに印加される。制御装置１が、起動抵抗Ｒｓを介して供給される電力により起動する。スイッチング素子Ｑがオン状態のときには、１次巻線Ｔｐに、逓増する励磁電流が流れ、その電流は、スイッチング素子Ｑ及び電流検出抵抗Ｒｓを通ってＧＮＤへと流れる。１次巻線Ｔｐに流れる電流は、電流検出抵抗Ｒｓによって、その大きさに応じた信号Ｖｓｎｓに変換され、信号Ｖｓｎｓが制御装置１の入力端子ＳＥＮＳＥに入力される。好ましくは、制御装置１において、信号Ｖｓｎｓを用いて、スイッチング素子Ｑをオフ状態にする時期が決定される。
【0025】
スイッチング素子Ｑがオン状態のときには、ＧＮＤに接続された負極側が高電位となる電圧が補助巻線Ｔａに誘起されるが、その電圧による影響は、ダイオードＤｓｂ及びダイオードＤｃの整流作用及びクランプ作用により制御装置１に実質的には及ばない。充電状態にあるキャパシタＣｓｂから制御装置１に電力が供給される。一方、２次巻線Ｔｓにも、１次巻線Ｔｐでの通電に伴って負極側が高電位となる電圧が誘起される。しかし、ダイオードＤｓａに対して逆バイアスとなるため、２次巻線Ｔｓに電流は流れず、トランスＴに電磁エネルギーが蓄えられる。充電状態にあるキャパシタＣｓａから、図示しない負荷に電流が供給される。
【0026】
スイッチング素子Ｑがオフ状態へと制御されると、１次巻線Ｔｐに流れていた励磁電流が遮断される。それに伴って、２次巻線Ｔｓには、正極側が高電位となるフライバック電圧が誘起され、ダイオードＤｓａが順方向にバイアスされるため２次側Ｔβに電流が流れ、トランスＴに蓄えられていた電磁エネルギーが２次側Ｔβにおいて放出される。２次側Ｔβに流れる電流は、キャパシタＣｓａを充電すると共に、図示されない負荷に供給される。
【0027】
補助巻線Ｔａにおいても、スイッチング素子Ｑのオフ状態への遷移に応じて、正極側が負極側に対して高電位となるフライバック電圧Ｖｂａが誘起される。理論上、２次巻線Ｔｓの巻き数に対する補助巻線Ｔａの巻き数の比率に、２次巻線Ｔｓで生じるフライバック電圧を乗じた大きさのフライバック電圧Ｖｂａが誘起される。フライバック電圧Ｖｂａは、平滑回路Ｓｂで整流及び平滑化されて、制御装置１に電力を供給する。また、フライバック電圧Ｖｂａは帰還抵抗Ｒ１、Ｒ２で分圧されて、帰還電圧Ｖｆｂとして制御装置１の入力端子ＦＢに入力される。スイッチング素子Ｑのオフ時のフライバック電圧Ｖｂａは、ＧＮＤに対して正電圧であるため、ダイオードＤｃは帰還電圧Ｖｆｂに実質的に作用しない。制御装置１では、後述されるように、帰還電圧Ｖｆｂを用いて、スイッチング素子Ｑをオン状態又はオフ状態にする時期が調整される。帰還電圧Ｖｆｂはフライバック電圧Ｖｂａに基づいている。フライバック電圧Ｖｂａは、２次側Ｔβに誘起しているフライバック電圧に対応する大きさで補助巻線Ｔａに誘起される。そのため、スイッチング電源１００の出力電圧Ｖｏｕｔを所望の大きさへと制御することができる。
【0028】
＜一実施形態のスイッチング電源の制御装置の全体構成＞
図１に例示される制御装置１のように、本実施形態のスイッチング電源の制御装置は、図１のスイッチング電源１００のようなフライバック式絶縁型スイッチング電源を制御する制御装置である。すなわち、本実施形態のスイッチング電源の制御装置に制御されるスイッチング電源の出力電圧は、図１に付されている符号を用いて述べれば、トランスＴの１次巻線Ｔｐに接続されているスイッチング素子Ｑの導通時間を調整することにより制御される。そして、スイッチング素子Ｑの導通時間の調整には、トランスＴの１次側Ｔαに２次巻線Ｔｓと磁気的に結合するように巻回されている補助巻線Ｔａのフライバック電圧Ｖｂａが用いられる。図１の制御装置１を例に、本実施形態のスイッチング電源の制御装置の構成が、以下に詳述される。
図１に例示される制御装置１のように、本実施形態のスイッチング電源の制御装置は、図１のスイッチング電源１００のようなフライバック式絶縁型スイッチング電源を制御する制御装置である。すなわち、本実施形態のスイッチング電源の制御装置に制御されるスイッチング電源の出力電圧は、図１に付されている符号を用いて述べれば、トランスＴの１次巻線Ｔｐに接続されているスイッチング素子Ｑの導通時間を調整することにより制御される。そして、スイッチング素子Ｑの導通時間の調整には、トランスＴの１次側Ｔαに２次巻線Ｔｓと磁気的に結合するように巻回されている補助巻線Ｔａのフライバック電圧Ｖｂａが用いられる。図１の制御装置１を例に、本実施形態のスイッチング電源の制御装置の構成が、以下に詳述される。
【0029】
図１に示されるように、制御装置１は、電圧保持回路２と、トランスＴの２次巻線Ｔｓの通電を検出する検出回路３と、２次巻線Ｔｓの通電時間の計測機能を有する計時回路４と、保持時期制御回路５と、スイッチング素子Ｑの導通時間制御回路６と、を備えている。図１の制御装置１は、さらに、電圧レギュレータ１１及びバッファ１２を備えている。電圧レギュレータ１１には、入力端子ＩＮ又はトランスＴの補助巻線Ｔａから、電源端子ＶＤＤを介して電力が供給される。電圧レギュレータ１１は、所望の電圧値で安定化された直流電圧Ｖｒｅｇを制御装置１内の上述した各回路に供給する。図１の例ではバッファ１２は非反転バッファであり、導通時間制御回路６から出力される駆動信号Ｖｄｒの波形整形などを行うと共に駆動能力を高めた信号を、制御装置１の出力端子ＧＡＴＥを介してスイッチング素子Ｑに出力する。
【0030】
電圧保持回路２及び検出回路３は、それぞれ制御装置１の入力端子ＦＢに接続されている。これら両回路に帰還電圧Ｖｆｂが入力される。電圧保持回路２は、トランスＴの補助巻線Ｔａで生じるフライバック電圧Ｖｂａに基づく電圧であって時間と共に変化する帰還電圧Ｖｆｂを保持する。電圧保持回路２は、保持時期制御回路５から送られる信号（時期信号）Ｖｓｈｘが示す、帰還電圧Ｖｆｂを保持すべき時点（保持時期）の帰還電圧Ｖｆｂを保持する。電圧保持回路２で保持されている電圧（保持電圧）Ｖｆｂｈは導通時間制御回路６に入力される。
【0031】
検出回路３は、スイッチング素子Ｑの非導通期間におけるトランスＴの２次巻線Ｔｓにおける通電を帰還電圧Ｖｆｂに基づいて判別する。すなわち、検出回路３によって、スイッチング素子Ｑがオフ状態にある期間中の任意の時点において２次巻線Ｔｓに電流が流れているか否かが判別される。オフ期間中の２次巻線Ｔｓには、その正極側が高電位となるフライバック電圧が生じている間、電流が流れる。補助巻線Ｔａには、２次巻線Ｔｓにフライバック電圧が生じている間、フライバック電圧Ｖｂａが誘起される。従って、検出回路３は、フライバック電圧Ｖｂａが抵抗分圧された電圧である帰還電圧Ｖｆｂに基づいて、スイッチング素子Ｑのオフ時間中の任意の時点で２次巻線Ｔｓに電流が流れているか否かを判別することができる。検出回路３の検出結果は、検出信号Ｖｅｎとして、計時回路４及び保持時期制御回路５に送られる。
【0032】
計時回路４は、２次巻線Ｔｓの通電時間を、直接計測するというよりもむしろ間接的に計測する。計時回路４は、２次巻線Ｔｓにおける通電時間に対応する電気量を生じさせることによって、その電気量の大きさに基づいて２次巻線Ｔｓの通電時間を計測し、その電気量の大きさを、２次巻線Ｔｓでの通電時間を示す情報として保持時期制御回路５に提供する。計時回路４が２次巻線Ｔｓの通電時間として生じさせる電気量は、一例として計時回路４内で発生する電圧や計時回路４の内部に蓄積される電荷量であり得る。この電気量は電圧や電荷量に限定されず、計時回路４及び保持時期制御回路５の構成次第で、例えば電流などの他の電気量であってもよい。
【0033】
保持時期制御回路５は、計時回路４から得られる２次巻線Ｔｓの通電時間に基づいて、電圧保持回路２による帰還電圧Ｖｆｂの保持時期を検出する。すなわち保持時期制御回路５は、計時回路４から入力される、スイッチング素子Ｑのオフ期間における２次巻線Ｔｓの通電開始からの経過時間を示す特定の電気量に基づいて、帰還電圧Ｖｆｂを保持すべき時期を検出する。例えば、保持時期制御回路５は、計時回路４から得られる２次巻線Ｔｓの通電時間に対応する電気量が所定の大きさに等しくなるとき、又は超えるとき若しくは下回るときを、帰還電圧Ｖｆｂを保持すべき時期として検出してもよい。保持時期制御回路５は、帰還電圧Ｖｆｂの保持時期を示す信号Ｖｓｈｘを電圧保持回路２へと送出する。なお、保持時期制御回路５によって検出される帰還電圧Ｖｆｂの保持時期は、後述されるように複数存在してもよく、複数の保持時期のいずれか一つをそれぞれが示す複数の時期信号Ｖｓｈｘが、順次、電圧保持回路２へと送出されてもよい。
【0034】
導通時間制御回路６は、電圧保持回路２で保持されている保持電圧Ｖｆｂｈを用いてスイッチング素子Ｑの導通時期を決定する。導通時間制御回路６は、スイッチング素子Ｑをターンオンさせるとき、及びターンオフさせるときにレベルを遷移する駆動信号Ｖｄｒを出力する。図１の例においてスイッチング素子Ｑはｎ型ＭＯＳＦＥＴであるので、導通時間制御回路６は、スイッチング素子Ｑをターンオンさせるときにハイレベルとなり、ターンオフさせるときにロウレベルとなる駆動信号Ｖｄｒを出力してもよい。駆動信号Ｖｄｒは、バッファ１２に入力されると共に、計時回路４及び保持時期制御回路５に入力される。
【0035】
図１の例の導通時間制御回路６は、オン／オフ制御回路６１と、基準電圧Ｖｒｅｆを生成する基準電圧源６３と、エラーアンプ６４と、エラーアンプ６４の動作を安定させる抵抗及びキャパシタからなる容量性リアクタンス回路６６と、を含んでいる。基準電圧源６３は、電圧レギュレータ１１の電圧変動や温度変化の影響をほとんど受けない一定の基準電圧Ｖｒｅｆを生成し、基準電圧Ｖｒｅｆを基にフライバック電圧Ｖｂａの帰還抵抗Ｒ１、Ｒ２の抵抗の値で所望の出力電圧Ｖｏｕｔが決定される。基準電圧Ｖｒｅｆは、オペレーショナルアンプにより構成されるエラーアンプ６４の非反転入力に印加される。エラーアンプ６４の反転入力には、電圧保持回路２から保持電圧Ｖｆｂｈが入力される。エラーアンプ６４は、保持電圧Ｖｆｂｈと基準電圧Ｖｒｅｆとの差を増幅する。
【0036】
図１の例においてエラーアンプ６４は増幅結果をオン／オフ制御回路６１に出力する。オン／オフ制御回路６１には、制御装置１の入力端子ＳＥＮＳＥから信号Ｖｓｎｓも入力される。オン／オフ制御回路６１は、スイッチング素子Ｑをターンオンさせるべき時期及びターンオフさせる時期を決定する。そしてオン／オフ制御回路６１は、ターンオンさせるべき時期にハイレベルに遷移し、ターンオフさせるべき時期にロウレベルに遷移する駆動信号Ｖｄｒを、バッファ１２に向けて出力する。バッファ１２から、駆動信号Ｖｄｒに基づいた、好ましくはスイッチング素子Ｑを直接駆動し得る駆動信号が、スイッチング素子Ｑに（図１の例ではスイッチング素子Ｑを構成するｎ型ＭＯＳＦＥＴのゲートに）出力される。オン／オフ制御回路６１は、好ましくは、後述されるようにエラーアンプからの入力電圧又は入力電流と、１次巻線Ｔｐに流れる電流の大きさに応じた信号Ｖｓｎｓを用いて、スイッチング素子Ｑをターンオフさせるべき時期を決定する。
【0037】
導通時間制御回路６は、例えば、保持電圧Ｖｆｂｈが大きければ大きいほど、スイッチング素子Ｑをターンオンさせる時間のデューティ比を小さくし、保持電圧Ｖｆｂｈが小さければ小さいほど、このデューティ比を大きくする。すなわち、導通時間制御回路６は、補助巻線Ｔａに誘起されるフライバック電圧Ｖｂａが大きければ大きいほどデューティ比が小さくなり、フライバック電圧Ｖｂａが小さければ小さいほど、デューティ比が大きくなるように、スイッチング素子Ｑの導通時間を調整する。例えば、導通時間制御回路６は、保持電圧Ｖｆｂｈが小さければ小さいほど、スイッチング素子Ｑをターンオフさせる時期を遅らせ、保持電圧Ｖｆｂｈが大きければ大きいほど、スイッチング素子Ｑをターンオフさせる時期を早めてもよい。
【0038】
フライバック電圧Ｖｂａは、２次巻線Ｔｓに誘起されるフライバック電圧が大きければ大きく、２次巻線Ｔｓに誘起されるフライバック電圧が小さければ小さい。従って、検出回路３、計時回路４、及び保持時期制御回路５の作用の下で、導通時間制御回路６、トランスＴ、及び電圧保持回路２を通る負帰還回路が形成され、スイッチング電源装置１００の出力電圧Ｖｏｕｔが所望の値へと収束し、且つ、その値で安定するように制御される。
【0039】
特に本実施形態の制御装置１は、計時回路４を備え、計時回路４によって把握される２次巻線Ｔｓにおける通電時間に応じて、スイッチング素子Ｑの導通時間の制御に用いられる帰還電圧Ｖｆｂが保持される。例えば、２次巻線Ｔｓにおける通電時間が任意の特定時間に達する又は超えるときに、帰還電圧Ｖｆｂが保持されてその保持電圧Ｖｆｂｈがスイッチング素子Ｑの制御に用いられる。そのため、本実施形態の制御装置１では、２次巻線での通電時間から独立して固定的に定められた時期に補助巻線のフライバック電圧に基づく電圧を保持する従来の制御装置と比べて、２次巻線における通電時間が短い場合でも、適切な電圧を保持し得ることがある。そして、その適切な保持電圧を用いてスイッチング素子の導通時間を制御することができる。すなわち、従来のスイッチング電源の制御装置よりも、正確且つ安定的に、フライバック式絶縁型スイッチング電源の出力電圧を制御することができると考えられる。
【0040】
＜制御装置内の各回路の具体例＞
図２には、本実施形態の制御装置１における検出回路３、計時回路４、及び、保持時期制御回路５それぞれの具体的な回路構成の一例が示されている。これら各回路の概略動作を説明すると、計時回路４は、二つのキャパシタＣａ、Ｃｂの一方の定電流充電によって、スイッチング素子Ｑのオフ期間開始後の２次巻線Ｔｓにおける通電時間を計測し、他方においてスイッチングサイクルの前周期のオフ期間における２次巻線Ｔｓの通電時間に相当する電圧を保持する。二つのキャパシタＣａ、Ｃｂの役割は、スイッチング周期ごとに入れ替わる。保持時期制御回路５は、電圧保持回路２による帰還電圧Ｖｆｂの保持時期設定のための閾値を二つのキャパシタＣａ、Ｃｂの他方が保持している電圧に基づいて設定する。図２の例では、帰還電圧Ｖｆｂの保持時期設定のための閾値として、閾値電圧が設定される。そして、２次巻線Ｔｓの通電時間を計測している充電中の一方のキャパシタの充電電圧と閾値電圧とが比較され、電圧保持回路２による電圧保持時期が検出される。図２の例では、前周期の２次巻線Ｔｓの通電時間に相当する電圧を４分割して三つの閾値電圧（電圧ＶＴＭ１～ＶＴＭ３）が設定されている。各閾値電圧との比較結果に基づいて、帰還電圧Ｖｆｂの保持時期を示す時期信号が生成される。
図２には、本実施形態の制御装置１における検出回路３、計時回路４、及び、保持時期制御回路５それぞれの具体的な回路構成の一例が示されている。これら各回路の概略動作を説明すると、計時回路４は、二つのキャパシタＣａ、Ｃｂの一方の定電流充電によって、スイッチング素子Ｑのオフ期間開始後の２次巻線Ｔｓにおける通電時間を計測し、他方においてスイッチングサイクルの前周期のオフ期間における２次巻線Ｔｓの通電時間に相当する電圧を保持する。二つのキャパシタＣａ、Ｃｂの役割は、スイッチング周期ごとに入れ替わる。保持時期制御回路５は、電圧保持回路２による帰還電圧Ｖｆｂの保持時期設定のための閾値を二つのキャパシタＣａ、Ｃｂの他方が保持している電圧に基づいて設定する。図２の例では、帰還電圧Ｖｆｂの保持時期設定のための閾値として、閾値電圧が設定される。そして、２次巻線Ｔｓの通電時間を計測している充電中の一方のキャパシタの充電電圧と閾値電圧とが比較され、電圧保持回路２による電圧保持時期が検出される。図２の例では、前周期の２次巻線Ｔｓの通電時間に相当する電圧を４分割して三つの閾値電圧（電圧ＶＴＭ１～ＶＴＭ３）が設定されている。各閾値電圧との比較結果に基づいて、帰還電圧Ｖｆｂの保持時期を示す時期信号が生成される。
【0041】
＜検出回路の構成及び作用＞
図２の例において検出回路３は、コンパレータからなる比較器３１と、例えばバンドギャップリファレンスで構成される基準電圧源３２とを備えている。比較器３１は非反転入力と反転入力とを有している。比較器３１の非反転入力端子には帰還電圧Ｖｆｂが印加される。比較器３１の反転入力端子には基準電圧源３２によって生成される基準電圧Ｖｒｅｆ０が印加される。比較器３１は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ０とを比較して、帰還電圧Ｖｆｂの方が大きいときにハイレベルであり、基準電圧Ｖｒｅｆ０の方が大きいときにはロウレベルとなる検出信号Ｖｅｎを出力する。
図２の例において検出回路３は、コンパレータからなる比較器３１と、例えばバンドギャップリファレンスで構成される基準電圧源３２とを備えている。比較器３１は非反転入力と反転入力とを有している。比較器３１の非反転入力端子には帰還電圧Ｖｆｂが印加される。比較器３１の反転入力端子には基準電圧源３２によって生成される基準電圧Ｖｒｅｆ０が印加される。比較器３１は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ０とを比較して、帰還電圧Ｖｆｂの方が大きいときにハイレベルであり、基準電圧Ｖｒｅｆ０の方が大きいときにはロウレベルとなる検出信号Ｖｅｎを出力する。
【0042】
トランスＴの２次巻線Ｔｓに電流が流れているときには、ＧＮＤに対して正電圧のフライバック電圧Ｖｂａ（図１参照）がトランスＴの補助巻線Ｔａに誘起され、よってＧＮＤに対して正電圧の帰還電圧Ｖｆｂが検出回路３に印加される。基準電圧源３２は、ＧＮＤよりも僅かに大きい、例えば０．２～０．５Ｖ程度の基準電圧Ｖｒｅｆ０を生成する。従って検出回路３は、トランスＴの２次巻線Ｔｓにおける通電の有無を帰還電圧Ｖｆｂに基づいて判別することができる。
【0043】
＜計時回路の構成及び作用＞
計時回路４は、第１キャパシタＣａと、第２キャパシタＣｂと、定電流源Ｉｃと、第１スイッチＳＷ１と、第２スイッチＳＷ２と、第３スイッチＳＷ３と、第４スイッチＳＷ４と、を備えている。第１キャパシタＣａと第２キャパシタＣｂは、少なくともキャパシタンスについて略同じ特性値を有する。好ましくは、第１キャパシタＣａと第２キャパシタＣｂは、全ての特性について略同じ特性値を有する。計時回路４は、さらに、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３、及び第４スイッチＳＷ４を制御するスイッチ制御回路４０を備えている。第１スイッチＳＷ１は、スイッチＳＷ１ＡとスイッチＳＷ１Ｂとを含んでいる。第２スイッチＳＷ２は、スイッチＳＷ２ＡとスイッチＳＷ２Ｂとを含んでいる。同様に、第３スイッチＳＷ３はスイッチＳＷ３ＡとスイッチＳＷ３Ｂとを含み、第４スイッチＳＷ４はスイッチＳＷ４ＡとスイッチＳＷ４Ｂとを含んでいる。
計時回路４は、第１キャパシタＣａと、第２キャパシタＣｂと、定電流源Ｉｃと、第１スイッチＳＷ１と、第２スイッチＳＷ２と、第３スイッチＳＷ３と、第４スイッチＳＷ４と、を備えている。第１キャパシタＣａと第２キャパシタＣｂは、少なくともキャパシタンスについて略同じ特性値を有する。好ましくは、第１キャパシタＣａと第２キャパシタＣｂは、全ての特性について略同じ特性値を有する。計時回路４は、さらに、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３、及び第４スイッチＳＷ４を制御するスイッチ制御回路４０を備えている。第１スイッチＳＷ１は、スイッチＳＷ１ＡとスイッチＳＷ１Ｂとを含んでいる。第２スイッチＳＷ２は、スイッチＳＷ２ＡとスイッチＳＷ２Ｂとを含んでいる。同様に、第３スイッチＳＷ３はスイッチＳＷ３ＡとスイッチＳＷ３Ｂとを含み、第４スイッチＳＷ４はスイッチＳＷ４ＡとスイッチＳＷ４Ｂとを含んでいる。
【0044】
スイッチＳＷ１Ａの一端及びスイッチＳＷ１Ｂの一端は定電流源Ｉｃに接続されている。スイッチＳＷ１Ａの他端は、スイッチＳＷ２Ａの一端に接続されると共に第１キャパシタＣａの一端に接続され、さらにスイッチＳＷ３Ａの一端及びスイッチＳＷ４Ａの一端に接続されている。スイッチＳＷ１Ｂの他端は、スイッチＳＷ２Ｂの一端に接続されると共に第２キャパシタＣｂの一端に接続され、さらにスイッチＳＷ３Ｂの一端及びスイッチＳＷ４Ｂの一端に接続されている。スイッチＳＷ２Ａの他端、第１キャパシタＣａの他端、スイッチＳＷ２Ｂの他端、及び第２キャパシタＣｂの他端は、いずれもＧＮＤに接続されている。スイッチＳＷ３Ａの他端及びスイッチＳＷ３Ｂの他端は、共に、保持時期制御回路５と共有の比較ノードＮｃに接続されている。スイッチＳＷ４Ａの他端及びスイッチＳＷ４Ｂの他端は、共に、保持時期制御回路５と共有の参照ノードＮｒに接続されている。比較ノードＮｃには、後述される保持時期制御回路５が備える比較器ＣＯＭＰ３、比較器ＣＯＭＰ２、及び比較器ＣＯＭＰ１それぞれの反転入力が接続されている。参照ノードＮｒには、保持時期制御回路５が備える、例えばボルテージフォロアのようなバッファ５１の入力が接続されている。
【0045】
スイッチ制御回路４０は、検出回路３から送られる検出信号Ｖｅｎ及び導通時間制御回路６（図１参照）から送られる駆動信号Ｖｄｒに基づいて、計時回路４内の各スイッチに対する制御信号ＳＳＷ１Ａ／３Ａ、ＳＳＷ１Ｂ／３Ｂ、ＳＳＷ２Ａ、ＳＳＷ２Ｂ、ＳＳＷ４Ａ、及びＳＳＷ４Ｂを生成する。図２の例において計時回路４内の各スイッチの両端子間は、上記各制御信号がハイレベルのときに導通状態（閉状態）となり、各制御信号がロウレベルのときに非導通状態（開状態）となる。
【0046】
スイッチＳＷ１Ａは、制御信号ＳＳＷ１Ａ／３Ａに基づいて第１キャパシタＣａと定電流源Ｉｃとを接続又は分離し、スイッチＳＷ１Ｂは、制御信号ＳＳＷ１Ｂ／３Ｂに基づいて第２キャパシタＣｂと定電流源Ｉｃとを接続又は分離する。スイッチＳＷ２Ａは、制御信号ＳＳＷ２Ａに基づいて第１キャパシタＣａの一端とグランド電位（ＧＮＤ）とを接続又は分離し、スイッチＳＷ２Ｂは、制御信号ＳＳＷ２Ｂに基づいて第２キャパシタＣｂの一端とグランド電位（ＧＮＤ）とを接続又は分離する。
【0047】
スイッチＳＷ３Ａは、制御信号ＳＳＷ１Ａ／３Ａに基づいて、第１キャパシタＣａと、保持時期制御回路５が備える比較器ＣＯＭＰ１～ＣＯＭＰ３それぞれの反転入力とを接続又は分離する。スイッチＳＷ３Ｂは、制御信号ＳＳＷ１Ｂ／３Ｂに基づいて、第２キャパシタＣｂと比較器ＣＯＭＰ１～ＣＯＭＰ３それぞれの反転入力とを接続又は分離する。スイッチＳＷ４Ａは、制御信号ＳＳＷ４Ａに基づいて、第１キャパシタＣａと、保持時期制御回路５内の抵抗の直列回路５２とをバッファ５１を介して接続又は分離する。スイッチＳＷ４Ｂは、制御信号ＳＳＷ４Ｂに基づいて、第２キャパシタＣｂと、抵抗の直列回路５２とをバッファ５１を介して接続又は分離する。
【0048】
定電流源Ｉｃは、スイッチＳＷ１Ａが導通状態のときにスイッチＳＷ１Ａを介して第１キャパシタＣａに定電流を供給する。第１キャパシタＣａが、定電流源Ｉｃから供給される一定の電流で充電される。定電流源Ｉｃは、スイッチＳＷ１Ｂが導通状態のときにスイッチＳＷ１Ｂを介して第２キャパシタＣｂに定電流を供給する。第２キャパシタＣｂが、定電流源Ｉｃから供給される定電流で充電される。
【0049】
スイッチ制御回路４０は、図２の例において、駆動信号Ｖｄｒが入力される否定論理ゲートＩＮＶ２と、検出信号Ｖｅｎが入力される否定論理ゲートＩＮＶ１と、検出信号Ｖｅｎが一方の入力端子に入力される否定論理積ゲートＮＡＮＤ１と、ＤフリップフロップＦＦ１と、ＤフリップフロップＦＦ２と、否定論理ゲートＩＮＶ３と、四つの論理積ゲートＡＮＤ１～ＡＮＤ４とを備えている（以下、これら論理回路素子は、それぞれ単に、「ＩＮＶ２」、「ＩＮＶ１」、「ＮＡＮＤ１」、「Ｄ－ＦＦ１」、「Ｄ－ＦＦ２」、「ＩＮＶ３」、及び「ＡＮＤ１～４」と称される。図２に示される他の論理回路素子、及び図２以外の各図面に示される論理回路素子も同様の方法で称される）。
【0050】
ＩＮＶ１の出力はＤ－ＦＦ１のポジティブエッジトリガタイプのクロック端子に接続され、ＩＮＶ２の出力端子はＤ－ＦＦ１のロウアクティブのクリア端子に接続され、Ｄ－ＦＦ１のＤ入力にはハイレベル電位が印加されている。Ｄ－ＦＦ１の出力Ｑは、Ｄ－ＦＦ２のポジティブエッジトリガタイプのクロック端子に接続されている。Ｄ－ＦＦ２のＤ入力はその反転出力ＱＢに接続され、その出力ＱはＡＮＤ２及びＡＮＤ４それぞれの一方の入力に接続されている。Ｄ－ＦＦ２の出力Ｑから制御信号ＳＳＷ４Ａが出力される。Ｄ－ＦＦ２の反転出力ＱＢは、ＡＮＤ１及びＡＮＤ３それぞれの一方の入力に接続されている。Ｄ－ＦＦ２の反転出力ＱＢから制御信号ＳＳＷ４Ｂが出力される。一方、Ｄ－ＦＦ１の反転出力ＱＢは、ＮＡＮＤ１の他方の入力に接続され、ＮＡＮＤ１の出力はＩＮＶ３の入力、並びにＡＮＤ３及びＡＮＤ４それぞれの他方の入力に接続されている。ＩＮＶ３の出力は、ＡＮＤ１及びＡＮＤ２それぞれの他方の入力に接続されている。ＡＮＤ１からは制御信号ＳＳＷ１Ａ／３Ａが出力され、ＡＮＤ２からは制御信号ＳＳＷ１Ｂ／３Ｂが出力される。さらに、ＡＮＤ３からは制御信号ＳＳＷ２Ａが出力され、ＡＮＤ４からは制御信号ＳＳＷ２Ｂが出力される。
【0051】
スイッチ制御回路４０は、スイッチング素子Ｑ（図１参照）のオフ期間中にトランスＴの２次巻線Ｔｓにおいて通電が始まると、第１キャパシタＣａ及び第２キャパシタＣｂのいずれか一方が定電流源Ｉｃからの定電流で充電され、他方では既に蓄えられた電荷による充電電圧がそのまま保持されるように、第１スイッチＳＷ１及び第２スイッチＳＷ２を制御する。従って、第１キャパシタＣａ又は第２キャパシタＣｂのうちの充電中の一方には、２次巻線Ｔｓで通電が開始されてからの経過時間に相当する充電電圧が発生する。
【0052】
また、スイッチ制御回路４０は、スイッチング素子Ｑのオフ期間中で且つトランスＴの２次巻線Ｔｓの通電期間中に、第１及び第２のキャパシタＣａ、Ｃｂのうちの充電中の一方が比較ノードＮｃに接続され、充電電圧を保持している他方が参照ノードＮｒに接続されるように、第３スイッチＳＷ３及び第４スイッチＳＷ４を制御する。さらに、スイッチ制御回路４０は、スイッチング素子Ｑのオン期間中には、第１及び第２のキャパシタＣａ、Ｃｂのうちの直前のオフ期間に充電されていない方を放電させるように第２スイッチＳＷ２を制御する。
【0053】
そして、スイッチ制御回路４０は、スイッチング素子Ｑの非導通期間毎に、定電流源Ｉｃで充電されるキャパシタを第１キャパシタＣａと第２キャパシタＣｂとの間で切り替える。それに伴いスイッチング制御回路４０は、スイッチング素子Ｑの導通期間毎に、放電させるキャパシタを第１キャパシタＣａと第２キャパシタＣｂとの間で切り替える。さらに、スイッチ制御回路４０は、スイッチング素子Ｑの非導通期間毎に、比較器ＣＯＭＰ１～ＣＯＭＰ３と接続されるキャパシタを第１キャパシタＣａと第２キャパシタＣｂとの間で切り替え、同様に、抵抗の直列回路５２と接続されるキャパシタを第１キャパシタＣａと第２キャパシタＣｂとの間で切り替える。
【0054】
すなわち、スイッチ制御回路４０は、スイッチング素子Ｑのオン期間とオフ期間とで構成される単位周期毎に、オフ期間中に充電されるキャパシタと充電電圧を保持するキャパシタが第１キャパシタＣａと第２キャパシタＣｂとで入れ替わるように、計時回路４内の各スイッチを制御する。スイッチ制御回路４０は、さらに、比較ノードＮｃに接続されるキャパシタと参照ノードＮｒに接続されるキャパシタが、単位周期毎に、第１キャパシタＣａと第２キャパシタＣｂとで入れ替わるように、計時回路４内の各スイッチを制御する。従って、第１キャパシタＣａと第２キャパシタＣｂは、スイッチング素子Ｑのオフ期間毎に交互に充電され、オフ期間毎に交互に、既に有している電圧を保持する。また、第１キャパシタＣａと第２キャパシタＣｂは、オフ期間毎に交互に、比較ノードＮｃ、すなわち比較器ＣＯＭＰ１～ＣＯＭＰ３と接続され、オフ期間毎に交互に、参照ノードＮｒ、すなわち抵抗の直列回路５２と接続される。
【0055】
例えば、スイッチング素子Ｑにおける先行するオフ期間及び後続のオフ期間のうちの後続のオフ期間（第２の非導通期間）において検出回路３によって２次巻線Ｔｓの通電が判別されると、第１キャパシタＣａが充電される。一方、第２キャパシタＣｂは、そのオフ期間（第２の非導通期間）において、先行するオフ期間（第１の非導通期間）における２次巻線Ｔｓの通電時間に相当する充電電圧を保持する。
【0056】
＜計時回路の作用の具体例＞
図３を参照して、計時回路４の作用の一例を説明する。図３には、図１に示されるスイッチング電源装置１００における駆動信号Ｖｄｒと、駆動信号Ｖｄｒに応じてそれぞれ変化する、補助巻線Ｔａのフライバック電圧Ｖｂａ、帰還電圧Ｖｆｂ、検出信号Ｖｅｎ、制御信号ＳＳＷ２Ａなどの計時回路４内の各制御信号のタイミング図が示されている。図３には、さらに、第１キャパシタＣａ及び第２キャパシタＣｂそれぞれの端子間の電圧（充電電圧）Ｖｃａ、Ｖｃｂ、並びに、比較ノードＮｃの対ＧＮＤ電位である電圧Ｖｎｃ、及び参照ノードＮｒの対ＧＮＤ電位である電圧Ｖｎｒが示されている。なお、図３は、トランスの１次巻線及び２次巻線のいずれにも電流が流れない期間が存在する電流不連続モードでの例である。
図３を参照して、計時回路４の作用の一例を説明する。図３には、図１に示されるスイッチング電源装置１００における駆動信号Ｖｄｒと、駆動信号Ｖｄｒに応じてそれぞれ変化する、補助巻線Ｔａのフライバック電圧Ｖｂａ、帰還電圧Ｖｆｂ、検出信号Ｖｅｎ、制御信号ＳＳＷ２Ａなどの計時回路４内の各制御信号のタイミング図が示されている。図３には、さらに、第１キャパシタＣａ及び第２キャパシタＣｂそれぞれの端子間の電圧（充電電圧）Ｖｃａ、Ｖｃｂ、並びに、比較ノードＮｃの対ＧＮＤ電位である電圧Ｖｎｃ、及び参照ノードＮｒの対ＧＮＤ電位である電圧Ｖｎｒが示されている。なお、図３は、トランスの１次巻線及び２次巻線のいずれにも電流が流れない期間が存在する電流不連続モードでの例である。
【0057】
図３に示されるように、駆動信号Ｖｄｒがハイレベルとなっているオン期間では、フライバック電圧ＶｂａはＧＮＤ（０Ｖ）に対して負電圧であり、帰還電圧Ｖｆｂは０Ｖよりも僅かに低い電圧でクランプされている。そのため検出信号Ｖｅｎはロウレベルである。例えば、オフ期間Ｐｆ１の直前のオン期間では、第１キャパシタＣａは、直前のオフ期間Ｐｆ０において端子間の電圧Ｖｃａが電圧ＶＨ１Ａとなるまで充電されており、計時回路４では、各スイッチのうち、スイッチＳＷ２ＢとスイッチＳＷ４Ａだけが導通している。そのため、参照ノードＮｒの電圧Ｖｎｒは第１キャパシタＣａの電圧Ｖｃａと略同じ電圧ＶＨ１Ａである。一方、第２キャパシタＣｂは放電されており、いずれのキャパシタにも接続されていない比較ノードＮｃの電圧Ｖｎｃは、オフ期間Ｐｆ０の終了時の電圧を維持している。
【0058】
駆動信号Ｖｄｒがロウレベルに転じてスイッチング素子Ｑのオフ期間が始まると、１次側の電流の遮断によりＧＮＤに対して正電圧のフライバック電圧Ｖｂａが誘起される。帰還電圧ＶｆｂがＧＮＤに対して正電圧に転じ、検出信号Ｖｅｎがハイレベルに遷移する。駆動信号Ｖｄｒ及び検出信号Ｖｅｎのレベル遷移に伴って、計時回路４内の特定のスイッチの導通状態が切り換わる。
【0059】
例えば時点Ｔ１から始まるオフ期間Ｐｆ１（第１の非導通期間）では、スイッチＳＷ２Ｂが開状態となり、一方、スイッチＳＷ１Ｂ、ＳＷ３Ｂが閉状態となる。そのため、第２キャパシタＣｂの定電流充電が開始され、その端子間電圧Ｖｃｂが略リニアに上昇する。そのため、２次巻線での通電開始からの時間に対応する電気量である電圧Ｖｃｂが第２キャパシタＣｂの端子間において得られる。すなわち、電圧Ｖｃｂを計測値として２次巻線での通電時間を計測することができる。
【0060】
比較ノードＮｃと第２キャパシタＣｂとが接続されるため、電圧Ｖｎｃが電圧Ｖｃｂに伴って上昇する。一方、第１キャパシタＣａは、充電も放電もされないので、オフ期間Ｐｆ０での電圧ＶＨ１Ａをそのまま維持しており、第１キャパシタＣａに接続されたままの参照ノードＮｒの電圧Ｖｎｒも電圧Ｖｃａと略同じ電圧のままである。
【0061】
その後、第２キャパシタＣｂの充電が継続されて電圧Ｖｃｂが継続して上昇する。一方、トランスに蓄えられていた電磁エネルギーが２次側で全て放出されると、フライバック電圧Ｖｆｂの極性反転と共に、時点Ｔ２において帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ０以下となって検出信号Ｖｅｎがロウレベルに遷移する。これに伴ってスイッチＳＷ４Ａ、ＳＷ１Ｂ、ＳＷ３Ｂが開状態となる一方、スイッチＳＷ４Ｂが閉状態となる。その結果第２キャパシタＣｂの充電が終了し、時点Ｔ２までの充電による電圧ＶＨ２Ｂが第２キャパシタＣｂで保持される。
【0062】
開状態となるスイッチＳＷ４Ａによって参照ノードＮｒと分離される第１キャパシタＣａに代わり、閉状態となるスイッチＳＷ４Ｂによって第２キャパシタＣｂが参照ノードＮｒと接続される。参照ノードＮｒは、第２キャパシタＣｂの電圧ＶＨ２Ｂと略同じ大きさの電圧Ｖｎｒを有する。図３の例は、オフ期間Ｐｆ１における２次巻線の通電時間（時点Ｔ１から時点Ｔ２までの時間）が、オフ期間Ｐｆ０における２次巻線の通電時間と略同じ例であるため、電圧ＶＨ２Ｂと電圧ＶＨ１Ａとは略同じ大きさである。なお、比較ノードＮｃはいずれのキャパシタとも分離されるため、電圧Ｖｎｃも時点Ｔ２まで接続されていた第２キャパシタＣｂの電圧ＶＨ２Ｂと略同じ電圧のままである。
【0063】
その後、時点Ｔ３で次のオン期間に移ると、ハイレベルとなる駆動信号ＶｄｒによってスイッチＳＷ２Ａが閉状態となって第１キャパシタＣａが放電され、電圧Ｖｃａは略０Ｖに低下する。一方、第２キャパシタＣｂと接続されているスイッチＳＷ１Ｂ、ＳＷ２Ｂ、ＳＷ３Ｂ、及びＳＷ４Ｂの状態に変化はないため、第２キャパシタＣｂの電圧Ｖｃｂは電圧ＶＨ２Ｂのままであり、参照ノードＮｒの電圧Ｖｎｒも電圧ＶＨ２Ｂのままである。
【0064】
そして、時点Ｔ４でオフ期間Ｐｆ２（第２の非通電期間）に移ると、駆動信号Ｖｄｒ及び検出信号Ｖｅｎのレベル遷移に伴って、スイッチＳＷ２Ａが開状態となり、一方、スイッチＳＷ１Ａ、ＳＷ３Ａが閉状態となって、第１キャパシタＣａの定電流充電が開始される。第１キャパシタＣａが比較ノードＮｃと接続される。第１キャパシタＣａの電圧Ｖｃａが、電圧Ｖｎｃと共に略リニアに上昇し、オフ期間Ｐｆ２における２次巻線での通電開始からの時間が、オフ期間Ｐｆ１と同様に、しかし今度は第１キャパシタＣａの電圧Ｖｃａを計測値として計測される。一方、第２キャパシタＣｂは、充電も放電もされないので、オフ期間Ｐｆ１での電圧ＶＨ２Ｂをそのまま維持しており、第２キャパシタＣｂに接続されたままの参照ノードＮｒの電圧Ｖｎｒも電圧Ｖｃｂと略同じ電圧のままである。
【0065】
その後、トランスの２次側での電磁エネルギーの放出完了に伴って、時点Ｔ５において帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ０以下になると、第１キャパシタＣａの充電が終了し、時点Ｔ５までの充電による電圧ＶＨ３Ａが第１キャパシタＣａで保持される。閉状態となるスイッチＳＷ４Ａによって第１キャパシタＣａと接続される参照ノードＮｒの電圧Ｖｎｒが、第１キャパシタＣａの電圧ＶＨ３Ａと略同じ大きさに変化する。一方、比較ノードＮｃはいずれのキャパシタとも分離されるため、電圧Ｖｎｃは、時点Ｔ５まで接続されていた第１キャパシタＣａの電圧ＶＨ３Ａと略同じ電圧のままである。
【0066】
図３の例は、オフ期間Ｐｆ２における２次巻線の通電時間（時点Ｔ４から時点Ｔ５までの時間）が、オフ期間Ｐｆ１における２次巻線の通電時間（時点Ｔ１から時点Ｔ２までの時間）よりも短いので、電圧ＶＨ３Ａは電圧ＶＨ２Ｂよりも小さい。すなわち、各オフ期間における２次巻線の通電時間が、第１及び第２のキャパシタＣａ、Ｃｂの電圧によって計測されている。第１キャパシタＣａの電圧Ｖｃａは、次のオフ期間の終了まで電圧ＶＨ３Ａのまま維持される。参照ノードＮｒの電圧Ｖｎｒは、少なくとも次のオフ期間における２次巻線の通電終了まで電圧ＶＨ３Ａのまま維持される。
【0067】
なお、時点Ｔ２や時点Ｔ５のあと、トランスＴの寄生容量、寄生インダクタンス、及び抵抗等により、トランスの１次側で共振現象が起こり、図３に示されるように、１次側に正負に振動する電圧が発生することがある。これに伴って、基準電圧Ｖｒｅｆ０を跨いで増減する帰還電圧Ｖｆｂが生じ、検出信号Ｖｅｎがハイレベルとロウレベルとの間の遷移を繰り返すことがある。
【0068】
しかし、図２の例のような回路構成のスイッチ制御回路４０では、Ｄ－ＦＦ２のトリガ入力に立ち上がりエッジが入力されるのは、駆動信号Ｖｄｒがロウレベルで安定している状態（すなわち非導通期間）であって検出信号Ｖｅｎがハイレベルからロウレベルに転じるときだけである。また、一旦立ち上がったＤ－ＦＦ２のトリガ入力のレベルは、次に駆動信号Ｖｄｒがハイレベルになるまでロウレベルに下がらない。
【0069】
そのため、一のオフ期間における２次巻線の最初の通電期間の終了後は、第１及び第２のキャパシタＣａ、Ｃｂそれぞれと、定電流源Ｉｃ、比較ノードＮｃ、及び参照ノードＮｒそれぞれとの接続は、そのオフ期間中に切り替わらない。そのため、時点Ｔ２や時点Ｔ５の後の共振現象によって、第１及び第２のキャパシタＣａ、Ｃｂにおける充填状態や比較ノードＮｃ及び参照ノードＮｒとの接続状態は変動しない。従って、共振現象による影響を回避して、各オフ期間の２次巻線での通電時間を、第１及び第２のキャパシタＣａ、Ｃｂの電圧で適切に計測することができる。スイッチ制御回路４０は、好ましくは、このようにスイッチング素子の非導通期間において最初に検出回路３によって判別された２次巻線の通電期間の終了時だけ、第１スイッチＳＷ１、第３スイッチＳＷ３、及び第４スイッチＳＷ４の導通状態を同時に切り替えるように構成される。
【0070】
＜保持時期制御回路の構成＞
図４には、本実施形態における電圧保持回路２の具体的な回路構成の一例と共に、図２の例の保持時期制御回路５が、より多くの符号を添えて再度示されている。図４に示されるように、保持時期制御回路５は、抵抗の直列回路５２と、比較器（比較器ＣＯＭＰ１～ＣＯＭＰ３）と、ゲート回路５０と、参照ノードＮｒが属する経路のインピーダンスを変換するバッファ５１と、を備えている。ゲート回路５０は、比較器ＣＯＭＰ１～ＣＯＭＰ３それぞれの出力に基づいて時期信号Ｖｓｈ１～Ｖｓｈ３を生成し、生成した各信号を電圧保持回路２に出力する。時期信号Ｖｓｈ１～Ｖｓｈ３は、複数であってもよいと前述された図１の時期信号Ｖｓｈｘのうちの個々の信号である。従って時期信号Ｖｓｈ１～Ｖｓｈ３は、電圧保持回路２による帰還電圧Ｖｆｂの保持時期を示す。ゲート回路５０は、さらに、駆動信号Ｖｄｒと検出信号Ｖｅｎから、時期信号Ｖｓｈ０を生成して電圧保持回路２に出力する。
図４には、本実施形態における電圧保持回路２の具体的な回路構成の一例と共に、図２の例の保持時期制御回路５が、より多くの符号を添えて再度示されている。図４に示されるように、保持時期制御回路５は、抵抗の直列回路５２と、比較器（比較器ＣＯＭＰ１～ＣＯＭＰ３）と、ゲート回路５０と、参照ノードＮｒが属する経路のインピーダンスを変換するバッファ５１と、を備えている。ゲート回路５０は、比較器ＣＯＭＰ１～ＣＯＭＰ３それぞれの出力に基づいて時期信号Ｖｓｈ１～Ｖｓｈ３を生成し、生成した各信号を電圧保持回路２に出力する。時期信号Ｖｓｈ１～Ｖｓｈ３は、複数であってもよいと前述された図１の時期信号Ｖｓｈｘのうちの個々の信号である。従って時期信号Ｖｓｈ１～Ｖｓｈ３は、電圧保持回路２による帰還電圧Ｖｆｂの保持時期を示す。ゲート回路５０は、さらに、駆動信号Ｖｄｒと検出信号Ｖｅｎから、時期信号Ｖｓｈ０を生成して電圧保持回路２に出力する。
【0071】
図４において抵抗の直列回路５２は、直列接続された四つの抵抗ＲＴＭ１～抵抗ＲＴＭ４によって構成されている。直列回路５２の一端はバッファ５１の出力に接続され（すなわち、バッファ５１を介して参照ノードＮｒに接続され）、他端はＧＮＤに接続されている。そのため、直列回路５２を構成する各抵抗同士の接続点において、参照ノードＮｒの電圧（対ＧＮＤ電位）の各抵抗での抵抗分圧による電圧（対ＧＮＤ電位）ＶＴＭ１～ＶＴＭ３が現れる。
【0072】
図４の保持時期制御回路５は複数の比較器ＣＯＭＰ１～ＣＯＭＰ３を備えており、各比較器はコンパレータによって構成されている。各比較器を構成するコンパレータの反転入力は、共に比較ノードＮｃに接続されている。そして、比較器ＣＯＭＰ１の非反転入力には、抵抗ＲＴＭ１と抵抗ＲＴＭ２との接続点から電圧ＶＴＭ１が入力され、比較器ＣＯＭＰ２の非反転入力には、抵抗ＲＴＭ２と抵抗ＲＴＭ３との接続点から電圧ＶＴＭ２が入力され、比較器ＣＯＭＰ１の非反転入力には、抵抗ＲＴＭ３と抵抗ＲＴＭ４との接続点から電圧ＶＴＭ３が入力される。
【0073】
そのため、比較器ＣＯＭＰ１～ＣＯＭＰ３それぞれは、参照ノードＮｒの電圧の抵抗分圧によって直列回路５２の各抵抗の端子に現れる電圧ＶＴＭ１～ＶＴＭ３と、比較ノードＮｃの電圧（対ＧＮＤ電位）とを比較する。電圧ＶＴＭ１～ＶＴＥＭ３は、比較器ＣＯＭＰ１～ＣＯＭＰ３それぞれでの比較結果が反転する境界を提供する閾値である。保持時期制御回路５において直列回路５２は、このように参照ノードＮｒの電圧を分圧して閾値電圧ＶＴＭ１～ＶＴＭ３を生じさせる。比較器ＣＯＭＰ１は、比較ノードＮｃの電圧が電圧ＶＴＭ１よりも小さい間だけ、比較器ＣＯＭＰ２は、比較ノードＮｃの電圧が電圧ＶＴＭ２よりも小さい間だけ、そして、比較器ＣＯＭＰ３は、比較ノードＮｃの電圧が電圧ＶＴＭ３よりも小さい間だけハイレベルを出力する。
【0074】
なお、図４の例では、四つの抵抗ＲＴＭ１～ＲＴＭ４が設けられ、三つの閾値電圧ＶＴＭ１～ＶＴＭ３が生成されている。しかし、本実施形態のスイッチング電源の制御装置における保持時期制御回路５が備える抵抗の直列回路５２は、任意の数の抵抗を含み得る。保持時期制御回路５には、少なくとも二つの抵抗からなる直列回路が備わっていればよい。そして、各比較器ＣＯＭＰ１～ＣＯＭＰ３の比較結果が反転する境界を提供する閾値として、参照ノードＮｒの電圧よりも低い、少なくとも一つの閾値電圧が生成されればよい。生成される閾値電圧が例え一つであっても、その閾値電圧に基づいて、後述されるように、電圧保持回路２に帰還電圧を保持させる適切な時期を検出し得ることがある。
【0075】
また、直列回路５２を構成する複数の抵抗の抵抗値は全て同じであってもよく、異なっていてもよい。例えば、２次巻線での通電期間中の帰還電圧Ｖｆｂの変動速度に応じて、個々の閾値電圧の電位差が大きく、又は小さくなるように各抵抗の抵抗値が個別に設定されてもよい。
【0076】
そして保持時期制御回路５は、比較器ＣＯＭＰ１～ＣＯＭＰ３のような比較器を、閾値電圧ＶＴＭ１～ＶＴＭ３のような閾値の数と等しい任意の数で備え得る。
【0077】
参照ノードＮｒには、前述したようにスイッチング素子Ｑのオフ期間毎に第１キャパシタＣａと第２キャパシタＣｂが交互に接続される。従って直列回路５２は、第１キャパシタＣａが参照ノードＮｒに接続されているオフ期間では、第１キャパシタＣａの充電電圧を分圧して複数の閾値電圧ＶＴＭ１～ＶＴＭ３を生じさせる。そして、直列回路５２は、第２キャパシタＣｂが参照ノードＮｒに接続されているオフ期間では、第２キャパシタＣｂの充電電圧を分圧して複数の閾値電圧ＶＴＭ１～ＶＴＭ３を生じさせる。
【0078】
一方、比較ノードＮｃには、前述したように、スイッチング素子Ｑのオフ期間毎に、第１キャパシタＣａと第２キャパシタＣｂが交互に接続される。従って、比較器ＣＯＭＰ１～ＣＯＭＰ３それぞれは、第１キャパシタＣａが比較ノードＮｃに接続されているオフ期間では、第１キャパシタＣａの充電電圧と、直列回路５２が生じさせる複数の閾値電圧それぞれとを比較する。そして、比較器ＣＯＭＰ１～ＣＯＭＰ３それぞれは、第２キャパシタＣｂが比較ノードＮｃに接続されているオフ期間では、第２キャパシタＣｂの充電電圧と、直列回路５２が生じさせる複数の閾値電圧それぞれとを比較する。
【0079】
ゲート回路５０は、図４の例において、駆動信号Ｖｄｒが入力されるＩＮＶ１２と、検出信号Ｖｅｎが入力されるＩＮＶ１１と、検出信号Ｖｅｎが一方の入力端子に入力されるＡＮＤ１１と、ＤフリップフロップＦＦ３（Ｄ－ＦＦ３）と、三つのＡＮＤ１２～ＡＮＤ１４とを備えている。ＩＮＶ１１の出力端子はＤ－ＦＦ３のポジティブエッジトリガタイプのクロック端子に接続され、ＩＮＶ１２の出力端子はＤ－ＦＦ３のロウアクティブのクリア端子に接続され、Ｄ－ＦＦ３のＤ入力にはハイレベル電位が印加されている。Ｄ－ＦＦ３の反転出力ＱＢは、ＡＮＤ１１の他方の入力端子に接続されている。ＡＮＤ１１から時期信号Ｖｓｈ０が出力される。時期信号Ｖｓｈ０は、ＡＮＤ１２～ＡＮＤ１４それぞれの一方の入力端子に入力されると共に、電圧保持回路２へと送られる。ＡＮＤ１２～１４それぞれの他方の入力端子は、それぞれ、比較器ＣＯＭＰ１～ＣＯＭＰ３の出力端子と接続されている。
【0080】
ＡＮＤ１２は比較器ＣＯＭＰ１の出力と時期信号Ｖｓｈ０との論理積である時期信号Ｖｓｈ１を生成し、ＡＮＤ１３は比較器ＣＯＭＰ２の出力と時期信号Ｖｓｈ０との論理積である時期信号Ｖｓｈ２を生成し、ＡＮＤ１４は比較器ＣＯＭＰ３の出力と時期信号Ｖｓｈ０との論理積である時期信号Ｖｓｈ３を生成する。時期信号Ｖｓｈ１～Ｖｓｈ３は電圧保持回路２へと送られる。
【0081】
時期信号Ｖｓｈ０は、図４に示されるように結線されるＩＮＶ１２、ＩＮＶ１１、ＡＮＤ１１、及びＤ－ＦＦ３によって生成される。このような論理回路で生成される時期信号Ｖｓｈ０は、スイッチング素子Ｑのオフ期間の開始でハイレベルに遷移し、そのオフ期間中に最初に検出信号Ｖｅｎがロウレベルに遷移するとロウレベルとなり、その後はそのオフ期間中ロウレベルを維持する。従って、ゲート回路５０は、スイッチング素子Ｑの非導通期間において最初に検出回路３によって２次巻線の通電が判別されている期間以外の期間に時期信号Ｖｓｈ１～Ｖｓｈ３を出力しない。そのため、電圧保持回路２による不適切な時点での帰還電圧Ｖｆｂの保持が防がれることがある。
【0082】
なお、ＩＮＶ１１、ＩＮＶ１２、Ｄ－ＦＦ３、及びＡＮＤ１１が省略されて、図２に示される計時回路４内のＩＮＶ３から出力される信号が、時期信号Ｖｓｈ０として用いられてもよい。部品点数を削減できると考えられる。
【0083】
＜電圧保持回路の構成＞
図４の例において電圧保持回路２は、複数の電圧保持キャパシタＣｓ１～Ｃｓ３と、複数の入力側スイッチＳＷＳ１～ＳＷＳ３と、複数の出力側スイッチＳＷＨ１～ＳＷＨ３と、充電制御回路２０と、を含んでいる。充電制御回路２０は、保持時期制御回路５から送られる時期信号Ｖｓｈ０～Ｖｓｈ３に基づいて、複数の入力側スイッチＳＷＳ１～ＳＷＳ３及び複数の出力側スイッチＳＷＨ１～ＳＷＨ３を制御する。
図４の例において電圧保持回路２は、複数の電圧保持キャパシタＣｓ１～Ｃｓ３と、複数の入力側スイッチＳＷＳ１～ＳＷＳ３と、複数の出力側スイッチＳＷＨ１～ＳＷＨ３と、充電制御回路２０と、を含んでいる。充電制御回路２０は、保持時期制御回路５から送られる時期信号Ｖｓｈ０～Ｖｓｈ３に基づいて、複数の入力側スイッチＳＷＳ１～ＳＷＳ３及び複数の出力側スイッチＳＷＨ１～ＳＷＨ３を制御する。
【0084】
複数の入力側スイッチＳＷＳ１～ＳＷＳ３は、それぞれ、複数の電圧保持キャパシタＣｓ１～Ｃｓ３それぞれの一端と、帰還電圧Ｖｆｂが入力される制御装置１（図１参照）の入力端子ＦＢとの間にそれぞれ配置されている。従って、複数の入力側スイッチＳＷＳ１～ＳＷＳ３それぞれにおける電圧保持キャパシタＣｓ１～Ｃｓ３側と反対側の一端には、帰還電圧Ｖｆｂが入力される。一方、複数の出力側スイッチＳＷＨ１～ＳＷＨ３は、複数の電圧保持キャパシタＣｓ１～Ｃｓ３それぞれにおける入力側スイッチＳＷＳ１～ＳＷＳ３が接続されている一端と、導通時間制御回路６（図１参照）との間に配置されている。
【0085】
複数の電圧保持キャパシタＣｓ１～Ｃｓ３それぞれの他端はＧＮＤ接続されている。
図４の例の電圧保持回路２は、さらに、導通時間制御回路６との接続経路のインピーダンスを変換するバッファＢＵＦ１４と、バッファＢＵＦ１４の出力電圧を保持する出力保持キャパシタＣｈと、をさらに含んでいる。複数の出力側スイッチＳＷＨ１～ＳＷＨ３それぞれにおける電圧保持キャパシタＣｓ１～Ｃｓ３側と反対側の一端は、バッファＢＵＦ１４を介して導通時間制御回路６と接続される。
図４の例の電圧保持回路２は、さらに、導通時間制御回路６との接続経路のインピーダンスを変換するバッファＢＵＦ１４と、バッファＢＵＦ１４の出力電圧を保持する出力保持キャパシタＣｈと、をさらに含んでいる。複数の出力側スイッチＳＷＨ１～ＳＷＨ３それぞれにおける電圧保持キャパシタＣｓ１～Ｃｓ３側と反対側の一端は、バッファＢＵＦ１４を介して導通時間制御回路６と接続される。
【0086】
充電制御回路２０は、時期信号Ｖｓｈ１が入力されるＩＮＶ１３と、時期信号Ｖｓｈ２が入力されるＩＮＶ１４と、時期信号Ｖｓｈ３が入力されるＩＮＶ１５と、時期信号Ｖｓｈ０が一方の入力端子に入力されるＡＮＤ１７と、ＩＮＶ１６と、ＡＮＤ１５、１６と、三つのバッファＢＵＦ１１～ＢＵＦ１３と、を含んでいる。ＩＮＶ１３の出力はＩＮＶ１６とＡＮＤ１５の一方の入力端子に接続され、ＩＮＶ１６から、入力側スイッチＳＷＳ１を制御する制御信号ＳＳＷＳ１が出力される。ＡＮＤ１５の他方の入力端子には時期信号Ｖｓｈ２が入力され、ＡＮＤ１５から、入力側スイッチＳＷＳ２を制御する制御信号ＳＳＷＳ２が出力される。ＡＮＤ１５の出力はバッファＢＵＦ１１にも入力され、バッファＢＵＦ１１から、出力側スイッチＳＷＨ１を制御する制御信号ＳＳＷＨ１が出力される。
【0087】
ＩＮＶ１４の出力は、ＡＮＤ１６の一方の入力端子に接続され、ＡＮＤ１６の他方の入力端子には時期信号Ｖｓｈ３が入力される。ＡＮＤ１６から、入力側スイッチＳＷＳ３を制御する制御信号ＳＳＷＳ３が出力される。ＡＮＤ１６の出力はバッファＢＵＦ１２にも入力され、バッファＢＵＦ１２から、出力側スイッチＳＷＨ２を制御する制御信号ＳＳＷＨ２が出力される。ＩＮＶ１５の出力はＡＮＤ１７の他方の入力端子に接続され、ＡＮＤ１７の出力はバッファＢＵＦ１３に入力される。バッファ１３から、出力側スイッチＳＷＨ３を制御する制御信号ＳＳＷＨ３が出力される。
【0088】
図４の例のような回路構成を有する充電制御回路２０は、帰還電圧Ｖｆｂを保持すべき保持時期が保持時期制御回路５で検出される毎に、複数の電圧保持キャパシタＣｓ１～Ｃｓ３のうちの帰還電圧Ｖｆｂで充電されるキャパシタ、及び導通時間制御回路６に接続されるキャパシタを順次切り替えるように構成されている。
【0089】
なお、図４の例の電圧保持回路２は、それぞれ３つの電圧保持キャパシタ、入力側スイッチ、及び出力側スイッチを備えている。しかし、電圧保持回路２は、電圧保持キャパシタ、入力側スイッチ、及び出力側スイッチそれぞれを、閾値電圧ＶＴＭ１～ＶＴＭ３のような閾値の数と等しい任意の数で備え得る。
【0090】
＜保持時期制御回路及び電圧保持回路の作用＞
図５を参照して、保持時期制御回路５及び電圧保持回路２の作用の一例を説明する。図５には、図３のタイミング図のように計時回路４が動作している図１の制御装置１における各回路内の信号のタイミング図が示されている。具体的には、図５は、図４のような回路構成をそれぞれ有する、保持時期制御回路５の各時期信号Ｖｓｈ０～Ｖｓｈ３、並びに電圧保持回路２の各制御信号ＳＳＷＳ１～ＳＳＷＳ３及びＳＳＷＨ１～ＳＳＷＨ３のタイミング図を示している。さらに図５には、図３に示されている駆動信号Ｖｄｒ、帰還電圧Ｖｆｂ、検出信号Ｖｅｎ、比較ノードの電圧Ｖｎｃ、及び参照ノードの電圧Ｖｎｒも再掲されている。なお、図５は、保持時期制御回路５において閾値電圧ＶＴＭ１～ＶＴＭ３の生成に用いられる抵抗ＲＴＭ１～ＲＴＭ３の抵抗値が全て同一である場合の例である。従って、図５の電圧Ｖｎｃに重ねて示されているように、保持時期制御回路５において、参照ノードＶｎｒの電圧ＶＨ１Ａ、ＶＨ２Ｂ、又はＶＨ３Ａを４等分した電位差を互いの間に有する三つの閾値電位ＶＴＭ１～ＶＴＭ３が生成されている。
図５を参照して、保持時期制御回路５及び電圧保持回路２の作用の一例を説明する。図５には、図３のタイミング図のように計時回路４が動作している図１の制御装置１における各回路内の信号のタイミング図が示されている。具体的には、図５は、図４のような回路構成をそれぞれ有する、保持時期制御回路５の各時期信号Ｖｓｈ０～Ｖｓｈ３、並びに電圧保持回路２の各制御信号ＳＳＷＳ１～ＳＳＷＳ３及びＳＳＷＨ１～ＳＳＷＨ３のタイミング図を示している。さらに図５には、図３に示されている駆動信号Ｖｄｒ、帰還電圧Ｖｆｂ、検出信号Ｖｅｎ、比較ノードの電圧Ｖｎｃ、及び参照ノードの電圧Ｖｎｒも再掲されている。なお、図５は、保持時期制御回路５において閾値電圧ＶＴＭ１～ＶＴＭ３の生成に用いられる抵抗ＲＴＭ１～ＲＴＭ３の抵抗値が全て同一である場合の例である。従って、図５の電圧Ｖｎｃに重ねて示されているように、保持時期制御回路５において、参照ノードＶｎｒの電圧ＶＨ１Ａ、ＶＨ２Ｂ、又はＶＨ３Ａを４等分した電位差を互いの間に有する三つの閾値電位ＶＴＭ１～ＶＴＭ３が生成されている。
【0091】
図５においてオフ期間Ｐｆ１（第１の非導通期間）の開始直後（時点Ｔ１）は、比較ノードＮｃの電圧Ｖｎｃが略０Ｖであるため、電圧Ｖｎｃは、閾値電圧ＶＴＭ１～ＶＴＭ３のいずれよりも小さい。そのため時期信号Ｖｓｈ１～Ｖｓｈ３は全てハイレベルであり、時期信号Ｖｓｈ０もハイレベルのため、電圧保持回路２では、各制御信号のうち制御信号ＳＳＷＳ１だけがハイレベルである。すなわち、入力側スイッチＳＷＳ１だけが閉状態のため、電圧保持キャパシタＣｓ１が、帰還電圧Ｖｆｂが入力される入力端子ＦＢ（図１参照）と接続され、帰還電圧Ｖｆｂで充電又は放電される。なお、図５の例では時点Ｔ１において参照ノードの電圧Ｖｎｒは、オフ期間Ｐｆ０の終了時の第１キャパシタＣａ（図２参照）の電圧ＶＨ１Ａである。保持時期制御回路５において、それぞれ電圧ＶＨ１Ａの２５％、５０％、及び７５％の大きさの閾値電圧ＶＴＭ１～ＶＴＭ３が生成されている。
【0092】
その後、第２キャパシタＣｂ（図２参照）が充電されて、第２キャパシタＣｂに接続されている比較ノードの電圧Ｖｎｃが閾値電圧ＶＴＭ１に達すると、各時期信号のうち時期信号Ｖｓｈ１だけがロウレベルに転じ、電圧保持回路２では、制御信号ＳＳＷＳ１がロウレベルとなり、代わって制御信号ＳＳＷＳ２及びＳＳＷＨ１がハイレベルに遷移する。従って、帰還電圧Ｖｆｂでの電圧保持キャパシタＣｓ１の充放電が終了し、電圧保持キャパシタＣｓ１の電圧が、バッファＢＵＦ１４から出力されて出力保持キャパシタＣｈで保持される。一方、帰還電圧Ｖｆｂで電圧保持キャパシタＣｓ２が充電又は放電される。
【0093】
さらに第２キャパシタＣｂが充電されて、電圧Ｖｎｃが閾値電圧ＶＴＭ２に達すると、時期信号Ｖｓｈ２がロウレベルに転じ、電圧保持回路２において制御信号ＳＳＷＨ１、ＳＳＷＳ２、ＳＳＷＳ３、及びＳＳＷＨ２が反転する。従って、電圧保持キャパシタＣｓ２の充放電が終了し、電圧保持キャパシタＣｓ２の電圧が出力保持キャパシタＣｈで保持されると共に、帰還電圧Ｖｆｂで電圧保持キャパシタＣｓ３が充放電される。そして、さらに第２キャパシタＣｂが充電されて、電圧Ｖｎｃが閾値電圧ＶＴＭ３に達すると、時期信号Ｖｓｈ３もロウレベルに転じ、電圧保持回路２において制御信号ＳＳＷＨ２、ＳＳＷＳ３、及びＳＳＷＨ３が反転する。従って、電圧保持キャパシタＣｓ３の充放電が終了し、電圧保持キャパシタＣｓ３の電圧が、閉状態の出力側スイッチＳＷＨ３を介してバッファＢＵＦ１４から出力されて出力保持キャパシタＣｈで保持され、次に制御信号ＳＳＷＨ１が反転するまで持続する。
【0094】
その後、図５のように、時点Ｔ２を過ぎて、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ０を跨いで振動しても、駆動信号Ｖｄｒが一旦立ち上がって再度ロウレベルに転じるまで時期信号Ｖｓｈ０がハイレベルにならないので、その間に電圧保持回路２内の状態は変化しない。従って、電圧Ｖｎｃが閾値電圧ＶＴＭ３を超えた時点Ｔ１１での大きさの帰還電圧Ｖｆｂが、次のオフ期間Ｐｆ２の始期まで電圧保持回路２内で保持されて、保持電圧Ｖｆｂｈとして導通時間制御回路６に入力され続ける。
【0095】
図５は、次のオフ期間Ｐｆ２（第２の非導通期間）において、トランスの２次巻線の通電時間がオフ期間Ｐｆ１における通電時間よりも短い例を示している。オフ期間Ｐｆ２の開始時点である時点Ｔ４では、参照ノードの電圧Ｖｎｒは、オフ期間Ｐｆ１の終了時に第２キャパシタＣｂが保持していた電圧ＶＨ２Ｂのままである。一方、第１キャパシタＣａは、オフ期間Ｐｆ２の直前のオン期間で放電されているため、時点Ｔ４において比較ノードの電圧Ｖｎｃは略０Ｖである。
【0096】
オフ期間Ｐｆ２においても、その開始直後は、オフ期間Ｐｆ１と同様に、制御信号Ｖｓｈ０～Ｖｓｈ３は全てハイレベルのため、電圧保持キャパシタＣｓ１が帰還電圧Ｖｆｂで充電又は放電される。その後、第１キャパシタＣａが充電されて、比較ノードの電圧Ｖｎｃが閾値電圧ＶＴＭ１に達すると、時期信号Ｖｓｈ１がロウレベルに転じ、さらに閾値電圧ＶＴＭ２に達すると、時期信号Ｖｓｈ２がロウレベルに転じる。電圧保持回路２において制御信号ＳＳＷＨ１及びＳＳＷＳ２がロウレベルとなり、制御信号ＳＳＷＳ３及びＳＳＷＨ２がハイレベルとなる。従って、電圧保持キャパシタＣｓ２の電圧が、閉状態の出力側スイッチＳＷＨ２を介してバッファＢＵＦ１４から出力されて出力保持キャパシタＣｈで保持され、オフ期間Ｐｆ１と同様に、次に制御信号ＳＳＷＨ１が反転するまで持続する。
【0097】
このように、図５のオフ期間Ｐｆ２では、保持時期制御回路５は、オフ期間Ｐｆ１での第２キャパシタＣｂの充電電圧、すなわち参照ノードの電圧Ｖｎｒを分圧して１以上の閾値電圧ＶＴＭ１～ＶＴＭ３を生じさせている。そして、保持時期制御回路５は、オフ期間Ｐｆ２において第１キャパシタＣａの充電電圧、すなわち比較ノードの電圧Ｖｎｃが１以上の閾値電圧ＶＴＭ１～ＶＴＭ２それぞれに達するときに、電圧保持回路２に帰還電圧Ｖｆｂを保持させる時期を示す時期信号Ｖｓｈ１、Ｖｓｈ２を生成する。
【0098】
その後、オフ期間Ｐｆ２における２次巻線での通電時間が短い図５の例では、比較ノードの電圧Ｖｎｃが閾値電圧ＶＴＭ３に達する前に２次巻線での通電が終了する。そのため、時期信号Ｖｓｈ３が、計時回路４による２次巻線での通電時間の計測結果によってロウレベルになることはない。しかし、比較ノードの電圧Ｖｎｃが閾値電圧ＶＴＭ２を超えた時点Ｔ２１での帰還電圧Ｖｆｂ、すなわち２次巻線の通電期間中の帰還電圧Ｖｆｂの電圧値が、次のオフ期間Ｐｆ３の始期まで電圧保持回路２内で保持されて、保持電圧Ｖｆｂｈとして導通時間制御回路６に入力され続ける。すなわち、２次巻線での通電時間が短い場合でも、例えば時点Ｔ５のような、振動している期間中の帰還電圧Ｖｆｂの不適切な電圧値が導通時間制御回路６に入力されることはない。従って、スイッチング電源の出力電圧を安定して制御することができる。
【0099】
なお、時期信号Ｖｓｈ３は、時点Ｔ５での検出信号Ｖｅｎのロウレベルへの遷移に伴ってロウレベルに転じる。しかし、時期信号Ｖｓｈ０がロウレベルになるため、電圧保持キャパシタＣｓ１～Ｃｓ３のいずれも、バッファＢＵＦ１４、乃至、導通時間制御回路６と接続されない。従って、時点Ｔ２１から保持されている保持電圧Ｖｆｂｈは影響を受けない。
【0100】
図５は、次のオフ期間Ｐｆ３において、トランスの２次巻線の通電時間がオフ期間Ｐｆ２における通電時間と同じ例を示している。オフ期間Ｐｆ３では、オフ期間Ｐｆ１と同様に、比較ノードの電圧Ｖｎｃが閾値電圧ＶＴＭ３を超えた時点Ｔ３１での帰還電圧Ｖｆｂの電圧値が、電圧保持回路２内で保持されて次のオフ期間（図示せず）の始期まで導通時間制御回路６に入力される。なお、オフ期間Ｐｆ３における閾値ＶＴＭ１～ＶＴＭ３は、それぞれ、オフ期間Ｐｆ２の終了時に第１キャパシタＣａが保持していた電圧ＶＨ３Ａの２５％、５０％、及び７５％の大きさの電圧である。
【0101】
図２～図５を参照して説明したように、本実施形態のスイッチング電源の制御装置１において保持時期制御回路５は、トランスＴの２次巻線Ｔｓ（図１参照）の通電時間に関する１以上の閾値（例えば閾値電圧ＶＴＭ１～ＶＴＭ３）を設定してもよい。そして保持時期制御回路５は、閾値電圧ＶＴＭ１～ＶＴＭ３のいずれかのような１以上の閾値と、２次巻線Ｔｓでの通電時間に応じて計時回路４が生じさせる電気量から、電圧保持回路２による帰還電圧Ｖｆｂの保持時期を検出してもよい。計時回路４は、この電気量として、スイッチング素子Ｑ（図１参照）の非導通期間における２次巻線Ｔｓの通電開始からの経過時間に応じて電圧を生じさせてもよい。例えば２次巻線Ｔｓでの通電開始と共に開始される充電によって電圧を生じさせることで、２次巻線Ｔｓでの通電時間を簡便に計測することができる。しかし、前述したように、計時回路４が生じさせる電気量は、電圧以外に電流などであってもよく、従って、保持時期制御回路５が設定する閾値に用いられる電気量も、閾値電圧ＶＴＭ１～ＶＴＭ３のような電圧に限られず、電流などであってもよい。
【0102】
保持時期制御回路５は、好ましくは、前述されたように、１以上の閾値として、閾値電圧ＶＴＭ１～ＶＴＭ３のような複数の閾値を設定するように構成される。より適切な保持時期に帰還電圧Ｖｆｂを電圧保持回路２に保持させ得ることがある。
【0103】
保持時期制御回路５は、１以上の閾値として、それぞれが、図３及び図５に示されるオフ期間Ｐｆ１のようなスイッチング素子Ｑの第１の非導通期間において計時回路４が生じさせる電圧ＶＨ２Ｂよりも小さい、閾値電圧ＶＴＭ１～ＶＴＭ３のような１以上の閾値電圧を設定してもよい。そして、保持時期制御回路５は、オフ期間Ｐｆ１の後のオフ期間Ｐｆ２のような、第１の非導通期間後の第２の非導通期間において２次巻線Ｔｓの通電開始から計時回路２が生じさせる電圧が、１以上の閾値電圧それぞれに達する時点を、電圧保持回路２による帰還電圧Ｖｆｂの保持時期として検出してもよい。
【0104】
このように保持時期を検出することで、第２の非導通期間における２次巻線Ｔｓでの通電時間が第１の非導通期間における２次巻線Ｔｓでの通電時間よりも短い場合でも、適切な電圧値の帰還電圧を保持し得ることがある。なお、第１の非導通期間は、第２の非導通期間よりも前の非導通期間であればよいが、好ましくは、第２の非導通期間の直前の非導通期間である。連続する非導通期間の間では、２次巻線Ｔｓでの通電時間にさほど大きな違いはないと考えられるため、適切な閾値が設定されると考えられる。
【0105】
上記のような構成及び作用を有する保持時期制御回路５、電圧保持回路２、検出回路３、計時回路４、及び導通時間制御回路６を備える実施形態のスイッチング電源の制御装置によれば、上述したように、トランスの２次側に誘起されるフライバック電圧が低下を始めるまでの時間が短くなっても、帰還電圧の適切な保持によりスイッチング電源の出力電圧を安定して制御することができると考えられる。また、このような実施形態の制御装置を備える実施形態のスイッチング電源装置においても同様に、出力電圧を安定して制御することができると考えられる。
【0106】
＜他の動作モード＞
図３及び図５は、前述したように、図１のスイッチング電源の制御装置１が電流不連続モードで動作する場合の例である。本実施形態のスイッチング電源の制御装置１は、電流不連続モード以外のモードで動作してもよい。図６には、図１のスイッチング電源の制御装置１が電流臨界モードで動作する場合の各内部回路の動作の一例を示すタイミング図が示されている。図６は、図３及び図５と同様の態様で、駆動信号Ｖｄｒ、１次巻線のフライバック電圧Ｖｂａ、帰還電圧Ｖｆｂ、第１及び第２のキャパシタの電圧Ｖｃａ、Ｖｃｂ、検出信号Ｖｅｎ、制御信号ＳＳＷ２Ａなどの計時回路４の各制御信号、及び時期信号Ｖｓｈ１～Ｖｓｈ３が示されている。
図３及び図５は、前述したように、図１のスイッチング電源の制御装置１が電流不連続モードで動作する場合の例である。本実施形態のスイッチング電源の制御装置１は、電流不連続モード以外のモードで動作してもよい。図６には、図１のスイッチング電源の制御装置１が電流臨界モードで動作する場合の各内部回路の動作の一例を示すタイミング図が示されている。図６は、図３及び図５と同様の態様で、駆動信号Ｖｄｒ、１次巻線のフライバック電圧Ｖｂａ、帰還電圧Ｖｆｂ、第１及び第２のキャパシタの電圧Ｖｃａ、Ｖｃｂ、検出信号Ｖｅｎ、制御信号ＳＳＷ２Ａなどの計時回路４の各制御信号、及び時期信号Ｖｓｈ１～Ｖｓｈ３が示されている。
【0107】
電流臨界モードでは、図６に示されるように、オフ期間Ｐｆ１～Ｐｆ３のようなスイッチング素子のオフ期間においてトランスの２次巻線での通電が終了すると、すなわち、フライバック電圧Ｖｂａが反転すると、オン期間が開始する。そのため、検出信号Ｖｅｎのレベルは駆動信号Ｖｄｒと略同期して変化する。このような電流臨界モードにおいても、本実施形態のスイッチング電源の制御装置は、先に説明した電流不連続モードと同様に動作する。
【0108】
すなわち、図６のオフ期間Ｐｆ１では、計時回路４（図２参照）において充電される第２キャパシタの電圧Ｖｃｂが閾値電圧ＶＴＭ３に達する時点Ｔ１１での帰還電圧Ｖｆｂの電圧値が電圧保持回路２（図４参照）内で保持される。保持された電圧値は、次のオフ期間Ｐｆ２の始期まで導通時間制御回路６（図１参照）に入力される。一方、オフ期間Ｐｆ２では、充電される第１キャパシタの電圧Ｖｃａが閾値電圧ＶＴＭ３よりも低い閾値電圧ＶＴＭ２に達する時点Ｔ２１での帰還電圧Ｖｆｂの電圧値が、保持される。
【0109】
すなわち、オフ期間Ｐｆ２では、２次巻線での通電時間が短いため第１キャパシタの電圧Ｖｃａが閾値電圧ＶＴＭ３に達することは無いが、２次巻線の通電期間の終了後ではなく、その通電中の適切な帰還電圧Ｖｆｂの電圧値が保持される。このように本実施形態のスイッチング電源の制御装置は、電流臨界モードのような、電流不連続モード以外の動作モードにおいても、適切に帰還電圧を保持することができる。
【0110】
＜オン／オフ制御回路＞
図７には、図１に例示される本実施形態のスイッチング電源の制御装置１の導通時間制御回路６が備えるオン／オフ制御回路６１の具体的な回路構成の一例が示されている。図７の例においてオン／オフ制御回路６１は、アンプ６１１、コンパレータ６１２、重畳回路６１３、発振器６１４、及びＳＲフリップフロップ（ＳＲ－ＦＦ）６１５を含んでいる。発振器６１４からは、制御装置１のスイッチング周期と同じ周期でスイッチング素子Ｑ（図１参照）のオン時間よりも十分短いパルス幅を有する矩形波Ｗｃが出力され、ＳＲ－ＦＦ６１５のＳ入力に入力される。発振器６１４からは、さらに、矩形波Ｗｃの立ち上がりに同期して立ち下がると共に上昇を開始するランプ波Ｗｒが出力され、重畳回路６１３に入力される。アンプ６１１には、トランスの１次巻線に流れる電流に応じた信号Ｖｓｎｓ（図１参照）が入力され、アンプ６１１の出力は重畳回路６１３に入力される。重畳回路６１３において、増幅後の信号Ｖｓｎｓにランプ波Ｗｒが重畳され、その重畳信号Ｖｓがコンパレータ６１２の非反転入力に入力される。コンパレータ６１２の反転入力には、導通時間制御回路６内のエラーアンプ６４（図１参照）の出力電圧Ｖｅｒが入力され、コンパレータ６１２の出力はＳＲ－ＦＦ６１５のＲ入力に入力される。ＳＲ－ＦＦ６１５は、Ｓ入力にハイレベルが入力されると立ち上がり、Ｒ入力にハイレベルが入力されると立ち下がる駆動信号Ｖｄｒを出力する。なおエラーアンプ６４は、帰還電圧Ｖｆｂの保持電圧Ｖｆｂｈが基準電圧Ｖｒｅｆ（図１参照）よりも大きければ大きいほど低い出力電圧Ｖｅｒを出力し、保持電圧Ｖｆｂｈが基準電圧Ｖｒｅｆよりも小さければ小さいほど高い出力電圧Ｖｅｒを出力する。
図７には、図１に例示される本実施形態のスイッチング電源の制御装置１の導通時間制御回路６が備えるオン／オフ制御回路６１の具体的な回路構成の一例が示されている。図７の例においてオン／オフ制御回路６１は、アンプ６１１、コンパレータ６１２、重畳回路６１３、発振器６１４、及びＳＲフリップフロップ（ＳＲ－ＦＦ）６１５を含んでいる。発振器６１４からは、制御装置１のスイッチング周期と同じ周期でスイッチング素子Ｑ（図１参照）のオン時間よりも十分短いパルス幅を有する矩形波Ｗｃが出力され、ＳＲ－ＦＦ６１５のＳ入力に入力される。発振器６１４からは、さらに、矩形波Ｗｃの立ち上がりに同期して立ち下がると共に上昇を開始するランプ波Ｗｒが出力され、重畳回路６１３に入力される。アンプ６１１には、トランスの１次巻線に流れる電流に応じた信号Ｖｓｎｓ（図１参照）が入力され、アンプ６１１の出力は重畳回路６１３に入力される。重畳回路６１３において、増幅後の信号Ｖｓｎｓにランプ波Ｗｒが重畳され、その重畳信号Ｖｓがコンパレータ６１２の非反転入力に入力される。コンパレータ６１２の反転入力には、導通時間制御回路６内のエラーアンプ６４（図１参照）の出力電圧Ｖｅｒが入力され、コンパレータ６１２の出力はＳＲ－ＦＦ６１５のＲ入力に入力される。ＳＲ－ＦＦ６１５は、Ｓ入力にハイレベルが入力されると立ち上がり、Ｒ入力にハイレベルが入力されると立ち下がる駆動信号Ｖｄｒを出力する。なおエラーアンプ６４は、帰還電圧Ｖｆｂの保持電圧Ｖｆｂｈが基準電圧Ｖｒｅｆ（図１参照）よりも大きければ大きいほど低い出力電圧Ｖｅｒを出力し、保持電圧Ｖｆｂｈが基準電圧Ｖｒｅｆよりも小さければ小さいほど高い出力電圧Ｖｅｒを出力する。
【0111】
図７の構成のオン／オフ制御回路６１では、発振器６１４の矩形波Ｗｃの立ち上がりで、駆動信号Ｖｄｒがハイレベルとなって、スイッチング素子Ｑがオン状態となる（立ち上がった矩形波Ｗｃは、スイッチング素子Ｑがオン状態の間に立ち下がる）。スイッチング素子Ｑがオン状態になるとトランスの１次巻線に電流が流れ、信号Ｖｓｎｓが上昇する。信号Ｖｓｎｓの上昇に伴って重畳信号Ｖｓが上昇し、重畳信号Ｖｓがエラーアンプ６４の出力電圧Ｖｅｒを超えると、コンパレータ６１２の出力が反転してハイレベル電圧がＳＲ－ＦＦ６１５のＲ入力に入力される。Ｒ入力へのハイレベル電圧の入力によってＳＲ－ＦＦ６１５の出力がロウレベルに転じ、すなわち、駆動信号Ｖｄｒがロウレベルとなって、スイッチング素子Ｑがオフ状態に遷移する。
【0112】
２次側Ｔβの出力電圧Ｖｏｕｔ（図１参照）が高く、帰還電圧Ｖｆｂの保持電圧Ｖｆｂｈが基準電圧Ｖｒｅｆよりも大きければ大きい程、上述の通りエラーアンプ６４の出力電圧Ｖｅｒが低くなるので、コンパレータ６１２の出力をハイレベルに転じさせる重畳信号Ｖｓのレベルは低くなる。すなわち、スイッチング素子Ｑがオフ状態となる時期が早まって、オン時間が短くなる。一方、出力電圧Ｖｏｕｔが低く、保持電圧Ｖｆｂｈが基準電圧Ｖｒｅｆよりも小さければ小さい程、エラーアンプ６４の出力電圧Ｖｅｒが高くなるので、コンパレータ６１２の出力をハイレベルに転じさせる重畳信号Ｖｓのレベルは高くなる。すなわち、スイッチング素子Ｑがオフ状態となる時期が遅くなって、オン時間が長くなる。
【0113】
すなわち、スイッチング素子Ｑのオン時間の開始時期は、発振器６１４の矩形波Ｗｃの立ち上がりと同期して一定である一方、オン時間の終了時期は、帰還電圧Ｖｆｂ（具体的にはその保持電圧Ｖｆｂｈ）の大きさに応じて前後するのでオン時間を調整することができる。そしてこのオン時間の調整によってスイッチング素子Ｑのデューティ比を変化させることで、出力電圧Ｖｏｕｔを制御することができる。
【0114】
なお、２次側Ｔβの電流が小さく、よって出力電圧Ｖｏｕｔが高く、そのためデューティ比が小さくなると、制御装置１の制御は電流不連続モードの制御となる。そして、２次側Ｔβの電流が増えて出力電圧Ｖｏｕｔが低くなり、よってデューティ比が徐々に大きくなると、制御装置１の制御は電流臨界モードに達し、さらにデューティ比が大きくなると、制御モードは電流連続モードに変化する。このようにデューティ比が増大して５０％より大きくなったときにサブハーモニック発振（低調波発振）が発生しないように、増幅後の信号Ｖｓｎｓにランプ波Ｗｒが重畳されている。すなわち、ランプ波Ｗｒを重畳してスロープ補償を行うことによって、サブハーモニック発振を防止することができる。
【符号の説明】
【0115】
１００ スイッチング電源装置
１ スイッチング電源の制御装置
２ 電圧保持回路
２０ 充電制御回路
３ 検出回路
３１ 比較器
４ 計時回路
４０ スイッチ制御回路
５ 保持時期制御回路
５０ ゲート回路
５２ 抵抗器の直列回路
６ 導通時間制御回路
Ｃａ 第１キャパシタ
Ｃｂ 第２キャパシタ
Ｉｃ 定電流源
Ｎｃ 比較ノード
Ｎｒ 参照ノード
Ｑ スイッチング素子
Ｒ１、Ｒ２ 帰還抵抗
Ｓａ、Ｓｂ 平滑回路
Ｔ トランス
Ｔｐ １次巻線
Ｔｓ ２次巻線
Ｔａ 補助巻線
Ｔα １次側
Ｔβ ２次側
Ｖｂａ フライバック電圧
Ｖｅｎ 検出信号
Ｖｆｂ 帰還電圧
Ｖｆｂｈ 保持電圧
Ｖｏｕｔ 出力電圧
１ スイッチング電源の制御装置
２ 電圧保持回路
２０ 充電制御回路
３ 検出回路
３１ 比較器
４ 計時回路
４０ スイッチ制御回路
５ 保持時期制御回路
５０ ゲート回路
５２ 抵抗器の直列回路
６ 導通時間制御回路
Ｃａ 第１キャパシタ
Ｃｂ 第２キャパシタ
Ｉｃ 定電流源
Ｎｃ 比較ノード
Ｎｒ 参照ノード
Ｑ スイッチング素子
Ｒ１、Ｒ２ 帰還抵抗
Ｓａ、Ｓｂ 平滑回路
Ｔ トランス
Ｔｐ １次巻線
Ｔｓ ２次巻線
Ｔａ 補助巻線
Ｔα １次側
Ｔβ ２次側
Ｖｂａ フライバック電圧
Ｖｅｎ 検出信号
Ｖｆｂ 帰還電圧
Ｖｆｂｈ 保持電圧
Ｖｏｕｔ 出力電圧
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】