(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024162803
(43)【公開日】2024-11-21
(54)【発明の名称】半導体ウェーハの製造方法および半導体デバイスの製造方法
(51)【国際特許分類】
H01L 21/26 20060101AFI20241114BHJP
H01L 21/322 20060101ALI20241114BHJP
C30B 29/06 20060101ALI20241114BHJP
【FI】
H01L21/26 T
H01L21/26 Q
H01L21/322 Y
C30B29/06 B
【審査請求】未請求
【請求項の数】9
【出願形態】OL
(21)【出願番号】P 2023078710
(22)【出願日】2023-05-11
(71)【出願人】
【識別番号】312007423
【氏名又は名称】グローバルウェーハズ・ジャパン株式会社
(74)【代理人】
【識別番号】100101878
【弁理士】
【氏名又は名称】木下 茂
(74)【代理人】
【識別番号】100187506
【弁理士】
【氏名又は名称】澤田 優子
(72)【発明者】
【氏名】早川 兼
(72)【発明者】
【氏名】須藤 治生
【テーマコード(参考)】
4G077
【Fターム(参考)】
4G077AA02
4G077BA04
4G077FE03
4G077FE13
4G077HA12
(57)【要約】
【課題】RTA処理の実施によるスリップを抑制する半導体ウェーハの製造方法を提供する。
【解決手段】
本発明にかかる半導体ウェーハの製造方法は、半導体ウェーハ1に対してRTA処理を行う工程を有し、たとえば、RTA処理における加熱工程から冷却工程までの工程全体にかけて、ウェーハ全面の温度偏差を解消するための第1の補正を行い、さらに、冷却工程において、ウェーハ周縁を含む外周領域であるウェーハ外周部1dの一部または全部に対して、+0.1℃以上+5.0℃以下の第2の補正を行う。
【選択図】
図1
【特許請求の範囲】
【請求項1】
RTA処理を行う工程を有する半導体ウェーハの製造方法であって、
RTA処理における加熱工程から冷却工程までの工程全体にかけて、ウェーハ全面の温度偏差を解消するための温度の補正値である第1オフセットによる第1の補正を行い、
さらに、冷却工程において、ウェーハ周縁を含む外周領域であるウェーハ外周部に対する温度の補正値が、ウェーハ外周部以外のウェーハ領域に対する温度の補正値と比較して、相対的に+0.1℃以上+5.0℃以下となるように設定された温度の補正値である第2オフセットによる第2の補正を行う、
ことを特徴とする半導体ウェーハの製造方法。
【請求項2】
前記第2の補正では、前記ウェーハ外周部の一部または全部に対して+0.1℃以上+5.0℃以下の補正を行う、
ことを特徴とする請求項1に記載の半導体ウェーハの製造方法。
【請求項3】
酸化雰囲気下において1250℃以上の最高到達温度で1s以上60s以下の時間保持し、1000℃以下まで75℃/s以上120℃/s以下の冷却速度で冷却する条件で、RTA処理を実施する、
ことを特徴とする請求項1または2に記載の半導体ウェーハの製造方法。
【請求項4】
前記第2の補正は、冷却工程のうち、少なくとも冷却開始時刻から5秒経過までの期間において実施される、
ことを特徴とする請求項1または2に記載の半導体ウェーハの製造方法。
【請求項5】
内側に向かって下方に傾斜する支持面を有するウェーハ支持部材に半導体ウェーハを載置した状態でRTA処理を行うこととし、
前記半導体ウェーハと前記ウェーハ支持部材との接触位置周辺における半導体ウェーハの表面粗さを5.0nm≦Ra≦30.0nmとする、
ことを特徴とする請求項1または2に記載の半導体ウェーハの製造方法。
【請求項6】
RTA処理を行う半導体ウェーハの直径を300mm以上とする、
ことを特徴とする請求項1または2に記載の半導体ウェーハの製造方法。
【請求項7】
前記ウェーハ外周部を、半導体ウェーハの周縁から中心に向かって10mm以下の領域とする、
ことを特徴とする請求項1または2に記載の半導体ウェーハの製造方法。
【請求項8】
半導体ウェーハにRTA処理を行う工程を有する半導体デバイスの製造方法であって、
RTA処理における加熱工程から冷却工程までの工程全体にかけて、ウェーハ全面の温度偏差を解消するための温度の補正値である第1オフセットによる第1の補正を行い、
さらに、冷却工程において、ウェーハ周縁を含む外周領域であるウェーハ外周部に対する温度の補正値が、ウェーハ外周部以外のウェーハ領域に対する温度の補正値と比較して、相対的に+0.1℃以上+5.0℃以下となるように設定された温度の補正値である第2オフセットによる第2の補正を行う、
ことを特徴とする半導体デバイスの製造方法。
【請求項9】
前記第2の補正では、前記ウェーハ外周部の一部または全部に対して+0.1℃以上+5.0℃以下の補正を行う、
ことを特徴とする請求項8に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、RTA(Rapid Thermal Annealing)処理を行う工程を有する半導体ウェーハの製造方法に関する。
【背景技術】
【0002】
CZ(チョクラルスキー)法によって育成された半導体単結晶インゴットをスライスして得た半導体ウェーハの表面および表層部には、無数のGrown-in欠陥が存在する。一方で、半導体ウェーハには、表面および表層部がほぼ無欠陥であることが求められるため、従来から、表面および表層部の欠陥を消失させる手法の一つであるRTA処理が行われている。
【0003】
RTAによる急速加熱および急速冷却の熱処理は、半導体ウェーハの表面および表層部の欠陥を消失させるとともに、バルク部にBMD(Bulk Micro Defect)を高密度に形成させる。バルク部のBMDは、半導体デバイス形成工程中に拡散されてデバイス特性に影響を及ぼす金属不純物のゲッタリングサイトとして作用する。
【0004】
たとえば、RTA処理を行う工程を有する半導体ウェーハの製造方法として、下記特許文献1には、シリコンウェーハに対し、酸化雰囲気中において1300℃以上1400℃以下でRTA処理を実施し、点欠陥である空孔をシリコンウェーハのバルク中に多量に残存させることによって、その後の析出熱処理時にBMDを高密度に形成させる方法が開示されている。
【0005】
また、RTA処理の実施によるスリップを抑制するための熱処理技術として、下記特許文献2には、RTA装置により所定温度で熱処理する工程を有する半導体ウェーハの製造方法において、半導体ウェーハを支持する支持治具との接触部分の温度が半導体ウェーハの中心部の温度よりも3~20℃低くなるように制御した状態で熱処理を行う技術が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2015-204326号公報
【特許文献2】特開2002-164300号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上記特許文献1には、酸化雰囲気中において1300℃以上1400℃以下でRTA処理を実施することが記載されているが、一方で、このようなRTA処理を実施すると、ウェーハ面内の温度差および半導体ウェーハの自重を起因とする応力によりスリップが発生する。特に、ウェーハ支持部材が半導体ウェーハを裏面外周側から支持するエッジリングの場合には、半導体ウェーハとウェーハ支持部材との接触位置において、ウェーハ自重による応力と、半導体ウェーハとウェーハ支持部材との温度差による熱応力が、同時に作用するため、ウェーハ端面でスリップが発生しやすくなる。
【0008】
また、半導体ウェーハの表面および表層の欠陥の消失およびバルク部のBMD形成には、急速加熱および急速冷却が可能な1300℃以上のRTA処理の実施が望ましいが、このようなRTA処理を実施すると、特に、熱応力によるスリップの影響が大きくなる。具体的には、最高到達温度から急速冷却する過程において、ウェーハ端面は、ウェーハ中心と比較して放熱されやすいうえに、ウェーハ端面からウェーハ支持部材への熱の移動や、ウェーハの自重応力が重なるため、スリップが発生しやすい。
【0009】
上述したような熱応力に起因したスリップを抑制するためには、ウェーハ面内の温度分布を均一に制御する必要があるが、上記特許文献1には、1300℃以上のRTA処理の実施によるスリップを抑制するための手法、すなわち、熱応力によるスリップを抑制するための手法は示されていない。上述したようなスリップは、デバイス不良の原因となるため、スリップを抑制できる熱処理が求められている。
【0010】
また、上記特許文献2には、熱処理温度を制御することによってスリップを抑制させる手法として、ウェーハ中心部からウェーハ外周部に向かって徐々に温度を低下させ、ウェーハ中心部とウェーハ外周部との温度差が3℃~20℃の範囲になるような温度分布とすることが記載されている。しかしながら、この手法では、ウェーハ面内の温度分布を均一に制御することはできず、熱応力によるスリップを抑制するための対策としては、十分なスリップ抑制効果が得られない。
【0011】
また、半導体ウェーハに限らず、半導体ウェーハから半導体デバイスを製造する工程においても、RTA処理の実施によるスリップを抑制する方法が求められている。
【0012】
本発明は、上記課題に鑑みてなされたものであって、RTA処理の実施による熱応力に起因したスリップを抑制する半導体ウェーハの製造方法を提供することを目的とする。また、本発明の他の目的は、RTA処理の実施によるスリップを抑制する半導体デバイスの製造方法を提供することにある。
【課題を解決するための手段】
【0013】
本発明にかかる半導体ウェーハの製造方法は、RTA処理を行う工程を有する半導体ウェーハの製造方法であって、RTA処理における加熱工程から冷却工程までの工程全体にかけて、ウェーハ全面の温度偏差を解消するための温度の補正値である第1オフセットによる第1の補正を行い、さらに、冷却工程において、ウェーハ周縁を含む外周領域であるウェーハ外周部に対する温度の補正値が、ウェーハ外周部以外のウェーハ領域に対する温度の補正値と比較して、相対的に+0.1℃以上+5.0℃以下となるように設定された温度の補正値である第2オフセットによる第2の補正を行うことを特徴とする。一例として、第2の補正では、ウェーハ外周部の一部または全部に対して+0.1℃以上+5.0℃以下の補正を行うこととする。
【0014】
また、RTA処理は、酸化雰囲気下において1250℃以上の最高到達温度で1s以上60s以下の時間保持し、1000℃以下まで75℃/s以上120℃/s以下の冷却速度で冷却する条件で、実施することが好ましい。また、第2の補正は、冷却工程のうち、少なくとも冷却開始時刻から5秒経過までの期間において実施されることが好ましい。
【0015】
本発明にかかる半導体ウェーハの製造方法によれば、半導体デバイス形成工程中に拡散されてデバイス特性に影響を及ぼす金属不純物に対するゲッタリング特性を確保できる1300℃以上でのRTA処理を行う場合であっても、RTA処理における急速冷却時にウェーハ外周部から生じるスリップを抑制することができる。
【0016】
また、本発明にかかる半導体ウェーハの製造方法においては、内側に向かって下方に傾斜する支持面を有するウェーハ支持部材に半導体ウェーハを載置した状態でRTA処理を行うこととし、半導体ウェーハとウェーハ支持部材との接触位置周辺における半導体ウェーハの表面粗さを5.0nm≦Ra≦30.0nmとすることが好ましい。さらに、本発明にかかる半導体ウェーハの製造方法においては、RTA処理を行う半導体ウェーハの直径を300mm以上とすることが好ましく、また、ウェーハ外周部を、半導体ウェーハの周縁から中心に向かって10mm以下の領域とすることが好ましい。
【0017】
本発明にかかる半導体デバイスの製造方法は、半導体ウェーハにRTA処理を行う工程を有する半導体デバイスの製造方法であって、RTA処理における加熱工程から冷却工程までの工程全体にかけて、ウェーハ全面の温度偏差を解消するための温度の補正値である第1オフセットによる第1の補正を行い、さらに、冷却工程において、ウェーハ周縁を含む外周領域であるウェーハ外周部に対する温度の補正値が、ウェーハ外周部以外のウェーハ領域に対する温度の補正値と比較して、相対的に+0.1℃以上+5.0℃以下となるように設定された温度の補正値である第2オフセットによる第2の補正を行うことを特徴とする。
【発明の効果】
【0018】
本発明にかかる半導体ウェーハの製造方法によれば、RTA処理の実施による熱応力に起因したスリップを抑制することができる。
【図面の簡単な説明】
【0019】
【
図1】
図1は、本発明にかかる半導体ウェーハの製造方法を模式的に示す断面図である。
【
図2】
図2は、RTP装置を概略的に示す断面図である。
【
図3】
図3は、比較例1の半導体ウェーハの製造方法を模式的に示す断面図である。
【
図4】
図4は、実験例1~4および比較例1の方法でRTA処理を実施した各シリコンウェーハのSIRDによる歪面積率の測定結果を示す図である。
【発明を実施するための形態】
【0020】
以下、本発明にかかる半導体ウェーハの製造方法の実施形態を図面に基づいて詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【0021】
<半導体ウェーハの製造方法>
図1は、本実施形態の半導体ウェーハ(単にウェーハと呼ぶ場合がある)の製造方法を模式的に示す断面図である。
図1に示す製造方法は、半導体ウェーハ1に対してRTA処理を行う工程を有し、たとえば、内側に向かって下方に傾斜する支持面2aを有するウェーハ支持部材2に半導体ウェーハ1を載置した状態でRTA処理を行う。
【0022】
以下、本実施形態の半導体ウェーハの製造方法を具体的に説明する。まず、CZ法で育成された半導体単結晶インゴットを得た後、その半導体単結晶インゴットをワイヤソー等によりウェーハ状にスライス(Slicing)する。そして、スライスにより得られた半導体ウェーハに対し、ベベル(Beveling)加工を行う。その後、ラッピング(Lapping)工程およびグラインダー(Grinding)工程でスライス時に形成された凹凸層を除去し、平坦度と表面粗さを整える。そして、エッチング(Etching)工程によってラッピング工程およびグラインダー工程で導入された加工ダメージを除去する。
【0023】
本実施形態においては、上述した製造工程(Slicing→Beveling→Lapping→Grinding→Etching)によって、
図1に示すように、ウェーハ裏面1aと裏面側ベベル1bとのなす角が鈍角に形成された半導体ウェーハ1を生成する。ここでは、一例として、直径:300mmの半導体ウェーハ1を生成する。その際、半導体ウェーハ1をウェーハ支持部材2の支持面2a(内側に向かって下方に傾斜する支持面2a)に載置したときに、ウェーハ裏面1aと裏面側ベベル1bとの境界部分(鈍角の頂部1c)が支持面2aに接触するように、半導体ウェーハ1を加工する。
【0024】
その後、上述した製造工程により生成された半導体ウェーハ1に対して
図1に示すRTA処理を実施する。ここでは、酸化雰囲気下において1250℃以上(好ましくは1300℃以上1350℃以下)の最高到達温度で1s以上60s以下の時間保持し、1000℃以下まで75℃/s以上120℃/s以下の冷却速度で冷却する条件で、RTA処理を実施する。その際、本実施形態の製造方法におけるRTA処理では、たとえば、加熱工程から冷却工程までの工程全体にかけて、ウェーハ全面の温度偏差を解消するための第1の補正(事前に第1オフセットの設定)を行い、さらに、冷却工程において、ウェーハ周縁を含む外周領域であるウェーハ外周部1dに対する温度の補正値が、ウェーハ外周部以外のウェーハ領域に対する温度の補正値と比較して、相対的に+0.1℃以上+5.0℃以下、好ましくは+0.5℃以上+3.0℃以下、特に好ましくは+1.0℃以上+1.5℃以下となるように設定された温度の補正値である第2オフセットによる第2の補正(事前に第2オフセットの設定)を行う。
【0025】
そして、本実施形態においては、上述したRTA処理を実施した後、RTA処理により得られた半導体ウェーハの表面に対して鏡面研磨を行う。
【0026】
たとえば、半導体ウェーハ1を鏡面加工した後にRTA処理を行うと、鏡面加工後の半導体ウェーハは、粗さが少なくなることによりウェーハ支持部材2との接触面積が増大傾向となるため、1250℃以上のRTA処理において、半導体ウェーハとウェーハ支持部材2が溶着することによるスリップが発生しやすくなる。そこで、本実施形態においては、RTA処理の実施によるスリップをさらに低減するために、上述した製造工程において、半導体ウェーハ1とウェーハ支持部材2との接触位置周辺における半導体ウェーハ1の表面粗さを5.0nm≦Ra≦30.0nmとする。これにより、半導体ウェーハ1とウェーハ支持部材2との接触面積が小さくなり、溶着を起因とするスリップをさらに抑制することができる。たとえば、この表面粗さがRa<5.0nmの場合には、半導体ウェーハとウェーハ支持部材2の接触面積が大きくなり、溶着起因のスリップが発生しやすくなるため好ましくない。また、Ra>30.0nmの場合には、半導体ウェーハの表面が粗すぎることによってウェーハ接触面積にばらつきが生じ、自重応力によるスリップが発生しやすくなるため好ましくない。
【0027】
本実施形態の半導体ウェーハの製造方法により製造された半導体ウェーハは、金属不純物に対するゲッタリング特性を確保できる1300℃以上でのRTA処理を行う場合であっても、RTA処理における急速冷却時にウェーハ外周部(ウェーハ端面)から生じるスリップを抑制することができる。
【0028】
なお、第2の補正が行われるウェーハ外周部1dは、ウェーハ周縁を含む外周領域として、たとえば、半導体ウェーハ1の周縁から中心に向かって10mm以下の領域とすることが好ましい。ウェーハ外周部1dの領域が10mmを超える場合は、ウェーハ中心領域でスリップが発生する可能性があるため好ましくない。
【0029】
また、半導体ウェーハ1の直径(サイズ)については、特に制限はないが、本実施形態の半導体ウェーハの製造方法は、たとえば、直径300mm以上の半導体ウェーハの製造方法として有用である。
【0030】
<RTP装置およびRTA処理>
ここで、ハロゲンランプ(たとえば、高電圧タングステンハロゲンランプ)を熱源とするRTP装置(熱処理装置)10を一例として、本実施形態の製造方法におけるRTA処理をさらに詳細に説明する。
【0031】
図2は、RTA処理を実施するRTP装置10を概略的に示す断面図である。このRTP装置10は、チャンバ20を備え、このチャンバ20は、チャンバ側壁20aと、チャンバ側壁20aに結合されるチャンバ底部20bと、チャンバ側壁20aの上方に配置される石英窓20cとを有する。
【0032】
チャンバ20を構成するチャンバ側壁20a、チャンバ底部20bおよび石英窓20cは、その中に載置された半導体ウェーハ1を処理するための反応空間25を形成している。RTP装置10には、反応空間25内に半導体ウェーハ1を移送するために、チャンバ側壁20aを貫通したスリットバルブドア(図示せず)が設けられている。
【0033】
また、RTP装置10は、チャンバ側壁20aに形成されたガス導入口20dを備え、このガス導入口20dは、反応空間25に1つまたは複数の処理ガスを与えるように構成されたガス供給源30に接続されている。また、RTP装置10は、チャンバ側壁20aに形成されたガス排出口20eを備え、このガス排出口20eは、反応空間25から外へ排気するために真空ポンプ(P)31に接続されている。また、RTP装置10は、反応空間25に半導体ウェーハ1を支持するためのウェーハ支持部40を備える。また、図示はしないが、半導体ウェーハ1をその中心軸周りに所定速度で回転させる回転手段を備えている。
【0034】
ウェーハ支持部40は、半導体ウェーハ1の外周部を支持する環状のウェーハ支持部材40a(上記ウェーハ支持部材2に相当)と、ウェーハ支持部材40aを支持するステージ40bとを備える。また、ステージ40bには、複数の放射温度計(パイロメータ)50が埋め込まれている。そして、この放射温度計50はコンピュータであるコントローラ60に接続され、コントローラ60は、放射温度計50から取得したウェーハ温度情報に基づき複数のハロゲンランプ70の制御を行う。
【0035】
複数のハロゲンランプ70は、石英窓20cの上方に配置され、石英窓20cを通して反応空間25に向かって熱エネルギーを送るように構成され、平面視において、たとえば、六角形パターンに配置される。また、各ハロゲンランプ70は、それぞれ電源80に電気的に接続するために加熱アセンブリベース90に接続されている。そして、各ハロゲンランプ70には、電源80よりランプ電圧が印加され、このランプ電圧の値はコントローラ60によって制御される。
【0036】
上述したRTP装置10を用いて半導体ウェーハ1に対しRTA処理を行う場合は、チャンバ20に設けられたスリットバルブドア(図示せず)より半導体ウェーハ1を反応空間25内に導入し、ウェーハ支持部材40a上に半導体ウェーハ1を載置する。そして、ガス導入口20dからガスを導入するとともに、回転手段により半導体ウェーハ1を回転させながら、コントローラ60の制御によりハロゲンランプ70からウェーハ表面に対してランプ照射を行う。
【0037】
このRTP装置10における反応空間25内の温度制御は、ステージ40bに埋め込まれた複数の放射温度計50によってRTA処理中の半導体ウェーハ1の温度を測定し、測定された温度に基づいて複数のハロゲンランプ70を制御することにより行う。具体的には、コントローラ60は、放射温度計50を用いて半導体ウェーハ1下部のウェーハ径方向におけるウェーハ面内多点の平均温度を測定し、この測定温度に基づいて、RTA処理における加熱工程から冷却工程までの工程全体にかけて面内温度が略均一となるように、ハロゲンランプ70の自動制御(各ランプの個別のON-OFF制御や、供給電力の増減制御、発光する光の発光強度の制御など)を行う。
【0038】
<RTA処理の詳細>
本実施形態においては、上述したRTP装置10を用いて、たとえば、酸化雰囲気下において1250℃以上(好ましくは1300℃以上1350℃以下)の最高到達温度で1s以上60s以下の時間保持し、1000℃以下まで75℃/s以上120℃/s以下の冷却速度で冷却する条件で、RTA処理を実施する。これにより、金属不純物に対する十分なゲッタリング特性を有する半導体ウェーハを製造する。
【0039】
また、本実施形態においては、上記条件でのRTA処理において、上記自動制御に対する上記第1の補正および上記第2の補正を実施する。具体的には、より高いウェーハ品質を実現するために、RTA処理における加熱工程から冷却工程までの工程全体にかけて、上述した自動制御を行いつつ、半導体ウェーハ1全面の温度偏差を解消するための第1の補正を実施する(
図1(a)参照)。さらに、1250℃以上のRTA処理の実施によるスリップ(熱応力によるスリップ)を抑制するための対策として、冷却工程において、ウェーハ外周部1dに対して第2の補正を実施する(
図1(b)参照)。
【0040】
詳細には、コントローラ60の制御により、事前に、酸化雰囲気下においてRTA処理を実施後のウェーハに形成される酸化膜厚やSIRD(Scanning Infrared Depolarization)により測定されるウェーハの歪面積率を参照して、ウェーハ全面の温度偏差を解消するための温度の補正値である第1オフセットを設定し、RTA処理の加熱工程から冷却工程までの工程全体にかけて、各パイロメータ50から算出されるウェーハ温度に補正(第1の補正)を行う。これにより、RTA処理の工程全体においてウェーハ面内に生じる温度差を小さくし、熱応力やBMD密度のばらつきを抑制する。
【0041】
第1オフセットを決める方法としては、公知の方法を採用することができ、具体的には、特開2002-043227号公報または特表2002-522912号公報に記載された技術を採用することができる。本実施形態においては、一例として、これらの文献に記載された技術のいずれかまたは複数を採用することにより第1オフセットを決定する。
【0042】
また、冷却工程では、上述した自動制御および第1の補正を行いつつ、たとえば、半導体ウェーハ1の周縁から中心に向かって10mmの領域であるウェーハ外周部1d(直径300mmの場合、ウェーハ中心から140mm~150mmの領域)に対して、+0.1℃以上+5.0℃以下、好ましくは+0.5℃以上+3.0℃以下、特に好ましくは+1.0℃以上+1.5℃以下の補正(第2の補正)を行う。すなわち、コントローラ60の制御により、事前に、+0.1℃以上+5.0℃以下の温度の補正値である第2オフセットを設定する。最高到達温度から急速冷却する過程(冷却工程)において、ウェーハの端面であるウェーハ外周部1dは、ウェーハ中心よりも放熱されやすいため、ウェーハ外周部1dの位置のパイロメータ50から算出されるウェーハ温度に温度補正をかけることで、冷却工程において発生する熱応力を最小限に抑えることができる。これにより、熱応力によるスリップについても最小限に抑えることができる(
図1(c)参照)。たとえば、第2オフセットが+0.1℃未満の場合はウェーハ外周部1dの放熱による熱応力を十分に抑制できないため好ましくない。また、第2オフセットが+5.0℃を超えるとウェーハ外周部1dに放熱以上の熱が導入され、結果として、熱応力によるスリップが発生するため好ましくない。
【0043】
なお、上述した第2の補正は、冷却工程のうち、少なくとも冷却開始時刻(最高到達温度保持時間を含む加熱工程の終了直後)から5秒経過までの期間において実施されていれば、すなわち、冷却開始から5秒間実施されていれば、十分なスリップ抑制効果が得られる。たとえば、この期間において第2の補正が実施されていない場合は、ウェーハ外周部1dの放熱による熱応力を十分に抑制できないため好ましくない。一方、第2の補正は、少なくとも冷却開始から5秒間実施されていればよく、たとえば、冷却工程内であれば、冷却開始から5秒経過後も継続して実施することが可能である。
【0044】
また、本実施形態のRTA処理において、冷却工程では、上述した自動制御および第1の補正を行いつつ、さらにウェーハ外周部1dに対して+0.1℃以上+5.0℃以下の第2の補正を行うこととしたが、これに限るものではない。たとえば、第2の補正は、ウェーハ外周部1dに対する温度の補正値が、それ以外のウェーハ領域(ウェーハ中心からウェーハ外周部1dの内周までの範囲のウェーハ領域)に対する温度の補正値と比較して、相対的に+0.1℃以上+5.0℃以下であればよく、第2のオフセットは、この条件を満たすようにコントローラ60の制御によって予め設定されていればよい。
【0045】
一例として、冷却工程において、上述した自動制御および第1の補正を行いつつ、さらに半導体ウェーハ1のウェーハ外周部1d以外の領域(直径300mmの場合、ウェーハ中心から140mmの領域)に対して、-5.0℃以上-0.1℃以下(好ましくは-3.0℃以上-0.5℃以下、特に好ましくは-1.5℃以上-1.0℃以下)の補正(第2の補正)を行うこと、が考えられる。これにより、上記同様、冷却工程において発生する熱応力が最小限に抑えられるため、熱応力によるスリップを最小限に抑えることができる。
【0046】
また、本実施形態のRTA処理において、冷却工程では、上述した自動制御および第1の補正を行いつつ、ウェーハ外周部1dの全部に対して+0.1℃以上+5.0℃以下の第2の補正を行うことが好ましいが、たとえば、要求される半導体ウェーハ1の性能などに応じて他の形態を適用することとしてもよい。具体的にいうと、冷却工程では、上述した自動制御および第1の補正を行いつつ、ウェーハ周縁のみやウェーハ周縁を除く外周部など、ウェーハ外周部1dの一部に対して+0.1℃以上+5.0℃以下(好ましくは+0.5℃以上+3.0℃以下、特に好ましくは+1.0℃以上+1.5℃以下)の第2の補正を行うこととしてもよい。このような第2の補正によっても、冷却工程において発生する熱応力が抑えられるため、スリップ抑制効果を得ることができる。
【0047】
また、本実施形態の半導体デバイスの製造方法においては、半導体ウェーハにRTA処理を行う工程を有することとし、半導体デバイスの製造工程としては、たとえば、従来公知の方法を採用することができる。そして、上述した半導体ウェーハにRTA処理を行う工程においては、加熱工程から冷却工程までの工程全体にかけて、ウェーハ全面の温度偏差を解消するための温度の補正値である第1オフセットによる第1の補正を行い、さらに、冷却工程において、ウェーハ周縁を含む外周領域であるウェーハ外周部に対する温度の補正値が、ウェーハ外周部以外のウェーハ領域に対する温度の補正値と比較して、相対的に+0.1℃以上+5.0℃以下(好ましくは+0.5℃以上+3.0℃以下、特に好ましくは+1.0℃以上+1.5℃以下)となるように設定された温度の補正値である第2オフセットによる第2の補正を行う。このように温度補正をかけることにより、冷却工程において発生する熱応力を最小限に抑えることができ、熱応力によるスリップについても最小限に抑えることができる。
【0048】
また、本実施形態の半導体デバイスの製造方法においても、冷却工程では、上述した自動制御および第1の補正を行いつつ、ウェーハ周縁のみやウェーハ周縁を除く外周部など、ウェーハ外周部1dの一部または全部に対して+0.1℃以上+5.0℃以下(好ましくは+0.5℃以上+3.0℃以下、特に好ましくは+1.0℃以上+1.5℃以下)の第2の補正を行うこととしてもよい。このような第2の補正によっても、冷却工程において発生する熱応力が抑えられるため、スリップ抑制効果を得ることができる。
【実施例0049】
つづいて、本発明にかかる半導体ウェーハの製造方法を、実施例に基づいてさらに説明する。なお、本発明は下記実施例により制限されるものではない。
【0050】
<RTA処理用半導体ウェーハの製造>
酸素濃度:1.0×10
18/cm
3のシリコン単結晶インゴットをスライスすることにより得られたウェーハに対して、上述した製造工程(Beveling→Lapping→Grinding→Etching)を実施し、直径300mmのシリコンウェーハを50枚製造した。この製造工程により製造されたシリコンウェーハは、ウェーハ裏面と裏面側ベベルとのなす角が鈍角に形成され、シリコンウェーハをRTP装置内部に用意されたウェーハ支持部材に載置した際に、この鈍角の頂部が、内側に向かって下方に傾斜する支持面と接触するように加工した(
図1(a)の半導体ウェーハ1に相当)。このとき、シリコンウェーハとウェーハ支持部材との接触位置周辺におけるシリコンウェーハの表面粗さをRa=20nmとした。
【0051】
<実験例1>
上記のように製造した50枚のシリコンウェーハのうちの10枚を使用し、RTP装置内部に用意されたウェーハ支持部材にシリコンウェーハを載置した状態で、1枚ずつ実験例1の方法(
図1参照)にてRTA処理を実施した。RTP装置は、
図2に示すようなRTP装置を使用した。
【0052】
具体的にいうと、実験例1の方法においては、事前に、酸化雰囲気下でのRTA処理後にウェーハに形成される酸化膜厚およびSIRDによるウェーハの歪面積率を参照して、ウェーハ全面の温度偏差を解消するための温度の補正値である第1オフセットを設定した。そして、この状態で、各シリコンウェーハに対して、酸化雰囲気下において1350℃の最高到達温度で30s保持し、1000℃以下まで120℃/sの冷却速度で冷却する条件で、RTA処理を実施した。この際、冷却開始時刻(加熱工程の終了直後)から5秒経過までの期間において、ウェーハ中心から140mm~150mmの位置のパイロメータから算出されるウェーハ温度に補正を行った(事前に、RTP装置に第2オフセットを設定した)。第2オフセットは、第1オフセットを基準に+0.5℃とした。
【0053】
<実験例2>
残り40枚のシリコンウェーハのうちの10枚を使用し、RTP装置内部に用意されたウェーハ支持部材にシリコンウェーハを載置した状態で、1枚ずつ実験例2の方法(
図1参照)にてRTA処理を実施した。実験例2の方法は、第2オフセットの値以外、実験例1と同様である。実験例2の方法における第2オフセットは、第1オフセットを基準に+1.0℃とした。
【0054】
<実験例3>
残り30枚のシリコンウェーハのうちの10枚を使用し、RTP装置内部に用意されたウェーハ支持部材にシリコンウェーハを載置した状態で、1枚ずつ実験例3の方法にてRTA処理を実施した。実験例3の方法は、第2オフセットの値以外、実験例1と同様である。実験例3の方法における第2オフセットは、第1オフセットを基準に+1.5℃とした。
【0055】
<実験例4>
残り20枚のシリコンウェーハのうちの10枚を使用し、RTP装置内部に用意されたウェーハ支持部材にシリコンウェーハを載置した状態で、1枚ずつ実験例4の方法にてRTA処理を実施した。実験例4の方法は、第2オフセットの値以外、実験例1と同様である。実験例4の方法における第2オフセットは、第1オフセットを基準に+2.0℃とした。
【0056】
<比較例1>
残り10枚のシリコンウェーハを使用し、RTP装置内部に用意されたウェーハ支持部材にシリコンウェーハを載置した状態で、1枚ずつ比較例1の方法(
図3参照)にてRTA処理を実施した。比較例1の方法は、第2オフセットを行わないこと以外、実験例1と同様である。すなわち、
図3(b)の冷却工程が
図1と異なる。
【0057】
<評価方法>
RTA処理後の各シリコンウェーハに対してSIRDによる測定を行い、スリップと歪面積率を評価した。すなわち、シリコンウェーハ全体の面積に対するスリップにより歪み応力が増加した面積の割合(歪面積率)を算出し、評価した。たとえば、歪面積率が大きいほどスリップ品質が悪く、歪面積率が小さいほどスリップ品質が良好となる。
【0058】
<評価結果>
図4は、実験例1~4および比較例1の方法でRTA処理を実施した各シリコンウェーハのSIRDによる歪面積率の測定結果を示す図である。比較例1の方法(第2オフセットなし)でRTA処理を実施したシリコンウェーハは、平均歪面積率が1.2×10
-3で、ウェーハ端面で熱応力によるスリップが最も多く発生していた。すなわち、比較例1の冷却工程において、ウェーハ端面は、ウェーハ中心と比較して放熱されやすいうえに、ウェーハ端面からウェーハ支持部材への熱の移動や、ウェーハの自重応力が重なるため、スリップが発生しやすい(
図3参照)という結果が得られた。
【0059】
一方で、実験例1の方法(第2オフセット:+0.5℃)でRTA処理を実施したシリコンウェーハは平均歪面積率が2.6×10-4であり、実験例4の方法(第2オフセット:+2.0℃)でRTA処理を実施したシリコンウェーハは平均歪面積率が1.9×10-4であり、これらは、比較例1の方法でRTA処理を実施したシリコンウェーハよりスリップを抑制することができた。
【0060】
また、実験例2の方法(第2オフセット:+1.0℃)および実験例3の方法(第2オフセット:+1.5℃)でRTA処理を実施したシリコンウェーハは、それぞれ平均歪面積率が4.1×10-5、5.7×10-5であり、これらは、平均歪面積率が非常に小さく、スリップが抑えられていることがわかった。さらに、比較例1の方法(第2オフセットなし)でRTA処理を実施したシリコンウェーハと比較すると、ウェーハ端面の歪面積率が約96%低下していることが確認された。