知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024016564
(43)【公開日】2024-02-07
(54)【発明の名称】圧電体装置の製造方法及び液体吐出ヘッドの製造方法
(51)【国際特許分類】
H10N 30/071 20230101AFI20240131BHJP
H10N 30/80 20230101ALI20240131BHJP
H10N 30/078 20230101ALI20240131BHJP
H10N 30/076 20230101ALI20240131BHJP
H01L 21/8234 20060101ALI20240131BHJP
H01L 21/8238 20060101ALI20240131BHJP
H10N 30/853 20230101ALI20240131BHJP
H10N 30/20 20230101ALI20240131BHJP
B41J 2/16 20060101ALI20240131BHJP
【ＦＩ】
H01L41/311
H01L41/04
H01L41/318
H01L41/316
H01L27/06 102A
H01L27/092 Z
H01L41/187
H01L41/09
B41J2/16 305
B41J2/16 503
B41J2/16 517
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2022118795
(22)【出願日】2022-07-26
(71)【出願人】
【識別番号】000006747
【氏名又は名称】株式会社リコー
(74)【代理人】
【識別番号】100090527
【弁理士】
【氏名又は名称】舘野 千惠子
(72)【発明者】
【氏名】田中 誠
【テーマコード（参考）】
2C057
5F048
【Ｆターム（参考）】
2C057AF93
2C057AG44
2C057AN01
2C057AP14
2C057AP24
2C057AP52
2C057AP53
2C057AP59
2C057AP60
2C057BA04
2C057BA14
5F048AA01
5F048AA07
5F048AB10
5F048AC03
5F048AC10
5F048BA01
5F048BE09
5F048BF02
5F048BF07
5F048BF11
5F048BF15
5F048BF16
5F048BF18
5F048BG11
5F048DA24
(57)【要約】
【課題】ＣＭＯＳ素子と圧電体素子を同一基板に有し、ＣＭＯＳ動作と良好な圧電特性を両立した圧電体装置を提供する。
【解決手段】基板にＣＭＯＳ素子を形成するＣＭＯＳ素子形成工程と、下部電極層、圧電体層及び上部電極層を有する圧電体素子を形成する圧電体素子形成工程と、配線層形成工程と、基板に空隙部を形成する空隙部形成工程と、を含む。ＣＭＯＳ素子と圧電体素子は同一の基板に形成されている。ＣＭＯＳ素子形成工程、圧電体素子形成工程、配線層形成工程、空隙部形成工程の順に行う。ＣＭＯＳ素子形成工程におけるＣＭＯＳ素子を形成する熱処理のうちの最後の熱処理の温度をＴ１［℃］とする。圧電体素子形成工程は、前記Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で前記圧電体層を形成するとともに、前記圧電体層を形成した後に、前記圧電体層に対して前記Ｔ２よりも高い温度Ｔ３［℃］でＲＴＰを行う。
【選択図】図１
【解決手段】基板にＣＭＯＳ素子を形成するＣＭＯＳ素子形成工程と、下部電極層、圧電体層及び上部電極層を有する圧電体素子を形成する圧電体素子形成工程と、配線層形成工程と、基板に空隙部を形成する空隙部形成工程と、を含む。ＣＭＯＳ素子と圧電体素子は同一の基板に形成されている。ＣＭＯＳ素子形成工程、圧電体素子形成工程、配線層形成工程、空隙部形成工程の順に行う。ＣＭＯＳ素子形成工程におけるＣＭＯＳ素子を形成する熱処理のうちの最後の熱処理の温度をＴ１［℃］とする。圧電体素子形成工程は、前記Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で前記圧電体層を形成するとともに、前記圧電体層を形成した後に、前記圧電体層に対して前記Ｔ２よりも高い温度Ｔ３［℃］でＲＴＰを行う。
【選択図】図１
【特許請求の範囲】
【請求項1】
基板にＣＭＯＳ素子を形成するＣＭＯＳ素子形成工程と、
前記基板に、下部電極層、圧電体層及び上部電極層を有する圧電体素子を形成する圧電体素子形成工程と、
前記ＣＭＯＳ素子の配線層及び前記圧電素子の配線層を形成する配線層形成工程と、
前記基板における前記下部電極層を挟んで前記圧電体層と反対側に空隙部を形成する空隙部形成工程と、を含み、
前記ＣＭＯＳ素子と前記圧電体素子は、同一の基板に形成されており、
前記ＣＭＯＳ素子形成工程、前記圧電体素子形成工程、前記配線層形成工程、前記空隙部形成工程の順に行い、
前記ＣＭＯＳ素子形成工程における前記ＣＭＯＳ素子を形成する熱処理のうちの最後の熱処理の温度をＴ１［℃］とし、
前記圧電体素子形成工程は、前記Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で前記圧電体層を形成するとともに、前記圧電体層を形成した後に、前記圧電体層に対して前記Ｔ２よりも高い温度Ｔ３［℃］でＲＴＰ（Rapid Thermal Process）を行う
ことを特徴とする圧電体装置の製造方法。
前記基板に、下部電極層、圧電体層及び上部電極層を有する圧電体素子を形成する圧電体素子形成工程と、
前記ＣＭＯＳ素子の配線層及び前記圧電素子の配線層を形成する配線層形成工程と、
前記基板における前記下部電極層を挟んで前記圧電体層と反対側に空隙部を形成する空隙部形成工程と、を含み、
前記ＣＭＯＳ素子と前記圧電体素子は、同一の基板に形成されており、
前記ＣＭＯＳ素子形成工程、前記圧電体素子形成工程、前記配線層形成工程、前記空隙部形成工程の順に行い、
前記ＣＭＯＳ素子形成工程における前記ＣＭＯＳ素子を形成する熱処理のうちの最後の熱処理の温度をＴ１［℃］とし、
前記圧電体素子形成工程は、前記Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で前記圧電体層を形成するとともに、前記圧電体層を形成した後に、前記圧電体層に対して前記Ｔ２よりも高い温度Ｔ３［℃］でＲＴＰ（Rapid Thermal Process）を行う
ことを特徴とする圧電体装置の製造方法。
【請求項2】
前記Ｔ３は、
Ｔ１－１００［℃］≦Ｔ３≦Ｔ１＋２００［℃］
を満たす
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
Ｔ１－１００［℃］≦Ｔ３≦Ｔ１＋２００［℃］
を満たす
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
【請求項3】
前記ＣＭＯＳ素子を形成する熱処理のうちの最後の熱処理は、前記ＣＭＯＳ素子におけるＮＭＯＳ又はＰＭＯＳのソース電極とドレイン電極を形成する際の不純物拡散用熱処理である
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
【請求項4】
前記圧電体素子形成工程は、前記圧電体層を形成した後、前記上部電極層を形成し、
前記ＲＴＰは、前記圧電体層が形成された後、前記上部電極層が形成される前に行う
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
前記ＲＴＰは、前記圧電体層が形成された後、前記上部電極層が形成される前に行う
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
【請求項5】
前記圧電体素子形成工程は、前記圧電体層を形成した後、前記上部電極層を形成し、
前記ＲＴＰは、前記上部電極層が形成された後、前記上部電極層上に他の層が形成される前に行う
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
前記ＲＴＰは、前記上部電極層が形成された後、前記上部電極層上に他の層が形成される前に行う
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
【請求項6】
前記ＣＭＯＳ素子形成工程又は前記圧電体素子形成工程は、前記圧電体素子が形成される領域に第１の絶縁膜を形成し、
前記圧電体素子形成工程又は前記配線層形成工程は、前記上部電極層上に第２の絶縁膜を形成し、
前記圧電体層下の前記第１の絶縁膜の厚みは、前記圧電体層上の前記第２の絶縁膜の厚みよりも薄い
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
前記圧電体素子形成工程又は前記配線層形成工程は、前記上部電極層上に第２の絶縁膜を形成し、
前記圧電体層下の前記第１の絶縁膜の厚みは、前記圧電体層上の前記第２の絶縁膜の厚みよりも薄い
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
【請求項7】
前記圧電体素子形成工程は、８００℃以下の温度で前記圧電体層を形成する
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
【請求項8】
前記圧電体素子形成工程は、６００℃以上の温度で前記圧電体層を形成する
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
【請求項9】
前記圧電体素子形成工程は、ゾルゲル法、スパッタ法又はＣＶＤ（Chemical Vapor Deposition）法により前記圧電体層を形成する
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
ことを特徴とする請求項１に記載の圧電体装置の製造方法。
【請求項10】
請求項１に記載の圧電体装置の製造方法を含み、
前記空隙部形成工程は、前記圧電体素子を貫通し、前記空隙部に連通するノズル孔を形成する
ことを特徴とする液体吐出ヘッドの製造方法。
前記空隙部形成工程は、前記圧電体素子を貫通し、前記空隙部に連通するノズル孔を形成する
ことを特徴とする液体吐出ヘッドの製造方法。
【請求項11】
請求項１に記載の圧電体装置の製造方法を含み、
前記ＣＭＯＳ素子及び前記圧電体素子が形成された基板に対して、ノズル孔を有するノズル板を接合し、前記空隙部を前記ノズル孔に連通する液室にする液室形成工程を含む
ことを特徴とする液体吐出ヘッドの製造方法。
前記ＣＭＯＳ素子及び前記圧電体素子が形成された基板に対して、ノズル孔を有するノズル板を接合し、前記空隙部を前記ノズル孔に連通する液室にする液室形成工程を含む
ことを特徴とする液体吐出ヘッドの製造方法。
【請求項12】
前記圧電体素子形成工程は、６００℃以上８００℃以下の温度で前記圧電体層を形成する
ことを特徴とする請求項１１に記載の液体吐出ヘッドの製造方法。
ことを特徴とする請求項１１に記載の液体吐出ヘッドの製造方法。
【請求項13】
前記空隙部形成工程の後に、前記基板における液体が接触する箇所に接液膜を形成し、液体が吐出される側の表面に撥水膜を形成する接液膜及び撥水膜形成工程を含む
ことを特徴とする請求項１０～１２のいずれかに記載の液体吐出ヘッドの製造方法。
ことを特徴とする請求項１０～１２のいずれかに記載の液体吐出ヘッドの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、圧電体装置の製造方法及び液体吐出ヘッドの製造方法に関する。
【背景技術】
【0002】
薄膜を振動させる圧電体装置は、様々な分野で利用する試みがなされている。圧電体装置は、例えば医療、産業などで利用され、その中でも例えば液体吐出ヘッドに利用されている。
【0003】
液体吐出ヘッドを用いた液体吐出装置には、サーマル方式（又はバブル方式）と圧電体方式を用いたものが知られている。
サーマル方式は、小型・高密度・超低コストを主な特徴（長所）とし、オフィス、ＳＯＨＯ、ホーム向けのインクジェットプリンタに広く使用されている。小型・高密度・超低コストとなる大きな理由は、簡易な構造と、ＣＭＯＳオンチップ（ＣＭＯＳを液滴吐出用サーマル素子と同一基板上に形成できる）にある（ＣＭＯＳ：Complementary MOS）。一方、サーマル方式は、圧電体方式に比べるとインク自由度や駆動耐久性が低いという短所があり、商用、産業・工業用向けプリンタでは少し遅れを取っている。
サーマル方式は、小型・高密度・超低コストを主な特徴（長所）とし、オフィス、ＳＯＨＯ、ホーム向けのインクジェットプリンタに広く使用されている。小型・高密度・超低コストとなる大きな理由は、簡易な構造と、ＣＭＯＳオンチップ（ＣＭＯＳを液滴吐出用サーマル素子と同一基板上に形成できる）にある（ＣＭＯＳ：Complementary MOS）。一方、サーマル方式は、圧電体方式に比べるとインク自由度や駆動耐久性が低いという短所があり、商用、産業・工業用向けプリンタでは少し遅れを取っている。
【0004】
圧電体方式は、高駆動力（高粘度、大滴吐出）・高インク自由度・高駆動耐久性を主な特徴（長所）としており、商用、産業・工業用向けのインクジェットプリンタに広く使用されている。オフィス、ＳＯＨＯ、ホーム向けのインクジェットプリンタにも使用されているが、サーマル方式に対してコスト競争力で大きく劣る。
【0005】
圧電体方式の液体吐出装置では、通常ＰＺＴ（チタン酸ジルコン酸鉛）という圧電体材料が使用され、通常８５０℃程度の高温で形成される。光学デバイスや超音波デバイスでは、この温度よりも低温で形成したＰＺＴや他の圧電材料を用いたＣＭＯＳ一体型圧電体素子が提案されている。
【0006】
例えば特許文献１では、ノズル面を有する基板と、基板と一体化された電子コンポーネントと、基板のノズル面に形成されたノズル形成層と、ノズル形成層に形成された圧電アクチュエータとを備える液滴吐出器が開示されており、電子コンポーネントは、基板と一体化されたＣＭＯＳ電子コンポーネントからなることが開示されている。特許文献１では、圧電液滴吐出器の間での音響的クロストークを減少し、より大きなノズル数が達成されることを目的としている。
【0007】
また特許文献１では、圧電体は、４５０℃よりも低い温度において処理可能な１つまたは複数の圧電材料から形成されることが開示されている。また、特許文献１は、３００℃や４５０℃を超えると、一体化された電子コンポーネント（例えば、ＣＭＯＳ電子コンポーネント）が劣化することを指摘しており、４５０℃よりも低い温度で処理可能な圧電材料を使用することで、圧電アクチュエータの処理と、電子コンポーネントの一体化を可能にするといったことを開示している。
【発明の概要】
【発明が解決しようとする課題】
【0008】
圧電体方式の液体吐出ヘッドには、大きな駆動力を有する良好な圧電特性が求められているが、これを可能としたＣＭＯＳ一体型圧電体素子は実用化されておらず、上市の例がない。作製工程の管理上の観点や、得られた液体吐出装置の諸特性を確保する観点等から、ＣＭＯＳ一体型圧電体素子を利用した液体吐出ヘッドの実現が困難であった。例えば特許文献１のように圧電体素子の形成温度を低くすると、圧電体素子の圧電性能（駆動力）が大きく低下する、あるいは圧電体素子として機能しなくなるという問題があった。一方、圧電体素子の形成温度を高くするとＣＭＯＳ素子が劣化するという問題が生じる。
【0009】
また液体吐出ヘッドにおける圧電体素子を駆動させて振動させる技術を他の用途に適用しようとした場合においても、ＣＭＯＳ一体型圧電体素子を実現させることが望まれている。この場合、ＣＭＯＳ動作が可能であり、かつ、良好な圧電特性が得られることが求められる。更に、本発明者は一歩進んだ技術展開を見据え、ＣＭＯＳ一体型圧電体素子を実現させた場合に、製造方法の設計の選択性を広げることができないかを検討した。ＣＭＯＳ一体型圧電体素子を利用した液体吐出ヘッドを実現できたとしても、製造方法の設計の選択性が狭いと上市が非常に難しくなる。本発明者の検討の結果、製造方法の設計の対象としては、例えば圧電体素子の形成温度が対象になると考えた。
【0010】
そこで本発明は、ＣＭＯＳ素子と圧電体素子を同一基板に有し、ＣＭＯＳ動作と圧電特性を両立した圧電体装置を製造できるとともに、このような圧電体装置を製造する際における圧電体素子の形成温度の選択性を広げることが可能な圧電体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
上記課題を解決するために、本発明の圧電体装置の製造方法は、
基板にＣＭＯＳ素子を形成するＣＭＯＳ素子形成工程と、
前記基板に、下部電極層、圧電体層及び上部電極層を有する圧電体素子を形成する圧電体素子形成工程と、
前記ＣＭＯＳ素子の配線層及び前記圧電素子の配線層を形成する配線層形成工程と、
前記基板における前記下部電極層を挟んで前記圧電体層と反対側に空隙部を形成する空隙部形成工程と、を含み、
前記ＣＭＯＳ素子と前記圧電体素子は、同一の基板に形成されており、
前記ＣＭＯＳ素子形成工程、前記圧電体素子形成工程、前記配線層形成工程、前記空隙部形成工程の順に行い、
前記ＣＭＯＳ素子形成工程における前記ＣＭＯＳ素子を形成する熱処理のうちの最後の熱処理の温度をＴ１［℃］とし、
前記圧電体素子形成工程は、前記Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で前記圧電体層を形成するとともに、前記圧電体層を形成した後に、前記圧電体層に対して前記Ｔ２よりも高い温度Ｔ３［℃］でＲＴＰ（Rapid Thermal Process）を行う
ことを特徴とする。
基板にＣＭＯＳ素子を形成するＣＭＯＳ素子形成工程と、
前記基板に、下部電極層、圧電体層及び上部電極層を有する圧電体素子を形成する圧電体素子形成工程と、
前記ＣＭＯＳ素子の配線層及び前記圧電素子の配線層を形成する配線層形成工程と、
前記基板における前記下部電極層を挟んで前記圧電体層と反対側に空隙部を形成する空隙部形成工程と、を含み、
前記ＣＭＯＳ素子と前記圧電体素子は、同一の基板に形成されており、
前記ＣＭＯＳ素子形成工程、前記圧電体素子形成工程、前記配線層形成工程、前記空隙部形成工程の順に行い、
前記ＣＭＯＳ素子形成工程における前記ＣＭＯＳ素子を形成する熱処理のうちの最後の熱処理の温度をＴ１［℃］とし、
前記圧電体素子形成工程は、前記Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で前記圧電体層を形成するとともに、前記圧電体層を形成した後に、前記圧電体層に対して前記Ｔ２よりも高い温度Ｔ３［℃］でＲＴＰ（Rapid Thermal Process）を行う
ことを特徴とする。
【発明の効果】
【0012】
本発明によれば、ＭＯＳ素子と圧電体素子を同一基板に有し、ＣＭＯＳ動作と圧電特性を両立した圧電体装置を製造できるとともに、このような圧電体装置を製造する際における圧電体素子の形成温度の選択性を広げることが可能になる。
【図面の簡単な説明】
【0013】
【図1】本発明に係る圧電体装置の一例を示す概略図である。
【図2】圧電体素子の一例を示す概略図である。
【図3】振動の一例を説明するための概略図（ａ）及び（ｂ）である。
【図4】振動の一例を説明するための概略図（ａ）及び（ｂ）である。
【図5】振動の一例を説明するための概略図（ａ）及び（ｂ）である。
【図6】ノズル板振動方式を説明する概略図（ａ）及び従来吐出方式を説明する概略図（ｂ）である。
【図7】本発明に係る液体吐出ヘッドの一例を示す概略図である。
【図8】本発明に係る液体吐出ヘッドの他の例を示す概略図である。
【図9】本発明に係る液体吐出ヘッドの他の例を示す概略図である。
【図10】圧電装置の製造方法の一例を説明するフローチャートである。
【図11】諸特性を違いの一例を説明するフローチャートである。
【図12A】ＣＭＯＳ素子形成工程の一例を説明する概略図（ａ）及び（ｂ）である。
【図12B】ＣＭＯＳ素子形成工程の一例を説明する概略図（ｃ）～（ｅ）である。
【図12C】ＣＭＯＳ素子形成工程の一例を説明する概略図（ｆ）～（ｈ）である。
【図13A】圧電体素子形成工程の一例を説明する概略図（ａ）及び（ｂ）である。
【図13B】圧電体素子形成工程の一例を説明する概略図（ｃ）及び（ｄ）である。
【図13C】圧電体素子形成工程の一例を説明する概略図（ｅ）及び（ｆ）である。
【図13D】圧電体素子形成工程の一例を説明する概略図（ｇ）及び（ｈ）である。
【図13E】空隙部形成工程の一例を説明する概略図（ｉ）である。
【図14】液体を吐出する装置の一例における概略図である。
【図15】液体を吐出する装置の他の例における概略図である。
【図16】液体吐出ユニットの一例における概略図である。
【図17】液体吐出ユニットの他の例における概略図である。
【発明を実施するための形態】
【0014】
以下、本発明に係る圧電体装置の製造方法及び液体吐出ヘッドの製造方法について図面を参照しながら説明する。なお、本発明は以下に示す実施形態に限定されるものではなく、他の実施形態、追加、修正、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。
【0015】
（圧電体装置）
まず本発明の圧電体装置の製造方法により製造される圧電体装置について説明する。
ＣＭＯＳ素子と、圧電体素子を同じ基板（例えばＳｉ基板）上に形成する場合、重金属やアルカリ等による半導体製造ラインへの汚染を避ける工程管理上の観点から、ＣＭＯＳ素子を先に形成し、その後に圧電体素子を形成する必要がある。この場合、先に形成したＣＭＯＳの諸特性を確保（維持）するためには、圧電体素子の形成温度を、ＣＭＯＳの形成温度より低い温度で実施する必要がある。
まず本発明の圧電体装置の製造方法により製造される圧電体装置について説明する。
ＣＭＯＳ素子と、圧電体素子を同じ基板（例えばＳｉ基板）上に形成する場合、重金属やアルカリ等による半導体製造ラインへの汚染を避ける工程管理上の観点から、ＣＭＯＳ素子を先に形成し、その後に圧電体素子を形成する必要がある。この場合、先に形成したＣＭＯＳの諸特性を確保（維持）するためには、圧電体素子の形成温度を、ＣＭＯＳの形成温度より低い温度で実施する必要がある。
【0016】
一方で、圧電体素子の形成温度を低くすると、圧電体素子の圧電性能（駆動力）が大きく低下する、あるいは圧電体素子として機能しなくなる。そのため、ＣＭＯＳ一体型圧電体素子を利用した圧電体装置の実現は難しかった。すなわち、ＣＭＯＳ素子の動作を確保し、圧電体素子の良好な圧電特性を確保したＣＭＯＳ一体型圧電体素子を配した圧電体装置の実現はこれまで困難であった。
【0017】
また、圧電体装置を液体吐出ヘッドや液体吐出装置として用いた場合、ＣＭＯＳ素子の動作を確保し、液滴吐出動作を確保したＣＭＯＳ一体型圧電体素子を有する液体吐出ヘッドや液体吐出装置の実現はこれまで困難であった。なお、ＣＭＯＳ一体型圧電体素子とは、ＣＭＯＳ素子と圧電体素子を同一の基板に配した構成をいう。
【0018】
ＣＭＯＳ素子を圧電体素子と同一基板上に作製できれば、電極配線や電極実装の面積が縮小され、圧電体素子のチップ面積が大幅に縮小できる。この場合、例えば、圧電体素子のチップ面積が１０分の１程度になる。また、部品数も低減できるため、圧電体方式による小型・高密度・低コストな液体吐出装置の提供が可能になる。
【0019】
しかし、液滴吐出が可能な高駆動力（高性能）の圧電体素子を得るには、通常８５０℃程度の形成温度が必要であり、先行して形成したＣＭＯＳ素子を破壊してしまう。ＣＭＯＳ素子の破壊は、具体的には例えば、ＰＭＯＳ及びＮＭＯＳの閾値電圧シフトによる動作不良、メタル配線の溶出や断線、絶縁層の亀裂や絶縁破壊などである。一方で圧電体素子の形成温度を通常より低くした場合、圧電体素子は所望の圧電性能（圧電特性）を示さない。
【0020】
ＣＭＯＳ素子と圧電体素子を同一の基板上に形成するには、適宜工夫が必要であり、本発明者は鋭意検討を行った。ＣＭＯＳ素子を形成した後に、圧電体素子を形成する場合、ＣＭＯＳ素子への配線（例えばメタル配線と層間絶縁膜）に対するダメージを避けるためには、形成温度を例えば５００℃以下にして圧電体素子を形成する必要があると考えられる。しかし、このような形成温度で圧電体素子を形成した場合、圧電特性が低下してしまう。
【0021】
そこで、ＣＭＯＳ素子を形成した後、ＣＭＯＳ配線を形成する前に、形成温度を所定の範囲にして圧電体素子を形成するようにした。製造の条件を適宜検討したところ、ＣＭＯＳ素子と圧電体素子を同一の基板に形成した場合でも、所望のＣＭＯＳ動作ができ、良好な圧電特性が得られる構成を見出した。
【0022】
また、ＣＭＯＳ素子と圧電体素子を同一の基板に形成し、更に良好なＣＭＯＳ動作と良好な圧電特性を可能にするためには、製造方法についても工夫が必要である。製造方法の詳細については後述するが、本発明の製造方法では、例えば、従来の製造方法における工程の順番を変えるなどの工夫を行っている。本発明の製造方法では、ＣＭＯＳ素子を形成した後に、圧電体素子を形成し、その後、ＣＭＯＳ素子への配線を形成している。これにより、ＣＭＯＳ素子やＣＭＯＳ素子への配線に対するダメージを避けることができる。このような製造方法の場合、例えば絶縁膜の厚みに所定の関係が生じる。更に、圧電体素子を形成する際に、適切な条件の高温短時間加熱処理（ＲＴＰ、ＲＴＡ）工程を追加することで、ＣＭＯＳ諸特性を維持したまま、圧電体特性の向上が図れることを見出した。
【0023】
本発明によって得られる圧電体装置は、ＣＭＯＳ素子と圧電体素子が同一の基板に形成され、前記圧電体素子は、下部電極層、圧電体層及び上部電極層を有し、前記基板は、前記下部電極層を挟んで前記圧電体層と反対側に空隙部を有し、前記下部電極層の下側に形成された第１の絶縁膜と、前記上部電極層の上側に形成された第２の絶縁膜とを有し、前記圧電体層下の前記第１の絶縁膜の厚みは、前記圧電体層上の前記第２の絶縁膜の厚みよりも薄くなっている。
【0024】
本発明によれば、ＣＭＯＳ素子と圧電体素子を同一基板に有し、ＣＭＯＳ動作と良好な圧電特性を両立した圧電体装置を製造することができる。本発明の圧電体装置は、ＣＭＯＳ素子の諸特性を確保でき、ＣＭＯＳ素子動作を維持しながら、良好な駆動力を有する良好な圧電特性が得られる。
【0025】
図１は、本発明により得られる圧電体装置の一例を説明するための概略図である。
本例の圧電体装置では、ＣＭＯＳ素子１２０と圧電体素子１６０が同一のシリコン基板１００上に形成されている。シリコン基板１００としては、Ｐ型基板であってもよいし、Ｎ型基板であってもよい。本例ではＰ型基板としている。
本例の圧電体装置では、ＣＭＯＳ素子１２０と圧電体素子１６０が同一のシリコン基板１００上に形成されている。シリコン基板１００としては、Ｐ型基板であってもよいし、Ｎ型基板であってもよい。本例ではＰ型基板としている。
【0026】
本例におけるＣＭＯＳ素子１２０は、Ｎウェル１１１、ゲート酸化膜１１３、ゲート電極１１４、ソース電極１１６ａ、ドレイン電極１１６ｂ、基板電極１１７を有している。本例では、ＣＭＯＳ素子１２０と、配線層とを区別しており、ＣＭＯＳ素子１２０と、配線層の一部とを含む部分をＣＭＯＳコンポーネント１４０としている。
【0027】
Ｎウェル１１１は、ＣＭＯＳ用ウェルである。ＣＭＯＳ用ウェルとしては、Ｎウェルとしてもよいし、Ｐウェルとしてもよい。本例では、Ｎウェルとしている。
【0028】
フィールド酸化膜１１２は、素子分離絶縁膜である。ＣＭＯＳ素子１２０には、フィールド酸化膜１１２を含めてもよいし、含めなくてもよい。
【0029】
ＣＭＯＳは、ＮＭＯＳとＰＭＯＳの組み合わせで構成される。本例における図では便宜上、ＰＭＯＳだけを記載し、ＮＭＯＳに関わるものを省略している。
【0030】
ゲート電極１１４には、サイドウォールが形成されており、ここでは、符号１１５の図示を省略している。ゲート電極１１４は不純物拡散をしていない。
【0031】
ソース電極１１６ａ、ドレイン電極１１６ｂ、基板電極１１７は、例えば高濃度不純物イオン注入を行うことにより形成され、不純物拡散層などと称してもよい。図中、ソース電極１１６ａとドレイン電極１１６ｂは逆であってもよい。
【0032】
配線層としては、図中、コンタクトホール１３２、メタル配線１３５、層間絶縁膜が図示されている。層間絶縁膜は、メタル配線１３５の間に形成される。ここでは、層間絶縁膜の符号を省略している。
【0033】
配線層は、例えば、積層構造にすることができる。例えば、コンタクトホール、１層目のメタル配線（メタル１）、絶縁層間膜（層間膜１）、スルーホール、２層目のメタル配線（メタル２）、・・・、絶縁層間膜（層間膜ｎ）、スルーホール、ｎ層目のメタル配線（メタルｎ）等を順次形成することで配線層を形成することができる。本例では、２層のメタル配線１３５としている。
【0034】
コンタクトホール１３２は、ゲート電極１１４、ソース電極１１６ａ、ドレイン電極１１６ｂ、基板電極１１７への電気的コンタクトを得るために設けている。また、スルーホールは、メタル配線間の電気的コンタクトを得るために設けている。
【0035】
配線に用いる金属としては、例えばアルミニウム系の材料を用いることができる。また、低抵抗で、より高温にも耐える銅系の材料も用いることができる。本発明では、これらに限られず、他にも適宜用いることができる。
【0036】
絶縁層間膜としては、ＣＶＤ法によるシリコン酸化膜が一般的に使用される。防湿性の高いシリコン窒化膜も代替層、あるいは追加層としてよく使用されている。本発明では、これらに限られず、他にも適宜用いることができる。
【0037】
本例における圧電体素子１６０は、下部電極層１６１、圧電体層１６２及び上部電極層１６３を有している。圧電体素子１６０は、メタル配線１３５を介してＣＭＯＳ素子１２０と接続されている。図中、メタル配線１３５と下部電極層１６１とが接続されているが、これに限られるものではなく、メタル配線１３５と上部電極層１６３とが接続されてもよい。
【0038】
図中、変位部１７５が破線で図示されている。変位部１７５は、圧電体素子１６０が形成されていない領域であり、圧電体素子１６０に電圧を印加した際に大きく変形、変位する部分である。変位部１７５が変形することで、振動領域１８１が振動する。
【0039】
下部電極層１６１及び上部電極層１６３としては、例えば白金（Ｐｔ）を用いることができるが、これに限定されるものではなく、導電性の金属材料等を用いることができる。下部電極層１６１と上部電極層１６３は、同一の材料であってもよいし、異なる材料であってもよい。
【0040】
下部電極層を第１電極などと称してもよく、上部電極層を第２電極などと称してもよい。また、下部電極層を共通電極とし、上部電極層を個別電極としてもよいし、下部電極層を個別電極とし、上部電極を個別電極としてもよい。
【0041】
圧電体層１６２には、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）、ＫＮＮ（ニオブ酸カリウムナトリウム）、窒化アルミニウム、酸化亜鉛等を用いることができる。圧電体層１６２には、ＰＺＴを用いることが好ましい。
【0042】
圧電体層１６２の形成方法は、特に制限されるものではなく、適宜選択することができる。ＰＺＴの場合はゾルゲル法やスパッタ法が一般的であるが、ＣＶＤ（Chemical Vapor Deposition）法であってもよいし、これらに限るものでもない。
【0043】
シリコン基板１００は、下部電極層１６１を挟んで圧電体層１６２と反対側に空隙部１９０を有している。空隙部１９０が設けられていることにより、振動領域１８１が振動できる。圧電体装置が液体吐出ヘッドや液体吐出装置である場合、空隙部１９０は液室である。空隙部１９０は、例えば、シリコン基板１００に開けられた円筒状の開口である。
【0044】
下部電極層１６１と上部電極層１６３との間に駆動電圧を印加することで、圧電体層１６２に機械的変形が生じる。駆動電圧の周期変動によって所定の周波数の振動を生じさせることで、振動領域１８１が振動し、超音波を生じさせたり、液体吐出ヘッドの場合には液滴を吐出させたりする。
【0045】
本例の圧電体装置は、下部電極層１６１の下側に形成された第１の絶縁膜１７１と、上部電極層１６３の上側に形成された第２の絶縁膜１７２とを有している。また、圧電体層１６２下の第１の絶縁膜１７１の厚みは、圧電体層１６２上の第２の絶縁膜１７２の厚みよりも薄くなっている。圧電体装置の製造方法の詳細については後述するが、本発明では、シリコン基板１００にＣＭＯＳ素子１２０を形成し、圧電体素子１６０を形成した後に、配線層を形成している。このような順番で製造することにより、圧電体層１６２下の第１の絶縁膜１７１の厚みは、圧電体層１６２上の第２の絶縁膜１７２の厚みよりも薄くなる。なお、「圧電体層下の」及び「圧電体層上の」と規定しているのは、絶縁膜の厚みを比較する場所を明確にするためである。
【0046】
本発明の圧電体装置の製造方法は、ＣＭＯＳ素子への配線層を形成した後に圧電体素子を形成するといった従来の製造方法とは異なっている。本発明の圧電体装置の製造方法は、ＣＭＯＳ素子を形成した後に、圧電体素子を形成し、その後に配線層を形成している。本発明のような製造方法の場合、下記に述べる理由により、第２の絶縁膜１７２（上部絶縁膜）が第１の絶縁膜１７１（下部絶縁膜）よりも厚くなる。例えば、第２の絶縁膜１７２は第１の絶縁膜１７１よりも数倍の厚みを持たせて作製される。
【0047】
ＣＭＯＳ素子と圧電体素子を同一基板に作製し、更に、圧電体素子を形成した後にＣＭＯＳ素子への配線層を形成する場合、ＣＭＯＳ素子への配線層における層間絶縁膜を形成する際に、同時に圧電体素子上にも層間絶縁膜を形成するための層が形成される。圧電素子の保護絶縁膜もあわせると、圧電体素子上の絶縁膜の厚みが厚くなる。このような理由により、本発明では第２の絶縁膜（上部絶縁膜）が第１の絶縁膜（下部絶縁膜）よりも厚くなる、換言すると、第１の絶縁膜が第２の絶縁膜よりも薄くなる。後述の図３～図５でも若干説明しているが、圧電体方式で振動板を振動させる場合、上部絶縁膜と下部絶縁膜のうち、どちらか一方を厚くする（薄くする）必要がある。両者が同じ厚みであると、振動させることができない。このため、第１の絶縁膜の厚みと第２の絶縁膜の厚みが異なっている。
【0048】
このとき、第１の絶縁膜を第２の絶縁膜よりも厚くすることでも振動は可能であると考えられる。しかし、第１の絶縁膜を第２の絶縁膜よりも厚くしようとすると、ＣＭＯＳ素子への配線層における層間絶縁膜を形成する際に、同時に圧電体素子上にも層間絶縁膜を形成するための層が形成されるため、振動領域におけるトータルの絶縁膜の厚みが増加してしまう。このため、第１の絶縁膜を第２の絶縁膜よりも厚くしようとすると、振動領域におけるトータルの絶縁膜の厚みが増加し、良好な変位量を確保できず、良好な圧電特性が得られない。特に、ノズル板振動方式の液体吐出ヘッドにした場合、良好な液滴吐出動作が行いにくくなる。
【0049】
第１の絶縁膜１７１及び第２の絶縁膜１７２としては、適宜選択することができ、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸化膜とシリコン窒化膜の積層膜などを用いることができる。第１の絶縁膜１７１及び第２の絶縁膜１７２としては、例えば、ＣＶＤ法によるシリコン酸化膜が一般的に使用される。防湿性の高いシリコン窒化膜も代替層、あるいは追加層としてよく使用されている。本発明では、これらに限られず、他にも適宜用いることができる。
【0050】
なお、振動領域１８１における第１の絶縁膜１７１、第２の絶縁膜１７２及び圧電体素子１６０を有する部分を振動板などと称してもよい。振動板は、圧電特性に影響する部分であり、圧電特性は、圧電体素子１６０の特性（圧電特性、剛性、各種寸法等）だけでなく、第１の絶縁膜１７１や第２の絶縁膜１７２の膜厚や材質にも影響される。
【0051】
本発明により得られる圧電体装置は、液体吐出ヘッドだけでなく、様々な目的に利用できる。本発明は、液体吐出装置を開発する過程において得られたものであるが、本発明の技術の適用範囲は、液体吐出装置に限るものではない。本発明により得られる圧電体装置は、従来よりも高駆動力な圧電体装置にすることができ、その適用範囲は液体吐出装置に限られない。本発明により得られる圧電体装置は、例えば、少量の液体を精密に輸送させるマイクロ輸液ポンプ、プロジェクター等の光学系（偏向）デバイス、超音波（発生、検出、振動）系デバイス、補聴器等、多岐にわたる小型デバイス、機能デバイス等への展開が可能である。この他にも例えば、医療用の超音波診断装置などにも展開が可能である。
【0052】
図２は、本発明における圧電体素子１６０の他の例を示す図である。
本例では、圧電体層１６２をドーム状にしている。また、本例では、上部電極層１６３の上部に層間絶縁層１７８が設けられている。また、第２の絶縁膜１７２は、信号線１７９を保護する機能も有する。例えば、圧電体素子１６０はアレイ状に配列され、信号線１７９によってそれぞれの圧電体素子１６０が電気的に接続されている。本例では、圧電体素子１６０の中心軸をＯで図示している。空隙部１９０は、例えば、シリコン基板１００に開けられた円筒状の開口である。
本例では、圧電体層１６２をドーム状にしている。また、本例では、上部電極層１６３の上部に層間絶縁層１７８が設けられている。また、第２の絶縁膜１７２は、信号線１７９を保護する機能も有する。例えば、圧電体素子１６０はアレイ状に配列され、信号線１７９によってそれぞれの圧電体素子１６０が電気的に接続されている。本例では、圧電体素子１６０の中心軸をＯで図示している。空隙部１９０は、例えば、シリコン基板１００に開けられた円筒状の開口である。
【0053】
このように、本発明では、圧電体素子における圧電体層の形状等を適宜変更することができる。図２に示す例においても、第１の絶縁膜１７１は第２の絶縁膜１７２よりも薄くなっている。
【0054】
図３～図５は、圧電体装置における振動について模式的に説明する図である。
まず図３について説明する。図中、圧電体素子３６０、基盤層３７０が模式的に図示されており、振動板３８０は圧電体素子３６０と基盤層３７０を含み、基盤層３７０は絶縁膜を含む。圧電体素子３６０の上下電極間に正又は負の電圧を与えることで、圧電体素子３６０に圧縮応力と引張応力が生じる。このように圧縮応力と引張応力が生じることで、基板の振動板３８０が上下に屈曲する。
まず図３について説明する。図中、圧電体素子３６０、基盤層３７０が模式的に図示されており、振動板３８０は圧電体素子３６０と基盤層３７０を含み、基盤層３７０は絶縁膜を含む。圧電体素子３６０の上下電極間に正又は負の電圧を与えることで、圧電体素子３６０に圧縮応力と引張応力が生じる。このように圧縮応力と引張応力が生じることで、基板の振動板３８０が上下に屈曲する。
【0055】
図３（ａ）は、圧縮応力が生じた場合を模式的に示しており、図中の破線と矢印は、振動板３８０の変形方向を模式的に示している。図３（ｂ）は、引張応力が生じた場合を模式的に示している。図３に示すように、基盤層３７０が圧電体素子３６０の下側にある場合、圧縮応力が生じると振動板３８０は上側に変形し、引張応力が生じると振動板３８０は下側に変形する。
【0056】
次に、図４について説明する。図４は、図３と異なり、基盤層３７０が圧電体素子３６０の上側に設けられている。図４（ａ）は、圧縮応力が生じた場合を模式的に示しており、図４（ｂ）は、引張応力が生じた場合を模式的に示している。図４に示すように、基盤層３７０が圧電体素子３６０の上側にある場合、圧縮応力が生じると振動板３８０は下側に変形し、引張応力が生じると振動板３８０は上側に変形する。
【0057】
すなわち、図３と図４における振動板３８０は逆の変形となる。図３と図４に示すような振動方式は、振動板ベント方式などとも称される。振動板ベント方式は、内包される圧電体素子の変位によって振動板（振動領域）を上下に屈曲させて振動させる方式である。本発明では、このような振動板ベント方式を採用している。本発明のような振動板ベント方式の場合、振動板３８０の基盤層３７０と圧電体素子３６０の位置関係によって振動変位の方向が異なる。
【0058】
次に、図５について説明する。図５は、図３と図４よりも圧電体素子１６０の層構成を詳細に図示しており、また第１の絶縁膜１７１と第２の絶縁膜１７２を図示している。図５（ａ）は、第１の絶縁膜１７１が第２の絶縁膜１７２よりも厚くなっており、これは、図４のように基盤層３７０が圧電体素子３６０の下側にある場合と同様に考える。図５（ｂ）は、第１の絶縁膜１７１が第２の絶縁膜１７２よりも薄くなっており、これは、図３のように基盤層３７０が圧電体素子３６０の上側にある場合と同様に考える。
【0059】
図５（ａ）では、第１の絶縁膜１７１が第２の絶縁膜１７２よりも厚くなっている。図５（ｂ）では、第１の絶縁膜１７１が第２の絶縁膜１７２よりも薄くなっている。図５（ｂ）に示す例は、図１に示す例に該当する。上述したように、本発明により得られる圧電体装置では、従来の製造方法と異なっており、例えば、第１の絶縁膜１７１（下部絶縁膜）よりも第２の絶縁膜１７２（上部絶縁膜）の方が厚くなる。
【0060】
図中の破線で示す変位部１７５は、駆動時（屈曲時）に他の部分よりも大きな変形をする部分である。第１の絶縁膜１７１、圧電体素子１６０、第２の絶縁膜１７２、変位部１７５それぞれの構成が振動諸特性に影響を与える。詳細な説明は省略するが、第１の絶縁膜１７１、圧電体素子１６０、第２の絶縁膜１７２、変位部１７５の膜厚、剛性、内部応力、各種寸法（幅、長さ、形状等）等を考慮して設計を行う。これらは、振動諸特性に大きな影響を及ぼすことが分かっており、シミュレーションやショートループ実験を通して適切な事前設計が必要である。
【0061】
なお、圧電体方式で振動板を振動させる場合、上部絶縁膜と下部絶縁膜のうち、どちらか一方を厚くする（薄くする）必要がある。両者が同じ厚みであると、振動させることができない。そのため、図３～図５の（ａ）と（ｂ）とでは、上部絶縁膜と下部絶縁膜のうち、どちらか一方を厚く（薄く）している。
【0062】
（液体吐出ヘッド）
本発明により得られる液体吐出ヘッドは、本発明により得られる圧電体装置を備え、液体を吐出するノズル孔（ノズル）を有している。
本発明によれば、ＣＭＯＳ素子と圧電体素子を同一基板に有し、ＣＭＯＳ動作と液滴吐出動作を両立した液体吐出ヘッドを得ることができる。本発明の液体吐出ヘッドは、ＣＭＯＳ素子の諸特性を確保でき、ＣＭＯＳ素子動作を維持しながら、液滴吐出が可能な圧電性能（駆動力）を得ることができる。
本発明により得られる液体吐出ヘッドは、本発明により得られる圧電体装置を備え、液体を吐出するノズル孔（ノズル）を有している。
本発明によれば、ＣＭＯＳ素子と圧電体素子を同一基板に有し、ＣＭＯＳ動作と液滴吐出動作を両立した液体吐出ヘッドを得ることができる。本発明の液体吐出ヘッドは、ＣＭＯＳ素子の諸特性を確保でき、ＣＭＯＳ素子動作を維持しながら、液滴吐出が可能な圧電性能（駆動力）を得ることができる。
【0063】
本発明により得られる液体吐出ヘッドの一例を説明する前に、液体吐出ヘッドにおける吐出方式について説明する。図６は、圧電体方式の液体吐出ヘッドの吐出原理を説明する図である。図６（ａ）は、ノズル板振動方式を説明するための概略図であり、図６（ｂ）は、一般的に広く用いられている従来吐出方式を説明するための概略図である。
【0064】
図６（ａ）に示す例において、振動板２８０は、例えば圧電体素子２６０、振動板基盤層２７０、ノズル２５０を有している。圧電体素子２６０は、ノズル２５０の周囲に形成されている。液体（例えばインク）は、インク流路２９５を介して個別液室２９０に流れる。圧電体素子２６０が駆動することにより、振動板２８０が図中の矢印のように変位し、個別液室２９０内のインクが液滴としてノズル２５０から吐出される。
【0065】
振動板２８０はノズルを有しているため、ノズル板などと称してもよい。このように、ノズルを有する振動板（ノズル板）が振動することで液体が吐出されるため、図６（ａ）に示す例における吐出方式はノズル板振動方式、ノズル板振動型方式などと称される。
【0066】
一方、図６（ｂ）に示す従来吐出方式において、振動板２８０は、振動板基盤層２７０と、振動板基盤層２７０に形成された圧電体素子２６０とを有しているが、ノズル２５０が形成されていない。個別加圧液室２９１は、ノズル２５０が形成されたノズルプレート２５１（ノズル板）と、ノズルプレート２５１に対向する振動板２８０とを有する。インクは流体抵抗２９６を介して個別加圧液室２９１に導入される。
【0067】
従来吐出方式では、圧電体素子２６０に電圧（駆動電圧）を印加し、振動板２８０を図中の矢印のように振動させ、個別加圧液室２９１内のインクを加圧する。これにより、ノズル２５０からインクが吐出される。
【0068】
従来吐出方式では、インクを吐出するために大きな加圧力が必要であり、圧電体素子は高い圧電性能（高い駆動力）が求められる。これまで、圧電体素子にはバルク（固体）のＰＺＴ（チタン酸ジルコン酸鉛）素子が広く用いられてきたが、近年では薄膜ＰＺＴの圧電性能が向上し、薄膜ＰＺＴが広く用いられるようになった。また、最近では、非鉛のＫＮＮ（ニオブ酸カリウムナトリウム）という材料で高い圧電性能を示すことが分かっており、その活用が始まっている。インクの加圧方法については、圧力共振を使うなど複雑な吐出メカニズムが存在するが、ここでは詳細な説明を省略する。
【0069】
従来より、図６（ｂ）に示す従来吐出方式の液体吐出装置が広く用いられてきたが、図６（ａ）に示すノズル板振動方式については、実用化、上市された例は少ない。その理由は明確ではないが、従来良く用いられていたバルクＰＺＴの加工性に課題が多かったこと、ＰＺＴを用いた圧電体素子がノズル面にあり、電極の実装に課題が多かったことなどが考えられる。
【0070】
ＰＺＴの加工性の課題については、近年の薄膜ＰＺＴ素子の実用化で解決でき、電極の実装の課題については、サーマルヘッドの電極実装の改良手法を適用することで、解決できるのではないかと考えられる。図６（ａ）に示す例に、薄膜ＰＺＴ素子とサーマルヘッドの電極実装の改良手法を適用すると、図６（ｂ）に示す例よりも、より小さい駆動力でも液滴吐出が可能になることが分かっている。
【0071】
具体的には例えば、図６（ａ）に示す例において、図６（ｂ）に示す例よりも、振動板基盤層２７０や圧電体素子２６０の厚さを薄くし、振動板２８０の剛性を大幅に小さくし、圧電体素子２６０への駆動電圧を数十分の一に小さくしても、インクの吐出が可能であることを確認した。これを言い換えると、従来吐出方式に比べて圧電体の圧電性能を数十分の一に低下させても、ノズル板振動方式であれば液滴吐出が可能である、ということを示している。
【0072】
ノズル板振動方式では、ノズルを有するノズル板が直接振動することにより、ノズル近傍の流体の慣性力を利用できるため、従来の吐出方式に比べて、低駆動力でのインクの吐出が可能と考えられる。本発明者は、ノズル板振動方式において振動板の駆動力を従来吐出方式の数十分の一程度に小さくしても、液滴吐出が可能になるということをシミュレーション及び実証実験にて確認した。とはいえ、その吐出原理には未だ不明な点が多く、ここでは詳細な説明を省略する。
【0073】
圧電体装置の説明で述べたように、ＣＭＯＳ素子と圧電体素子を同一の基板上に形成するには、適宜工夫が必要であり、本発明者は鋭意検討を行った。本発明の圧電体装置の製造方法は、ＣＭＯＳ素子への配線層を形成した後に圧電体素子を形成するといった従来の製造方法とは異なっている。本発明の圧電体装置の製造方法は、ＣＭＯＳ素子を形成した後に、圧電体素子を形成し、その後に配線層を形成している。このようにすることで、ＣＭＯＳ素子と圧電体素子を同一の基板上に形成でき、ＣＭＯＳ動作ができ、かつ、良好な圧電特性が得られる構成にすることができる。
【0074】
一方で、ＣＭＯＳ素子と圧電体素子を同一の基板上に形成し、ＣＭＯＳ動作ができる圧電体装置を液体吐出ヘッドに適用した場合でも、従来吐出方式であると良好な液滴吐出動作が得られにくいことがわかった。そこで鋭意検討を行い、ＣＭＯＳ素子を形成した後、ＣＭＯＳ配線を形成する前に、形成温度を所定の範囲にして圧電体素子を形成し、圧電体層を形成した後に所定の高温短時間加熱処理（ＲＴＰ）を行うことで所望のＣＭＯＳ動作と液滴吐出動作を両立できる条件を見出した。具体的に検討した内容は、例えば圧電体素子の形成温度をパラメータとして、圧電特性との関係、液滴吐出動作との関係を調べたことである。この検討結果については、製造方法や実施例などで説明する。
【0075】
本発明の液体吐出ヘッドは、ＣＭＯＳ素子と圧電体素子を同一基板に有し、ＣＭＯＳ動作と良好な液滴吐出動作を両立することができる。
また、本発明によれば、圧電体方式の利点を維持しながら、サーマル方式の利点も得ることができる。圧電体方式では、高駆動力（高粘度、大滴）・高インク自由度・高駆動耐久性といった利点が得られやすいが、小型・高密度・低コストといったサーマル方式の利点を同時に得ることが従来難しかった。本発明のように、ＣＭＯＳ素子と圧電体素子を同一基板に有する液体吐出ヘッドを実現することにより、更にノズル板振動方式とすることで、上記の利点を得ることができる。
また、本発明によれば、圧電体方式の利点を維持しながら、サーマル方式の利点も得ることができる。圧電体方式では、高駆動力（高粘度、大滴）・高インク自由度・高駆動耐久性といった利点が得られやすいが、小型・高密度・低コストといったサーマル方式の利点を同時に得ることが従来難しかった。本発明のように、ＣＭＯＳ素子と圧電体素子を同一基板に有する液体吐出ヘッドを実現することにより、更にノズル板振動方式とすることで、上記の利点を得ることができる。
【0076】
【0077】
本例では図示するように、圧電体素子１６０を貫通し、空隙部１９０に連通する貫通孔を有しており、前記貫通孔は、液体を吐出するノズル孔１５０である。空隙部１９０は、液体が供給され、液室、個別液室などと称してもよい。
【0078】
圧電体素子１６０は、ノズル孔１５０の周囲に形成されている。変位部１７５が変形することで、振動領域１８１が振動する。振動領域１８１における第１の絶縁膜１７１、第２の絶縁膜１７２及び圧電体素子１６０を有する部分を振動板もしくはノズル板と称してもよい。本例では、圧電体素子１６０が駆動することでノズル板が振動し、ノズル孔１５０から液滴が吐出される。このように、本例の液体吐出ヘッドは、ノズル板振動方式により液滴を吐出する。
【0079】
圧電体素子１６０を内包する振動板は、液滴吐出特性に大きく影響する部分である。液滴吐出特性は、圧電体素子１６０の特性（圧電特性、剛性、各種寸法等）だけでなく、第１の絶縁膜１７１（下部絶縁膜）や第２の絶縁膜１７２（上部絶縁膜）の膜厚、材質等にも影響される。
【0080】
図８は、本発明の液体吐出ヘッドの他の例を示す図である。図８に示す例は、図７に示す例に対して、インク接液膜１７６（接液膜）、ノズル撥水膜１７７（撥水膜）を配したものである。本例において、シリコン基板１００は、液体が接触する箇所にインク接液膜１７６を有し、液体が吐出される側の表面にノズル撥水膜１７７を有する。
【0081】
インク接液膜１７６は、液体と接触する箇所に設けられる。インク接液膜１７６は、例えば流路に設けられ、例えば空隙部１９０（液室）の内壁やノズル孔１５０の内壁に設けられる。インク接液膜１７６を有することにより、インク接触による各種機材の溶出や機材間の密着性低下等を防ぐことができる。
【0082】
インク接液膜１７６としては、例えば、接液耐性（インク耐性）の高いＴａＯｘ、ＨｆＯｘ等の金属酸化膜を用いることができる。またインク接液膜１７６としては、上記の他にも、上記の金属酸化膜とシリコン酸化膜（ＳｉＯｘ）との積層膜や混載膜を用いることができる。インク流路へのスムーズなインク導入を可能にするため、親液性（親インク性、親水性）の高い材料がより適切な場合があり、インク接液膜１７６をこのような積層膜や混載膜にすることでスムーズなインク導入が可能になる。以上の理由から、本例では、Ｔａ２Ｏ５とＳｉＯ２の混載膜を、ＡＬＤ（Atomic Layer Deposition）法を用いてアクチュエータ表面全面に成膜している。
【0083】
また、ノズル板振動方式の場合、空隙部１９０を閉塞空間にすることが必須ではなく、装置構成や工法が簡易化されるという利点もある。例えば図６（ｂ）に示すように、従来吐出方式では、液室２９１に至る経路中に流体抵抗２９６を設けて液室２９１を閉塞空間にする必要がある。この観点からすると、ノズル板振動方式の場合は、装置構成や工法を簡易化できる。
【0084】
一方、従来吐出方式のような閉塞空間は、毛細管現象を利用してインク導入を容易にするという利点がある。この観点からすると、ノズル板振動方式では、インク導入に関して不利となる場合が生じる。これを考慮すると、インク接液膜１７６として、親液性（親インク性、親水性）の材料を用いることが好ましい場合がある。
【0085】
また本例では、液体が吐出される側の表面にノズル撥水膜１７７（撥水膜）が設けられている。ノズル撥水膜１７７を用いることにより、ノズル板の液滴吐出側の表面の撥水性を高めることができ、インク吐出性が向上する。また、ノズル撥水膜１７７を用いることにより、ノズル板表面でのインク滞留、インク固着を防止することができる。
【0086】
ノズル撥水膜１７７としては、例えば、撥液性（撥インク性、撥水性）の高い、ＦＤＴＳ（ペルフルオロデシルトリクロロシラン）、ＦＯＴＳ（フルオロテトラヒドロオクチルジメチルクロロシラン）等の高分子材料を用いることができる。
【0087】
本例では、ＦＯＴＳをＭＶＤ（Molecular vapor deposition）法を用いてノズル板表面に均一に成膜している。ノズル板表面以外（例えばノズル孔内、インク液室内）にこの膜が成膜される場合があり、それを除去する対応を行うこともあるが、ここではその詳細な説明は省略する。また、ノズルワイピング（ノズル面のクリーニング）時の機械的ストレスへの耐久も求められるため、下地の機材との強度な密着性を得ることも重要とされている。
【0088】
本例のように、インク接液膜１７６とノズル撥水膜１７７を用いた液体吐出ヘッドは、インク充填性（インク流路へのインクの導入）に優れ、インク接液の耐久性に優れる。また、安定で良好なインク吐出特性を有し、ノズル板表面の清浄度維持と高い耐久性を有する。本例では、より高品質な液体吐出ヘッドにすることができる。
【0089】
【0090】
ＣＭＯＳ素子及び圧電体素子が形成された基板に対して、ノズル孔１５０を有するノズル板２００を接合し、空隙部１９０をノズル孔１５０に連通する液室（個別液室などと称してもよい）にすることで、本例の液体吐出ヘッドを得ることができる。
【0091】
従来吐出方式で吐出し、ＣＭＯＳ素子と圧電体素子を同一基板に形成した液体吐出ヘッドでは、ＣＭＯＳ動作と液滴吐出動作の両立が難しい。しかし、製造条件を適宜選択することで、従来吐出方式であってもＣＭＯＳ動作と液滴吐出動作を両立とした液体吐出ヘッドにすることができる。このようにするには、下記の製造方法でも説明するが、例えば、圧電体素子形成工程で所定の関係を満たす高温短時間加熱処理を行い、６００℃以上８００℃以下の温度で圧電体層１６２を形成することが好ましい。
【0092】
従来吐出方式の場合、ノズル板振動方式とは吐出原理が異なり、液滴を吐出するためには、振動板変位時に空隙部１９０（液室）内の圧力を十分に高める必要がある。このためには、例えば液体抵抗部１９６を設け、液体の逆流を抑制する必要がある。
【0093】
本例においても、上述のインク接液膜１７６とノズル撥水膜１７７を有していてもよい。
【0094】
（圧電体装置の製造方法及び液体吐出ヘッドの製造方法）
次に、本発明の圧電体装置の製造方法及び液体吐出ヘッドの製造方法について説明する。本発明の圧電体装置の製造方法は、
基板にＣＭＯＳ素子を形成するＣＭＯＳ素子形成工程と、
前記基板に、下部電極層、圧電体層及び上部電極層を有する圧電体素子を形成する圧電体素子形成工程と、
前記ＣＭＯＳ素子の配線層及び前記圧電素子の配線層を形成する配線層形成工程と、
前記基板における前記下部電極層を挟んで前記圧電体層と反対側に空隙部を形成する空隙部形成工程と、を含み、
前記ＣＭＯＳ素子と前記圧電体素子は、同一の基板に形成されており、
前記ＣＭＯＳ素子形成工程、前記圧電体素子形成工程、前記配線層形成工程、前記空隙部形成工程の順に行い、
前記ＣＭＯＳ素子形成工程における前記ＣＭＯＳ素子を形成する熱処理のうちの最後の熱処理の温度をＴ１［℃］とし、
前記圧電体素子形成工程は、前記Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で前記圧電体層を形成するとともに、前記圧電体層を形成した後に、前記圧電体層に対して前記Ｔ２よりも高い温度Ｔ３［℃］でＲＴＰ（Rapid Thermal Process）を行う
ことを特徴とする。
次に、本発明の圧電体装置の製造方法及び液体吐出ヘッドの製造方法について説明する。本発明の圧電体装置の製造方法は、
基板にＣＭＯＳ素子を形成するＣＭＯＳ素子形成工程と、
前記基板に、下部電極層、圧電体層及び上部電極層を有する圧電体素子を形成する圧電体素子形成工程と、
前記ＣＭＯＳ素子の配線層及び前記圧電素子の配線層を形成する配線層形成工程と、
前記基板における前記下部電極層を挟んで前記圧電体層と反対側に空隙部を形成する空隙部形成工程と、を含み、
前記ＣＭＯＳ素子と前記圧電体素子は、同一の基板に形成されており、
前記ＣＭＯＳ素子形成工程、前記圧電体素子形成工程、前記配線層形成工程、前記空隙部形成工程の順に行い、
前記ＣＭＯＳ素子形成工程における前記ＣＭＯＳ素子を形成する熱処理のうちの最後の熱処理の温度をＴ１［℃］とし、
前記圧電体素子形成工程は、前記Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で前記圧電体層を形成するとともに、前記圧電体層を形成した後に、前記圧電体層に対して前記Ｔ２よりも高い温度Ｔ３［℃］でＲＴＰ（Rapid Thermal Process）を行う
ことを特徴とする。
【0095】
上記において、前記ＣＭＯＳ素子を形成する熱処理は、高温熱処理とすることが好ましく、最後の熱処理としては、高温熱処理とすることが好ましい。そのため、上記において、前記ＣＭＯＳ素子形成工程における前記ＣＭＯＳ素子を形成する高温熱処理のうちの最後の高温熱処理の温度、とすることが好ましい。以下、高温熱処理と記載して説明する。
【0096】
従来の製造方法では、ＣＭＯＳ素子と圧電体素子を同一基板に形成する場合、圧電体素子を形成する際にＣＭＯＳ素子への配線（例えばメタル配線と層間絶縁膜）がダメージを受け、ＣＭＯＳ動作が正常に行えなかった。ＣＭＯＳ素子を形成した後に、圧電体素子を形成する場合、ＣＭＯＳ素子への配線に対するダメージを避けるためには、例えば形成温度を５００℃以下にして圧電体素子を形成する必要があると考えられる。しかし、このような形成温度で圧電体素子を形成した場合、圧電特性が著しく低下し、たとえノズル板振動方式であっても、液滴吐出動作ができないことが分かった。
【0097】
本発明では、液滴吐出用のノズル孔が形成される基板において、ＣＭＯＳ素子を形成した後、圧電体素子や配線を適切な順番、適切な条件で作り込む。これにより、ＣＭＯＳ素子と圧電体素子を同一基板に有し、ＣＭＯＳ動作と良好な圧電特性を両立した圧電体装置を得ることができる。また、本発明によれば、ＣＭＯＳ素子と圧電体素子を同一基板に有し、ＣＭＯＳ動作と圧電特性を両立した圧電体装置を製造できるとともに、このような圧電体装置を製造する際における圧電体素子の形成温度の選択性を広げることが可能になる。
【0098】
また、本発明によれば、高出力（高粘度、大滴）・高インク自由度・高駆動耐久性といった圧電体方式の利点と、小型・高密度・低コストといったサーマル方式の利点を備えた液体吐出ヘッドの提供が可能になる。
【0099】
図１０は、本発明の圧電体装置の製造方法の一例を説明するためのフローチャートである。本例では、ＣＭＯＳ素子形成工程（Ｓ１００）、圧電体素子形成工程（Ｓ１１０）、配線層形成工程（Ｓ１２０）、空隙部形成工程（Ｓ１３０）の順に行う。また、必要に応じてその他の工程を行ってもよい。
【0100】
ＣＭＯＳ素子と圧電体素子を同じ基板上に形成する場合、重金属やアルカリ等による半導体製造ラインへの汚染を避けるという工程管理上の観点を考慮する必要がある。そのため、ＣＭＯＳ素子を先に形成し、その後に圧電体素子を形成する必要がある。このようなことを考慮して、ＣＭＯＳ素子形成工程を先に行い、圧電体素子形成工程を後に行っている。
【0101】
また、ＣＭＯＳ素子と同一基板上に圧電体素子を形成する場合、ＣＭＯＳ素子の諸特性を確保するため、ＣＭＯＳ素子の形成温度よりも低い温度で圧電体素子を形成する必要がある。ＰＺＴ薄膜素子等の圧電体素子は、通常８５０℃程度の温度で形成される。ＣＭＯＳ素子の形成温度よりも低い温度、例えば７５０℃で形成すると、圧電特性（圧電定数、圧電変位量、駆動力）が大きく低下する。
【0102】
一般的に、ＣＭＯＳ一体型の機能デバイスを作製する場合、ＣＭＯＳ素子への配線を形成してから機能デバイスの部分を作製する。しかし、ＣＭＯＳへの配線は、通常３００℃～４００℃程度の温度で作製される場合が多く、高くても５００℃程度以下である。そのため、ＣＭＯＳ素子への配線を形成した後に圧電体素子を形成すると、配線がダメージを受けてしまい、ＣＭＯＳ動作ができない機能デバイスになってしまう。
【0103】
ＣＭＯＳ素子への配線の材料や層間絶縁膜の材料やその製造方法によっても異なるが、通常、ＣＭＯＳ素子への配線は３５０℃前後で作製される場合が多い。そのため、配線を形成した後に圧電体素子を形成する場合、配線の溶出や断線、層間絶縁膜の亀裂や絶縁破壊等が生じないようにするには、圧電体素子を５００℃程度以下の軽負荷の熱処理で行う必要が生じてしまう。しかし、圧電体素子を低い温度で作製すると、良好な圧電特性が得られない。
【0104】
そこで本発明では、配線層形成工程を圧電体素子形成工程の後に行うことにより、圧電体の形成温度領域を、配線層形成工程における形成温度よりも高くでき、かつ、ＣＭＯＳ素子形成工程よりも低い温度領域で実施できるようにした。このようなことから、配線層形成工程は圧電体素子形成工程よりも後に行っている。
【0105】
また、本発明における圧電体素子形成工程では、ＣＭＯＳ素子形成工程におけるＣＭＯＳ素子を形成する高温熱処理のうちの最後の高温熱処理の温度をＴ１［℃］としたとき、Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で圧電体層を形成している。これにより、圧電体層を形成する際に、ＣＭＯＳ素子に対するダメージを確実に防ぐことができ、ＣＭＯＳ素子の劣化を防ぐことができる。
【0106】
更に本発明者は鋭意検討を行ったところ、圧電体素子形成工程において、圧電体層を形成した後などの所定のタイミングで所定の高温短時間加熱処理（下記ＲＴＰ）を行うことにより、ＣＭＯＳ動作と良好な圧電特性の両立が可能となる圧電体層の成膜温度の下限を１００℃程度低減できることが分かった。これは、ＣＭＯＳ動作と圧電特性を両立した圧電体装置の製造において、圧電体素子の形成温度の選択性を広げることができるという知見である。
【0107】
従って本発明における圧電体素子形成工程では、圧電体層を形成した後に、所定の高温短時間加熱処理を行っている。このような高温加熱処理を行うことにより、Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で圧電体層を形成した場合においても、所望の結晶性を有する圧電体層にすることができ、圧電特性が損なわれることを防ぐことができ、ＣＭＯＳ諸特性を維持したまま、圧電特性を向上させることができる。そして、本発明によれば、ＣＭＯＳ動作と圧電特性を両立した圧電体装置を製造できるとともに、このような圧電体装置を製造する際における圧電体素子の形成温度の選択性を広げることができる等、製造方法の設計の選択性を広げることができる。
【0108】
なお、圧電体素子形成工程における高温短時間加熱処理は、ポストアニールの一例であり、ＲＴＰ（Rapid Thermal Process）、ＲＴＡ（Rapid Thermal Anneal）などとも称する。圧電体素子形成工程における前記ＲＴＰは、例えば数秒から数十秒行う。設定温度によっては数分とする場合もある。
【0109】
圧電体素子形成工程におけるＲＴＰは、圧電体層を形成した後に、圧電体層に対して前記Ｔ２よりも高い温度Ｔ３［℃］で加熱を行う。Ｔ３は、
Ｔ１－１００［℃］≦Ｔ３≦Ｔ１＋２００［℃］
を満たすことが好ましい。この場合、ＣＭＯＳ素子の劣化を抑制でき、また圧電体素子の圧電特性を向上させることができる。
Ｔ１－１００［℃］≦Ｔ３≦Ｔ１＋２００［℃］
を満たすことが好ましい。この場合、ＣＭＯＳ素子の劣化を抑制でき、また圧電体素子の圧電特性を向上させることができる。
【0110】
ＣＭＯＳ素子を形成する高温熱処理のうちの最後の高温熱処理とは、適宜選択することが可能であるが、例えば、ＣＭＯＳ特性値（閾値電圧等）に影響する最後の高温の熱処理、ＣＭＯＳ特性値（閾値電圧等）を調整する最後の高温の熱処理が挙げられる。この他にも、ＣＭＯＳ素子を形成する高温熱処理のうちの最後の高温熱処理は、ＣＭＯＳ素子におけるＮＭＯＳ又はＰＭＯＳのソース電極とドレイン電極を形成する際の不純物拡散用熱処理が挙げられる。
【0111】
圧電体素子形成工程におけるＲＴＰを行うタイミングとしては、例えば、圧電体層が形成された後、上部電極層が形成される前に行う。
圧電体素子形成工程におけるＲＴＰを行うタイミングとしては、上記の他にも、例えば、上部電極層が形成された後、上部電極層上に他の層が形成される前に行う。
圧電体素子形成工程におけるＲＴＰを行うタイミングとしては、上記の他にも、例えば、上部電極層が形成された後、上部電極層上に他の層が形成される前に行う。
【0112】
本発明において、「圧電体層が形成された」とあるのは、例えば、スパッタ法で所定の膜厚まで圧電体の成膜が終了した時点、あるいはゾルゲル法で一連の「スピンコート＋乾燥や焼結の為の熱処理」のサイクルを数回～数十回繰り返して所定の膜厚まで圧電体の成膜が終了した時点をいう。
また、圧電体層を形成する場合、ＣＭＯＳ素子特性に影響を与えるような高温の温度領域で数分を超える長時間の熱処理をかけるのではなく、ＣＭＯＳ素子特性に影響を与えない程度の温度領域で成膜（通常は数分を超える長時間になる）することが重要である。その後に、高温ではあるが、数分あるいは数十秒以下の短時間で熱処理（ＲＴＰ）することにより、圧電体層の所望圧電体特性を確保する。
ＣＭＯＳ素子の閾値電圧等の特性値変化は、半導体結晶中の不純物(熱)拡散により発生するが、熱拡散には比較的長い拡散時間が必要であるため、数分あるいは数十秒以下の短時間であれば、この影響をほとんど受けない。
これが圧電体素子形成工程における加熱と、ＲＴＰにおける加熱とを区別する理由である。本件では、その効果の説明の為に、これらを区別して記載しているが、広義の視点から見れば、上記のＲＴＰは圧電体形成工程の一部とするのが一般的である。
また、圧電体層を形成する場合、ＣＭＯＳ素子特性に影響を与えるような高温の温度領域で数分を超える長時間の熱処理をかけるのではなく、ＣＭＯＳ素子特性に影響を与えない程度の温度領域で成膜（通常は数分を超える長時間になる）することが重要である。その後に、高温ではあるが、数分あるいは数十秒以下の短時間で熱処理（ＲＴＰ）することにより、圧電体層の所望圧電体特性を確保する。
ＣＭＯＳ素子の閾値電圧等の特性値変化は、半導体結晶中の不純物(熱)拡散により発生するが、熱拡散には比較的長い拡散時間が必要であるため、数分あるいは数十秒以下の短時間であれば、この影響をほとんど受けない。
これが圧電体素子形成工程における加熱と、ＲＴＰにおける加熱とを区別する理由である。本件では、その効果の説明の為に、これらを区別して記載しているが、広義の視点から見れば、上記のＲＴＰは圧電体形成工程の一部とするのが一般的である。
【0113】
また、本発明の製造方法においては、ＣＭＯＳ素子形成工程における形成温度と、圧電体素子形成工程における形成温度との関係を適宜調整することが好ましい。
所望の回路の要件によって、ＣＭＯＳ素子のデザインルールや製造プロセスは大きく異なる。ＣＭＯＳ動作、特に閾値電圧を左右するＣＭＯＳ素子形成工程における最後の高温加熱工程（例えば不純物拡散用熱処理）は、従来、９００℃、３０分以上の熱履歴で実施される場合が多い。ＣＭＯＳ素子を形成した後、これと同程度以上の熱履歴が加わると、ＣＭＯＳ素子はその諸特性を維持しにくくなる。例えば、ＣＭＯＳ素子の閾値電圧が仕様値から大きく外れ、回路が動作しなくなる。このようなことを考慮し、圧電体素子の形成温度についても検討している。
所望の回路の要件によって、ＣＭＯＳ素子のデザインルールや製造プロセスは大きく異なる。ＣＭＯＳ動作、特に閾値電圧を左右するＣＭＯＳ素子形成工程における最後の高温加熱工程（例えば不純物拡散用熱処理）は、従来、９００℃、３０分以上の熱履歴で実施される場合が多い。ＣＭＯＳ素子を形成した後、これと同程度以上の熱履歴が加わると、ＣＭＯＳ素子はその諸特性を維持しにくくなる。例えば、ＣＭＯＳ素子の閾値電圧が仕様値から大きく外れ、回路が動作しなくなる。このようなことを考慮し、圧電体素子の形成温度についても検討している。
【0114】
ＣＭＯＳ素子は、通常９００℃以上で形成されることが多い。ＣＭＯＳ形成後にこれと同程度の熱履歴を加えると、ＣＭＯＳ特性が変化（劣化）する。特に影響が大きいのが閾値電圧の変化である。検討の結果、ＣＭＯＳ素子を形成した後に、８００℃以下で圧電体素子を形成した場合、この閾値電圧がほとんど変化しないことが分かった。
【0115】
このようなことから、上記のように、ＣＭＯＳ素子形成工程で行われる最後の高温熱処理の温度よりも１００℃以上低い温度で圧電体層を形成することが好ましく、８００℃以下で圧電体層を形成することが好ましい。このようにすることで、ＣＭＯＳ動作が不良になることを防止できる。また、圧電体素子形成工程は、６００℃以上の温度で圧電体素子を形成することがより好ましい。この場合、圧電特性が不良になることを防止できる。
【0116】
図１１は、製造方法の条件によって諸特性に違いが生じることを説明するためのフローチャートの一例である。このフローチャートでは、液体吐出ヘッドを作製した場合を想定しており、また圧電体素子の形成温度の一例についても掲載している。
【0117】
まずＣＭＯＳ素子形成工程を行う（Ｓ１００）。次の工程として、圧電体素子を配線層よりも先に形成するか、後に形成するかの選択肢がある（Ｓ２０１）。圧電体素子を配線層よりも先に形成しない場合、本発明に含まれない比較例となる。
【0118】
圧電体素子を配線層よりも先に形成する場合（Ｓ２０１でＹＥＳの場合）において、圧電体素子形成工程で高温加熱処理（図中ＲＴＰ）を行うかどうかの選択肢がある（Ｓ２０２）。ＲＴＰを行わない場合、本発明に含まれない比較例となる。
【0119】
圧電体素子形成工程でＲＴＰを行う場合（Ｓ２０２でＹＥＳの場合）、圧電体層の形成温度Ｔ２［℃］を検討する。ＣＭＯＳ素子形成工程で行われる最後の高温熱処理の温度をＴ１［℃］としたとき、Ｔ２がＴ１よりも１００℃以上低くなるようにするかどうかを検討する。Ｔ２がＴ１よりも１００℃以上低くない場合、本発明に含まれない比較例となる。
【0120】
Ｓ２０１～Ｓ２０３の全てでＹＥＳの場合、圧電体層の形成温度Ｔ２［℃］を検討する。圧電体層の形成温度の調整について、ここでは一例を示すものであり、図示する例に制限されない。例えば、圧電体層の形成温度Ｔ２が６００℃以上８００℃以下の場合（Ｓ２０４でＹＥＳ）、圧電体素子形成工程Ａ（Ｓ１１０ａ）と配線層形成工程（Ｓ１２０）を経て得られた液体吐出ヘッドは、ＣＭＯＳ動作と液滴吐出動作が高レベルで両立できる。これは、（ａ）好適な実施例である。
【0121】
圧電体層の形成温度Ｔ２が６００℃未満である場合（Ｓ２０４で一方のＮＯの場合）、圧電体素子形成工程Ｃ（Ｓ１１０ｂ）と配線層形成工程（Ｓ１２０）を経て得られた液体吐出ヘッドは、ＣＭＯＳ動作と液滴吐出動作が両立できるものの、液滴吐出動作が劣ってしまう。これは、（ｂ）劣る実施例である。圧電体素子の形成温度が６００℃未満の場合、圧電体素子を十分に加熱することができず、液滴吐出動作に影響が生じたと考えられる。
【0122】
圧電体層の形成温度Ｔ２が８００℃を超える場合（Ｓ２０４で他方のＮＯの場合）、圧電体素子形成工程Ｃ（Ｓ１１０ｃ）と配線層形成工程（Ｓ１２０）を経て得られた液体吐出ヘッドは、ＣＭＯＳ動作と液滴吐出動作が両立できるものの、ＣＭＯＳ動作が劣ってしまう。これは、（ｃ）劣る実施例である。圧電体層の形成温度が８００℃を超える場合、ＣＭＯＳ素子に影響が生じたと考えられる。
【0123】
圧電体層の形成温度Ｔ２がＴ１よりも１００℃以上低くない場合（Ｓ２０３でＮＯの場合）、本発明に含まれない比較例となる。この場合、圧電体素子形成工程Ｄ（Ｓ１１０ｄ）と圧電体素子の配線層形成工程（Ｓ２２０）を経て得られた液体吐出ヘッドでは、圧電体素子を形成する際にＣＭＯＳ素子にダメージが生じ、ＣＭＯＳ動作が不良になる（ｄ）。
【0124】
圧電体素子形成工程でＲＴＰを行わない場合（Ｓ２０２でＮＯの場合）、本発明に含まれない比較例となる。ＲＴＰを行わない場合、ＲＴＰを行った場合より圧電体層の圧電特性を良好にできる温度範囲が減少する。すなわち、ＣＭＯＳ動作と液滴吐出動作を両立できる製造条件が狭まる（ｅ）。特に圧電体層の形成温度が６００℃未満の場合、十分な圧電特性が得られず、ＣＭＯＳ動作と液滴吐出動作を両立できない。ＲＴＰを行った場合の方が、より広範囲の温度での圧電体素形成が可能であり、より広範囲の圧電体材料が選択可能であり、より広範囲の成膜方法を選択できる。
【0125】
Ｓ２０１でＮＯの場合、すなわち、従来技術のように配線層を圧電体素子よりも先に形成する場合、本発明に含まれない比較例となる。この場合、ＣＭＯＳ素子を形成した後に、ＣＭＯＳ素子への配線を形成することになる（Ｓ２１０）。その後、圧電体素子を形成することになるが、圧電体素子の形成温度が５００℃以下の場合（Ｓ２０５でＹＥＳの場合）、圧電体素子形成工程Ｆ（Ｓ１１０ｆ）と圧電体素子の配線層形成工程（Ｓ２２０）を経て得られた液体吐出ヘッドは、液滴吐出動作が不良になる（ｆ）。これは、圧電体素子の形成温度が低温であることにより、良好な液滴吐出動作が得られる圧電体素子を形成できていないことによる。
【0126】
また、Ｓ２０１でＮＯの場合において、圧電体素子の形成温度が５００℃超えの場合（Ｓ２０５でＮＯの場合）、圧電体素子形成工程Ｇ（Ｓ１１０ｇ）と圧電体素子の配線層形成工程（Ｓ２２０）を経て得られた液体吐出ヘッドは、ＣＭＯＳ動作が不良になる（ｇ）。これは、圧電体素子の形成温度が高温であることにより、ＣＭＯＳ素子が劣化してしまったことによる。
【0127】
なお、図中、圧電体素子形成工程Ａ～Ｄ、Ｆ、Ｇは、圧電体素子の形成温度が異なる他は同じ処理を行っている。また、図中の配線層形成工程（Ｓ１２０）では、ＣＭＯＳ素子への配線と圧電体素子の配線を形成している。
【0128】
また、本発明の製造方法では、圧電体素子１６０が形成される領域に第１の絶縁膜１７１を形成し、第１の絶縁膜１７１上に、下部電極層１６１、圧電体層１６２、上部電極層１６３及び第２の絶縁膜１７２を形成している。上述したように、ＣＭＯＳ素子形成工程、圧電体素子形成工程、配線層形成工程、空隙部形成工程の順に行っているため、圧電体層１６２下の第１の絶縁膜１７１（下部絶縁膜）の厚みは、圧電体層１６２上の第２の絶縁膜１７２（上部絶縁膜）の厚みよりも薄くなる。
【0129】
第１の絶縁膜１７１を形成する工程は、ＣＭＯＳ素子形成工程に含めてもよいし、圧電体素子形成工程に含めてもよい。その他にも、第１の絶縁膜１７１を形成する工程を絶縁膜形成工程などとして別にしてもよい。また、ここでは、第２の絶縁膜１７２を形成する工程は、圧電体素子形成工程に含めてもよいし、配線層形成工程に含めてもよい。その他にも、第２の絶縁膜１７２を形成する工程を絶縁膜形成工程などとして別にしてもよい。
【0130】
圧電体素子形成工程において、圧電体層を形成する方法としては、適宜選択することができ、例えば、ゾルゲル法、スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法が挙げられる。
【0131】
例えば、ＰＺＴ圧電体素子をゾルゲル法で形成する場合、通常８５０℃程度の温度で焼結形成するが、これを８００℃以下で形成すると圧電特性が低下する場合がある。しかし、圧電体層を形成した後に高温短時間加熱処理を行う場合、十分な液滴吐出特性が得られる。スパッタ法やＣＶＤ法で形成した場合においても、形成温度を下げた場合、圧電特性の低下が予想されるが、ノズル板振動方式の場合、十分な液滴吐出特性が得られる。
【0132】
本発明の圧電体装置の製造方法は、液体吐出ヘッドの製造方法に適用できる。液体吐出ヘッドを製造する場合、例えば、空隙部形成工程は、圧電体素子を貫通し、空隙部１９０に連通するノズル孔１５０を形成する。圧電体素子１６０を貫通するノズル孔１５０を形成することにより、圧電体素子１６０はノズル孔１５０の周囲に形成されることになる。これにより、ノズル板振動方式の液体吐出ヘッドにすることができる。
【0133】
また本発明の液体吐出ヘッドは、ノズル板振動方式以外の吐出方式、例えば上述の従来吐出方式であってもよい。このような液体吐出ヘッドを製造する場合、ＣＭＯＳ素子及び圧電体素子が形成された基板に対して、ノズル孔１５０を有するノズル板２００を接合し、空隙部１９０をノズル孔１５０に連通する液室にする液室形成工程を行う。これにより、図９に示すような液体吐出ヘッドを得ることができる。
【0134】
本発明において、従来吐出方式の液体吐出ヘッドにする場合、圧電体素子形成工程では、６００℃以上８００℃以下の温度で圧電体層を形成することが好ましい。この場合、従来吐出方式であっても、ＣＭＯＳ素子と圧電体素子を同一基板上に有し、ＣＭＯＳ動作と液滴吐出動作を両立できる液体吐出ヘッドにすることができる。
【0135】
また、空隙部形成工程の後に、基板における液体が接触する箇所に接液膜を形成し、液体が吐出される側の表面に撥水膜を形成する接液膜及び撥水膜形成工程を行ってもよい。これにより図８に示す液体吐出ヘッドが得られる。接液膜及び撥水膜形成工程を行うことにより、インク接触による各種機材の溶出や機材間の密着性低下等を防ぐことができ、ノズル板の液滴吐出側の表面の撥水性を高めることができ、インク吐出性が向上する等の利点が得られる。
【0136】
【0137】
【0138】
まず、ＣＭＯＳ素子を配する活性領域を形成する。図１２Ａ（ａ）、（ｂ）は、シリコン基板１００上にＮウェル１１１、フィールド酸化膜１１２、ゲート酸化膜１１３を形成する工程である。フィールド酸化膜１１２は、素子分離酸化膜である。また場合によって、Ｎウェル１１１ではなく、Ｐウェルを形成してもよい。
【0139】
なお、ＣＭＯＳはＮＭＯＳとＰＭＯＳの組み合わせで構成されるが、図では便宜上、ＰＭＯＳだけを記載し、ＮＭＯＳに関わるものを省略している。またこの工程では、特に制限されるものではないが、例えば、９００℃程度以上の熱履歴で行われ、通常１０００℃以上で行われる場合が多い。
【0140】
図１２Ｂ（ｃ）は、ＰＭＯＳ、ＮＭＯＳそれぞれの閾値電圧調整用の低濃度不純物イオン注入を行う工程である。低濃度不純物イオン注入を行うことにより、チャネルドープ領域１０８が形成される。図中の矢印は、不純物の注入を模式的に示している。チャネルドープ領域１０８は、低濃度不純物イオン注入領域として図示されている。
【0141】
図１２Ｂ（ｄ）は、ゲート電極１０４を形成する工程である。ゲート電極１０４は、例えば成膜、フォトリソ、エッチング等を適宜行うことで形成される。ここではこれらの詳細な工程は省略して記載している。
【0142】
図１２Ｂ（ｅ）は、サイドウォール１１５を形成する工程である。また、ゲート酸化膜１１３が所望の領域になるようにしている。
【0143】
図１２Ｃ（ｆ）は、ソース領域１０６、ゲート電極領域１０４ａ、基板電極領域１０７への高濃度不純物イオン注入を行う工程である。図中の矢印は、不純物の注入を模式的に示している。ソース領域１０６、ゲート電極領域１０４ａ、基板電極領域１０７は、不純物イオン注入領域として図示されている。また、チャネルドープ領域１０８ｂは、低濃度不純物拡散領域として図示されている。
【0144】
図１２Ｃ（ｇ）は、図１２Ｃ（ｆ）で注入した高濃度不純物の熱拡散と、活性化処理（不純物拡散用熱処理）を行う工程である。この工程が、ＣＭＯＳ素子を形成する際の最終の熱処理工程になる。また、チャネルドープ領域１０８ｃは、低濃度不純物拡散領域として図示されている。
【0145】
従って、閾値電圧等の重要なＣＭＯＳ諸特性（ＣＭＯＳ動作）は、図１２Ｃ（ｇ）の工程までの熱履歴を加味して設計され、プロセス条件の合わせ込みが実施されている。これらの工程では、例えば８００℃程度以上の熱履歴が必要であり、９００℃前後で行われる場合が多い。特に留意を要するのは、図１２Ｃ（ｇ）で行う不純物拡散用熱処理である。ＣＭＯＳ素子を形成した後に圧電体素子を形成する場合、ＣＭＯＳ素子の諸特性に影響を与えないようにするため、ＣＭＯＳ素子形成工程で行われる最後の高温熱処理の温度をＴ１［℃］としたとき、Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で圧電体層を形成する。圧電体素子の形成における熱処理は、図１２Ｃ（ｇ）で行う不純物拡散用熱処理の温度よりも１００℃以上低い温度で行う。
【0146】
図１２Ｃ（ｈ）は、ＣＭＯＳ素子形成後に、絶縁層間膜と保護膜を兼ねた層を形成する工程であり、この層は第１の絶縁膜１７１である。第１の絶縁膜１７１を形成する工程は、ＣＭＯＳ素子形成工程に含めてもよいし、圧電体素子形成工程に含めてもよい。ＣＭＯＳ素子への配線については、後述の図１３Ｅで行われる。
【0147】
第１の絶縁膜１７１としては、ＣＶＤ法によるシリコン酸化膜が一般的に使用される。防湿性の高いシリコン窒化膜も代替層、あるいは追加層としてよく使用されている。本発明では、これらに限られず、他にも適宜用いることができる。
【0148】
なお、ゲート電極１１４は、活性化がなされた不純物拡散領域として図示されている。また、チャネル領域１１８は、閾値電圧合わせ込みがなされている。
【0149】
図１３Ａ（ａ）は、図１２Ｃ（ｇ）を行った状態を示す図であり、図１３Ａ（ｂ）は、図１２Ｃ（ｈ）を行った状態を示す図である。ここでは、ＣＭＯＳ素子１２０として図示しており、各部の詳細は図１等で示した内容と同じである。
【0150】
図１３Ａ（ｂ）では、第１の絶縁膜１７１が図示されており、圧電体素子１６０を形成する領域にも第１の絶縁膜１７１が形成されている。第１の絶縁膜１７１は、ＣＭＯＳ素子の保護絶縁膜であるとともに、圧電体素子１６０の下部絶縁膜を兼ねている。このため、第１の絶縁膜１７１は、狙いの振動特性に合わせて設計された膜厚、剛性で形成されている。
【0151】
第１の絶縁膜１７１としては、例えば、シリコン酸化膜とシリコン窒化膜の積層膜を用いることができる。本発明では、絶縁膜の構成は適宜選択することができるため、これに限られるものではなく、図では簡略化して図示している。
【0152】
図１３Ｂ（ｃ）は、第１の絶縁膜１７１上に下部電極層１６１と圧電体層１６２ａを形成する工程であり、下部電極層１６１と圧電体層１６２ａを形成した状態を示す図である。ここでは、Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で圧電体層１６２ａを形成している。Ｔ２としては、例えば４００℃～８００℃が好ましく選択される。
【0153】
図１３Ｂ（ｄ）は、圧電体層１６２ａに対してＲＴＰを行う工程である。なお、ＲＴＰを行う前と行った後とを区別するため、符号１６２ａと１６２を図示している。圧電体層１６２ａはＲＴＰを行う前を表し、圧電体層１６２はＲＴＰを行った後を表す。温度としては適宜選択することができ、例えば、Ｔ１を９００℃、Ｔ２を４００℃～８００℃、Ｔ３を９００℃とすることが挙げられる。
【0154】
図１３Ｃ（ｅ）は、上部電極層１６３を形成する工程である。ここで示す例では、高温加熱処理は、圧電体層１６２が形成された後、上部電極層１６３が形成される前に行っている。高温加熱処理は、これに限られるものではなく、上部電極層１６３が形成された後、上部電極層１６３上に他の層が形成される前に行ってもよい。
【0155】
図１３Ｃ（ｆ）は、フォトリソ、パターニング加工を行う工程である。これにより、下部電極層１６１、圧電体層１６２、上部電極層１６３を所望の形状にすることができる。ただし、成膜と加工の順序は図示する例に限られるものではなく、素子のレイアウトパターンやプロセス思想を考慮して、成膜と加工の順序を適宜変更することができる。
【0156】
図１３Ｄ（ｇ）は、第２の絶縁膜１７２を形成する工程である。第２の絶縁膜１７２は、圧電体素子１６０の保護絶縁膜になるとともに、ＣＭＯＳ素子上の層間絶縁膜にもなる。図１３Ｄ（ｇ）に示す状態において、第２の絶縁膜１７２は、先に形成した第１の絶縁膜１７１と合わせてＣＭＯＳ素子上の一層目の層間絶縁膜になっている。
【0157】
第２の絶縁膜１７２としては、例えばシリコン酸化膜を用いることができるが、これに限られるものではない。なお、第１の絶縁膜１７１は、圧電体素子１６０の下部に設けられているため、下部絶縁膜と称されてもよく、第２の絶縁膜１７２は、圧電体素子１６０の上部に設けられているため、上部絶縁膜と称されてもよい。
【0158】
図１３Ｄ（ｈ）は、配線を形成する工程（配線層形成工程）であり、配線を形成した状態を示す図である。この工程では、スルーホールの加工、１層目のメタル層の成膜と加工、層間絶縁膜層の成膜、スルーホールの加工、２層目のメタル層の成膜と加工、層間絶縁膜層の成膜といった順に実施した。例えば、コンタクトホール１３２、１層目のメタル配線（メタル１）、絶縁層間膜（層間膜１）、スルーホール、２層目のメタル配線（メタル２）、・・・、絶縁層間膜（層間膜ｎ）、スルーホール、ｎ層目のメタル配線（メタルｎ）等を順次形成していく。コンタクトホール１３２により、ゲート電極１１４、ソース電極１１６ａ、ドレイン電極１１６ｂ、基板電極１１７への電気的コンタクトを得ることができ、スルーホールにより、メタル配線間の電気的コンタクトを得ることができる。
【0159】
本例では、メタル配線１３５の構成を２層にした例としているが、本発明はこれに限られない。配線の層数、プロセスは、所望のＣＭＯＳコンポーネントの仕様に従って適切なＣＭＯＳプロセスデザインルールを適宜適用して実施すればよい。また本例では、最上層の層間絶縁膜に、シリコン酸化膜とシリコン窒化膜の積層膜を用いている。
【0160】
上記のようにして、ＣＭＯＳ素子と圧電体素子を同一基板上に形成することができる。図１３Ｄ（ｈ）に示す状態に対して、空隙部形成工程を行って空隙部１９０を形成することにより、本例の圧電体装置を作製することができる。
【0161】
第２の絶縁膜１７２は、圧電体素子１６０の上部に形成される上部絶縁膜である。第２の絶縁膜１７２は、積層構造であってもよい。例えば、圧電体素子の保護絶縁膜と、層間絶縁膜とを別の材料にした場合、第２の絶縁膜１７２が積層構造であるといえる。この場合、圧電体素子の保護絶縁膜と層間絶縁膜を含めて第２の絶縁膜１７２とする。
【0162】
振動板（振動領域１８１）は、例えば第１の絶縁膜１７１、圧電体素子１６０、第２の絶縁膜１７２から構成される。また、振動板には、更にその上層に樹脂膜（ノズル撥水膜、インク撥液膜等）等を有していてもよい。所望の振動特性を得るためには、各層の膜厚、剛性、膜応力、寸法（例えば振動板の幅など）等をあらかじめ綿密に形成して設計、作製することが好ましい。
【0163】
図１３Ｅ（ｉ）は、ノズル孔１５０と空隙部１９０を形成した状態を示す図である。このようにして、本例の液体吐出ヘッドを作製することができる。この状態はＣＭＯＳ一体型圧電体素子アクチュエータの完成に該当する。これに、例えば、インク導入用フレーム、インクデリバリーシステム等を装着させることで、液体吐出装置を得ることができる。
【0164】
（試験例１～１４）
次に、液体吐出ヘッドの評価の一例について説明する。
図７に示す液体吐出ヘッドを図１２Ａ～図１２Ｃ及び図１３Ａ～図１３Ｅに示す方法で作製し、得られた液体吐出ヘッドを有する液体吐出装置を作製し、評価を行った。結果を表１及び表２に示す。
圧電体層は、ゾルゲル法により形成されたＰＺＴを用いた。ＣＭＯＳ素子の形成温度Ｔ１は９００℃とし、ＰＺＴの形成温度Ｔ２をパラメータとして評価を行っている。ＣＭＯＳ素子の形成温度とＰＺＴの形成温度は表１及び表２に示す。ここでいうＣＭＯＳ素子の形成温度とは、不純物拡散熱処理（図１２Ｃ（ｇ））における温度であり、ＣＭＯＳ素子形成工程で行われる最後の高温熱処理の温度である。
また、高温加熱処理（ＲＴＰ）は、数秒程度の時間とし、Ｔ３を９００℃とした。
また、表１、表２に示すように、ノズル板振動方式（図６（ａ））と従来吐出方式（図６（ｂ））の両方式の液体吐出ヘッドを作製し、評価を行っている。
次に、液体吐出ヘッドの評価の一例について説明する。
図７に示す液体吐出ヘッドを図１２Ａ～図１２Ｃ及び図１３Ａ～図１３Ｅに示す方法で作製し、得られた液体吐出ヘッドを有する液体吐出装置を作製し、評価を行った。結果を表１及び表２に示す。
圧電体層は、ゾルゲル法により形成されたＰＺＴを用いた。ＣＭＯＳ素子の形成温度Ｔ１は９００℃とし、ＰＺＴの形成温度Ｔ２をパラメータとして評価を行っている。ＣＭＯＳ素子の形成温度とＰＺＴの形成温度は表１及び表２に示す。ここでいうＣＭＯＳ素子の形成温度とは、不純物拡散熱処理（図１２Ｃ（ｇ））における温度であり、ＣＭＯＳ素子形成工程で行われる最後の高温熱処理の温度である。
また、高温加熱処理（ＲＴＰ）は、数秒程度の時間とし、Ｔ３を９００℃とした。
また、表１、表２に示すように、ノズル板振動方式（図６（ａ））と従来吐出方式（図６（ｂ））の両方式の液体吐出ヘッドを作製し、評価を行っている。
【0165】
＜評価＞
評価は、ＣＭＯＳ素子の動作、圧電体素子の圧電特性（変位量）、液滴吐出動作、ＣＭＯＳ動作と吐出動作の両立について行った。
評価は、ＣＭＯＳ素子の動作、圧電体素子の圧電特性（変位量）、液滴吐出動作、ＣＭＯＳ動作と吐出動作の両立について行った。
【0166】
＜＜ＣＭＯＳ素子の動作＞＞
ＣＭＯＳ素子の動作の評価は、本発明のようにＣＭＯＳ回路と圧電体の両方が形成された場合、ＣＭＯＳ回路のみが形成された場合と同様に、ＣＭＯＳ回路が正常に動作するか否かで判断した。具体的な評価基準は以下である。
○：各CMOSの閾値電圧シフトが±5％以内で、所定のCMOS回路が正常に動作した。
△：各CMOSの閾値電圧シフトが±5％以上だが、所定のCMOS回路が動作した。
×：所定のCMOS回路が正常に動作しなかった。
ＣＭＯＳ素子の動作の評価は、本発明のようにＣＭＯＳ回路と圧電体の両方が形成された場合、ＣＭＯＳ回路のみが形成された場合と同様に、ＣＭＯＳ回路が正常に動作するか否かで判断した。具体的な評価基準は以下である。
○：各CMOSの閾値電圧シフトが±5％以内で、所定のCMOS回路が正常に動作した。
△：各CMOSの閾値電圧シフトが±5％以上だが、所定のCMOS回路が動作した。
×：所定のCMOS回路が正常に動作しなかった。
【0167】
＜＜圧電体素子の圧電特性（変位量）＞＞
圧電体素子の圧電特性の評価は、所定の印加電圧で所望の振動板変位量が得られるか否かで判断した。評価基準は以下である。
評価基準は以下である。１０
高：所望以上の変位量（＋20％を大きく上回る）が得られた。
中：所望の変位量（±20％）が得られた。
低：所定の所望以下の変位量（－20％を下回る）となった。
低(不良)：所望以下の変位量（－20％を大きく下回る）となった。
圧電体素子の圧電特性の評価は、所定の印加電圧で所望の振動板変位量が得られるか否かで判断した。評価基準は以下である。
評価基準は以下である。１０
高：所望以上の変位量（＋20％を大きく上回る）が得られた。
中：所望の変位量（±20％）が得られた。
低：所定の所望以下の変位量（－20％を下回る）となった。
低(不良)：所望以下の変位量（－20％を大きく下回る）となった。
【0168】
＜＜液滴吐出動作＞＞
液滴吐出動作の評価は、所定の印加電圧で、所定インク滴（量）が、所望以上のインク吐出速度を得られるか否かで判断した。評価基準は以下である。
○：所望以上のインク吐出速度（＋20％を大きく上回る）が得られた。
△：所望のインク吐出速度（±20％）が得られた。
×：所望以下のインク吐出速度（－20％を大きく下回る）となった。又は吐出せず。
液滴吐出動作の評価は、所定の印加電圧で、所定インク滴（量）が、所望以上のインク吐出速度を得られるか否かで判断した。評価基準は以下である。
○：所望以上のインク吐出速度（＋20％を大きく上回る）が得られた。
△：所望のインク吐出速度（±20％）が得られた。
×：所望以下のインク吐出速度（－20％を大きく下回る）となった。又は吐出せず。
【0169】
＜＜ＣＭＯＳ動作と吐出動作の両立＞＞
評価基準は以下である。
○：ＣＭＯＳ素子動作と液滴吐出動作が、いずれも〇
△：ＣＭＯＳ素子動作と液滴吐出動作が、それぞれ〇と△、あるいは△と〇
×：上記以外（どちらか一方に×がある、又は、どちらも△）
評価基準は以下である。
○：ＣＭＯＳ素子動作と液滴吐出動作が、いずれも〇
△：ＣＭＯＳ素子動作と液滴吐出動作が、それぞれ〇と△、あるいは△と〇
×：上記以外（どちらか一方に×がある、又は、どちらも△）
【0170】
【表1】
【0171】
【表2】
【0172】
上記の結果によれば、例えば以下のことがいえる。
まず、ノズル板振動方式（表１）について述べる。
試験例１～６（ＲＴＰなし）と試験例７～１２（ＲＴＰあり）とを比べると、ＲＴＰなしの場合、試験例２～５の温度範囲、すなわち圧電体層形成温度Ｔ２が５００～８００℃の範囲で合格になっている。
一方、ＲＴＰありの場合、試験例８～１２の温度範囲、すなわち圧電体層形成温度Ｔ２が４００～８００℃の範囲で合格になっている。
このように、ＲＴＰを行うことにより、ＣＭＯＳ動作と液滴吐出動作を両立できる温度条件が広がる。合格となる温度範囲を広げることができることにより、ＣＭＯＳ素子形成時の形成温度の範囲を広げられるといった利点や、圧電体層の材料の選択性を広げられるといった利点などにもつながる。
なお、試験例１２は、液滴吐出動作が低く、所定より高い印加電圧が必要であるが、安定した両立動作ができたため合格とした。
まず、ノズル板振動方式（表１）について述べる。
試験例１～６（ＲＴＰなし）と試験例７～１２（ＲＴＰあり）とを比べると、ＲＴＰなしの場合、試験例２～５の温度範囲、すなわち圧電体層形成温度Ｔ２が５００～８００℃の範囲で合格になっている。
一方、ＲＴＰありの場合、試験例８～１２の温度範囲、すなわち圧電体層形成温度Ｔ２が４００～８００℃の範囲で合格になっている。
このように、ＲＴＰを行うことにより、ＣＭＯＳ動作と液滴吐出動作を両立できる温度条件が広がる。合格となる温度範囲を広げることができることにより、ＣＭＯＳ素子形成時の形成温度の範囲を広げられるといった利点や、圧電体層の材料の選択性を広げられるといった利点などにもつながる。
なお、試験例１２は、液滴吐出動作が低く、所定より高い印加電圧が必要であるが、安定した両立動作ができたため合格とした。
【0173】
次に、従来吐出方式（表２）について述べる。
試験例１３～１８（ＲＴＰなし）と試験例１９～２４（ＲＴＰあり）とを比べると、ＲＴＰなしの場合、試験例１３～１８の全てで不合格になっている。
一方、ＲＴＰありの場合、試験例２０～２２の温度範囲、すなわち圧電体層形成温度Ｔ２が６００～８００℃の範囲で合格になっている。
このように、ＲＴＰを行うことにより、ＣＭＯＳ動作と液滴吐出動作を両立できる温度条件が広がる。ＲＴＰを行うことにより、従来吐出方式においてもＣＭＯＳ動作と液滴吐出動作を両立できる条件を見出したことは、本発明における優れた点の一つである。
試験例１３～１８（ＲＴＰなし）と試験例１９～２４（ＲＴＰあり）とを比べると、ＲＴＰなしの場合、試験例１３～１８の全てで不合格になっている。
一方、ＲＴＰありの場合、試験例２０～２２の温度範囲、すなわち圧電体層形成温度Ｔ２が６００～８００℃の範囲で合格になっている。
このように、ＲＴＰを行うことにより、ＣＭＯＳ動作と液滴吐出動作を両立できる温度条件が広がる。ＲＴＰを行うことにより、従来吐出方式においてもＣＭＯＳ動作と液滴吐出動作を両立できる条件を見出したことは、本発明における優れた点の一つである。
【0174】
（液体吐出ユニット、液体を吐出する装置）
次に、本発明の製造方法によって得られる圧電体装置や液体吐出ヘッドを備えた液体吐出ユニット、液体を吐出する装置（液体吐出装置）について説明する。本発明により得られる液体を吐出する装置の一例について図１４及び図１５を参照して説明する。図１４は同装置の要部平面説明図、図１５は同装置の要部側面説明図である。
次に、本発明の製造方法によって得られる圧電体装置や液体吐出ヘッドを備えた液体吐出ユニット、液体を吐出する装置（液体吐出装置）について説明する。本発明により得られる液体を吐出する装置の一例について図１４及び図１５を参照して説明する。図１４は同装置の要部平面説明図、図１５は同装置の要部側面説明図である。
【0175】
この装置は、シリアル型装置であり、主走査移動機構４９３によって、キャリッジ４０３は主走査方向に往復移動する。主走査移動機構４９３は、ガイド部材４０１、主走査モータ４０５、タイミングベルト４０８等を含む。ガイド部材４０１は、左右の側板４９１Ａ、４９１Ｂに架け渡されてキャリッジ４０３を移動可能に保持している。そして、主走査モータ４０５によって、駆動プーリ４０６と従動プーリ４０７間に架け渡したタイミングベルト４０８を介して、キャリッジ４０３は主走査方向に往復移動される。
【0176】
このキャリッジ４０３には、本発明に係る液体吐出ヘッド４０４及びヘッドタンク４４１を一体にした液体吐出ユニット４４０を搭載している。液体吐出ユニット４４０の液体吐出ヘッド４０４は、例えば、イエロー（Ｙ）、シアン（Ｃ）、マゼンタ（Ｍ）、ブラック（Ｋ）の各色の液体を吐出する。また、液体吐出ヘッド４０４は、複数のノズル１１からなるノズル列を主走査方向と直交する副走査方向に配置し、吐出方向を下方に向けて装着している。
【0177】
液体吐出ヘッド４０４の外部に貯留されている液体を液体吐出ヘッド４０４に供給するための供給機構４９４により、ヘッドタンク４４１には、液体カートリッジ４５０に貯留されている液体が供給される。
【0178】
供給機構４９４は、液体カートリッジ４５０を装着する充填部であるカートリッジホルダ４５１、チューブ４５６、送液ポンプを含む送液ユニット４５２等で構成される。液体カートリッジ４５０はカートリッジホルダ４５１に着脱可能に装着される。ヘッドタンク４４１には、チューブ４５６を介して送液ユニット４５２によって、液体カートリッジ４５０から液体が送液される。
【0179】
この装置は、用紙４１０を搬送するための搬送機構４９５を備えている。搬送機構４９５は、搬送手段である搬送ベルト４１２、搬送ベルト４１２を駆動するための副走査モータ４１６を含む。
【0180】
搬送ベルト４１２は用紙４１０を吸着して液体吐出ヘッド４０４に対向する位置で搬送する。この搬送ベルト４１２は、無端状ベルトであり、搬送ローラ４１３と、テンションローラ４１４との間に掛け渡されている。吸着は静電吸着、あるいは、エアー吸引などで行うことができる。
【0181】
そして、搬送ベルト４１２は、副走査モータ４１６によってタイミングベルト４１７及びタイミングプーリ４１８を介して搬送ローラ４１３が回転駆動されることによって、副走査方向に周回移動する。
【0182】
さらに、キャリッジ４０３の主走査方向の一方側には搬送ベルト４１２の側方に液体吐出ヘッド４０４の維持回復を行う維持回復機構４２０が配置されている。
【0183】
維持回復機構４２０は、例えば液体吐出ヘッド４０４のノズル面（ノズル１１が形成された面）をキャッピングするキャップ部材４２１、ノズル面を払拭するワイパ部材４２２などで構成されている。
【0184】
主走査移動機構４９３、供給機構４９４、維持回復機構４２０、搬送機構４９５は、側板４９１Ａ，４９１Ｂ、背板４９１Ｃを含む筐体に取り付けられている。
【0185】
このように構成したこの装置においては、用紙４１０が搬送ベルト４１２上に給紙されて吸着され、搬送ベルト４１２の周回移動によって用紙４１０が副走査方向に搬送される。
【0186】
そこで、キャリッジ４０３を主走査方向に移動させながら画像信号に応じて液体吐出ヘッド４０４を駆動することにより、停止している用紙４１０に液体を吐出して画像を形成する。
【0187】
このように、この装置では、本発明に係る液体吐出ヘッドを備えているので、高画質画像を安定して形成することができる。
【0188】
【0189】
この液体吐出ユニットは、前記液体を吐出する装置を構成している部材のうち、側板４９１Ａ、４９１Ｂ及び背板４９１Ｃで構成される筐体部分と、主走査移動機構４９３と、キャリッジ４０３と、液体吐出ヘッド４０４で構成されている。
【0190】
なお、この液体吐出ユニットの例えば側板４９１Ｂに、前述した維持回復機構４２０、及び供給機構４９４の少なくともいずれかを更に取り付けた液体吐出ユニットを構成することもできる。
【0191】
【0192】
この液体吐出ユニットは、流路部品４４４が取付けられた液体吐出ヘッド４０４と、流路部品４４４に接続されたチューブ４５６で構成されている。
【0193】
なお、流路部品４４４はカバー４４２の内部に配置されている。流路部品４４４に代えてヘッドタンク４４１を含むこともできる。また、流路部品４４４の上部には液体吐出ヘッド４０４と電気的接続を行うコネクタ４４３が設けられている。
【0194】
本願において、「液体を吐出する装置」は、液体吐出ヘッド又は液体吐出ユニットを備え、液体吐出ヘッドを駆動させて、液体を吐出させる装置である。液体を吐出する装置には、液体が付着可能なものに対して液体を吐出することが可能な装置だけでなく、液体を気中や液中に向けて吐出する装置も含まれる。
【0195】
この「液体を吐出する装置」は、液体が付着可能なものの給送、搬送、排紙に係わる手段、その他、前処理装置、後処理装置なども含むことができる。
【0196】
例えば、「液体を吐出する装置」として、インクを吐出させて用紙に画像を形成する装置である画像形成装置、立体造形物（三次元造形物）を造形するために、粉体を層状に形成した粉体層に造形液を吐出させる立体造形装置（三次元造形装置）がある。
【0197】
また、「液体を吐出する装置」は、吐出された液体によって文字、図形等の有意な画像が可視化されるものに限定されるものではない。例えば、それ自体意味を持たないパターン等を形成するもの、三次元像を造形するものも含まれる。
【0198】
上記「液体が付着可能なもの」とは、液体が少なくとも一時的に付着可能なものであって、付着して固着するもの、付着して浸透するものなどを意味する。具体例としては、用紙、記録紙、記録用紙、フィルム、布などの被記録媒体、電子基板、圧電素子などの電子部品、粉体層（粉末層）、臓器モデル、検査用セルなどの媒体であり、特に限定しない限り、液体が付着するすべてのものが含まれる。
【0199】
上記「液体が付着可能なもの」の材質は、紙、糸、繊維、布帛、皮革、金属、プラスチック、ガラス、木材、セラミックス、壁紙や床材などの建材、衣料用のテキスタイルなど液体が一時的でも付着可能であればよい。
【0200】
また、「液体」は、インク、処理液、ＤＮＡ試料、レジスト、パターン材料、結着剤、造形液、又は、アミノ酸、たんぱく質、カルシウムを含む溶液及び分散液なども含まれる。
【0201】
また、「液体を吐出する装置」は、液体吐出ヘッドと液体が付着可能なものとが相対的に移動する装置があるが、これに限定するものではない。具体例としては、液体吐出ヘッドを移動させるシリアル型装置、液体吐出ヘッドを移動させないライン型装置などが含まれる。
【0202】
また、「液体を吐出する装置」としては他にも、用紙の表面を改質するなどの目的で用紙の表面に処理液を塗布するために処理液を用紙に吐出する処理液塗布装置、原材料を溶液中に分散した組成液をノズルを介して噴射させて原材料の微粒子を造粒する噴射造粒装置などがある。
【0203】
「液体吐出ユニット」とは、液体吐出ヘッドに機能部品、機構が一体化したものであり、液体の吐出に関連する部品の集合体である。例えば、「液体吐出ユニット」は、ヘッドタンク、キャリッジ、供給機構、維持回復機構、主走査移動機構の構成の少なくとも一つを液体吐出ヘッドと組み合わせたものなどが含まれる。
【0204】
ここで、一体化とは、例えば、液体吐出ヘッドと機能部品、機構が、締結、接着、係合などで互いに固定されているもの、一方が他方に対して移動可能に保持されているものを含む。また、液体吐出ヘッドと、機能部品、機構が互いに着脱可能に構成されていても良い。
【0205】
例えば、液体吐出ユニットとして、図１５で示した液体吐出ユニット４４０のように、液体吐出ヘッドとヘッドタンクが一体化されているものがある。また、チューブなどで互いに接続されて、液体吐出ヘッドとヘッドタンクが一体化されているものがある。ここで、これらの液体吐出ユニットのヘッドタンクと液体吐出ヘッドとの間にフィルタを含むユニットを追加することもできる。
【0206】
また、液体吐出ユニットとして、液体吐出ヘッドとキャリッジが一体化されているものがある。
【0207】
また、液体吐出ユニットとして、液体吐出ヘッドを走査移動機構の一部を構成するガイド部材に移動可能に保持させて、液体吐出ヘッドと走査移動機構が一体化されているものがある。また、図１６で示したように、液体吐出ユニットとして、液体吐出ヘッドとキャリッジと主走査移動機構が一体化されているものがある。
【0208】
また、液体吐出ユニットとして、液体吐出ヘッドが取り付けられたキャリッジに、維持回復機構の一部であるキャップ部材を固定させて、液体吐出ヘッドとキャリッジと維持回復機構が一体化されているものがある。
【0209】
また、液体吐出ユニットとして、図１７で示したように、ヘッドタンク若しくは流路部品が取付けられた液体吐出ヘッドにチューブが接続されて、液体吐出ヘッドと供給機構が一体化されているものがある。
【0210】
主走査移動機構は、ガイド部材単体も含むものとする。また、供給機構は、チューブ単体、装填部単体も含むものする。
【0211】
また、「液体吐出ヘッド」は、使用する圧力発生手段が限定されるものではない。例えば、上記実施形態で説明したような圧電アクチュエータ（積層型圧電素子を使用するものでもよい。）以外にも、発熱抵抗体などの電気熱変換素子を用いるサーマルアクチュエータ、振動板と対向電極からなる静電アクチュエータなどを使用するものでもよい。
【0212】
また、本願の用語における、画像形成、記録、印字、印写、印刷、造形等はいずれも同義語とする。
【0213】
本発明の態様は、例えば、以下のとおりである。
＜１＞基板にＣＭＯＳ素子を形成するＣＭＯＳ素子形成工程と、
前記基板に、下部電極層、圧電体層及び上部電極層を有する圧電体素子を形成する圧電体素子形成工程と、
前記ＣＭＯＳ素子の配線層及び前記圧電素子の配線層を形成する配線層形成工程と、
前記基板における前記下部電極層を挟んで前記圧電体層と反対側に空隙部を形成する空隙部形成工程と、を含み、
前記ＣＭＯＳ素子と前記圧電体素子は、同一の基板に形成されており、
前記ＣＭＯＳ素子形成工程、前記圧電体素子形成工程、前記配線層形成工程、前記空隙部形成工程の順に行い、
前記ＣＭＯＳ素子形成工程における前記ＣＭＯＳ素子を形成する熱処理のうちの最後の熱処理の温度をＴ１［℃］とし、
前記圧電体素子形成工程は、前記Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で前記圧電体層を形成するとともに、前記圧電体層を形成した後に、前記圧電体層に対して前記Ｔ２よりも高い温度Ｔ３［℃］でＲＴＰ（Rapid Thermal Process）を行う
ことを特徴とする圧電体装置の製造方法。
＜２＞前記Ｔ３は、
Ｔ１－１００［℃］≦Ｔ３≦Ｔ１＋２００［℃］
を満たす
ことを特徴とする＜１＞に記載の圧電体装置の製造方法。
＜３＞前記ＣＭＯＳ素子を形成する高温熱処理のうちの最後の熱処理は、前記ＣＭＯＳ素子におけるＮＭＯＳ又はＰＭＯＳのソース電極とドレイン電極を形成する際の不純物拡散用熱処理である
ことを特徴とする＜１＞又は＜２＞に記載の圧電体装置の製造方法。
＜４＞前記圧電体素子形成工程は、前記圧電体層を形成した後、前記上部電極層を形成し、
前記ＲＴＰは、前記圧電体層が形成された後、前記上部電極層が形成される前に行う
ことを特徴とする＜１＞から＜３＞のいずれかに記載の圧電体装置の製造方法。
＜５＞前記圧電体素子形成工程は、前記圧電体層を形成した後、前記上部電極層を形成し、
前記ＲＴＰは、前記上部電極層が形成された後、前記上部電極層上に他の層が形成される前に行う
ことを特徴とする＜１＞から＜３＞のいずれかに記載の圧電体装置の製造方法。
＜６＞前記ＣＭＯＳ素子形成工程又は前記圧電体素子形成工程は、前記圧電体素子が形成される領域に第１の絶縁膜を形成し、
前記圧電体素子形成工程又は前記配線層形成工程は、前記上部電極層上に第２の絶縁膜を形成し、
前記圧電体層下の前記第１の絶縁膜の厚みは、前記圧電体層上の前記第２の絶縁膜の厚みよりも薄い
ことを特徴とする＜１＞から＜５＞のいずれかに記載の圧電体装置の製造方法。
＜７＞前記圧電体素子形成工程は、８００℃以下の温度で前記圧電体層を形成する
ことを特徴とする＜１＞から＜６＞のいずれかに記載の圧電体装置の製造方法。
＜８＞前記圧電体素子形成工程は、６００℃以上の温度で前記圧電体層を形成する
ことを特徴とする＜１＞から＜７＞のいずれかに記載の圧電体装置の製造方法。
＜９＞前記圧電体素子形成工程は、ゾルゲル法、スパッタ法又はＣＶＤ（Chemical Vapor Deposition）法により前記圧電体層を形成する
ことを特徴とする＜１＞から＜８＞のいずれかに記載の圧電体装置の製造方法。
＜１０＞＜１＞から＜９＞のいずれかに記載の圧電体装置の製造方法を含み、
前記空隙部形成工程は、前記圧電体素子を貫通し、前記空隙部に連通するノズル孔を形成する
ことを特徴とする液体吐出ヘッドの製造方法。
＜１１＞＜１＞から＜９＞のいずれかに記載の圧電体装置の製造方法を含み、
前記ＣＭＯＳ素子及び前記圧電体素子が形成された基板に対して、ノズル孔を有するノズル板を接合し、前記空隙部を前記ノズル孔に連通する液室にする液室形成工程を含む
ことを特徴とする液体吐出ヘッドの製造方法。
＜１２＞前記圧電体素子形成工程は、６００℃以上８００℃以下の温度で前記圧電体層を形成する
ことを特徴とする＜１１＞に記載の液体吐出ヘッドの製造方法。
＜１３＞前記空隙部形成工程の後に、前記基板における液体が接触する箇所に接液膜を形成し、液体が吐出される側の表面に撥水膜を形成する接液膜及び撥水膜形成工程を含む
ことを特徴とする＜１０＞から＜１２＞のいずれかに記載の液体吐出ヘッドの製造方法。
＜１＞基板にＣＭＯＳ素子を形成するＣＭＯＳ素子形成工程と、
前記基板に、下部電極層、圧電体層及び上部電極層を有する圧電体素子を形成する圧電体素子形成工程と、
前記ＣＭＯＳ素子の配線層及び前記圧電素子の配線層を形成する配線層形成工程と、
前記基板における前記下部電極層を挟んで前記圧電体層と反対側に空隙部を形成する空隙部形成工程と、を含み、
前記ＣＭＯＳ素子と前記圧電体素子は、同一の基板に形成されており、
前記ＣＭＯＳ素子形成工程、前記圧電体素子形成工程、前記配線層形成工程、前記空隙部形成工程の順に行い、
前記ＣＭＯＳ素子形成工程における前記ＣＭＯＳ素子を形成する熱処理のうちの最後の熱処理の温度をＴ１［℃］とし、
前記圧電体素子形成工程は、前記Ｔ１よりも１００℃以上低い温度Ｔ２［℃］で前記圧電体層を形成するとともに、前記圧電体層を形成した後に、前記圧電体層に対して前記Ｔ２よりも高い温度Ｔ３［℃］でＲＴＰ（Rapid Thermal Process）を行う
ことを特徴とする圧電体装置の製造方法。
＜２＞前記Ｔ３は、
Ｔ１－１００［℃］≦Ｔ３≦Ｔ１＋２００［℃］
を満たす
ことを特徴とする＜１＞に記載の圧電体装置の製造方法。
＜３＞前記ＣＭＯＳ素子を形成する高温熱処理のうちの最後の熱処理は、前記ＣＭＯＳ素子におけるＮＭＯＳ又はＰＭＯＳのソース電極とドレイン電極を形成する際の不純物拡散用熱処理である
ことを特徴とする＜１＞又は＜２＞に記載の圧電体装置の製造方法。
＜４＞前記圧電体素子形成工程は、前記圧電体層を形成した後、前記上部電極層を形成し、
前記ＲＴＰは、前記圧電体層が形成された後、前記上部電極層が形成される前に行う
ことを特徴とする＜１＞から＜３＞のいずれかに記載の圧電体装置の製造方法。
＜５＞前記圧電体素子形成工程は、前記圧電体層を形成した後、前記上部電極層を形成し、
前記ＲＴＰは、前記上部電極層が形成された後、前記上部電極層上に他の層が形成される前に行う
ことを特徴とする＜１＞から＜３＞のいずれかに記載の圧電体装置の製造方法。
＜６＞前記ＣＭＯＳ素子形成工程又は前記圧電体素子形成工程は、前記圧電体素子が形成される領域に第１の絶縁膜を形成し、
前記圧電体素子形成工程又は前記配線層形成工程は、前記上部電極層上に第２の絶縁膜を形成し、
前記圧電体層下の前記第１の絶縁膜の厚みは、前記圧電体層上の前記第２の絶縁膜の厚みよりも薄い
ことを特徴とする＜１＞から＜５＞のいずれかに記載の圧電体装置の製造方法。
＜７＞前記圧電体素子形成工程は、８００℃以下の温度で前記圧電体層を形成する
ことを特徴とする＜１＞から＜６＞のいずれかに記載の圧電体装置の製造方法。
＜８＞前記圧電体素子形成工程は、６００℃以上の温度で前記圧電体層を形成する
ことを特徴とする＜１＞から＜７＞のいずれかに記載の圧電体装置の製造方法。
＜９＞前記圧電体素子形成工程は、ゾルゲル法、スパッタ法又はＣＶＤ（Chemical Vapor Deposition）法により前記圧電体層を形成する
ことを特徴とする＜１＞から＜８＞のいずれかに記載の圧電体装置の製造方法。
＜１０＞＜１＞から＜９＞のいずれかに記載の圧電体装置の製造方法を含み、
前記空隙部形成工程は、前記圧電体素子を貫通し、前記空隙部に連通するノズル孔を形成する
ことを特徴とする液体吐出ヘッドの製造方法。
＜１１＞＜１＞から＜９＞のいずれかに記載の圧電体装置の製造方法を含み、
前記ＣＭＯＳ素子及び前記圧電体素子が形成された基板に対して、ノズル孔を有するノズル板を接合し、前記空隙部を前記ノズル孔に連通する液室にする液室形成工程を含む
ことを特徴とする液体吐出ヘッドの製造方法。
＜１２＞前記圧電体素子形成工程は、６００℃以上８００℃以下の温度で前記圧電体層を形成する
ことを特徴とする＜１１＞に記載の液体吐出ヘッドの製造方法。
＜１３＞前記空隙部形成工程の後に、前記基板における液体が接触する箇所に接液膜を形成し、液体が吐出される側の表面に撥水膜を形成する接液膜及び撥水膜形成工程を含む
ことを特徴とする＜１０＞から＜１２＞のいずれかに記載の液体吐出ヘッドの製造方法。
【符号の説明】
【0214】
１００ シリコン基板
１０４ ゲート電極（不純物拡散なし）
１０４ａ 不純物イオン注入領域（ゲート電極）
１０６ 不純物イオン注入領域（ソース電極、ドレイン電極）
１０７ 不純物イオン注入領域（基板電極）
１０８ チャネルドープ領域（低濃度不純物イオン注入領域）
１０８ｂ チャネルドープ領域（低濃度不純物拡散領域）
１０８ｃ チャネルドープ領域（低濃度不純物拡散領域）
１１０ ＣＭＯＳ素子主要部
１１１ ウェル
１１２ フィールド酸化膜
１１３ ゲート酸化膜
１１４ ゲート電極（不純物拡散、活性化済）
１１５ サイドウォール
１１６ａ ソース電極
１１６ｂ ドレイン電極
１１７ 基板電極
１１８ チャネル領域（閾値電圧合わせ込み済）
１２０ ＣＭＯＳ素子
１３２ スルーホール
１３５ メタル配線
１４０ ＣＭＯＳ素子コンポーネント
１５０ ノズル孔
１６０ 圧電体素子
１６１ 下部電極層
１６２ 圧電体層（ＲＴＰ後）
１６２ａ 圧電体層（ＲＴＰ前）
１６３ 上部電極層
１７１ 第１の絶縁膜
１７２ 第２の絶縁膜
１７５ 振動板の主変位部
１７６ インク接液膜
１７７ ノズル撥水膜
１８１ 振動領域
１９０ 空隙部
２５０ ノズル
２５１ ノズルプレート
２６０ 圧電体素子（薄膜圧電体素子）
２７０ 振動板基盤層
２８０ 振動板（振動板全層）
２９０ 個別液室
２９１ インク流路（個別加圧液室）
２９５ インク流路
２９６ インク流路（流体抵抗）
３６０ 圧電体素子層（薄膜圧電体素子層）
３７０ 振動板基盤層
３８０ 振動板（振動板全層）
３８５ 振動板の主変位部
１０４ ゲート電極（不純物拡散なし）
１０４ａ 不純物イオン注入領域（ゲート電極）
１０６ 不純物イオン注入領域（ソース電極、ドレイン電極）
１０７ 不純物イオン注入領域（基板電極）
１０８ チャネルドープ領域（低濃度不純物イオン注入領域）
１０８ｂ チャネルドープ領域（低濃度不純物拡散領域）
１０８ｃ チャネルドープ領域（低濃度不純物拡散領域）
１１０ ＣＭＯＳ素子主要部
１１１ ウェル
１１２ フィールド酸化膜
１１３ ゲート酸化膜
１１４ ゲート電極（不純物拡散、活性化済）
１１５ サイドウォール
１１６ａ ソース電極
１１６ｂ ドレイン電極
１１７ 基板電極
１１８ チャネル領域（閾値電圧合わせ込み済）
１２０ ＣＭＯＳ素子
１３２ スルーホール
１３５ メタル配線
１４０ ＣＭＯＳ素子コンポーネント
１５０ ノズル孔
１６０ 圧電体素子
１６１ 下部電極層
１６２ 圧電体層（ＲＴＰ後）
１６２ａ 圧電体層（ＲＴＰ前）
１６３ 上部電極層
１７１ 第１の絶縁膜
１７２ 第２の絶縁膜
１７５ 振動板の主変位部
１７６ インク接液膜
１７７ ノズル撥水膜
１８１ 振動領域
１９０ 空隙部
２５０ ノズル
２５１ ノズルプレート
２６０ 圧電体素子（薄膜圧電体素子）
２７０ 振動板基盤層
２８０ 振動板（振動板全層）
２９０ 個別液室
２９１ インク流路（個別加圧液室）
２９５ インク流路
２９６ インク流路（流体抵抗）
３６０ 圧電体素子層（薄膜圧電体素子層）
３７０ 振動板基盤層
３８０ 振動板（振動板全層）
３８５ 振動板の主変位部
【先行技術文献】
【特許文献】
【0215】
【特許文献1】特表２０１９－５３０６０１号公報
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図13A】
【図13B】
【図13C】
【図13D】
【図13E】
【図14】
【図15】
【図16】
【図17】
