ホーム > 特許ランキング > 日本電信電話株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024167291
(43)【公開日】2024-12-03
(54)【発明の名称】光半導体モジュールおよびその製造方法
(51)【国際特許分類】
H01L 31/02 20060101AFI20241126BHJP
G02B 6/12 20060101ALI20241126BHJP
G02B 6/42 20060101ALI20241126BHJP
G02B 6/30 20060101ALI20241126BHJP
H01L 31/0232 20140101ALI20241126BHJP
H01S 5/02251 20210101ALN20241126BHJP
【ＦＩ】
H01L31/02 B
G02B6/12 301
G02B6/42
G02B6/30
H01L31/02 D
H01S5/02251
【審査請求】有
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2024144161
(22)【出願日】2024-08-26
(62)【分割の表示】P 2022541081の分割
【原出願日】2020-08-07
(71)【出願人】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(74)【代理人】
【識別番号】100098394
【弁理士】
【氏名又は名称】山川 茂樹
(74)【代理人】
【識別番号】100153006
【弁理士】
【氏名又は名称】小池 勇三
(74)【代理人】
【識別番号】100064621
【弁理士】
【氏名又は名称】山川 政樹
(74)【代理人】
【識別番号】100121669
【弁理士】
【氏名又は名称】本山 泰
(72)【発明者】
【氏名】脇田 斉
(72)【発明者】
【氏名】鹿間 光太
(72)【発明者】
【氏名】田野辺 博正
(72)【発明者】
【氏名】石井 雄三
(72)【発明者】
【氏名】土居 芳行
(72)【発明者】
【氏名】綱島 聡
(57)【要約】 （修正有）
【課題】モジュールのサイズを小さくして、より高密度に実装できるようにする。
【解決手段】モジュールは、電気配線層１０１、光配線層１０３、電気素子１０６、光学素子１０７を備える。電気配線層１０１は、電気信号を伝搬するための電気配線１０２を備える。光配線層１０３は、電気配線層１０１の上部に形成された光信号を伝搬するための光配線１０４を備える。電気素子１０６は、電気配線層１０１の上に形成されて、電気配線１０２に電気的に接続する。光学素子１０７は、光配線層１０３の上に形成されて、光配線１０４に光学的に接続する。
【選択図】図１Ａ
【解決手段】モジュールは、電気配線層１０１、光配線層１０３、電気素子１０６、光学素子１０７を備える。電気配線層１０１は、電気信号を伝搬するための電気配線１０２を備える。光配線層１０３は、電気配線層１０１の上部に形成された光信号を伝搬するための光配線１０４を備える。電気素子１０６は、電気配線層１０１の上に形成されて、電気配線１０２に電気的に接続する。光学素子１０７は、光配線層１０３の上に形成されて、光配線１０４に光学的に接続する。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
電気信号を伝搬するための電気配線を備える電気配線層と、
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記電気配線層の上に形成されて、前記電気配線に電気的に接続する電気素子をさらに備える光半導体モジュール。
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記電気配線層の上に形成されて、前記電気配線に電気的に接続する電気素子をさらに備える光半導体モジュール。
【請求項2】
請求項１記載の光半導体モジュールにおいて、
前記電気配線は、前記電気配線層の面方向に延在していることを特徴とする光半導体モジュール。
前記電気配線は、前記電気配線層の面方向に延在していることを特徴とする光半導体モジュール。
【請求項3】
電気信号を伝搬するための電気配線を備える電気配線層と、
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記光学素子に光学的に接続する光入出力部は、前記光入出力部の底面側において、前記電気配線層の表面から厚さ方向に向かって貫入し、前記光入出力部と前記電気配線層とが互いに重なる重複部を備える光半導体モジュール。
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記光学素子に光学的に接続する光入出力部は、前記光入出力部の底面側において、前記電気配線層の表面から厚さ方向に向かって貫入し、前記光入出力部と前記電気配線層とが互いに重なる重複部を備える光半導体モジュール。
【請求項4】
電気信号を伝搬するための電気配線を備える電気配線層と、
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記電気配線層の裏面側に電気的に接続された他電気素子を備え、さらに前記電気配線層の裏面側に前記他電気素子よりも厚い電気入出力部を備える光半導体モジュール。
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記電気配線層の裏面側に電気的に接続された他電気素子を備え、さらに前記電気配線層の裏面側に前記他電気素子よりも厚い電気入出力部を備える光半導体モジュール。
【請求項5】
電気信号を伝搬するための電気配線を備える電気配線層と、
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記保護層の上部に備えた前記電気入出力部の上面にのみに搭載された電気素子を備える光半導体モジュール。
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記保護層の上部に備えた前記電気入出力部の上面にのみに搭載された電気素子を備える光半導体モジュール。
【請求項6】
電気信号を伝搬するための電気配線を備える電気配線層と、
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記電気配線層の裏面に形成され、前記電気配線に電気的に接続する端子を備える光半導体モジュール。
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記電気配線層の裏面に形成され、前記電気配線に電気的に接続する端子を備える光半導体モジュール。
【請求項7】
電気信号を伝搬するための電気配線を備える電気配線層と、
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記光学素子は、前記光学素子と光学的に接続する光コネクタを備える光半導体モジュール。
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部とを備え、
前記光学素子を覆って前記電気配線層の表面上に形成された保護層の上面と前記電気配線層の裏面側のそれぞれに電気入出力部が備えられ、互いの電気入出力部が前記電気配線層を経由し、かつ前記保護層を貫通して電気的に接続する貫通電極を備え、
さらに、
前記保護層の上面に配置される電気入出力部の上面に他電気素子を備え、
前記光学素子は、前記光学素子と光学的に接続する光コネクタを備える光半導体モジュール。
【請求項8】
電気信号を伝搬するための電気配線を備える電気配線層と、
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部と、
前記電気配線層の裏面側に電気的に接続された他電気素子と、
前記電気配線層の裏面側に前記他電気素子よりも厚い電気入出力部と、
電気入出力部の裏面に形成され、前記電気配線に電気的に接続する端子と
を備えることを特徴とする光半導体モジュール。
前記電気配線層の上に形成された光学素子と、
前記光学素子に光学的に接続する光入出力部と、
前記電気配線層の裏面側に電気的に接続された他電気素子と、
前記電気配線層の裏面側に前記他電気素子よりも厚い電気入出力部と、
電気入出力部の裏面に形成され、前記電気配線に電気的に接続する端子と
を備えることを特徴とする光半導体モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光半導体モジュールおよびその製造方法に関する。
【背景技術】
【0002】
トランシーバより小さいモジュールとして、ゴールドボックスと呼ばれる金属筐体に封入された形態が知られる。例えば、非特許文献１には、総ビットレートが１００Ｇｂ／ｓの受信機が記載されており、これは、４波長の波長多重（４λ×２５Ｇｂ／ｓ）として動作する。この種のモジュールでは、波長分離素子や、フォトダイオードなどの光学素子、光学結合部（レンズ）、光入出力部（レセプタクル）、電気素子（ＴＩＡ：Transimpedance Apmplifier）、電気配線（ＦＰＣ：Flexible Printed Circuit、展開基板）、筐体（気密封止を行うためのゴールドボックス）から構成されている。例えば、光入出力部から入力される光は、光学結合部を介して波長分離素子に入力されて４分波された後、さらに光学結合部を介して光学素子に入力される。光学素子で光電変換された複数の信号は、それぞれ電気素子（ＴＩＡ）に入力され、電気配線（ＦＰＣ、展開基板）を介して出力される。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】Y. Doi et al., "Compact ROSA for 100-Gb/s (4 × 25 Gb/s) Ethernet with a PLC-based AWG demultiplexer", Optical Fiber Communication Conference and Exposition and the National Fiber Optic Engineers Conference, 13582006, 2013.
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、上述した従来のモジュールには次のような問題があった。上述したモジュールでは、セラミックもしくは金属製の筐体内に光デバイスを搭載した形態が一般的である（非特許文献１）。セラミックもしくは金属製の筐体は、剛直であるために信頼性が高い一方、サイズが大きく、ボード上に高密度に実装することが容易ではないという問題があった。
【0005】
本発明は、以上のような問題点を解消するためになされたものであり、モジュールのサイズを小さくして、より高密度に実装できるようにすることを目的とする。
【課題を解決するための手段】
【0006】
本発明に係る光半導体モジュールは、電気信号の伝搬や、電源を供給するための電気配線を備える電気配線層と、電気配線層の上部あるいは下部に形成された光信号を伝搬するための光配線を備える光配線層と、光配線層の上に形成されて、電気配線層に電気的に接続され光配線に光学的に接続する光学素子とを備える。
【0007】
本発明に係る光半導体モジュールは、電気信号を伝搬するための電気配線を備える電気配線層と、電気配線層の上に形成された光学素子とを備える。
【0008】
また、本発明に係る光半導体モジュールの製造方法は、支持基板の上に電気信号の伝搬や、電源を供給するための電気配線を備える電気配線層を形成する第１工程と、支持基板の上に、光信号を伝搬するための光配線を備える光配線層を形成する第２工程と、電気配線層の上に電気素子を搭載して、電気素子を電気配線に電気的に接続する第３工程と、光配線層の上に光学素子を搭載して、光学素子を光配線に光学的に接続する第４工程と、１種類以上の樹脂を用いて樹脂封止を実施する第５工程と、支持基板を除去する第６工程とを備え、第１工程、第２工程、第３工程は、ウェハレベル、パネルレベルで実施し、さらに、分割することで個片化する第７工程を備える。
【発明の効果】
【0009】
以上説明したことにより、本発明によれば、モジュールのサイズを小さくして、より高密度に実装できる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下、本発明の実施の形態に係る光半導体モジュールについて説明する。
【0012】
［実施の形態１］
はじめに、本発明の実施の形態１に係る光半導体モジュールについて、図１Ａ、図１Ｂ、図１Ｃを参照して説明する。この光半導体モジュールは、電気配線層１０１、光配線層１０３、および光学素子１０７を備える。この例では、電気配線層１０１の上（上部）に、光配線層１０３が接して形成されている。電気配線層１０１の下部に光配線層１０３を配置することもできる。
はじめに、本発明の実施の形態１に係る光半導体モジュールについて、図１Ａ、図１Ｂ、図１Ｃを参照して説明する。この光半導体モジュールは、電気配線層１０１、光配線層１０３、および光学素子１０７を備える。この例では、電気配線層１０１の上（上部）に、光配線層１０３が接して形成されている。電気配線層１０１の下部に光配線層１０３を配置することもできる。
【0013】
電気配線層１０１は、電気信号を伝搬するための電気配線１０２を備える。また、この例では、さらに電気素子１０６を備える。電気素子１０６は、電気配線層１０３の上に形成されて、電気配線１０２に電気的に接続している。光配線層１０３は、電気配線層１０１の上部に形成された光信号を伝搬するための光配線１０４を備える。なお、電気配線１０２および光配線１０４は、電気配線層１０１の面方向に延在している。
【0014】
また、電気素子１０６は、電気配線層１０１の上に形成されて、電気配線１０２に電気的に接続する。電気素子１０６は、例えば、コンタクト（貫通）配線１１１を介して電気配線１０２に電気的に接続する。光学素子１０７は、光配線層１０３の上に形成されて、光配線１０４に光学的に接続する。また、電気配線層１０１の裏面に形成され、電気配線１０２に電気的に接続する端子１０８を備える。
【0015】
光学素子１０７は、例えば、半導体レーザや発光ダイオードなどの発光素子、フォトダイオードなどの光電変換素子、光変調素子とすることができる。また、光学素子１０７は、よく知られたシリコンフォトニクス技術により構成された受光部および光導波路による合分波部を備える素子とすることもできる。なお、光学素子１０７は、光配線層１０３と物理的に接触する必要はない。また、光学素子１０７あるいは１０７の一部は、光配線層１０３に厚さ方向に挿入された構成とすることができる。この場合、光配線層１０３の内部で光学素子１０７と光配線１０４とが光学結合することになる。
【0016】
電気素子１０６は、例えば、上述したような素子から構成された光学素子１０７を駆動するためのドライバ素子や、光電変換された信号を増幅するＴＩＡ（transimpedance amplifier）や、ＰＨＹデバイスとすることができる。また、電気素子１０６は、ＦＰＧＡ（field-programmable gate array）などのプログラマブルロジックデバイス（ＰＬＤ：Programmable Logic Device）やマイコンチップ、メモリ、制御用ＩＣ、電源用ＩＣとすることもできる。
【0017】
また、電気素子１０６は、ベアチップの形態、サブキャリア実装された形態、ＣＳＰ（Chip Size Package）などの形態とすることができる。また、電気素子１０６は、チップが多段にスタックされた構造とすることもできる。また、端子１０８は、例えば、はんだバンプや、はんだボール、あるいは平面電極パッドとすることができる。
【0018】
また、光学素子１０７に光学的に接続する光入出力部１０９を備える。この例では、光入出力部１０９は、光配線層１０３の上に形成され、光配線１０４を介して光学素子１０７に光学的に接続する。光入出力部１０９は、図１Ａに示すように、一端に配置しても良く、また、図１Ｂに示すように、両端に配置しても良い。光入出力部１０９は、本モジュールと、モジュール外部との光接続を高効率に実現するものであり、例えば、よく知られたＭＴ（Mechanical Transfer）コネクタと同様の構造のＭＴフェルールとすることができる。あるいはＭＴフェルールとコンパチブルな嵌合構造を用いることができる。また光入出力部は、例えば、複数の短尺ファイバを内蔵している。
【0019】
また、光配線層１０３は、図１Ａ，図１Ｂに示すように、電気素子１０６が配置されている領域にかけて形成されていても良く、図１Ｃに示すように、電気素子１０６が配置されている領域にはなく、光学素子１０７が配置されている領域に、部分的に形成されていても良い。電気素子１０６が配置されている領域にも光配線層１０３を設ける場合、コンタクト配線１１１は、光配線層１０３を貫通して形成される。また、図１Ｃに示すように、光学素子１０７が配置されている領域に、部分的に光配線層１０３を設ける場合、光学素子１０７が配置される領域に、光配線層１０３がある領域とない領域で段差が形成される場合がある。このような場合、光学素子１０７の下面と電気配線層１０１との間に、スペーサ１１３を配置する。スペーサ１１３は、例えば、ハンダバンプなどから構成することができる。
【0020】
また、光学素子１０７を覆って電気配線層１０１の上に形成された保護層１１２を備える。この例では、保護層１１２は、電気素子１０６も覆っている。保護層１１２は、各素子を封止するための構成であり、例えば、エポキシなどの硬化した樹脂から構成することができる。また、図示していないが、光学素子１０７は、光学素子１０７と光学的に接続する光コネクタを備えることもできる。また、図示していないが、電気素子１０６および光学素子１０７の上に、ヒートシンクなどの放熱部材を接して設けることができる。
【0021】
電気配線層１０１および光配線層１０３は、いずれも数ミクロンから数十ミクロン程度の厚さである。言い換えると、よく知られた半導体装置の技術やシリコンフォトニクス技術によれば、電気配線層１０１および光配線層１０３は、いずれも数ミクロンから数十ミクロン程度の厚さに構成することが容易である。このように構成することで、モジュールのサイズを小さくして、より高密度な実装が容易に実現できる。また、電気配線層１０１および光配線層１０３は、少なくとも一方を、いわゆる多層配線構造とすることができる。
【0022】
多層構造であっても、依然としてフィルム形態をなしている。薄いフィルム状の電気配線層１０１および光配線層１０３は、電気素子１０６、光学素子１０７を搭載するベース面にはなっているが、従来のモジュールで使用されているリジッドで厚い基板とは明らかに異なっている。このため、モジュールとしての強度をもたせるために、電気素子１０６、光学素子１０７、また、光入出力部１０９を、保護層１１２で封止して機械的な強度を向上させる。保護層１１２を、硬化した樹脂（プラスチック）から構成することで、保護層１１２を形成したモジュールは、従来のリジッドで厚い基板に形成されているモジュールに比較して、遜色のない機械強度が得られる。
【0023】
【0024】
まず、図２Ａに示すように、表面が平滑なガラス、金属、半導体などによる支持基板１２１を用意し、支持基板１２１の上に、剥離層１２２を形成する。次に、図２Ｂに示すように、支持基板１２１の上に電気信号を伝搬するための電気配線１０２を備える電気配線層１０１を形成する（第１工程）。この例では、剥離層１２２の上に、電気配線層１０１を形成する。
【0025】
電気配線層１０１は、ＣｕやＡｌなどの金属による配線が形成されている層と、ポリイミドなどの絶縁材料による絶縁層とが交互に積層された構成となっている。絶縁層を介して配置される配線同士は、絶縁層を貫通する貫通配線により接続される。例えば、公知のフォトリソグラフィー技術およびエッチング技術などのフォトプロセスや、レーザ加工プロセスによって、配線や貫通配線が形成できる。
【0026】
次に、図２Ｃに示すように、支持基板１２１の上に、光信号を伝搬するための光配線１０４を備える光配線層１０３を形成する（第２工程）。この例では、電気配線層１０１の上に、光配線層１０３を形成する。光配線層１０３は、よく知られた光導波路構造とすることができる。例えば、下部クラッド層を形成し、下部クラッド層の上に、コア層を形成する。コア層は、例えば、対象とする波長の光が透過する透明な樹脂から構成する。例えば、コア層は、ポリイミド、フッ素化したポリイミド、エポキシ、アクリル、シロキサンなどの樹脂から構成することができる。また、コア層は、有機無機ハイブリッド、または樹脂の重水素あるいはフッ素などのハロゲンによる置換体などの樹脂から構成することができる。なお、光配線層１０３を形成しない構成も有り得る。この場合は、本工程は実施されない。
【0027】
次に、コア層をパターニングすることで、光信号を閉じ込めるためのコア配線構造を形成する。パターニングは、例えば、公知のフォトプロセスや、よく知られたナノインプリント技術により実施することができる。次いで、形成したコア配線構造の上に、上部クラッド層を形成する。上部クラッド層は、コア配線構造の全域を覆って形成しても良く、一部が露出する状態に形成しても良い。なお、図２Ｃ、図２Ｄなど本工程のいずれかの後に、光入出力部１０９を搭載するために、光配線層１０３だけでなく電気配線層１０１も露出させるパターンを設けることができる。
【0028】
次に、図２Ｄに示すように、電気配線層１０１の上に電気素子１０６を搭載して、電気素子１０６を電気配線１０２に電気的に接続し（第３工程）、光配線層１０３の上に光学素子１０７を搭載して、光学素子１０７を光配線１０４に光学的に接続する（第４工程）。例えば、電気素子１０６の電気端子、光学素子１０７の光結合部は、素子の下面もしくは側面下方に位置している。このとき、また、外部との光入出力部１０９も形成または搭載する。光入出力部１０９は、よく知られた光レセプタクル部材から構成することができる。なお、電気素子１０６を搭載しない構成も有り得る。また電気素子の搭載を次工程（図２Ｅ）の後に実施する製造方法も有り得る。
【0029】
次に、図２Ｅに示すように、電気素子１０６および光学素子１０７を覆う保護層１１２を形成する（第５工程）。例えば、トランスファーモールドもしくはコンプレッションモールド工法などにより、樹脂をモールドして樹脂封止することで、保護層１１２を形成することができる。次に、剥離層１２２を除去することなどにより、支持基板１２１を除去する（第６工程）。次に、図２Ｆに示すように、電気配線層１０１の裏面に、端子１０８を形成する。最後に、ダイシングソーやレーザダイサーで切断して分割することで、ひとつずつのモジュールに個片化する（第７工程）。
【0030】
例えば、大きな面積の支持基板１２１を用い、支持基板１２１の上に複数のモジュールを一度に製造など第１工程、第２工程、第３工程などを、ウェハレベル、パネルレベルで実施することで、量産性に優れ、製造コストを抑えることができる。また、このモジュールは、インタポーザなどを必要としないため、部材コストの低減が図れる。なお上述では光配線層１０３を形成する工程を、電気配線層１０１を形成する工程の後としたが、逆に、先に光配線層１０３を形成した後に、電気配線層１０１を形成することもできる。
【0031】
以下、実施例を用いてより詳細に説明する。
【0032】
［実施例１］
はじめに、実施例１について、図３Ａ～図３Ｄを参照して説明する。光学素子１０７は例えば半導体レーザチップであり、インジウムリンなどの化合物半導体から構成することができる。半導体レーザである光学素子１０７は、電気光変換素子であり、与えられた電気信号に応じて所望の波長の光を図中右方向に出射し、光結合部を介して光配線層１０３の光導波路へ伝搬される。光導波路を伝搬した光信号は、光入出力部１０９から、外部へと取りだされる。
はじめに、実施例１について、図３Ａ～図３Ｄを参照して説明する。光学素子１０７は例えば半導体レーザチップであり、インジウムリンなどの化合物半導体から構成することができる。半導体レーザである光学素子１０７は、電気光変換素子であり、与えられた電気信号に応じて所望の波長の光を図中右方向に出射し、光結合部を介して光配線層１０３の光導波路へ伝搬される。光導波路を伝搬した光信号は、光入出力部１０９から、外部へと取りだされる。
【0033】
光入出力部１０９は、例えば、光コネクタ構造となっており、プラグ型の光ファイバを篏合させることができる、いわゆる光レセプタクル構造である。光学素子１０７を動作させるための電気信号は、光学素子１０７の電気配線層１０１の側に形成された電気端子（不図示）を介して、電気配線層１０１の電気配線と接続されている。電気配線層１０１の電気配線を介し、光学素子１０７の電気端子は、いずれかの電気素子１０６に接続されている。
【0034】
電気素子１０６は、例えばレーザドライバチップである。電気素子１０６の別の電気端子は、同じく電気配線層１０１の電気配線に接続されており、電気配線層１０１の下側に形成される電気入出力部１３２を介して外部との接続を可能としている。電気入出力部１３２は、はんだバンプやはんだボールや平面電極パッドからなる端子１０８を、複数備えるものであり、例えば、ボールグリッドアレイやランドグリッドアレイである。なお、電気入出力部１３２は、モジュール基板１３１の上に配置される。電気入出力部１３２は、電気信号のみならず、電源、グランド、制御信号などが含まれる信号を入出力可能である。
【0035】
また、光学素子１０７は、変調器を同一チップに集積化した外部変調型レーザチップや、半導体増幅器（ＳＯＡ）を含むレーザチップとすることもできる。また、これら発光素子に、いわゆるシリコンフォトニクス技術で形成されたチップ（シリコンフォトニクスチップ）を組み合わせて光学素子１０７ａとすることもできる。シリコンフォトニクスチップは、光源となる発光素子が必要となる。この例では、光学素子１０７ａは、合波回路を含む光電気変換素子である。
【0036】
光入出力部１０９は、例えば、複数本の短尺ファイバを内蔵したＭＴフェルールである。短尺ファイバと光学素子１０７，光学素子１０７ａとは、光学的に接続されている。またＭＴフェルールは良く知られたピン嵌合方式のＭＴコネクタ構造と同様に、両側にガイドピンを挿入可能な２つのガイド穴を備えている。ここに、ガイドピンを備えたＭＴコネクタを嵌挿することで、モジュール外部の挿抜可能な光接続を実現することができる。ガイドピンが挿入されるガイド穴部は、モールド材が充填されていない状態としている。コネクタ端面にコアと同じ屈折率をもつ屈折率整合剤を付与して、間隙を屈折率整合剤で埋めることで反射防止をすることができる。
【0037】
なお、短尺ファイバの代わりにポリマー導波路を用いることもできる。また、ＭＴフェルールの代わりに、被覆のないベアファイバを挿入することが可能なマイクロホールを複数備えたマイクロホール部品を設けておき、モジュール外部から整列させたベアファイバアレイを挿入することでも同様に挿抜可能な光接続を実現することができる。
【0038】
また、光接続部あるいは光配線層１０３の一部に光路変換構造を設けておき、モジュールの上面から光接続を実現する構造としてもよい。光路変換構造としては、例えばミラー、折り曲げファイバ、折り曲げ導波路、グレーティングカプラなどを用いることができる。モジュール上面から光を接続する場合も同様に、ＭＴコネクタやベアファイバアレイなどが嵌挿または搭載可能なガイド構造を備えておく。例えば、前述同様に、ガイドピン穴を設けておくことでＭＴフェルールを挿抜することが可能となる。また、ガイドピン自体を突き出す構成とすることもできる。上面から光接続を行う場合は、既知のプリズムミラーとマイクロレンズなどを内蔵した光路変換付きＭＴコネクタ部品を用いて接続することができる。
【0039】
さらに、光学素子１０７，光学素子１０７ａとしては、カプラ、スプリッタ、波長合分波フィルタなどの電気信号入力を必要としないパッシブデバイスとすることもできる。これらのパッシブデバイスは、一般的に石英などの誘電体やポリマー材料で構成されることが多い。
【0040】
また、光学素子１０７，光学素子１０７ａとするアクティブなデバイスとしては、光源や変調器に限定されず、受光素子やスイッチ、波長変換素子とすることもできる。さらに、これらの素子をアレイで集積化したチップ、もしくは複数の種類の素子を集積化したチップであってもかまわない。また、同一のチップを複数配置してもよく、互いに隣接して配置、もしくは積層した構成であってもよい。さらに、これらのチップ類は、ベアチップで搭載される形態に限定されるものではなく、サブキャリアに搭載された状態で搭載されてもよい。
【0041】
また、電気素子１０６としては、レーザドライバチップに限らず、ＴＩＡ、ＰＨＹデバイス、制御用ＩＣなどであってもよい。例えば、図３Ａ，図３Ｂの紙面の左側の電気素子１０６をＰＨＹデバイスとすることができる。ベアチップの他に、サブキャリア実装された形態や、ＣＳＰ（Chip Size Package）などの形態であってもかまわない。さらに、チップが多段にスタックされた構造をとることも可能である。
【0042】
光入出力部１０９、例えば、光レセプタクル部材なども製造工程中に実装・導入されることになり、本モジュールを配線基板、例えばモジュール基板上に搭載した後、ファイバ接続することが可能となり、実装性を向上することが可能となる。本モジュールでは、光ファイバがピッグテールではなく、コネクタインタフェースとなっているために、ハンドリング時のファイバ破損がなくなり、自動機による搬送、組み立て、実装に適している。
【0043】
また、保護層１１２を形成するので、防塵性に優れ（組み立て時・後のゴミ侵入防止）、耐環境性向上につながる（耐湿など）。さらには、保護層１１２を構成するモールド樹脂として黒色樹脂などを使えば、モジュール内部における迷光の影響を軽減することができる。
【0044】
電気配線層１０１、光配線層１０３の形成工程による電気・光配線の形成、素子搭載後、保護層１１２の形成のための樹脂封入を行うことで、モジュール構造自体の低背化が可能となり、放熱特性の向上も可能となる。また、シリカフィラー、あるいはダイヤモンドフィラーなどを骨材として分散混合している樹脂から保護層１１２を構成することで、熱伝導特性の向上、さらに線膨張係数の低下を得ることができ、モジュール本体の放熱性と熱変形特性がより一層良好になることは言うまでもない。モジュールサイズ自体も小型化されることにより、熱膨張による変形量を小さく抑えることができ、信頼性上好ましい。
【0045】
電気配線層１０１の絶縁層（層間絶縁層）の材料としては、ポリイミドまたは変性ポリイミドが一般的であるが、他の絶縁材料であってもかまわない。電気配線層１０１の絶縁層の厚さ数μｍ～数十μｍ程度である。また、電気配線の層はチップ製造プロセスの後工程と同様の工程を得て形成することもできるため、平面視で、線幅数μｍ、配線間隔数μｍとすることができる。また、最先端の半導体装置の製造技術を用いることで、線幅および配線間隔ともに、サブミクロンオーダとすることができる。
【0046】
電気配線層１０１の絶縁層厚は、前述の通り、数μｍ～数十μｍオーダであり、適切に配線寸法を設計することにより、高周波信号に対しても単相特性インピーダンスを５０Ω、あるいは差動特性インピーダンスを１００Ωとすることが可能である。また前述の通り、配線幅や配線間隔が小さく（細く）、高密度な配線が可能となるために、素子間の配線長を短くでき、低消費電力化、高速化、部品点数削減（電気素子の削除など）が可能である。さらに、ＴＳＶ（Through Silicon Via）スルーホールビアを必要としないため、配線におけるスタブが一切なくなり、信号の不要反射が軽減され、インピーダンスを整合しやすく、信号品質が向上する。また、電気配線層１０１に、インダクタ、アンテナ、抵抗、バラン、キャパシタなどのパッシブ回路を形成することも可能である。
【0047】
光配線層１０３を構成するコア材料は、アクリル、エポキシ、ポリイミド、シロキサン、ポリノルボルネンなどがあり。また、光配線層１０３は、シングルモード導波路またはマルチモード導波路のどちらとすることもできる。また、光配線層１０３を構成するコア層は、単層に限らず、多層とすることもできる。また、光配線層１０３における光配線は同一面内で交差していてもかまわない。
【0048】
また、光配線層１０３は、電気配線層１０１の上下、もしくは層間に配置することができ、電気配線層１０１に連続して形成してもよく、電気配線層１０１に貼り合わせることで形成しても良い。光結合部は、端面接続（エッジカップリング）の他、アディアバティックもしくはエバネッセント結合あるいは樹脂空間伝播による光学結合などの技術によって光学結合される構造が設計される。
【0049】
また、光配線を用いることにより、外部への光入出力のみならず、モジュール内に搭載した複数の光学素子１０７の間を低損失に光接続させることが可能となる。光配線は、光閉じ込め構造を適切に設計することによって、光配線層１０３に高密度に配置させることができる。
【0050】
また、その他の付随効果として、光配線（光配線層）を後付けすることにより、光学素子１０７の間の光結合の微調整が可能である。また、光配線を多層にすると、１層と２層で機能を分けることができる。例えば、１層は複雑な光回路、２層は光結合用としても良く、１層は製造工程中の試験・検査配線として用い、支持基板剥離の工程で剥がす構成としても良い。
【0051】
前述した製造方法において、支持基板を剥離した後で、光配線を再配線として形成することも可能であり、再配線工程では光導波路のクラッドとして機能する樹脂を塗布後、電子線描画あるいは３Ｄ造型などでコア形成してもすることもできる。このような製造方法をとることで、高密度なチャネルを有する光学機能素子のピッチ変換が可能となり、実装トレランスの高い光学機能素子（光学素子１０７）のモジュール化が可能となる。
【0052】
搭載される光学素子１０７に光合分波機能を有するチップを用いた場合、光学結合部はチャネル数に応じて高密度に配置されるが、光配線層１０３に集積された光配線１０４を介してピッチの拡大が可能となり、高密度に集積された光学素子１０７においても実装トレランスを上げることが可能となる。例えば、光学素子１０７に形成された狭ピッチの導波路層に対して、光配線層１０３で、導波路間のピッチを後段に接続される光入出力部１０９、例えばファイバアレイ、あるいはコネクタレセプタクルのピッチまで拡大し、これらによる光入出力部１０９の実装性を向上させることができる。
【0053】
樹脂モールドによる保護層１１２は、ウェハあるいはパネルでの一括生産を可能にするとともに、搭載される光配線層１０３に集積された光配線と光学素子１０７とをリジッドに固定し、耐湿性を向上させるとともに、耐衝撃性を持たせる保護の役割を果たす。また実装工程における光学素子１０７のハンドリング性を大きく向上させる。
【0054】
また、保護層１１２は、複数のモールド材を用いて重ねて塗布することで形成することができる。言い換えると、保護層１１２は、各々異なる樹脂から構成された多層構造とすることができる。例えば、図３Ｃに示すように、第１保護層１１２ａと第２保護層１１２ｂとから保護層１１２を構成することができる。第１保護層１１２ａは、例えばアンダーフィル材として素子の応力緩和の目的で使用することが可能である。また光学素子１０７と光配線層１０３との結合率向上のために屈折率整合剤を用いることもできる。
【0055】
また、シリコンフォトニクス技術による光学素子や平面光波回路（ＰＬＣ）を備える光学素子１０７と、光入出力部１０９とが隣接して実装された構成の場合、これらの間の光接続は、空間光学系やエッジカップリング方式とすることができる。このような光接続において、光学素子１０７および光入出力部１０９に接して形成される第１保護層１１２ａを、光透過性あるいは屈折率整合機能を有する樹脂から構成すれば、上述した光接続が可能となる。この場合、第１保護層１１２ａは、光学素子１０７と光入出力部１０９（他光学素子）との間の光学的な接続のための光を電気配線層１０１の面方向に伝搬する光伝搬部として機能する。
【0056】
また、光伝搬部としての第１保護層１１２ａの上に、第２保護層１１２ｂを重ねて形成すれば、封止・強度向上を図ることができる。このようにすることで、空間光学系やエッジカップリング方式においても光学特性を劣化させることなく、モジュール本体の耐衝撃性・耐湿性向上を図ることが可能となる。
【0057】
本モジュール構造において、電気素子１０６は、ＰＨＹデバイスなどの電気信号処理回路が含まれていてもよい。ＰＨＹデバイスに加え、そこから後段のＴｘ側には電気素子１０６として、半導体レーザやＥＭＬ（Electro absorption Modulator Integrated Laser Diode）などを駆動する駆動回路が含まれている構成とすることができる。ＥＭＬで電気信号が光信号に変換され、後段の光学素子１０７ａにシリコンフォトニクス技術で形成される合波回路で合波されてもよい。合波された光信号は、光入出力部１０９を介して本モジュール構造の外部に出力される。
【0058】
一方のＲｘ側には、光入出力部１０９より入力された光信号を分波する回路が、光学素子１０７ａに形成されてもよい。光入出力部１０９から光学素子１０７（光学素子１０７ａ）までの間は、光配線層１０３を介して接続される。上述した分波された光信号は、光学素子１０７（光学素子１０７ａ）に形成された受光素子、例えばＧｅフォトダイオードなどを介して電気信号に変換される。この変換された電気信号は、ＴＩＡなどの電気素子１０６を介してＰＨＹデバイスである電気素子１０６に入力され、電気入出力部１３２を介してモジュール外部に伝送される。
【0059】
また、図３Ｄに示される構造では、光学素子１０７ａの光結合部と光入出力部１０９とが、これらの間に配置される保護層１１２を介して光学的に接続されている。この光接続は、例えば、エッジカップリング方式あるいは樹脂空間伝播などの結合方式とすることができる。この場合、保護層１１２を構成する樹脂の材料としては透明性が高く、屈折率が整合し、熱膨張率差が少ないものが望ましい。例えば、対象とする光の波長が１．５５μｍ帯の場合、保護層１１２には、透明性を有し屈折率が１．５程度のアクリル系樹脂、エポキシ系樹脂、シリコーン（ポリシロキサン）、フッ素化ポリマー、フッ素化ポリイミド、ポリノルボルネン、オキセタン、有機無機ハイブリッド材、およびこれらの置換材料などが用いられる。
【0060】
なおこのパッケージは、電気配線層１０１の一部と、光入出力部１０９の一部とが重なる重複部１０１ａを備える構成となっている。例えば、重複部１０１ａは、電気配線層１０１の内部に、光入出力部１０９の一部が組み込まれたものである。例えば、光入出力部１０９は、光入出力部１０９の底面側において、電気配線層１０１の表面から厚さ方向に向かって貫入し、これらが互いに重なる重複部１０１ａとなっている。
【0061】
なお、このパッケージにおいて光入出力部１０９は電気配線層１０１の上面に配される、あるいは電気配線層１０１の一部と、光入出力部１０９の一部とが重なる重複部１０１ａを備える構成とすることができる。後者は例えば、重複部１０１ａは、電気配線層１０１の内部に、光入出力部１０９の一部が組み込まれたものである。例えば、光入出力部１０９は、光入出力部１０９の底面側において、電気配線層１０１の表面から厚さ方向に向かって貫入し、これらが互いに重なる重複部１０１ａとなっている。
【0062】
なお図示しないが、電気配線層１１２だけでなく、光配線層１０３の内部にも光入出力部１０９が組み込まれる場合や、光配線層１０３の一部が光入出力部１０９に組み込まれる場合も有り得る。
【0063】
また、図３Ｅに示すように、このパッケージは、光配線層１０３の一部と、光入出力部１０９の一部とが重なる重複部１０３ａを備える構成とすることもできる。例えば、重複部１０３ａは、光配線層１０３の内部に、光入出力部１０９の一部が組み込まれたものである。また、重複部１０３ａは、光入出力部１０９の内部に、光配線層１０３の一部が組み込まれたものとすることができる。光配線層１０３の一部が光入出力部１０９に貫入し、互いが重なる重複部１０３ａとすることができる。例えば、光配線層１０３を構成する複数の光導波路を各々分離するように溝を設け、この溝に嵌合するように、光入出力部１０９の光結合部に凸部を設け、これらを重ねて重複部１０３ａとすることができる。
【0064】
なお図示しないが、光配線層１０３だけでなく電気配線層１１２の一部が光入出力部１０９に組み込まれる場合や、電気配線層の一部に光入出力部１０９が組み込まれる場合も有り得る。言い換えると、光入出力部１０９が、光配線層１０３を介して光学素子１０７または他光学素子１０７ａに光学的に接続する構成において、光配線層１０３と電気配線層１０１のいずれかの一部が、あるいはその両方が、光入出力部１０９に貫入し（組み込まれ）、互いが重なる重複部を備える構成とすることができる。
【0065】
［実施例２］
次に、実施例２について、図４を参照して説明する。図４に示すように、電気光変換素子や光電気変換素子とする光学素子１０７と、シリコンフォトニクス技術で形成される合波回路の他光学素子１０７ｂとを別に形成することもできる。このように構成することで、電気光変換する光学素子１０７を、ＥＭＬとすることが可能となる。なお、図４の紙面の左側の電気素子１０６は、例えば、ＰＨＹデバイスである。
次に、実施例２について、図４を参照して説明する。図４に示すように、電気光変換素子や光電気変換素子とする光学素子１０７と、シリコンフォトニクス技術で形成される合波回路の他光学素子１０７ｂとを別に形成することもできる。このように構成することで、電気光変換する光学素子１０７を、ＥＭＬとすることが可能となる。なお、図４の紙面の左側の電気素子１０６は、例えば、ＰＨＹデバイスである。
【0066】
［実施例３］
次に、実施例３について、図５を参照して説明する。電気光変換素子、光電気変換素子、および合波回路を混載して１つの光学素子１０７ｃとすることができる。このような構造とすることで、本モジュールには、１つの光学素子１０７ｃが搭載されるものとなり、電気素子１０６に比較して実装工程に高精度が求められる光素子数を少なくでき、実装工程を簡略化することが可能となる。なお、図５の紙面の左側の電気素子１０６は、例えば、ＰＨＹデバイスである。
次に、実施例３について、図５を参照して説明する。電気光変換素子、光電気変換素子、および合波回路を混載して１つの光学素子１０７ｃとすることができる。このような構造とすることで、本モジュールには、１つの光学素子１０７ｃが搭載されるものとなり、電気素子１０６に比較して実装工程に高精度が求められる光素子数を少なくでき、実装工程を簡略化することが可能となる。なお、図５の紙面の左側の電気素子１０６は、例えば、ＰＨＹデバイスである。
【0067】
［実施例４］
次に、実施例４について、図６を参照して説明する。実施例１では、光電気変換素子と合波回路を組み合わせて光学素子１０７ａとしたが、電気光変換素子と合波回路を組み合わせて光学素子１０７ｄとすることもできる。この場合、光電気変換素子である光学素子１０７は、合波回路とは別に形成される。例えば、光電気変換素子として、化合物半導体から構成するフォトダイオードなどがあるが、これは一般に、面型半導体である。このため、この種の光電気変換素子は、高入力耐性を有し、光導波路型のＧｅフォトダイオードでは入力耐性の観点で必要であった可変光アッテネータ（ＶＯＡ）が不要となり、低消費電力化が可能となる。なお、図６の紙面の左側の電気素子１０６は、例えば、ＰＨＹデバイスである。
次に、実施例４について、図６を参照して説明する。実施例１では、光電気変換素子と合波回路を組み合わせて光学素子１０７ａとしたが、電気光変換素子と合波回路を組み合わせて光学素子１０７ｄとすることもできる。この場合、光電気変換素子である光学素子１０７は、合波回路とは別に形成される。例えば、光電気変換素子として、化合物半導体から構成するフォトダイオードなどがあるが、これは一般に、面型半導体である。このため、この種の光電気変換素子は、高入力耐性を有し、光導波路型のＧｅフォトダイオードでは入力耐性の観点で必要であった可変光アッテネータ（ＶＯＡ）が不要となり、低消費電力化が可能となる。なお、図６の紙面の左側の電気素子１０６は、例えば、ＰＨＹデバイスである。
【0068】
［実施例５］
次に、実施例５について、図７Ａ、図７Ｂを参照して説明する。光入出力部１０９は、電気配線層１０１の上部領域（モジュールの領域）より外側に配置することができる。例えば、光入出力部１０９は、電気配線層１０１（光配線層１０３）の側部に配置することができる。この場合、光配線層１０３の光配線層１０３は、光配線層１０３の側部（端面）にまで延在して形成され、光入出力部１０９と光学的に接続可能とされている。光入出力部１０９はレセプタクル構造とすることもでき、また、ガラスなどから構成したＶ溝基板上に設置されたファイバアレイとすることもできる。光配線層１０３の側部（端面）と光入出力部１０９との光学的な接続は、例えば、両者を接着剤などで接合する方法の他に、両者に空隙を設けた空間伝播による光結合方法を用いてもよい。
次に、実施例５について、図７Ａ、図７Ｂを参照して説明する。光入出力部１０９は、電気配線層１０１の上部領域（モジュールの領域）より外側に配置することができる。例えば、光入出力部１０９は、電気配線層１０１（光配線層１０３）の側部に配置することができる。この場合、光配線層１０３の光配線層１０３は、光配線層１０３の側部（端面）にまで延在して形成され、光入出力部１０９と光学的に接続可能とされている。光入出力部１０９はレセプタクル構造とすることもでき、また、ガラスなどから構成したＶ溝基板上に設置されたファイバアレイとすることもできる。光配線層１０３の側部（端面）と光入出力部１０９との光学的な接続は、例えば、両者を接着剤などで接合する方法の他に、両者に空隙を設けた空間伝播による光結合方法を用いてもよい。
【0069】
以上のような構成とすることで、モジュール内における光結合部位を少なくすることができ、また、光入出力部１０９を外部に配置することで、従来の技術より広く適用されている光結合方法を用いることができるため、歩留まりよくモジュールを製造することが可能となる。なお、図７Ａ，図７Ｂの紙面の左側の電気素子１０６は、例えば、ＰＨＹデバイスである。
【0070】
ところで、光入出力部１０９は、電気配線層１０１の上で、光配線層１０３の側部に配置することもできる。また、光入出力部１０９は、光配線層１０３の構造の一部と重なって配置することもできる。例えば、光配線層１０３の内部に、光入出力部１０９を形成することができる。また、光入出力部１０９の内部に光配線層１０３を内包することもできる。また、光入出力部１０９と光配線層１０３とが重なって配置する構成とすることもできる。
【0071】
［実施例６］
次に、実施例６について、図８Ａ、図８Ｂを参照して説明する。この例では、スイッチＡＳＩＣ１４１が搭載されたモジュール基板１３１の上に、前述した実施例１～６に示したモジュール１００を配置している。モジュール基板１３１の上では、平面視で、複数のモジュール１００が、スイッチＡＳＩＣ１４１を囲うように配置されている。例えば、５１．２Ｔｂｐｓの容量を持つスイッチＡＳＩＣ１４１の周辺に、６．４Ｔｂｐｓのモジュール１００を８個搭載することによって、５１．２Ｔｂｐｓのスイッチの全ての高速Ｉ／Ｏを、同じモジュール基板１３１の上で光化することができ、プリント配線板上を高速電気信号伝送する必要がなくなる。さらに、スイッチボックスのフロントパネルに光トランシーバを実装する必要もなくなるため、より高密度の光インタフェースを実現することが可能となる。
次に、実施例６について、図８Ａ、図８Ｂを参照して説明する。この例では、スイッチＡＳＩＣ１４１が搭載されたモジュール基板１３１の上に、前述した実施例１～６に示したモジュール１００を配置している。モジュール基板１３１の上では、平面視で、複数のモジュール１００が、スイッチＡＳＩＣ１４１を囲うように配置されている。例えば、５１．２Ｔｂｐｓの容量を持つスイッチＡＳＩＣ１４１の周辺に、６．４Ｔｂｐｓのモジュール１００を８個搭載することによって、５１．２Ｔｂｐｓのスイッチの全ての高速Ｉ／Ｏを、同じモジュール基板１３１の上で光化することができ、プリント配線板上を高速電気信号伝送する必要がなくなる。さらに、スイッチボックスのフロントパネルに光トランシーバを実装する必要もなくなるため、より高密度の光インタフェースを実現することが可能となる。
【0072】
ＡＳＩＣ－チップレット間の電気信号を規定する規格の内、ＯＩＦのＣＥＩ－１１２Ｇ ＸＳＲ規格がある。例えば、本モジュール構造を、送信および受信それぞれ６．４Ｔｂｐｓのキャパシティを有するモジュール構造（ＣＰＯ）とすると、前述のＣＥＩ－１１２Ｇ ＸＳＲでは１チャネル（ｃｈ）あたりの伝送容量は１００Ｇｂｐｓ程度となり、送受６４チャネル、計１２８チャネル必要となる。各チャネルが例えばＧＳＳＧの差動信号構成をとったとすると、電気入出力端子数（ｎ）は、５００端子程度必要となる。
【0073】
本モジュールの裏面に、電気配線層１０１を介して形成される電気入出力部１３２は、搭載されるチップの端子を２次元的にモジュール裏面に拡張可能である。モジュールサイズを１２ｍｍ×２５ｍｍ、端子ピッチを０．５ｍｍのアレイと考えると１２００端子程度形成可能であり、ＲＦ信号の入出力に必要な５００端子に加えて、各素子の電源端子数なども確保可能である。電気配線層１０１を構成する絶縁層とするポリイミドフィルムは、６層程度積層可能であり、ポリイミドフィルムの表面に加えて、内層２層をＲＦ信号層とすることができ、モジュール幅を１２ｍｍ程度とすると、差動信号のチャネルの間ピッチが２００μｍ程度まで、内層２層で送受各６４チャネル分をモジュール内部で引き回すことが可能となる。
【0074】
［実施例７］
次に、実施例７について、図９を参照して説明する。前述した実施例１～７では、ＰＨＹデバイスを用いていたが、ＰＨＹデバイスを用いることなく、モジュールを構成することができる。例えばモジュール外部に存在するＡＳＩＣにＰＨＹチップ機能が集積され、本モジュールがＡＳＩＣによってダイレクトに駆動される構成とすることができる。本形態をとることで、ＰＨＹデバイスを介さずモジュール上に複数存在する電気素子１０６の直近から電気信号を入力することが可能となり、設計上の自由度が増す、あるいはモジュール上の伝送線路の縮小が可能となり、伝送損失の低減につなげることが可能となる。
次に、実施例７について、図９を参照して説明する。前述した実施例１～７では、ＰＨＹデバイスを用いていたが、ＰＨＹデバイスを用いることなく、モジュールを構成することができる。例えばモジュール外部に存在するＡＳＩＣにＰＨＹチップ機能が集積され、本モジュールがＡＳＩＣによってダイレクトに駆動される構成とすることができる。本形態をとることで、ＰＨＹデバイスを介さずモジュール上に複数存在する電気素子１０６の直近から電気信号を入力することが可能となり、設計上の自由度が増す、あるいはモジュール上の伝送線路の縮小が可能となり、伝送損失の低減につなげることが可能となる。
【0075】
［実施例８］
次に、実施例８について、図１０を参照して説明する。例えば、電気配線層１０１の裏面側にＰＨＹデバイスなどによる他電気素子１０６ａを配置し、電気配線層１０１の表面側に、電気素子１０６、光配線層１０３、および光学素子１０７，１０７ａを配置する構成とすることができる。この場合、電気配線層１０１の裏面側の電気入出力部１３２は、他電気素子１０６ａよりも厚くする。
次に、実施例８について、図１０を参照して説明する。例えば、電気配線層１０１の裏面側にＰＨＹデバイスなどによる他電気素子１０６ａを配置し、電気配線層１０１の表面側に、電気素子１０６、光配線層１０３、および光学素子１０７，１０７ａを配置する構成とすることができる。この場合、電気配線層１０１の裏面側の電気入出力部１３２は、他電気素子１０６ａよりも厚くする。
【0076】
このような形態とすることで、平面視で、ＰＨＹデバイスによる他電気素子１０６ａの上にも電気素子１０６を重ねて配置すること可能であり、モジュールサイズの低減が可能となる。必要に応じて、形成されている保護層１１２の中にＣｕなどの金属によるピラー１１４を形成し、電気配線層１０１を介して、電気配線層１０１の表面側に配置される電気素子１０６、光学素子１０７などと電気接続が取れる構造とすることができる。
【0077】
なお、電気配線層１０１の裏面には、ＰＨＹデバイスだけでなく、薄膜型キャパシタなどの電気素子やメモリなどの電気素子を配置することも可能である。一般に、ＲＦ信号においては、部品（素子）間のバイアス電圧が異なるため、ＤＣブロックなどが必要となったり、あるいは電源の安定性を高めるためにチップ近傍の電源端子にバイパス用のキャパシタが配置されたりする。これに対し、上述したように２段構成とすることで、パッシブ部品の上部も電気配線あるいは光配線として利用可能であり、モジュールのサイズ低減が可能となる。
【0078】
［実施例９］
次に、実施例９について、図１１Ａ、図１１Ｂを参照して説明する。本モジュールの製造においては、電気配線層１０１、光配線層１０３を形成し、電気素子１０６、光学素子１０７，１０７ａ、光入出力部１０９を、電気入出力部１３２あるいは光結合部を介して配置した後、保護層１１２を形成することもできる。電気配線層１０１にあらかじめ形成した、Ｃｕなどによる金属製のピラー１１５を介して、モジュールの一方の面に、他の電気入出力部１３２ａを設けることによって、２階建ての構成とすることができる。
次に、実施例９について、図１１Ａ、図１１Ｂを参照して説明する。本モジュールの製造においては、電気配線層１０１、光配線層１０３を形成し、電気素子１０６、光学素子１０７，１０７ａ、光入出力部１０９を、電気入出力部１３２あるいは光結合部を介して配置した後、保護層１１２を形成することもできる。電気配線層１０１にあらかじめ形成した、Ｃｕなどによる金属製のピラー１１５を介して、モジュールの一方の面に、他の電気入出力部１３２ａを設けることによって、２階建ての構成とすることができる。
【0079】
例えば、２階部分に、ＰＨＹデバイスによる他電気素子１０６ａを配置することができる。また図１１Ｂに示すように、ピラー１１５，電気入出力部１３２ａなどをも値いて２階建て構成とし、電気素子１０６を保護層１１２の外に設置することもできる。この場合、保護層１１２の中には電気素子がなく、保護層１１２の上部に備えた電気入出力部１３２ａの上面にのみに電気素子１０６が搭載された状態となる。なお、なお上述では光配線層１０３を形成する工程を、電気配線層１０１を形成する工程の後としたが、逆に、先に光配線層１０３を形成し、この後、電気配線層１０１を形成することもできる。
【0080】
【0081】
この半導体モジュールは、電気配線層２０１、電気素子２０６、光学素子２０７を備える。電気配線層２０１は、電気信号を伝搬するための電気配線２０２を備える。電気素子２０６は、電気配線層２０１の上に形成されて、電気配線２０２に電気的に接続する。電気素子２０６は、例えば、コンタクト（貫通）配線２１１を介して電気配線２０２に電気的に接続する。電気配線２０２は、電気配線層２０１の面方向に延在している。また、電気配線層２０１の裏面に形成され、電気配線２０２に電気的に接続する端子２０８を備える。
【0082】
光学素子２０７は、例えば、半導体レーザや発光ダイオードなどの発光素子、フォトダイオードなどの光電変換素子、光変調素子とすることができる。また、光学素子２０７は、よく知られたシリコンフォトニクス技術により構成された受光部および光導波路による合分波部を備える素子とすることもできる。
【0083】
電気素子２０６は、例えば、上述したような素子から構成された光学素子２０７を駆動するためのドライバ素子や、光電変換された信号を増幅するＴＩＡや、ＰＨＹデバイスとすることができる。また、電気素子２０６は、ＦＰＧＡなどのプログラマブルロジックデバイスとすることもできる。
【0084】
また、電気素子２０６は、ベアチップの形態、サブキャリア実装された形態、ＣＳＰなどの形態とすることができる。また、電気素子２０６は、チップが多段にスタックされた構造とすることもできる。また、端子２０８は、例えば、はんだバンプや、はんだボール、あるいは銅ピラーとすることができる。
【0085】
光学素子２０７は、電気配線層２０１の上に形成されて、光伝搬部２０４に光学的に結合している。光伝搬部２０４は、光学素子２０７と、光学素子２０７と光学的に接続される他光学素子との間に配置され、光学素子２０７と他光学素子との間の光学的な接続のための光を電気配線層２０１の面方向に伝搬する。
【0086】
光伝搬部２０４は、例えば、光学素子２０７と、光学素子２０７に隣り合う他光学素子との間に配置された光学系から構成することが。また、光伝搬部２０４は、光学素子２０７と他光学素子との間をエッジカップリング方式とした接続構成とすることができる。他光学素子は、例えば、光入出力部２０９である。光入出力部２０９は、光学素子２０７に光伝搬部２０４を介して光学的に接続し、例えば、本モジュールと光ファイバとの接続を実現する。光入出力部２０９は、例えば、よく知られたＭＴコネクタと同様の構造のＭＴフェルールとすることができる。ＭＴフェルールは、例えば、複数の短尺ファイバを内蔵している。
【0087】
また、前述した実施の形態１の実施例１～実施例６などに示したような電気配線層２０１の上に配置される複数の光学素子間の光接続が、光伝搬部２０４により実施される。複数の光学素子の各々の光結合部の間を、光伝搬部２０４を介して直接的に接続されるエッジカップリング方式あるいは樹脂空間伝播による結合方式により、光接続を実施することができる。
【0088】
光伝搬部２０４は、例えば、樹脂から構成することができる。樹脂の材料としては透明性高く、屈折率が整合し、熱膨張率差が少ないものが望ましい。例えば、光波長１．５５μｍ帯の光学素子を用いる場合は、透明性を有し、屈折率が１．５程度のアクリル系樹脂、エポキシ系樹脂、シリコーン（ポリシロキサン）、フッ素化ポリマー、フッ素化ポリイミド、ポリノルボルネン、オキセタン、有機無機ハイブリッド材、およびこれらの置換材料などを用いることができる。
【0089】
また、光学素子２０７を覆って電気配線層２０１の上に形成された保護層２１２を備える。この例では、保護層２１２は、電気素子２０６も覆っている。保護層２１２は、各素子を封止するための構成であり、例えば、エポキシなどの硬化した樹脂から構成することができる。また、図示していないが、光学素子２０７は、光学素子２０７と光学的に接続する光コネクタを備えることもできる。
【0090】
また、図示していないが、電気素子２０６および光学素子２０７の上に、ヒートシンクなどの放熱部材を接して設けることができる。ここで、保護層２１２を、上述したような対象とする波長の光が透過する透明な樹脂から構成する場合、光伝搬部２０４は、光学素子２０７と他光学素子との間に配置（充填）される保護層２１２から構成することができる。この場合、光伝搬部２０４は、保護層２１２の一部から構成されているものとなる。実施の形態２に係る光半導体モジュールは、光伝搬部２０４により光学素子間の光接続を実現する構成以外は、前述した実施の形態１と同様の構成とすることができる。
【0091】
ここで、電気配線層２０１は、数ミクロンから数十ミクロン程度の厚さである。また、電気配線層２０１は、いわゆる多層配線構造とすることができる。電気配線層２０１は、多層構造であっても、依然としてフィルム形態をなしている。薄いフィルム状の電気配線層２０１は、電気素子２０６および光学素子２０７を搭載するベース面にはなっているが、従来のモジュールで使用されているリジッドで厚い基板とは明らかに異なっている。
【0092】
このため、モジュールとしての強度をもたせるために、電気素子２０６、光学素子２０７、また、光入出力部２０９を、保護層２１２で封止して機械的な強度を向上させる。保護層２１２を、硬化した樹脂（プラスチック）から構成することで、保護層２１２を形成したモジュールは、従来のリジッドで厚い基板に形成されているモジュールに比較して、遜色のない機械強度が得られる。
【0093】
実施の形態２では、光学素子２０７と他光学素子との間を、光伝搬部２０４により光学的に接続している。例えば、シリコンフォトニクス技術による光学素子やＰＬＣを備える光学素子２０７と、これに隣り合う光入出力部２０９との間を、空間光学系やエッジカップリング方式による光伝搬部２０４で光学接続する場合がある。
【0094】
このような場合、各光学素子に接して形成される第１のモールド樹脂に、光透過性あるいは屈折率整合機能を有する樹脂を用いることができる。あるいは、上述した第１のモールド樹脂の上に、さらに封止・強度向上のための第２のモールド樹脂を重ねて塗布・形成することもできる。このようにすることで、光伝搬部２０４とする箇所における光学特性を劣化させることなく、モジュール本体の耐衝撃性・耐湿性向上を図ることが可能となる。
【0095】
また、保護層２１２は、複数のモールド材を用いて重ねて塗布することで形成することができる。言い換えると、保護層２１２は、各々異なる樹脂から構成された多層構造とすることができる。例えば、図１２Ｂに示すように、保護層２１２は、第１保護層２０４ａと、第２保護層２１２ａとから構成することができる。第１保護層２０４ａは、上述した光伝搬部であり、また、例えばアンダーフィル材として、素子の応力緩和の目的で使用することが可能である。
【0096】
ところで、図１２Ｃに示すように、電気配線層２０１の上に光学素子２０７を備え、モジュールが、電気素子を含まない構成とすることもできる。例えば、ダイレクトドライブの形態とすることで、図８Ａ、図８Ｂを用いて説明したように、１つのスイッチＡＳＩＣで、電気素子を含まない光学素子２０７を備える複数モジュールを接続することができる。なお、このモジュールにおいても、光学素子２０７は、電気配線層２０１の上に形成されて、光伝搬部２０４に光学的に結合している。光伝搬部２０４は、光学素子２０７と、光学素子２０７と光学的に接続される他光学素子との間に配置され、光学素子２０７と他光学素子との間の光学的な接続のための光を電気配線層２０１の面方向に伝搬する。また、光学素子２０７を覆って電気配線層２０１の上に形成された保護層２１２を備える。
【0097】
また図１２Ｄに示すように、電気配線層２０１にあらかじめ形成した、Ｃｕなどによる金属製のピラー（貫通電極）２１５を介した電気的な接続を実施する、２階建ての構成とすることができる。例えば、２階部分に、ＰＨＹデバイスによる他電気素子２０６ａを配置することができる。この構成においては、保護層２１１の上部に備えた電気入出力部（不図示）の上面に、他電気素子２０６ａが搭載された状態とすることができる。
【0098】
また図１２Ｅに示すように、電気素子２０６は保護層２１２の中に無い構成とすることもできる。この構成においては、保護層２１１の上部に備えた電気入出力部（不図示）の上面にのみに、電気素子２０６が搭載された状態とすることができる。また図示はしないが、例えば、電気配線層２０１の裏面側にＰＨＹデバイスなどによる他電気素子を配置する構成とすることができる。このような形態とすることで、モジュールサイズの低減が可能となる。
【0099】
ここで、光半導体モジュールの他の製造方法について説明する。まず、第１工程で、支持基板の上に、光信号を伝搬するための光配線を備える光配線層を形成する。次に、第２工程で、支持基板の上に電気信号の伝搬や、電源を供給するための電気配線を備える電気配線層を形成する。次に、第３工程で、電気配線層の上に電気素子を搭載して、電気素子を電気配線に電気的に接続する。次に、第４工程で、光配線層の上に光学素子を搭載して、光学素子を光配線に光学的に接続する。次に、第５工程で、１種類以上の樹脂を用いて樹脂封止を実施する。次に、第６工程で、支持基板を除去する。ここで、上述した第１工程、第２工程、第３工程などを、ウェハレベル、パネルレベルで実施する場合、さらに、第７工程で、分割することでひとつずつのモジュールに個片化する。
【0100】
また、光半導体モジュールの他の製造方法は、まず、第１工程で、支持基板の上に電気信号の伝搬や、電源を供給するための電気配線を備える電気配線層を形成する。次に、第２工程で、電気配線層の上に電気素子、あるいは光学素子、あるいはその両方を搭載して、電気素子を電気配線に電気的に接続する。次に、第３工程で、搭載された光学素子を光配線に光学的に接続する。次に、第４工程で、１種類以上の樹脂を用いて樹脂封止を実施する。次に、第５工程で、支持基板を除去する。ここで、上述した第１工程、第２工程、第３工程などを、ウェハレベル、パネルレベルで実施する場合、さらに、第７工程で、分割することでひとつずつのモジュールに個片化する。
【0101】
また、上述した各光半導体モジュールの製造方法において、樹脂封止を実施する前に、光入出力部を形成する工程を備えることができる。また、上述した各光半導体モジュールの製造方法において、分割することで個片化する工程の前あるいは後に、光入出力部を形成する工程を備えることができる。
【0102】
以上に説明したように、本発明によれば、電気信号を伝搬するための電気配線を備える電気配線層の上に、これらの上に電気素子および光学素子を配置したので、モジュールのサイズを小さくして、より高密度に実装できるようにすることができる。
【0103】
従来、モジュール製造においては、モジュール内部に搭載する光デバイスに対して光ファイバを精密に位置合わせしたうえで接着固定する工程が必要であり、また、接着部の強度を高めるために、光デバイスと光ファイバの接点のみならず、両者を支える支持基板上に接着部を設けるなどの工程も必要であった（非特許文献１、図１）。特に、通信用光モジュールでは、光ファイバを筐体の外部へ導出する構造も必要であり、ファイバ固定のための接合箇所は多数にわたり、細心の注意を払った組み立てが求められている。これらの複雑な構造と工程から明らかなように、従来のモジュールでは量産性に問題があった。
【0104】
本発明によれば、モジュール内に光ファイバなどの部品を設ける必要が無いので、従来の技術に比較して、複雑な工程を必要とせずに製造が可能であり、より小さなモジュールで、高い量産性が得られるようになる。
【0105】
また、電気配線層の上に電気素子および光学素子を覆って、硬化した樹脂から構成する保護層を備えることで、モジュールの機械強度を高くすることができる。
【0106】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【0107】
１０１…電気配線層、１０２…電気配線、１０３…光配線層、１０４…光配線、１０６…電気素子、１０７…光学素子、１０８…端子、１０９…光入出力部、１１１…コンタクト配線、１１２…保護層。
【図1A】
【図1B】
【図1C】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8A】
【図8B】
【図9】
【図10】
【図11A】
【図11B】
【図12A】
【図12B】
【図12C】
【図12D】
【図12E】