知財求人 - 知財ポータルサイト「IP Force」
特開2024-168899δドープ層を有する高移動度基板及び高移動度基板の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024168899
(43)【公開日】2024-12-05
(54)【発明の名称】δドープ層を有する高移動度基板及び高移動度基板の製造方法
(51)【国際特許分類】
H01L 21/02 20060101AFI20241128BHJP
H01L 21/20 20060101ALI20241128BHJP
H01L 21/205 20060101ALN20241128BHJP
H01L 21/316 20060101ALN20241128BHJP
【ＦＩ】
H01L27/12 E
H01L21/20
H01L21/205
H01L21/316 A
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023085935
(22)【出願日】2023-05-25
(71)【出願人】
【識別番号】000190149
【氏名又は名称】信越半導体株式会社
(74)【代理人】
【識別番号】100102532
【弁理士】
【氏名又は名称】好宮 幹夫
(74)【代理人】
【識別番号】100194881
【弁理士】
【氏名又は名称】小林 俊弘
(74)【代理人】
【識別番号】100215142
【弁理士】
【氏名又は名称】大塚 徹
(72)【発明者】
【氏名】大槻 剛
(72)【発明者】
【氏名】松原 寿樹
(72)【発明者】
【氏名】藤井 康太
(72)【発明者】
【氏名】阿部 達夫
(72)【発明者】
【氏名】鈴木 温
【テーマコード（参考）】
5F045
5F058
5F152
【Ｆターム（参考）】
5F045AA01
5F045AB02
5F045AC01
5F045AD11
5F045AE25
5F045AF03
5F045BB02
5F058BA20
5F058BC02
5F058BD04
5F058BE10
5F058BF53
5F058BF59
5F058BF61
5F058BF80
5F152LL03
5F152MM19
5F152NN03
5F152NP13
5F152NQ03
(57)【要約】
【課題】高い移動度を実現しながらも、大面積の基板全面に均一に作成することが可能で、実用的な高移動度基板及び高移動度基板の製造方法を提供する。
【解決手段】半導体基板と、半導体基板上に半導体基板よりバンドギャップが大きな第一のδドープ層と、第一のδドープ層上に半導体基板と同じ材料の薄膜と、薄膜上に半導体基板よりバンドギャップが大きな第二のδドープ層と、を有し、第一のδドープ層と第二のδドープ層とで薄膜を挟み込む構造のものであることを特徴とする高移動度基板。
【選択図】図１
【解決手段】半導体基板と、半導体基板上に半導体基板よりバンドギャップが大きな第一のδドープ層と、第一のδドープ層上に半導体基板と同じ材料の薄膜と、薄膜上に半導体基板よりバンドギャップが大きな第二のδドープ層と、を有し、第一のδドープ層と第二のδドープ層とで薄膜を挟み込む構造のものであることを特徴とする高移動度基板。
【選択図】図１
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板上に該半導体基板よりバンドギャップが大きな第一のδドープ層と、
前記第一のδドープ層上に前記半導体基板と同じ材料の薄膜と、
前記薄膜上に前記半導体基板よりバンドギャップが大きな第二のδドープ層と、を有し、
前記第一のδドープ層と前記第二のδドープ層とで前記薄膜を挟み込む構造のものであることを特徴とする高移動度基板。
前記半導体基板上に該半導体基板よりバンドギャップが大きな第一のδドープ層と、
前記第一のδドープ層上に前記半導体基板と同じ材料の薄膜と、
前記薄膜上に前記半導体基板よりバンドギャップが大きな第二のδドープ層と、を有し、
前記第一のδドープ層と前記第二のδドープ層とで前記薄膜を挟み込む構造のものであることを特徴とする高移動度基板。
【請求項2】
前記第一のδドープ層及び前記第二のδドープ層は酸素のδドープ層であり、
前記半導体基板及び前記薄膜はシリコンであり、
前記薄膜の厚さは２ｎｍ以上３ｎｍ以下であることを特徴とする請求項１に記載の高移動度基板。
前記半導体基板及び前記薄膜はシリコンであり、
前記薄膜の厚さは２ｎｍ以上３ｎｍ以下であることを特徴とする請求項１に記載の高移動度基板。
【請求項3】
半導体基板上に、
該半導体基板よりバンドギャップが大きな第一のδドープ層を形成し、
その上に前記半導体基板と同じ材料の薄膜を形成し、
その上に前記半導体基板よりバンドギャップが大きな第二のδドープ層を形成し、
前記第一のδドープ層と前記第二のδドープ層とで前記薄膜を挟み込むことを特徴とする高移動度基板の製造方法。
該半導体基板よりバンドギャップが大きな第一のδドープ層を形成し、
その上に前記半導体基板と同じ材料の薄膜を形成し、
その上に前記半導体基板よりバンドギャップが大きな第二のδドープ層を形成し、
前記第一のδドープ層と前記第二のδドープ層とで前記薄膜を挟み込むことを特徴とする高移動度基板の製造方法。
【請求項4】
前記第一のδドープ層及び前記第二のδドープ層を酸素のδドープ層とし、
前記半導体基板及び前記薄膜をシリコンとし、
前記薄膜の厚さを２ｎｍ以上３ｎｍ以下とすることを特徴とする請求項３に記載の高移動度基板の製造方法。
前記半導体基板及び前記薄膜をシリコンとし、
前記薄膜の厚さを２ｎｍ以上３ｎｍ以下とすることを特徴とする請求項３に記載の高移動度基板の製造方法。
【請求項5】
前記薄膜を形成する際に、あらかじめ酸化によって薄くなることを見越した厚さに形成し、
前記薄膜を酸化して前記第二のδドープ層を形成することを特徴とする請求項３に記載の高移動度基板の製造方法。
前記薄膜を酸化して前記第二のδドープ層を形成することを特徴とする請求項３に記載の高移動度基板の製造方法。
【請求項6】
前記第一のδドープ層の上に、
シリコンを１ｎｍ以上３ｎｍ以下の厚さで形成してさらに酸素のδドープ層を形成することを複数回繰り返したのちに、
その上に前記薄膜のシリコンを２ｎｍ以上３ｎｍ以下の厚さに形成することを特徴とする請求項３～５のいずれか一項に記載の高移動度基板の製造方法。
シリコンを１ｎｍ以上３ｎｍ以下の厚さで形成してさらに酸素のδドープ層を形成することを複数回繰り返したのちに、
その上に前記薄膜のシリコンを２ｎｍ以上３ｎｍ以下の厚さに形成することを特徴とする請求項３～５のいずれか一項に記載の高移動度基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、δドープ層を有する高移動度基板及び高移動度基板の製造方法に関するものである。
【背景技術】
【0002】
現在主流であるＦｉｎＦＥＴ（Ｆｉｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や一部実用化が行われているＧＡＡＦＥＴ（Ｇａｔｅ Ａｌｌ Ａｒｏｕｎｄ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の次々世代のチャネル材料としてＭｏＳ２などの２次元材料が活発に研究されている。これは、微細化の進展による高性能化に限界を迎えているためであり、移動度の高い材料をチャネル材料として使用することで、高性能化を図る技術である。
【0003】
しかしながら、提案されている２次元材料には、先述のＭｏＳ２やグラフェン、ＢＮなどの材料が知られており、その特性の有意さは実証されているが、大直径の膜を得るのはまだ困難である。非特許文献１では、ＢＮの例が示されているが、直径１００ｍｍのシリコン基板の中心から半分あたりまでの成膜の状況のようである。
【0004】
また成膜の難しさ以上に、材料の特性（２次元の薄膜で安定に存在する）から基板への貼り付けや固定が難しいことは容易に想像でき、動作を証明されたデバイスにおいては、ソース・ドレイン電極材料で２次元材料を固定することが行われているようである。
【0005】
一方で、シリコン材料に目を向けると、２～３ｎｍ程度の薄いシリコンをシリコン酸化膜で挟む構造にすることで、移動度が向上することが、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）黎明期から知られており、ＭｏＳ２等の２次元材料と同程度の移動度を実現可能である（非特許文献２および３）。
【0006】
前述のように、シリコンを絶縁膜で覆う（挟む）構造にすれば移動度が向上し、２次元材料と同等の移動度が実現できるが、ウェーハ全面、例えば直径３００ｍｍ基板全面で均一な構造にするのは困難が伴う。従来のやり方であれば、まず酸化膜を形成したウェーハとＨ＋を注入した基板を貼り合わせて剥離することで、シリコン層を酸化膜上に転写しさらに酸化膜を形成することになるが、２～３ｎｍの厚さで直径３００ｍｍ全面を均一に制御することは、酸化膜の面内均一性の問題があり困難である。（酸化炉の面内均一性を直径３００ｍｍで０．１ｎｍ以下に抑えなければならない。）
【先行技術文献】
【非特許文献】
【0007】
【非特許文献1】ISSCC2021.1.1, Mark Liu,“Unleashing the Future of Innovation”
【非特許文献2】ISSCC2023.27.3, D. Verrreck et. al.,“The promise of 2-D materials for scaled digital and analog applications”
【非特許文献3】隅田他, “表面ラフネス散乱を抑制する為に電子谷の異方性を利用した極薄膜nMOSFETのチャネル材料と面方位の最適設計”,2023年第70回応用物理学会春季学術講演会 講演予稿集16p-A403-2。
【発明の概要】
【発明が解決しようとする課題】
【0008】
上記のように従来は、シリコンを薄膜化し酸化膜で覆う（挟む）ことで、高い移動度を実現できることは分かっていても、基板全面に均一に作成することが難しく、実用的ではなかった。
【0009】
本発明は、上記従来技術の問題点に鑑みてなされたものであり、高い移動度を実現しながらも、大面積の基板全面に均一に作成することが可能で、実用的な高移動度基板及び高移動度基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
上記の課題を解決するために、本発明の高移動度基板は、半導体基板と、前記半導体基板上に該半導体基板よりバンドギャップが大きな第一のδドープ層と、前記第一のδドープ層上に前記半導体基板と同じ材料の薄膜と、前記薄膜上に前記半導体基板よりバンドギャップが大きな第二のδドープ層と、を有し、前記第一のδドープ層と前記第二のδドープ層とで前記薄膜を挟み込む構造のものである。
【0011】
このような高移動度基板であれば、第一のδドープ層及び第二のδドープ層は薄膜よりもバンドギャップが大きいので、薄膜と各δドープ層との接合界面においては、半導体と半導体よりもバンドギャップが大きい絶縁体との接合に見られるようなバンドの湾曲（バンド曲がりやバンドベンディングとも言う）が発生し、ポテンシャルの低い溝を形成することで、移動度を向上させるものとなる。
また、δドープ層を用いれば界面ラフネス（粗さ）が大きくならないので、界面散乱で移動度が低下するのを防ぎ、高移動度を維持するものとなる。
さらに、δドープ層は半導体基板及び薄膜上に容易にドープでき、大面積の基板、特に大直径の基板であっても全面に均一に作成できるものとなる。ここでδドープの定義であるが、ドープを行い、そのドープ層の厚さが薄い（例えば３ｎｍ以下の層となる）ことである。
また、δドープ層を用いれば界面ラフネス（粗さ）が大きくならないので、界面散乱で移動度が低下するのを防ぎ、高移動度を維持するものとなる。
さらに、δドープ層は半導体基板及び薄膜上に容易にドープでき、大面積の基板、特に大直径の基板であっても全面に均一に作成できるものとなる。ここでδドープの定義であるが、ドープを行い、そのドープ層の厚さが薄い（例えば３ｎｍ以下の層となる）ことである。
【0012】
また、前記第一のδドープ層及び前記第二のδドープ層は酸素のδドープ層であり、前記半導体基板及び前記薄膜はシリコンであり、前記薄膜の厚さは２ｎｍ以上３ｎｍ以下であることが好ましい。
【0013】
このような酸素のδドープ層であれば、シリコン基板やシリコン薄膜上に絶縁膜としてのシリコン酸化膜ＳｉＯ２を形成し、２ｎｍ以上３ｎｍ以下の薄いシリコンをシリコン酸化膜で挟む構造となるので、確実に移動度が向上し、ＭｏＳ２等の２次元材料と同程度の移動度を実現できるものとなる。
【0014】
また、本発明の高移動度基板の製造方法は、半導体基板上に、該半導体基板よりバンドギャップが大きな第一のδドープ層を形成し、その上に前記半導体基板と同じ材料の薄膜を形成し、その上に前記半導体基板よりバンドギャップが大きな第二のδドープ層を形成し、前記第一のδドープ層と前記第二のδドープ層とで前記薄膜を挟み込む方法である。
【0015】
このような高移動度基板の製造方法であれば、第一のδドープ層及び第二のδドープ層は薄膜よりもバンドギャップが大きいので、薄膜と各δドープ層との接合界面においては、半導体と半導体よりもバンドギャップが大きい絶縁体との接合に見られるようなバンドの湾曲（バンド曲がりやバンドベンディングとも言う）が発生し、ポテンシャルの低い溝を形成することで、移動度を向上させることができる。
また、δドープ層を用いれば界面ラフネス（粗さ）が大きくならないので、界面散乱で移動度が低下するのを防ぎ、高移動度を維持することができる。
さらに、δドープ層は半導体基板及び薄膜上に容易にドープでき、大面積の基板、特に大直径の基板であっても全面に均一に作成することができる。
また、δドープ層を用いれば界面ラフネス（粗さ）が大きくならないので、界面散乱で移動度が低下するのを防ぎ、高移動度を維持することができる。
さらに、δドープ層は半導体基板及び薄膜上に容易にドープでき、大面積の基板、特に大直径の基板であっても全面に均一に作成することができる。
【0016】
また、前記第一のδドープ層及び前記第二のδドープ層を酸素のδドープ層とし、前記半導体基板及び前記薄膜をシリコンとし、前記薄膜の厚さを２ｎｍ以上３ｎｍ以下とすることが好ましい。
【0017】
このような酸素のδドープ層とすれば、シリコン基板やシリコン薄膜上に絶縁膜としてのシリコン酸化膜ＳｉＯ２を形成し、２ｎｍ以上３ｎｍ以下の薄いシリコンをシリコン酸化膜で挟む構造となるので、確実に移動度が向上し、ＭｏＳ２等の２次元材料と同程度の移動度を実現できる。
【0018】
また、前記薄膜を形成する際に、あらかじめ酸化によって薄くなることを見越した厚さに形成し、前記薄膜を酸化して前記第二のδドープ層を形成することが好ましい。
【0019】
このような方法とすれば、薄膜が薄くなり過ぎるのを防いで確実に所望の厚さに形成できる。
【0020】
また、前記第一のδドープ層の上に、シリコンを１ｎｍ以上３ｎｍ以下の厚さで形成してさらに酸素のδドープ層を形成することを複数回繰り返したのちに、その上に前記薄膜のシリコンを２ｎｍ以上３ｎｍ以下の厚さに形成することが好ましい。
【0021】
このような方法とすれば、積層構造でも確実に高移動度基板を製造できる。
【発明の効果】
【0022】
本発明の高移動度基板及び高移動度基板の製造方法であれば、高い移動度を実現しながらも、大面積の基板、特に大直径の基板全面に均一に作成することが可能で、実用的である。
また、このような２次元材料を模擬した薄膜層を用いれば、大面積の基板、特に大直径の基板全面に高移動チャネル材を形成するこが可能となる。
さらに、ＭｏＳ２等の高価な２次元材料を使わず、シリコン等の一般的な半導体材料で実現できるので安価である。
また、このような２次元材料を模擬した薄膜層を用いれば、大面積の基板、特に大直径の基板全面に高移動チャネル材を形成するこが可能となる。
さらに、ＭｏＳ２等の高価な２次元材料を使わず、シリコン等の一般的な半導体材料で実現できるので安価である。
【図面の簡単な説明】
【0023】
【図1】本発明の第一の実施形態における高移動度基板の概略図である。
【図2】本発明の第二の実施形態における高移動度基板の概略図である。
【図3】本発明の第三の実施形態における高移動度基板の概略図である。
【発明を実施するための形態】
【0024】
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
【0025】
本発明者らは、上記課題について鋭意検討を重ねた結果、半導体基板と、前記半導体基板上に該半導体基板よりバンドギャップが大きな第一のδドープ層と、前記第一のδドープ層上に前記半導体基板と同じ材料の薄膜と、前記薄膜上に前記半導体基板よりバンドギャップが大きな第二のδドープ層と、を有し、前記第一のδドープ層と前記第二のδドープ層とで前記薄膜を挟み込む構造を見出し、本発明を完成させた。即ち、具体的にはδドープと薄膜シリコンの積層と酸化処理を組み合わせることにより、δドープ層として絶縁体である酸化膜（より具体的にはシリコンよりもバンドギャップが大きな材料であるＳｉＯ２）で、厚さ２ｎｍ以上３ｎｍ以下の薄膜シリコンを挟み込む構造とすることにより、高価な２次元材料を使わずより安価で高品質な基板となることを見出し、本発明を完成させた。
【0026】
これは、たとえば、シリコン基板上に酸素原子をδドープして、さらにその上にシリコンを２ｎｍ以上３ｎｍ以下の厚さに積層して薄膜シリコンを形成し、さらに酸素原子をδドープすることで実現できる。
【0027】
さらに、シリコン基板上に酸素原子をδドープして、さらにその上にシリコンをあらかじめ酸化によって薄くなることを見越した厚さに積層して薄膜シリコンを形成し、その後酸化をすることでも提供できる。
【0028】
さらに、シリコン基板上に酸素原子をδドープして、シリコンを１ｎｍ以上３ｎｍ以下の厚さ、望ましくは１ｎｍ積層してさらに酸素原子をδドープすることを複数回繰り返したのちに、さらにその上にシリコンを２～３ｎｍの厚さに積層して薄膜シリコンを形成し、さらに酸素原子をδドープすることでも提供できる。
【0029】
以下、図面を参照して本発明に好適な第一の実施形態について説明する。
まず、図１を参照して高移動度基板１の構成について説明する。
図１に示すように本実施形態の高移動度基板１は、半導体基板（支持基板）２と、半導体基板２上に半導体基板２よりバンドギャップが大きな第一のδドープ層（第一の酸化膜層）３－１と、第一のδドープ層３－１上に半導体基板２と同じ材料の薄膜（シリコン）４と、薄膜４上に半導体基板２よりバンドギャップが大きな第二のδドープ層（第二の酸化膜層）３－２と、を有し、第一のδドープ層３－１と第二のδドープ層３－２とで薄膜４を挟み込む構造のものである。
まず、図１を参照して高移動度基板１の構成について説明する。
図１に示すように本実施形態の高移動度基板１は、半導体基板（支持基板）２と、半導体基板２上に半導体基板２よりバンドギャップが大きな第一のδドープ層（第一の酸化膜層）３－１と、第一のδドープ層３－１上に半導体基板２と同じ材料の薄膜（シリコン）４と、薄膜４上に半導体基板２よりバンドギャップが大きな第二のδドープ層（第二の酸化膜層）３－２と、を有し、第一のδドープ層３－１と第二のδドープ層３－２とで薄膜４を挟み込む構造のものである。
【0030】
ここで、より好ましい態様としては、第一のδドープ層３－１及び第二のδドープ層３－２は酸素のδドープ層であり、それぞれ酸化膜を形成する。また、半導体基板２及び薄膜４はシリコンであり、高移動度を発現するために２ｎｍ以上３ｎｍ以下の厚さとなる。２ｎｍ以上であれば、薄膜（シリコン）４層が完全結晶となりやすく移動度を向上させることができる。一方、３ｎｍ以下であれば、通常のバルクシリコンと異なる特性となり、より効果的に移動度の向上を望むことができる。以下、好ましい態様として、半導体基板２がシリコン基板、δドープ層が酸化膜層である場合を中心に説明する。なおδドープは、酸素のドープの場合、熱酸化や自然酸化により形成することができる。
【0031】
本実施形態の高移動度基板１であれば、第一のδドープ層３－１及び第二のδドープ層３－２は薄膜４よりもバンドギャップが大きいので、薄膜４と各δドープ層との接合界面においては、半導体と半導体よりもバンドギャップが大きい絶縁体との接合に見られるようなバンドの湾曲（バンド曲がりやバンドベンディングとも言う）が発生し、ポテンシャルの低い溝を形成することで、移動度を向上させるものとなる。
また、δドープ層を用いれば界面ラフネス（粗さ）が大きくならないので、界面散乱で移動度が低下するのを防ぎ、高移動度を維持するものとなる。
さらに、δドープ層は半導体基板及び薄膜上に容易にドープでき、大面積の基板、特に大直径の基板であっても全面に均一に作成できるものとなる。
また、δドープ層を用いれば界面ラフネス（粗さ）が大きくならないので、界面散乱で移動度が低下するのを防ぎ、高移動度を維持するものとなる。
さらに、δドープ層は半導体基板及び薄膜上に容易にドープでき、大面積の基板、特に大直径の基板であっても全面に均一に作成できるものとなる。
【0032】
本実施形態の酸素のδドープ層（第一のδドープ層３－１及び第二のδドープ層３－２）であれば、シリコン基板（半導体基板２）やシリコン薄膜（薄膜４）上に絶縁膜としてのシリコン酸化膜ＳｉＯ２を形成し、２ｎｍ以上３ｎｍ以下の薄いシリコン（薄膜４）をシリコン酸化膜で挟む構造となるので、確実に移動度が向上し、ＭｏＳ２等の２次元材料と同程度の移動度を実現できるものとなる。
【0033】
次に、本実施形態の高移動度基板１の具体的な製造フローを、図１を参照しながら説明する。半導体基板（支持基板）２を準備するが、これは一般的なシリコン基板とすることができる。シリコン基板の場合、電子移動度の観点からは（１００）方位が好ましいが、正孔移動度のバランスを考えると、（１１０）基板でもよく、基板面方位はその用途によって選択できる。
【0034】
次に、半導体基板（支持基板）２上に半導体基板２よりバンドギャップが大きな酸素の第一のδドープ層（第一の酸化膜層）３－１を形成する。半導体基板２上にδドープ層を形成する方法であれば、直径３００ｍｍ基板のような大直径基板にも均一にδドープ層が形成できる。
【0035】
ここでδドープ層の形成法に特に制約はないが、さらにその上に半導体基板と同じ材料の薄膜（シリコン）４を形成することを見越して、酸素濃度をシリコン単結晶が成長できる濃度とすることができる。この場合、酸素濃度を１×１０１５ａｔｏｍｓ／ｃｍ２前後とすることが好ましい。
【0036】
次に、半導体基板２と同じ材料の薄膜（シリコン）４層を第一のδドープ層３－１の上に成長させる。厚さが２ｎｍ以上３ｎｍ以下の薄膜を成長させる場合、成長方法に特に制約はないが、低温かつ減圧条件が設定可能な装置を用いると容易に成長させることができる。
【0037】
次に、薄膜４上に半導体基板２よりバンドギャップが大きな酸素の第二のδドープ層（第二の酸化膜層）３－２を形成する。この方法は、第一のδドープ層（第一の酸化膜層）３－１を形成する方法と同じでも問題ない。
【0038】
以上により、第一のδドープ層３－１と第二のδドープ層３－２とで薄膜４を挟み込むことができ、図１のような高移動度基板１を製造できる。
【0039】
本実施形態の高移動度基板１の製造方法であれば、第一のδドープ層３－１及び第二のδドープ層３－２は薄膜４よりもバンドギャップが大きいので、薄膜４と各δドープ層との接合界面においては、半導体と半導体よりもバンドギャップが大きい絶縁体との接合に見られるようなバンドの湾曲（バンド曲がりやバンドベンディングとも言う）が発生し、ポテンシャルの低い溝を形成することで、移動度を向上させることができる。
また、δドープ層を用いれば界面ラフネス（粗さ）が大きくならないので、界面散乱で移動度が低下するのを防ぎ、高移動度を維持することができる。
さらに、δドープ層は半導体基板及び薄膜上に容易にドープでき、大面積の基板、特に大直径の基板であっても全面に均一に作成することができる。
また、δドープ層を用いれば界面ラフネス（粗さ）が大きくならないので、界面散乱で移動度が低下するのを防ぎ、高移動度を維持することができる。
さらに、δドープ層は半導体基板及び薄膜上に容易にドープでき、大面積の基板、特に大直径の基板であっても全面に均一に作成することができる。
【0040】
本実施形態の酸素のδドープ層（第一のδドープ層３－１及び第二のδドープ層３－２）とすれば、シリコン基板（半導体基板２）やシリコン薄膜（薄膜４）上に絶縁膜としてのシリコン酸化膜ＳｉＯ２を形成し、２ｎｍ以上３ｎｍ以下の薄いシリコン（薄膜４）をシリコン酸化膜で挟む構造となるので、確実に移動度が向上し、ＭｏＳ２等の２次元材料と同程度の移動度を実現できる。
【0041】
図２を参照して第二の実施形態について説明する。
本実施形態の高移動度基板の製造方法は、薄膜を形成する際に、あらかじめ酸化によって薄くなることを見越した厚さに形成し、薄膜を酸化して第二のδドープ層を形成する方法である。
本実施形態の高移動度基板の製造方法は、薄膜を形成する際に、あらかじめ酸化によって薄くなることを見越した厚さに形成し、薄膜を酸化して第二のδドープ層を形成する方法である。
【0042】
図２は、薄膜（シリコン）５を酸化する前の状態を示し、薄膜（シリコン）５は、酸化されて第二のδドープ層を形成する部位５－１と、酸化されずに薄膜（シリコン）として残る部位５－２を有するものである。そして、酸化されずに薄膜（シリコン）として残る部位５－２を２ｎｍ以上３ｎｍ以下とするために、あらかじめ薄膜（シリコン）５は２ｎｍ以上３ｎｍ以下よりも厚めに成長させておく。酸化する方法は、薄膜５を熱酸化する方法でもよい。
【0043】
ここで、どの程度薄くなることを見越して厚めにするのかについては、シリコンが酸化されて酸化膜が形成されると、酸化膜のうち約半分がシリコン（例えば１００Åの酸化膜ではシリコンが４４Å使用される）であり、このような比率を踏まえて決めることができるが、より正確には予備実験等で確認しておくことが望ましい。
【0044】
このような方法とすれば、薄膜５のうち酸化されずに薄膜（シリコン）として残る部位５－２が２ｎｍ以上３ｎｍ以下よりも薄くなり過ぎるのを防いで、確実に所望の厚さに形成できる。
【0045】
図３を参照して第三の実施形態について説明する。
本実施形態の高移動度基板の製造方法は、第一のδドープ層の上に、シリコンを１ｎｍ以上３ｎｍ以下の厚さで形成してさらに酸素のδドープ層を形成することを複数回繰り返したのちに、その上に薄膜のシリコンを２ｎｍ以上３ｎｍ以下の厚さに形成する方法である。
本実施形態の高移動度基板の製造方法は、第一のδドープ層の上に、シリコンを１ｎｍ以上３ｎｍ以下の厚さで形成してさらに酸素のδドープ層を形成することを複数回繰り返したのちに、その上に薄膜のシリコンを２ｎｍ以上３ｎｍ以下の厚さに形成する方法である。
【0046】
図３を参照し、酸素の第一のδドープ層６－１の上に、シリコン７－１を１ｎｍ以上３ｎｍ以下の厚さで形成し、さらに酸素のδドープ層６－２を形成し、さらにシリコン７－２を１ｎｍ以上３ｎｍ以下の厚さで形成し、さらに酸素のδドープ層６－３を形成したのちに、その上に薄膜（シリコン）４を２ｎｍ以上３ｎｍ以下の厚さに形成したものである。
【0047】
このような方法とすれば、積層構造でも確実に高移動度基板を製造できる。
【0048】
ここで、シリコンとδドープ層を複数回繰り返すことについては、繰り返す事で積層構造にできることを示している。一方、次世代のトランジスタ構造として２０３０年代の実現が期待されるＣＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造では、十分な電流値を得るためにチャネルを３か４層積層した構造が想定されており、本実施の形態はそのような積層構造に応用できる。
【実施例0049】
以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
【0050】
［実施例１］
実施例１は上記の第一の実施形態を実施したもので、図１に示すような高移動度基板を製造した例である。
実施例１は上記の第一の実施形態を実施したもので、図１に示すような高移動度基板を製造した例である。
【0051】
まず半導体基板（支持基板）２として、直径３００ｍｍ、ボロンドープのｐ型、抵抗率１０Ω・ｃｍのシリコン（１１０）単結晶基板を準備した。これを１％濃度のフッ酸水溶液に３分間浸漬し、一度自然酸化膜を除去後に、大気中（温度２３℃±１℃、湿度３９％±３％）に３時間放置することで酸素の第一のδドープ層３－１を形成した。その後、減圧エピ装置に投入し、温度７００℃、圧力１００Ｔｏｒｒ、モノシラン１２００ｓｃｃｍの条件で、６０秒で薄膜（シリコン）層４を成長させた。そののち、装置から取り出し大気中で１時間放置することで、表面側の酸素の第二のδドープ層３－２を成膜し、高移動度基板１を得た。
【0052】
ここで得られた高移動度基板について、第一のδドープ層、薄膜（シリコン）層、第二のδドープ層は、いずれも厚さが３ｎｍであり、移動度は１００ｃｍ２／Ｖ・ｓである。
【0053】
［実施例２］
実施例２は、δドープ層とシリコン層の形成の工程を増やした点で、実施例１とは異なる例である。
実施例２は、δドープ層とシリコン層の形成の工程を増やした点で、実施例１とは異なる例である。
【0054】
半導体基板（支持基板）として、直径３００ｍｍ、ボロンドープのｐ型、抵抗率１０Ω・ｃｍのシリコン（１１０）単結晶基板を準備した。これを１％濃度のフッ酸水溶液に３分間浸漬し、一度自然酸化膜を除去後に、大気中（温度２３℃±１℃、湿度３９％±３％）に３時間放置することで酸素の第一のδドープ層を形成した。その後、減圧エピ装置に投入し、温度７００℃、圧力１００Ｔｏｒｒ、モノシラン１２００ｓｃｃｍの条件で、２秒でシリコン層を成長させた。そののち、装置から取り出し大気中で１時間放置することで、酸素の第三のδドープ層を形成し、その後、減圧エピ装置に投入し、温度７００℃、圧力１００Ｔｏｒｒ、モノシラン１２００ｓｃｃｍの条件で、２秒でシリコン層を成長させた。そののち、装置から取り出し大気中で１時間放置することで、表面側の酸素の第二のδドープ層を成膜し、さらに、減圧エピ装置に投入し、温度７００℃、圧力１００Ｔｏｒｒ、モノシラン１２００ｓｃｃｍの条件で、２秒でシリコン層を成長させた高移動度基板を得た。
【0055】
ここで得られた高移動度基板について、第一のδドープ層、シリコン層、第三のδドープ層、薄膜（シリコン）層、第二のδドープ層は、いずれも厚さが３ｎｍであり、移動度は１００ｃｍ２／Ｖ・ｓである。
【0056】
［実施例３］
実施例３は、δドープ層とシリコン層の形成の工程を増やした点と、成膜条件と、熱処理炉で薄膜（シリコン）を熱酸化して第二のδドープ層を形成する点等で、実施例１とは異なる例である。
実施例３は、δドープ層とシリコン層の形成の工程を増やした点と、成膜条件と、熱処理炉で薄膜（シリコン）を熱酸化して第二のδドープ層を形成する点等で、実施例１とは異なる例である。
【0057】
半導体基板（支持基板）として、直径３００ｍｍ、ボロンドープのｐ型、抵抗率１０Ω・ｃｍのシリコン（１１０）単結晶基板を準備した。これを１％濃度のフッ酸水溶液に３分間浸漬し、一度自然酸化膜を除去後に、大気中（温度２３℃±１℃、湿度３９％±３％）に３時間放置することで酸素の第一のδドープ層を形成した。その後、減圧エピ装置に投入し、温度７００℃、圧力１００Ｔｏｒｒ、モノシラン１２００ｓｃｃｍの条件で、２秒でシリコン層を成長させた。そののち、装置から取り出し大気中で１時間放置することで、酸素の第三のδドープ層を形成し、その後、減圧エピ装置に投入し、温度７００℃、圧力１００Ｔｏｒｒ、モノシラン１２００ｓｃｃｍの条件で、１２０秒で薄膜（シリコン）層を成長させた。そののち、装置から取り出し熱処理炉に投入し６００℃で５分、酸素雰囲気で熱処理することで、表面側の酸素の第二のδドープ層を成膜し高移動度基板を得た。
【0058】
ここで得られた高移動度基板について、第一のδドープ層、シリコン層、第三のδドープ層、薄膜（シリコン）層、第二のδドープ層は、いずれも厚さが３ｎｍであり、移動度は１００ｃｍ２／Ｖ・ｓである。
【0059】
以上の結果に対して考察を加える。
特に移動度については、非特許文献３によれば従来の２次元材料のＭｏＳ２の移動度は５０～１００ｃｍ２／Ｖ・ｓであり、本実施例１～３で得られた高移動度基板の移動度は１００ｃｍ２／Ｖ・ｓであるから、本実施例１～３は２次元材料に勝るとも劣らない移動度を実現できた。
特に移動度については、非特許文献３によれば従来の２次元材料のＭｏＳ２の移動度は５０～１００ｃｍ２／Ｖ・ｓであり、本実施例１～３で得られた高移動度基板の移動度は１００ｃｍ２／Ｖ・ｓであるから、本実施例１～３は２次元材料に勝るとも劣らない移動度を実現できた。
【0060】
以上、本発明の高移動度基板及び高移動度基板の製造方法であれば、高い移動度を実現しながらも、大面積の基板（大直径の基板）全面に均一に作成することが可能で、実用的であることが示された。
また、このような２次元材料を模擬した薄膜層を用いれば、大面積の基板全面に高移動チャネル材を形成するこが可能となる。
さらに、ＭｏＳ２等の高価な２次元材料を使わず、シリコン等の一般的な半導体材料で実現できるので安価である。
また、このような２次元材料を模擬した薄膜層を用いれば、大面積の基板全面に高移動チャネル材を形成するこが可能となる。
さらに、ＭｏＳ２等の高価な２次元材料を使わず、シリコン等の一般的な半導体材料で実現できるので安価である。
【0061】
本発明は以下の態様を包含する。
［１］：
半導体基板と、
前記半導体基板上に該半導体基板よりバンドギャップが大きな第一のδドープ層と、
前記第一のδドープ層上に前記半導体基板と同じ材料の薄膜と、
前記薄膜上に前記半導体基板よりバンドギャップが大きな第二のδドープ層と、を有し、
前記第一のδドープ層と前記第二のδドープ層とで前記薄膜を挟み込む構造のものであることを特徴とする高移動度基板。
［２］：
前記第一のδドープ層及び前記第二のδドープ層は酸素のδドープ層であり、
前記半導体基板及び前記薄膜はシリコンであり、
前記薄膜の厚さは２ｎｍ以上３ｎｍ以下であることを特徴とする上記［１］に記載の高移動度基板。
［３］：
半導体基板上に、
該半導体基板よりバンドギャップが大きな第一のδドープ層を形成し、
その上に前記半導体基板と同じ材料の薄膜を形成し、
その上に前記半導体基板よりバンドギャップが大きな第二のδドープ層を形成し、
前記第一のδドープ層と前記第二のδドープ層とで前記薄膜を挟み込むことを特徴とする高移動度基板の製造方法。
［４］：
前記第一のδドープ層及び前記第二のδドープ層を酸素のδドープ層とし、
前記半導体基板及び前記薄膜をシリコンとし、
前記薄膜の厚さを２ｎｍ以上３ｎｍ以下とすることを特徴とする上記［３］に記載の高移動度基板の製造方法。
［５］：
前記薄膜を形成する際に、あらかじめ酸化によって薄くなることを見越した厚さに形成し、
前記薄膜を酸化して前記第二のδドープ層を形成することを特徴とする上記［３］又は上記［４］に記載の高移動度基板の製造方法。
［６］：
前記第一のδドープ層の上に、
シリコンを１ｎｍ以上３ｎｍ以下の厚さで形成してさらに酸素のδドープ層を形成することを複数回繰り返したのちに、
その上に前記薄膜のシリコンを２ｎｍ以上３ｎｍ以下の厚さに形成することを特徴とする上記［３］から上記［５］のいずれかに記載の高移動度基板の製造方法。
［１］：
半導体基板と、
前記半導体基板上に該半導体基板よりバンドギャップが大きな第一のδドープ層と、
前記第一のδドープ層上に前記半導体基板と同じ材料の薄膜と、
前記薄膜上に前記半導体基板よりバンドギャップが大きな第二のδドープ層と、を有し、
前記第一のδドープ層と前記第二のδドープ層とで前記薄膜を挟み込む構造のものであることを特徴とする高移動度基板。
［２］：
前記第一のδドープ層及び前記第二のδドープ層は酸素のδドープ層であり、
前記半導体基板及び前記薄膜はシリコンであり、
前記薄膜の厚さは２ｎｍ以上３ｎｍ以下であることを特徴とする上記［１］に記載の高移動度基板。
［３］：
半導体基板上に、
該半導体基板よりバンドギャップが大きな第一のδドープ層を形成し、
その上に前記半導体基板と同じ材料の薄膜を形成し、
その上に前記半導体基板よりバンドギャップが大きな第二のδドープ層を形成し、
前記第一のδドープ層と前記第二のδドープ層とで前記薄膜を挟み込むことを特徴とする高移動度基板の製造方法。
［４］：
前記第一のδドープ層及び前記第二のδドープ層を酸素のδドープ層とし、
前記半導体基板及び前記薄膜をシリコンとし、
前記薄膜の厚さを２ｎｍ以上３ｎｍ以下とすることを特徴とする上記［３］に記載の高移動度基板の製造方法。
［５］：
前記薄膜を形成する際に、あらかじめ酸化によって薄くなることを見越した厚さに形成し、
前記薄膜を酸化して前記第二のδドープ層を形成することを特徴とする上記［３］又は上記［４］に記載の高移動度基板の製造方法。
［６］：
前記第一のδドープ層の上に、
シリコンを１ｎｍ以上３ｎｍ以下の厚さで形成してさらに酸素のδドープ層を形成することを複数回繰り返したのちに、
その上に前記薄膜のシリコンを２ｎｍ以上３ｎｍ以下の厚さに形成することを特徴とする上記［３］から上記［５］のいずれかに記載の高移動度基板の製造方法。
【0062】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【0063】
１…高移動度基板、 ２…半導体基板（支持基板）、 ３－１、６－１…第一のδドープ層（第一の酸化膜層）、 ３－２…第二のδドープ層（第二の酸化膜層）、 ４、５…薄膜（シリコン）、 ５－１…酸化されて第二のδドープ層を形成する部位、 ５－２…酸化されずに薄膜（シリコン）として残る部位、 ６－２、６－３…δドープ層、 ７－１、７－２…シリコン。
【図1】
【図2】
【図3】