特開 2024-176868 トランジスタおよびその製造方法、並びに集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024176868

(43)【公開日】2024-12-19

(54)【発明の名称】トランジスタおよびその製造方法、並びに集積回路

(51)【国際特許分類】

   H01L 29/786 20060101AFI20241212BHJP

   H01L 21/336 20060101ALI20241212BHJP

【ＦＩ】

H01L29/78 626A

H01L29/78 618C

H01L29/78 618B

H01L29/78 617K

H01L29/78 617M

H01L29/78 617A

H01L29/78 616S

H01L29/78 617N

H01L29/78 617T

H01L29/78 614

H01L29/78 617V

H01L29/78 618A

H01L29/78 616K

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023095711

(22)【出願日】2023-06-09

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和３年度、国立研究開発法人科学技術振興機構、戦略的創造研究推進事業、「ホウ素化合物シートを用いた複合材料の作製法の開発」委託研究、令和４年度、国立研究開発法人科学技術振興機構、未来社会創造事業、「縦型ＦＥＴ構造の開発」委託研究、令和４年度、国立研究開発法人情報通信研究機構「革新的情報通信技術研究開発委託研究／単原子長ゲートによる低環境負荷物質から成る高出力ＴＨｚ帯増幅器の創出」、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】504157024

【氏名又は名称】国立大学法人東北大学

(71)【出願人】

【識別番号】301022471

【氏名又は名称】国立研究開発法人情報通信研究機構

(71)【出願人】

【識別番号】000002060

【氏名又は名称】信越化学工業株式会社

(74)【代理人】

【識別番号】100166545

【弁理士】

【氏名又は名称】折坂 茂樹

(72)【発明者】

【氏名】吹留 博一

(72)【発明者】

【氏名】渡邊 一世

(72)【発明者】

【氏名】川原 実

(72)【発明者】

【氏名】秋山 昌次

(72)【発明者】

【氏名】飛坂 優二

(72)【発明者】

【氏名】川合 信

【テーマコード（参考）】

5F110

【Ｆターム（参考）】

5F110AA01

5F110BB03

5F110CC09

5F110DD01

5F110DD04

5F110DD05

5F110DD06

5F110DD21

5F110EE01

5F110EE22

5F110EE27

5F110EE28

5F110EE42

5F110EE45

5F110FF01

5F110GG01

5F110GG25

5F110GG28

(57)【要約】

【課題】極めて短い長さのゲートおよび極めて薄いキャリア輸送層を有するトランジスタを提供する。
【解決手段】トランジスタは、平坦な最上面と、最上面と交わり最上面より下方に延びる垂直面と、最上面と略平行であり垂直面と交わる下段面とを有する基板と、基板の最上面に接して形成される導電薄膜と、少なくとも、垂直面、導電薄膜の端部を覆うように形成される絶縁膜と、最上面、垂直面、および下段面を覆うように形成される二次元半導体層であって、導電薄膜および／または絶縁膜が存在する箇所については導電薄膜および／または絶縁膜をも覆うように重ねて形成される、二次元半導体層と、二次元半導体層における最上面を覆う箇所に設けられるソース電極と、二次元半導体層における下段面を覆う箇所に設けられるドレイン電極と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

最上面と、前記最上面と交わり前記最上面より下方に延びる垂直面と、前記最上面と略平行であり前記垂直面と交わる下段面とを有する基板と、
前記基板の前記最上面に接して形成される導電薄膜と、
少なくとも、前記垂直面、前記導電薄膜の端部を覆うように形成される絶縁膜と、
前記最上面、前記垂直面、および前記下段面を覆うように形成される二次元半導体層であって、前記導電薄膜および／または前記絶縁膜が存在する箇所については前記導電薄膜および／または前記絶縁膜をも覆うように重ねて形成される、二次元半導体層と、
前記二次元半導体層における前記最上面を覆う箇所に設けられるソース電極と、
前記二次元半導体層における前記下段面を覆う箇所に設けられるドレイン電極と、
を備えるトランジスタ。

【請求項2】

前記導電薄膜の上に、導体の遮蔽層をさらに備え、
前記遮蔽層の表裏両面に絶縁層が設けられる
ことを特徴とする請求項１に記載のトランジスタ。

【請求項3】

前記基板は、少なくとも前記最上面が炭化珪素の単結晶であり、
前記導電薄膜は、グラフェンであることを特徴とする請求項１または２に記載のトランジスタ。

【請求項4】

前記導電薄膜であるグラフェンは、前記最上面と前記垂直面が交わる稜線近傍に重なる端部が単層であることを特徴とする請求項３に記載のトランジスタ。

【請求項5】

前記基板は、前記最上面の前記垂直面と接する縁とは反対の端部において前記最上面に隣接し前記最上面と非平行である傾斜面を備え、
前記導電薄膜は前記最上面から前記傾斜面に渡って形成され、
前記傾斜面の上における前記導電薄膜は多層のグラフェンである
ことを特徴とする請求項４に記載のトランジスタ。

【請求項6】

前記基板は、炭化珪素の単結晶基板または絶縁体に炭化珪素の単結晶層を作製したハイブリッド基板であることを特徴とする請求項１または２に記載のトランジスタ。

【請求項7】

前記二次元半導体層は、グラフェン、遷移金属ダイカルコゲナイド、酸化インジウム、リン化ホウ素、および砒化ホウ素からなる群から選択される材料により形成されることを特徴とする請求項１または２に記載のトランジスタ。

【請求項8】

前記二次元半導体層は、二硫化モリブデン（ＭｏＳ_２）、二硫化タングステン（ＷＳ_２）、および二セレン化タングステン（ＷＳｅ_２）のいずれかである遷移金属ダイカルコゲナイドより形成されることを特徴とする請求項７に記載のトランジスタ。

【請求項9】

前記絶縁膜は、酸化ハフニウム、炭化珪素、酸化ジルコニウム、酸化エルビウム、酸化アルミニウム、および炭化珪素からなる群から選択される材料により形成されることを特徴とする請求項１または２に記載のトランジスタ。

【請求項10】

請求項１または２に記載のトランジスタを複数備える集積回路であって、
前記基板は、前記最上面が形成された凸部に対向する２つの前記垂直面を有し、
１つの前記導電薄膜および１つの前記ソース電極を２つの前記トランジスタが共用することを特徴とする集積回路。

【請求項11】

請求項１または２に記載のトランジスタを複数備える集積回路であって、
前記基板は、１つの前記下段面の両側に対向する２つの前記垂直面を有し、
１つの前記下段面を２つの前記トランジスタが共用することを特徴とする集積回路。

【請求項12】

基板を準備する工程と、
前記基板の平坦な最上面に１０原子層以下の導電薄膜を形成する工程と、
微細加工により、一部に前記導電薄膜を残しつつ、他の部分について前記導電薄膜および前記基板の上部を除去して、前記基板に、前記最上面と交わり前記最上面より下方に延びる垂直面と、前記最上面と略平行であり前記垂直面と交わる下段面垂直面および下段面とを形成する工程と、
少なくとも、前記垂直面、前記導電薄膜の端部を覆うように絶縁膜を堆積する工程と、
前記最上面、前記垂直面、および前記下段面を覆うように、且つ、前記導電薄膜および／または前記絶縁膜が存在する箇所については前記導電薄膜および／または前記絶縁膜をも覆うように重ねて二次元半導体層を堆積する工程と、
前記二次元半導体層における前記導電薄膜を覆う箇所に重ねてソース電極を形成し、前記二次元半導体層における前記下段面を覆う箇所に重ねてドレイン電極を形成する工程と
を備えるトランジスタの製造方法。

【請求項13】

前記導電薄膜を形成した後、前記垂直面および前記下段面を形成する工程の前に、前記導電薄膜に重ねて遮蔽層を設ける工程をさらに備えることを特徴とする請求項１２に記載の製造方法。

【請求項14】

前記基板は、少なくとも前記最上面が炭化珪素の単結晶であり、
前記導電薄膜を形成する工程において、前記基板の前記最上面に前記導電薄膜としてグラフェンを形成することを特徴とする請求項１２または１３に記載の製造方法。

【請求項15】

前記導電薄膜を形成する工程において、前記導電薄膜であるグラフェンを、前記最上面と前記垂直面が交わる稜線近傍に重なる端部が単層となるように形成すること特徴とする請求項１２または１３に記載の製造方法。

【請求項16】

前記導電薄膜を形成する工程より前に、前記最上面に隣接し前記最上面と非平行である傾斜面を形成する工程を有し、
前記導電薄膜を形成する工程において、前記導電薄膜を前記最上面から前記傾斜面に渡って形成し、前記傾斜面の上における前記導電薄膜は多層のグラフェンを形成することを特徴とする請求項１５に記載の製造方法。

【請求項17】

前記基板は、炭化珪素の単結晶基板または絶縁体に炭化珪素の単結晶層を作製したハイブリッド基板であることを特徴とする請求項１２または１３に記載の製造方法。

【請求項18】

前記二次元半導体層は、グラフェン、遷移金属ダイカルコゲナイド、酸化インジウム、リン化ホウ素、および砒化ホウ素からなる群から選択される材料により形成されることを特徴とする請求項１２または１３に記載の製造方法。

【請求項19】

前記二次元半導体層は、二硫化モリブデン（ＭｏＳ_２）、二硫化タングステン（ＷＳ_２）、および二セレン化タングステン（ＷＳｅ_２）のいずれかである遷移金属ダイカルコゲナイドより形成されることを特徴とする請求項１８に記載の製造方法。

【請求項20】

前記絶縁膜は、酸化ハフニウム、炭化珪素、酸化ジルコニウム、酸化エルビウム、酸化アルミニウム、および炭化珪素からなる群から選択される材料により形成されることを特徴とする請求項１２または１３に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ゲート長が極めて短く、キャリア輸送層が極めて薄いトランジスタおよびその製造方法、並びに集積回路に関する。

【背景技術】

【0002】

次世代の移動通信システム（いわゆる６Ｇ、Ｂｅｙｏｎｄ５Ｇ）を実現するにあたり、アナログ・フロントエンドの増幅器およびベースバンドの中核を成す論理集積回路の更なる高速化が求められている。これらの高速化に向けては、ゲートの極短化や、キャリア輸送層（チャネル）の極薄化が必要とされている。ゲートの極短化については、単原子レベルまでゲート長を短くすることができる技術が求められている。また、キャリア輸送層の極薄化についても、単原子レベルの厚みを実現する技術が求められている。

【0003】

従来半導体集積回路製造では、紫外線を用いたリソグラフィーが用いられており、今後の半導体集積回路製造でも、紫外線の波長をさらに短くした、いわゆる極端紫外線（ＥＵＶ）を用いることで、従来技術の延長線上で極微細化を進める方向で技術開発が進められている。しかし、ＥＵＶを用いた半導体製造装置はますます大型化・高価になっていることに加えて有害な物質が使われており、近い将来ＥＵＶ技術の進展は難しくなることが予想される。

【0004】

このよう状況において、ゲートの極短化や、キャリア輸送層の極薄化の要求に対し、単原子長ゲートおよび二次元半導体であるＭｏＳ_２単原子層のチャネルを有するトランジスタが提案されている（例えば非特許文献１を参照）。

【先行技術文献】

【非特許文献】

【0005】

【非特許文献1】Fan Wu et al. Nature 603 (2022) 259

【発明の概要】

【発明が解決しようとする課題】

【0006】

非特許文献１に記載されているトランジスタは、金属箔上にＣＶＤ法により形成したグラフェン膜を基板に転写し、転写グラフェンをゲートとして用いている。また、二次元半導体についても、金属箔上にＣＶＤ法により形成したものを所望の基板へ転写している。この非特許文献１のトランジスタには、三つの大きな問題点がある。一つ目の問題点は、金属箔から基板へ転写したグラフェンや二次元半導体は、皺がよったり、基板表面の三次元構造へ完全に密着していない点である。そのため、理論値よりも低いデバイス性能値を示し、デバイス信頼性も低い。二つ目の問題点は、ゲート抵抗が高い点がある。高ゲート抵抗は、ゲートとしてグラフェン単層を用いていることによるものであり、トランジスタの高速化を妨げるものである。三つ目の問題点は、高周波応用に適した既存デバイス構造ではゲート電極や絶縁層等一部の構造や部分が数十ナノメートルもしくは数ナノメートル程度に短縮・縮小されているが、本発明のように層厚が原子１個～十数個分の２次元材料・物質で構成されたデバイス構造やデバイスレイアウトの最適化がなされていない点である。これらの問題点のため、単原子長ゲートを有するトランジスタはこれまで実用化されていなかった。

【0007】

本発明は上記に鑑みなされたものであり、極めて短い（好ましくは単原子レベルの）長さのゲートおよび極めて薄い厚みの（好ましくは単原子レベルの）キャリア輸送層を有するトランジスタ、および、その大量生産に適した信頼性の高い製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の実施形態に係るトランジスタは、最上面と、最上面と交わり最上面より下方に延びる垂直面と、最上面と略平行であり垂直面と交わる下段面とを有する基板と、基板の最上面に接して形成される導電薄膜と、少なくとも、垂直面、導電薄膜の端部を覆うように形成される絶縁膜と、最上面、垂直面、および下段面を覆うように形成される二次元半導体層であって、導電薄膜および／または絶縁膜が存在する箇所については導電薄膜および／または絶縁膜をも覆うように重ねて形成される、二次元半導体層と、二次元半導体層における最上面を覆う箇所に設けられるソース電極と、二次元半導体層における下段面を覆う箇所に設けられるドレイン電極と、を備える。最上面および／または下段面は平坦な面とするとよい。

【0009】

本発明では、トランジスタは、導電薄膜の上に、導体の遮蔽層をさらに備え、遮蔽層の表裏両面に絶縁層が設けられるとよい。

【0010】

本発明では、基板は、少なくとも最上面が炭化珪素（ＳｉＣ）の単結晶とするとよく、導電薄膜は、グラフェンとするとよい。また、導電薄膜であるグラフェンは、最上面と垂直面が交わる稜線近傍に重なる端部が単層となっているとよい。

【0011】

本発明では、基板は、最上面の垂直面と接する縁とは反対の端部において最上面に隣接し最上面と非平行である傾斜面を備えるとよく、導電薄膜は最上面から傾斜面に渡って形成され、傾斜面の上における導電薄膜は多層のグラフェンとなっているとよい。

【0012】

本発明では、基板は、炭化珪素の単結晶基板または絶縁体に炭化珪素の単結晶層を作製したハイブリッド基板であるとよい。

【0013】

本発明では、二次元半導体層は、グラフェン、遷移金属ダイカルコゲナイド、酸化インジウム、リン化ホウ素、および砒化ホウ素からなる群から選択される材料により形成されるとよい。二次元半導体層は、二硫化モリブデン（ＭｏＳ_２）、二硫化タングステン（ＷＳ_２）、および二セレン化タングステン（ＷＳｅ_２）のいずれかである遷移金属ダイカルコゲナイドより形成されると特によい。

【0014】

本発明では、絶縁膜は、酸化ハフニウム、炭化珪素、酸化ジルコニウム、酸化エルビウム、酸化アルミニウム、および炭化珪素からなる群から選択される材料により形成されるとよい。

【0015】

本発明の実施形態に係る集積回路は、請求項１または２に記載のトランジスタを複数備える。当該集積回路において、基板は、最上面が形成された凸部に対向する２つの垂直面を有し、１つの導電薄膜および１つのソース電極を２つのトランジスタが共用するとよい。あるいは、基板は、１つの下段面の両側に対向する２つの垂直面を有し、１つの下段面を２つのトランジスタが共用するとよい。

【0016】

本発明の実施形態に係るトランジスタの製造方法は、基板を準備する工程と、基板の平坦な最上面に１０原子層以下の導電薄膜を形成する工程と、微細加工により、一部に導電薄膜を残しつつ、他の部分について導電薄膜および基板の上部を除去して、基板に、最上面と交わり最上面より下方に延びる垂直面と、最上面と略平行であり垂直面と交わる下段面垂直面および下段面とを形成する工程と、少なくとも、垂直面、導電薄膜の端部を覆うように絶縁膜を堆積する工程と、最上面、垂直面、および下段面を覆うように、且つ、導電薄膜および／または絶縁膜が存在する箇所については導電薄膜および／または絶縁膜をも覆うように重ねて二次元半導体層を堆積する工程と、二次元半導体層における導電薄膜を覆う箇所に重ねてソース電極を形成し、二次元半導体層における下段面を覆う箇所に重ねてドレイン電極を形成する工程とを備える。

【0017】

本発明では、導電薄膜を形成した後、垂直面および下段面を形成する工程の前に、導電薄膜に重ねて遮蔽層を設ける工程をさらに備えるとよい。

【0018】

本発明では、基板は、少なくとも最上面が炭化珪素の単結晶であるとよく、導電薄膜を形成する工程において、基板の最上面に導電薄膜としてグラフェンを形成するとよい。導電薄膜を形成する工程において、導電薄膜であるグラフェンを、最上面と垂直面が交わる稜線近傍に重なる端部が単層となるように形成すると特によい。

【0019】

本発明では、導電薄膜を形成する工程より前に、最上面に隣接し最上面と非平行である傾斜面を形成する工程を有するとよく、導電薄膜を形成する工程において、導電薄膜を最上面から傾斜面に渡って形成し、傾斜面の上における導電薄膜は多層のグラフェンを形成するとよい。

【0020】

本発明では、基板は、炭化珪素の単結晶基板または絶縁体に炭化珪素の単結晶層を作製したハイブリッド基板とするとよい。

【0021】

本発明では、二次元半導体層は、グラフェン、遷移金属ダイカルコゲナイド、酸化インジウム、リン化ホウ素、および砒化ホウ素からなる群から選択される材料により形成されるとよい。二次元半導体層は、二硫化モリブデン（ＭｏＳ_２）、二硫化タングステン（ＷＳ_２）、および二セレン化タングステン（ＷＳｅ_２）のいずれかである遷移金属ダイカルコゲナイドより形成されると特によい。

【0022】

本発明では、絶縁膜は、酸化ハフニウム、炭化珪素、酸化ジルコニウム、酸化エルビウム、酸化アルミニウム、および炭化珪素からなる群から選択される材料により形成されるとよい。

【発明の効果】

【0023】

極めて短い長さのゲートおよび極めて薄い厚みのキャリア輸送層を有する高周波応用に適したトランジスタを実現することができる。また、このようなトランジスタを高い信頼性で製造することができる。

【図面の簡単な説明】

【0024】

【図1】本発明の第１実施形態に係るトランジスタ１の基本構造を示す断面図である。

【図2】１つの基板上に複数のトランジスタ１が形成された集積回路の構造を示す断面図である。

【図3】第１実施形態に係るトランジスタ１の立体構造を模式的に示す斜視図である。

【図4】第１実施形態に係るトランジスタ１に電極パッドを設けるレイアウトの一例を示す平面図である。

【図5】第１実施形態に係るトランジスタ１を用いた高出力のためのレイアウトの模式図である。

【図6】第１実施形態に係るトランジスタ１の製造方法の手順の一例を示す図である。

【図7】本発明の第２実施形態に係るトランジスタ１ａの基本構造を示す断面図である。

【発明を実施するための形態】

【0025】

以下、本発明の実施形態について説明する。背景技術の説明に用いた図も含め、各図面における共通の構成要素については同じ符号を付す。

【0026】

［第１実施形態］
図１は、本発明の第１実施形態に係るトランジスタ１の基本構造を示す断面図である。図２は、１つの基板上に複数のトランジスタ１が形成された集積回路の構造を示す断面図である。図３は、第１実施形態に係るトランジスタ１の立体構造を模式的に示す斜視図である。図１に示すように、トランジスタ１は、基板２、導電薄膜３、遮蔽層４、絶縁層５、絶縁膜６、二次元半導体層７、電極８、および電極９を備える。

【0027】

基板２は、トランジスタ１の構造を形成するための下地となる。基板２は、少なくともその表面において１０，０００Ω以上の高抵抗である基板であることが好ましい。基板２としては、例えば、炭化珪素を含む物質を用いるとよく、少なくとも最上面２１が炭化珪素の単結晶となっているものを用いるとよい。より具体的には、基板２は、炭化珪素の単結晶基板であってもよいし、絶縁体（例えば、単結晶のＳｉ、サファイア等）に炭化珪素の単結晶層を作製したハイブリッド基板であってもよい。最上面２１が炭化珪素の単結晶となっている基板を用いると、最上面２１上に導電薄膜３としてグラフェンの薄膜（好ましくは単原子層）を形成することができる。導電薄膜３としてグラフェン以外の材料を採用する場合には、基板２にシリコン（Ｓｉ）、サファイア、石英ガラス基板、ポリイミド、ＰＥＴ（Polyethylene terephthalate）等のフィルム状樹脂から構成されるフレキシブル基板、ＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）やFTO（Fluorine-doped Tin Oxide；フッ素ドープ酸化すず）等の透明導電性酸化物等を用いてもよい。

【0028】

基板２は、図１に示すように、その一方の表面に最上面２１、垂直面２２、および下段面２３が形成されている。最上面２１は、基板２における最上部の平坦面である。垂直面２２は、最上面２１と交わり、前記最上面２１より下方に延びる平面である。図１の例では、垂直面２２と最上面２１とは直交する。下段面２３は、垂直面２２と交わり、最上面２１と略平行な平面として形成される。図１の例では、下段面２３と垂直面２２とは直交し、最上面２１と下段面２３とは平行となっている。垂直面２２は、結晶層とする場合、その表面は（０００１）面とするとよい。最上面２１の一端から他端までの長さ（図３におけるＬ１）、および下段面２３における一端から他端まで長さ（図３におけるＬ２）は、それぞれ１００ｎｍ～５μｍとするとよい。また、垂直面の高さ（図３におけるＨ）は、３０～１００ｎｍとするとよい。

【0029】

導電薄膜３は、基板２の最上面２１に接して形成された単原子層または数原子層（１０原子層以下）の極薄の導体の薄膜である。導電薄膜３の厚みは、数ｎｍ程度（好ましくは５ｎｍ）以下とされる。また、導電薄膜３の一端から他端までの長さは、基板２の最上面２１の長さＬ１に合わせて１００ｎｍ～５μｍ程度とするとよい。導電薄膜３としては、層状の導体物質が好適である。具体的には、グラフェン、ホウ素の二次元結晶であるボロフェン、ボロフェンの誘導体等を用いるとよい。特にグラフェンは、基板２として好適な炭化珪素の（０００１）面に単層の薄膜を形成することが可能であり、導電薄膜３として好適である。その他、導電薄膜３として、窒化チタン（ＴｉＮ）を用いてもよい。導電薄膜３は、基板２における最上面２１と垂直面２２が交わる稜線付近まで、最上面２１の全面を覆うように設けられる。導電薄膜３における、最上面２１と垂直面２２が交わる稜線近傍に重なる端部（エッジ）３１は、トランジスタ１におけるゲートとして機能する。また、導電薄膜３における上記のエッジ３１以外の部分は、後述するゲート電極パッド１０からゲートへの配線として機能する。

【0030】

遮蔽層４は、導電薄膜３の上に設けられた金属等の導体の層であり、電極８と導電薄膜３との間を遮蔽する。遮蔽層４は、電気的には所定の接地電位（例えば０Ｖ）に接続される。遮蔽層４の少なくとも表裏両面には、遮蔽層４が導電薄膜３や電極８と短絡することを防ぐべく、絶縁層５が設けられる。遮蔽層４としては、アルミニウム（Ａｌ）やニッケル（Ｎｉ）を用いることが好ましい。遮蔽層４としてＡｌを用いる場合、Ａｌの表面に形成される自然酸化膜を、そのまま絶縁層５として用いることができ、製造プロセスを簡素化することができる。遮蔽層４としてＮｉを用いる場合には、導電薄膜３や電極８との短絡を防ぐべく、別途絶縁層５を形成する必要がある。なお、電極８と導電薄膜３との間を遮蔽する必要が無い場合（例えば、電極８と導電薄膜３との間の信号干渉が問題にならない場合等）には、トランジスタ１は、遮蔽層４および絶縁層５を備えなくてもよい。絶縁層５の端面５１は、垂直面２２と略一致する平面とするとよい。

【0031】

絶縁膜６は、トランジスタ１のゲート絶縁膜として機能する絶縁体の薄膜である。絶縁膜６としては、酸化ハフニウム、炭化珪素、酸化ジルコニウム、酸化エルビウム、酸化アルミニウム等の高誘電率の絶縁膜や、炭化珪素の薄膜等を用いることができる。１ＴＨｚを超えるような高周波用途においては、炭化珪素の薄膜が好適である。図１に示す例では、絶縁膜６は、絶縁層５の上面から端面５１、エッジ３１、垂直面２２を経て下段面２３までを覆うように形成されている。なお、絶縁膜６は、基板２の少なくとも垂直面２２、エッジ３１、および端面５１を覆っていれば、他の部分については形成されなくてもよい場合がある。例えば、絶縁層５と遮蔽層４を備える構成では、絶縁層５上には絶縁膜６を設けなくてもよい。一方、絶縁層５と遮蔽層４を備えない構成の場合には、導電薄膜３と電極８との短絡を防ぐべく、導電薄膜３と電極８の間にも絶縁膜６を設ける必要がある。また、基板２が十分な絶縁性を有する場合、下段面２３上に絶縁膜６を設けなくてもよい。

【0032】

二次元半導体層７は、トランジスタ１のキャリア輸送層として機能する半導体の層である。二次元半導体層７は、最上面２１、垂直面２２、および下段面２３を覆うように形成される。導電薄膜３、遮蔽層４、絶縁層５、および／または絶縁膜６がある箇所については、二次元半導体層７がこれらをも覆うように重ねて形成される。二次元半導体層７には、単原子層もしくは数原子層の、グラフェン、遷移金属ダイカルコゲナイド（例えば、二硫化モリブデン（ＭｏＳ_２）、二硫化タングステン（ＷＳ_２）、二セレン化タングステン（ＷＳｅ_２）等）、酸化インジウム（Ｉｎ_２Ｏ_３）、リン化ホウ素、砒化ホウ素等を用いることができる。１ＴＨｚを超えるような高周波用途においては、二次元半導体層７としてグラフェンが好適である。３００ＧＨｚ～１ＴＨｚ程度の高周波用途においては、二次元半導体層７としてＭｏＳ_２、ＷＳ_２等の遷移金属ダイカルコゲナイドが好適である。ロジック回路等の比較的低周波の用途においては、二次元半導体層７としてＩｎ_２Ｏ_３や遷移金属ダイカルコゲナイドが好適である。

【0033】

電極８と電極９は、Ａｕ、Ａｌ、Ｉｎ、Ｂｉ、Ｎｉ、Ｐｄ、Ｔｉ、Ｐｔ等の金属や、ＩＴＯ、ＦＴＯ等の透明導電性酸化物製の電極である。電極８は、二次元半導体層７の導電薄膜３を覆う箇所に重ねて設けられ、トランジスタ１のソース電極として機能する。電極９は、二次元半導体層７の下段面２３を覆う箇所に重ねて設けられ、トランジスタ１のドレイン電極として機能する。

【0034】

上述のような基本構造を有するトランジスタ１では、導電薄膜３の形成面と、垂直面２２を覆う二次元半導体層７の形成面とが直交する形となり、導電薄膜３のエッジ３１が絶縁膜６を介して二次元半導体層７と対向するので、導電薄膜３の厚みがトランジスタ１のゲート長を定義する。導電薄膜３をグラフェンの単原子層とすれば、トランジスタ１のゲート長を０．３ｎｍまで短くすることができる。導電薄膜３にグラフェンの単原子層以外を採用する場合であっても、導電薄膜３の厚みに対応する数ｎｍ以下のゲート長を実現することができる。

【0035】

図２は、１つの基板上に複数のトランジスタ１が形成された集積回路の構造を示す断面図である。上記で説明した、最上面２１上に電極８、下段面２３上に電極９を備え、導電薄膜３のエッジ３１をゲートとするトランジスタ１の構造は、図２に示されているように、導電薄膜３や電極８を共有する形で最上面２１が形成された基板２の凸部の左右両側に形成することができる。あるいは、電極９を共有する形で下段面２３の左右両側にトランジスタ１を形成することもできる。このように、基板２に複数のトランジスタ１が形成された集積回路とすることができる。図２に示すように図１と同様の構造を繰り返し形成すれば、さらに多数の（図２の例では６個の）トランジスタ１を集積したより規模の大きな集積回路とすることができる。

【0036】

図３は、第１実施形態に係るトランジスタ１の立体構造を模式的に示す斜視図である。図１に示したトランジスタ１の断面構造は、図３に示すように所望の幅Ｗに渡って形成される。幅Ｗは、トランジスタ１に流す電流の大きさ等に応じて任意に決定することができるが、信頼性の観点から幅Ｗは３０～５０μｍ程度とすることが好ましい。例えばチャネルの単位幅当たりの許容電流量は１Ａ／ｍｍとし、幅Ｗを５０μｍとした場合には、１つのトランジスタ１の構造につき５０ｍＡの電流を流すことができる。より多くの電流を流そうとする場合には、例えば図２に示した構造や後述する図５に示したレイアウトを採用して、トランジスタ１の構造を複数並列に用いることで実質的にチャネルの幅を拡張して所望の許容電流量を実現するとよい。

【0037】

図４に示すように、トランジスタ１には外部との接続のために複数の電極パッドが設けられる。電極８に重ねてソース電極パッド８１が設けられ、電極８と電気的に接続される。電極９に重ねてドレイン電極パッド９１が設けられ、電極９と電気的に接続される。また、幅Ｗより外側にゲート電極パッド１０が設けられ、導電薄膜３と電気的に接続される。ソース電極パッド８１、ドレイン電極パッド９１、ゲート電極パッド１０は、いずれもワイヤボンディングやバンプの形成が可能な程度に十分な面積で形成され、それぞれトランジスタ１のソース、ドレイン、ゲートと外部との接続を容易にする。図４には描かれていないが、遮蔽層４を外部の接地電位に接続するための電極パッドをさらに設けてもよい。図４に示された構造は、例えば１００μｍ四方程度の領域に形成するとよい。

【0038】

図５（ａ）～（ｃ）は、高出力のためのトランジスタ１のレイアウトの模式図である。図５（ａ）では、図１の構造を共通のドレイン電極９の両側に設けて高出力化させたレイアウトの模式図である。従来デバイスに比べ、二つのデバイスをより近接して配置・接続することが可能となり、接続用配線回路の伝送損失や寄生抵抗を低減することが可能となり、高周波における電力損失を抑制し、高出力化を可能にしている。図５（ｂ）および（ｃ）は、さらに多くのトランジスタ１を並べて更なる高出力化を図った場合のものであり、並べたトランジスタの数に比例して許容される電流が増加し、高出力が実現される。さらには、ドレイン電極パッド９１から電極９上に延びる櫛状電極の本数や配置を変えることにより、動作し電流パス（チャネル層）を形成するトランジスタ１の数を任意に決めることができる。櫛状電極が間引かれている図５（ｂ）の構成と全ての電極９に櫛状電極が設けられている図５（ｃ）の構成を比較すると、図５（ｃ）の構成の方が電流パス（チャネル層）が２倍形成され、電流値や相互コンダクタンス（ｇｍ）が２倍となり、高出力化が可能となる。なお、図５（ｂ）において櫛状電極が間引かれている箇所については電極９を設けなくてもよい。

【0039】

続いて、図６を参照して、本実施形態に係るトランジスタ１の一例として、炭化珪素基板上に単層のグラフェンを設けた構造のトランジスタ１の製造方法を説明する。

【0040】

はじめに、基板２として上面が炭化珪素の（０００１）面となった基板を準備する（図６中の（ａ））。続いて、基板２の上面に導電薄膜３となる単層のグラフェン層を形成する（図６の（ｂ））。グラフェン層のグラフェン化の方法としては、Ｓｉ原子の熱昇華法、化学気相成長法、分子線エピタキシー法等により形成することができる。次に、導電薄膜３の上に、Ａｌの遮蔽層４を形成する。遮蔽層４の形成および微細加工の過程で遮蔽層４にはその表面を覆うように自然酸化膜の絶縁層５が形成される（図６の（ｃ））。なお、遮蔽層４としてＡｌ以外の自然酸化膜が形成されない素材を用いる場合には、遮蔽層４と導電薄膜３や電極８との絶縁性を確保すべく、遮蔽層４の上下に絶縁層を形成するとよい。

【0041】

続いて、塩素系ガスやフッ素系ガスを用いた反応性イオンエッチングもしくは中性粒子ビームエッチングにより微細加工を施すことにより、基板２の一部を掘り下げることで基板２に垂直面２２と下段面２３を形成するとともに、垂直面２２に合わせて遮蔽層４を加工する（図６の（ｄ））。微細加工の過程で遮蔽層４の側面が露出するが、露出した表面を覆うように改めて自然酸化膜の絶縁層５が形成される。微細加工により形成された垂直面２２や下段面２３にはグラフェン層は無いが、残された最上面２１の上には単層グラフェンの導電薄膜３が残される。続いて、絶縁膜６を堆積する（図６の（ｅ））。図６の（ｅ）では、絶縁膜６は、絶縁層５の上面から端面５１、エッジ３１、垂直面２２を経て下段面２３までを覆うように形成されている。なお、絶縁膜６は、基板２の少なくとも垂直面２２、エッジ３１、および端面５１を覆っていれば、他の部分については形成されなくてもよい場合がある。続いて、最上面２１、垂直面２２、および下段面２３を覆うように二次元半導体層７を堆積させる（図６の（ｆ））。このとき、導電薄膜３、遮蔽層４、絶縁層５、および／または絶縁膜６がある箇所については二次元半導体層７はこれらをも覆うように重ねて形成される。そして、二次元半導体層７における導電薄膜３を覆う箇所に重ねて電極８を形成し、二次元半導体層７における下段面２３を覆う箇所に重ねて電極９を形成する（図６の（ｇ））。以上に４１よりトランジスタ１の基本構造が完成する。電極８、電極９、導電薄膜３に、それぞれソース電極パッド８１、ドレイン電極パッド９１、ゲート電極パッド１０を設けることで外部との接続が可能なデバイスが得られる。

【0042】

以上で説明したトランジスタ１は、ゲート長の単原子長化（０．３ｎｍ程度）が可能であり、現時点で最高速であるＩｎＧａＡｓから成る化合物半導体をチャネルとした高電子移動度トランジスタ（ＩｎＧａＡｓ－ＨＥＭＴ）を上回る高速化が可能となる。また、導電薄膜を数原子層（例えば１ｎｍ程度）としても、露光装置の限界が近付いている現行のトランジスタと比較して短ゲート長化および高速化が可能である。

【0043】

導電薄膜３や二次元半導体層７は、別の基板からの転写ではなく、最上面２１上や絶縁膜６上に直接成長させるため、皺がよることがなく、基板表面の三次元構造へ完全に密着させることができる。

【0044】

また、本実施形態に係るトランジスタ１は、二次元半導体層７にＩｎＧａＡｓよりも３倍程度大きなバンドギャップを有する二次元半導体を利用できることから、ＩｎＧａＡｓ－ＨＥＭＴを一桁以上上回る高出力性が可能となる。

【0045】

また、本実施形態に係るトランジスタ１は、基板２として、炭化珪素薄膜付きＳｉ、炭化珪素、炭化珪素薄膜付きサファイア等を利用でき、基板選択の自由度が高い。これにより、例えば、超高周波デバイス応用だけでなく、論理大規模集積回路への応用展開も可能となる。

【0046】

［第２実施形態］
続いて、図７を参照して、本発明の第２実施形態に係るトランジスタ１ａを説明する。ゲート抵抗が高いとトランジスタの高周波特性は抑制されてしまうところ、第１実施形態の構造のトランジスタ１において導電薄膜３に単層のグラフェンを採用する場合、その極めて薄い厚みによりゲート抵抗が高くなってしまう。本実施形態に係るトランジスタ１ａでは、ゲート電極として単層のグラフェンのエッジを利用しつつ、エッジの近傍以外の部分のグラフェンを多層化することによりゲート抵抗を抑制する。本実施形態の特徴は、第１実施形態におけるエッジの近傍以外の部分のグラフェンを多層化するための構成にある。なお、それ以外については、上述した第１の実施形態と同様なので、ここでの説明を省略する。

【0047】

図７は、第２実施形態に係るトランジスタ１ａの基本構造を示す断面図である。トランジスタ１ａは、第１実施形態に係るトランジスタ１と同様、基板２、導電薄膜３、遮蔽層４、絶縁層５、絶縁膜６、二次元半導体層７、電極８、および電極９を備える。トランジスタ１ａに用いられる基板２は、最上面２１、垂直面２２、下段面２３に加え、斜面２４を有する。基板２において、少なくとも最上面２１および斜面２４は炭化珪素の単結晶とされる。最上面２１は炭化珪素の（０００１）面とするとよい。斜面２４は、最上面２１の垂直面２２と接する縁と反対の端部において最上面２１と隣接して設けられる最上面２１とは非平行の（傾斜した）面である。斜面２４の傾斜角は任意であるが、例えば４５°、２２°等とするとよい。このような傾斜角を有する斜面２４は、例えばＣｌ_２による反応性イオンエッチングにおいて、ガス流量および高周波電力を適切に（一例として、ガス流量４０ｓｃｃｍ、高周波電力５０Ｗに）調整することにより形成することができる。また、斜面２４の傾斜角は一定である必要はなく、例えば湾曲した面として形成されてもよい。このような斜面２４は、導電薄膜３の形成に先立って設けられる。そして、本実施形態では、導電薄膜３は最上面２１から傾斜面２４に渡って、同時に形成される。斜面２４上でのグラフェンの成長速度は、炭化珪素の（０００１）面である最上面２１上でのグラフェンの成長速度よりも早いため、最上面２１上に単層のグラフェンを成長させる間に、斜面２４上には多層（好ましくは１０～２０層程度）のグラフェンが成長する。したがって、本実施形態における導電薄膜３は、最上面２１から斜面２４に渡って形成され、エッジ３１の近傍を単層グラフェン３２としつつ内側にある斜面２４上では多層グラフェン３３に切り替わる構造となる。基板２における最上面２１と垂直面２２が交わる稜線から、斜面２４までの距離（すなわち、最上面２１の長さ）は、多層グラフェンの形成がエッジ３１の近傍まで及ぶことを避けるのに十分な距離（例えば数１００ｎｍ程度）とするとよい。

【0048】

上記のような導電薄膜３に、第１実施形態と同様の遮蔽層４、絶縁層５、絶縁膜６、二次元半導体層７、電極８、および電極９を設けることでトランジスタ１ａが構成される。なお、下地となる斜面２４の傾斜により導電薄膜３には窪みできることになるが、遮蔽層４、絶縁膜６、二次元半導体層７等を積み重ねる前にこの窪みを絶縁材料等で埋めて平坦な面となるようにするとよい。

【0049】

以上のように構成されるトランジスタ１ａでは、第１実施形態のトランジスタ１と同様の効果に加え、導電薄膜３を成すグラフェンの多層化によりキャリア密度が増加するため、導電薄膜３全体として低抵抗化することができる。一方、導電薄膜３のエッジ３１では、単層のグラフェンが絶縁膜６を介して二次元半導体層７と対向してゲート電極として機能するため、トランジスタ１のゲート長は原子一個分（０．３ｎｍ程度）とすることができる。

【0050】

なお、上記に本実施形態およびその具体例を説明したが、本発明はこれらの例に限定されるものではない。また、前述の実施形態またはその具体例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。

【符号の説明】

【0051】

１，１ａ トランジスタ
２ 基板
２１ 最上面
２２ 垂直面
２３ 下段面
２４ 斜面
３ 導電薄膜
３１ エッジ
３２ 単層グラフェン
３３ 多層グラフェン
４ 遮蔽層
５ 絶縁層
５１ 端面
６ 絶縁膜
７ 二次元半導体層
８，９ 電極
８１ ソース電極パッド
９１ ドレイン電極パッド
１０ ゲート電極パッド

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】