特開 2024-176869 集積回路及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024176869

(43)【公開日】2024-12-19

(54)【発明の名称】集積回路及びその製造方法

(51)【国際特許分類】

   H01L 29/16 20060101AFI20241212BHJP

   H01L 21/338 20060101ALI20241212BHJP

   H01P 5/02 20060101ALI20241212BHJP

【ＦＩ】

H01L29/16

H01L29/80 H

H01L29/80 E

H01P5/02 C

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023095712

(22)【出願日】2023-06-09

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和３年度、国立研究開発法人科学技術振興機構、戦略的創造研究推進事業、「ホウ素化合物シートを用いた複合材料の作製法の開発」委託研究、令和４年度、国立研究開発法人科学技術振興機構、未来社会創造事業、「縦型ＦＥＴ構造の開発」委託研究、令和４年度、国立研究開発法人情報通信研究機構「革新的情報通信技術研究開発委託研究／単原子長ゲートによる低環境負荷物質から成る高出力ＴＨｚ帯増幅器の創出」、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】504157024

【氏名又は名称】国立大学法人東北大学

(71)【出願人】

【識別番号】301022471

【氏名又は名称】国立研究開発法人情報通信研究機構

(71)【出願人】

【識別番号】000002060

【氏名又は名称】信越化学工業株式会社

(74)【代理人】

【識別番号】100166545

【弁理士】

【氏名又は名称】折坂 茂樹

(72)【発明者】

【氏名】吹留 博一

(72)【発明者】

【氏名】末光 哲也

(72)【発明者】

【氏名】渡邊 一世

(72)【発明者】

【氏名】川原 実

(72)【発明者】

【氏名】秋山 昌次

(72)【発明者】

【氏名】飛坂 優二

(72)【発明者】

【氏名】川合 信

【テーマコード（参考）】

5F102

【Ｆターム（参考）】

5F102GJ02

5F102GJ03

5F102GJ09

5F102GJ10

5F102GK10

5F102GL04

(57)【要約】      （修正有）

【課題】１ＴＨｚ以上の信号周波数帯域での使用に適した集積回路を提供する。
【解決手段】短ゲート長トランジスタ形成領域、アンテナエレメント形成領域及び窒化ガリウムデバイス形成領域を有する集積回路は、最上面２１が炭化珪素の単結晶であり、最上面と交わり最上面より下方に延びる垂直面２２と、最上面と略平行であり垂直面と交わる下段面２３とを有する基板２及び基板の最上面に接して設けられた単結晶のグラフェン層３を備える短ゲート長トランジスタ１００と、アンテナエレメントとが一体的に形成される。短ゲート長トランジスタは、グラフェン層が垂直面と交わる端部をゲート電極とし、少なくとも、垂直面、グラフェン層の端部を覆う絶縁膜６と、最上面、垂直面及び下段面を覆うように形成され、グラフェン層及び／又は絶縁膜が存在する箇所についてはグラフェン層及び／又は絶縁膜をも覆うように重ねて形成される二次元半導体層７を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

少なくとも最上面が炭化珪素の単結晶であり、前記最上面と交わり前記最上面より下方に延びる垂直面と、前記最上面と略平行であり前記垂直面と交わる下段面とを有する基板と、
前記基板の最上面に接して設けられた単結晶のグラフェン層と、
を備え、
短ゲート長トランジスタとアンテナエレメントとが一体的に形成された集積回路であって、
前記短ゲート長トランジスタは、
前記グラフェン層が前記垂直面と交わる端部をゲート電極とし、
少なくとも、前記垂直面、前記グラフェン層の前記端部を覆うように形成される絶縁膜と、
前記最上面、前記垂直面、および前記下段面を覆うように形成される二次元半導体層であって、前記グラフェン層および／または前記絶縁膜が存在する箇所については前記グラフェン層および／または前記絶縁膜をも覆うように重ねて形成される、二次元半導体層と、
前記二次元半導体層における前記最上面を覆う箇所に設けられるソース電極と、
前記二次元半導体層における前記下段面を覆う箇所に設けられるドレイン電極とを備え、
前記アンテナエレメントは、前記グラフェン層をパターニングにして形成される、
集積回路。

【請求項2】

前記グラフェン層において、前記短ゲート長トランジスタにおけるゲート電極を成す部分と前記アンテナエレメントを成す部分とは連続したグラフェンの膜として形成されることを特徴とする請求項１に記載の集積回路。

【請求項3】

前記基板上における、前記短ゲート長トランジスタおよび前記アンテナエレメントが設けられていない領域に、窒化ガリウム層をさらに備え、
前記窒化ガリウム層にアクティブ素子が形成されたことを特徴とする請求項１に記載の集積回路。

【請求項4】

少なくとも最上面が炭化珪素の単結晶であり、前記最上面と交わり前記最上面より下方に延びる垂直面と、前記最上面と略平行であり前記垂直面と交わる下段面とを有する基板と、
前記基板の最上面に接して設けられた単結晶のグラフェン層と、
前記基板上に設けられた窒化ガリウム層と、
を備え、
前記窒化ガリウム層に形成されたアクティブ素子部と、前記グラフェン層をゲートとして用いる短ゲート長トランジスタとが一体的に形成された集積回路であって、
前記短ゲート長トランジスタは、
前記グラフェン層が前記垂直面と交わる端部をゲート電極とし、
少なくとも、前記垂直面、前記グラフェン層の前記端部を覆うように形成される絶縁膜と、
前記最上面、前記垂直面、および前記下段面を覆うように形成される二次元半導体層であって、前記グラフェン層および／または前記絶縁膜が存在する箇所については前記グラフェン層および／または前記絶縁膜をも覆うように重ねて形成される、二次元半導体層と、
前記二次元半導体層における前記最上面を覆う箇所に設けられるソース電極と、
前記二次元半導体層における前記下段面を覆う箇所に設けられるドレイン電極とを備える、集積回路。

【請求項5】

前記短ゲート長トランジスタは、
ゲートを成す前記グラフェン層の上に、導体の遮蔽層をさらに備え、
前記遮蔽層の表裏両面に絶縁層が設けられる
ことを特徴とする請求項１から４の何れか１項に記載の集積回路。

【請求項6】

前記グラフェン層は、少なくとも、前記端部が単原子層のグラフェンであることを特徴とする請求項１から４の何れか１項に記載の集積回路。

【請求項7】

前記基板は、前記最上面と前記垂直面とが接する縁から離れた位置に前記最上面と非平行である斜面を備え、
前記グラフェン層は前記最上面から前記斜面に渡って形成され、
前記斜面の上における前記グラフェン層は多層のグラフェンである
ことを特徴とする請求項６に記載の集積回路。

【請求項8】

前記基板は、絶縁体のベース基板上に炭化珪素の単結晶層を作製したハイブリッド基板であることを特徴とする、請求項１から４の何れか１項に記載の集積回路。

【請求項9】

前記窒化ガリウム層は、前記グラフェン層の一部を覆うように設けられることを特徴とする請求項３または４に記載の集積回路。

【請求項10】

前記窒化ガリウム層は、前記グラフェン層をバッファ層としてエピタキシャル成長された層であることを特徴とする請求項９に記載の集積回路。

【請求項11】

前記窒化ガリウム層に形成されるアクティブ素子はＨＥＭＴ（High Electron Mobility Transistor）を用いた増幅器を含むことを特徴とする請求項３または４に記載の集積回路。

【請求項12】

短ゲート長トランジスタとアンテナエレメントとが一体的に形成された集積回路の製造方法であって、
少なくとも最上面が炭化珪素の単結晶である基板を用意するステップと、
前記基板の最上面にグラフェン層を形成するステップと、
前記短ゲート長トランジスタが形成される前記基板の第１領域において、
微細加工により、一部に前記グラフェン層を残しつつ、他の部分について前記グラフェン層および前記基板の上部を除去して、前記基板に、前記最上面と交わり前記最上面より下方に延びる垂直面と、前記最上面と略平行であり前記垂直面と交わる下段面垂直面および下段面とを形成するステップと、
少なくとも、前記垂直面および前記グラフェン層の端部を覆うように絶縁膜を堆積するステップと、
前記最上面、前記垂直面、および前記下段面を覆うように、且つ、前記グラフェン層および／または前記絶縁膜が存在する箇所については前記グラフェン層および／または前記絶縁膜をも覆うように重ねて二次元半導体層を堆積するステップと、
前記二次元半導体層における前記グラフェン層を覆う箇所に重ねてソース電極を形成し、前記二次元半導体層における前記下段面を覆う箇所に重ねてドレイン電極を形成するステップと、
前記アンテナエレメントが形成される前記基板の第２領域において、前記グラフェン層をパターニングしてアンテナエレメントを形成するステップと、
を含む、集積回路の製造方法。

【請求項13】

前記グラフェン層をバッファ層として窒化ガリウム層をエピタキシャル成長するステップと、
前記第１領域および前記第２領域において、前記窒化ガリウム層を除去して前記グラフェン層を露出させるステップと、
残存する前記窒化ガリウム層に増幅器を含むアクティブ素子部を形成するステップと、
をさらに備えることを特徴とする請求項１２に記載の集積回路の製造方法。

【請求項14】

前記グラフェン層の一部を除去するステップと、
前記グラフェン層が除去された領域に、窒化ガリウム層をエピタキシャル成長するステップと、
前記窒化ガリウム層に増幅器を含むアクティブ素子部を形成するステップと、
をさらに備え、
前記第１領域および前記第２領域は、前記グラフェン層が残存する領域に設けられることを特徴とする請求項１２に記載の集積回路の製造方法。

【請求項15】

短ゲート長トランジスタと窒化ガリウム層に形成されるアクティブ素子とが一体的に形成された集積回路の製造方法であって、
少なくとも最上面が炭化珪素の単結晶である基板を用意するステップと、
前記基板の最上面にグラフェン層を形成するステップと、
前記グラフェン層をバッファ層として窒化ガリウム層をエピタキシャル成長するステップと、
前記短ゲート長トランジスタが形成される前記基板の第１領域において、
前記窒化ガリウム層を除去して前記グラフェン層を露出させるステップと、
微細加工により、一部に前記グラフェン層を残しつつ、他の部分について前記グラフェン層および前記基板の上部を除去して、前記基板に、前記最上面と交わり前記最上面より下方に延びる垂直面と、前記最上面と略平行であり前記垂直面と交わる下段面垂直面および下段面とを形成するステップと、
少なくとも、前記垂直面および前記グラフェン層の端部を覆うように絶縁膜を堆積するステップと、
前記最上面、前記垂直面、および前記下段面を覆うように、且つ、前記グラフェン層および／または前記絶縁膜が存在する箇所については前記グラフェン層および／または前記絶縁膜をも覆うように重ねて二次元半導体層を堆積するステップと、
前記二次元半導体層における前記グラフェン層を覆う箇所に重ねてソース電極を形成し、前記二次元半導体層における前記下段面を覆う箇所に重ねてドレイン電極を形成するステップと、
残存する前記窒化ガリウム層に増幅器を含むアクティブ素子部を形成するステップと、
と、
を含む、集積回路の製造方法。

【請求項16】

短ゲート長トランジスタと窒化ガリウム層に形成されるアクティブ素子とが一体的に形成された集積回路の製造方法であって、
少なくとも最上面が炭化珪素の単結晶である基板を用意するステップと、
前記基板の最上面にグラフェン層を形成するステップと、
前記グラフェン層の一部を除去するステップと、
前記グラフェン層が除去された領域に、窒化ガリウム層をエピタキシャル成長するステップと、
前記窒化ガリウム層に増幅器を含むアクティブ素子部を形成するステップと、
前記グラフェン層が残存する領域において、
微細加工により、一部に前記グラフェン層を残しつつ、他の部分について前記グラフェン層および前記基板の上部を除去して、前記基板に、前記最上面と交わり前記最上面より下方に延びる垂直面と、前記最上面と略平行であり前記垂直面と交わる下段面垂直面および下段面とを形成するステップと、
少なくとも、前記垂直面および前記グラフェン層の端部を覆うように絶縁膜を堆積するステップと、
前記最上面、前記垂直面、および前記下段面を覆うように、且つ、前記グラフェン層および／または前記絶縁膜が存在する箇所については前記グラフェン層および／または前記絶縁膜をも覆うように重ねて二次元半導体層を堆積するステップと、
前記二次元半導体層における前記グラフェン層を覆う箇所に重ねてソース電極を形成し、前記二次元半導体層における前記下段面を覆う箇所に重ねてドレイン電極を形成するステップと、
を含む、集積回路の製造方法。

【請求項17】

増幅器を含むアクティブ素子部が形成された窒化ガリウムデバイスを、前記基板上の前記グラフェン層に貼り合わせて窒化ガリウム層を設けるステップと、
を含む、請求項１２に記載の集積回路の製造方法。

【請求項18】

前記アンテナエレメントを形成するステップにおいて、前記アンテナエレメントとともに、電極パッドおよび前記アンテナエレメントと前記電極パッドとを接続する接続部を形成し、
前記窒化ガリウム層を設けるステップにおいて、前記窒化ガリウムデバイスに設けられた電極と、前記電極パッドとが電気的に接続されるように、前記窒化ガリウムデバイスを前記基板上の前記グラフェン層に貼り合わせることを特徴とする請求項１７に記載の集積回路の製造方法。

【請求項19】

前記グラフェン層を形成するステップにおいて、前記基板の最上面の炭化珪素の単結晶における珪素原子を昇華させることによりグラフェン層をエピタキシャル成長させることを特徴とする請求項１２から１８の何れか１項に記載の集積回路の製造方法。

【請求項20】

前記基板は、絶縁体のベース基板上に炭化珪素の単結晶層を作製したハイブリッド基板であることを特徴とする、請求項１２から１８の何れか１項に記載の集積回路の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、炭化珪素基板上に形成されたグラフェンを配線や電極として用いた集積回路及びその製造方法に関する。

【背景技術】

【0002】

次世代の移動通信システム（いわゆる６Ｇ、Ｂｅｙｏｎｄ５Ｇ）を実現するにあたり、１００ＧＨｚ以上といった高周波での送受信に適した、高性能のアンテナが求められている。このようなアンテナの候補として、従来アンテナエレメントにおける導体として用いられた銅、ＩＴＯ（Indium Tin Oxide）等と比較して優れた特性（高導電率、高キャリア移動度、高熱伝導率）を有するグラフェンをアンテナエレメントに用いたアンテナが提案されている（例えば特許文献１を参照）。

【0003】

特許文献１に記載されているマイクロ波帯アンテナは、銅箔上にＣＶＤ法により形成したグラフェン膜を基板に転写し、転写したグラフェン膜上に適宜Ａｕ膜を設けつつ、フォトリソグラフィ技術、エッチング技術、ＵＶ－オゾン処理等によりパターニングすることでアンテナエレメントを形成する。これにより、基板上に所望の形状のアンテナエレメントを作製することができる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１９－７５６２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、移動通信システムに用いるアンテナは、アンテナエレメントで送受信する信号を増幅する増幅器とともに用いられる。数１０ＧＨｚから１００ＧＨｚ以上の信号周波数帯域では、増幅器とアンテナエレメントとの間の伝送距離は、（例えば１００μｍ未満となるように）極短くする必要がある。また、周波数帯域が１ＴＨｚを超えるさらに次の世代の移動通信システムを見据えると、窒化ガリウム（ＧａＮ）のアクティブデバイスとは異なる、１ＴＨｚ以上の信号周波数帯域での使用に適したアクティブデバイスが求められる。そして、数１０ＧＨｚから１００ＧＨｚ以上の信号周波数帯域から１ＴＨｚ以上の信号周波数帯域に遷移する際には、（例えば複数種類のアクティブデバイスを併用して）両方の帯域をカバーするデバイスが求められる。

【0006】

本発明は上記に鑑みなされたものであり、１ＴＨｚ以上の信号周波数帯域での使用に適した集積回路及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の実施形態に係る集積回路は、少なくとも最上面が炭化珪素（ＳｉＣ）の単結晶であり、最上面と交わり最上面より下方に延びる垂直面と、最上面と略平行であり垂直面と交わる下段面とを有する基板と、基板の最上面に接して設けられた単結晶のグラフェン層と、を備え、短ゲート長トランジスタとアンテナエレメントとが一体的に形成されたものである。短ゲート長トランジスタは、グラフェン層が垂直面と交わる端部をゲート電極とし、少なくとも、垂直面、グラフェン層の端部を覆うように形成される絶縁膜と、最上面、垂直面、および下段面を覆うように形成される二次元半導体層であって、グラフェン層および／または絶縁膜が存在する箇所についてはグラフェン層および／または絶縁膜をも覆うように重ねて形成される、二次元半導体層と、二次元半導体層における最上面を覆う箇所に設けられるソース電極と、二次元半導体層における下段面を覆う箇所に設けられるドレイン電極とを備える。アンテナエレメントは、グラフェン層をパターニングにして形成される。

【0008】

本発明では、グラフェン層において、短ゲート長トランジスタにおけるゲート電極を成す部分とアンテナエレメントを成す部分とは連続したグラフェンの膜として形成されるとよい。

【0009】

本発明では、集積回路は、基板上における、短ゲート長トランジスタおよびアンテナエレメントが設けられていない領域に、窒化ガリウム層をさらに備えるとよく、当該窒化ガリウム層にアクティブ素子が形成されるとよい。

【0010】

本発明の実施形態に係る集積回路の他の例は、少なくとも最上面が炭化珪素の単結晶であり、最上面と交わり最上面より下方に延びる垂直面と、最上面と略平行であり垂直面と交わる下段面とを有する基板と、基板の最上面に接して設けられた単結晶のグラフェン層と、基板上に設けられた窒化ガリウム層と、を備え、窒化ガリウム層に形成されたアクティブ素子部と、グラフェン層をゲートとして用いる短ゲート長トランジスタとが一体的に形成された集積回路である。当該集積回路において、短ゲート長トランジスタは、グラフェン層が垂直面と交わる端部をゲート電極とし、少なくとも、垂直面、グラフェン層の端部を覆うように形成される絶縁膜と、最上面、垂直面、および下段面を覆うように形成される二次元半導体層であって、グラフェン層および／または絶縁膜が存在する箇所についてはグラフェン層および／または絶縁膜をも覆うように重ねて形成される、二次元半導体層と、二次元半導体層における最上面を覆う箇所に設けられるソース電極と、二次元半導体層における下段面を覆う箇所に設けられるドレイン電極とを備える。

【0011】

本発明では、短ゲート長トランジスタは、ゲートを成すグラフェン層の上に、導体の遮蔽層をさらに備え、遮蔽層の表裏両面に絶縁層が設けられるとよい。また、グラフェン層は、少なくとも、端部が単原子層のグラフェンであるとよい。

【0012】

本発明では、基板は、最上面と垂直面とが接する縁から離れた位置に最上面と非平行である斜面を備えるとよく、グラフェン層は最上面から斜面に渡って形成されるとよい。そして、斜面の上におけるグラフェン層は多層のグラフェンであるとよい。

【0013】

本発明では、基板は、絶縁体のベース基板上に炭化珪素の単結晶層を作製したハイブリッド基板とするとよい。

【0014】

本発明の窒化ガリウム層を備える構成において、窒化ガリウム層は、グラフェン層の一部を覆うように設けられるとよい。このとき、窒化ガリウム層は、グラフェン層をバッファ層としてエピタキシャル成長された層であるとよい。また、窒化ガリウム層に形成されるアクティブ素子はＨＥＭＴ（High Electron Mobility Transistor）を用いた増幅器を含むとよい。

【0015】

本発明の実施形態に係る集積回路の製造方法は、短ゲート長トランジスタとアンテナエレメントとが一体的に形成された集積回路の製造方法である。当該製造方法は、少なくとも最上面が炭化珪素の単結晶である基板を用意するステップと、基板の最上面にグラフェン層を形成するステップと、短ゲート長トランジスタが形成される基板の第１領域において、微細加工により、一部にグラフェン層を残しつつ、他の部分についてグラフェン層および基板の上部を除去して、基板に、最上面と交わり最上面より下方に延びる垂直面と、最上面と略平行であり垂直面と交わる下段面垂直面および下段面とを形成するステップと、少なくとも、垂直面およびグラフェン層の端部を覆うように絶縁膜を堆積するステップと、最上面、垂直面、および下段面を覆うように、且つ、グラフェン層および／または絶縁膜が存在する箇所についてはグラフェン層および／または絶縁膜をも覆うように重ねて二次元半導体層を堆積するステップと、二次元半導体層におけるグラフェン層を覆う箇所に重ねてソース電極を形成し、二次元半導体層における下段面を覆う箇所に重ねてドレイン電極を形成するステップと、アンテナエレメントが形成される基板の第２領域において、グラフェン層をパターニングしてアンテナエレメントを形成するステップと、を含む。

【0016】

本発明では、グラフェン層をバッファ層として窒化ガリウム層をエピタキシャル成長するステップと、第１領域および第２領域において、窒化ガリウム層を除去してグラフェン層を露出させるステップと、残存する窒化ガリウム層に増幅器を含むアクティブ素子部を形成するステップと、をさらに備えるとよい。

【0017】

あるいは、本発明では、グラフェン層の一部を除去するステップと、グラフェン層が除去された領域に、窒化ガリウム層をエピタキシャル成長するステップと、窒化ガリウム層に増幅器を含むアクティブ素子部を形成するステップと、をさらに備えてもよく、この場合、第１領域および第２領域は、グラフェン層が残存する領域に設けられるとよい。

【0018】

本発明の実施形態に係る集積回路の製造方法の他の例は、少なくとも最上面が炭化珪素の単結晶である基板を用意するステップと、基板の最上面にグラフェン層を形成するステップと、グラフェン層をバッファ層として窒化ガリウム層をエピタキシャル成長するステップと、短ゲート長トランジスタが形成される基板の第１領域において、窒化ガリウム層を除去してグラフェン層を露出させるステップと、微細加工により、一部にグラフェン層を残しつつ、他の部分についてグラフェン層および基板の上部を除去して、基板に、最上面と交わり最上面より下方に延びる垂直面と、最上面と略平行であり垂直面と交わる下段面垂直面および下段面とを形成するステップと、少なくとも、垂直面およびグラフェン層の端部を覆うように絶縁膜を堆積するステップと、最上面、垂直面、および下段面を覆うように、且つ、グラフェン層および／または絶縁膜が存在する箇所についてはグラフェン層および／または絶縁膜をも覆うように重ねて二次元半導体層を堆積するステップと、二次元半導体層におけるグラフェン層を覆う箇所に重ねてソース電極を形成し、二次元半導体層における下段面を覆う箇所に重ねてドレイン電極を形成するステップと、残存する窒化ガリウム層に増幅器を含むアクティブ素子部を形成するステップと、を含む。

【0019】

本発明の実施形態に係る集積回路の製造方法のさらに他の例は、少なくとも最上面が炭化珪素の単結晶である基板を用意するステップと、基板の最上面にグラフェン層を形成するステップと、グラフェン層の一部を除去するステップと、グラフェン層が除去された領域に、窒化ガリウム層をエピタキシャル成長するステップと、窒化ガリウム層に増幅器を含むアクティブ素子部を形成するステップと、グラフェン層が残存する領域において、微細加工により、一部にグラフェン層を残しつつ、他の部分についてグラフェン層および基板の上部を除去して、基板に、最上面と交わり最上面より下方に延びる垂直面と、最上面と略平行であり垂直面と交わる下段面垂直面および下段面とを形成するステップと、少なくとも、垂直面およびグラフェン層の端部を覆うように絶縁膜を堆積するステップと、最上面、垂直面、および下段面を覆うように、且つ、グラフェン層および／または絶縁膜が存在する箇所についてはグラフェン層および／または絶縁膜をも覆うように重ねて二次元半導体層を堆積するステップと、二次元半導体層におけるグラフェン層を覆う箇所に重ねてソース電極を形成し、二次元半導体層における下段面を覆う箇所に重ねてドレイン電極を形成するステップと、を含む。

【0020】

上記何れかの例による製造方法において、増幅器を含むアクティブ素子部が形成された窒化ガリウムデバイスを、基板上のグラフェン層に貼り合わせて窒化ガリウム層を設けるステップを含むとよい。

【0021】

本発明では、アンテナエレメントを形成するステップにおいて、アンテナエレメントとともに、電極パッドおよびアンテナエレメントと電極パッドとを接続する接続部を形成するとよく、窒化ガリウム層を設けるステップにおいて、窒化ガリウムデバイスに設けられた電極と、電極パッドとが電気的に接続されるように、窒化ガリウムデバイスを基板上のグラフェン層に貼り合わせるとよい。

【0022】

本発明では、グラフェン層を形成するステップにおいて、基板の最上面の炭化珪素の単結晶における珪素原子を昇華させることによりグラフェン層をエピタキシャル成長させるとよい。

【0023】

本発明では、基板は、絶縁体のベース基板上に炭化珪素の単結晶層を作製したハイブリッド基板とするとよい。

【発明の効果】

【0024】

本発明の集積回路およびその製造方法によれば、１ＴＨｚ以上の信号周波数帯域での使用に適した集積回路を実現することができる。

【図面の簡単な説明】

【0025】

【図1】集積回路１の構造を示す模式図である。

【図2】第１領域Ｒ１に形成される短ゲート長トランジスタの基本構造を示す断面図である。

【図3】短ゲート長トランジスタの変形例の構造を示す断面図である。

【図4】第３領域Ｒ３にＧａＮ層を形成した構造を示す模式図である。

【図5】集積回路１を作製する手順の第１の例を示す図である。

【図6】短ゲート長トランジスタを作成する手順を示す図である。

【図7】集積回路１を作製する手順の第２の例を示す図である。

【発明を実施するための形態】

【0026】

以下、本発明の実施形態について説明する。背景技術の説明に用いた図も含め、各図面における共通の構成要素については同じ符号を付す。

【0027】

図１は、本発明の実施形態に係る集積回路１の構造を示す模式図である。図１に示すように、集積回路１は、基板２に第１領域Ｒ１、第２領域Ｒ２、第３領域Ｒ３が設けられた構造となっている。第１領域Ｒ１は、短ゲート長トランジスタ１００が形成される領域である。第２領域Ｒ２は、アンテナエレメント２００が形成される領域である。第３領域Ｒ３は、窒化ガリウムデバイス３１０が形成される領域である。したがって、集積回路１は、短ゲート長トランジスタ１００、アンテナエレメント２００、およびＧａＮデバイス３１０が、１つの基板上に形成されたものである。基板２上の短ゲート長トランジスタ１００、アンテナエレメント２００、およびＧａＮデバイス３１０は、求められる機能を実現すべく必要に応じて相互に接続される。

【0028】

基板２は、少なくとも最上面２１が単結晶の炭化珪素となっている。最上面２１は、基板２における最上部の平坦面である。基板２の最上面以外の部分は炭化珪素とは異なる絶縁体であってもよい。つまり、基板２は、炭化珪素の単結晶基板であってもよいし、絶縁体に炭化珪素の単結晶層を作製したハイブリッド基板であってもよい。基板２における炭化珪素の単結晶層の表面は（０００１）面とするとよい。基板２は、グラフェン層３を成すグラフェンをエピタキシャル成長させるための下地となる。グラフェン層３は、基板２の最上面２１に接して形成された単原子層または数原子層のグラフェンの薄膜である。グラフェン層３を成すグラフェンは、基板２として好適な炭化珪素の（０００１）面に単層の薄膜を形成することが可能である。

【0029】

以下、基板２上の第１領域Ｒ１、第２領域Ｒ２、および第３領域Ｒ３について、それぞれその構成例および変形例を説明する。

【0030】

図２は、第１領域Ｒ１に形成される短ゲート長トランジスタ１００の基本構造を示す断面図である。図２に示すように短ゲート長トランジスタ１００は、基板２上に、グラフェン層３、遮蔽層４、絶縁層５、絶縁膜６、二次元半導体層７、電極８、および電極９を備えた構成となっている。当該短ゲート長トランジスタ１００の基本構造において、基板２には、最上面２１から掘り下げる形で、垂直面２２および下段面２３が形成される。垂直面２２は、最上面２１と交わり、最上面２１より下方に延びる平面である。図２の例では、垂直面２２と最上面２１とは直交する。下段面２３は、最上面２１と略平行な平面として形成され、垂直面２２とは交わる。図２の例では、下段面２３と垂直面２２とは直交し、最上面２１と下段面２３とは平行となっている。垂直面２２は、最上面２１および下段面２３と交わる平面として形成される。

【0031】

第１領域Ｒ１に形成される短ゲート長トランジスタ１００においてグラフェン層３の厚みは、数ｎｍ程度以下とされる。また、グラフェン層３の一端から他端までの幅（図２における水平方向）は、１００ｎｍ～１μｍ程度とするとよい。グラフェン層３は、基板２における最上面２１と垂直面２２が交わる稜線付近まで、最上面２１を覆うように設けられる。グラフェン層３における、最上面２１と垂直面２２が交わる稜線近傍に重なる端部（エッジ）３１は、短ゲート長トランジスタ１００におけるゲートとして機能する。また、グラフェン層３における上記のエッジ３１以外の部分は、後述するゲートへの配線として機能する。

【0032】

第１領域Ｒ１に形成される短ゲート長トランジスタ１００において、遮蔽層４は、グラフェン層３の上に設けられた金属等の導体の層であり、電極８とグラフェン層３との間を遮蔽する。遮蔽層４は、電気的には所定の接地電位（例えば０Ｖ）に接続される。遮蔽層４の少なくとも表裏両面には、遮蔽層４がグラフェン層３や電極８と短絡することを防ぐべく、絶縁層５が設けられる。遮蔽層４としては、アルミニウム（Ａｌ）やニッケル（Ｎｉ）を用いることが好ましい。遮蔽層４としてＡｌを用いる場合、Ａｌの表面に形成される自然酸化膜を、そのまま絶縁層５として用いることができ、製造プロセスを簡素化することができる。遮蔽層４としてＮｉを用いる場合には、グラフェン層３や電極８との短絡を防ぐべく、別途絶縁層５を形成する必要がある。なお、電極８とグラフェン層３との間を遮蔽する必要が無い場合（例えば、電極８とグラフェン層３との間の信号干渉が問題にならない場合等）には、遮蔽層４および絶縁層５が設けられなくてもよい。絶縁層５の端面５１は、垂直面２２と略一致する平面とするとよい。

【0033】

絶縁膜６は、短ゲート長トランジスタ１００のゲート絶縁膜として機能する絶縁体の薄膜である。絶縁膜６としては、酸化ハフニウム、炭化珪素、酸化ジルコニウム、酸化エルビウム、酸化アルミニウム等の高誘電率の絶縁膜や、炭化珪素の薄膜等を用いることができる。１ＴＨｚを超えるような高周波用途においては、炭化珪素の薄膜が好適である。図２に示す例では、絶縁膜６は、絶縁層５の上面から端面５１、エッジ３１、垂直面２２を経て下段面２３までを覆うように形成されている。なお、絶縁膜６は、基板２の少なくとも垂直面２２、エッジ３１、および端面５１を覆っていれば、他の部分については形成されなくてもよい場合がある。例えば、絶縁層５と遮蔽層４を備える構成では、絶縁層５上には絶縁膜６を設けなくてもよい。一方、絶縁層５と遮蔽層４を備えない構成の場合には、グラフェン層３と電極８との短絡を防ぐべく、グラフェン層３と電極８の間にも絶縁膜６を設ける必要がある。また、基板２が十分な絶縁性を有する場合、下段面２３上に絶縁膜６を設けなくてもよい。

【0034】

二次元半導体層７は、短ゲート長トランジスタ１００のキャリア輸送層として機能する半導体の層である。二次元半導体層７は、最上面２１、垂直面２２、および下段面２３を覆うように形成される。グラフェン層３、遮蔽層４、絶縁層５、および／または絶縁膜６がある箇所については二次元半導体層７はこれらをも覆うように重ねて形成される。二次元半導体層７には、単原子層もしくは数原子層の、グラフェン、遷移金属ダイカルコゲナイド（例えば、二硫化モリブデン（ＭｏＳ_２）、二硫化タングステン（ＷＳ_２）、二セレン化タングステン（ＷＳｅ_２）等）、酸化インジウム（Ｉｎ_２Ｏ_３）、リン化ホウ素、砒化ホウ素等を用いることができる。１ＴＨｚを超えるような高周波用途においては、二次元半導体層７としてグラフェンが好適である。３００ＧＨｚ～１ＴＨｚ程度の高周波用途においては、二次元半導体層７としてＭｏＳ_２、ＷＳ_２等の遷移金属ダイカルコゲナイドが好適である。ロジック回路等の比較的低周波の用途においては、二次元半導体層７としてＩｎ_２Ｏ_３や遷移金属ダイカルコゲナイドが好適である。

【0035】

電極８と電極９は、Ａｕ、Ａｌ、Ｉｎ、Ｂｉ、Ｎｉ、Ｐｄ、Ｔｉ、Ｐｔ等の金属や、ＩＴＯ、ＦＴＯ等の透明導電性酸化物製の電極である。電極８は、二次元半導体層７のグラフェン層３を覆う箇所に重ねて設けられ、短ゲート長トランジスタ１００のソース電極として機能する。電極９は、二次元半導体層７の下段面２３を覆う箇所に重ねて設けられ、短ゲート長トランジスタ１００のドレイン電極として機能する。

【0036】

上述のような基本構造を有する短ゲート長トランジスタ１００では、グラフェン層３の形成面と、垂直面２２を覆う二次元半導体層７の形成面とが直交する形となり、グラフェン層３のエッジ３１が絶縁膜６を介して二次元半導体層７と対向するので、グラフェン層３の厚みがトランジスタ１のゲート長を定義する。グラフェン層３をグラフェンの単原子層とすれば、短ゲート長トランジスタ１００のゲート長を０．３ｎｍまで短くすることができる。グラフェン層３をグラフェンの多層膜とした場合であっても、グラフェン層３の厚みに対応する数ｎｍ以下のゲート長を実現することができる。

【0037】

第１領域Ｒ１に形成される短ゲート長トランジスタは、単原子層のゲート長を実現しつつゲート抵抗を抑制すべく、図３に示す構造としてもよい。図３は、変形例に係る短ゲート長トランジスタ１００ａの構造を示す断面図である。短ゲート長トランジスタ１００ａは、上記の短ゲート長トランジスタ１００と同様、基板２の第１領域Ｒ１において、グラフェン層３、遮蔽層４、絶縁層５、絶縁膜６、二次元半導体層７、電極８、および電極９を備える。基板２の第１領域Ｒ１は、最上面２１、垂直面２２、下段面２３に加え、斜面２４を有する。基板２において、少なくとも最上面２１および斜面２４は炭化珪素の単結晶とされる。斜面２４は、最上面２１の垂直面２２と接する縁と反対の端部において最上面２１と隣接して設けられる最上面２１とは非平行の（傾斜した）面である。斜面２４の傾斜角は任意であるが、例えば４５°、２２°等とするとよい。また、斜面２４の傾斜角は一定である必要はなく、例えば湾曲した面として形成されてもよい。このような斜面２４は、グラフェン層３の形成に先立って設けられる。そして、短ゲート長トランジスタ１００ａにおいて、グラフェン層３は最上面２１から斜面２４に渡って、同時に形成される。斜面２４上でのグラフェンの成長速度は、炭化珪素の（０００１）面である最上面２１上でのグラフェンの成長速度よりも早いため、最上面２１上に単層のグラフェンを成長させる間に、斜面２４上には多層（好ましくは１０～２０層程度）のグラフェンが成長する。したがって、短ゲート長トランジスタ１００ａにおけるグラフェン層３は、最上面２１から斜面２４に渡って形成され、エッジ３１の近傍を単層グラフェン３２としつつ内側にある斜面２４上では多層グラフェン３３に切り替わる構造となる。基板２における最上面２１と垂直面２２が交わる稜線から、斜面２４までの距離（すなわち、最上面２１の長さ）は、多層グラフェンの形成がエッジ３１の近傍まで及ぶことを避けるのに十分な距離（例えば数１００ｎｍ程度）とするとよい。

【0038】

上記のようなグラフェン層３に、短ゲート長トランジスタ１００と同様の遮蔽層４、絶縁層５、絶縁膜６、二次元半導体層７、電極８、および電極９を設けることで短ゲート長トランジスタ１００ａが構成される。なお、下地となる斜面２４の傾斜によりグラフェン層３には斜面２４の部分に窪みできることになるが、遮蔽層４、絶縁膜６、二次元半導体層７等を積み重ねる前にこの窪みを絶縁材料等で埋めて平坦な面となるようにするとよい。

【0039】

以上のように構成される短ゲート長トランジスタ１００ａでは、第１実施形態のトランジスタ１と同様の効果に加え、グラフェン層３の多層化によりキャリア密度が増加するため、グラフェン層３全体として低抵抗化することができる。一方、グラフェン層３のエッジ３１では、単層のグラフェンが絶縁膜６を介して二次元半導体層７と対向してゲート電極として機能するため、トランジスタ１のゲート長は原子一個分（０．３ｎｍ程度）とすることができる。

【0040】

第２領域Ｒ２において、グラフェン層３は、図１に示すように所望の形状にパターニングされることでアンテナエレメント２００および接続部２１０を構成する。アンテナエレメント２００は、グラフェン層３が所望のアンテナ特性を実現するための形状にパターニングされた構造を有する。パターニングされたグラフェンの一部または全部に重畳してＡｕ等の金属膜や、絶縁体等の保護膜が設けられもよい。グラフェンは銅（Ｃｕ）をはじめとする金属やＩＴＯと比べて、導電率、キャリア移動度、熱伝導率等の諸特性が高い値を有するため、Ｃｕを凌ぐアンテナ特性を実現することができ、アンテナのサイズを縮小しても特性劣化を抑制することができる。第２領域Ｒ２においてアンテナエレメント２００を成すグラフェン層３と、第１領域Ｒ１において短ゲート長トランジスタ１００のゲートを成すグラフェン層３とは、連続したグラフェンの膜として形成されるとよい。すなわち、短ゲート長トランジスタ１００のゲートとアンテナエレメント２００とは、グラフェン層３を配線として電気的に接続するとよい。このようにすれば、短ゲート長トランジスタ１００のゲートとアンテナエレメント２００とをつなぐ配線長を極めて短くすることができる。

【0041】

接続部２１０は、後述するＧａＮデバイス３１０の増幅器の電極３１２とアンテナエレメント２００とを接続する配線である。接続部２１０には、後述するＧａＮ層３００が設けられないようにしてもよいし、その一部または全部にＧａＮ層３００が重ねて設けられていてもよい。接続部２１０は、グラフェン層３をパターニングすることにより形成されてもよいし、Ａｕ等の金属膜により形成されてもよい。また、接続部２１０は、一部が金属膜により形成され、他の部分がグラフェンにより形成されてもよく、グラフェンに金属膜が重畳して設けられている部分があってもよい。なお、アンテナエレメント２００や接続部２１０をグラフェンのみで形成すると、透明配線を実現することができる。接続部２１０は、ＧａＮデバイス３１０とアンテナエレメント２００との間で伝送される信号が劣化しないよう、極力短く（例えば、好ましくは１００μｍ未満、より好ましくは３０μｍ未満、さらに好ましくは１０μｍ未満の伝送距離となるように）形成されることが好ましい。

【0042】

第３領域Ｒ３では、基板２の上に窒化ガリウム層３００が積層される。一例として、窒化ガリウム層３００は、図４（ａ）に示したようにグラフェン層３に重ねて設けられる。この構造では、グラフェン層３は、基板２とＧａＮ層３００の間で、応力を緩和するためのバッファ層として機能する。他の例としては、図４（ｂ）に示したように、窒化ガリウム層３００は、グラフェン層３を介さずに基板２の上に直接設けられてもよい。窒化ガリウム層３００には、増幅器等のアクティブ素子である窒化ガリウムデバイス３１０が、ＨＥＭＴ（High Electron Mobility Transistor）等の高速動作が可能な素子を用いて形成される。なお、図４には示されていないが、必要に応じてグラフェン層３や窒化ガリウム層３００に重ねて電極や配線パターンを形成するための金属膜（例えばＡｕ膜）や、保護膜等が設けられてもよい。

【0043】

窒化ガリウムデバイス３１０は、上述の増幅器に加えそれ以外のアクティブ素子を備えてもよい。窒化ガリウムデバイス３１０は外部（例えばアンテナエレメント２００や接続部２１０）からの配線が接続される電極３１２を備えてもよい。電極３１２は、窒化ガリウム層３００の基板２と対向する面に設けられてもよいし、基板２と対向する面とは反対の面に設けられてもよい。

【0044】

電極３１２が、窒化ガリウム層３００の基板２と対向する面に設けられる場合には、図４（ｃ）に示すように、電極３１２と接続部２１０の一端に設けられる電極パッド３１４とが直接または導体を挟んで間接的に接続されるようにするとよい。また、電極３１２が窒化ガリウム層３００の基板２と対向する面とは反対の面に設けられる場合には、図４（ａ）や図４（ｂ）に示すように、ワイヤボンディング３１６により電極３１２と接続部２１０とを接続してもよい。あるいは、図４（ｄ）に示すように、金属、グラフェン等の導体層３１８を付加して電極３１２と接続部２１０とを接続してもよい。

【0045】

第３領域の変形例として、基板２上に窒化ガリウム層３００をエピタキシャル成長せずに、別途窒化ガリウムデバイス３１０を用意し、グラフェン層３が設けられた基板２の第３領域Ｒ３に窒化ガリウムデバイス３１０を貼り合わせることにより窒化ガリウム層３００を設けてもよい。図５（ｃ）に示された構造はこの変形例の構成に対応する。

【0046】

集積回路１は、基板２上に上述した第１領域Ｒ１、第２領域Ｒ２、および第３領域Ｒ３、並びにその他の必要な回路要素を任意に組み合わせて配置することで、所望の機能を実現する。

【0047】

続いて、集積回路１の製造方法について説明する。図５は、集積回路１を作製する手順の第１の例を示す図である。

【0048】

図５に示すように、はじめに基板２を用意する（図５の（ａ））。基板２は、上述の通り、少なくとも最上面が単結晶の炭化珪素となっている。この最上面の炭化珪素の結晶構造は、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣのいずれかであることが好ましい。

【0049】

基板２として炭化珪素の単結晶基板ではなく、絶縁体に炭化珪素の単結晶層を作製したハイブリッド基板を用いる場合には、単結晶シリコン、サファイヤ、多結晶シリコン、アルミナ、窒化珪素、窒化アルミニウム、ダイヤモンド、多結晶炭化珪素の何れかをベース基板として、その上に必要に応じて酸化シリコン、単結晶シリコン、多結晶シリコン、アモルファスシリコン、アルミナ、窒化珪素、炭化珪素、窒化アルミニウム、またはダイヤモンドの膜を設け、ベース基板及び炭化珪素基板の貼り合わせ面に表面化処理を施して貼り合わせをする。その後、研削研磨による薄化や剥離前の炭化珪素基板に水素イオンやヘリウムイオン等を注入し、貼り合せ後に熱処理によりイオン注入界面で剥離を行うイオン注入剥離法等により炭化珪素の単結晶層を薄化したハイブリッド基板を作製すればよい。また、上記ハイブリッド基板を作製後に表面を多結晶炭化珪素でＣＶＤしたのちに上記ベース基板を除去して絶縁体に炭化珪素の単結晶層を作製したハイブリッド基板を得るとよい。

【0050】

図示は省略するが、第１領域Ｒ１に、短ゲート長トランジスタ１００ａを形成する場合には、当該短ゲート長トランジスタ１００ａを形成する箇所に斜面２４を形成しておく。

【0051】

続いて、基板２を好ましくは１，１００℃以上に加熱することにより基板２の最上面２１（および斜面２４）近傍の珪素原子（Ｓｉ）を昇華させて、所望の厚さ（例えば５０～１，５００ｎｍ程度）のグラフェン膜を形成し、グラフェン層３とする（図５の（ｂ））。グラフェンの典型的な成長条件の一例としては、アルゴン（Ａｒ）雰囲気下で気圧１０^５Ｐａ（１ｂａｒ）、１５００～１６００℃の温度で、５～３０分間加熱するとよい。Ｓｉを昇華した際には、フラーレン、グラフェン、カーボンナノチューブの何れかのナノカーボン膜が形成されるが、作成条件を適宜調整してグラフェンが得られるようにする。このようにして形成されるグラフェン層３は、下地となる基板２の最上面の炭化珪素単結晶の結晶面に対して所定の向きに結晶が配向するように、いわゆるエピタキシャル成長する。

【0052】

続いて、グラフェン層３をバッファ層（すなわち、窒化ガリウムエピ結晶の核形成層（テンプレート層））として、窒化ガリウムをエピタキシャル成長させ、窒化ガリウム層３００を形成する（図５の（ｃ））。窒化ガリウムは、例えば有機金属気相成長法（ＭＯＣＶＤ法）によりエピタキシャル成長させるとよい。具体的には、Ｇａ、Ａｌ、Ｎの前駆体として、それぞれトリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、アンモニア（ＮＨ_３）を用い、キャリアガスにはＨ_２とＮ_２を用いるとよい。成膜に先立ち、グラフェン層３を設けた基板２をＨ_２雰囲気中、１１００℃で５分間程度の熱洗浄を行うとよい。洗浄後の基板表面に、ＡｌＮバッファ層を数１０～数１００ｎｍ程度成長させ、その後、１０５０℃で厚さ２μｍ程度のアンドープの窒化ガリウム層３００を成長させるとよい。ＡｌＮバッファ層は、７８０℃程度で成長させた低温のＡｌＮバッファ層の上に１０８０℃程度で成長させた高温のＡｌＮバッファ層が積層されるように成長させるとよい。なお、上記の例ではグラフェン層３を窒化ガリウムエピ結晶の核形成層（テンプレート層）としたが、窒化ガリウムエピ結晶の成長前に、窒化ガリウムを成長させる部位（つまり、アクティブ素子部が設けられる部分）についてグラフェン層３を除去して、基板２の最上面２１の炭化珪素単結晶に窒化ガリウムを直接成長するようにしてもよい。

【0053】

そして、形成した窒化ガリウム層３００に、ＨＥＭＴ等のアクティブ素子、抵抗、キャパシタ、インダクタ等のパッシブ素子、配線、電極等を形成して、増幅器等を含む窒化ガリウムデバイス３１０を形成する（図５の（ｄ））。

【0054】

続いて、エッチングにより窒化ガリウムデバイス３１０以外の部分から窒化ガリウム層３００を除去し、第１領域Ｒ１および第２領域Ｒ２となる領域のグラフェン層３を露出させる（図５の（ｅ））。さらに、グラフェン層３にアンテナエレメント２００と接続部２１０をパターニングする（図５の（ｆ））。なお、グラフェン層３をパターニングする際、第１領域Ｒ１となる領域についてはグラフェン層３を残すようにする。このパターニングは、例えば、グラフェン層３にＡｕ膜を蒸着した上で、Ａｕ膜に対しフォトリソグラフィ技術およびエッチング技術によりパターニングを行い、Ａｕ膜で覆われていない露出したグラフェンをＵＶ－オゾン処理等により除去し、さらにＡｕ膜の不要部分を除去する、という手順で行うとよい。

【0055】

続いて、第１領域Ｒ１となる領域に、短ゲート長トランジスタ１００または１００ａを形成する（図５の（ｇ））。短ゲート長トランジスタ１００を形成する詳細な手順は、図６に示される。すなわち、グラフェン層３が露出した第１領域Ｒ１となる領域にＡｌの遮蔽層４を形成する。遮蔽層４の形成過程で遮蔽層４にはその表面を覆うように自然酸化膜の絶縁層５が形成される（図６の（ａ））。なお、遮蔽層４としてＡｌ以外の自然酸化膜が形成されない素材を用いる場合には、遮蔽層４とグラフェン３や電極８との絶縁性を確保すべく、遮蔽層４の上下に絶縁層を形成するとよい。続いて、塩素系ガスやフッ素系ガスを用いた反応性イオンエッチングもしくは中性粒子ビームエッチングにより微細加工を施すことにより、基板２の第１領域Ｒ１の一部を掘り下げることで基板２に垂直面２２と下段面２３を形成するとともに、垂直面２２に合わせて遮蔽層４を加工する（図６の（ｂ））。微細加工の過程で遮蔽層４の側面が露出するが、露出した表面を覆うように改めて自然酸化膜の絶縁層５が形成される。微細加工により形成された垂直面２２や下段面２３にはグラフェン層３は無いが、残された最上面２１の上には単層のグラフェン層３が残される。続いて、絶縁膜６を堆積する（図６の（ｃ））。図６の（ｃ）では、絶縁膜６は、絶縁層５の上面から端面５１、エッジ３１、垂直面２２を経て下段面２３までを覆うように形成されている。なお、絶縁膜６は、基板２の少なくとも垂直面２２、エッジ３１、および端面５１を覆っていれば、他の部分については形成されなくてもよい場合がある。続いて、最上面２１、垂直面２２、および下段面２３を覆うように二次元半導体層７を堆積させる（図６の（ｄ））。このとき、グラフェン層３、遮蔽層４、絶縁層５、および／または絶縁膜６がある箇所については二次元半導体層７はこれらをも覆うように重ねて形成される。そして、二次元半導体層７におけるグラフェン層３を覆う箇所に重ねて電極８を形成し、二次元半導体層７における下段面２３を覆う箇所に重ねて電極９を形成する（図６の（ｅ））。以上により短ゲート長トランジスタ１００の構造が完成する。

【0056】

図５に戻り、最後に第１領域Ｒ１、第２領域Ｒ２、および第３領域Ｒ３の相互の接続（例えば窒化ガリウムデバイス３１０の電極３１２と接続部２１０との間の接続等）や、外部との接続のための電極パッド（例えば、短ゲート長トランジスタ１００のソース電極、ドレイン電極、ゲート電極に接続するためのパッド）の形成を行うことで、集積回路１が得られる（図５の（ｈ））。

【0057】

以上のような手順により、基板２上に短ゲート長トランジスタ、アンテナエレメント、および窒化ガリウムデバイスが設けられたモノリシックの集積回路１を作製することができる。なお、短ゲート長トランジスタ、アンテナエレメント、および窒化ガリウムデバイスの形成は、順番を入れ替えて行ってもよいし、工程の一部または全部を同時に行ってもよい。

【0058】

上記のようにして作成された集積回路１は、アンテナエレメント２００と短ゲート長トランジスタ１００が近接して設けられ、連続したグラフェン層３にて接続されるため、１ＴＨｚ以上の信号周波数帯域においても、信号の劣化を抑制することができる。

【0059】

また、上記の手順で作製された集積回路１では、短ゲート長トランジスタ１００に加え窒化ガリウムデバイス３１０も同一基板に形成できるため、数１０ＧＨｚから１００ＧＨｚ以上の信号周波数帯域から１ＴＨｚ以上の信号周波数帯域を広くカバーすることが可能である。

【0060】

図７は、集積回路１を作製する手順の第２の例を示す図である。この手順では、窒化ガリウム層３００をエピタキシャル成長せずに、別途窒化ガリウムデバイス３１０を用意し、グラフェン層３が設けられた基板２に窒化ガリウムデバイス３１０を貼り合わせることにより窒化ガリウム層を設ける点で前記の第１の例と異なる。

【0061】

集積回路を作製する手順の第２の例では、まず、図５の（ａ）および（ｂ）を参照して説明したのと同様の手法により、基板２を用意し（図７の（ａ））、必要な場合は斜面２４を形成し、グラフェン層３を形成する（図７の（ｂ））。

【0062】

続いて、グラフェン層３にアンテナエレメント２００と接続部２１０をパターニングする（図７の（ｃ））。また、後段において窒化ガリウムデバイス３１０を貼り合わせる際に、集積回路の電極３１２と接続される電極パッド３１４も接続部２１０から延伸する形でパターニングする。なお、グラフェン層３をパターニングする際、第１領域Ｒ１となる領域についてはグラフェン層３を残すようにする。その他、窒化ガリウムデバイス３１０との接合に必要なグラフェン層３（またはその上に設けられるＡｕ膜）のパターンを形成してもよい。つまり、グラフェン層３は、窒化ガリウムデバイス３１０を基板２に貼りつけるための接着層として機能してもよい。これらのパターニングは、例えば、グラフェン層３にＡｕ膜を蒸着した上で、Ａｕ膜に対しフォトリソグラフィ技術およびエッチング技術によりパターニングを行い、Ａｕ膜で覆われていない露出したグラフェンをＵＶ－オゾン処理等により除去し、さらにＡｕ膜の不要部分を除去する、という手順で行うとよい。このようにして、基板２上にアンテナエレメント２００をモノリシックに形成することができる。なお、窒化ガリウムデバイス３１０との接合に用いられるパターンは、グラフェン層３を除去してＡｕ等の金属薄膜のみにより形成してもよい。窒化ガリウムデバイス３１０との接合に用いるパターンは、グラフェンによるもの、金属薄膜によるもの、あるいはこれらを積層したものであってよい。窒化ガリウムデバイス３１０との接合に用いられるパターンは、電極３１２と接続される電極パッド３１４と同様に、窒化ガリウムデバイス３１０内の素子と外部との電気的接続を確保する機能を兼ねてもよい。

【0063】

続いて、図７を参照して説明したのと同様の手法により、第１領域Ｒ１に短ゲート長トランジスタ１００または１００ａを形成する（図７の（ｄ））。

【0064】

続いて、別途用意した窒化ガリウムデバイス３１０を、基板２の第３領域Ｒ３における適切な位置に貼り合わせる（図７（ｅ））。窒化ガリウムデバイス３１０は、窒化ガリウムの基板上に増幅器等のアクティブ素子を形成して所定の寸法に切り出したものである。窒化ガリウムデバイス３１０の表面（基板２に張り合わされる面）は、信号の授受を行うための電極３１２が設けられる。窒化ガリウムデバイス３１０と基板２とを貼り合わせる際、窒化ガリウムデバイス３１０の電極３１２と基板２上の電極パッド３１４とが電気的に接続される。窒化ガリウムデバイス３１０と基板２との貼り合わせは、両者の表面に対し、活性化処理や表面処理を行った上で実施するとよい。また、窒化ガリウムデバイス３１０をフリップチップボンディングによって基板２に貼り合わせることもできる。基板２に貼り合わされた窒化ガリウムデバイス３１０は、集積回路１における窒化ガリウム層３００となる。

【0065】

以上のような手順により、基板２上に短ゲート長トランジスタ、アンテナエレメント、および窒化ガリウムデバイスが設けられたモノリシックの集積回路１を作製することができる。

【0066】

上記のようにして作成された集積回路１は、アンテナエレメント２００と短ゲート長トランジスタ１００が近接して設けられ、連続したグラフェン層３にて接続されるため、１ＴＨｚ以上の信号周波数帯域においても、信号の劣化を抑制することができる。

【0067】

また、上記の手順で作製された集積回路１では、短ゲート長トランジスタ１００に加え窒化ガリウムデバイス３１０も同一基板に形成できるため、数１０ＧＨｚから１００ＧＨｚ以上の信号周波数帯域から１ＴＨｚ以上の信号周波数帯域を広くカバーすることが可能である。

【0068】

また、上記の手順で作製された集積回路１では、窒化ガリウムデバイス３１０を別途用意してから基板２に貼り合わせることができるため、窒化ガリウムデバイスの設計自由度が高い。また、貼り合わせる窒化ガリウムデバイス３１０を、機能や性能が異なる複数種類準備すれば、第１領域Ｒ１や第２領域Ｒ２を共通としつつ、第３領域Ｒ３については様々なバリエーションの集積回路１を作ることができる。

【0069】

なお、本発明は上記の実施形態や実施例に限定されるものではない。また、本発明の特許請求の範囲に記載された技術的思想と実質的に同一の構成を有し、同様な作用効果を奏するものは、いかなる変更がされたものであっても本発明の技術的範囲に包含される。

【符号の説明】

【0070】

１ 集積回路
２ 基板
２１ 最上面
２２ 垂直面
２３ 下段面
２４ 斜面
３ グラフェン層
３１ エッジ
４ 遮蔽層
５ 絶縁層
５１ 端面
６ 絶縁膜
７ 二次元半導体層
８，９ 電極
１００，１００ａ 短ゲート長トランジスタ
２００ アンテナエレメント
３００ 窒化ガリウム層
３１０ 窒化ガリウムデバイス
３１８ 導体層
Ｒ１ 第１領域
Ｒ２ 第２領域
Ｒ３ 第３領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】