特開 2024-177990 高周波増幅装置及び定電流回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024177990

(43)【公開日】2024-12-24

(54)【発明の名称】高周波増幅装置及び定電流回路

(51)【国際特許分類】

   H03F 1/30 20060101AFI20241217BHJP

   G05F 1/56 20060101ALI20241217BHJP

   H03F 3/343 20060101ALI20241217BHJP

   H03F 3/19 20060101ALI20241217BHJP

【ＦＩ】

H03F1/30 220

G05F1/56 310E

H03F3/343 210

H03F3/19

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023096452

(22)【出願日】2023-06-12

(71)【出願人】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110002000

【氏名又は名称】弁理士法人栄光事務所

(72)【発明者】

【氏名】日野 貴

【テーマコード（参考）】

5H430

5J500

【Ｆターム（参考）】

5H430BB01

5H430BB09

5H430BB11

5H430EE04

5J500AA01

5J500AA58

5J500AC04

5J500AC14

5J500AC82

5J500AC88

5J500AF10

5J500AH12

5J500AH19

5J500AH24

5J500AH25

5J500AH29

5J500AH33

5J500AK09

5J500AK11

5J500AK12

5J500AT01

5J500NF01

5J500NH21

(57)【要約】

【課題】電源電圧の依存性を低減して、カレントミラー回路に流れる電流の変動を抑制できる高周波増幅装置及び定電流回路を提供する。
【解決手段】永田カレントミラー回路２１の電源ラインＬ１と電源電圧ＶＤＤを供給する電源ラインＬ３との間にレギュレータ回路３を接続する。レギュレータ回路３は、電源電圧ＶＤＤが低い間は電源電圧ＶＤＤの増加に応じて大きく増加する電圧Ｖｒｅｇを電源ラインＬ１に出力し、電源電圧ＶＤＤが一定値を超えると飽和して電源電圧ＶＤＤの増加に応じて小さく増加する電圧Ｖｒｅｇを電源ラインＬ１に出力する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の電源電圧が供給される第１の電源ラインと、第２の電源電圧が供給される第２の電源ラインと、の間に接続された第１のトランジスタと、
前記第１のトランジスタにカレントミラー接続され、前記第１のトランジスタに流れるドレイン電流又はコレクタ電流を折り返すと共に、ゲート又はベースが入力コンデンサを介して入力端子に接続され、ドレイン又はコレクタが出力コンデンサを介して出力端子に接続され、前記入力端子に入力された高周波信号を増幅して前記出力端子から出力する第２のトランジスタと、
前記第１のトランジスタのドレイン又はコレクタと、ゲート又はベースとの間に接続された抵抗と
を有するカレントミラー回路と、
第３の電源電圧が供給される第３の電源ラインと、前記第１の電源ラインとの間に接続され、前記第３の電源電圧が低い間は前記第３の電源電圧の増加に応じて大きく増加する前記第１の電源電圧を前記第１の電源ラインに出力し、前記第３の電源電圧が一定値を超えると飽和して前記第３の電源電圧の増加に応じて小さく増加する前記第１の電源電圧を前記第１の電源ラインに出力するレギュレータ回路とを備えた、
高周波増幅装置。

【請求項2】

請求項１に記載の高周波増幅装置において、
前記カレントミラー回路は、前記第１のトランジスタ及び前記第２のトランジスタの閾値電圧に応じて前記第２のトランジスタのドレイン電流又はコレクタ電流がピークとなる前記第１の電源電圧のピーク領域が各々異なり、
前記レギュレータ回路は、前記閾値電圧に応じて各々異なる飽和領域の前記第１の電源電圧を出力し、前記閾値電圧に応じた前記飽和領域が、当該前記閾値電圧に応じた前記ピーク領域内に含まれるような前記第１の電源電圧を供給する、
高周波増幅装置。

【請求項3】

請求項１に記載の高周波増幅装置において、
前記レギュレータ回路は、
ドレイン又はコレクタが前記第３の電源ラインに接続され、ソース又はエミッタが前記第１の電源ラインに接続される第３のトランジスタと、
前記第３のトランジスタのゲート又はベースと前記第２の電源ラインとの間に直列接続された複数の第４のトランジスタもしくは複数の前記第４のトランジスタ及びダイオードとを有する、
高周波増幅装置。

【請求項4】

請求項１に記載の高周波増幅装置において、
前記カレントミラー回路は、前記第１のトランジスタ及び前記第２のトランジスタの閾値電圧に応じて前記第２のトランジスタのドレイン電流又はコレクタ電流がピークとなる前記第１の電源電圧のピーク領域の少なくとも一部が重なり、
前記レギュレータ回路は、前記閾値電圧に応じて同じ飽和領域の前記第１の電源電圧を出力し、前記飽和領域が、前記閾値電圧に応じた前記ピーク領域が重なる領域内に含まれるような前記第１の電源電圧を供給する、
高周波増幅装置。

【請求項5】

請求項１に記載の高周波増幅装置において、
前記レギュレータ回路は、
ドレイン又はコレクタが前記第３の電源ラインに接続され、ソース又はエミッタが前記第１の電源ラインに接続される第３のトランジスタと、
前記第３のトランジスタのゲート又はベースと前記第２の電源ラインとの間に直列接続された第５のトランジスタ及びダイオードとを有する、
高周波増幅装置。

【請求項6】

第１の電源電圧が供給される第１の電源ラインと、第２の電源電圧が供給される第２の電源ラインと、の間に接続された第１のトランジスタと、
前記第１のトランジスタにカレントミラー接続され、前記第１のトランジスタに流れるドレイン電流又はコレクタ電流を折り返す第２のトランジスタと、
前記第１のトランジスタのドレイン又はコレクタと、ゲート又はベースとの間に接続された抵抗と
を有するカレントミラー回路と、
第３の電源電圧が供給される第３の電源ラインと、前記第１の電源ラインと、の間に接続され、前記第３の電源電圧が低い間は前記第３の電源電圧の増加に応じて大きく増加する前記第１の電源電圧を前記第１の電源ラインに出力し、前記第３の電源電圧が一定値を超えると飽和して前記第３の電源電圧の増加に応じて小さく増加する前記第１の電源電圧を前記第１の電源ラインに出力するレギュレータ回路とを備えた、
定電流回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高周波増幅装置及び定電流回路、に関する。

【背景技術】

【0002】

従来、永田カレントミラー回路（特許文献１）をバイアス回路とする高周波増幅装置が提案されている。永田カレントミラー回路は、電源電圧－電流特性がピーキング特性を有し、ピーク付近では電源電圧に対して電流がほぼ一定となる定電流とみなすことができる。しかしながら、電流がほぼ一定となるピーク付近の電源電圧領域（ピーク領域）は非常に狭い。このため、カレントミラー回路に流れる電流の電源電圧依存性が高く、電流を一定にすることができない、という課題があった。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開昭４６－１６４６３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明は、上述した事情に鑑みてなされたものであり、その目的は、電源電圧の依存性を低減して、カレントミラー回路に流れる電流の変動を抑制できる高周波増幅装置及び定電流回路を提供することにある。

【課題を解決するための手段】

【0005】

前述した目的を達成するために、本発明に係る高周波増幅装置及び定電流回路は、下記［１］～［６］を特徴としている。
［１］
第１の電源電圧が供給される第１の電源ラインと、第２の電源電圧が供給される第２の電源ラインと、の間に接続された第１のトランジスタと、
前記第１のトランジスタにカレントミラー接続され、前記第１のトランジスタに流れるドレイン電流又はコレクタ電流を折り返すと共に、ゲート又はベースが入力コンデンサを介して入力端子に接続され、ドレイン又はコレクタが出力コンデンサを介して出力端子に接続され、前記入力端子に入力された高周波信号を増幅して前記出力端子から出力する第２のトランジスタと、
前記第１のトランジスタのドレイン又はコレクタと、ゲート又はベースとの間に接続された抵抗と
を有するカレントミラー回路と、
第３の電源電圧が供給される第３の電源ラインと、前記第１の電源ラインとの間に接続され、前記第３の電源電圧が低い間は前記第３の電源電圧の増加に応じて大きく増加する前記第１の電源電圧を前記第１の電源ラインに出力し、前記第３の電源電圧が一定値を超えると飽和して前記第３の電源電圧の増加に応じて小さく増加する前記第１の電源電圧を前記第１の電源ラインに出力するレギュレータ回路とを備えた、
高周波増幅装置であること。
［２］
［１］に記載の高周波増幅装置において、
前記カレントミラー回路は、前記第１のトランジスタ及び前記第２のトランジスタの閾値電圧に応じて前記第２のトランジスタのドレイン電流又はコレクタ電流がピークとなる前記第１の電源電圧のピーク領域が各々異なり、
前記レギュレータ回路は、前記閾値電圧に応じて各々異なる飽和領域の前記第１の電源電圧を出力し、前記閾値電圧に応じた前記飽和領域が、当該前記閾値電圧に応じた前記ピーク領域内に含まれるような前記第１の電源電圧を供給する、
高周波増幅装置であること。
［３］
［１］に記載の高周波増幅装置において、
前記レギュレータ回路は、
ドレイン又はコレクタが前記第３の電源ラインに接続され、ソース又はエミッタが前記第１の電源ラインに接続される第３のトランジスタと、
前記第３のトランジスタのゲート又はベースと前記第２の電源ラインとの間に直列接続された複数の第４のトランジスタもしくは複数の前記第４のトランジスタ及びダイオードとを有する、
高周波増幅装置であること。
［４］
［１］に記載の高周波増幅装置において、
前記カレントミラー回路は、前記第１のトランジスタ及び前記第２のトランジスタの閾値電圧に応じて前記第２のトランジスタのドレイン電流又はコレクタ電流がピークとなる前記第１の電源電圧のピーク領域の少なくとも一部が重なり、
前記レギュレータ回路は、前記閾値電圧に応じて同じ飽和領域の前記第１の電源電圧を出力し、前記飽和領域が、前記閾値電圧に応じた前記ピーク領域が重なる領域内に含まれるような前記第１の電源電圧を供給する、
高周波増幅装置であること。
［５］
［１］に記載の高周波増幅装置において、
前記レギュレータ回路は、
ドレイン又はコレクタが前記第３の電源ラインに接続され、ソース又はエミッタが前記第１の電源ラインに接続される第３のトランジスタと、
前記第３のトランジスタのゲート又はベースと前記第２の電源ラインとの間に直列接続された第５のトランジスタ及びダイオードとを有する、
高周波増幅装置であること。
［６］
第１の電源電圧が供給される第１の電源ラインと、第２の電源電圧が供給される第２の電源ラインと、の間に接続された第１のトランジスタと、
前記第１のトランジスタにカレントミラー接続され、前記第１のトランジスタに流れるドレイン電流又はコレクタ電流を折り返す第２のトランジスタと、
前記第１のトランジスタのドレイン又はコレクタと、ゲート又はベースとの間に接続された抵抗と
を有するカレントミラー回路と、
第３の電源電圧が供給される第３の電源ラインと、前記第１の電源ラインと、の間に接続され、前記第３の電源電圧が低い間は前記第３の電源電圧の増加に応じて大きく増加する前記第１の電源電圧を前記第１の電源ラインに出力し、前記第３の電源電圧が一定値を超えると飽和して前記第３の電源電圧の増加に応じて小さく増加する前記第１の電源電圧を前記第１の電源ラインに出力するレギュレータ回路とを備えた、
定電流回路であること。

【発明の効果】

【0006】

本発明によれば、電源電圧の依存性を低減して、カレントミラー回路に流れる電流の変動を抑制できる高周波増幅装置及び定電流回路を提供することができる。

【0007】

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態における高周波増幅装置の一例を示す回路図である。

【図2】図２は、図１に示す永田カレントミラー回路の電圧Ｖｒｅｇ－電源電流ＩＤＤ特性を示すグラフである。

【図3】図３は、図１に示すレギュレータ回路の入出力特性を示すグラフである。

【図4】図４は、図１に示す高周波増幅装置の電源電圧ＶＤＤ－電源電流ＩＤＤ特性を示すグラフである。

【図5】図５は、図１に示す高周波増幅装置の閾値電圧Ｖｔｈ－電源電流ＩＤＤ特性を示すグラフである。

【図6】図６は、図１に示す高周波増幅装置の詳細を示す回路図である。

【図7】図７は、図６に示すレギュレータ回路の入出力特性を示すグラフである。

【図8】図８は、第２実施形態における高周波増幅装置の一例を示す回路図である。

【図9】図９は、図８に示す永田カレントミラー回路の電圧Ｖｒｅｇ－電源電流ＩＤＤ特性を示すグラフである。

【図10】図１０は、図８に示すレギュレータ回路の入出力特性を示すグラフである。

【図11】図１１は、図８に示す高周波増幅装置の電源電圧ＶＤＤ－電源電流ＩＤＤ特性を示すグラフである。

【図12】図１２は、図８に示す高周波増幅装置の閾値電圧Ｖｔｈ－電源電流ＩＤＤ特性を示すグラフである。

【発明を実施するための形態】

【0009】

本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。

【0010】

（第１実施形態）
まず、第１実施形態の高周波増幅装置１について説明する。本実施形態の高周波増幅装置１は、ＧａＡｓ（ヒ化ガリウム）基板上にｐＨＥＭＴプロセスを用いて形成されている。本実施形態の高周波増幅装置１は、入力端子ＴＩＮから入力した高周波信号ＲＦＩＮを増幅して、高周波信号ＲＦＯＵＴとして出力端子ＴＯＵＴから出力する回路である。高周波増幅装置１は、永田カレントミラー回路２１（＝カレントミラー回路）をバイアス回路とした高周波増幅部２と、永田カレントミラー回路２１の入力に設けられたレギュレータ回路３とを備えている。

【0011】

高周波増幅部２は、増幅トランジスタ及び増幅トランジスタのバイアス回路として機能する永田カレントミラー回路２１と、高周波信号ＲＦＩＮ，ＲＦＯＵＴから直流成分をカットするための入力コンデンサＣ１，出力コンデンサＣ２と、コイルＬとを有している。

【0012】

永田カレントミラー回路２１は、トランジスタＭ１（＝第１のトランジスタ），トランジスタＭ２（第２のトランジスタ）と、抵抗Ｒ１～Ｒ３とを有する。本実施形態では、トランジスタＭ１，Ｍ２は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１は、電圧Ｖｒｅｇ（＝第１の電源電圧）が供給される電源ラインＬ１（＝第１の電源ライン）と、グランド電圧Ｖｇｎｄ（＝第２の電源電圧）が供給されるグランドラインＬ２（＝第２の電源ライン）との間に接続されている。

【0013】

詳しく説明すると、トランジスタＭ１は、ソースがグランドラインＬ２に接続され、ドレインが抵抗Ｒ１，Ｒ２を介して電源ラインＬ１に接続されている。電源ラインＬ１には電源端子ＴＤＤ２が接続され、レギュレータ回路３から電圧Ｖｒｅｇが供給される。トランジスタＭ１は、ゲートが抵抗Ｒ１，Ｒ２の接続点に接続されている。即ち、トランジスタＭ１のゲートとドレインとの間に抵抗Ｒ１が接続されている。

【0014】

トランジスタＭ２は、トランジスタＭ１にカレントミラー接続される。詳しく説明すると、トランジスタＭ２は、ソースがグランドラインＬ２に接続され、ゲートが抵抗Ｒ３を介してトランジスタＭ１のドレインに接続されている。トランジスタＭ１，Ｍ２は同一特性のトランジスタから構成される。トランジスタＭ２のドレインには、トランジスタＭ１に流れるドレイン電流が折り返された電源電流ＩＤＤが流れる。

【0015】

トランジスタＭ２は、増幅トランジスタとして機能し、ゲートが入力コンデンサＣ１を介して入力端子ＴＩＮに接続され、ドレインが出力コンデンサＣ２を介して出力端子ＴＯＵＴに接続される。また、トランジスタＭ２は、ドレインがコイルＬを介して電源端子ＴＤＤに接続される。電源端子ＴＤＤには電源電圧ＶＤＤが供給されている。

【0016】

レギュレータ回路３は、電源電圧ＶＤＤ（＝第３の電源電圧）が供給される電源ラインＬ３（＝第３の電源ライン）と、電源ラインＬ１との間に接続される。電源ラインＬ３は、電源端子ＴＤＤに接続されている。レギュレータ回路３は、入力端子ＴＩＮ２が電源ラインＬ３に接続され、出力端子ＴＯＵＴ２が高周波増幅部２の電源端子ＴＤＤ２に接続されている。

【0017】

次に、永田カレントミラー回路２１の電圧Ｖｒｅｇ－電源電流ＩＤＤ特性について図２を参照して以下説明する。トランジスタＭ１のゲート・ドレイン間に抵抗Ｒ１がない一般的なカレントミラー回路の場合、トランジスタＭ１に供給される電圧Ｖｒｅｇが高くなるほどトランジスタＭ２に折り返される電源電流ＩＤＤは多くなる。

【0018】

これに対して、永田カレントミラー回路２１は、トランジスタＭ１のゲートとドレインとの間に抵抗Ｒ１を設けることにより、図２に示すように、電圧Ｖｒｅｇ－電源電流ＩＤＤ特性が、ピーキング特性を有する。詳しく説明すると、電圧Ｖｒｅｇが低い間は、電圧Ｖｒｅｇが高くなるに従って電源電流ＩＤＤが多くなり、電源電流ＩＤＤがピークに達すると、電圧Ｖｒｅｇが高くなるに従って電源電流ＩＤＤが少なくなる。

【0019】

このため、ピーク付近の電圧領域（以下、「ピーク領域」と略記）では、電圧Ｖｒｅｇの変動に対して電源電流ＩＤＤがほぼ一定となる定電流とみなすことができる。即ち、電源端子ＴＤＤ２にピーク領域内の電圧を供給すれば、永田カレントミラー回路２１の電源電流ＩＤＤを一定にして、高周波増幅装置１の増幅率を一定にすることができる。

【0020】

しかしながら、ピーク領域は非常に狭く、電源電流ＩＤＤを一定にすることが難しい。しかも、永田カレントミラー回路２１の設計によっては、ピーク領域が、トランジスタＭ１，Ｍ２の閾値電圧Ｖｔｈによって変動することがあり、これも電源電流ＩＤＤを一定にできない要因となる。図２に示す例では、閾値電圧Ｖｔｈ＝０．１０Ｖのときのピーク領域をＶｐｅａｋ（０．１）、閾値電圧Ｖｔｈ＝０．２５Ｖのときのピーク領域をＶｐｅａｋ（０．２５）、閾値電圧Ｖｔｈ＝０．４０Ｖのときのピーク領域をＶｐｅａｋ（０．４）とする。これらピーク領域Ｖｐｅａｋ（０．１），Ｖｐｅａｋ（０．２５），Ｖｐｅａｋ（０．４）は、閾値電圧Ｖｔｈに応じて異なり、重なっている領域がない。

【0021】

そこで、本実施形態では、電源ラインＬ３と電源ラインＬ１との間にレギュレータ回路３を設けている。そして、永田カレントミラー回路２１の特性に合わせて、レギュレータ回路３を設計することにより、電源電流ＩＤＤの電源電圧ＶＤＤの依存性、閾値電圧Ｖｔｈの依存性を低減して、電源電流ＩＤＤの変動を低減する。

【0022】

詳しく説明すると、永田カレントミラー回路２１が図２に示すような特性の場合、レギュレータ回路３の入出力特性を図３に示すように設計する。一般的にレギュレータ回路３は、図３に示すように、電源電圧ＶＤＤが低い間は電源電圧ＶＤＤの増加に応じて大きく増加する電圧Ｖｒｅｇを出力し、電源電圧ＶＤＤが一定値を超えると飽和して電源電圧ＶＤＤの増加に応じて小さく増加する電圧Ｖｒｅｇを出力する。

【0023】

本実施形態では、図３に示すように、トランジスタＭ１，Ｍ２の閾値電圧Ｖｔｈに応じて電圧Ｖｒｅｇの飽和領域（電圧Ｖｒｅｇが小さく増加する領域）が各々異なるように、レギュレータ回路３を設計する。図３に示す例では、閾値電圧Ｖｔｈ＝０．１０Ｖのときの飽和領域をＶｓａ（０．１）、閾値電圧Ｖｔｈ＝０．２５Ｖのときの飽和領域をＶｓａ（０．２５）、閾値電圧Ｖｔｈ＝０．４０Ｖのときの飽和領域をＶｓａ（０．４）とする。飽和領域Ｖｓａ（０．１），Ｖｓａ（０．２５），Ｖｓａ（０．４）は、閾値電圧Ｖｔｈに応じて異なり、重なっている領域がない。そして、閾値電圧Ｖｔｈに応じた飽和領域Ｖｓａ（０．１），Ｖｓａ（０．２５），Ｖｓａ（０．４）が、閾値電圧Ｖｔｈに応じたピーク領域Ｖｐｅａｋ（０．１）、Ｖｐｅａｋ（０．２５）、Ｖｐｅａｋ（０．４）内に含まれるように、レギュレータ回路３を設計する。

【0024】

上述したようにレギュレータ回路３を設計した結果、図４に示すように、電源電圧ＶＤＤがある程度高くなると、電源電流ＩＤＤが一定値に飽和する。そして、図４及び図５に示すように、閾値電圧Ｖｔｈが異なってもほぼ同じ電源電流ＩＤＤに飽和する。これにより、電源電流ＩＤＤの電源電圧ＶＤＤの依存性、閾値電圧Ｖｔｈの依存性を低減して、電源電流ＩＤＤの変動を低減することができる。

【0025】

次に、上述したレギュレータ回路３の具体的な一例について図６を参照して説明する。同図に示すように、レギュレータ回路３は、トランジスタＭ３（＝第３のトランジスタ）、トランジスタＭ４１，Ｍ４２（＝第４のトランジスタ）と、抵抗Ｒ４とを有している。トランジスタＭ３、トランジスタＭ４１，Ｍ４２は、Ｎチャンネルの電界効果トランジスタから構成され、トランジスタＭ１，Ｍ２と同一特性のトランジスタである。このため、トランジスタＭ１～Ｍ３、Ｍ４１，Ｍ４２の閾値電圧Ｖｔｈは同じである。

【0026】

トランジスタＭ３は、ドレインが入力端子ＴＩＮ２に接続され、ソースが出力端子ＴＯＵＴ２に接続される。トランジスタＭ４１，Ｍ４２は、ゲートがドレインに接続されたダイオード接続されている。また、トランジスタＭ４１，Ｍ４２は、トランジスタＭ３のゲートとグランドラインＬ２との間に直列接続される。詳しく説明すると、トランジスタＭ４１のドレイン及びゲートがトランジスタＭ３のゲートに接続され、トランジスタＭ４２のドレイン及びゲートがトランジスタＭ４１のソースに接続されている。トランジスタＭ４２のソースはグランドラインＬ２に接続されている。

【0027】

上述した構成のレギュレータ回路３によれば、抵抗Ｒ４を介してトランジスタＭ４１，Ｍ４２に電流が供給される。トランジスタＭ４１，Ｍ４２はダイオードとして機能するため、トランジスタＭ３のゲート電圧はトランジスタＭ４１，Ｍ４２の閾値電圧Ｖｔｈを加算した値（＝２×Ｖｔｈ）となる。よって、出力端子ＴＯＵＴ２に接続されたトランジスタＭ３のソース電圧は、トランジスタＭ３のゲート電圧から閾値電圧Ｖｔｈを差し引いた値となり、出力端子ＴＯＵＴ２からは、閾値電圧Ｖｔｈが電圧Ｖｒｅｇとして出力される。このため、電圧Ｖｒｅｇは、図７に示すように、閾値電圧Ｖｔｈが増加すると増加し、閾値電圧Ｖｔｈが減少すると減少し、閾値電圧Ｖｔｈに応じて飽和領域が異なる。

【0028】

上述したように図６に示す構成のレギュレータ回路３によれば、レギュレータ回路３をＮチャンネルのトランジスタＭ３、Ｍ４１，Ｍ４２から構成でき、Ｐチャンネルのトランジスタが必要ない。このため、Ｐチャンネルのトランジスタを形成しにくいＧａＡｓ基板上にｐＨＥＭＴプロセスを用いた高周波増幅装置１を形成する場合に適している。

【0029】

（第２実施形態）
次に、第２実施形態の高周波増幅装置１Ｂについて、図８を参照して説明する。同図において、上述した第１実施形態で説明した図１～図７に示す高周波増幅装置１と同等の部分については同一符号を付してその詳細な説明を省略する。

【0030】

本実施形態の高周波増幅装置１Ｂは、永田カレントミラー回路２１Ｂを有する高周波増幅部２Ｂ（＝カレントミラー回路）と、レギュレータ回路３Ｂとを備えている。高周波増幅部２Ｂ、永田カレントミラー回路２１Ｂの構成は、第１実施形態で既に説明した高周波増幅部２、永田カレントミラー回路２１と同等であるためここでは詳細な説明を省略する。

【0031】

ただし、第２実施形態の永田カレントミラー回路２１Ｂは、第１実施形態の永田カレントミラー回路２１とは抵抗Ｒ１～Ｒ３の抵抗値やトランジスタＭ１，Ｍ２の特性などが異なる。このため、第２実施形態の永田カレントミラー回路２１Ｂと、第１実施形態の永田カレントミラー回路２１との特性は異なる。図９に、第２実施形態の永田カレントミラー回路２１Ｂの電圧Ｖｒｅｇ－電源電流ＩＤＤ特性を示す。

【0032】

同図に示すように、第２実施形態の永田カレントミラー回路２１Ｂは、第１実施形態と同様にピーキング特性は有する。一方、閾値電圧Ｖｔｈに応じたピーク領域Ｖｐｅａｋ（０．１）、Ｖｐｅａｋ（０．２５）、Ｖｐｅａｋ（０．４）は多少異なるものの、電圧Ｖｒｅｇが０．８Ｖ～１．０Ｖの範囲では重なる。そこで、第２実施形態では、レギュレータ回路３Ｂを図８に示すように構成する。

【0033】

図８に示すように、レギュレータ回路３Ｂは、トランジスタＭ３，トランジスタＭ５（第５のトランジスタ）と、抵抗Ｒ４と、ダイオードＤ１とを有している。トランジスタＭ３，Ｍ５は、Ｎチャンネルの電界効果トランジスタから構成され、トランジスタＭ１，Ｍ２と同一特性のトランジスタである。このため、トランジスタＭ１～Ｍ３，Ｍ５の閾値電圧Ｖｔｈは同じである。

【0034】

トランジスタＭ３は、ドレインが入力端子ＴＩＮ２に接続され、ソースが出力端子ＴＯＵＴ２に接続される。トランジスタＭ５は、ゲートがドレインに接続されたダイオード接続されている。トランジスタＭ５，ダイオードＤ１は、トランジスタＭ３のゲートとグランドラインＬ２との間に直列接続される。詳しく説明すると、トランジスタＭ５のドレイン及びゲートがトランジスタＭ３のゲートに接続されている。ダイオードＤ１は、アノードがトランジスタＭ５のソースに接続され、カソードがグランドラインＬ２に接続されている。

【0035】

上述した構成のレギュレータ回路３Ｂによれば、抵抗Ｒ４を介してトランジスタＭ５，ダイオードＤ１に電流が供給される。トランジスタＭ５はダイオードとして機能するため、トランジスタＭ３のゲート電圧は、トランジスタＭ５の閾値電圧ＶｔｈとダイオードＤ１の順方向電圧ＶＤ１を加算した値となる（＝Ｖｔｈ＋ＶＤ１）。よって、出力端子ＴＯＵＴ２に接続されたトランジスタＭ３のソース電圧は、トランジスタＭ３のゲート電圧から閾値電圧Ｖｔｈを差し引いた値となり、出力端子ＴＯＵＴ２からは、順方向電圧ＶＤ１が電圧Ｖｒｅｇとして出力される。このため、電圧Ｖｒｅｇは、図１０に示すように、閾値電圧Ｖｔｈが変動しても、変動せずほぼ同じとなる。

【0036】

図１０に示すように、電圧Ｖｒｅｇは０．８Ｖ～１．０Ｖで飽和する。即ち、電圧Ｖｒｅｇの飽和領域Ｖｓａ（０．１）、Ｖｓａ（０．２５）、Ｖｓａ（０．４）は０．８Ｖ～１．０Ｖである。一方、上述したようにピーク領域Ｖｐｅａｋ（０．１）、Ｖｐｅａｋ（０．２５）、Ｖｐｅａｋ（０．４）は、０．８Ｖ～１．０Ｖの間で重なる（図９参照）。このようなレギュレータ回路３Ｂを設けた結果、図１１に示すように、電源電圧ＶＤＤがある程度高くなると、電源電流ＩＤＤが一定値に飽和する。そして、図１１及び図１２に示すように、電源電流ＩＤＤの電源電圧ＶＤＤの依存性、閾値電圧Ｖｔｈの依存性を低減して、電源電流ＩＤＤの変動を低減することができる。

【0037】

上述した図８に示す構成のレギュレータ回路３Ｂによれば、レギュレータ回路３ＢをＮチャンネルのトランジスタＭ３、Ｍ５から構成でき、Ｐチャンネルのトランジスタが必要ない。このため、Ｐチャンネルのトランジスタを形成しにくいＧａＡｓ基板上にｐＨＥＭＴプロセスを用いた高周波増幅装置１Ｂを形成する場合に適している。

【0038】

なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。

【0039】

上述した実施形態では、レギュレータ回路３は、トランジスタＭ３のゲートとグランドラインＬ２との間に２つのダイオード接続されたトランジスタＭ４１，Ｍ４２が直列接続されていたが、これに限ったものではない。トランジスタＭ３のゲートとグランドラインＬ２との間に直列接続されるトランジスタの数は、永田カレントミラー回路２１の特性に合わせればよく、３つ以上接続されていてもよい。また、永田カレントミラー回路２１の特性に合わせて、トランジスタＭ３のゲートとグランドラインＬ２との間にトランジスタＭ４１，Ｍ４２と１つもしくは複数のダイオードを直列接続してもよい。

【0040】

上述した実施形態では、レギュレータ回路３Ｂは、トランジスタＭ３のゲートとグランドラインＬ２との間に１つのダイオード接続されたトランジスタＭ５と１つのダイオードＤ１が直列接続されていたが、これに限ったものではない。トランジスタＭ３のゲートとグランドラインＬ２との間に直列接続されるダイオードＤ１の数は、永田カレントミラー回路２１Ｂの特性に合わせればよく、２つ以上接続されていてもよい。

【0041】

上述した実施形態では、Ｓｉ基板上に高周波増幅装置１、１Ｂを形成する場合は、レギュレータ回路３、３Ｂは、図６や図８に示す構成に限定されるものではなく、オペアンプを用いた周知のレギュレータ回路を用いてもよい。

【0042】

上述した実施形態では、トランジスタＭ１～Ｍ３、Ｍ４１，Ｍ４２、Ｍ５を電界効果トランジスタで構成されていたが、これに限ったものではない。トランジスタとしてはバイポーラトランジスタから構成されていてもよい。この場合、「ゲート」を「ベース」、「ソース」を「エミッタ」、「ドレイン」を「コレクタ」に読み替えて説明することができる。

【符号の説明】

【0043】

１ 高周波増幅装置
３，３Ｂ レギュレータ回路
２１，２１Ｂ 永田カレントミラー回路（カレントミラー回路）
Ｃ１ 入力コンデンサ
Ｃ２ 出力コンデンサ
Ｄ１ ダイオード
Ｌ１ 電源ライン（第１の電源ライン）
Ｌ２ グランドライン（第２の電源ライン）
Ｍ１ トランジスタ（第１のトランジスタ）
Ｍ２ トランジスタ（第２のトランジスタ）
Ｍ３ トランジスタ（第３のトランジスタ）
Ｍ４１，Ｍ４２ トランジスタ（第４のトランジスタ）
Ｍ５ トランジスタ（第５のトランジスタ）
Ｒ１ 抵抗
ＲＦＩＮ，ＲＦＯＵＴ 高周波信号
ＴＩＮ 入力端子
Ｖｇｎｄ グランド電圧（＝第２の電源電圧）
Ｖｒｅｇ 電圧（第１の電源電圧）
Ｖｓａ（０．１） 飽和領域
Ｖｓａ（０．２５） 飽和領域
Ｖｓａ（０．４） 飽和領域
Ｖｐｅａｋ（０．１） ピーク領域
Ｖｐｅａｋ（０．２５） ピーク領域
Ｖｐｅａｋ（０．４） ピーク領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】